6.9 分析图 6.41 所示电平异步时序逻辑电路,作出流程表,总态图,说明该电路的逻辑功能。




图 6.41 逻辑电路

答案: (1) 根据电路得到表达式:

$$Y2 = \overline{x2x1y2} \cdot \overline{x2} \cdot x1 \cdot \overline{y1} = x2x1y2 + \overline{x2} \cdot x1 \cdot \overline{y1}$$

$$Y1 = \overline{x2} \cdot \overline{x1y1} = x2 + x1y1$$


$$Z = \overline{y2y1} = y2y1$$

(2) 画出流程表

表 9.1 流程表

二次状态			输出 Z		
y2y1	x2x1=00	x2x1=01	和1111111111111111111111111111111111111		
00	00	10	01	01	0
01	00	01	01	01	0
11	00	01	11	01	1
10	00	10	11	01	0

(3) 根据流程表画出总态图



(4)从(11,11)/1逆推可以可以得到电路的逻辑功能,00-01-11序列检

测器。

解析: (1) 判断电路类型的方法: 如果电路中出现触发器,首先看触发器的类型,如果是非钟控触发器,属于电平异步时序逻辑电路;如果是钟控触发器,则看触发器的时钟端是否连接在一起,连在一起同步时序逻辑电路,没有连在一起是异步时序逻辑电路。如果电路中没有触发器,则要看是否存在反馈,就是输出的表达式中出现输出,就是电平异步时序逻辑电路;否则就是组合逻辑电路。

- (2) 反馈可以根据表达式确认,左右两边会出现同样的变量,大写和小写 对应激励状态和二次状态。
- (3)与状态图不同,流程表数据的排列必须满足相邻性,总态图上的稳定 状态必须加上圈。
 - (4) 注意总态图的画法,推断功能的方法与前面状态图类似。

6.10 某电平异步时序逻辑电路的流程表如图 6.34 所示。作出输入 x2x1 变化 序列为 $00\rightarrow 01\rightarrow 11\rightarrow 10\rightarrow 11\rightarrow 01\rightarrow 00$ 时的总态(x2x1,y2y1)响应序列。

激励状态 Y2Y1/输出 Z 二次状态 y 2 y 1 $x_2 x_1 = 00$ $x_2 x_1 = 01$ $x_2x_1 = 11$ $x_2x_1 = 10$ 0 0 (00)/0 01/0 01/0 10/0 (01)/0 0 1 00/0 (01)/0 11/0 (11)/0 1 1 00/0 01/0 10/0 (10)/1(10)/11 0 00/d 00/1

表 6.34 流程表

答案:

表 9.2

x2x1	00	01	11	10	11	01	00
总态	(00, 00)	(01, 00)*	(11, 01)	(10, 01) *	(11, 11) *	(01, 10) *	(00, 01) *
		(01, 01)		(10, 11)	(11, 10)	(01, 00) *	(00, 00)
						(01, 01)	
输出	0	0	0	0	1	0	0

解析: (1) 由于 x2x1 的第一个输入是 00, 而从流程表看只有一个稳定状态

(00,00),无论电路的初试状态是什么,输入 00 后的状态一定是(00,00)这个稳态。

- (2) 在流程表上确定输入变化时的状态转移方式。
- 6.13 图 6.43 为某电平异步时序逻辑电路的结构框图。图中,

$$Y_2 = x_2 y_2 + \overline{x_1} \cdot y_2 + x_2 \cdot \overline{x_1} \cdot y_1$$

$$Y_1 = x_2 x_1 + \overline{x_2} \cdot \overline{x_1} \cdot y_2 + x_1 y_2 \cdot \overline{y_1}$$

$$Z = y_2 y_1$$

$$x_2$$

$$x_1$$

$$y_2$$

$$y_1$$

$$y_2$$

$$y_1$$

$$y_2$$

$$y_1$$

$$y_2$$

$$y_3$$

$$y_4$$

$$y_4$$

$$y_5$$

$$y_6$$

$$y_1$$

$$y_2$$

$$y_3$$

$$y_4$$

$$y_4$$

$$y_5$$

$$y_6$$

$$y_7$$

$$y_8$$

图 6.43 结构框图

 Δt_2

试问该电路中是否存在竞争?若存在,请说明竞争类型。

答案: (1) 根据表达式得到流程表

表 9.3 流程表

二次状态		激励状态 Y2Y1/Z						
y2y1	x2x1=00				输出 Z			
00	00	00	01	00	0			
01	00	00	01	10	0			
11	11	00	11)	10	1			
10	11	01	11	10	0			

- (2) 观察稳定状态的左右相邻格,确定是否有竞争
- a. 状态(00,11)输入由00变为11,非临界竞争;
- b. 状态(11,01)输入由11变为10,临界竞争;
- c. 状态(11,11)输入由11变为01,非临界竞争;

解析: (1) 确定是否存在竞争是看稳定状态,当输入改变时,稳定状态左右格(水平移动)是否与稳定状态出现两个以上的状态变化,有就是会有竞争。

- (2)判断竞争类型可以简单从到达列的稳定状态数确定,只有 1 个稳定状态就是非临界竞争,否则是临界竞争。
- 7.2 用两个 4 位二进制并行加法器实现 2 位十进制数 8421 码到二进制码的转换。


答案: 假设 2 位十进制数 8421 码中十位数 BCD 码为 B3B2B1B0, 个位数 BCD 码为 A3A2A1A0, 最大的数是 99, 转换成二进制数是 1100011, 所以输出最大应该是 7 位二进制数,设为 S7S6S5S4S3S2S1S0。

显然个位数的 BCD 码和二进制数是对应的,而十位的 BCD 码转成二进制数需要做乘法,就是乘以 1010,然后把乘法的结果与个位数的 BCD 码相加,就可以得到结果。

				B3	B2	B1	B0
×				1	0	1	0
	0	0	В3	B2	B1	ВО	0
+	В3	0 B2 0	B1	ВО	0	0	0
+	0	0	0	А3	A2	A 1	A0
S7	S6	S5	S4	S3	S2	S1	S0

从上面的表达式我们很难直接用2个加法器实现,所以要考虑变换:

注意到 S0 是等于 A0 的,所以考虑 A0 直接输出,然后第一片加法器处理上述蓝色框的加法,第二片加法器处理绿色框的加法,注意由于 S3 对应了 3 个数的加法,所以这两个框必须有重叠,重叠部分可以任意分配到两个加法器上。这样,电路如图 9.2 所示。注意,第一片加法器的输入必须接入第二片加法器与 B2 相加得到 S5。



解析: (1) 使用加法器要注意将逻辑功能转化成 A3A2A1A0+B3B2B1B0+C 的结构,加法器可以用于加减乘法以及代码转换。

(2) 加法器的 C0 端必须接上, 否则电路功能会出错。

7.3 用 4 位二进制并行加法器设计一个用 8421 码表示的 1 位十进制加法器。

答案:按照要求电路的输入应该是两个 8421 码, A4A3A2A1 和 B4B3B2B1,由于1个 8421 码和二进制数的加法,可以利用一片加法器实现两个 8421 码(4位二进制数)相加,结果 FC4F4FF2F1 是一个 5位二进制数,需要再加上一片加法器实现 5位二进制数转换成 2个 8421 码的代码转换电路,注意此时的输出应该是 8位,设为 S7S6S5S4S3S2S1S0。

注意 5 位二进制数要转换成 8421 码,最大输出是 19 (10011, 9+9+1),转换成的 8421 码,所以 S7S6S5 一定是 000。十位数上面的 8421 码就是 S4 只可能为 0 或者 1,注意只有当 5 位二进制数的值大于等于 01010 的时候才能等于 1;而个位数上的 8421 码当 S4 为 1 的时候应该是 5 位二进制数减去 1010(就是 10),相当于加上 1010 的补码 0110;当 S4 为 0 时应该加上 0000,综合所得,应该是加上 0 S4 S4 0。

为了得到 S4, 可以构建真值表如表 9.4 所示。

表 9.4 真值表

输入FC4F4FF2F1	输出 S4	输入FC4F4FF2F1	输出 S4
0 0000	0	0 1010	1
0 0001	0	0 1011	1
0 0010	0	0 1100	1
0 0011	0	0 1101	1
0 0100	0	0 1110	1
0 0101	0	0 1111	1
0 0110	0	1 0000	1
0 0111	0	1 0001	1
0 1000	0	1 0010	1
0 1001	0	1 0011	1

通过观察可以知道 FC4=1 时,S4 一定为 1;剩下的表达式可以利用 F4FF2F1 构成的卡诺图进行化简,得到最后的表达式:

 $\mathbf{S4} = \mathbf{FC4} + \mathbf{F4F3} + \mathbf{F4F2}$

据此, 画出电路图如图 9.3 所示。




图 9.3 电路图

7.4 用一片 3-8 线译码器和必要的逻辑门实现下列逻辑函数表达式:

$$F1 = \overline{A} \cdot \overline{C} + AB \cdot \overline{C}$$

$$F2 = \overline{A} + B$$

$$F3 = AB + \overline{A} \cdot \overline{B}$$

答案:由于 3-8 线译码器的输出与最小项对应,所以需要把逻辑表达式转换成最小项的形式,如果使用低电平译码的 74138,则把对应最小项接出,连接一个与非门,输出就对应了函数值。

$$F1 = \sum m(0,2,6) = \overline{m0} \cdot \overline{m2} \cdot \overline{m6}$$

$$F2 = \sum m(0,1,2,3,6,7) = \overline{m0} \cdot \overline{m1} \cdot \overline{m2} \cdot \overline{m3} \cdot \overline{m6} \cdot \overline{m7}$$

$$F3 = \sum m(0,1,6,7) = \overline{m0} \cdot \overline{m1} \cdot \overline{m6} \cdot \overline{m7}$$

得到电路如图 9.4 所示。




图 9.4 电路图

解析: 3-8 线的译码器可以很方便实现逻辑函数功能。

7.8 当 4 路选择器的选择控制变量 A_1 、 A_0 接变量 A、B,输入输入端 D_0 、 D_1 、 D_2 、 D_3 依次接 \overline{C} 、 D_3 化次接 \overline{C}

答案: 4 路选择器 4 个输入, 2 个控制端, 一个输出端, 输出端的逻辑函数 表达式为:

$$\mathbf{F} = \overline{\mathbf{C}} \cdot \overline{\mathbf{A}} \cdot \overline{\mathbf{B}} + \mathbf{0} \cdot \overline{\mathbf{A}} \cdot \mathbf{B} + \mathbf{0} \cdot \mathbf{A} \cdot \overline{\mathbf{B}} + \mathbf{C} \cdot \mathbf{A} \mathbf{B} = \overline{\mathbf{A}} \cdot \overline{\mathbf{B}} \cdot \overline{\mathbf{C}} + \mathbf{A} \mathbf{B} \mathbf{C}$$

由此可以判断电路的功能是一致性电路。

解析:选择器也可以用来实现各种逻辑函数的功能,选择其中的部分变量作为控制端,然后通过表达式的变化得到输入端的表达式。

7.9 用 4 位同步可逆计数器 74193 和必要的逻辑门实现模 12 加法计数器。

答案: 计数器 74193 有置数和清零功能,都可以用来实现各种模的计算功能,这里可以用清零功能实现模 12 加法计数功能,脉冲输入从 CPu 端输入,计数值从 QDQCQBQA 端输出,。电路图如图 9.5 所示。




图 9.5 电路图

解析:实现模小于16 的计数功能时,注意需要关闭减法计数以及置数功能。

7.10 用 74194 双向移位寄存器和必要的逻辑门设计一个 00011101 序列信号 发生器?

答案:由于序列信号发生器恰好是 8 位,所以 74194 只需要使用 3 个状态输出,假设使用左移功能,输出从 Qc 端引出,这样按照序列发生的顺序得到列表:其中,F(D_L)是左移后从 D_L端补的位,QD 是左移移到高位的数,发生器从 Qc端输出。注意因为表格画的是从低位到高位,所以左移在表 9,。5 中表现为向右移动。

	表 9. 5								
CP	F (D _L)	Q _A	$Q_{\rm B}$	\mathbf{Q}_{c}		$\mathbf{Q}_{ extsf{D}}$			

0	1	1	0	1	d
1	1	1	1	0	1
2	0	1	1	1	0
3	0	0	1	1	1
4	0	0	0	1	1
5	1	0	0	0	1
6	0	1	0	0	0
7	1	0	1	0	0

通过卡诺图可以得到 F(DL)的表达式:

$$\begin{split} F(DL) &= Qa \cdot \overline{Qb} \cdot Qc + Qa \cdot Qb \cdot \overline{Qc} + \overline{Qa} \cdot \overline{Qb} \cdot \overline{Qc} + \overline{Qa} \cdot Qb \cdot \overline{Qc} \\ &= Qa \cdot \overline{Qb} \cdot Qc + Qb \cdot \overline{Qc} + \overline{Qa} \cdot \overline{Qc} \\ &= Qa \cdot \overline{Qb} \cdot Qc + (Qb + \overline{Qa}) \cdot \overline{Qc} \\ &= Qa \cdot \overline{Qb} \oplus \overline{Qc} \end{split}$$

由此得到电路图如图 9.6 所示。




图 9.6 电路图

解析: 序列信号发生器使用左移功能和右移功能的时候, 电路结构基本相同, 主要区别除了 D_L 和 D_R 端的输入外体现在输出端口。

- 7.12 分析图 7.53 所示由定时器 5G555 构成的多谐振荡器。
- (1) 计算其振荡周期;

(2) 如果要产生占空比为 50%的方波, R1 和 R2 的取值关系如何?




图 7.53 多谐振荡器

答案: (1) 振荡周期 Tw=T_H+T_L=0. 7R1C+0. 7R2C=0. 7 (R1+R2) C

(2) 占空比

$$Q = \frac{TH}{TW} = \frac{0.7R1C}{0.7(R1 + R2)C} = \frac{R1}{R1 + R2}$$

要使占空比为 50%, 则 Q=1/2, 此时应该 R1=R2。

解析:注意电路的结构,电容 C 通过 R1 进行充电,通过 R2 进行放电,与教材中的结构略有不同,注意电阻 R2 所在的位置。

8.5 用 EPROM 设计一个 3 位二进制平方器,指出实现该平方器需要的 ROM 容量?

答案:本题只需要计算 PROM 的容量,这个容量由输入和输出的数目决定,一个 3 位二进制的平方器,输入为 3 位 ABC,表示 3 位二进制数。三位二进制数的平方最大为 111*111=110001 为一个 6 位二进制数,因此输出为 6,这样可以得到 PROM 的容量为 2³×6。

解析: PROM 的容量主要与输入输出的数目有关。

8.7 用可编程逻辑阵列(PLA)实现 4 位二进制码到 Grav 码的转换。

答案: PLA 结构实现逻辑函数,应该把逻辑函数变成最简与或表达式的结构。 按照这个要求,4 位二进制码 ABCD 转 Gray 码 XYZW,根据转换规则可以求得表达式:

$$X = A$$

$$Y = A \oplus B = A\overline{B} + \overline{A}B$$

$$Z = B \oplus C = B\overline{C} + \overline{B}C$$

$$W = C \oplus D = C\overline{D} + \overline{C}D$$

真值表如表 9.6 所示。

表 9.6 真值表

ABCD	XYZW	ABCD	XYZW	ABCD	XYZW	ABCD	XYZW
0000	0000	0100	0110	1000	1100	1100	1010
0001	0001	0101	0111	1001	1101	1101	1011
0010	0011	0110	0101	1010	1111	1110	1001
0011	0010	0111	0100	1011	1110	1111	1000

电路如图 9.7 所示。




图 9.7 电路图

解析:注意阵列图的画法,注意连接处的固定连接和编程连接。阵列图只能实现组合逻辑部分,要实现时序电路,则需要加上相应的触发器。