Pannon Egyetem Villamosmérnöki és Információs Tanszék



Számítógép Architektúrák II. (MIVIB344ZV)

8. előadás: Programozható logikai eszközök: CPLD, FPGA. HLS: magas szintű szintézis

Előadó: Dr. Vörösházi Zsolt

voroshazi.zsolt@mik.uni-pannon.hu



Jegyzetek, segédanyagok:

- Könyvfejezetek:
 - □ http://www.virt.uni-pannon.hu → Oktatás → Tantárgyak → Számítógép Architektúrák II.
- Fóliák, óravázlatok .ppt (.pdf)
- Feltöltésük folyamatosan



Eml: Vezérlő egységek fajtái:

- I. Huzalozott (klasszikus) módszerek (pl. korai RISC architektúrák):
 - □ Mealy-modell,
 - □ Moore-modell.
- II. Mikro-programozott módszerek (reguláris vezérlési szerkezettel – pl. mai CISC, RISC architektúrák):
 - □ Horizontális mikrokódos vezérlő,
 - □ Vertikális mikrokódos vezérlő.
- III. Programozható logikai eszközök (PLD):
 - 1.) Maszk-programozható/"makrocellás" típusok: PLA, PAL, GAL, CPLD,
 - 2.) Tetszőlegesen újra-konfigurálható (=szoftveresen) típus: FPGA



PLD/ FPGA ismeretkörök


- 1. Mik azok a.) **Programozható Logikai Eszközök** és az b.) **FPGA**-k?
 - Összeköttetések programozhatósága
- Tervezési módszerek (Design methods)
- 3. Tervezés folyamata (Design flow)
- Magas-szintű szintézis (HLS High-Level Synthesis)
- 5. Fejlesztő környezetek, hardver leíró nyelvek (HDL - Hardware Description Languages)

Ismertetés


1.a) Programozható logikai eszközök (PLD)

Állapotgép FSM tervezés tulajdonságai

- Két kombinációs logikai hálózatból és egy regiszterből áll
- Tervezés során az állapot-átmeneteket vesszük figyelembe, DE
- Hibavalószínűség nagy,
- Szimulációs eszközök (CAD Tools) hiánya (~1970),
- Hibák lehetségesek a prototípus fejlesztése során is,
- Könnyen konfigurálható / flexibilis eszközök kellettek:
 - → mindezek miatt használunk programozható logikai alkatrészeket



Field Programmable Logic Sequencer (FPLS) – Programozható logikai sorrendvezérlő



Bemenete (16), 1 RESET és 1 órajel, ill. 8 kimenete van. A regiszterek (REG) belső állapotot tárolnak, amelyek az órajel hatására a kimenetre kerülnek, vagy visszacsatolódnak. A Next-State logika ill. a kimeneti szintek meghatározásánál programozható AND/OR tömböket használnak.

Tervezési módszerek

Digitális logikai áramkörök tervezési módszerei

Programozható
logikai eszközök

Pr□gram□zható Makr□cellás
kap□-áramkörök PLA,

FPGA

PLA, PAL, GAL, CPLD.

Részben egyedi

Kapu áramkörök (Gate Arrays)

Szabványos cellák (Standard Cell)

Egyedi

Teljesen egyedi (Full Custom)

- 1.) Makrocellás típusok (kis/közepes integráltsági fok): a programozható logikai tömbök hálózatát egyrészt programozható logikai részekre (ÉS / VAGY tömbök), illetve kimeneti logikai cellákra, úgynevezett "makrocellákra" osztották. A makrocellák általában néhány logikai áramkört (inverter, multiplexert) tartalmaznak, valamint egy elemi D-tárolót. Ezáltal ha szükséges, regiszterelni lehet a kimeneti függvényt, majd pedig vissza lehet csatolni annak értékét a bemenetre.
- a.) PLA: Programozható logikai tömb, OTP általában biztosítékot használ
- b.) PAL: Programozható ÉS/tömb logika, OTP általában biztosítékot használ
- c.) GAL: Generikus tömb logika: PAL továbbfejlesztése, de már többször törölhető és programozható (nagy integráltsági fok):
- d.) CPLD: Komplex programozható logikai eszköz
- 2.) Programozható kapu-áramkörök (nagyon-nagy integráltsági fok):

FPGA: Felhasználó által tetszőlegesen programozható (újrakonfigurálható) kapu áramkör

⁸



PLD – Programozható logikai eszközök

- A Programozható logikai áramköröket (PLD: Programmable Logic Devices) általánosan a kombinációs logikai hálózatok és sorrendi hálózatok tervezésére használhatjuk. Napjainkban ezek VLSI (Very-Large Scaling Integrated IC) típusú alkatrészek:
 - □ Több millió logikai kaput (tranzisztort) jelent!
- Azonban míg a hagyományos kombinációs logikai hálózatok dedikált összeköttetésekkel, illetve kötött funkcióval (kimeneti függvény) rendelkeznek, addig a programozható logikai eszközökben változtathatók, az alábbi lehetséges módokon:
 - 1.) A felhasználó által egyszer programozható / konfigurálható logikai eszközök (OTP: One Time Programmable), amelynél a gyártás során nem definiált funkció egyszer még megváltoztatható (ilyenek pl. a korai PAL, PLA eszközök)
 - 2.) Többször, akár tetszőleges módon programozható logikai eszközök = újrakonfigurálható (ilyenek pl. a korábbi GAL, vagy a mai modern CPLD, FPGA eszközök)

PLD-k két fő típusa:



PI A:

Elavult, 1x prog. (OTP)

GAL:

PAL:

CPLD:

Többször programozható



- 2.) FPGA (Field Programmable Gate Array): "Felhasználó által programozható/újra-konfigurálható kapuáramkörök"
 - ☐ AMD-XILINX (Spartan, Virtex, Kintex, Artix)

~ 49%!



~ 40%


- □ Lattice 6%
- MicroChip (MicroSemi/Actel) ~4%
- QuickLogic & other smaller vendors <1%





м

Makrocellás PLD-k




м

Programmable Logic Array

(PLA)

- Mindkét része (AND, OR) programozható
- Bármely kombinációja az AND / OR-nak előállítható
- Mintermek OR kapcsolata (DNF)
- Programozható kapcsolók a horizontális/ vertikális vonalak metszésében
- Q_n Kimeneteken D tárolók!
 (visszacsat. a bemenetekre)





PLA

- 1970-ben, a TI (Texas Instruments) által kifejlesztett eszköz mindkét részhálózata (ÉS, illetve VAGY tömb) programozható összeköttetéseket tartalmazott, amelyek segítségével tetszőleges mintermek tetszőleges VAGY kapcsolata előállítható (DNF alakot), ezáltal bármilyen kombinációs logikai hálózat realizálható volt (természetesen adott bemenet, ill. kimenet szám mellett).
- A programozható ÉS / VAGY tömbökben úgynevezett "programozható kapcsolók" vannak elhelyezve a horizontális/ vertikális vonalak metszéspontjában.
- Amennyiben a Qn kimenet(ek)re tárolókat kötünk (pl. egyszerű D tárolót), majd pedig visszacsatoljuk a programozható logikai hálózat bemenete(i)re akár egy sorrendi hálózati viselkedést is meghatározhatunk.

Programozásuk (Fuse) biztosítékok segítségével

- Biztosíték korai típusok esetén (ma már újraprogramozhatók)
- Az összeköttetés mátrix metszéspontjaiban akár kis biztosítékok (fuse) helyezkednek el. Gyárilag logikai '1'-est definiál, tehát vezetőképes. Ha valamilyen spec. programozó eszközzel, a küszöbnél nagyobb feszültséget kapcsolunk rá, átégethető, tehát szigetelővé (nem-vezető) válik, és logikai '0'-át fog reprezentálni.
- A biztosíték átégetése, csak egyszer lehetséges, utána már csak a programozott állapotot fogja tárolni (OTP – One time programmable IC).

Példa: PLA tervezése

Realizálja a következő függvényeket:


$$X = C + \overline{A} \cdot B + A \cdot \overline{B}$$

$$Y = \overline{C} \cdot D \cdot \overline{E} + A \cdot \overline{C} \cdot D$$

$$W = \overline{C} \cdot D \cdot \overline{E} + B \cdot C \cdot D \cdot E + \overline{B} \cdot \overline{D}$$

$$Z = A \cdot \overline{C} \cdot D + \overline{B} \cdot \overline{D} + \overline{C} \cdot \overline{D} \cdot \overline{E} + C \cdot \overline{D} \cdot E$$


- Tehát 5 bemenete (A,B,C,D,E) és
- 4 kimenete (X,Y,W,Z) van.
- Rajzoljuk fel a kapcsolást is!





Programmable AND Logic (PAL)

- Egy programozható rész -AND / míg az OR fix
- Véges kombinációja áll elő az AND / OR kapcsolatoknak
- Metszéspontokban kevesebb kapcsoló szükséges
- Gyorsabb, mint a PLA
- Q_n kimeneteken D tárolók (visszacsatolódhatnak a bemenetekre)



м

PAL

- Elsőként, 1978-ban az MMI (Monolithic Memories Inc.) jelent meg ilyen programozható eszközökkel, majd pedig későbbi jogutódja a Lattice Semiconductor, illetve az AMD a 80'-as évek végén.
- A PAL hálózatban VAGY tömb fix/rögzített a programozható részt az ÉS tömb jelenti, míg az. Így a tetszőleges mintermeknek csak egy véges kombinációja (VAGY) állítható elő: a lehetséges kimeneti függvények variálhatóságból veszítünk, cserébe viszont a VAGY részek dedikált útvonalainak jelterjedési sebessége nagyobb, míg az eszköz mérete kisebb és ezáltal olcsóbb is lesz.
- Ezáltal a metszéspontokban kevesebb kapcsoló szükséges ("gyorsabb", mint a PLA). Hasonlóan a PLAkhoz, amennyiben a Qn kimenet(ek)re tárolókat kötünk (pl. egyszerű D tárolót), majd pedig visszacsatoljuk a programozható PAL logikai hálózat bemenete(i)re akár sorrendi hálózati viselkedést is könnyen valósíthatunk.



GAL (Generic Array Logic): Általános tömb logika

- 1985-ben a Lattice Semiconductor fejlesztette ki elsőként,
 - amely a PAL-nak egy továbbfejlesztett változatát képviseli.
 - Ugyanolyan belső struktúrával rendelkezik, mint egy PAL áramkör,
 - azonban többször programozható: tehát törölhető és újraprogramozható eszköz.
 - EEPROM technológiát (lásd. lebegő-gate) alkalmaz.
 Később a National Semiconductor, és AMD is megjelent saját *GAL* sorozataival a piacon.



CPLD


CPLD (Comlex Programmable Logic Devices): Komplex-Programozható Logikai eszközök

- Valójában átmenetet képeznek a kis/közepes integráltsági fokú makrocellás PLD-k GAL/PAL áramkörei, illetve a nagy integráltsági fokú FPGA kapu-áramkörök között.
- A GAL/PAL áramköröktől architekturálisan annyiban különbözik, hogy ki lett bővítve: nem egy-, hanem több logikai cellamátrixot tartalmaz, amelyek konfigurálható blokkok reguláris struktúrájában vannak elrendezve. A mai modern FPGA áramköröktől viszont az különbözteti meg felépítésben, hogy nem tartalmaz dedikált erőforrásokat (pl. szorzók, memória blokkok).
- a legnagyobb gyártók, amelyek jelenleg is aktív szereplői a CPLD-k piacának a következők: AMD-Xilinx, Intel, Lattice Semiconductor, MicroSemi stb.

Complex Programmable Logic Device (CPLD)

- 1 Logikai Blokkon ("makrocellán") belül:
 - □ ~ PAL / PLA (K.H.)
 - □ Regiszterek (D-FF)
- I/O Blokkok

- Programozható összeköttetések (PI: Programmable Interconnection)
 - □ Teljes (Full-crossbar), vagy
 - Részleges összeköttetés hálózat



M

CPLD (folyt)

A CPLD-kben található Logikai Blokk-ok (~makrocellák):

- egyrészt logikai kapuk tömbjeit tartalmazzák (hasonlóan a PAL/GAL áramkörök felépítéséhez – DNF alak),
- másrészt regisztereket (D-tárolókból) tartalmaznak a logikai tömbök által előállított kimenetek átmeneti tárolásához, valamint
- multiplexereket, mellyel a programozható összeköttetés hálózatra, vagy I/O blokkok celláihoz lehet továbbítani a belső Logikai Blokkok által előállított kimeneti értékeket. Ezáltal nemcsak logikai kombinációs hálózatokat, hanem akár sorrendi hálózatokat is egyszerűen megvalósíthatunk CPLD-k segítségével
- A CPLD-kben található Programozható összeköttetés hálózat
 - □ teljes összeköttetést (mindenki-mindekivel), vagy
 - részleges összeköttetést (valamilyen struktúra szerint, pl. bemenetet kimenettel, főként régi
 CPLD típusok esetén) biztosít az egyes blokkok között.
- Kikapcsoláskor a CPLD konfigurációs memóriája megtartja értékét (non-volatile típus), ezért nem kell egy külső pl. ROM memóriát használni az inicializációs minták tárolásához, bekapcsoláskor ezek automatikusan betöltésre kerülnek. A CPLD-ket közkedvelten alkalmazzák különböző interfészek jeleinek összekapcsolásához (glue-logic), amennyiben a jeleken átalakításra is szükség van, továbbá áraik az FPGA-k árainál jóval kedvezőbbek.

Hogyan programozhatók a VLSI alkatrészek?

Programozási technikák összeköttetésekre






Programozási technikák

Mi van a programozható összeköttetések csomópontjaiban, illetve milyen módszerrel programozhatóak?

- a.) SRAM
- b.) MUX
- c.) Antifuse
- d.) Floating Gate
 - □e.) EPROM/EEPROM/Flash



Programozás = konfigurálás

Konfigurálás (PLD/FPGA esetén) – mielőtt az eszközt használni szeretnénk egy speciális (manapság általában JTAG szabványú) programozó segítségével "fel kell programozni": le kell tölteni a konfigurációs állományt (bitfájl, vagy bitstream fájl). A programozás a legtöbb PLD esetében a belső programozható összeköttetésének fizikai típusától függően azok beállításával történik.

A programozható **összeköttetésekben** a következő lehetséges alkatrészek találhatóak:

- □ Biztosíték (Fuse): átégetésük után nem visszafordítható a programozási folyamat (OTP). Korábban a PAL eszközök népszerű kapcsoló elemeként használták.
- Antifuse technológia: (OTP), az antifuse-os kristályszerkezetű kapcsoló elem 'átolvasztása' után egy nagyon stabilan működő összeköttetést kapunk, amely sajnos szintén nem visszafordítható folyamatot jelent. A technológia drága, az előállításához szükséges maszk-rétegek nagy száma miatt, nagyon jó zavarvédettség elérése érdekében használják (pl. űrkutatás).
- □ **SRAM cella + tranzisztor**: tetszőlegesen programozható (FPGA-k esetén legelterjedtebb kapcsolás-technológia), az SRAM-ban tárolt inicializáló értéktől függően vezéreli a tranzisztor gate-elektródáját
- SRAM cella + multiplexer: tetszőlegesen programozható az SRAM cellában tárolt értéktől függően (kiválasztó jel) vezérelhető a multiplexer
- Lebegő kapus tranzisztor (Floating Gate) technológia: elektromosan tetszőlegesen programozható, a mai EEPROM/Flash technológia alapja.²⁴

Ismertetés

1.b) FPGA (Field Programmable Gate Array) architektúrák

FPGA

Field Programmable Gate Array = "Felhasználó által tetszőlegesen/többször" programozható kapuáramkör

 architekturálisan tükrözi mind a PAL, ill. CPLD felépítését, komplexitásban pedig a CPLD-ket is felülmúlják. Nagy/nagyon-nagy integráltsági fok: ~10.000 - ~10.000.000 ekvivalens logikai kaput is tartalmazhat gyártótól, és sorozattól függően.

Ekvivalens tranzisztorszám

□ Xilinx Virtex-7 2000T FPGA esetén már meghaladta a ~6.5 milliárdot (2012 – 28nm), amely ~2

Intel Stratix 10

Stratix 10

Core Fabrio

millió logikai cellát jelentett.

 a kapható legnagyobb Xilinx Virtex-Ultrascale+ XCVU440 (2015 – 20nm->16nm) FPGA:
 20 milliárd tr. - ~4.4 millió logikai cella! (~ 50 millió logikai kapu ekv.)

□ Intel/Altera Stratix-10, **30 milliárd tranz**. (2016, ~**5.5** millió logikai cella,

4mag ARM-Cortex A53, 14nm)

□ Xilinx Virtex Ultrascale+ VU19P,
 35 milliárd tranz., 16 nm
 (2019, ~9 millió logikai cella)

Intel Stratix-10 GX 10M
 43.3 milliárd tranz., 14 nm
 (2020, 10.2 millió logikai cella Dual FPGA mag!


Xilinx Versal ACAP
 50 milliárd tranz. 7nm.
 (2020, 7.4 millió logikai cella)

AMD Versal VP1902 SoC (2024?, 18.5 millió logikai cell Quad FPGA mag!




Nagy-teljesítményű Xilinx Virtex FPGA család erőforrásainak alakulása (1998-2012 időszakban)

*Tranzisztorok fizikai méretcsökkenésének ("Scaling-down") hatása a fejlődésre



FPGA: "általános" erőforrások

- LB/CLB: Konfigurálható Logikai Blokkok, amelyekben LUT-ok (Look-up-table) segítségével realizálhatók például tetszőleges, több bemenetű (ált. 4 vagy 6), egy-kimenetű logikai függvények. Ezek a kimeneti értékek szükség esetén egyegy D flip-flopban tárolhatók el; továbbá multiplexereket, egyszerű logikai kapukat, és összeköttetéseket is tartalmaznak.
- IOB: I/O Blokkok, amelyek a belső programozható logika és a külvilág között teremtenek kapcsolatot. Programozható I/O blokkok kb. 30 ipari szabványt támogatnak (pl. LVDS, LVCMOS, LVTTL, SSTL stb.).
- PI: az FPGA belső komponensei között a programozható összeköttetés hálózat teremt kapcsolatot (lokális, globális és regionális útvonalak segítségével, melyeket konfigurálható kapcsolók állítanak be)
- DCM: Digitális órajel menedzselő áramkör, amely képes a külső bejövő órajelből tetszőleges fázisú és frekvenciájú belső órajel(ek) előállítására



FPGA – "dedikált" erőforrások

Dedikált erőforrások a következők (amelyek az FPGA típusoktól és komplexitásuktól függően nagy mértékben változhat):

- BRAM: egy/két portos Blokk-RAM memóriák, melyek nagy mennyiségű (~×100Kbyte akár ~×10Mbyte) adat/utasítás tárolását teszik lehetővé, egyenként 18K / 36 Kbites kapacitással *
- MULT / vagy DSP Blokkok: beágyazott szorzó áramköröket jelentenek, amelyek segítségével hagyományos szorzási műveletet, vagy a DSP blokk esetén akár bonyolultabb DSP MAC (szorzás-akkumulálás), valamint aritmetikai (kivonás) és logikai műveleteket is végrehajthatunk nagy sebességgel.
- Beágyazott/Beágyazható processzor(ok)**:
 - Tetszés szerint konfigurálható / <u>beágyazható</u> ún. szoft-processzor mag(ok)
 - Példa: Xilinx PicoBlaze, Xilinx MicroBlaze, Altera Nios II stb.
 - □ Fixen <u>beágyazott</u>, ún. *hard-processzor mag(ok)*
 - Példa: IBM PowerPC 405/450 (Xilinx Virtex 2 Pro, Virtex-4 FXT, Virtex-5 FXT), ARM Cortex A9 (Xilinx Zynq, illetve Altera Cyclone V, Stratix V, Arria V, MicroSemi Smartfusion-1,-2 FPGA chipjei),) stb.

FPGA –"dedikált erőforrások"

Általános erőforrások mellett a további **dedikált erőforrások** a következők (amelyek száma és felépítése az FPGA típusától és komplexitásától függően akár nagy-mértékben is változhat):

- BRAM: egy/két-portos Blokk-RAM memóriák, melyek összessége nagy mennyiségű (~×100Kbyte – akár ~×10Mbyte) adat/utasítás tárolását teszik lehetővé
- MULT / vagy DSP Blokkok: beágyazott szorzó áramköröket jelentenek, amelyek segítségével hagyományos szorzási műveletet, vagy a DSP blokk esetén akár bonyolultabb DSP MAC (szorzás-akkumulálás), valamint aritmetikai (kivonás) és logikai műveleteket is végrehajthatunk, nagy sebességgel
- Beágyazott/Beágyazható processzor(ok):
 - □ Tetszés szerint konfigurálható / <u>beágyazható</u> ún. *szoft-processzor* mag(ok)
 - Példa: Xilinx PicoBlaze, Xilinx MicroBlaze, Altera Nios II stb.
 - ARM Cortex M1/M3 (licenszelt soft-core magok)
 - □ Fixen beágyazott, ún. hard-processzor mag(ok)
 - Példa: IBM PowerPC 405/450 (Xilinx Virtex 2 Pro, Virtex-4 FXT, Virtex-5 FXT), <u>ARM</u> Cortex A9/A53/A72 (pl: Xilinx Zynq, illetve Intel Cyclone V, Stratix V, Arria V SoC) stb.

м

FPGA létjogosultsága?

A mai modern FPGA-k a

- □ nagyfokú flexibilitásukkal,
- nagy számítási teljesítményükkel,
- □ és (ASIC-el szemben) gyors prototípus-fejlesztési,
- ezáltal olcsó kihozatali (piacra kerülési) költségükkel

igen jó alternatívát teremtenek a mikrovezérlős (uC/MCU), illetve DSP-alapú implementációk kiváltására (pl. jelfeldolgozás, hálózati titkosítás, beágyazott rendszerek, stb. alkalmazásai területén).

Fejlődésüket jól tükrözi a mikroprocesszorok és az FPGA áramköri technológia fejlődési üteme között fennálló nagyfokú hasonlóság a méretcsökkenésnek (scaling-down) - *Gordon Moore-törvénynek* megfelelően.

M

Pannon Egyetem - VIRT tanszéken lévő fejlesztő kártyák

Laborokon használt HW eszközök:

- Digilent ZYBO (Xilinx Zynq)
- Digilent ZED (Xilinx Zynq)
- Digilent Nexys-2 (Xilinx Spartan-3E)
- Digilent Atlys (Xilinx Spartan-6)
- Xilinx ML506 (Virtex-5)
- Xilinx VirtexII-Pro (VirtexII-Pro)
- Celoxica RC203/RC200 (Xilinx Virtex-II)

Laborokon használt SW eszközök:

- Xilinx Vivado+VITIS 2020.2
- Xilinx ISE Design Suite 14.7

"FPGA" témájú tárgyak a Pannon Egyetemen – VIRT tanszék (2024)


- (VEMIVIB334TM) Tervezési módszerek programozható logikai alkatrészekkel (VHDL) – őszi félév
 - http://virt.uni-pannon.hu/index.php/hu/oktatas/tantargyak/170-tervezesi-modszerek-programozhato-logikai-eszkoezoekkel-vemivib544t
- (VEMIVIB334BR) FPGA-alapú beágyazott rendszerek – tavaszi félév
 - http://virt.uni-pannon.hu/index.php/hu/oktatas/tantargyak/195-fpga-alapubeagyazott-rendszerek

M

Digilent Nexys-2 fejlesztő kártya

Nexys™2 Xilinx Spartan-3E FPGA fejlesztő kártya

- Xilinx Spartan-3E FPGA, 500 000 /1 200 000 ekvivalens kapuval
- USB2 port (táp, konfiguráció, adattranszfer egyben)
- Xilinx ISE/Webpack/EDK
- ■16MB Micron PSDRAM
- ■16MB Intel StrataFlash Flash
- Xilinx Platform Flash ROM
- ■50MHz osszcillátor
- ■75 FPGA I/O's (1 nagy-sebességű Hirose FX2 konnektor és 4 db 2x6 PMOD konnektor)
- ■GPIO: 8 LED, 4-jegyű 7-szegmenses kijelző, 4 nyomógomb, 8 kapcsoló
- ■VGA, PS/2, Soros port



Digilent ZYBO fejlesztő kártya

ZYBO™ Zynq FPGA fejlesztő kártya


- Xilinx Zynq-7000 (Z-7010)
- 650 MHz dual ARM Cortex-A9 magok (PS)
 - ☐ Harvard , RISC 32-bites processzor
 - 8-csatornás DMA vezérlő (PS)
 - □ 1G ethernet, I2C, SPI, USB-OTG vezérlő (PS)
 - Artix-7 FPGA logika (PL)
 - 28Kbyte logikai cella, 240 Kbyte BRAM, 80 DSP szorzó(PL)
 - □ 12-bites, 1MSPS XADC (PL)
- 512 Mbyte DDR3 x32-bit (adatbusz), 1050Mbps sávszélességgel
- Tri-mode 10/100/1000 Ethernet PHY
- HDMI port: Dual role (source/sink)
- VGA port: 16-bites
- uSD kártya: OS tartalom tárolása
- OTG USB 2.0 (host és device)
- Audio codec
- 128Mbit x Serial Flash/QSPI (konfiguráció tárolási célokra)
- JTAG-USB programozhatóság, UART-USB vezérlő
- GPIO: 5 LED, 6 nyomógomb, 4 kapcsoló
- 4+1 PMOD csatlakozó (A/D átalakítóhoz)





Pl. Spartan-3E architektúra









Spartan-3E FPGA építőelemei

- CLB: Konfigurálható Logikai blokkok
 - □ Slice, mint *logika*: LUT, D-FF, MUX, Carry Logika
 - □ Slice, mint *memória*: SRL-16×1, RAM-16×1
- IOB: I/O blokkok
- DCM: Digitális órajel menedzser blokkok
- Programozható kapcsolók/ összeköttetések
- MULT: 18×18 bites előjeles (2's) szorzó(k)
- BRAM: konfigurálható 18 Kbites (~2 Kbyte + paritás) egy/két-portos memóri(ák)
- Beágyazható processzor(ok):
 - □ Csak szoft-processzor mag(ok) alakíthatóak ki
 - PI: Xilinx MicroBlaze, PicoBlaze, (esetleg külső független IP


szellemi terméke integrálható)

37

Spartan-3E CLB tömb


CLB: Konfigurálható Logikai Blokkok: fő logikai erőforrás, kombinációs és szekvenciális logikai hálózatok tervezésére

1 CLB = 4 Slice!







Device	CLB Rows	CLB Columns	CLB Total ⁽¹⁾	Slices	LUTs / Flip-Flops	Equivalent Logic Cells	RAM16 / SRL16	Distributed RAM Bits
XC3S100E	22	16	240	960	1,920	2,160	960	15,360
XC3S250E	34	26	612	2,448	4,896	5,508	2,448	39,168
XC3S500E	46	34	1,164 *	4= 4,656 * 2	= 9,312	10,476	4,656 *1	6= 74,496
XC3S1200E	60	46	2,168 *	= 8,672 * 2	= 17,344	19,512	8,672 *1	6= 138,752
XC3S1600E	76	58	3,688	14,752	29,504	33,192	14,752	236,032



Milyen erőforrásként konfigurálhatók a Slice-ok?

1 CLB = 4 slice (Spartan 3E esetén) = 2-2 SLICEM-SLICEL pár





SLICEM

Slice"M": M, mint memória elem lehet:

- A.) LUT-4: Logika 4-bemenetű
- *B.) RAM16*: Distributed (elosztott) RAM regiszterekből 16x1-bit,
- *C.) SRL16*: Shift Regiszter 16x1-bit


Slice"L": L, mint logika lehet:

• -.) Csak *LUT-4*!

- D.) Dedikált
 MUX
- E.) Carry logika


SPARTAN-3E

IOB – Programozható I/O Blokkok



Blokk-RAM

- "SelectRAM" tulajdonság (konfigurálható)
 - □ FIFO, RAM, ROMként is
- Dedikált BRAM lehet:
 - □ Egy-portos
 - □ Két-portos (A,B)
 - Minkét portját (A, B) külön címezhetjük (RW)
 - Független adatbusz szélesség definiálható



BRAM tetszőleges konfigurálhatósága




paritásokat is

Paritás:


Sebesség:

Memória szervezési módszerek:



Multiplier - Szorzó

- P= A*B dedikált szorzó áramkör
 - □ 18×18-bites, 2-komplemens szorzást támogat
 - Opcionális szorzó-, szorzandó-, szorzat-regiszterek



SPARTAN-3E

DCM – Digital Clock Manager

RST

Digitális órajel menedzser áramkör(ök)

DCM-ek száma: 4 – 8

DLL: Delayed Locked

Loop


Negyedelt fázis tolás: 0º, PSINCDEC 90°, 180°, 270°

Órajel szorzás (M)/ osztás (D) 1.5, 2, 2.5, 3, 4, 5, ... 16

- Tetszőleges órajel generálható
- 5 MHz 333 MHz

DFS: Digitális Frekvencia szintézis

- Órajel duplázás / felezés
- Bemeneti, kimeneti órajel pufferelés
- Locked: DCM kimenetei a CLKIN-el fázisban vannak



Status

Logic



✓► STATUS [7:0]

..Clock de-skew"

SPARTAN-3


Beágyazott/Beágyazható processzorok

- "Beágyazható" (lágy) soft-processzor magok:
 - □ Xilinx *PicoBlaze*: 8-bites (VHDL, Verilog HDL forrás)
 - □ Xilinx *MicroBlaze*: 32-bites (XPS EDK/SDK támogatás!)*
 - PLB, OPB (régi), AXI buszrendszerekhez is csatlakoztatható
 - 3rd Party: nem-Xilinx gyártók processzorai
 - PI. ARM Cortex M1/M3 (licenszelt soft-core magok)
- "Beágyazott" (kemény) hard-processzor magok:
 - □ Korábban IBM PowerPC 405/450 processzor (dedikált): 32-bites (EDK/SDK támogatás), PLB buszrendszerhez integrálható
 - de kizárólag Virtex II Pro, Virtex-4 FX, Virtex-5/6 FXT FPGA-kon!
 - □ Jelenleg: ARM Cortex-A9/A53/A72 processzor (dedikált):
 kétmagos, AMBA-AXI buszrendszerhez integrálható (32/64 bites)
 - Xilinx Zynq APSoC: FPGA logikához integrált ARM magok

MicroBlaze magra épülő beágyazott rendszer


"Beágyazható" processzor

- RISC utasítás készlet architektúra
- ■32-bites soft-processor core!
- ■133+ MHz órajel (PLB busz)
- Harvard memória-architektúra
- ■Kis fogyasztás: ~ mW/MHz
- ■3/5 lépcsős adatvonal pipeline
- ■32 darab 32-bites Általános célú regiszter
- utasítás cache / adat cache
- ■Időzítési lehetőségek (timer)
- Sokféle periféria, kommunikációs interfész csatlakoztatható (IP coreok)
- ■Minden Xilinx FPGA-n implementálható, melynek elegendő erőforrása van és a fejlesztő szoftver támogatja!



Xilinx Zynq APSoC – ARM hard-processzor








- Dupla ARM Cortex™-A9 MPCore (800MHz)
- Beágyazott RISC, Harvard
- Neon: 32-/ 64-bit FPU
- 32kB utasítás & 32kB adat L1 Cache
- Közös 512kB L2 Cache
- 256kB on-chip memória
- Integrált DDR3, DDR2 and LPDDR2 DDR vezérlő
- Integrált 2x QSPI, NAND Flash and NOR Flash memória vezérlő
- Perifériák: 2x USB2.0 (OTG),
 2x GbE, 2x CAN2,0B 2x
 SD/SDIO, 2x UART, 2x SPI,
 2x I2C, 4x 32b GPIO, PCI
 Express® Gen2 x8
- Két 12-bit 1Msps ADC
- 28nm Programozható FPGA Logika:
- 28k 350k Logikai cella (~ 430k to 5.2M ekvivalens kapu)
- 240KB 2180KB Block RAM
- 80 900 18x25 DSP szorzó (58 - 1080 GMACS -DSP teljesítmény)

■FPGA → APSoC = All Programmable System on a Chip

System-On-a-Board vs. System-On-a-Chip








Szempontok, absztrakciós szintek, modellezés

2. TERVEZÉSI MÓDSZEREK

Tartományok – absztrakciós szintek

- Különböző tervezési szempontok (metodika) szerint dolgozhatunk, azaz a rendszer modellezését különféle tartományokon és azokon belül eltérő absztrakciós szinteken végezhetjük.
- Az ismert Gajski és Kuhn féle Y-diagramm szerint 3 lehetséges tervezési tartományt különböztethetünk meg:
 - □ Funkcionális/viselkedési,
 - □ Strukturális és
 - □ Geometriai.
 - (a HDL leírások értelmezése során a *viselkedési* és a *strukturális* tartomány szerinti tervezést alkalmazzuk)

Gajski-Kuhn "Y-diagramm"



I. Funkcionális tartomány

A rendszer **viselkedésének** leírását adjuk meg, de nem foglalkozunk annak belső részleteivel (felépítésével).

- A funkcionális tartomány a 'leg-absztraktabb' megközelítést jelenti, mivel a teljes rendszer viselkedése megadható az **algoritmikus** szinten.
- ■A következő szint a regiszter-átviteli szint (Register-Transfer) vagyis a regiszter-memória-processzor elemek közötti transzformációk megadása. Az adatot egy regiszter, vagy egy memória adott cellájának értéke, míg a transzformációkat az aritmetikai és logikai operátorok jellemezhetik. Az adat és vezérlési információ áramlása definiálható akár a regiszter transzfer szintű nyelvi leírásokkal (RT Language) is, vagy hatékonyan szemléltethetők grafikus módon az adat-, és vezérlési- folyam gráfok segítségével (DFG, CFG).
- A harmadik szint a hagyományos logikai szint, ahol egy-egy funkció megadható a Boole-algebrai kifejezések, igazság táblázatok segítségével.
- ■Végül az utolsó szinten az áramkör működését definiáló differenciál-egyenleteket kell definiálni, amely a hálózat feszültségében, és áramában történő változásokat hivatott leírni. 53



II. Strukturális tartomány

- A strukturális tartományban viszont pontosan a rendszer belső elemeinek felépítését, és azok között lévő összeköttetéseket vizsgáljuk.
- A strukturális tartomány legfelső szintjén kell a fő komponenseket és összéköttétéseit definiálni, amelyet processzor-memória kapcsolatnak (processormemory switch) is hívnak.
- A második szint itt is a regiszter-átviteli szint, amely egyrészt az adatútból (data path), másrészt vezérlési szakaszokból (control path, sequénce), szekvenciákból áll.
- A harmadik szint a **logikai szint**, amelyben a rendszer struktúrája, az alapkapuk, és összeköttetéseik segítségével építhető fel.
- A negyedik, legalacsonyabb szinten a tranzisztorok, mint az áramköri rajzolatok (layout) elemi egységeit kell tekinteni (azokból építkezni).

54

III. Geometriai tartomány

Végül a **geometriai tartomány** azt mutatja, ahogyan a rendszert elhelyezzük, *leképezzük* (=*MAPPING*) a rendelkezésre álló fizikai erőforrások felhasználásával (*felület*).

- A legfelső hierarchia szinten, a szilícium felületen elhelyezett, vagy ún. "kiterített" VLSI áramkört kell tekinteni (floor-plan): FPGA esetén tehát magukat a logikai cellákat és makrocellákat, valamint a közöttük lévő összeköttetéseket. (lásd FPGA felépítés)
- A következő szintet a szabványos alapcellák (Standard Cell) könyvtárai képezhetik, amelyeket, mint technológiai adatbázist használhatunk fel a regiszterek, memóriák, vagy akár aritmetikai-logikai egységek megvalósításához.
- A harmadik szinten az egyedi tervezésű integrált áramkörök (ASIC) **geometriája** egy virtuális rácson adható meg.
- Végül az utolsó, legalacsonyabb szinten a poligonokat kell megrajzolni, amelyek csoportjai az áramkör maszk-rétegeinek feleltethetők meg.

EDA: Electronic Design Automation

- Manapság a számítógéppel segített elektronikus tervezői, fejlesztői és szimulációs eszközök széles skálája áll a rendelkezésünkre.
- Segítségükkel egy-egy tartományon belül nem kell minden szintet külön-külön pontosan definiálni (sokszor nem is lehet), elegendő a tervezést a legfelsőbb absztrakciós szinteken elvégezni (design entry), → amelyből az alacsonyabb szintek automatikusan generálódnak (EDA).



PLD/ FPGA: tárgyalt ismeretkörök


- 1. Mik azok a.) Programozható Logikai Eszközök és az b.) FPGA-k?
 - Összeköttetések programozhatósága
- 2. Tervezési módszerek (Design methods)
- 3. Tervezés folyamata (Design-flow)
- Magas-szintű szintézis (HLS High-Level Synthesis)
- 5. Fejlesztő környezetek, hardver leíró nyelvek (HDL - Hardware Description Languages)

"DESIGN FLOW" (XILINX FPGA-k esetében)

3. TERVEZÉS FOLYAMATA



- Az FPGA alapú rendszertervezés folyamatát a Xilinx fejlesztő környezetben történő egymást követő lépéseken keresztül demonstráljuk. A fejlesztés egyszerűsített folyamatát a következő oldalon lévő ábra szemlélteti. Lépései:
 - □ Design Entry (pl. HDL forrás)
 - □ 1.) Szimuláció
 - □ 2.) Szintézis és
 - □ 3.) Implementáció
 - □ 4.) Időzítési analízis
 - □ 5.) Bitfolyam (konfiguráció) létrehozása



A tervezés fontosabb lépései (I.):

- 1.) Moduláris, vagy komponens alapú (hierarchikus) rendszertervezés
 - Lentről-felfelé (bottom-up), vagy fentről-lefelé (topdown) irányú tervezési metodika alkalmazása
 - □ HDL leírások, kapcsolási rajzok, vagy állapot diagramok megadása a tervezés kezdeti fázisában (=design entry), illetve
 - □ felhasználói-tervezési megkötések, kényszerfeltételek (user constraints *ucf*) rögzítése (lásd később a szintézis és implementáció során),
- 2.) Szimuláció: párhuzamosan a tervezés egyes szintjein, illetve a legfelsőbb hierarchia szinten HDL tesztkörnyezet, tesztágy vagy tesztpad (testbench) összeállítása = szimulációs modell
 - RTL / viselkedési szimuláció tesztvektorokkal, amely még PC-n történik

A tervezés fontosabb lépései (II.):

■ 3.) Szintézis és implementáció!:

- Szintézis: "logikai szintézis" során a HDL leírás általános kapu-szintű komponensekké transzformálódik (pl. logikai kapuk, FFs)
- □ Implementáció 3 fő lépésből áll: TRANSLATE (Compiler) → MAP (Fit) → PAR (Placer & Router / Assembler) lépéseinek sorozata. Ezeket a kifejezéseket a Xilinx FPGA rendszer-fejlesztési folyamatán kívül is hasonlóan nevezik. Ha az implementáció bármely adott lépésében hiba történt, akkor az implementáció további lépései már végre sem hajtódnak. Az adott lépésben meglévő hibát először ki kell javítani ezt az ISE üzenet ablakában megjelenített információk alapján láthatjuk és csak utána tudjuk a további implementációs lépéseket végrehajtani.

A tervezés fontosabb lépései (III.):

Implementációs fázisok (részletezve):

- TRANSLATE: több, esetleg eltérő hardver leíró nyelven megírt tervezői file összerendelése (merge) egyetlen netlistfájlba (EDIF). A netlista fájl tartalmazza a komponensek és összeköttetéseik szabványos szöveges leírását.
- MAP: az elkészült "logikai" tervnek egy adott technológia szerinti "leképezése" (technology mapping), amelyet az előző lépésben kapott EDIF netlistából a kapukból CLB-ket, ill. IOB-kat képez le
- PAR: végleges "fizikai" áramköri tervet hoz létre periféria kényszerfeltételeitől függően (.PCF peripheral constraint file), amely fázisban a komponenseket az fizikailag az FPGA-n meglévő és azonosítható cellákon helyezi el (pl. XnYm). Az elhelyezett fizikai komponenseket végül a "routing" eljárás összehuzalozza, az egyes tervezési megkötéseket, kényszer-feltételeket figyelembe véve (.PCF). Kimenetén egy .NCD fájl jön létre.



A tervezés fontosabb lépései (IV.):

- 4.) Statikus időzítési analízis: időzítési paraméterek (timing parameters) meghatározása (max. órajel frekvencia, kapuk megszólalási idejének, vezetékek jelterjedési késleltetések hatásának vizsgálata stb.)
- 5.) Bit-folyam (bit-stream), mint konfigurációs fájl generálása (.BIT) és letöltése FPGA-ra (CLB-k, programozható összeköttetések beállítása, konfigurálása minden egyes inicializációs fázis után szükséges, köszönhetően annak, hogy a Xilinx FPGA-kat alapvetően az SRAM alapú technológia jellemzi).

HLS - HIGH LEVEL SYNTHESIS

4. MAGAS-SZINTŰ SZINTÉZIS

HLS elméleti háttere

- Turing-Church tézis: HW SW ekvivalencia.
 - □ a µ-rekurzív függvények (utasítások),
 - környezet független nyelvtan (algoritmikus modell, pl. CFG), ill.
 - □ TM Turing Machine (HW)
 egymásba ekvivalens módon transzformálhatóak.
- Tervezés: a valós rendszerek felépítéséhez különböző modellek szükségesek. Egy valós modellt implementálhatunk a számítógéppel segített (CAD tool) tervező rendszerrel: a struktúráját felépítjük, ill. viselkedését (behaviour) is tudjuk szimulálni.

■ Folyamatok:

- □ Tervezés (CAD): információ-feldolgozó folyamat: ∆
- □ Gyártás (CAM): π
- □ Tesztelés v. Verifikáció (CAE): τ


HLS célja

- tervezés automatizálásának vizsgálata kombináció és, szinkron digitális hálózatok esetén, méghozzá a logikai (Boole-algebrai) szint feletti / magasabb hierarchia szinten definiált gyakorlati környezetben
- □ Rendszer megvalósítása **gyorsan**, akár komplex rendszerek szintézisére is (elfogadható időben): "rapid prototyping, time-to-market" fogalmak
- Bemenete magas szintű **hardver leíró nyelv** (hagyományos HDL, pl. VHDL, vagy Verilog), amelynek segítségével a rendelkezésre álló adatbázisok (DB tervezői alap-építőelem könyvtárak) alapján digitális áramköröket építhetünk pl. újrakonfigurálható PLD, FPGA eszközökön.
- "Magas szintű szintézis" fő lépései:
 - □ Tervezés-Ütemezés (SCHEDULING)
 - □ Erőforrás foglalás / feladat felosztás (ALLOCATION)
 - □ Kötött algoritmusok (BINDING) megkötések



Absztrakció – Formalizmus – Stílus

Erős korreláció





1. Stílus

- Komplex feladat ⇒ egyszerűbb, kezelhető részfeladatokra bontása
 - □ Szisztematikus
 - □ Érthető módszerek kellenek

PI: programozási stílusok (Top-down, Strukturált modellek, stb.)

- Jó stílus kialakításának szabályai:

 - Csak kiforrott, biztos technikákat szabad alkalmazni
 - □ Fontos a dokumentálás (specifikáció)!

Stílushoz soroljuk a tervezés menetét (design-flow)

2. Absztrakció

- Digitális tervezés "elvi-fogalmi" szintje
 - Kezdeti absztrakció a tervezés során meghatározó, kritikus pont!
 - i. koncepcionális modell (elvi elgondolás) vs.
 - ii. megvalósítható, realizálható modell (HW)
 - Magas-szintű absztrakció ⇒ elvi modell szintenkénti finomítása, és felépítése

Absztrakciós szintek

- Rendszer szint (legfelsőbb szint)
- Algoritmikus szint
- Funkcionális szint (pl. multiplexer, dekóder, ALU stb.) – *RTL szint* (VHDL, Verilog stb.)
- Logikai szint (kapuk Boole algebra)
- Fizikai áramkör: tranzisztor szint (legalsó szint)
 - erősen gyártás-technológia függő (pl. CMOS-VLSI technology)



- A rendszer viselkedésének leírására szolgál
 - □ Szisztematikus szabályok, és eljárások
 - □ Minden absztrakciós szinten fontos a használatuk
 - PI: alapvető formalizmus a Boole-algebra (bináris logika elmélete) – de csak alsóbb absztrakciós szinteken használható
- (felsőbb-, rendszer-szint) (alsóbb-, áramköri szint)
 Absztrakció ⇔ Boole algebra

(konkretizálás)



Nyelvi eszközök

5. HARDVER LEÍRÓ NYELVEK ÉS SW FEJLESZTŐ ESZKÖZÖK CFG-DFG gráf reprezentációk

FPGA-k lehetséges "programozási nyelvei":

I.) Hagyományos HDL nyelvek:

- \square VHDL,
- Verilog/SystemVerilog

II.) C-alapú nyelvek (C → FPGA szintézis):

- □ a.) Xilinx Vivado HLS (*C/C++, System C, OpenCV*)
- □ b.) Intel SDK (OpenCL, HLS)
- c.) Impulse-C, Catapult-C, Handel-C, System-C, Mitrion-C, stb. (még ~10 további)

III) Modell alapú nyelvek:

- □ a.) MATLAB Simulink,
- □ b.) NI LabVIEW (FPGA Module)

Hagyományos HDL nyelvek célja I.

- Hardver modellezés
- A nyelv elemkészlet jelentős része
 - csak a hardver funkciók modellezésére ill. PC-n történő szimulációra használható, ill.
- A nyelv elemkészlet bővebb tartománya
 - Szintézisre és implementációra is használható (FPGA-n futtatható), azonban
 - Szintetizálható részhalmaz szintézis eszköz (synthesizer, pl XST) függő
- Kapuszintű modulokból építkező, kapcsolási rajzon alapuló tervezési módszerek leváltása
- RTL (register transfer level) szintű leírás: VHDL, Verilog
- Automatikus hardver szintézis a leírásból
- Tervezői hatékonyság növelése

HDL nyelvek II.

- Alapvetően moduláris és egyben hierarchikus felépítésű tervezést tesz lehetővé
- HDL modul = entitás
 - □ Be-, kimenetek, illetve kétirányú port-ok definiálása
 - □ Be-, kimenetek közötti logikai kapcsolatok és időzítések definiálása
- NEM szoftver!!
- Alapvetően időben <u>párhuzamos</u>, <u>konkurens</u> működést ír le (gondoljunk az FPGA nagyszámú, párhuzamosan elérhető blokkjainak felépítésére)
 - Ha külön definiáljuk (process, always), akkor fogja csak szekvenciálisan végrehajtani az utasításokat!

FPGA-k, HDL nyelvek gyengeségei

- HDL nyelveken történő fejlesztés a hagyományos szoftver fejlesztéshez viszonyítva továbbra is időigényes
- Sok SW fejlesztő rendelkezik C/C++ ismerettel, azonban kevesen HDL tapasztalattal, amely a terjedésének egyik fő korlátja.



Éppen ezért születtek meg napjainkra a magas-szintű C szintaktikát követő (HLS) nyelvek, valamint a Modell-alapú nyelvek

- + Gyorsabb prototípus fejlesztés, szimuláció/verifikáció
- + HW(FW) / SW együttes tervezés, szimuláció és verifikáció

M

Tradicionális HDL nyelvek

Szabványos HDL (Hardware Description Language)

VHDL

- ■1983-85: IBM, Texas Instruments
- ■1987: IEEE szabvány (IEEE 1076-1987)
- ■1994: VHDL-1993
- **...**

Verilog

- ■1984: Gateway Design Automation Inc.
- ■1995: IEEE szabvány (IEEE 1364)
- **2001**: Verilog-2001



I. a.) VHDL hardver leíró nyelv

- VHDL = VHSIC HDL (Very High Speed Integrated Circuit Hardware Description Language) nevű nyelv a DARPA program keretében a 80-as évek közepén alakult ki, melyet azóta nemzetközi szabványnak is elfogadtak (IEEE-1076 1987ben).
 - Nagyon-nagy sebességű Integrált Áramkörök Hardver Leíró Nyelve,
 - A VHDL szintaxisa az ADA programnyelven alapul: erősen típusos, jól strukturált, objektum-orientált magas-szintű "programnyelv",
 - elsődleges célja volt: a magasabb absztrakciós szinteken az ember számára is áttekinthetővé tenni egy hardver dokumentációját,
 - □ biztosítja az egyes rétegnek megfelelően egy szabványos "nyelven" a <u>hardver leírását</u>,
 - az alsó szinteken lehetővé teszi a tervek átadását a gyártás CAD/CAM rendszereinek,
 - □ biztosítja a hardver szimulációs <u>ellenőrzését (verifikációt</u>).



VHDL

- A VHDL nyelvű hardver leírás leginkább egy emberi nyelvhez közel álló, magas szintű programnyelvhez hasonlítható. A VHDL hardver leíró nyelv három alapegysége
 - architektúra (architecture): hw egység funkciója (viselkedése) és szerkezete
 - egyed (entity): hw egységek közötti kommunikációs interfész (protokoll)
 - konfiguráció (configuration): architektúrák és interfészek egymáshoz rendelése

```
ENTITY or_gate IS
PORT (a, b: IN bit; y: OUT bit)

END or_gate
ARCHITECTURE viselkedes OF or_gate IS
BEGIN
y <= a OR b

END viselkedes
CONFIGURATION or2_konfig OF or_gate IS
FOR viselkedes
END FOR
END or2_konfig
```



CFG: Control Flow Graph

- Irányított gráf, CFG=(N,P) Vezérlés-folyam gráf
- Csúcsok halmaza (N):
 - □ hozzárendelés,
 - □ összeadás,
 - logikai műveletek, stb.
- Élek halmaza (**P**):
 - □ Precedencia relációk,
 - egymást követő utasítások
- Osszefüggő gráf (nem aciklikus!)
- Sorozat, szekvencia: egy él (n1,n2)∈ P azt jelenti, hogy n2 következik n1 végrehajtása után
- Feltételes végrehajtás (branch=if): egy művelet után egy másik művelet, ha a feltétel teljesül.
 - A feltétel Boolean kifejezés, melynek értéke '1', akkor végrehajtódik, különben '0'.
- Iteráció (loop): Ciklusok, amelyek a folyamat iteratív viselkedését jelzik


DFG: Data Flow Graph

- Irányított gráf, DFG=(N u V,D) Adat-folyam gráf
- Csúcsok halmaza:
 - N: utasítások
 - □ V: változók
- Élek halmaza (D):
 - Adatkapcsolatok
- Fontos: nem feltétlenül összefüggő gráf, azaz a DFG-nél az egyes műveletek lehetnek ábrázolva úgy is, hogy nincs közöttük kapcsolódási pont (nem húzódik él), tehát részekre lehet bontani

Példa 1.) vhdl → cfg, dfg

Csak az hozzárendelési utasítások megszámozása (begin-end részen)

Process-en belüli részek sorrendben (egymás után hajtódnak végre)



```
Entity prefetch is
    Port (branchpe, ibus in bit32;
           branch, ire: in bit;
           ppc, popc, obus: out bit32);
end prefetch;
architecture behavior of prefetch is
begin
    process
    variable pc, oldpc: bit32:=0;
      begin
           ppc <= pc;
           popc <= oldpc;
           obus \leq ibus + 4:
           if (branch = '1') then
                 pc:= branchpc;
                                   --5
           end if:
        wait until (ire='1');
         oldpc:=pc;
        pc:=pc+4;
                                   --9.10
      end process;
end behavior;
```

м


Példa 2): VHDL → CFG, DFG

```
architecture behavioral of MODULE is
                                                                                Csak az
begin
                                                                                Utasítások
         p1: process(a, b, cin)
                                                                                megszámozása!
          variable vsum : std_logic_vector(3 downto 0);
         variable carry : std_logic;
          begin
              carry := cin;
              for i in 0 to 3 loop
                   vsum(i) := (a(i) xor b(i)) xor carry;
                   carry := (a(i) \text{ and } b(i)) or (carry \text{ and } (a(i) \text{ or } b(i)));
                                                                                         --4
              end loop;
                                                                                         --5
              sum <= vsum;</pre>
              cout <= carry;</pre>
          end process p1;
end behavioral;
```



VHDL → CFG, DFG

```
p1: process(a, b, cin)
                                                                               a(i)
    variable vsum : std_logic_vector(3 downto 0);
                                                                               b(i)
    variable carry : std_logic;
                                                                            carry
    begin
                                                                              a(i)
          carry := cin;
--1
                                                                               b(i
          for i in 0 to 3 loop
--2
                                                                             carr
--3
             vsum(i) := (a(i) xor b(i)) xor carry;
             carry := (a(i) \text{ and } b(i)) or
--4
                                                                              vsum
                        (carry and (a(i) \text{ or } b(i)));
         end loop;
--5
         sum <= vsum;</pre>
--6
                                                                              carry
--7
         cout <= carry;</pre>
                                                         i \leq 3
      end process p1;
                                        CFG
                                                                   6
```



cin

carry




Példa 3): VHDL → CFG

```
Utasítások
 -- behavioral implementation of the LED proc
                                                         megszámozása!
architecture behavioral of LED is
begin
   LED_PROC: process (Bus2IP_Clk) is
   begin
      if Bus2IP_Clk'event and Bus2IP_Clk='1' then
        if Bus2IP_Reset='1' then
           LED_i<="0000";
        else
           rif Bus2IP_WrCE(0)='1' then
               LED_i<=Bus2IP_Data(0 to 3);</pre>
            else
               LED_i<=LED_i;
                                                                __9
                                                                --10
      end if;
                                                                --11
   end process LED_PROC;
end behavioral;
```

Csak az

VHDL CFG



M

Intel vs. AMD-Xilinx fejlesztő környezetek


Intel-Altera

- Quartus Prime: integrált fejlesztő környezet (HW/FW fejlesztés) HDL-ből
 - Qsys: modularizált, hierarchikus beágyazott rendszer fejlesztés
 - EDS: beágyazott SW fejlesztés (Eclipse)
 - NiosII EDS: soft core, EDS-SOC: ARM hard-core
- □ Intel SDK OpenCL (2013)
- Modelsim: professzionális HDL szimulációs környezet


AMD-Xilinx

- □ VITIS: egységes SW platform (2020)
- □ Vivado: HDL alapú környezet, Vivado HLS: C/C++
- □ ISE Design Suite: integrált fejlesztő környezet (HW/FW) HDL-ből (C/C++ Vivado HLS (2013)
 - EDK: beágyazott rendszer fejlesztő környezet
 - SDK: beágyazott SW fejlesztő körny. (Eclipse)
- □ ModelSim, vagy ISim: szimulációs környezetek


I. a. Xilinx Vivado / HLS fejlesztő környezet




I. b. Altera/Intel SDK for OpenCL



III. a.) MATLAB - Simulink






Mcode: Matlab-Code (.m nyelven írható egyedi modul, amely beépíthető akár a Simulink blokkok közé

III. b.) LabVIEW – FPGA modul







További ajánlott irodalom


- Fontosabb FPGA gyártók oldalai:
 - □ https://www.amd.com
 - □ https://www.intel.com/content/www/us/en/products/programmable.html
 - □ http://www.microsemi.com
- FPGA és Programmable Logic Journal:
 - □ http://www.fpgajournal.com
- Xilinx FPGA Silicon Devices:
 - □ http://www.xilinx.com/products/devices.htm
- Fodor Attila, Dr. Vörösházi Zsolt: Beágyazott rendszerek és programozható logikai alkatrészek (TÁMOP 4.1.2) Egyetemi jegyzet (2011)
 - □ http://www.tankonyvtar.hu/hu/tartalom/tamop425/0008 fodorvoroshazi/Fodor Voroshazi Beagy 0903.pdf
- Témához kapcsolódó tárgyak a Pannon Egyetemen:
 - (VEMIVIB334TM) Tervezési módszerek programozható logikai alkatrészekkel (VHDL) – őszi félév
 - (VEMIVIB334BR) FPGA-alapú beágyazott rendszerek tavaszi félév



Példa VHDL – Jelzőlámpa

 Közlekedési lámpa vezérlő = állapotdiagram (DFA/FSM – Finite State Machine).

Megvalósítás: Melyik tanult klasszikus S.H. modell ez ?



Feladat 1/a.) Megoldás VHDL: (traffic_Moore.vhd)

```
-- next-state logic
library IEEE;
                                                          process(state req)
use IEEE.STD LOGIC 1164.ALL;
                                                          begin
                                                              case state req is
entity traffic control is
                                                                 when s0 \Rightarrow
generic (N: natural := 3);
                                                                    state next <= s1;
port ( clk : in STD_LOGIC;
            reset : in STD LOGIC;
                                                                 when s1 \Rightarrow
                                                                    state next <= s2;
            led : out STD_LOGIC_VECTOR (N-1
                                                                 when s2 \Rightarrow
    downto 0));
                                                                    state next <= s3;
end traffic control;
                                                                 when s3 \Rightarrow
architecture Behavioral of traffic_control is
                                                                    state next <= s0;
                                                                 end case;
    type traff_state_type is (s0, s1, s2, s3);
    -- P, PS, Z ,S -> P
                                                          end process;
    signal state req, state next:
                                                          Output logic (led2, led1, led0)
    traff_state_type;
                                                          process(state_req)
                                                          begin
begin
    -- state register
                                                              case state req is
                                                                 when s0 \Rightarrow
   process(clk, reset)
                                                                    led(N-1 downto 0) <= "100"; --P
   begin
                                                                 when s1 \Rightarrow
      if (reset='1') then
                                                                    led(N-1 downto 0) <= "110"; --PS
          state_req <= s0;
                                                                  when s2 \Rightarrow
      elsif rising_edge(clk) then
                                                                    led(N-1 downto 0) <= "001"; --Z
          state_req <= state_next;</pre>
                                                                  when s3 \Rightarrow
      end if;
                                                                    led(N-1 downto 0) <= "010"; --S
   end process;
                                                              end case:
                                                          end process;
                                                                                                    95
                                                       end Behavioral;
```

Szimulációs eredmény

