全国大学生嵌入式芯片与系统设计竞赛

初赛技术文档

基于高云 Tang Mega 60K 的纯 FPGA 实时多音色合成电子乐器引擎

作品名称：天籁引擎——基于高云 FPGA

摘要

本作品以高云半导体 Tang Mega 60K 开发板为核心平台，设计并实现了一台纯硬件架构的实时多音色合成电子乐器。系统不依赖任何 MCU 软核、不存储和回放预录 PCM 音频，全部声音均由 Verilog HDL 构建的数字逻辑在现场可编程门阵列内逐样本实时合成，上电即可脱机演奏。

系统的核心是一套四声部并行直接数字频率合成（DDS）引擎。四个完全独立的 32 位相位累加器在 12.288 MHz 音频时钟下并行工作，频率控制字分辨率达 0.0029 Hz；每声部分别配置波形生成、滑音、揉弦与 ADSR 包络，可塑造锯齿钢琴、复古管风琴与三角长笛三种乐器音色，并通过两类包络模型分别模拟钢琴式衰减延音与风琴式持续延音。四路 16 位波形与 8 位包络相乘后在 26 位累加器中混音，经位宽整理、±28000 硬限幅和四档音量调节，由 I2S 接口以 48 kHz 采样率、1.536 MHz 位时钟输出至板载 PT8211-S 立体声 DAC，再经低通滤波与 NS4263 功放推动扬声器或耳机发声。

在人机交互方面，作品以 4×4 矩阵键盘完成音阶演奏与全部功能控制，支持四复音和弦、八度切换、延音踏板、滑音以及长按 3 秒自动触发渐入式揉弦颤音，并内置硬件延迟效果器赋予声音空间感；内置三首曲目的音符序列自动演奏、40～180 BPM 往返式可调节拍器，并以 8 路 LED 指示音高区间、WS2812 全彩 LED 随音名变色，形成“听觉—视觉”一体的演奏体验。

工程已完成功能仿真、综合布局布线、上板调试与 Flash 固化。布局布线后逻辑资源占用约 7% ，寄存器约 2%，精准消耗 5 个 DSP 乘法单元，并使用了 15 块 BSRAM 用于实现硬件延迟回声缓存；50 MHz 系统时钟域最高工作频率实测余量约 3.5 倍。实测音频通道响应延迟约 0.32 ms，频谱观察中各音阶基波与理论音高对应、谐波分布符合波形特征，四复音同时发声时各声部独立、无串扰。作品验证了在资源受限的可编程逻辑器件上，以全并行数据通路实现低延迟、多音色、多复音实时音频合成的可行性与工程价值。

关键词： 高云 FPGA；直接数字频率合成（DDS）；多复音合成；ADSR 包络；纯硬件实时音频

目录

第一部分 作品概述.....1
1.1 功能与特性.....1
1.2 应用领域.....1
1.3 主要技术特点.....2
1.4 主要性能指标.....2
1.5 主要创新点.....3
1.6 设计流程.....3
第二部分 系统组成及功能说明.....3
2.1 整体介绍.....3
2.2 硬件系统介绍.....6
2.2.1 硬件整体介绍.....6
2.2.2 机械设计介绍.....7
2.2.3 电路各模块介绍.....7
2.3 软件系统介绍.....10
2.3.1 软件整体介绍.....10
2.3.2 软件各模块介绍.....12
第三部分 完成情况及性能参数.....22
3.1 整体介绍.....22
3.2 工程成果.....23
3.2.1 机械成果.....23
3.2.2 电路成果.....24
3.2.3 软件成果.....25
3.3 特性成果.....26
第四部分 总结.....32
4.1 可扩展之处.....32
4.2 心得体会.....32
第五部分 参考文献.....33

第一部分 作品概述

1.1 功能与特性

本作品是一款基于高云 Tang Mega 60K 平台的实时多音色合成电子乐器。采用纯 HDL 实现数字音频的实时生成与演奏控制，不依赖软核处理器或预录制 PCM 音频。系统核心功能如下：

1. 多声部复音合成：构建 4 路独立的 DDS 声部，支持 4 音并发。可塑造锯齿钢琴、复古管风琴与三角长笛三种特色音色，并通过 ADSR 包络与数字混音实现多音符合成。

2. 多维演奏控制：采用 4×4 矩阵键盘，支持音阶、音量与八度调节。内置延音踏板、平滑滑音、长按 3 秒自动触发的 LFO 揉弦（Vibrato）算法，并内置硬件延迟效果器赋予声音空间感。

3. 自动化与节拍辅助：系统支持《C 大调前奏曲》《送别》《天空之城》三首预设曲目的自动演奏，并可通过按键进行切歌、暂停与继续。此外，内置硬件节拍器，支持 40~180 BPM 的反弹式动态调速。

4. 视听协同反馈：音频经 I²S 接口送至板载 DAC 及功放输出。系统利用 8 路 LED 分段指示音高，驱动 WS2812 随音名动态变色，构建视听一体的硬件乐器系统。

1.2 应用领域

本作品首先是一件完整可用的电子乐器，但其价值并不局限于演奏本身，其体系结构和实现方法可以迁移到多类嵌入式与可编程逻辑应用场景。

在数字音频领域，四声部 DDS 引擎、包络发生器和混音限幅链路构成了合成器的最小完备内核，向外扩展即可构成多音色合成器；由于全部发声由逻辑实时计算，乐器的音色、音域与复音数均可通过参数化修改重新定制，无需更改硬件。

在嵌入式教学领域，系统将波形生成、包络调制及多声部混音等概念在硬件层直观呈现。学生可观察底层信号，并逐模块替换立即听到结果，“听得见的调试”显著降低了理解硬件并行的门槛。

在人机交互领域，矩阵键盘扫描、功能键状态机与声光联动模块，可直接复用于音乐玩具、互动装置及展陈设备。

在工业与仪器领域，DDS 与包络调制链路可转化为可编程信号源、提示音与告警发生单元，为需要确定性延迟和高可靠发声的场合，提供不依赖操作系统的纯硬件实现路径。

1.3 主要技术特点

（1）纯 RTL 物理并行架构：系统抛弃 MCU 软核与预录音频，所有运算均可追溯至底层寄存器。物理构建 4 路完全并行的 DDS 引擎，四个 32 位累加器各自拥有独立的波形、滑音与包络状态机。真并行架构消除了软件轮询的调度抖动，复音数提升无需依赖时钟超频。

（2）规范的时钟域与时序设计：系统划分 50MHz 与 12.288MHz 两个时钟域。I2S 位时钟与慢速节拍均由时钟使能脉冲驱动，统一时钟沿运行，彻底规避派生门控时钟的毛刺与约束困难。SDC 对衍生时钟施加严苛过约束，实测时序裕量高达 4 倍以上，确保音频绝对稳定。

（3）高可靠的防溢出数据通路：四声部采用错相初始化（0、1/4、1/2、3/4 周期）降低同相峰值；包络乘积保留 24 位，混音时扩展至 26 位，结合 ±28000 的硬限幅机制，从底层消除多声部并发时的溢出爆音。

（4）自包含的脱机运行能力：内部集成上电复位计数器，完全脱离外部引脚；工程固化至外部 Flash 后，具备极短的上电启动时间与完全脱机的独立演示能力。

1.4 主要性能指标

作品的主要设计参数与实现结果如下表所示。其中逻辑资源数据取自高云综合报告，延迟与频谱为实测观察结果。

表 1-1　主要性能指标

指标项目	设计参数与结果	验证说明
复音数	4 路独立 DDS 并发	硬件全并行
音色	3 种特色音色 + 2 种包络	实时切换
交互功能	音阶/八度/音量/滑音/颤音/延音/回响	键盘控制
自动化	3 曲目播放 / 40~180BPM 节拍器	状态机驱动
音频参数	48kHz 采样率 / 20Hz~20kHz 频响	PLL 分频

指标项目	设计参数与结果	验证说明
系统延迟	< 10 ms	端到端实测
FPGA 资源	LUT: 3011(7%) FF: 1018(2%) DSP: 5 个 BSRAM: 15 (13%)	综合报告提取

1.5 主要创新点

（1）纯硬件并行合成器内核：底层构建四路独立并行 DDS 与混音链路。通过三种波形与双包络深度联动，用纯逻辑实现具备真实发声性格的多音色合成。

（2）物理建模式 LFO 延迟揉弦：采用 64 点正弦 LUT 驱动，系统内置智能判断，当同一音符持续按住超过 3 秒后，LFO 深度自动渐入，从机理上复现弦乐的音高周期微变。

（3）确定性低延迟与视听协同：各硬件节拍彻底消除软件调度延迟，实测响应 0.32ms。同时复用音频链路的音符状态驱动 LED 与 WS2812，实现视听一体化。

1.6 设计流程

本作品严格遵循标准 FPGA 工程化开发流程：

我们团队首先进行需求分析，确立复音数、音色与延迟指标；随后完成架构设计，包括 DDS 定点化、双包络建模、混音位宽预算与时钟域规划；接着进行 RTL 编码，并独立搭建 ModelSim Testbench 验证并行逻辑；在此基础上完成顶层例化、综合与引脚时序约束；上板阶段集中进行硬件排雷与实测校准；最后将工程固化至外部 Flash，实现脱机独立运行。整个流程通过“设计-仿真-调试”的闭环迭代，确保系统功能与性能达标。

第二部分 系统组成及功能说明

2.1 整体介绍

本作品是一套基于高云 Tang Mega 60K FPGA 构建的纯硬件实时电子乐器系统。系统彻底摒弃了软核处理器、MCU 以及预录制 PCM 音频数据，所有发声与交互逻辑均由 FPGA 内部的可编程数字逻辑实时逐样本计算生成，具备确定性的极低延迟与完全的脱机独立运行能力。

从硬件实体拓扑来看，系统以 Tang Mega 60K 开发板为运算中枢。外部交互方面，通过 PMOD1 接口接入 4×4 数字矩阵键盘以采集演奏与功能指令；音

频输出方面，直接利用底板板载的 PT8211-S DAC 与 NS4263 功率放大芯片，将数字信号转换为模拟音频，最终驱动外接腔体扬声器发声（或通过 3.5mm 耳机接口输出）；视觉反馈方面，通过普通 GPIO 扩展了 8 路 LED 阵列与 WS2812 彩灯模块。系统底层由板载 50MHz 有源晶振提供基准时钟，内部 PLL 倍频生成纯净的 12.288MHz 音频主时钟，并通过内部计数器实现可靠的上电复位（POR），规避了外部 1.5V 复位引脚带来的烧板风险。

从内部逻辑层级来看，系统自上而下分为三大核心处理域：输入控制层、实时合成层与输出反馈层。

在输入控制层，键盘扫描状态机以 1ms 为周期轮流拉低行线，读取列线电平，并通过“连续双帧比对”的硬件消抖算法生成 16 位按键掩码。该层不仅解析 7 个音符键的边沿触发，还通过独立的控制状态机处理多维功能键：如 D 键切换三种音色，C 键进行八度平移，0 键模拟延音踏板，* 键开启硬件延迟（Delay）效果；同时内置长按 3 秒自动触发的 LFO 揉弦功能。此外，该层内置了 64 音符序列 ROM，支持 # 键触发三首曲目的自动脱机演奏（含暂停与切歌），以及 7/8 键控制的反弹式调速节拍器。

在实时合成层，控制层指令被动态分配给四路完全物理并行的 DDS 引擎。四个 32 位相位累加器（pa1~pa4）独立累加，且初始相位分别错开 1/4 周期以消除同相干涉。系统根据当前音色选择截取相位高位，实时生成基础波形，并塑造出锯齿钢琴、复古管风琴、三角长笛等差异化音色。随后，信号进入四路独立的 ADSR 包络状态机，通过差异化的包络模型（如管风琴的持续保持，钢琴的快速衰减）塑造声音性格。四路调制后的波形在硬件乘法器中完成幅度缩放，并在 26 位加法树中与节拍器提示音进行混音，最终通过 ±28000 的硬限幅（Clipping）算法，彻底杜绝了多声部并发时的溢出爆音。

在输出与反馈层，合成的音频流还会经过全新的硬件延迟效果器（Delay），随后送入 I2S 发送模块，利用时钟使能分频严格生成 1.536MHz 的 BCK 与 48kHz 的 WS 时序，按标准协议串行输出至 DAC。同时，系统旁路提取当前最高音高的频率字，经过阈值比对驱动 8 路 LED 呈现阶梯式频段指示；并映射为 RGB 颜色值。值得强调的是，该颜色数据经过两级寄存器打拍同步（CDC）后，安全跨时钟域传输至 50MHz 域，以驱动 WS2812 实现随音高渐变的视觉联动。



图 2-1 系统总体结构框图




图 2-2　Tang Mega 60K 开发平台与板载接口资源（图片引自开发板资料）

2.2 硬件系统介绍

2.2.1 硬件整体介绍

硬件平台的核心是高云 GW5AT-60 系列 FPGA，器件具体型号为 GW5AT-LV60PG484AC1/I0，PBGA484 封装。该器件提供约 6 万逻辑单元、丰富的 DSP 乘法资源与多个 PLL，对本作品而言资源余量充足，因此设计目标并不是“把资源用满”，而是“用尽可能小的确定性结构完成实时合成”。

系统硬件组成与连接关系如下表所示。

表 2-1　系统硬件组成

组成单元	器件/接口	在系统中的作用
核心运算	Tang Mega 60K，GW5AT-60 FPGA	运行全部合成、控制与驱动逻辑
演奏输入	4×4 矩阵键盘，接 PMOD1，8 根信号线	7 个音阶键 +9 个功能键
数模转换	板载 PT8211-S 立体声 DAC（U16）	将 I2S 数字音频转换为模拟信号
滤波放大	LMV321 运放（U17/U18）、NS4263 功放（U20）	低通滤波与功率放大
声音输出	扬声器接口、4Ω 3W 腔体扬声器	提供高响度音频输出
视觉反馈	8 路 LED 模块、1 颗 WS2812（J16）	音高区间指示与音名变色
供电与下载	USB 5 V 调试供电，可配 12 V DC 脱机供电	下载、调试与独立运行

输入设备采用通用 4×4 矩阵键盘模块，16 个按键中 7 个用于音阶、其余用于功能控制。矩阵扫描方式使 16 个按键只占 8 个 I/O，符合 PMOD 接口的引脚规模；列线使用 FPGA 内部上拉，省去外部上拉电阻。



图 2-3　4×4 矩阵键盘输入模块




图 2-4　4Ω3W 腔体扬声器

2.2.2 机械设计介绍

本作品属于“开发板 + 标准外设模块”形态的电子系统，不包含专门设计的机械结构件、外壳与传动机构，因此机械设计的内容主要是布局、连接与可靠性处理，而非结构设计。

整机布局遵循“操作区、发声区、显示区分离”的原则：矩阵键盘置于演奏者正前方，保证双手可按和弦；开发板与音频输出端置于后侧，避免频繁插拔时碰到键盘；LED 阵列与 WS2812 置于开发板上方或侧后方，使音高与音名变化在演奏视线内可见。键盘通过 8 芯防呆排线与开发板连接，LED 模块直接与 PMOD 排针对插，按功能成束整理并预留弯折余量，降低演示过程中因拉扯造成的接触不良。

在电气可靠性方面，FPGA 的所有数字 I/O 信号线（包括键盘扫描线、音频 I2S 信号以及显示控制线）均严格遵循 3.3V LVCMOS 逻辑电平标准， 这些数据线尽量短且远离耳机与扬声器线缆，以减少数字翻转边沿对模拟音频的串扰；耳机与扬声器输出的插拔在上电稳定后进行，避免功放（NS4263，由板载 5V/12V 供电）空载与热插拔带来的瞬态冲击。

2.2.3 电路各模块介绍

（1）时钟电路。开发板提供多路时钟资源，本作品使用输入至 FPGA 的 50 MHz 系统时钟（引脚 V22，LVCMOS33）。50 MHz 一路直接驱动上电复位计数与 WS2812 模块，另一路进入 Gowin PLL，产生 12.288 MHz 音频主时钟。

选择 12.288 MHz 的原因在于它是 48 kHz 的整数倍频率：12.288 MHz ÷ 8 = 1.536 MHz（位时钟），再 ÷32 = 48 kHz（帧时钟），全部时钟关系都可以由整数分频得到，不产生分数误差积累。




图 2-5　开发板时钟资源示意图（本作品使用其中 50 MHz 系统时钟）

需要特别指出的是，在实际物理实现时，受限于高云 PLL 内部整数分频比的硬件约束（无法做到绝对的无理数分频），实际锁定输出的频率为 12.281MHz。该物理偏差仅约 0.057%，导致最终的 I2S 实际采样率为 47.97kHz、BCK 为 1.535MHz。这一极其微小的误差远低于 PT8211-S DAC 芯片的时钟容限，在听感上完全无法察觉。这体现了本设计从理论公式到物理底层硬件特性的完整工程闭环。

（2）I2S 数模转换电路。板载 PT8211-S（U16）为 16 位立体声音频 DAC，数字侧只需要 I2S_BCLK、I2S_LRCK、I2S_DIN 三根信号线，分别对应 FPGA 的 hp_bck、hp_ws、hp_din；模拟侧输出 HP_RCH、HP_LCH 左右声道。本设计将经过延迟效果器处理后的同一份 audio_with_delay 同时送入左右声道，形成双声道等幅输出，确保左右耳（或耳机与扬声器）在电路层面获得完全一致的音频信号。




图 2-6　板载音频电路总体原理图：PT8211-S、低通滤波与 NS4263 功放

（3）低通滤波与功率放大电路。DAC 输出的阶梯波含有高频镜像分量，板载两片 LMV321 运放（U17/U18）及其外围 RC 网络构成左右声道的低通滤波环节，抑制带外分量并改善高频毛刺。滤波后的信号一路送 3.5 mm 耳机座，另一路进入 NS4263 音频功率放大器（U20）推动外接扬声器。功放的使能端 PA_EN# 为低电平有效，FPGA 侧将 pa_en 固定输出低电平，使功放保持使能，省去额外的开关机时序控制。




图 2-7　PT8211-S 与 I2S 三线接口局部原理图

（4）键盘接口电路。键盘的 4 根行线由 FPGA 推挽输出，逐行输出低电平，其余行保持高电平；4 根列线配置内部上拉输入，未按下时读取为高电平，某行被拉低且对应键按下时列线读为低电平，据此译码出按键位置。行列线与键号的对应关系通过实物交叉按键测试确认，避免了仅按丝印推断线序造成的键位错位。

（5）显示接口电路。8 路 LED 采用共阳接法，FPGA 输出低电平点亮，因此逻辑内部维护独热码 led_reg，输出时统一取反；WS2812 为单线归零码协

议，对高低电平时间有严格要求，由 50 MHz 时钟域的专用模块产生满足其脉宽要求的波形。

系统关键引脚分配如下表所示，全部音频与显示引脚均为 LVCMOS33 电平、3.3 V Bank。

表 2-2 关键引脚分配

功能	顶层信号	引脚	说明
系统时钟	sys_clk	V22	50 MHz 输入
I2S 位时钟	hp_bck	Y17	接 PT8211-S I2S_BCLK
I2S 帧时钟	hp_ws	AB17	接 PT8211-S I2S_LRCK
I2S 串行数据	hp_din	AA16	接 PT8211-S I2S_DIN
功放使能	pa_en	AB16	固定低电平，使能 NS4263 功放
键盘行线	key_io[3:0]	Y21/Y22/AB21/AB22	推挽输出，逐行拉低
键盘列线	key_io[7:4]	AA21/AA20/AB20/AA19	内部上拉输入
8 路指示灯	led_o[7:0]	T18/R18/R17/P16/U21/T21/R19/P19	低电平点亮
全彩灯	WS2812	J16	单线归零码
延迟测试	debug_pin	E13	供示波器捕获物理延迟

2.3 软件系统介绍

2.3.1 软件整体介绍

本作品的“软件”并非运行在处理器上的程序，而是固化在 FPGA 中的一套实时逻辑系统。它没有主循环、没有中断服务程序、没有任务调度，所有功能都由并行存在的硬件模块在各自节拍下持续推进。理解这套系统的关键，是把“程序执行的先后顺序”换成“数据在各模块之间的流动关系”。

按照职责边界，全部逻辑划分为三层：交互控制层、核心运算层与外设驱动层。

交互控制层回答“演奏者现在想做什么”。它包括 4×4 矩阵键盘扫描状态机、两帧一致消抖、功能键边沿检测、声部分配器，以及自动演奏与节拍器两个自动状态机。该层的输出不是声音，而是一组结构化的演奏指令：每个声部应当演奏哪个音符、是否发声、当前音色、八度、音量与效果开关。

核心运算层回答“这些指令对应的声音样本是多少”。它由四路并行的 32 位 DDS 相位累加器、三种波形生成电路、滑音与 LFO 颤音、四路 ADSR 包络和

混音限幅链路组成，以 48 kHz 的等效采样节拍持续产出 16 位音频样本。该层的显著特点是数据通路完全并行：任何一个声部的运算都不需要等待其他声部让出运算资源。

外设驱动层回答“怎样把样本变成声音和光”。I2S 发送模块把并行样本转换为符合 PT8211-S 要求的串行时序；LED 与 WS2812 驱动把当前音符状态转换为音高阶梯与音名颜色。三层之间只通过少量寄存器接口耦合，任何一层内部修改都不会破坏另外两层的时序假设。

在时钟组织上，系统采用双时钟域分工：50MHz 域负责上电复位计数与 WS2812 驱动，逻辑设计目标为 12.288MHz 的音频域（物理实测锁定 12.281MHz，代码变量名为 clk_12m288）负责键盘、声部分配、DDS、包络、混音与 I2S。除此之外不再派生新的时钟，所有慢速过程都由时钟使能实现。这一决策带来三个直接收益：时序约束对象少、跨域路径清晰、各模块节拍可精确计算。

在数据组织上，系统坚持“控制慢、数据快”的速率分层。声音样本以微秒级节拍更新，包络以约 162.8 μs 的节拍更新，滑音以约 0.407 ms 的节拍更新，键盘扫描与声部分配以约 4 ms 的节拍更新，人耳无法分辨的控制变化被放在慢节拍中处理，从而把组合逻辑的深度和功耗都控制在较低水平。

此外，工程保留了面向验证的观察手段：通过 ModelSim 对四路相位累加与关键控制过程进行仿真，通过示波器观察音频输出与延迟。计算机只参与开发、综合、下载与测量，不参与任何运行时发声，系统可脱离计算机独立工作。




图 2-8　系统总体逻辑架构与数据流向图

2.3.2 软件各模块介绍

（1）顶层模块组织与接口

顶层模块 top 对外只有五组接口：系统时钟 sys_clk，音频输出 hp_bck、hp_ws、hp_din 与 pa_en，键盘双向总线 key_io[7:0]，显示输出 led_o[7:0] 与 WS2812。内部例化 Gowin_PLL、i2s_tx、WS2812 以及 delay_effect（延迟效果器） 四个子模块，其余合成功能以并行时序逻辑和组合数据通路形式组织在顶层。

这种“扁平数据通路 + 独立接口模块”的组织方式是有意为之：音频通路中相邻环节在每个时钟都交换数据，将其放在同一层次内可以避免层层例化带来的端口冗余；而 I2S 与 WS2812 属于强时序约束的接口协议，封装为独立模块更

便于单独仿真和复用。键盘扫描、包络、混音等关键信号均保留清晰的命名，如key_pressed、v1_freq、e1、mix_sum，便于在仿真与调试中直接定位。

（2）时钟生成与上电复位管理

时钟部分由 Gowin PLL IP 完成。50 MHz 晶振进入 PLLA 后输出clk_12m288，供全部音频逻辑使用；PLL 仅启用 CLKOUT0 一路输出，其余输出关闭，减少不必要的时钟树开销。系统复位不依赖外部按键，而是由 16 位计数器 rst_cnt 在 50 MHz 下自增，计满 16'hFFFF 后拉高 rst_n，复位保持时间约 1.31 ms，足以覆盖电源稳定与 PLL 启动过程。系统在 50MHz 域产生主复位 rst_n，并在 12.281MHz 音频域设计了 3 级打拍同步（rst_cnt_12m）生成专属无毛刺复位 rst_n_12m，确保所有音频模块安全初始化，保证上电后所有状态机从确定状态启动。




图 2-9　时钟生成与上电复位流程




图 2-10　Gowin PLL IP 核配置界面




图 2-11　PLL CLKOUT0 输出参数配置

（3）矩阵键盘扫描与消抖

键盘扫描采用“逐行驱动、整帧采信”的策略。行输出依次取 1110、1101、1011、0111，每行保持约 1 ms；列线经内部上拉后按固定顺序重排为 col_in，与当前行号共同译码为 key_pressed_raw。扫描计数与音频时钟的关系为：12.288 MHz ÷ 12288 ≈ 1 kHz，即每行约 1 ms，完整四行约 4 ms。

消抖没有使用“每个按键各配一个 20 ms 计数器”的粗放方案，而是利用矩阵扫描天然的帧周期：只有在连续两个完整扫描帧中，16 位原始按键状态完全

一致时，才更新有效按键寄存器 key_pressed。机械抖动在帧与帧之间表现不一致，因而被自然滤除；稳定按键则只需约一个帧周期即可被确认，兼顾了抗抖动能力与响应速度。功能键再对 key_pressed 做上升沿检测，保证长按一个功能键只触发一次切换，不会在高速时钟下反复翻转。

（4）功能键解析与演奏参数管理

全部 16 个按键的功能分配如下表。音阶键直接参与声部分配，功能键修改全局演奏参数，二者共用同一套消抖与边沿检测逻辑。

表 2-3　键盘功能映射

按键	功能	内部实现要点
1/2/3/A/4/5/6	C4/D4/E4/F4/G4/A4/B4 音阶，支持四复音	查表得 32 位频率字，同时停止自动演奏
0	延音踏板	sustain_pedal，改变松键后的释放方式
C	八度切换	频率字左移一位，等效频率加倍
D	音色循环	timbre_sel 在锯齿钢琴/管风琴/长笛音色间循环，并同步切换包络模型
B	音量循环	volume_level 按 3→2→1→0→3 切换
*	空间延迟效果开关 (delay_en)	控制是否叠加硬件回声效果
#	自动演奏启动/切歌/停止	三首曲目循环选择，再次按下退出
9	自动演奏暂停/继续	auto_paused，保持曲目位置
7	节拍器开关	metronome_en，重新开启时 BPM 回到 40
8	节拍速度调节	10 BPM 步进，40～180 往返

参数管理的一个细节是“参数管理区分了‘即时生效’与‘状态保持’两种机制：音色、八度、音量等参数作为全局寄存器持续保持，切换后立即作用于后续发声；而揉弦深度、包络幅值等属于声部私有状态，切换全局参数不会清空它们，因此演奏过程中不会出现无意的断音。

（5）四声部分配器

声部分配器是复音能力的管理核心。它监视七个音阶键的按下边沿，按固定优先级取出一个新音符，然后依次检查 v1～v4 的空闲状态，把音符写入第一个空闲声部；松键时仅将对应声部的键号置为休止并关闭门控，让包络自然进入释放，而不是直接清零输出。分配器每 49152 个音频时钟更新一次，约 4 ms，与人的按键动作时间尺度相匹配。

这一结构带来两个好处：其一，声部状态集中管理，避免了“同一个音被多个声部重复占有”；其二，新音符的接入与旧音符的释放在时间上解耦，和弦转换时旧声部仍可按包络衰减，听感连贯。自动演奏只占用第一声部，手动音阶键可随时打断并接管，保证演奏者始终拥有最高优先级。

（6）DDS 相位累加与频率控制字

直接数字频率合成的基本关系为：相位累加器每时钟增加一个频率控制字 FCW，相位的高位用于寻址波形，输出频率满足 f_out = FCW × f_clk / 2^N。本设计 N = 32，f_clk = 12.288 MHz（物理 PLL 实测约 12.281MHz），因此频率分辨率约为 0.0029 Hz，对乐器调律而言几乎可以视为连续可调。




图 2-12　单声部音频数据通路

四个声部分别使用 pa1～pa4，每个时钟并行累加，核心逻辑可以概括为：

```
// 4 个独立的 32 位相位累加器，错开初始相位
reg [31:0] pa1 = 0, pa2 = 0, pa3 = 0, pa4 = 0;
always @(posedge clk_12m288 or negedge rst_n_12m) begin
    if (!rst_n_12m) begin
        pa1 <= 32'h0000_0000;
        pa2 <= 32'h4000_0000;
        pa3 <= 32'h8000_0000;
        pa4 <= 32'hC000_0000;
    end else begin
        pa1 <= pa1 + freq1_add;
        pa2 <= pa2 + freq2_add;
        pa3 <= pa3 + freq3_add;
        pa4 <= pa4 + freq4_add;
    end
End
```

音阶键对应的频率字与理论频率如下表（按标称 12.288 MHz 计算）。

表 2-4　音阶频率控制字与理论频率

按键	音名	频率控制字 FCW	理论频率/Hz
1	C4	91444	261.62
2	D4	102654	293.70
3	E4	115228	329.67
A	F4	122080	349.27
4	G4	137048	392.10
5	A4	153766	439.93
6	B4	172581	493.76

（7）音色生成与错相初始化

系统内置三种极具辨识度的乐器音色，其音源均由相位累加器的位段直接构造，不占用波形存储器。“锯齿钢琴”取相位高位的线性增长段，包含丰富的整数倍谐波，听感明亮；“复古管风琴”取相位最高位判决（幅度±30000），仅含奇次谐波，声音宏大；“柔和长笛”则利用最高位对相位段做对称折返，谐波衰减极快，听感圆润。三种音色共用同一套相位与包络结构，切换音色只是改变组合逻辑的选择端，不改变任何底层时序。

此外，四声部复位初始相位依次错开 1/4 周期（0、0x40000000、0x80000000、0xC0000000），避免同音高起始瞬间同相叠加，从源头降低和弦起音时的峰值压力。

（8）滑音与八度变换

如果换音时直接把新频率字装入相位累加器，音高会瞬间跳变，听感生硬。本设计为每个声部设置 32 位当前频率寄存器 glide_1～glide_4，目标频率与当前频率之间由滑音环节衔接：滑音节拍约 0.407 ms 产生一次，当前值以 GLIDE_STEP = 64 为步长向目标值逼近，折合每步约 0.183 Hz。步长与节拍配合，使滑音既足够平滑，又不至于拖沓到影响快速乐句。

系统还设置了约 200 ms 的换音宽限机制：在宽限期内接续按下新音符时走滑音通道，形成连贯的连奏效果；而首次发声或自动演奏、八度切换等场景直接装载目标频率，保证起音明确。八度变换本身不做任何除法或查表扩展，只将各声部频率字左移一位，利用 DDS 的频率线性关系精确实现倍频，因此高低八度之间不存在音准偏差。

（9）延迟渐入式 LFO 揉弦颤音

揉弦模块由“一个公共低频振荡器 + 每声部共用的延迟渐入控制”构成。低频振荡器使用 32 位相位累加器，步进 1700，对应频率约 4.864 Hz；相位高 6 位寻址一张 64 项、16 位有符号正弦查找表，得到平滑的低频正弦。该正弦经

移位转换为单极性量后与深度相乘，再算术右移 10 位，形成叠加到四路频率字上的公共偏移。

与普通“一开就抖”的颤音不同，本设计加入了严格的触发与渐入机制：需单音持续发声满 3 秒才会激活揉弦，激活后先启动约 0.15 s 的延迟计数，随后深度 vib_depth 才从零逐渐增加到 128。于是音符的前段保持稳定，后段逐渐出现音高微幅周期波动，接近真实弦乐的揉弦过程。此外，当踩下延音踏板时，该模块会被逻辑强制阻断，确保长延音的尾音纯净无抖动。长按新音符时，揉弦计时器也会自动重置。调制作用在频率控制字而不是音频幅值上，因此产生的是音高颤动而非音量颤动，这一区分正是“揉弦”与“震音”的本质差别。

（10）四路 ADSR 包络发生器

每个声部都有独立的包络状态寄存器 st1～st4 与 8 位幅值寄存器 e1～e4。包络更新由统一节拍 adsr_tick 驱动：12.288 MHz 经 2001 分频，更新率约 6.14 kHz，周期约 162.8 μs。状态转移与幅值变化如下图。




图 2-13　单声部包络状态机与释放路径

起音阶段每拍幅值加 1，约 41.7 ms 达到峰值 255，避免了零幅值突变带来的“咔哒”声；衰减阶段每拍减 2，约 10.6 ms 后降到 128 并保持，模拟钢琴类乐器的初期衰减；管风琴音色则跳过衰减直接保持峰值，形成持续音。松键后门控关闭，包络按固定斜率递减至零并回到空闲，完成释放；延音踏板参与释放过程的控制，使余音可以延续到踏板松开之后。

表 2-5　包络参数与听觉作用

包络阶段	每拍变化	典型时长/电平	听觉作用
ATTACK	e + 1	约 41.7 ms 至 255	消除起音爆音，音色柔和进入
DECAY	e − 2	约 10.6 ms 至 128	钢琴式初期衰减；管风琴跳过
SUSTAIN	保持	128（管风琴为 255）	稳定延音电平
释放	递减至 0	约 41.5 ms 量级	松键后自然收尾，无截断感

包络采用 8 位精度是有意的折中：对人耳而言，6.14 kHz 的更新率配合 256 级幅值已足够平滑，而每路只需一个 8 位寄存器和一个 DSP 乘法单元即可完成幅度整形，资源开销极小。

（11）多声部混音、限幅与音量控制

四路 16 位有符号波形分别与各自 8 位包络相乘，得到 24 位乘积；取乘积的 m[23:8] 后送入 26 位累加器求和，再叠加节拍提示音 click_audio。相比直接把四路 16 位数据相加，26 位累加器为峰值预留了充足的字头空间，从结构上避免了加法溢出回绕。




图 2-14　四声部混音、提示音叠加与输出整形链路

累加结果经位段整理得到 16 位样本，再进行 ±28000 的硬限幅：超过正上限则钳位到 +28000，低于负下限则钳位到 −28000。限幅阈值相对满量程留有余量，使最极端的四声部同相叠加也不会产生绕回式失真。最后的音量环节采用算术右移实现：满音量不移位，中音量右移 1 位（约 1/2），轻音量右移 3 位（约 1/8），静音直接输出零，四档循环由 B 键控制。移位代替除法或浮点增益，既节省资源又保证各档切换即刻生效。

（12）自动演奏与节拍器

自动演奏的数据不是音频，而是“音符编号 + 时值”两组序列。三首曲目各由 64 项音符表和 64 项长度表构成，索引 melody_idx 顺序推进，每首结束后可循环播放；# 键在启动、切换下一首、停止之间循环，9 键暂停或继续，暂停只冻结索引推进而不破坏当前状态。由于存储的是乐谱而非波形，三首曲目的存储开销可以忽略不计，也不需要任何块存储器。

节拍器使用独立的节拍周期查找表，覆盖 40～180 BPM；8 键每次调节 10 BPM，到达端点后方向反转，形成“往返式”调速，避免单向调节到极限后无法继续的操作死角。每个节拍到来时产生约 100 ms 的提示音窗口，提示音为约 2.09 kHz、幅度 ±4000 的高频脉冲信号，经混音链路叠加到主音频，同时强制最高位 LED 闪烁，实现可听可见的节拍参照。

（13）I2S 串行音频发送

I2S 发送模块把 16 位并行样本转换为 PT8211-S 所需的串行时序，所有时序都由 12.288 MHz 时钟下的使能脉冲产生：位时钟每 4 个输入时钟翻转一次，得到 BCLK = 1.536 MHz；帧信号每 32 个位时钟节拍翻转一次，得到 LRCK = 48 kHz，即音频采样率。位时钟与帧时钟的关系固定为 32，左右声道各占 16 个位时钟节拍。

数据通路使用 16 位移位寄存器，按高位先出的顺序发送当前声道样本，剩余时隙补零，形成 PT8211-S 可正确接收的左对齐式帧结构；左右声道装载同一份 audio_with_delay。采用时钟使能而不是用组合逻辑直接分频出多个新时钟，使串行时序与音频数据通路共享同一时钟沿，发送时刻与样本更新之间的关系可以完全静态分析。

表 2-6　I2S 接口时序参数

参数	数值	来源
音频主时钟	12.288 MHz	Gowin PLL 输出

参数	数值	来源
位时钟 BCLK	1.536 MHz	主时钟 ÷ 8
帧时钟 LRCK（采样率）	48 kHz	BCLK ÷ 32
量化位数	16 位，MSB 先发	移位寄存器输出
采样周期	约 20.83 μs	1 / 48 kHz
声道组织	左右声道同数据	audio_with_delay 并行接入两路

（14）LED 音高指示与 WS2812 音名变色

视觉反馈复用交互控制层的音符状态，不增加额外测量环节。8 路 LED 将当前最高优先级音符的频率字与 8 个阈值比较，生成独热码，再取反输出到低电平点亮的共阳 LED，形成随音高升高的阶梯式指示；自动演奏时改用当前曲目音符作为输入，演示时灯光与乐句同步。节拍器开启时令最高位 LED 按节拍闪烁，与提示音共用同一节拍事件。

WS2812 驱动模块工作在 50 MHz 域，按 GRB 顺序、每色 8 位、共 24 位高位先发的格式输出归零码波形，帧率 100 fps。颜色映射按音名而非绝对频率：C 红、D 橙、E 黄、F 绿、G 青、A 蓝、B 紫，自动演奏时先把音符折回一个八度内再查色，因此不同八度的同一音名保持一致颜色。该模块只在颜色变化时更新显示内容，对音频主链路没有任何反压。

至此，从一次按键到一缕声音、一束光的完整过程全部在 FPGA 内闭合：键盘给出意图，控制层组织意图，运算层计算声音，驱动层完成电声与电光转换。这也正是本作品“纯 FPGA 实时合成”的完整含义。




图 2-15　PMOD-LEDx8 模块实物特写

第三部分 完成情况及性能参数

3.1 整体介绍

作品已完成从方案设计、RTL 实现、功能仿真到上板联调、Flash 固化的完整闭环，形成一台可脱机独立演奏的电子乐器整机。当前版本为冻结工程，配套提供完整源代码、引脚约束、时序约束以及综合与布局布线报告，全部结果均可复现。

从完成度看，作品的“发声、演奏、表现、自动、显示”五条主线均已贯通：发声链路由四路 DDS 到 I2S 输出全程硬件实现；演奏链路覆盖四复音、八度、音量、延音；表现力链路包含滑音、延音踏板与长按 3 秒自动触发的渐入揉弦；自动链路包含三首曲目与可调节拍器；显示链路包含音高阶梯 LED 与音名变色 WS2812。整机上电后无需连接计算机即可演奏，重新上电后功能保持一致。




图 3-1 系统整体实物全貌图（正面）




图 3-2　系统整体实物全貌图（斜 45°）

表 3-1　系统完成度

验收维度	完成情况	验证方式
纯硬件发声	已完成，无软核、无预录 PCM	工程核查 + RTL 纯硬件推演
四复音演奏	已完成	多键同时按下，声部独立发声
多音色与包络	已完成，三种特色音色与双包络实时切换	D 键循环切换，听感与频谱
演奏表现力	已完成，滑音/延音踏板/长按自动揉弦/八度	逐项按键测试
自动演奏与节拍器	已完成，三曲目、40～180 BPM	启停、切歌、暂停、调速
视觉反馈	已完成，8 路 LED + WS2812	音阶与自动演奏同步观察
工程实现	已完成综合、布局布线、固化	实现报告与掉电重启
测试验证	已完成仿真、频谱、延迟观察	见 3.3 节图证

3.2 工程成果

3.2.1 机械成果

本作品由于主打纯硬件实时音频处理，未设计复杂的封闭式机械外壳，而是采用了紧凑型模块化平面布局。整机依据功能划分为三大独立物理区：

主机与发声区：由 Tang Mega 60K 开发板与底板的 3W 扬声器组成，作为系统的运算与音频输出核心。

独立操作区：4x4 矩阵键盘作为弹奏输入，通过一根带防呆插头的 8 芯彩色排线与主板 PMOD 接口连接。该设计不仅节省了空间，且在演奏时抗拉扯能力强，不易松动。

视觉反馈区：8 路频率指示 LED 模块通过 PMOD 接口与主板直接对插，无需额外连线，WS2812 彩灯则位于底板一角。

这种无飞线、无面包板的模块化物理形态，不仅保证了系统运行时的电气稳定性，也便于在评审现场快速展开演示，若任一外设出现故障，均可单独拔插更换而不影响主板核心。




图 3-3　矩阵键盘排线与 8 路 LED 指示模块实物接线图

3.2.2 电路成果

在电路实现方面，本系统直接利用开发板现有的板载资源与外设接口，完成了键盘、显示模块与 PMOD 接口的互连。调试过程中攻克了两个关键硬件问题：

1、引脚排查与键位纠正：初期因仅凭接口丝印推断线序，导致键位错位。团队通过编写测试逻辑进行交叉按键排查，重新精准映射了行列线与键值。

2、规避专用引脚：测试发现部分排针为专用功能引脚，无法作为普通 GPIO 使用。我们查阅原理图重新规划了外设接线，最终将所有 I/O 约束安全绑定在 3.3V Bank 内，避免了电平冲突。

在音频输出端，系统直接走板载的 PT8211 DAC 与 NS4263 功放链路，无需自制任何模拟外围电路。在顶层 HDL 代码中，我们将功放使能引脚（PA_EN）固定输出低电平，确保系统上电即可驱动扬声器外放或耳机监听，发声链路稳定可靠。




图 3-4　系统侧边供电与外接扬声器连接实物图

3.2.3 软件成果

逻辑成果包括完整可综合的 纯 Verilog HDL 工程与配套验证环境：顶层 top.v 完成交互控制与四声部合成数据通路（内含 Delay 延迟效果），i2s_tx.v 完成串行音频发送，ws2812.v 完成全彩 LED 驱动，delay_effect.v 实现硬件回声效果，Gowin PLL IP 提供音频时钟；同时提供引脚约束（.cst）与时序约束（.sdc）文件。工程层级与本文第二章的模块划分完全一致，便于按模块核查与二次开发。仿真侧建立了针对四路相位累加的测试平台，实测侧形成了频谱、延迟与资源利用三组图像证据。

资源综合报告（Resource Usage Summary）证实了系统的极简与高效：Logic 逻辑资源占用仅 7%（LUT 3011 个，ALU 700 个），寄存器占用 2%；精准调用了 5 个 DSP 乘法器（完美对应 4 路混音与 1 路颤音计算）；并使用了 15 个 BSRAM（占 13%）用于构建 Delay 环形缓存。全工程未包含任何音频查表存储器，从底层资源上证明了纯硬件实时合成的合规性。




图 3-5　Gowin 软件工程层级与资源综合报告

3.3 特性成果

（1）四路 DDS 的仿真验证。对四路相位累加器建立 Testbench，在统一时钟与复位激励下观察 pa1～pa4 的累加过程。仿真波形显示，在复位信号 rst_n 拉高后，四路相位累加器在同一时钟沿下同步启动，各自按照独立频率字进行阶梯式线性累加。如图中十六进制数值所示，四路数据的变化斜率各不相同，且初始相位严格依次错开 1/4 周期。该结果直接验证了复音引擎“物理并行、相位独立”的结构假设，从根本上排除了单路时分复用的可能，是纯硬件实时并发的底层铁证。




图 3-6 四路相位累加器的 ModelSim 仿真波形

（2）四复音并发与 FFT 频谱验证

测试条件：使用 Keysight DSOX3022G 示波器，接入音频输出端并开启 FFT（快速傅里叶变换）频域分析功能。

测试操作：在开启“管风琴”音色的状态下，演奏者同时按下 1、A、5、6 四个按键，形成四音和弦。测量时分别以 261 Hz、349 Hz、440 Hz、494 Hz 作为显示中心频率，对应 C4、F4、A4、B4 四个音级，观察基波谱线与高次谐波分布。

实测结果与频谱分析：

如下方的 FFT 频域波形（紫色）显示：

1、四路主峰并存：图中出现了 4 根能量最突出的高耸主峰（约 261Hz、349Hz、440Hz、494Hz），分别对应按下的四个音符，直观反映了四路 DDS 引擎的并行输出。

2、谐波特性：在整个频段内，基频主峰周围及两侧分布着密集的次级谱峰。这是由于当前“管风琴”音色在底层采用了方波逻辑生成，数学上必然包含丰富的奇次谐波分量，因此频谱中出现了大量倍频能量。

测试结论：

频域测试表明，4 根主峰的出现验证了系统具备 4 路独立 DDS 并发处理能力；而图谱中丰富的谐波分布，则是当前基础波形生成算法（方波）在数字离散域下的真实物理映射，客观反映了当前合成通道的频域特征。该现象符合算法预期，且满足了赛题中“同时激活可闻独立振荡器”与“频谱可观测独立谱峰”的验证要求。



图 3-7　中心频率 261 Hz 设置下的输出波形与频谱（C4 音级）




图 3-8　中心频率 349 Hz 设置下的输出波形与频谱（F4 音级）




图 3-9　中心频率 440 Hz 设置下的输出波形与频谱（A4 音级）




图 3-10　中心频率 494 Hz 设置下的输出波形与频谱（B4 音级）

（3）多声部并发与音色、包络联动。实机测试中，同时按下多个音阶键，四个声部可独立并发发声。松键时，各声部严格按照自身的 ADSR 包络状态机依次平滑衰减，并未出现因单声部松键而强制全局静音的情况，且延音踏板（0 键）可有效延长衰减周期。连续切换音色时，底层波形算法与包络模型同步切换，和弦的频谱结构与时间衰减形态随之改变。在多声部、大音量的满载演奏状态下，未观测到因加法溢出导致的截断爆音，表明代码中 26 位数据累加与硬限幅组合方案，已成功达到防爆音的设计目的。

（4）音频通道响应延迟实测。团队采用高精度示波器进行硬件在环实测，将 FPGA 内部声部触发信号（debug_pin）与功放模拟输出（SPEAKER OUT）分别接入双通道。实测结果表明：从逻辑触发到音频波形输出的纯硬件运算延迟仅为 0.32ms（320 微秒）。配合系统前端的按键扫描状态机，在保证机械按键稳定消抖（4ms）与声部调度（4ms）的前提下，系统整体控制周期极短，端到端物理总延迟严格控制在 10ms 硬性指标以内，达到了专业硬件合成器的交互水准。



图 3-11　示波器光标法测得的响应延迟（ΔX = 320 μs）

（5）资源占用与实现结果。工程在高云 GW5AT-60 器件上完成综合与布局布线，结果如下表。系统整体逻辑资源（LUT）占用约 7%，寄存器占用约 2%，精准调用了 5 个 DSP 硬件乘法器（用于 4 路包络混音与 1 路 LFO 颤音计算）。此外，系统消耗了 15 块 BSRAM（占 13%），这部分资源专门用于 delay_effect 模块的环形缓存，以实现空间延迟回声效果，绝不包含任何预录 PCM 波表。结合纯 HDL 架构，从底层资源分配上证明了全声音均由硬件实时计算合成。

表 3-2　FPGA 资源占用

资源类型	已用数量	器件可用	占用比
Logic (含 LUT 3011、ALU 700)	3711	59904	约 7%
Register(FF)	1024	60780	约 2%
CLS	2091	29952	约 7%
DSP（MULTALU27X18）	5	118	约 5%
PLLA	1	8	1 个
BSRAM / SSRAM	15	116	约 13%
I/O	23	297	约 8%

时序性能。时序约束与最高频率：时序约束对 50 MHz 系统时钟给出 20 ns 周期要求。静态时序分析（STA）报告显示：sys_clk 系统时钟域的最高工作频

率（Fmax）实测高达 181.073 MHz；clk_12m288 音频时钟域的最高工作频率达 50.011 MHz。结合完整的 .cst 物理约束与 .sdc 时序约束文件，系统在双时钟域架构下实现了完美的时序收敛。

零违例与过约束分析：在 Total Negative Slack Summary（总负时序裕量总结）中，系统共分析了 3775 个时序端点。两个时钟域的建立时间（Setup）与保持时间（Hold）违例端点（Violated Endpoints）严格为 0，总负裕量（TNS）为 0.000。(注：报告中音频域约束显示为 50MHz，是因为高云工具在识别 PLL 衍生时钟时，为保证最极端安全裕量，默认将其与 50MHz 源时钟绑定。在如此严苛的“过约束”高压测试下依然无违例，证明实际跑在 12.281MHz 时，逻辑余量极大。)

工程结论：系统实际工作频率远低于逻辑极限，彻底杜绝了底层的亚稳态风险。极大的时序裕量也为后续增加更多复音数、叠加复杂 DSP 效果器预留了极其充分的空间。




图 3-12 STA 工具运行总结与时序违例统计和静态时序分析

（7）全功能实机验收。按功能清单逐项操作并记录结果，全部通过。

表 3-3 全功能实机验收记录

验收项目	操作	结果
音阶与复音	单音、双音、三音、四音组合按键	各声部独立发声，复音正常
音色切换	D 键循环	锯齿钢琴/管风琴/长笛音色间循环，并同步切换包络模型
八度与音量	C 键、B 键	音高精确平移八度，四档音量循环

验收项目	操作	结果
延音回声	0 键（延音）、* 键（延迟）	0 键触发约 10 秒的极慢速余音衰减；* 键成功开启空间回声效果
自动揉弦	长按音阶键超 3 秒	LFO 深度平滑渐入，且踩下延音踏板时揉弦被平滑阻断
滑音	宽限期内连续换音	音高连续过渡无跳变
自动演奏	#、9 及音阶键	三曲目启停、切歌、暂停、手动无缝接管
节拍器	7 键开关、8 键调速	开关与 40～180 BPM 往返调速正常
视觉反馈	演奏与自动播放	LED 音高阶梯、WS2812 音名变色同步
脱机运行	固化后掉电重启	自动加载，上电即可演奏

第四部分 总结

4.1 可扩展之处

本项目基础指标已达成，未来可基于 FPGA 并行计算优势向以下维度拓展：

1. 复音与算法扩展：利用现有流水线架构，将 4 复音平滑扩展至 32 甚至 64 复音；并引入 FM 调频或物理建模算法，复刻更逼真的乐器音色。

2. 专业硬件音效：调用大容量 B-SRAM 构建多抽头延时线，在纯硬件层实现延迟回声、合唱等丰富空间感的 DSP 效果。

3. 无障碍交互创新：结合外部图像采集模块与 FPGA 硬件视觉处理技术，实时抓取盲人用户的“手语动作”并将其映射为音符指令。用科技打破感官壁垒，让特殊群体也能通过肢体语言创作音乐，赋予项目极大的人文关怀。

4. 高阶视听可视化：外接 DVI/HDMI 屏幕，纯硬件生成李萨如图形与动态音频频谱，打造视听一体的智能乐器。

4.2 心得体会

作为大二学生，面对高云杯赛题，我们是彻头彻尾的“零基础”。课程繁重，只能从课余时间硬挤。回望这 46 天，经历过一连几天毫无进展的绝望，甚至想过放弃，但最终在测试台上听到了纯净的 4 复音和弦。这段经历彻底重塑了我们的工程思维。

第一重领悟：敬畏硬件，细节是致命的。

查阅原理图时，我们惊觉按键连在 1.5V Bank，按常规接 3.3V 可能直接烧毁 FPGA！我们还踩过“反逻辑”的坑：功放 PA_EN 是低电平使能，我们却写了

高电平，导致死活不出声。更惊险的是操作失误，差点把 12V 电源插进 5V 接口险烧板子。这些排雷经历，让我们把安全规范刻在了骨子里。

第二重领悟：FPGA 不是写软件，它受限于真实的物理时钟。

为了让 I2S 音频链路完美工作，我们需要 12.288MHz 的标准时钟。但板载晶振是 50MHz，受限于高云 PLL 底层的整数分频极限，我们只能生成 12.281MHz（误差仅 0.057%）。而在处理 50MHz 系统时钟与 12.281MHz 音频时钟的跨域通信时，初期没做两级寄存器同步，导致时序报告全红，甚至引发了 B、D、0 功能键的随机失灵。补上跨时钟域同步与专属复位后系统才稳定。此外，I2S 发送时因 bck_en 边沿对齐错位，满耳都是杂音，直到修正同步机制才换来纯净音质。在 FPGA 里，每一行代码都在与真实的物理时钟对齐。

第三重领悟：一场折腾良久的 4 复音之旅。

单音完美后，4 复音叠加却引发了严重的削波破音。排查后我们发现，多路有符号音频直接相加会导致高位溢出，产生严重的回绕破音。我们试过简单的算术移位缩放，结果磨平了高频谐波，切音色极闷。最终，我们在混音总线处将位宽扩展至 26 位，并设计加入了 ±28000 的硬限幅（Clipping）机制，一旦超出阈值直接强制钳位。这不仅彻底消灭了破音，还完美保留了波形的锐度。

第四重领悟：在物理缺陷前，巧妙的逻辑妥协。

在弹奏和弦时，我们遭遇了诡异的“按键吞噬”：同列按键同按，后按的音会覆盖先按的。查阅资料才明白，这是无二极管矩阵键盘致命的“幽灵按键”物理现象。由于硬件无法加装二极管，我们果断采取“物理键位重映射”，将音符键改为 1,2,3,A,4,5,6，完美错开同列冲突，用零成本解决了硬件绝症。

最后，感谢队友。在无数个想砸键盘的深夜，是我们互相打气撑了下来。这次比赛不仅交付了纯硬件合成引擎，更打碎了对底层硬件的恐惧。从今往后，FPGA 对我们不再是黑盒，而是创造声音的乐园。

第五部分 参考文献

[1] 广东高云半导体科技股份有限公司. GW5AT 系列 FPGA 产品数据手册[R]. 2023.
[2] 广东高云半导体科技股份有限公司. Gowin 云源软件用户指南与 IP 核使用说明[R]. 2023.
[3] Sipeed. Tang Mega 60K 开发板用户手册及底板原理图[EB/OL]. 2024.
[4] Princeton Technology Corp. PT8211-S 16-Bit Stereo Audio Digital-to-Analog Converter Datasheet[R]. 2015.

[5] 纳芯威科技. NS4263 音频功率放大器数据手册[R]. 2019.
[6] Texas Instruments. LMV321 Low-Voltage Rail-to-Rail Output Operational Amplifier Datasheet[R]. 2013.
[7] Worldsemi. WS2812B Intelligent Control LED Integrated Light Source Datasheet[R]. 2019.
[8] Philips Semiconductors. I2S Bus Specification[S]. 1996.
[9] Analog Devices. MT-085: Fundamentals of Direct Digital Synthesis (DDS)[R]. 2011.
[10] Tierney J, Rader C, Gold B. A digital frequency synthesizer[J]. IEEE Transactions on Audio and Electroacoustics, 1971, 19(1): 48-57.
[11] 夏宇闻. Verilog 数字系统设计教程[M]. 北京: 北京航空航天大学出版社, 2013.
[12] Palnitkar S. Verilog HDL: A Guide to Digital Design and Synthesis[M]. Prentice Hall, 2003.