基礎から学ぶ Verilog HDL & FPGA 設計 - Wille 第8回 分散 RAM とブロック RAM

中野浩嗣. 伊藤靖朗





今回は、CPUの重要な構成部品であるメモリとバスを設計す る. 最終的に、CPUの骨格である機械語命令フェッチ回路を 設計し、シミュレーションと FPGA ボードを用いた動作確認 を行う. (筆者)

● FPGA の基本構造

Xilinx 社の FPGA Spartan-3E や Spartan-3A は,次の五 つのプログラム可能な構成要素を持ちまず(1),(2).

コンフィギャラブル・ロジック・ブロック(CLB)

コンフィギャラブル・ロジック・ブロック(CLB)は,組 み合わせ回路や順序回路をインプリメントするためのエレ メントです. CLB は四つのスライス(Slice)から構成され ます. 各スライスは,組み合わせ回路,フリップフロップ, またはシフト・レジスタのいずれかをインプリメントする ことができ,16ビットの大きさ(4入力1出力)のルック アップ・テーブル(LUT)を二つ含みます.

入出力プロック(IOB)

入出力ブロック(IOB)は、FPGAの入出力ピンと内部の 回路とのデータ・フローを制御します.

プロック RAM(Block RAM)

ブロックRAM(Block RAM)は,大きさ18Kビットの デュアルポート・メモリです. アドレス・バスやデータ・ バスの幅や初期値を自由に設定できます.

乗算器

乗算器は二つの18ビットの整数を乗算できます.

ディジタル・クロック・マネージャ(DCM)

ディジタル・クロック・マネージャ(DCM)は,クロッ

ク信号の分配や遅延制御などを行います.

Spartan-3Eスタータキットに搭載されている FPGA (XC3S500E-4FG320C)は,1164個のCLB,20個のブロッ クRAM, および, 20個の乗算器を持ちます. 20個のブ ロックRAMをすべて用いると,最大18Kビット×20= 360K ビットの記憶容量を持つことになります.

メモリのインプリメント方法には、コンフィギャラブ ル・ロジック・ブロックのルックアップ・テーブルを用い る方法もあります、このインプリメント方法によるメモリ は分散 RAM と呼ばれます. XC3S500E-4FG320C の場合, 分散RAM は理論上, 16 ビット×4×1164 = 74496 ビット の記憶容量を持ちます.しかし,コンフィギャラブル・ロ ジック・ブロックは組み合わせ回路や順序回路のインプリ メントにも用いられるので,実際に利用できる容量は少な くなります。

後で述べるように,分散RAM(Distributed RAM)は非 同期読み出しが可能ですが、ブロックRAMは同期読み出 ししかできません、このため、ブロック RAM の方が扱い が難しくなります、従って、大容量の場合はブロックRAM を用い、小さい場合は分散RAMを用いるといった使い分 けがよいでしょう.本連載で設計するCPUで,機械語プ ログラムやデータを格納するメモリはブロック RAM を用 います.

● 分散 RAM の設計

ブロックRAMを設計する前に分散RAMを設計してみ ましょう . **リスト**1の Verilog HDL 記述を , ISE WebPACK

メモリ,パス,機械語命令フェッチ回路,分散RAM,プロックRAM,レジスタ型変数

で論理合成を行うと、分散RAMに変換されます、

入力ポートは, clk, load, addr, dの四つであり, 出 力ポートは g だけです.

2行目のパラメータで, DWIDTH とAWIDTH のデフォルト 値を両方とも8にしています.これらはそれぞれ,データ とアドレスのビット幅を指定しています.また, WORDS は データの個数であり,アドレスが8ビットなので $2^8 = 256$ としています.

入力ポート addr はアドレスを指定するのに用い、その ビット数はAWIDTH, つまり8です.

入力ポートdは書き込むデータを入力するのに用います. そのビット数はDWIDTH, つまり8です.

出力ポートαは読み出したデータを出力するのに用いら れ,そのビット数は DWIDTH です.

8行目で,レジスタ型変数 mem を宣言しています.mem は、WORDS個の要素からなる1次元配列で、その各要素は DWIDTH ビットです. つまり, mem[0], mem[1], ..., mem [WORDS-1] は,それぞれ DWIDTH ビットのレジスタ型変数 とみなすことができます.

10行目のalways文で, clkの立ち上がりごとに11行目 の if 文を実行します.この if 文は, load が 1 'のとき, mem[addr]にdの値を書き込みます.

また,13行目のassign文でメモリの読み出しを定めて います. 出力ポート q には, 常にmem [addr] の値が継続的 に出力されます.書き込みはクロックclkの立ち上がりに 同期して行われ,読み出しはクロックに関係なく,addrで 指定した番地の値が常に出力されるので、同期書き込み・ 非同期読み出しメモリと呼ばれます.このようなメモリは, ルックアップ・テーブルを用いた分散 RAM にインプリメ

リスト1 分散 RAM の Verilog HDL 記述(dram.v)

```
module dram(clk, load, addr, d, q);
      parameter DWIDTH=8, AWIDTH=8, WORDS=256;
      input clk, load;
      input [AWIDTH-1:0] addr;
      input [DWIDTH-1:0] d;
      output [DWIDTH-1:0] q;
      reg [DWIDTH-1:0] mem [WORDS-1:0];
10
     always @(posedge clk)
       if(load) mem[addr] <= d;</pre>
11
12
13
      assign q = mem[addr];
15
    endmodule
```

ントされます.

実際, dram.vをトップ・モジュールとした後, Process ウィンドウの「Synthesis-XST」の階層の下にある「View Systhesis Report」をダブル・クリックして論理合成結果を 見ると、

256x16-bit single-port distributed RAM . 1 という記述が見つかるはずです.

256 個の 16 ビット・ワードを持つシングル・ポート分散 RAMに変換されていることが分かります。また、論理合 成結果にある.

```
Number of Slices:
                              85 out of 4656
                                               1%
Number of 4 input LUTs:
                             168 out of 9312
                                               1%
  Number used as logic:
                              40
  Number used as RAMs: 128
```

から, ルックアップ・テーブルのうち, 128 個が RAM と して用いられていることが分かります.一つのルックアッ プ・テーブルの容量は16ビットなので、その容量は16ビッ ト× 128 = 2048 ビットです. 従って, 分散 RAM の容量8 ビット×256 = 2048 ビットと一致しています.

● ブロック RAM の設計

本連載で設計する CPU で実際に用いるのは,ブロック RAMです.そのためには,同期書き込み,同期読み出し メモリを設計する必要があります. リスト2 はその Verilog HDL記述です.

入出力ポートは分散RAMと同じです.8行目でgを DWIDTH ビットのレジスタ型変数として宣言しています.11 行目に始まる always 文で,書き込みと読み出しの動作を 定めています.クロックclkの立ち上がりごとに,13行目

リスト2 ブロックRAM のVerilog HDL 記述(ram.v)

```
module ram(clk, load, addr, d, g);
      parameter DWIDTH=16,AWIDTH=12, WORDS=4096;
      input clk, load;
      input [AWIDTH-1:0] addr;
      input [DWIDTH-1:0] d;
      output [DWIDTH-1:0] q;
      reg [DWIDTH-1:0] q;
      reg [DWIDTH-1:0] mem [WORDS-1:0];
10
11
      always @(posedge clk)
12
        begin
13
          if(load) mem[addr] <= d;</pre>
14
          a <= mem[addr];</pre>
15
        end
17 endmodule
```