
Relatório 1 do projeto

Vinícius de Barros Silva

Para obter o polinômio que designa o funcionamento do LFSR-Galois faz-se a conta (N°USP mod 2048), no caso o número USP é 10335913, portanto o resultado é 1705, em binário 0110 1010 1001, o que resulta no polinômio $x^{12} + x^{11} + x^{10} + x^8 + x^6 + x^4 + x + 1$.

A estrutura do circuito LFSR é





A descrição em VHDL do projeto é dada por :

```
library IEEE;
    use IEEE.std logic 1164.all;
3
    use IEEE.NUMERIC STD.all;
4
6 entity lfsr is
7
       generic
8
9
        (
       WIDTH : natural := 12
10
        );
11
       port
12
13
        (
                      : out STD LOGIC_VECTOR (WIDTH-1
14
       Q
     clk
               : in STD LOGIC;
15
16
                      : in STD LOGIC
       rst
17
        );
18
   end lfsr;
19
20
21  architecture estrutural of lfsr is
22
23
      COMPONENT d reg
24
       port
      25
26
27
       load : in STD_LOGIC;
28
       d : in STD LOGIC;
29
            : out STD LOGIC
       q
30
31
        );
       END COMPONENT;
32
    signal q_s : STD_LOGIC_VECTOR (WIDTH-1 downto 0);
signal d_s : STD_LOGIC_VECTOR (WIDTH-1 downto 0);
33
34
35
36
    begin
37
38
39 -- for generate para criar lfsr
40 R1 : FOR N IN WIDTH-1 downto 0 GENERATE
```

```
41 -- instanciando o lfsr
42
                     D0 :d reg
43
                     PORT MAP(clk, '1', d s(N), q s(N));
44
      -END GENERATE R1;
45
46
47
       -- Mapeando a saida e entrada de cada d reg
48
49
      -- Para o Dreg 0
50
                 d s(0) \ll q s(11) or rst;
51
                 Q(0) \le q s(0);
52
53
       -- Para os FFs com xor
                d_s(1) \le ((q_s(0) xor q_s(11)) or rst);
54
55
                Q(1) \le q_s(1);
56
57
               d_s(4) \leftarrow ((q_s(3) \text{ xor } q_s(11)) \text{ or rst});
58
                Q(4) \le q_s(4);
59
60
              d_s(6) \le ((q_s(5) \text{ xor } q_s(11)) \text{ or rst});
61
               Q(6) \le q s(6);
62
63
              d_s(8) \le ((q_s(7) \text{ xor } q_s(11)) \text{ or rst});
64
               Q(8) \le q_s(8);
65
66
              d s(10) \le ((q s(9) xor q s(11)) or rst);
67
               Q(10) \le q_s(10);
68
69
               d_s(11) \leftarrow ((q_s(10) xor q_s(11)) or rst);
70
                Q(11) \le q_s(11);
71
      -- Para os FFs sem xor
72
                ds(2) \leftarrow (qs(1) \text{ or rst});
73
                Q(2) \le q s(2);
74
75
               ds(3) \leftarrow (qs(2) \text{ or rst});
76
               Q(3) \le q_3(3);
77
78
               d_s(5) \leftarrow (q_s(4) \text{ or rst});
79
               Q(5) \le q_s(5);
80
81
               d_s(7) \leftarrow (q_s(6) \text{ or rst});
82
                Q(7) \le q_s(7);
83
84
                d_s(9) \le (q_s(8) \text{ or rst});
85
                Q(9) \le q s(9);
86
87 end architecture estrutural;
```

Segue o código do testbench:

```
library ieee;
use ieee.std_logic_ll64.all;
use ieee.numeric_std.all;
 4
 5
 6 —entity tb_rand_num is
 7
8
    GENERIC (
 9
         WIDTH: natural :=12
10
     -);
11
12 Lend tb rand num;
13
14 architecture test of tb_rand_num is
15
        component rand num
16
17
18
         generic
       (
19
        WIDTH : natural := 12
20
         );
21
        port
22
         (
clk : in STD_LOGIC;
23
24
        rst: in STD_LOGIC;
25
        Q0 : out STD LOGIC;
26
         Q1 : out STD LOGIC
27
        );
28
29
30
        end component;
31
       component stimuli_rand_num is
32
33
34 🛱
            generic
35
36
-
37
38
35
        WIDTH : natural := 12
         );
         port
         (
39
                     : out STD_LOGIC;
: out STD_LOGIC
         clk
40
         rst
```


```
);
42
       end component;
43
44
    -- sinais
45
    signal clk_s, rst_s : STD_LOGIC;
    signal Q0 s : STD LOGIC;
46
47
     signal Ql s : STD LOGIC;
48
49
    begin
50
51
        -- Instantiate DUT
52
53
        dut : rand num
           port map
54
           clk
rst
55
                         => clk s,
56
                         => rst_s,
57
           Q0
                         => Q0_s,
                         => Q1 s
58
           Q1
59
           );
60
61
        -- Instantiate stimuli generation module
     test : stimuli_rand_num
62
       port map
63
64
           (
65
           clk
                        => clk s,
66
           rst
                         => rst_s
67
           );
68
69
   end architecture test;
```

O código para o componente Stimuli segue anexado abaixo :

```
library ieee;
use ieee.std_logic_l164.all;
3
    use ieee.numeric std.all;
4
5
    -- teste para o 1sfr galois
6 Entity stimuli lfsr is
           generic
12
       port
        (
13
                   : out STD_LOGIC;
: out STD_LOGIC
14
       clk
15
        rst
16
        );
17
18 end stimuli_lfsr ;
19
20 = architecture test of stimuli lfsr is
21
        signal clk s : STD LOGIC;
22
component clock_generator
generic (
           CLK PERIOD : TIME := 10ns
25
26
           );
27
28
          port (
29
30
           clk : out STD_LOGIC
           );
31
32 -end component ;
33
34 begin
35
36
37
        clk <=clk s;
38
39
       clock: clock generator
40
          port map
```

```
41
             ( clk => clk_s
42
43
44
45
46
        sim : process
47
            procedure inicia_reset is
48
49
            begin
                rst <= '0';
50
51
            end procedure inicia_reset;
52
            procedure reset_activate is -- reset activation procedure
53
55
                wait until falling_edge(CLK_s);
56
                rst <= '1';
                wait for CLK_PERIOD;
57
58
                rst <= '0';
59
            end procedure reset_activate;
60
61
62
63
       begin
            -- inicia reset em 0
65
            inicia_reset;
           wait for CLK_PERIOD;
66
            -- depois de reset em 0, seta o reset para dar inicio ao funcionamento do lsfr
67
68
            reset activate;
69
            wait for 22*CLK PERIOD;
70
            -- após 22 ciclos reseta denovo
71
            reset_activate;
72
73
74
75
            wait;
76
         end process sim;
77 end architecture test;
```


As cartas de tempos referentes ao funcionamento do LFSR e do rand_num são respectivamente :





Pode-se observar através da carta de tempos que o funcionamento do LFSR apresentou coerência com o resultado do LFSR gerado pelo site (https://leventozturk.com/engineering/crc/).


Para facilitar a visualização, seguem anexadas 3 interações com a identificação da saída Q:














As demais interações do site estão na pasta juntas ao documento pdf aqui presente, como também pode-se encontrar as imagens do Wave e todos os códigos em vhdl utilizados para desenvolver o LFSR e o rand_num.

A Fim de melhorar a aleatoriedade do gerador de números utiliza-se um LFSR de 12 bits para gerar o vetor aleatório de 2 bits. Uma vez que a sequência do LFSR de 12 bits passa por todos números até se repetir novamente, já a sequência menor de dois bits gerada a partir da sequência de 12 bits, repete seus números durante o ciclo da sequência maior . Tendo isso em vista, pode-se dizer que a sequência de 2 bits apresenta um comportamento aparentemente aleatório. Vale a pena notar que a sequência de 2 bits não é puramente

aleatória, já que segue uma outra sequência que depende da sequência pseudo-aleatória de 12 bits, e para ser aleatória precisaria ser gerada a partir de uma medida de algo realmente aleatório na natureza.