

Wydział Informatyki Politechniki Białostockiej Przedmiot: Modułowe systemy cyfrowe	Data: 28.10.2025
Zajęcia nr 2 Temat: Bloki kombinacyjne: multipleksery, demultipleksery i dekodery Grupa: Lab 8 Imię i nazwisko: Kamil Kubajewski, Jakub Matusiewicz, Bartosz Orłowski	Prowadzący: dr hab. inż. Sławomir Zieliński

1 Cel ćwiczeń


Zapoznanie z podstawowymi kombinacyjnymi układami scalonymi, konkretnie **multipleksarami, demultipleksarami i dekodarami**.

2 Podstawa teoretyczna

3 Przebieg ćwiczeń

3.1 Zadanie 1

Zrealizować multiplexer dwuwejściowy na bramkach logicznych (DB10).




Rysunek 1: Obwód do zadania 1 i 2

Multiplexer dwuwejściowy posiada dwa wejścia danych oraz jedną linię sterującą. Jego budowa opiera się na dwóch bramkach **AND**, których wyjścia podłączone są do wejść dwuwejściowej bramki **OR**, co pozwala na wybór aktywnego wejścia. Do przetestowania układu użyto modułu **DB10**, wykorzystując przełączniki do zadawania stanów logicznych **0** lub **1** na wejściach i linii sterującej.

3.2 Zadanie 2

Zrealizować multiplexer czterowejściowy na bramkach logicznych (DB10).




Rysunek 2: Obwód do zadania 1 i 2

Multiplexer czterowejściowy posiada cztery wejścia danych oraz dwie linie sterujące. Jego budowa opiera się na czterech bramkach **AND**, których wyjścia podłączone są do wejść czterowejściowej bramki **OR**, co pozwala na wybór aktywnego wejścia. Do przetestowania układu użyto modułu **DB10**, wykorzystując

jąc przełączniki do zadawania stanów logicznych **0** lub **1** na wejściach i liniach sterujących.

3.3 Zadanie 3

Zrealizować demultiplekser na bramkach logicznych (DB10)



Rysunek 3: Obwód do zadania 3


Demultiplekser jednowejściowy z czterema wyjściami składa się z jednego wejścia danych i dwóch linii sterujących. Podłączając bramkę NOT do wejść linii sterujących i cztery bramki AND, możemy kierować sygnał z wejścia na wybrane wyjście. Do przetestowania użyto modułu **DB10**, do którego podłączono przełączniki dla zmiany sygnałów 0 lub 1.

3.4 Zadanie 4

Przebadać blok funkcjonalny z dekodерem DB31. Zrealizować dekodery kodu 1 z 8 oraz 1 z 16.

3.5 Zadanie 5

Zrealizować dekodery kodu BCD z wyjściem na wyświetlacz 7 – segmentowy (DB15).



Rysunek 4: Obwód do zadania 5

Do przetestowania dekodera BCD na 7-segmentowy wyświetlacz użyto modułu **DB15**. Moduł ten zawiera układ scalony **74LS47** oraz zintegrowany **wyświetlacz 7-segmentowy**. Za pomocą przełączników podawano na wejścia A_0 - A_3 układu 4-bitowe kombinacje kodu BCD, odpowiadające cyfrom od 0 do 9. Sprawdzono, że dla każdej podanej kombinacji na wyświetlaczu pojawiała się poprawna cyfra.


4 Dyskusja błędów

5 Wnioski

6 Literatura

- [1] T. Maciak, *Skrypt do laboratorium Elektroniki cyfrowej*, Wydział Informatyki Politechniki Białostockiej, Białystok, 2021.
- [2] *Transistor-transistor logic*, Wikipedia, dostęp online: https://en.wikipedia.org/wiki/Transistor-transistor_logic, data dostępu: październik 2025.
- [3] *Excitation table*, Wikipedia, dostęp online: https://en.wikipedia.org/wiki/Excitation_table, data dostępu: lipiec 2025.
- [4] Texas Instruments, *SN7400 NAND Gate Datasheet*, dostęp online: <https://www.ti.com/lit/ds/symlink/sn7400.pdf>, data dostępu: październik 2025.

7 Protokół



Rysunek 5: Protokół