Układy cyfrowe i systemy wbudowane

SPRAWOZDANIE NR 5

Układy sekwencyjne w VHDL

PROWADZĄCY:

DR INŻ. JACEK MAZURKIEWICZ

AUTORZY:

MATEUSZ GRUSZKA 249448 BARTOSZ RUDNIK 248893

Grupa: C


TERMIN ZAJĘĆ: WT 9:15 TP

1. Cel ćwiczenia


- **1.1** Licznik synchroniczny o zadanych parametrach funkcjonalnych.
- **1.2** Detektor sekwencji bitowej opisany wskazanym typem automatu, jedno wejście, jedno wyjście, brak resetu, sekwencja prawidłowa 5-bitowa. Każde zadanie realizujemy w VHDL-u: jako maszynę stanów.

2. Licznik synchroniczny

Wykonywany przez nas licznik był licznikiem synchronicznym mod7, pozytywnym działającym w kodzie Graya. Licznik ten został stworzony w VHDL jako maszyna stanów. Jako, że licznik ten ma za zadanie działać jako licznik mod7 stworzonych zostało 7 stanów reprezentujących wartości w kodzie Graya jakie mogą być zwrócone po wykonaniu operacji mod7. Do każdego ze stanów przypisane zostały sygnały wyjściowe, które są zwracane w przypadku osiągnięcia odpowiadającego im stanu przez zaprojektowany układ. Oprócz pliku VHDL, w którym zrealizowaliśmy zadaną maszynę stanów stworzyliśmy także plik testowy umożliwiający przetestowanie tego układu w symulacji środowisku Xilinx ISE.



Rysunek 1 Licznik synchroniczny – tabela prawdy



Rysunek 2 Licznik synchroniczny – minimalizacja

```
1
    library IEEE;
    use IEEE.STD_LOGIC_1164.ALL;
3
    entity liczn masz stanow is
 4
        Port ( clk : in STD_LOGIC;
 5
 6
                output : out STD_LOGIC;
                output1 : out STD_LOGIC;
                output2 : out STD LOGIC);
 8
    end liczn_masz_stanow;
9
10
11
    architecture ms of liczn_masz_stanow is
12
        type state_type is (A, B, C, D, E, F, G);
13
       signal state, next_state : state_type;
Signal W : STD_LOGIC_VECTOR (2 downto 0);
14
15
16
    begin
17
18
        process1 : process (clk)
19
20
        begin
21
          if rising_edge(clk) then
              state <= next_state;
22
           end if;
23
        end process process1;
24
25
26
       process2 : process(state)
27
       begin
          next_state <= state;
28
29
30
           case state is
              when A =>
31
              next_state <= B;
when B =>
32
33
34
                 next_state <= C;
35
              when C =>
36
                next state <= D;
              when D =>
37
                 next_state <= E;
38
39
              when E =>
40
                 next state <= F;
              when F =>
41
              next_state <= G;
when G =>
42
43
44
                 next_state <= A;
           end case;
45
```

Rysunek 3 Licznik synchroniczny – kod źródłowy cz.1

```
46
       end process process2;
47
48
       process3: process(state)
       begin
49
50
51
          case state is
52
            when A =>
               W <= "000";
53
            when B =>
54
               W <= "001";
55
            when C =>
56
               W <= "011";
57
             when D =>
58
               W <= "010";
59
             when E =>
60
               W <= "110";
61
             when F =>
62
               W <= "111";
63
             when G =>
64
               W <= "101";
65
66
          end case;
      end process process3;
67
68
69
      output <= W(2);
      output1 <= W(1);
70
       output2 <= W(0);
71
72
73 end ms;
```

Rysunek 4 Licznik synchroniczny – kod źródłowy cz.2

```
LIBRARY ieee:
USE ieee.std_logic_l164.ALL;
ENTITY licznik_test_maszyna IS
END licznik_test_maszyna;
ARCHITECTURE behavior OF licznik test maszyna IS
    COMPONENT liczn_masz_stanow
    PORT (
         clk: IN std_logic;
output: OUT std_logic;
output1: OUT std_logic;
output2: OUT std_logic
    END COMPONENT;
   signal clk : std logic := '0';
   signal output : std logic;
   signal output1 : std logic;
   signal output2 : std logic;
BEGIN
   uut: liczn_masz_stanow PORT MAP (
          clk => clk,
           output => output,
           output1 => output1,
           output2 => output2
   clk <= not clk after 40 ns;
END:
```

Rysunek 5 Licznik synchroniczny – kod źródłowy cz.3

```
library IEEE;
    use IEEE.STD LOGIC 1164.ALL;
2
3
4
    entity new funckja tablica is
5
        Port ( w, x, y, z : in STD_LOGIC;
                f : out STD LOGIC);
 6
7
    end new_funckja_tablica;
8
    architecture Behavioral of new_funckja_tablica is
9
10
    signal S : STD_LOGIC_VECTOR (3 downto 0);
11
12
13
    begin
14
15
    S <= w & x & y & z;
16
    with S Select
17
       f <= '1' when "0000",
18
             'l' when "0001",
19
             '0' when "0010",
20
             '1' when "0011",
21
             '0' when "0100",
22
             'l' when "0101",
23
             '0' when "0110",
24
             '1' when "0111",
25
             '1' when "1000",
26
             '0' when "1001",
27
             '1' when "1010",
28
             '0' when "1011",
29
             '1' when "1100",
30
             'l' when "1101",
31
32
             'l' when "1110",
             'l' when "llll",
33
             'X' when others;
34
35 end Behavioral;
```


Rysunek 6 Licznik synchroniczny – kod źródłowy cz.4




Rysunek 7 Licznik synchroniczny - symulacja

3. Detektor sekwencji bitowej


Drugim wykonanym przez nas zadaniem podczas zajęć laboratoryjnych był detektor sekwencji bitowej. W naszym przypadku detektor miał za zadanie wykryć sekwencję 00011 i być zrealizowany jako automat Moore'a. Detektor podobnie jak w przypadku poprzedniego zadania zrealizowany miał być w postaci maszyny stanów. W tym celu zdefiniowaliśmy 6 stanów odpowiadających kolejnym przejściom jakie mogły zostać wykonane przez detektor. Każdy ze zdefiniowanych przez nas stanów miał przypisany odpowiadający mu sygnał wyjściowy. Dla stanu opisującego wykrycie zadanej sekwencji bitowej zwracany był sygnał wysoki, dla pozostałych stanów opisujących sytuację nie wykrycia zadanego ciągu bitowego był to sygnał niski. Ponieważ stworzony przez nas układ miał działać jako automat Moore'a to sygnał wyjściowy zależny był wyłącznie od stanu, w którym znajdował się układ.



Rysunek 8 Detektor sekwencji bitowej – tabele prawdy cz.1



Rysunek 9 Detektor sekwencji bitowej – tabele prawdy cz.2



Rysunek 10 Detektor sekwencji bitowej – minimalizacja

```
1 library IEEE;
 2 use IEEE.STD LOGIC 1164.ALL;
   entity vhdl_detektor is
 4
        Port ( z : in STD_LOGIC;
 5
 6
               clk : in STD LOGIC;
                y : out STD LOGIC);
 8 end vhdl_detektor;
 9
10 architecture Behavioral of vhdl detektor is
11
type state_type is (A, B, C, D, E, F);
signal state, next_state : state_type;
14
15 begin
16
17
       process1 : process(clk)
       begin
18
19
          if rising_edge(clk) then
20
            state <= next_state;
          end if;
21
22
       end process process1;
23
       process2 : process(state, z)
24
25
          next state <= state;</pre>
26
27
28
          case state is
             when A =>
29
                if z = '0' then
30
                   next_state <= B;
31
                end if:
32
33
             when B =>
                if z = '0' then
34
35
                   next_state <= C;</pre>
36
                   next_state <= A;</pre>
37
38
                end if;
             when C =>
39
                if z = '0' then
40
41
                   next_state <= D;
                else
42
                   next_state <= A;</pre>
43
44
                end if;
             when D =>
45
```


Rysunek 11 Detektor sekwencji bitowej – kod źródłowy cz.1

```
45
             when D =>
                 if z = 'l' then
 46
                   next state <= E;</pre>
 47
                 end if;
 48
 49
             when E =>
                if z = '1' then
 50
 51
                   next_state <= F;
 52
                 else
 53
                   next_state <= B;</pre>
 54
                 end if;
 55
              when F =>
                 if z = '1' then
 56
                    next_state <= A;</pre>
  57
  58
                   next_state <= B;</pre>
 59
                 end if;
 60
           end case;
 61
 62
       end process process2;
 63
       process3: process(state)
 64
        begin
 65
  66
  67
           case state is
  68
              when A =>
                y <= '0';
  69
              when B =>
  70
                y <= '0';
  71
              when C =>
  72
                y <= '0';
  73
              when D =>
  74
  75
                y <= '0';
  76
              when E =>
                y <= '0';
  77
              when F =>
  78
                y <= '1';
  79
  80
           end case;
        end process process3;
  81
  82
  83 end Behavioral;
 84
```

Rysunek 12 Detektor sekwencji bitowej – kod źródłowy cz.2

```
LIBRARY ieee;
    USE ieee.std_logic_l164.ALL;
    ENTITY testBench_sekwencja_maszyna IS
    END testBench_sekwencja_maszyna;
    ARCHITECTURE behavior OF testBench_sekwencja_maszyna IS
 8
        COMPONENT vhdl detektor
 9
10
        PORT (
11
             z : IN std_logic;
             clk : IN std_logic;
12
             y : OUT std_logic
13
14
        END COMPONENT:
15
16
       signal z : std logic := '0';
17
18
       signal clk : std_logic := '0';
19
20
       signal y : std_logic;
21
22
23
       uut: vhdl detektor PORT MAP (
24
25
              z => z,
              clk => clk,
26
              у => у
27
28
            ):
29
30
       clk <= not clk after 20 ns;
       z <= '1', '0' after 120 ns, '1' after 240 ns, '0' after 360 ns, '1' after 400 ns, '0' after 440 ns, '1
31
32
   END;
33
34
```

Rysunek 13 Detektor sekwencji bitowej – kod źródłowy cz.3



Rysunek 14 Detektor sekwencji bitowej – symulacja

4. Wnioski

Zrealizowanie powyższych zadań umożliwiło nam lepsze zrozumienie języka VHDL, jego zawiłości oraz możliwości kryjących się w tej technologii. Realizowaliśmy zadania, których stronę techniczną poznaliśmy na wcześniejszych zajęciach. Podczas realizacji tego ćwiczenia mogliśmy wykonać przedstawione nam zadania w postaci maszyny stanów będącej bardzo sprawnym i wygodnym sposobem dla zaimplementowania układów sekwencyjnych. Wraz z kolejnymi laboratoriami nabywamy obycie ze środowiskiem Xilinx ISE oraz nabieramy automatyzmów w podstawowych czynnościach związanych z testowaniem zawartego kodu, czy wyszukiwaniem błędów powstałych w skutek naszych pomyłek. Każde laboratorium przybliża nas do sprawnego używania nauczanej technologii oraz umożliwia rozwijanie umiejętności poprzez praktykę.