
实验报告

网安5班 王何佳 2023211603

五何佳

组合逻辑

实验一: 8421 码和格雷码的转换



```
architecture Behavioral of Gray is
begin
    output(0) <= input(0);
    output(1) <= input(0) xor input(1);
    output(2) <= input(1) xor input(2);
    output(3) <= input(2) xor input(3);
end Behavioral;</pre>
```

代码解释:以上代码实现了从8421码转为格雷码。

代码的主要部分包括一个实体定义和一个行为架构。实体定义了输入和输出端口,输入是一个 4 位的 std_logic_vector,输出也是一个 4 位的 std_logic_vector。

在行为架构中,代码实现了格雷码的转换。对于每个输出位,它都是输入位的一个异或操作的结果。例如,output(1)是 input(0)和 input(1)的异或结果,output(2)是 input(1)和 input(2)的异或结果,以此类推。

波形图:

Mas	Master Time Bar: 0 ps				Pointer: 3.89 ns			Interval: 3.89 ns		
	Name	Value a	0 ps	40.0 ns	80.0 ns	120,0 ns	160,0 ns	200,0 ns	240,0 ns	280,0 ns
	Name		0 ps							
-	▼ input	B 0000	000000010	010/0011/0100/0101	0110/0111/1000/1001/	1010(1011)(1100(110	1/1110/1111/0000/0001	0010\0011\0100\0101\	0110/0111/1000/1001	1010/1011/1100/110
in	input[3]	B 0								
in	input[2]	BO								
in	input[1]	B 0								
in	input[0]	BO								
*	▼ output	B 0000	000000110	110/0101/1100/1111	(1010(1001)(1000(1011)	1110(1101)()100(011	1/0010/0001/0000/0011/	5110\5101\1100\1111\	1010(1001)(1000(1011)	1110/1101/0100/011
out	output[3]	B0								
out	output[2]	B0								
out	output[1]	BO								
out	output[0]	B0								

波形图中正常将输入的8421码转换为格雷码。

实验二:数值比较器



```
Comparator.vhd X Compilation Report - Comparator X
                                                               Task
                                                                                                                                   ▶ Compile Design
                                                                                                                                 library ieee;
use ieee.std_logic_1164.all;
                             Analysis & Synthesis
                             Fitter (Place & Route)
                                                                                                                              Assembler (Generate programmi


    Timing Analysis

                       ► EDA Netlist Writer
                    Edit Settings
                     Program Device (Open Programmer)
                                                                                                                  10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
25
26
27
28
30
31
32
                                                                                                                                 end Comparator;
                                                                                                                                 architecture Behave of Comparator is
                                                                                                                                              in process(A, B) begin if A > B then YA <= '1'; YB <= '0'; YC <= '0'; elsif A < B then YA <= '0'; YB <= '1'; YB <= '1'; YC <= '0'; elsif A < B then YA <= '0'; YB <= '1'; YC <= '0'; else
                                                                                                                             \(\frac{1}{2}\);
\(\cdot <= \bullet 0'; \\
\text{YA <= '0'; \\
\text{YB <= '0'; \\
\text{YB <= '0'; \\
\text{YC <= '1'; \\
\text{end if; \\
\text{end process; \\
\text{end Behave; \\
\text{Particle of the process} \\
\text{Particle of the process} \\
\text{end Behave; \\
\text{Particle of the process} \\
\text{end Behave; \\
\text{Particle of the process} \\
\text{Particle o
         All 🙆 🛕
                                                             ∧ ▼ <<Filter>>
                                                                                                                                                                          € Find... Find Next
          Type ID
                                                Message
                 pe ID Message
Quartus Prime EDA Netlist Writer was successful. 0 errors, 1 warning
293000 Quartus Prime Full Compilation was successful. 0 errors, 14 warnings
编译成功。
代码如下:
library ieee;
use ieee.std logic 1164.all;
entity Comparator is
                   Port (
                                       A: in std_logic_vector (3 downto 0);
                                       B: in std_logic_vector (3 downto 0);
                                       YA: out std_logic;
                                       YB: out std logic;
                                       YC: out std_logic
                   );
end Comparator;
architecture Behave of Comparator is
begin
                   process(A, B)
                   begin
                                       if A > B then
                                                         YA <= '1';
                                                         YB <= '0';
                                                         YC <= '0';
```

end Behave;

代码解释:这段代码实现了一个简单的比较器功能,用于比较两个 4 位的二进制数 A 和 B。根据比较结果,它产生三个输出信号 YA、YB 和 YC,分别表示 A 大于 B、A 小于 B 和 A 等于 B。


波形图:



A 输入设置为 0000 开始递增 1,B 输入设置为随机数,输出结果符合 A>B 时 YA 为高电平, A<B 时 YB 为低电平, A=B 时 YC 为高电平的要求。

实验三:全加器






代码解释: "Si <= A xor B xor Ci_1"实现了求和逻辑。Si 是 A、B 和 Ci_1 通过异或(XOR)操作的结果。异或操作的特性是,当输入的两个位相同时输出为 0,不同则为 1。因此,这条语句计算了 A 和 B 相加的结果,再加上进位输入 Ci_1。


Ci <= (A and B) or ((A xor B) and Ci_1)实现了进位输出逻辑。Ci 是两个条件的逻辑或(OR)结果。第一个条件是 A 和 B 都为 1(即它们相加产生了进位)。第二个条件是 A 和 B 不同,且 Ci_1 为 1(即有一个进位输入,加上 A 和 B 的异或结果也产生了进位)。这确保了任何时候只要有进位产生,Ci 就会被设置为 1。

波形图:



A,B,Ci_1 均设为随机时间间隔,观察输出波形,满足 Si=Ai⊕Bi⊕Ci-1, Ci=(Ai⊕Bi)Ci-1+ AiBi。

实验四 3 线-8 线译码器



```
Tasks
          Compilation
                   Task
                                        Compile Design
                                      pentity Decoder is
        Analysis & Synthesis
                                           port (
        Fitter (Place & Route)
                                               A : in std_logic_vector(2 downto 0);
G1, G2A, G2B : in std_logic;
Y : out std_logic_vector(7 downto 0)
        Assembler (Generate programmi
        Timing Analysis
                                       end entity Decoder;
      ▶ ► EDA Netlist Writer
                                   10
     Edit Settings
                                       architecture Behave of Decoder is
                                  ₽begin
      Program Device (Open Programmer)
                                           process (A, G1, G2A, G2B)
begin
if G1 = '1' and G2A = '0' and G2B = '0' then
                                                   end case;
                                               else
                                               Y <= end if;
                                                        "11111111";
                                       end process;
end architecture Behave;
       All
                                                    Туре
              Message
          ID
       Quartus Prime EDA Netlist Writer was successful. O errors, 1 warning
293000 Quartus Prime Full Compilation was successful. O errors, 14 warnings
编译成功。
代码如下:
library ieee;
use ieee.std_logic_1164.all;
entity Decoder is
     port (
                : in std logic vector(2 downto 0);
          G1: in std_logic;
          G2A: in std_logic;
          G2B: in std_logic;
               : out std_logic_vector(7 downto 0)
     );
end entity Decoder;
architecture Behave of Decoder is
begin
     process (A, G1, G2A, G2B)
     begin
          if G1 = '1' and G2A = '0' and G2B = '0' then
```

```
case A is
                  when "000" =>
                      Y <= "11111110";
                  when "001" =>
                      Y <= "11111101";
                  when "010" =>
                      Y <= "11111011";
                  when "011" =>
                      Y <= "11110111";
                  when "100" =>
                      Y <= "11101111";
                  when "101" =>
                      Y <= "11011111";
                  when "110" =>
                      Y <= "10111111";
                  when "111" =>
                      Y <= "01111111";
             end case;
         else
             Y <= "11111111";
         end if;
    end process;
end architecture Behave;
代码解释:
```

Decoder 实体中定义了 3 位逻辑变量输入 A 和使能端输入 G1,G2A,G2B 以及 8 位逻辑向量输 出 Y,Behave 中使用 if 和 case 语句,使得仅 G1 为高电平且 G2A,G2B 为低电平时器件才正常工作。

波形图:




上图中当 G1 为低电平或 G2 为高电平或 G3 为高电平时无效,输出 11111111。其他正常工作状态下,将 3 线输入转化进行输出。

实验五: 表决器

完成代码后上传"码上"进行纠错。





编译成功。

代码如下:

library ieee;

use ieee.std_logic_1164.all;

entity Voter is

port (


A, B, C, D: in std_logic;

Result : out std_logic

```
);
end entity Voter;
architecture Behave of Voter is
begin
       process (A, B, C, D)
       begin
              if (A = '1' \text{ and } B = '1' \text{ and } C = '1') or
                   (A = '1' \text{ and } B = '1' \text{ and } D = '1') \text{ or }
                   (A = '1' and C = '1' and D = '1') or
                   (B = '1' \text{ and } C = '1' \text{ and } D = '1') \text{ or }
                   (A = '1' \text{ and } B = '1' \text{ and } C = '1' \text{ and } D = '1') \text{ then}
                    Result <= '1';
              else
                    Result <= '0';
              end if;
       end process;
end architecture Behave;
```

代码解释:

这段代码实现了一个表决器,它可以接收四个输入信号 A、B、C 和 D,并根据多数原则产生 一个输出 Result。如果至少有三个输入为'1',输出将为'1';否则,输出为'0'。、 波形图:




从波形图可以看出, 当有 2 个以上输入为高电平时, 输出为高电平, 否则为低电平。

时序逻辑

实验一: 序列检测器

完成代码后上传"码上"进行纠错。



编译成功。

代码如下:

library ieee;

use ieee.std_logic_1164.all;

entity Sequence_Detector is

```
port (
          clk: in std_logic;
          RD : in std_logic;
               : in std_logic;
          Ζ
               : out std_logic
     );
end entity Sequence_Detector;
architecture Behave of Sequence_Detector is
     type state_type is (S0, S1, S2, S3, S4, S5, S6, S7);
     signal state : state_type;
begin
     process (clk, RD)
     begin
          if RD = '0' then
               state <= S0;
               Z <= '0';
          elsif rising_edge(clk) then
               case state is
                    when S0 =>
                          if x = '1' then
                               state <= S1;
                          else
                               state <= S0;
                          end if;
                          Z <= '0';
                    when S1 =>
                          if x = '1' then
                               state <= S2;
                          else
                               state <= S0;
                          end if;
                          Z <= '0';
                    when S2 =>
                          if x = '1' then
                               state <= S3;
                          else
                               state <= S0;
                          end if;
                         Z <= '0';
                    when S3 =>
```

```
if x = '0' then
          state <= S4;
     else
          state <= S3;
     end if;
     Z <= '0';
when S4 =>
     if x = '0' then
          state <= S5;
     else
          state <= S0;
     end if;
     Z <= '0';
when S5 =>
     if x = '1' then
          state <= S6;
     else
          state <= S0;
     end if;
     Z <= '0';
when S6 =>
     if x = '0' then
          state <= S7;
          Z <= '1';
     else
          state <= S2;
          Z <= '0';
     end if;
when S7 =>
     if x = '1' then
          state <= S0;
          Z <= '1';
     else
          state <= S0;
          Z <= '0';
     end if;
when others =>
     state <= S0;
     Z <= '0';
```

end case;

end if:

end process;

end architecture Behave;

代码解释:

port: 定义了 Sequence_Detector 的接口。

clk: 输入端口,类型为 std_logic,表示时钟信号。

RD: 输入端口,类型为 std_logic,表示复位信号。


x: 输入端口,类型为 std logic,表示序列输入信号。

Z:输出端口,类型为 std_logic,表示检测到序列时的输出信号。


当复位信号 RD 为'0'时,将状态重置为初始状态 SO,并将输出 Z 置为'0'。

当时钟信号上升沿发生且复位信号 RD 不为'0'时,根据当前状态和输入信号 x 来决定下一个状态。当输入出现连续的 1110010 时,输出 Z 为 1,否则为 0。


状态转移图:



波形图:




当 RD 一直处于高电平时,序列检测器正常工作,当侦测到连续的 1110010 信号时,Z 将输出 1。



若保持上面的输入不变,在第一个1110010序列内插入低电平RD信号使状态复位,可以看到第一个序列后Z并没有变为高电平。

实验二: 计数器

完成代码后上传"码上"进行纠错。



编译成功。

代码如下:

library ieee;

```
use ieee.std_logic_1164.all;
use ieee.numeric_std.all;
entity Counter is
     port (
          clk: in std_logic;
          rst : in std_logic;
          x: in std_logic;
          Q: out std_logic_vector(3 downto 0);
          c : out std_logic
    );
end entity Counter;
architecture Behave of Counter is
     signal QI: unsigned(3 downto 0) := "0000";
begin
     process (clk, rst)
     begin
          if rst = '1' then
               QI <= "0000";
          elsif clk'event and clk='0' then
               if x = '1' then
                    QI <= QI + 1;
               else
                    QI <= QI - 1;
               end if;
          end if;
          if x='1' then
               if QI="1111" then
                    c<='1';
               else
                    c<='0';
               end if;
          end if;
          if x='0' then
               if QI="0000" then
                    c<='1';
               else
                    c<='0';
               end if;
          end if;
     end process;
```

Q <= std_logic_vector(QI);

end architecture Behave;

代码解释: 在进程中,每当 clk 到达负边沿时进行一次计数,控制端 x 值为 1 时为加法计数, x 值为 x 0 时为减法计数。

若为加法计数,则 QI 到达 1111 时进位 c 输出 1,若为减法计数,则 QI 到达 0000 时输出 1,进程结束时将 QI 转化为逻辑向量 Q 输出。

rst=1 时计数器复位。


波形图:

加法 (x=1):

200 _r 0 ns	240,0 ns	280,0 ns	320 _, 0 ns	360,0 ns	400,0 ns	440,0 ns	480,0 n
0111 1000	X 1001 X 1010	X 1011 X 1100	1101 (1110)	1111 0000	X 0001 X 0010	X 0011 X 0010	0001 X


达到 1111 时产生进位, c输出 1。

减法 (x=0):



达到 0000 时产生借位, c输出 1。

实验三: 8 位寄存器 74374




library ieee;

use ieee.std_logic_1164.all;

entity Reg is port (

```
: in std_logic_vector(7 downto 0);
       D
           : out std_logic_vector(7 downto 0);
       Q
       CLK: in std_logic;
       OE: in std_logic
   );
end entity Reg;
architecture Behave of Reg is
   signal a : std_logic_vector(7 downto 0);
begin
   process (CLK)
   begin
       if CLK'event and CLK = '1' then
           if OE = '0' then
               a <= D;
           end if;
       end if;
   end process;
   Q <= a when OE = '0' else (others => '1');
end architecture Behave;
代码解释:
声明了一个内部信号 a, 用作寄存器的内部状态, 与输出 Q 宽度相同。如果输出使能信号
OE 为低电平,则在时钟上升沿将输入 D 的数据赋值给内部信号 a。
输出 Q 在 OE 为'0'时与内部信号 a 相同,这意味着寄存器的数据被输出。
如果 OE 为高电平,则输出 Q 被设置为高阻抗状态,输出 Q 保持 1。
```



当 OE 为低电平时,寄存器正常工作,OE 为高电平时,Q 输出高电平。