第三章: 内部存储器

▼ 存储器概述

存储位元 (最小单位) → 存储单元 →存储器

分类

按存储介质:磁表面/半导体

按存取方式: 随机/顺序存取(磁带)


按读写功能: ROM (只读、非易失) /RAM (随机, 易失)

按信息可保存性: 永久性/非永久性 (易失性/非易失性)

按作用: 主存/辅存/缓存

• 速度快的容量小, 价格高

分级结构



主存储器技术指标

- 存储容量=存储字数×字长 (MDR位数)
- **存取时间**:又称存储器访问时间,指一次读操作命令发出到该操作完成,将数据读出到数据总线上所经历的时间。
- 存储周期: 指连续启动两次读操作所需间隔的最小时间。
- 存储器带宽: 单位时间里存储器所存取的信息量。
 - 。 带宽=存储字长/存储周期

▼ RAM

根据信息存储的机理分为静态读写存储器 (SRAM) 和动态读写存储器 (DRAM)

• SRAM常用作Cache, DRAM常用作主存


类 型 特 点	SRAM(静态RAM)	DRAM(动态RAM)
存储信息 存储位分	触发器	电容
破坏性读出	非	是
读出后需要重写? (再生)	不用	需要
运行速度	快	慢
集成度	低	高
发热量	大	小
存储成本	高	低
易失/非易失性存储器?	易失 (断电后信息消失)	易失(断电后信息消失)
需要"刷新"?	不需要	需要(分散、集中、异步)
送行列地址	同时送	分两次送 (地址线复用技术)

- **刷新周期**:上一次刷新结束到下一次全部刷新一遍为止,一般为2ms,占1个读写周期。
- 刷新信号周期=刷新周期/行数,向下取读写周期的整数倍

假设DRAM内部结构排列成128×128的形式,读/写周期0.5us 2ms共 2ms/0.5us = 4000 个周期

集中式:

思路二: 2ms内集中安排时间全部刷新 →系统的存取周期还是0.5us 有一段时间专门用于刷新, 无法访问存储器,称为访存"死区"



异步式:(分散式)

思路三: 2ms内每行刷新1次即可 →2ms内需要产生128次刷新请求 每隔2ms/128 = 15.6us 一次 每15.6us内有0.5us的"死时间"



▼ ROM

MROM:内容固定,不可重写

可编程ROM:

一次件编程: PROM

多次编程: EPROM (光擦除)、E2PROM (电擦除)

▼ 存储器扩容

字长扩展 (数据线扩展)

[例2] 利用1M×4位的SRAM芯片,设计一个存储容量为 1M×8位的SRAM存储器。

- 位数不足,8位需求 v.s.4位芯片
- 所需芯片数量=(1M×8)/(1M×4)=2片

存储容量扩展 (地址线扩展)

[例3]利用1M×8位的DRAM芯片设计2M×8位的DRAM存储器


- 容量不足: 2M需求 v.s. 1M芯片
- 所需芯片数d=(2M×8)/(1M×8)=2(片)

混合扩展

- 系统程序区 → ROM
- 用户程序区、程序工作区 → RAM
- 由128K*8位的DRAM芯片构成1024K*32位存储器
- 1) 总共需要多少DRAM芯片
- 2) 画出存储器逻辑框图
- 3) 存储器为读写周期0.5us, CPU在1us内至少访存一次,采用何种刷新方式?
- 4) 刷新周期为8ms, 刷新信号周期为?

1) 总共需要多少DRAM芯片

字长扩展 32/8=4 (4个DRAM组成32位) 容量扩展 1M/128K=8 (17位 20位, 3-8译码器) 需要4*8=32片



集中式刷新: 0.5us*512=256us >> 1us, 不可行 采用分散式刷新

4) 刷新周期为8ms, 刷新信号周期为?

✓ 刷新信号周期=刷新周期/行数
 刷新最大时间间隔 =8ms/512
 =15.625us
 =15.5 us (以读写周期向下取整)

给定地址空间

宠皇 210 = 64K

- 0-8191为系统程序区,由ROM芯片组成
- 8192-32767为用户程序区
- 最后的2K地址空间为程序工作区

现有如下芯片:

- ROM: 8K*16bit、4K*16bit、8K*8bit (控制端CS)
- SRAM: 16K*1bit、2K*16bit、4K*16bit、8K*16bit
- 1) 画出地址分配示意图
- 从上述芯片中选择芯片设计该计算机系统存储器, 说明选择哪些存储器,用多少片
- 3) 画出主存逻辑图 (可选译码器与门电路)

8K(ROM)

24K(RAM)

30K(空)

8191


8192

32767

63487

65535


- 主存空间分配如下(按字编址):
 - 0-8191为系统程序区,由ROM芯片组成
 - 8192-32767为用户程序区 RAM
 - 最后的2K地址空间为程序工作区
- 1) 地址分配如图
- 2) 芯片选择情况 21×21°=21²-
 - ROM选择8K*16bit, 1片, 片内地址13位, 片选3位 (0)4
 - SRAM选择8K*16bit, 3片, 片内地址13位, 片选3位 (1-3) 2K*16bit, 1片, 片内地址11位, 片选5位 (7) (7)




1. 设 CPU 有 16 根地址线, 8 根数据线,并用 \overline{MREQ} 作为访存控制信号(低电平有效), \overline{WR} 作为读 / 写控制信号(高电平为读,低电平为写)。现有下列存储芯片: $1K\times 4$ 位 RAM, $4K^{\times}8$ 位 RAM, $8K^{\times}8$ 位 RAM, $2K^{\times}8$ 位 ROM, $4K^{\times}8$ 位 ROM , $8K^{\times}8$ 位 ROM 及 74LS138 译码器和各种门电路。 画出 CPU 与存储器的连接图,要求:

| 1|| *** | 1|| *** | 1|| *** | 1|| *** | 1|| *** | 1|| *** | 1|| *** | 1|| *** | 1|| *** | 1|| *** | 1|| *** | 1|| *** | 1|| *** | 1|| *** | 1|| *** | 1|| *** | 1|| *** | 1|| *** | 1|| *** | 1|| *** | 1|| *** | 1|| *** | 1|| *** | 1|| *** | 1|| *** | 1|| *** | 1|| *** | 1|| *** | 1|| *** | 1|| *** | 1|| *** | 1|| *** | 1|| *** | 1|| *** | 1|| *** | 1|| *** | 1|| *** | 1|| *** | 1|| *** | 1|| *** | 1|| *** | 1|| *** | 1|| *** | 1|| *** | 1|| *** | 1|| *** | 1|| *** | 1|| *** | 1|| *** | 1|| *** | 1|| *** | 1|| *** | 1|| *** | 1|| *** | 1|| *** | 1|| *** | 1|| *** | 1|| *** | 1|| *** | 1|| *** | 1|| *** | 1|| *** | 1|| *** | 1|| *** | 1|| *** | 1|| *** | 1|| *** | 1|| *** | 1|| *** | 1|| *** | 1|| *** | 1|| *** | 1|| *** | 1|| *** | 1|| *** | 1|| *** | 1|| *** | 1|| *** | 1|| *** | 1|| *** | 1|| *** | 1|| *** | 1|| *** | 1|| *** | 1|| *** | 1|| *** | 1|| *** | 1|| *** | 1|| *** | 1|| *** | 1|| *** | 1|| *** | 1|| *** | 1|| *** | 1|| *** | 1|| *** | 1|| *** | 1|| *** | 1|| *** | 1|| *** | 1|| *** | 1|| *** | 1|| *** | 1|| *** | 1|| *** | 1|| *** | 1|| *** | 1|| *** | 1|| *** | 1|| *** | 1|| *** | 1|| *** | 1|| *** | 1|| *** | 1|| *** | 1|| *** | 1|| *** | 1|| *** | 1|| *** | 1|| *** | 1|| *** | 1|| *** | 1|| *** | 1|| *** | 1|| *** | 1|| *** | 1|| *** | 1|| *** | 1|| *** | 1|| *** | 1|| *** | 1|| *** | 1|| *** | 1|| *** | 1|| *** | 1|| *** | 1|| *** | 1|| *** | 1|| *** | 1|| *** | 1|| *** | 1|| *** | 1|| *** | 1|| *** | 1|| *** | 1|| *** | 1|| *** | 1|| *** | 1|| *** | 1|| *** | 1|| *** | 1|| *** | 1|| *** | 1|| *** | 1|| *** | 1|| *** | 1|| *** | 1|| *** | 1|| *** | 1|| *** | 1|| *** | 1|| *** | 1|| *** | 1|| *** | 1|| *** | 1|| *** | 1|| *** | 1|| *** | 1|| *** | 1|| *** | 1|| *** | 1|| *** | 1|| *** | 1|| *** | 1|| *** | 1|| *** | 1|| *** | 1|| *** | 1|| *** | 1|| *** | 1|| *** | 1|| *** | 1|| *** | 1|| *** | 1|| *** | 1|| *** | 1|| *** | 1|| *** | 1|| *** | 1|| *** | 1|| *** | 1|| *** | 1|| *** | 1|| *** | 1|| *** | 1|| *** | 1|| *** | 1|| *** | 1|| *** | 1|| *** | 1|| *** | 1|| *** | 1|| *** | 1|| *** | 1|

2) 合理选用上述存储芯片,说明各选几片




3) 存储芯片的片选逻辑图如下图所示。





期中题

机字68位,8束数据线(D7-D0),16束地址线(AIS-AO) 用64×4位DRAM(8行8到)构成总容量256×8位主存。 ⑴主存地址0040H~013FH,画逻辑框图。(3-8译码器)



(2) 主存地址 0000HnooffH,存储器车用多体交叉方式, 画出逻辑框图(用2-4许码器)






▼ 并行存储器

双端口存储器 (空间并行)

多模块交叉存储器 (时间并行)



顺序方式

优点: 某模块故障时其他可以正常工作

缺点: 串行工作, 带宽受限

交叉方式

优点:对连续字的传送可以实现并行,提高带宽

对于给定地址x, 判断属于第几个存储体:

1. 给出二进制地址:直接看体号

2. 对给出的十进制地址对m取余

存储周期与总线周期

存储周期: T

总线传送周期 (存取时间) : au

应保证 $n \geq T/ au$

一般设计为 au=T/n, n为模块数

t顺序=xT

 $t_{
abla \mathbb{Z}} = T + (n-1) au$

x 为模块数

信息量=字长×模块数

带宽=信息量/时间

例题:设存储器容量为32字,字长64位,模块数m=4,分别用顺序方式和交叉方式进行组织。存储周期T=200ns,数据总线宽度为64位,总线传送周期=50ns。→ 7 若连续读出4个字,问顺序存储和交叉存储的带宽各是多少?

解:

顺序存储器和交叉存储器连续读出m=4个字的信息总量都是:

顺序存储器和交叉存储器连续读出4个字所需的时间分别是:

$$t_{\text{min}} = mT = 4 \times 200 \text{ns} = 800 \text{ns} = 8 \times 10^{-7} \text{s}$$

$$t_{\overline{\infty}\overline{\Sigma}} = T + (m-1)\tau = 200 + 3*$$
 so ns $= 350 \text{ns} = 35 \times 10^{-7} \text{s}$

顺序存储器和交叉存储器的带宽分别是:

常電=信息量
$$W_{\text{顺序}} = q/t_{\text{顺序}} = 256b \div (8 \times 10^{-7})s = 320 \text{Mb/s}$$
 $W_{\overline{\Sigma} \overline{\Sigma}} = q/t_{\overline{\Sigma} \overline{\Sigma}} = 256b \div (3.5 \times 10^{-7})s = 730 \text{Mb/s}$

▼ Cache访存

 N_c 表示cache完成存取的总次数, N_m 表示主存完成存取的总次数, 定义h为命中率 $h=rac{N_c}{N_c+N_m}$

 t_c 表示命中时的Cache访问时间, t_m 表示未命中时的主存访问时间,则Cache/主存系统的平均访问时间 t_a 为: $t_a=h*t_c+(1-h)t_m$

访问效率 $e=rac{t_c}{t_a}$ (Cache时间/平均时间)

Cache与内存速度比(主存时间/Cache时间) $r=rac{t_m}{t_c}$

性能提高多少? 性能为原来的 $\frac{t_m}{t_a}$ 倍 (主存时间/平均时间)

多级Cache计算

[例10] 现有一处理器,假设其基本CPI为1.0,所有访问在第一级cache中命中,时钟频率5GHz。f 假定访问一次主存储器的时间为100ns,其中包括所有缺失处理。设平均每条指令在第一级cache中产生的缺失率为2%。若增加一个二级cache,命中或缺失的访问时间都为5ns,且容量大到可使必须访问主存的缺失率降为0.5%,问处理器速度提高多少。

总的CPI=基本CPI+存储器中停顿时钟周期

只有一级Cache: 1 (CPI) $+500 \times 0.02 = 11$ 有两级Cache: $1 + 0.02 \times 25$ (5/0.2) $+500 \times$

0.005 = 4 第二级 Cache Sns = 25

后者是前者CPU性能的: 11.0÷4.0 = 2.8倍

用平均CPI表示性能。

▼ Cache地址映射

全相联映射

优点: Cache利用率高, 命中率高

缺点:比较器难实现

适用于小容量Cache


直接映射

优点:比较电路少m倍线路


缺点:冲突概率高

适合大容量Cache

直接方式地址映像及变换示意图



组相联映射方式



直接映射方式的内存地址格式如下所示:

标记s-r	行r	字w
8位(BB)16	14位 24分	2位

若主存地址用十六进制表示为BBBBBB, 请用十六进制格式表示直接映射方法Cache的标记、行、字地址的值。

解: (BBBBB)₁₆=(1011 1011 1011 1011 1011 1011)₂ 标记s-r=(1011 1011)₂=(BB)₁₆ (3)₁₆ 行r=(1011 1011 1011)₂=(2EEE)₁₆ 字地址w=(11)₂=(3)₁₆

俱整: 2b = 24 解: 块大小=行大小=2w个字, 2w=128=27, 所以w=7 每组的行数k=4 cache的行数 = $kv = 2^d \times k = 2^d \times 4 = 64$,所以d=4 组数v=2d=2d=16 主存的块数=2≈4K=2°×210=212, 所以s=12 标记大小=s-d=12-4=8 (位) 主存地址长度=s+w=12+7=19(位) 主存寻址单元数=2s+w=219 ∴v=4路组相联的内存地址格式如下所示 4位 8位 7位 块内地址w 标记s-d cache组号d

映射方式

- 2²⁰ gbit=1B 2⁴B 2¹ 主存容量1MB,字长8位,块大小16B, Cache容量64KB
- 1) 采用直接映射,给出[F0010H]对应标记为[填空1]、行 号为[填空2]、字号为[填空3](川 2000 2000 2000),
 - cache快数: 1524=212 → 组数 (行数)
 - F0010H= 1111 0000 0000 0001 0000
- 2) 采用二路组相联映射, 给出[F0010H]对应标记为[填空 1]、行号为[填空2]、字号为[填空3]。**** 11110
- 3) 采用全相联映射, 给出[F0010H]对应标记为[填空1]、 字号为[填空2]。

0000 F0010H= 1111 0000 0000 0001 标记

第三章: 内部存储器

设主存容量1MB,有16KB直接相联映像的Cache,假定该Cache的块为8个32位的字。解答下列问题: (1)写出Cache的地址格式。 (2)写出主存的地址格式。 (3)块表的容量有多大? (4)画出直接方式地址映像及变换示意图; (5)主存地址为DE8F8H的单元在Cache中的什么位置?

- (1) $16k = 2^{14} = 3$ w+r = 14 $\frac{8 \times 3^{2}}{8} = 2^{5} \Rightarrow w = 5$ (2) $(M = 2^{20}) \Rightarrow (s-r)+r+w=20$ $\frac{8 \times 3^{2}}{8} = 2^{5} \Rightarrow w = 5$ $\frac{8 \times 3^{2}}{8} = 2^{5} \Rightarrow w = 5$ $\frac{8 \times 3^{2}}{8} = 2^{5} \Rightarrow w = 5$ $\frac{8 \times 3^{2}}{8} = 2^{5} \Rightarrow w = 5$ $\frac{8 \times 3^{2}}{8} = 2^{5} \Rightarrow w = 5$ $\frac{8 \times 3^{2}}{8} = 2^{5} \Rightarrow w = 5$ $\frac{6t}{6} \quad 9t \quad 5t \quad 2^{5} \Rightarrow w = 5$ $\frac{6t}{6} \quad 9t \quad 5t \quad 45$ $\frac{6t}{6} \quad 9t \quad 5t \quad 45$
 - (5) DE8F8H=11011110 1000 1111 1000

 标记 1/0111 块号10000111 字号11000

 Cache中地址 10(000/11) 1000

 = (00/0 1000 1111 1000),=28F8H

一个组相联映像Cache由64个存储块组成,每 上"=(S-r)+F 组包含4个存储块。主存包含4096个存储块, 每块由128字组成。访存地址为字地址。

- (1) 写出主存地址位数和地址格式
- (2) 写出Cache地址位数和地址格式;

▼ Cache替换策略

- 1. 直接映射直接替换
- 2. 组相联和全相联Cache, 需要替换策略

读不命中替换

LFU (最不经常使用,频率)

被访问的行+1,换掉最小的。计数器=最近访问次数

LRU (近期最少使用,时间)

被访问的行置0,其他+1,换掉最大的。计数器=上次访问时间间隔

随机替换

读未命中的替换

例:设cache有1、2、3、4共4个块,a、b、c、d等为主存中的块,访问顺序一次如下:a、b、c、d、b、b、c、c、c、d、d、a,下次若要再访问e块。

问,采用LFU和LRU算法替换结果是不是相同?

	LFU (最不经常使用)				LRU (近期最少使用)					
	说明	1块	2块	3块	4块	说明	1块	2块	3块	4块
a	a进入	1	0	0	0	a进入	0	1	1	1
b	b进入	1	1	0	0	b进入	1	0	2	2
С	c进入	1	1	1	0	c进入	2	1	0	3
d	d进入	1	1	1	1	d进入	3	2	1	0
b	命中	1	2	1	1	命中	4	0	2	1
b	命中	1	3	1	1	命中	5	0	3	2
С	命中	1	3	2	1	命中	6	1	0	3
С	命中	1	3	3	1	命中	7	2	0	4
d	命中	1	3	3	2	命中	8	3	1	0
d	命中	1	3	3	3	命中	9	4	2	0
a	命中	2	3	3	3	命中	0	5	3	1
е	替换a	1	0	0	0	替换b	1	0	4	2

二路组相联Cache采用LRU替换算法 某次读Cache未命中,需进行替换操作 对应组内块计数器计数器值分别为: 5、15 Cache此时选择替换掉块计数器值为? 15

读命中无需替换

写策略

写回法

写命中时,只修改Cache内容,增加修改位,换出时,根据修改位进行写回或舍掉。

全写法

写命中时, Cache与内存一起写。

写一次法

第一次采用全写,其他采用写回。

写命中的替换

→ 1位16进制

有如下程序段, Cache采用写回法, 16*16字节结构

24×24 行4位,字4位 (=进制)

#I MOV [2011H], AL

#2MOV [2011H], BL (AL ≠ BL)

#3 MOV DL, [4011H]

执行第3条语句, Cache的操作包括

写[2011H]单元,替换[4010H]数据块至表项1

- [20] [H] ①找1行1字节,对比表顶标签,#1未命中 ②表顶1标签更换为20,并把整个块2011 签号号 ③ #2命中 义论政(ache中内容 A1 75) ②表项1标、发更换为20,并把整个块2011H~201FH写入后面
 - ③ 井上命中,只修改 Cache中内容, AL 改为Bl
 - ④#3未命中,1行1字节处标、签改为40,写入4011Hu约1FH, 2011写入主存(修改压陷)