

Corrélation de modèles de simulation du processeur EPI Rhea pour la vérification fonctionnelle

Bastien HUBERT

27 septembre 2023

European Processor Initiative

Pourquoi l'EPI ?

- *Lancée en 2019 par EuroHPC JU*
- *1/3 des ressources en super-calculateurs sont consommées en Europe*
- *1/20 des 500 super-calculateurs les plus puissants et 0% des processeurs qui les composent sont européens*
- *Besoin de souveraineté technologique de l'UE*
- *Enjeux modernes: sécurité, santé, énergies, climat, ingénierie*
- *Processeurs hautes performances et basses puissances*

European Processor Initiative

Membres de l'EPI




Sipearl

- Chargé de concevoir le processeur européen : Rhea

European Processor Initiative

Chronologie prévisionnelle de l'EPI



Objectif principal du stage

- *s'assurer que Rhea se comporte comme prévu par son cahier des charges*

Modèles de processeur

Machines à états finis (FSM)

$$M \stackrel{\text{def}}{=} \{\Sigma, S, s_{\text{init}}, \delta\} \quad (1)$$

Chemins d'états dans M

$$\begin{aligned} \hat{s}_0 \xrightarrow[M, \hat{\sigma}]{} \hat{s}_1 &\stackrel{\text{def}}{=} \exists (s_0, s_1, \dots, s_n) \in S^n : \\ \left\{ \begin{array}{ll} s_0 &= \hat{s}_0 \\ s_n &= \hat{s}_1 \\ \forall k \in \llbracket 1, n \rrbracket, & s_k = \delta(s_{k-1}, \hat{\sigma}_{k-1}) \end{array} \right. \end{aligned} \quad (2)$$

Fonction de macro-transition

$$\hat{\delta} : \begin{cases} S \times \bigcup_{n \in \mathbb{N}} \Sigma^n & \rightarrow S \\ (\hat{s}_0, \hat{\sigma}) & \mapsto \hat{s}_1 \mid \hat{s}_0 \xrightarrow[M, \hat{\sigma}]{} \hat{s}_1 \end{cases} \quad (3)$$

Modèles de processeur

Modèles équivalents

$$M_1 \sim M_2 \stackrel{\text{def}}{=} \left\{ \begin{array}{lcl} S_1 & = & S_2 \\ \Sigma_1 & = & \Sigma_2 \\ \hat{\delta}_1 & = & \hat{\delta}_2 \end{array} \right. \quad (4)$$


Sous-modèle

$$M_1 \preceq M_2 \stackrel{\text{def}}{=} \left\{ \begin{array}{lcl} S_1 & \subseteq & S_2 \\ \Sigma_1 & \subseteq & \Sigma_2 \\ \hat{\delta}_1 & = & \hat{\delta}_2|_{S_1 \times (\cup_{n \in \mathbb{N}} \Sigma^n)} \end{array} \right. \quad (5)$$

Hiérarchie des exigences

Structure des exigences pour Rhea

- *HAS : System Requirements*
- *MAS : Design Requirements*
- *Verification Requirements*
- *Coverage Items*



Coverage items et SLM

Coverage items

$$(\hat{s}_0, \hat{\sigma}, \hat{s}_1) : \hat{s}_0 \xrightarrow[M^*, \hat{\sigma}]{} \hat{s}_1 \quad (6)$$

System Level Model

$$SLM \stackrel{\text{def}}{=} \{\Sigma_{SLM}, S_{SLM}, s_{init}, \delta_{SLM}\} : \quad (7)$$

$$\delta_{SLM} : \begin{cases} S_{SLM} \times \Sigma_{SLM} & \rightarrow S_{SLM} \\ (\hat{s}_0, \hat{\sigma}) & \mapsto \hat{s}_1 \mid (\hat{s}_0, \hat{\sigma}, \hat{s}_1) \text{ est un coverage item} \end{cases}$$

Vérification d'un *coverage item* par un modèle

$$M \text{ vérifie } (\hat{s}_0, \hat{\sigma}, \hat{s}_1) \stackrel{\text{def}}{=} \hat{s}_0 \xrightarrow[M, \hat{\sigma}]{} \hat{s}_1 \quad (8)$$

SEC par simulation

Méthodologie de vérification

SEC

- *vérification statique et formelle*
- *combinaison de 2 FSM en une machine produit*
- *les sorties de chaque état de la machine produit doivent valoir 1*

SEC par simulation

- *vérification dynamique et hybride*
- *rendre le modèle à vérifier comparable au FSM*
- *les valeurs des CSRs du modèle sont comparées à celles du SLM*

Inconvénients du SEC par simulation

- *les modèles doivent avoir les mêmes entrées, sorties et CSRs*
- *le modèle modifié doit être assez petit pour être simulé*

Plans de tests et réalisations de tests

Plan de tests

$$T \stackrel{\text{def}}{=} \left(\hat{\sigma}^{(k)}, \hat{s}_k \right)_{k \in \llbracket 1, N \rrbracket} : \begin{cases} \forall k \in \llbracket 1, N \rrbracket, \hat{s}_{k-1} \xrightarrow{SLM, \hat{\sigma}^{(k-1)}} \hat{s}_k \\ \text{avec } \hat{s}_0 = s_{init} \end{cases} \quad (9)$$

Réalisations de tests

$$T_M \stackrel{\text{def}}{=} \left(\hat{\sigma}^{(k)}, \tilde{s}_k \right)_{k \in \llbracket 1, N \rrbracket} : \begin{cases} \forall k \in \llbracket 1, N \rrbracket, \tilde{s}_{k-1} \xrightarrow{SLM, \hat{\sigma}^{(k-1)}} \tilde{s}_k \\ \text{avec } \tilde{s}_0 = s_{init} \end{cases} \quad (10)$$

Fonction de réalisation

$$R_M : \begin{cases} \{Plans\} & \rightarrow \{M\text{-réalisations}\} \\ \left(\hat{\sigma}^{(k)}, \hat{s}_k \right)_{k \in \llbracket 1, N \rrbracket} & \mapsto \left(\hat{\sigma}^{(k)}, \tilde{s}_k \right)_{k \in \llbracket 1, N \rrbracket} \end{cases} \quad (11)$$

Plans de tests et réalisations de tests

Preuve par tests

$$T \text{ contient } c \stackrel{\text{def}}{=} \exists k \in \llbracket 1, N \rrbracket \mid c = \left(\hat{s}_{k-1}, \hat{\sigma}^{(k)}, \hat{s}_k \right) \quad (12)$$

$$T_M \text{ évalue } c \stackrel{\text{def}}{=} R_M^{-1}(T_M) \text{ contient } c \quad (13)$$

$$T_M \text{ vérifie } c \stackrel{\text{def}}{=} \exists k \in \llbracket 1, N \rrbracket \mid c = \left(\tilde{s}_{k-1}, \hat{\sigma}^{(k)}, \tilde{s}_k \right) \quad (14)$$

$$T_M \text{ vérifie } c \implies M \text{ vérifie } c \quad (15)$$

Remarques

- *M n'est pas équivalent au SLM car le SLM ne décrit pas tous les états de M, mais c'est un (plus grand) surmodèle du SLM*
- *2 plus grands surmodèles du SLM ne sont pas équivalents, mais leurs restrictions au SLM le sont*

Métriques de vérification

Taux de couverture

$$\mu_c(T_M) \stackrel{\text{def}}{=} \frac{\mu(\{c \text{ évalué par } T_M\})}{\mu(\{c \text{ dans le SLM}\})} \quad (16)$$

Taux de succès

$$\mu_s(T_M) \stackrel{\text{def}}{=} \frac{\mu(\{c \text{ vérifié } T_M\})}{\mu(\{c \text{ évalué par } T_M\})} \quad (17)$$

Taux de redondance

$$\mu_r(T_{M_1}, T_{M_2}) \stackrel{\text{def}}{=} \frac{\mu(\{c \text{ évalué par } T_{M_1}\} \cap \{c \text{ évalué par } T_{M_2}\})}{\mu(\{c \text{ dans le SLM}\})} \quad (18)$$

Métriques de vérification

Taille des plans de tests

Peu de tests complexes	Beaucoup de tests simples
<i>Peut vérifier plus de VRs</i>	<i>Peut vérifier des VRs séparément</i>
<i>Globalement plus court</i>	<i>Meilleur parallélisme</i>
<i>Plus long par simulation</i>	<i>Globalement plus gros</i>
<i>Plus de branches à couvrir</i>	<i>Peut rater des branches</i>

Indice de Jaccard

$$\begin{aligned} J(T_{M_1}, T_{M_2}) &= \frac{\mu(\{c \text{ evaluated by } T_{M_1}\} \cap \{c \text{ evaluated by } T_{M_2}\})}{\mu(\{c \text{ evaluated by } T_{M_1}\} \cup \{c \text{ evaluated by } T_{M_2}\})} \\ &= \frac{\mu_r(T_{M_1}, T_{M_2})}{\mu_c(T_{M_1}, T_{M_2})} \\ &= \frac{\mu_r(T_{M_1}, T_{M_2})}{\mu_c(T_{M_1}) + \mu_c(T_{M_2}) - \mu_r(T_{M_1}, T_{M_2})} \end{aligned}$$

(19)

RTL et Prototype Virtuel

2 nouveaux modèles

Modèle RTL (<i>SystemVerilog</i>)	Modèle VP (<i>SystemC</i>)
<i>Pour des mesure de performance et de vérification</i>	<i>Pour le débogage et l'exploration architecturale</i>
<i>Point d'entrée pour la synthèse</i>	<i>Permet une synthèse HLS</i>
<i>Plus précis</i>	<i>Plus rapide et petit</i>
<i>Définit le comportement final</i>	<i>Doit être corrélé au RTL</i>
<i>Monolithique et difficile à modifier</i>	<i>Simple à modifier</i>

Cosimulations

- *Permet de combiner le meilleur des 2 modèles*
- *Permet de se concentrer sur un sous-système à vérifier*
- *Doit pouvoir établir la communication entre les modèles*
- *Ici, 4 cosimulations : CC/SYSCTRL, DDR, HBM, et PCIe*

Communication entre les langages

Universal Verification Methodology Connect

SystemC

```
#include "uvmc.h"
#include "consumer.h"

int sc_main(int argc, char *argv[]) {
    consumer cons("cons");

    uvmc.uvmc_connect(cons.in, "foo");
    sc_core.sc_start();

    return 0;
}
```


SystemVerilog

```
import uvmc_pkg::*;
`include "producer.sv"

module sv_main;
    producer prod = new("prod");
    initial begin
        uvmc_tlm #(1)::connect(prod.out, "foo");
        run_test();
    end
endmodule
```

Communication entre les langages


Fonctionnement d'UVMC avec TLM et DPI



Device Under Tests


Structure d'un DUT

- *Le modèle à vérifier et son interface*
- *Des agents actifs avec leur séquenceur de tests*
- *Des agents passifs monitorer le modèle*
- *Un scoreboard pour enregistrer les résultats des tests*



Gitlab CI

Continuous Integration



Gitlab CI

Pipeline

Pipeline Needs Jobs 9 Tests 0

Test

- ✓ common_cell_repl
- ✓ questa_design_and_env
- ✓ questa_elab_sanity_top_center
- ✓ questa_elab_sanity_top_others
- ✓ trigger_ddr_verif
Trigger job
- ✓ trigger_hbm_verif
Trigger job
- ✓ trigger_pcie_verif
Trigger job
- ✓ trigger_sysctrl_verif
Trigger job
- ✓ veloce_analyze

Downstream

- ✓ trigger_pcie_verif #94826
Child
- ✓ trigger_hbm_verif #94825
Child
- ✓ trigger_ddr_verif #94824
Child
- ✓ trigger_sysctrl_verif #94823
Child

Regress

- ✓ pcie_x4_sanity
- ✓ pcie_x4_top_rtl

Hierarchy Dependency Analyser


Chaîne de compilation HDA

compilation	commande HDA
<i>clean</i>	<i>make clean</i>
<i>build tests</i>	<i>make tests</i>
<i>compile testbench</i>	<i>make compile CMN_DIR=gen_ori</i>
<i>elaborate testbench</i>	<i>make elab CMN_DIR=gen_ori</i> <i>ELAB_BEH_MEM=1 SC=1 CDL=0 TTNDPI=0 SVA=0 DEBUGDB=1</i> <i>TOP=tb_rhea_top_sysctrl_dnoc_q0_cfg BATCH=0</i>
<i>run simulation</i>	<i>make run_opt</i> <i>ELAB_BEH_MEM=1 SC=1 CDL=0 TTNDPI=0 SVA=0 DEBUGDB=1</i> <i>TESTNAME=gic_spi_col TESTNAME_AP=hello_world</i> <i>PREBUILT_ELF=0 TIMEOUT_CYCLES=8000000</i> <i>TOP=tb_rhea_top_sysctrl_dnoc_q0_cfg BATCH=0 &</i>

- Lance QuestaSim avec la commande *make run_opt*
- Questa génère un rapport de couverture d'où on peut extraire la liste des coverage items évalués

QuestaSim

Rapport de couverture



Row: 103.745.464.204 to Delta: 0 simrta cdl rhea topu to rhea topu rhea top - Limited Visibility Region

[illegible]

Résultats

Nombre de *coverage items* évalués par les réalisations de tests

	T_{CC_1}	T_{CC_2}	T_{CC_3}	T_{DDR_1}	T_{HBM_1}	$T_{PCL_{e1}}$	$T_{PCL_{e1}}$
T_{CC_1}	4579	2837	1619	841	925	454	557
T_{CC_2}	2837	7312	5452	1037	1129	236	325
T_{CC_3}	1619	5452	6821	769	631	378	417
T_{DDR_1}	841	1037	769	3427	947	158	206
T_{HBM_1}	925	1129	631	947	3546	141	189
$T_{PCL_{e1}}$	454	236	378	158	141	1658	1246
$T_{PCL_{e2}}$	557	325	417	206	189	1246	2246

- Taux de couverture total : 36.63% des 37920 *coverage items* du SLM
- Taux de réussite de 100% pour chaque réalisation de tests

Résultats

Taux de redondance entre les réalisations de tests

	T_{CC_1}	T_{CC_2}	T_{CC_3}	T_{DDR_1}	T_{HBM_1}	T_{PCLe_1}	T_{PCLe_2}
T_{CC_1}	12.08 %	7.48 %	4.27 %	2.22 %	2.44 %	1.20 %	1.47 %
T_{CC_2}	7.48 %	19.28 %	14.38 %	2.73 %	2.98 %	0.62 %	0.86 %
T_{CC_3}	4.27 %	14.38 %	17.99 %	2.03 %	1.66 %	1.00 %	1.10 %
T_{DDR_1}	2.22 %	2.73 %	2.03 %	9.04 %	2.50 %	0.42 %	0.54 %
T_{HBM_1}	2.44 %	2.98 %	1.66 %	2.50 %	9.35 %	0.37 %	0.50 %
T_{PCLe_1}	1.20 %	0.62 %	1.00 %	0.42 %	0.37 %	4.37 %	3.29 %
T_{PCLe_2}	1.47 %	0.86 %	1.10 %	0.54 %	0.50 %	3.29 %	5.92 %

Matrice de Jaccard des réalisations de tests

	T_{CC_1}	T_{CC_2}	T_{CC_3}	T_{DDR_1}	T_{HBM_1}	T_{PCLe_1}	T_{PCLe_2}
T_{CC_1}	100 %	31.32 %	16.55 %	11.75 %	12.85 %	7.87 %	8.89 %
T_{CC_2}	31.32 %	100 %	62.82 %	10.67 %	11.62 %	2.69 %	3.53 %
T_{CC_3}	16.55 %	62.82 %	100 %	8.12 %	6.46 %	4.68 %	4.82 %
T_{DDR_1}	11.75 %	10.67 %	8.12 %	100 %	15.73 %	3.23 %	3.74 %
T_{HBM_1}	12.85 %	11.62 %	6.46 %	15.73 %	100 %	2.77 %	3.39 %
T_{PCLe_1}	7.87 %	2.69 %	4.68 %	3.23 %	2.77 %	100 %	47.00 %
T_{PCLe_2}	8.89 %	3.53 %	4.82 %	3.74 %	3.39 %	47.00 %	100 %

Conclusion

Conclusion


- *Pose d'un cadre théorique pour la vérification fonctionnelle*
- *Utilisation de 3 métriques simples pour une étude quantitative*
- *Réalisation d'un montage expérimental et analyse des résultats sur un exemple concret*
- *Étude de l'architecture de Rhea et réalisation de missions secondaires*

Ouverture

- *Généraliser le processus de cosimulation*
- *Ajouter des tests unitaires et des tests sur le VP*
- *Redresser l'indice de Jaccard en éliminant les coverage items non-pertinents*


Architecture de Rhea

Vue d'ensemble de Rhea



Architecture de Rhea

Vue architecturale du *die* de Rhea



Principales références

Principales références

- *Eléments de théorie des automates*, J. Sakarovitch, 2003
- “A Survey on Formal Verification Techniques for Safety-Critical Systems-on-Chip”, T. Grimm, D. Lettnin, M. Hübner, 2018
- “Simulation-based equivalence checking between SystemC models at different levels of abstraction”, D. Große, M. Groß, U. Kühne, R. Drechsler, 2011
- “Sequential equivalence checking between system level and RTL descriptions”, S. Vasudevan, V. Viswanath, J. A. Abraham, J. J. Tu, 2006
- <https://vlsiverify.com/wvm>