
université PARIS-SACLAY

M2 Systèmes Embarqués et Traitement de l'Information (SETI)
Option : Informatique Industrielle

Chaînes d'acquisition

Bus - Entrées/sorties – DMA

Bus de terrain



e3a master PARIS-SACLAY

1

Chaîne d'acquisition


Partie I

Chaînes d'acquisition - Conversion

- ✓ Implantation d'une chaîne d'acquisition
- ✓ Caractéristiques métrologiques
- ✓ Constitution d'une chaîne d'acquisition
- ✓ Interfaçage
- ✓ Conversion AN/NA
- ✓ Chaînes d'acquisition : Formes possibles

2

Implantation d'une chaîne d'acquisition




La chaîne d'acquisition recueille les informations nécessaires à la connaissance et au contrôle d'un procédé

L'état du procédé est caractérisé par les valeurs de grandeurs physiques. La valeur attribuée à cette grandeur est la *mesure*, l'objet est *le mesurande*


3

Exemple d'une chaîne d'acquisition




4

Exemple d'une chaîne d'acquisition



5

Exemple d'une chaîne d'acquisition (2)



domaine concerné par le bruit

Caractéristiques métrologiques

Erreurs de mesure :

Les erreurs de mesure ne peuvent être qu'estimées.

La valeur vraie du mesurande ne peut pas être connue.

Une conception rigoureuse permet de réduire l'erreur de mesure et donc l'incertitude sur la valeur vraie.

- **Erreurs systématiques** : décalage constant. Les erreurs systématiques peuvent être détectées par l'écart entre des moyennes établies par 2 systèmes différents.

Causes : erreurs sur la valeur de référence, sur l'étalonnage du capteur, vieillissement, erreur de rapidité, d'auto échauffement…

7

Caractéristiques métrologiques

Erreurs accidentelles : leurs amplitudes et leurs signes sont considérés comme aléatoires

Causes d'erreurs accidentelles :

- erreurs de mobilité (pas de variation électrique d'un capteur sous un certain seuil de variation du mesurande)
- bruit : prise en compte par la chaîne de mesures de signaux parasites à caractère aléatoire
- erreurs dues à des grandeurs d'influence (ex T° différente de la T° d'étalonnage)…

Fidélité – Justesse – Précision

La probabilité d'obtenir comme résultat d'une mesure une valeur de mesurande comprise entre m_1 et m_2 peut s'écrire :


$$P(m_1, m_2) = \int_{m_1}^{m_2} p(m)dm$$

avec p(m), la densité de probabilité pour la valeur m du mesurande.

8

Caractéristiques métrologiques

- La fidélité se traduit par des valeurs resserrées autour de la valeur moyenne.
- La justesse se traduit par une valeur moyenne proche de la valeur vraie (erreurs systématiques faibles).
- La précision caractérise l'aptitude à donner des valeurs individuelles proches de la valeur vraie : juste et fidèle à la fois.



Mesure précise


9

Constitution d'une chaîne d'acquisition

- Capteur et transducteur
  C'est le dispositif de mesure générant le signal analogique
- Amplificateur
  Dispositif utilisé pour ajuster le signal d'entrée en vue d'être compatible avec la gamme tolérée par le ADC
- Prétraitement du signal
  Tel que le filtrage du bruit ou la conversion en signal électrique
- Multiplexeur
  Dispositif de commutation entre plusieurs signaux analogiques (voix d'acquisitions)
- L'échantillonneur – bloqueur S&H
- Convertisseur analogique-numérique
  Convertit le signal d'entrée en signal numérique

10

Chaîne d'acquisition



11


Capteurs

- Généralement, un dispositif de mesure est composé d'un
  - Capteur: détecte la variable physique visée
  - Transducteur: convertit la variable physique en une autre forme (signal électrique)
- Un étalonnage est souvent nécessaire pour que le signal délivré corresponde à la mesure de la variable; il constitue l'un des critères de choix du capteur

Caractéristique désirée	Définitions et commentaires
Grande exactitude	Erreurs systématiques minimes
Grande précision	La variabilité aléatoire ou le bruit dans la mesure sont minimes
Large plage de fonctionnement	Exactitude et précision pour un large éventail de valeurs mesurées
Vitesse de réponse élevée	Capacité du système à répondre rapidement aux changements de la variable physique mesurée
Facilité d'étalonnage	Étalonnage rapide et facile
Dérapage minimal	La perte de précision avec le temps doit être minime
Grande fiabilité	Le moins de pannes et de dysfonctionnements possibles. Bon fonctionnement dans les conditions défavorables
Coût peu élevé	Coût moins élevé que les données fournies par le capteur

12


Capteurs - classification




13

Filtres

➢ **Réduction du bruit :**





➢ **Antirepliement :**




14

Filtres











15


Filtres












16

Échantillonneur Bloqueur S/H

Le rôle d'un échantillonneur bloqueur (S/H) est de maintenir constante l'amplitude de l'échantillon prélevé tous les T_e durant le temps T_c nécessaire à sa conversion.




Suivant les modèles, le condensateur est intégré ou externe.
Caractéristiques principales d'un S/H :
- le temps d'acquisition
- la précision.

La charge du condensateur prend un certain temps dépendant de la capacité, et le maintien à une valeur constante (pendant le blocage) dépend également de la capacité (résistances de fuite).

17

Échantillonneur Bloqueur S/H




Synthèse des phases de fonctionnement d'un Echantilloneur Bloqueur

Echantillonnage | **Blocage**

18

Échantillonneur Bloqueur S/H

Temps d'acquisition :



Exemple des caractéristiques :

LF398

Capacity (pF)	Acq. Time (μs)	Droop Rate (μV/ms)	Aperture time (ns)
1000	4	30	25
10000	20	3	25

Le temps d'ouverture est le temps de « réaction » de l'interrupteur.

19

Échantillonneur Bloqueur S/H

La période d'échantillonnage-blocage :

$$t_{sample} + t_{hold} > t_{acq}(e) + t_e(e) + t_C$$

$t_{acq}(e)$ est le temps d'acquisition à e près (ex 0.01%)

$t_{acq}(e)$ varie de 0.1 à 10 ms.

Le temps d'ouverture est négligeable.


$t_{hold} > t_e(e) + t_C$


$t_e(e)$ est un temps d'établissement (à 0.01%) : durée pour que les oscillations s'amortissent autour de la valeur finale. Environ 0.1 ms.

t_C est le temps de conversion du CAN

20

Échantillonneur Bloqueur S/H






$\overline{S/H}$: 0 Echantillonnage

$\overline{S/H}$: 1 Blocage


21

Conversion analogique numérique




22

Conversion analogique numérique



- **Échantillonnage**
  Convertit le signal continu en une série de signaux analogiques discrets à des intervalles de temps donnés
- **Quantification**
  Chaque signal analogique discret est assigné à l'un des niveaux d'amplitude définis
- **Codage**
  Convertit les niveaux d'amplitude discrets obtenus lors de la quantification en code numérique représentant le niveau d'amplitude comme une séquence de chiffres binaires



Un signal sous-échantillonné ne pourra pas être reconstitué


23

Conversion analogique numérique

Echantillonnage


Domaine temporel <----> Domaine fréquentiel

TF



24

Conversion analogique numérique



25

Conversion analogique numérique

Les facteurs à prendre en compte lors du choix d'un convertisseur analogique numérique :

- ❑ Fréquence d'échantillonnage
  Intervalle entre les relevés de valeur du signal continu
- ❑ Temps de conversion
  Temps écoulé entre la réception du signal d'entrée et la détermination de la valeur numérique
- ❑ Résolution
  Précision de l'évaluation du signal d'entrée, influencée par le nombre de niveaux de quantification
- ❑ Méthode de conversion
  La méthode qui permet d'encoder le signal analogique en signal numérique

26

Conversion analogique numérique

- Nombre de niveaux de quantification

$$N_q = 2^n$$

N_q: nombre de niveaux de quantification
n: nombre de bits

- Résolution


$$R_{ADC} = \frac{Plage}{N_q} = \frac{Plage}{2^n}$$


R_{ADC}: Résolution du convertisseur ADC
Plage: intervalle de valeurs acceptées par le ADC

27

Conversion analogique numérique

Quantification






28

Conversion analogique numérique


Quantification




29

Conversion analogique numérique


Quantification



Résolution analogique : $r = U_{PE}/2^n$
Résolution numérique : n bits



Erreur analogique : r
Erreur numérique : 1 LSB




Erreur analogique : ± r/2
Erreur numérique : ± 1/2 LSB

30

Conversion analogique numérique

Autres erreurs possibles :


Erreur de gain



31

Conversion analogique numérique


Erreur d'offset



32

Conversion analogique numérique


Erreur de monotonicité



33

Conversion analogique numérique

À l'erreur de quantification , s'ajoutent d'autres erreurs
linéarité , offset , gain …
le constructeur fournit en général la valeur max
de la TUE : Total Unadjusted Error



34

Conversion analogique numérique

Théorème d'échantillonnage Nyquist-Shannon

La fréquence d'échantillonnage d'un signal doit être égale ou supérieure à 2 fois la fréquence maximale du signal

Illustration :

Fréquence d'échantillonnage d'un CD audio = 44,1 kHz :


En effet : l'oreille humaine peut capter les sons jusqu'à 20 kHz. Lors de la conversion, il faut échantillonner le signal audio à au moins 40 kHz.

→ **44,1 kHz est la valeur normalisée par l'industrie.**

35


Conversion analogique numérique

Non respect du théorème de Nyquit Shannon



36

Conversion analogique numérique




37


Conversion analogique numérique

Repliement du spectre (Aliasing)

Exemple avec un signal sinusoïdal de période T échantillonné à Te= 1.25 T
Fe= 0.8 F



T' = 5 T
F' = 0.2 F
F' = F - Fe



38


Conversion analogique numérique


Méthodes de conversion

- CAN simple rampe
- CAN double ou quadruple rampe
- CAN à approximations successives
- CAN flash ou semi flash

CAN simple rampe

On effectue une conversion tension → temps, puis une mesure du temps (quantifiée) par une horloge de période T_H.





$U_R = a.t$ **$tx = Ux/a$**

En fin de conversion :
$N = tx / T_H = Ux / (a.T_H)$


Avantages : simple et peu coûteux.
Inconvénients :
- dépend de C donc de la tolérance sur C,
- Lent (ms),
- incertitude

CAN double rampe

Pour s'affranchir des dérives de la constante de temps de l'intégrateur , on intègre deux fois


Principe :

Charger une capa avec U_x et la décharger avec U_{ref}



1. **On intègre Ux pendant un temps t_1 fixe**

2. **On intègre $-U_{REF}$**
   On mesure le temps tx (en unité T_H) que met U_R pour revenir à 0



$U_{Rmax} = - Ux \, . \, t_1/RC$

$U_{Rmax} = - U_{REF} \, . \, tx/RC$

$tx = t_1 \, . \, Ux / U_{REF}$ **indépendant de RC**

$N = tx / T_H = (t_1 / T_H) \, . \, (Ux / U_{REF})$

Plus lents (qq ms /qq sec), mais très précis (18 bits). Utilisés en instrumentation pour la mesure de valeurs quasi constantes

41

Application : Voltmètre numérique

Réalisation d'un Voltmètre numérique avec un CAN double rampe : CA3162
Affichage sur 3 afficheurs 7 segments avec un décodeur BCD/7seg : CA3161





FIGURE 2. BASIC DIGITAL READOUT SYSTEM USING THE CA3162E AND THE CA3161E

42


CAN à approximations successives

Issu d'un convertisseur à comptage, où la sortie d'un CNA, dont l'entrée est un compteur, est comparée à la tension inconnue.

Ici, on part de la mi-échelle, et on restreint l'encadrement, par « approximations successives » :



ADC08832




SAR = Successive Approximation Register

43

CAN à approximations successives

Principe :


Même principe que pour le CAN à rampe numérique
+ compteur décompteur.



Algorithme : DAC(Vin) = xyzr

Si Vin > ADC(1000) : x=1, 0 sinon
Si Vin > ADC(x100) : y=1, 0 sinon
Si Vin >ADC(xy10) : z=1, 0 sinon
Si Vin >ADC(xyz1) : r=1 , 0 sinon

SAR




Avantage :
Meilleur compromis
vitesse/résolution


Pour un CAN 16 bits, il lui faut en moyenne un temps de conversion de 10µs. Il est très adapté à des signaux audio.
Très utilisé, mais il est moins rapide que les convertisseurs Flash.

Nombre de Cycles = Nombre de bits

44

CAN Flash





Réseau de comparateurs mis en parallèle. Un codage sur n bits nécessite $2^n - 1$ comparateurs et résistances.

La conversion est faite en un coup d'horloge, c'est un système très rapide (1->300Mhz) mais très coûteux. Utilisé en vidéo (30Mhz), il est limité à 12 bits.

45

CAN Flash

Le principe est simple :

- Une tension de référence $V_R = V_{MAX}$ est découpée en 2^n-1 paliers différents grâce à un diviseur résistif contenant 2^n-1 résistances.
- Chaque palier est comparé à V_{IN} grâce à un comparateur logique. Il est évident que dès qu'un palier a un niveau inférieur à V_{IN} , tous les paliers suivants le seront aussi.
- Il est donc nécessaire de réaliser une logique d'encodage qui détecte le premier palier inférieur à V_{IN} ou si l'on préfère, le premier comparateur qui donnerait "1" en sortie. L'encodeur produit directement la valeur binaire associée à ce palier.

L'inconvénient majeur de ce circuit réside dans le volume de matériel. Pour travailler avec 20 bits, il faudrait 1 million de comparateurs ce qui reste impossible aujourd'hui (sans compter l'encodeur et le million de résistances).
La précision reste donc limitée.

46

CAN semi-Flash

On peut réduire le coût par le nombre de comparateurs en utilisant un convertisseur série parallèle ou semi-flash :

Principe :


La valeur V_{IN} est convertie via un flash sur 4 bits. Le résultat binaire est reconverti en analogique et soustrait à V_{IN}.
Il reste donc un résidu qui de toute évidence est au moins 16 fois inférieur à V_{IN} (ordre de grandeur représentant le poids faible du 1er CAD Flash) .

Ce résidu est converti en binaire via un second flash dont la référence de tension est réadaptée à des valeurs de tension 16 fois inférieures à V_{IN} (tensions résiduelles).

Le premier flash donne donc les poids forts de V_{IN} et le second flash donne les poids faibles de V_{IN}.
Compte tenu des temps de propagation à travers les différents blocs (1er flash, CDA, Soustracteur, 2nd flash), ce circuit est plus lent que le précédent mais reste significativement performant.

47

CAN semi-Flash




Pour des raisons de surface, on ne réalise pas de convertisseurs flash à 8 bits à cause des 255 comparateurs.
Réalisation d'un convertisseur semi-flash 8 bits en utilisant 2 convertisseurs flash de 4 bits (ou 2 fois le même) à 15 comparateurs chacun.

48

CAN semi-Flash

Exemple : CAN 13 bits



49

Technologie des CAN


Technologie	Temps de conversion	Exemple d'utilisation
Simple rampe	Lent (ms)	Mesure sans précision
Double rampe Multi rampe	Lent (ms)	Multimètre
Approximations successives	Rapide (µs)	Acquisition son
Flash (ou CAN parallèle)	Très rapide (ns)	Acquisition vidéo Oscilloscope numérique

Autres technologies :

- CAN pipeline
- CAN Sigma-Delta (S-D) à sur-échantillonnage

50

Conversion numérique analogique



51

Conversion numérique analogique



Transformation directe en tension (rapide)


CNA à résistances pondérées

CNA à réseaux R/2R

52

CNA à résistances pondérées

CNA 3 *bits*
(Schéma représenté pour N_2 = 101)



a_2=0 → I_2=0
a_2=1 → I_2=-V_{REF}/R
↳ I_2=(-V_{REF}/R). a_2

En régime linéaire
ε = V+ - V- = 0
donc V- = 0

$I = (-V_{REF}/R)a_2 + (-V_{REF}/2R)a_1 + (-V_{REF}/4R)a_0$

$Us = -R/2 \cdot I = V_{REF} \cdot (a_2/2 + a_1/4 + a_0/8)$

$Us = V_{REF} \cdot (4a_2 + 2a_1 + a_0) / 8 = V_{REF} \cdot N / 8$

$Us = V_{REF} \cdot N / 2^n$


Pleine échelle : $U_{PE} = V_{REF} \cdot 2^n-1 / 2^n \approx V_{REF}$

Résolution analogique : $r = V_{REF} / 2^n \approx U_{PE} / 2^n$

53

CNA à Réseau R/2R

Réseau R/2R à 3 bits :



Chaque cellule R/2R "voit" à sa droite une résistance équivalente de 2R.

Le générateur V_{REF} "voit" une résistance équivalente de 2R quelque soit le nombre de cellules.

$I = V_{REF} / 2R$


$I_2 = I / 2 = V_{REF} / 4R$

$I_1 = I_2 / 2 = V_{REF} / 8R$

$I_0 = I_1 / 2 = V_{REF} / 16R$

54

CNA à Réseau R/2R




55

CAN et CNA

(CAN)				(CNA)			
Type	**Vitesse**	**Erreur**	**Résolution**	**Type**	**Vitesse**	**Erreur**	**Résolution**
Simple Rampe	Faible (ms)	Elevée	Moyenne à élevée (7 à 14 bits)	**Résistances Pondérées**	Elevée (1µs à 10 µs)	Elevée	Faible (quelques bits)
Double Rampe	Faible (ms)	Faible	Elevée (10 à 18 bits)	**R-2R**	Elevée (Sortie en tension 1µs à 10µs) (Sortie en courant 50 ns à1µs)	Faible	Elevée
Approximations Successives	Moyenne (quelque 10 µS)	Moyenne 0,5 à1 LSB	Moyenne à élevée (8 à 16 bits)				
Flash	Elevée (ns , µs)	Moyenne 0,5 à1 LSB	Faible à élevée (4 à 10 bits)				


56

Courbe de répartition des performances



57

Architectures possibles d'une chaîne d'acquisition




Avantages : 1 seul CAN, 1 seul S/H solution la plus économique et la plus répandue

Inconvénients : solution la moins performante, pas d'acquisition synchrone possible

58

Architectures possibles d'une chaîne d'acquisition

La partie contrôlée de la chaîne peut prendre plusieurs formes :




Avantages : acquisition simultanée (synchrone) possible, plus rapide, ou à l'inverse, CAN nécessaires moins rapides, S&H peut-être non nécessaires, chaque voie peut-être adaptée au capteur, voies déportées près des sources, transmission numérique…

Inconvénients : coût !

59

Architectures possibles d'une chaîne d'acquisition

Autre solution :



Avantages : 1 seul CAN donc moins cher, mais le CAN doit être plus rapide, acquisition synchrone possible, ou échantillonnage d'une voie pendant blocage et conversion d'une autre

Inconvénients : coût si CAN performant

60


Application : carte d'acquisition PCI9112

Card	Description
PCI-9112	110K A/D Multiple Function DAS Card


- 32-bit PCI bus
- 12-bit analog input resolution
- On-board A/D FIFO memory
- Auto-scanning channel selection
- Up to 110KHz A/D sampling rates
- 16 single-ended or 8 differential analog input channels
- Bipolar or unipolar input signals
- Programmable gain of x0.5, x1, x2, x4, x8
- On-chip sample & hold
- Two 12-bit monolithic multiplying analog output channels
- 16 digital output channels
- 16 digital input channels
- 3 independent programmable 16-bit down counter
- Three A/D trigger modes: software trigger, programmable pacer trigger, & external pulse trigger
- Internal DC-to-DC converter for stable analog power source

61

Application : carte d'acquisition PCI9112



Carte à interface PCI



Architecture générale

62

Application : carte d'acquisition PCI9112

Analog Input (A/D)	
Converter	ADS774, successive approximation type
Input Channels	16 single-ended or 8 differential
Resolution	12-bit
Input Range	(Software controlled) Bipolar:±10V, ±5V, ±2.5V, ±1.25V Unipolar: 0~10V, 0~5V, 0~2.5V, 0~1.25V
Conversion Time	8 µsec
Overvoltage protection	Continuous ±35V maximum
Accuracy	Gain=1: 0.01% of FSR ±1 LSB Gain=2.4: 0.02% of FSR ±1 LSB Gain=8: 0.04% of FSR ±1 LSB
Input Impedance	10 MW
Trigger Mode	Software, Pacer, and External trigger
Data Transfer	Program control, Interrupt, Bus mastering

63

Application : carte d'acquisition PCI9112

Analog Output (D/A)	
Output Channel	2 double-buffered analog output channels
Resolution	12-bit
Output Range	Internal reference: (unipolar) 0~5V or 0~10V External reference: (unipolar) max. +10V or -10V
Converter	AD DAC7541 or equivalent, monolithic multiplying
Settling Time	30 µsec
Linearity	±1/2 bit LSB
Output driving	±5mA max

Programmable Counter	
Device	8254
A/D pacer	32-bit timer (two 16-bit counter cascaded together with a 2MHz time base
Counter	One 16-bit counter with a 2MHz time base


64

Exemple : Système de localisation par hybridation INS/GPS


Navigation pour véhicules terrestres

Contraintes :
précision+calcul
Problème algorithmique

- Algorithme de reconstruction de trajectoires
- Base de données multicapteurs à partir des expérimentations



Véhicule




Enregistrement des données réel (RTMAPS)

Prototype d'hybridation INS-GPS par le Filtre de Kalman









Validation de l'approche dans des situations réelles

Trouver une instance d'architecture

Respecter les contraintes temps/Embarquabilité, Solution flexible et paramétrable

AAA Sur cible FPGA : Soft Core NIOS






- Implémentation sur architecture reconfigurable
- Validation sur table / sur Archi réelle

Exemple : Système de localisation par hybridation INS/GPS


Test au niveau de l'Univ. Paris Sud (véhicule PICAR)

Trajectoire 1






Tracé de trajectoire 1



Tracé du résultat d'hybridation INS-GPS

Trajectoire 2






Tracé du résultat d'hybridation INS-GPS

Instrumentation : Briques technologiques, matérielles ou logicielles

Du capteur aux architectures de calcul

Capteurs intelligents


Capteur[1] intelligent Tri-axes (6 DoF) Accéléromètre-Gyromètre sur bus CAN
Hybridation de données multi-capteurs GPS-Inertiel pour la navigation



Calculateurs multi-cœurs hétérogènes

Calculateurs[2,3] multi-cœurs pour flottes de véhicules

→Optimiser les échanges



(2) Tri Cores :
ARM Linux+FPGA+ARM M3

Architectures à 3 facettes


1. Acquisition → création de base de données
2. Contrôle-commande →conduite automatique
3. Entrée de Simulateur → Rejouer ou HIL



(3) Data Logger
BECK/FPGA/HC12

- **Objectif**
  - Optimiser l'efficacité en prévision des briques de demain
- **Contraintes**
  - Méthodologies Instrumentation/Adéquation Algorithme Architecture
  - Faible encombrement (véhicules motos)

Quelques plateformes



Véhicules instrumentés




Moto Automatisée



DataLoger embarqué







Robot






Simulateurs


Partie II

Bus – Entrées/sorties - DMA



Introduction

Architecture d'un système informatique



Introduction

Entre deux machines, la transmission peut s'effectuer de différentes manières, elle est caractérisée par :

- Le sens des échanges
- Le mode de transmission : nombre de bits envoyés
- La synchronisation entre émetteur et récepteur

Modes de transmission :

- Parallèle
- Série
- Transformation parallèle - série
- Synchrone
- Asynchrone

71

Introduction

Protocole de communication

Un protocole est un langage commun utilisé dans le domaine de la communication pour échanger des données.

Un protocole permet de :

- Initier la communication
- Échanger les données
- Contrôler les erreurs
- Gérer le début et la fin d'une communication

Transmission simultanée de données

La transmission de données est simple lorsque seules deux machines sont en communication, ou lorsque l'on envoie une seule donnée.

Dans le cas contraire il est nécessaire de mettre en place plusieurs lignes de transmission ou bien de partager la ligne entre les différents acteurs de la communication. Ce partage est appelé multiplexage.

72

Transmission en bande de base

Lignes balancées, polarité des signaux :

Dans une liaison par une paire de conducteurs, on dit que la ligne est :

- Balancée si les deux fils portent le même courant.
- Non balancée si non: c'est le cas du câble coaxial ou de la liaison RS-232, où un des conducteurs est à la masse.


Le signal électrique a une des trois caractéristiques suivantes :

Unipolaire
Le signal possède toujours la même polarité (exemple : 1V pour 0 et 3V pour 1).


Polaire
Le signal évolue entre deux niveaux de valeurs égales et de signe opposé. La polarité indique l'état logique (exemple : 0=+3V et 1= -3V).

Bipolaire
Le signal varie entre trois niveaux dont deux de polarité opposée (exemple: 0V=0, +3V=1 et -3V=1). Un état logique correspond donc à deux polarités différentes d'où le nom.

Code bipolaire



Code unipolaire



73


Transmission en bande de base

Nécessité de codage

Le signal binaire peut être transmis tel quel est en bande de base (codage unipolaire).

Problèmes :

- Le message de données est de valeur moyenne 1/2 et contient donc une composante continue.



- Les amplificateurs répartis le long de la ligne filtrent les très basses fréquences : une longue suite de 1 devient indiscernable d'une longue suite de 0.
- Difficile de garder les horloges synchronisées lorsque la valeur binaire ne change pas.

Codage en bande de base

On utilise donc un codage permettant de construire un signal en bande de base dont le spectre et les caractéristiques soient plus adaptés à la transmission sur ligne :

- Choix du temps élémentaire (pour adapter à la bande passante du canal)
- Grande variété de codages :


Tout-ou-rien, RZ, NRZ, Manchester, …

74

Transmission en bande de base


Code tout-ou-rien

Le signal est transmis tel quel :
– Pb1 : composante continue non nulle = échauffement par effet Joule
– Pb2 : pas de distinction entre une succession de 0



Code NRZ (*Non Return to Zero*)

Le signal est transmis avec une simple transposition en tension
La transmission résout les problèmes précédents mais :
– Pb1 : désynchronisation possible sur des longues séquences identiques
– Pb2 : Dépendance vis-à-vis de la polarité




75

Transmission en bande de base

Code NRZI (*Non Return to Zero Inverted*)


Le signal ne change pas d'état si 1, change d'état si 0



Remarque : NRZI est le codage utilisé pour la communication USB

Code RZ (*Return to Zero*)

- Si 0, V=0 sur la période
- Si 1, V=1 front montant en début de période, front descendant en ½ période




76

Transmission en bande de base


Code bipolaire

- Si 0 alors V = 0 sur la période
- Si 1 alors V = alternativement + A et – A sur la période
  - – Indépendant de la polarité,
  - – Problème de désynchronisation et de détection de transmission



Code Miller

- Une transition à la demi-période si 1
- Une transition à la fin de la période si 0 si le bit suivant est également 0





77

Transmission en bande de base

Code biphase ou Manchester

XOR entre les données et l'horloge
  – Indépendant de la polarité,






Remarque : Manchester est le codage utilisé pour Ethernet à 10 Mbit/s

Code Manchester différentiel


- Une transition systématique à la demi-période
- Une transition au début de la période si 0, pas de transition si 1



78

Constitution d'une liaison

Les machines d'extrémités DTE possèdent chacune un équipement relatif au support physique auxquelles elles sont reliées, appelé **DCE.**
On nomme circuit de données l'ensemble constitué des *DCE* de chaque machine et de la ligne de transmission



DTE: Data Terminal Equipment : Equipement Terminal de Traitement de Données (ETTD)
DCE: Data Communication Equipment : Équipement Terminal de Circuit de Données (ETCD)


79

Modes de transmission

Liaison simplex

C'est une liaison dans laquelle les données circulent dans un seul sens, c'est-à-dire de l'émetteur vers le récepteur. Ce genre de liaison est utile lorsque les données n'ont pas besoin de circuler dans les deux sens.

Exemple : de l'ordinateur vers l'imprimante ou de la souris vers l'ordinateur.




80


Modes de transmission

Liaison half-duplex

Appelée aussi liaison semi-duplex, elle caractérise une liaison dans laquelle les données circulent dans un sens ou l'autre, mais pas les deux simultanément.

Avec ce genre de liaison chaque extrémité de la liaison émet à son tour.
Ce type de liaison permet d'avoir une liaison bidirectionnelle utilisant la capacité totale de la ligne.







81

Modes de transmission

Liaison full-duplex

Elle caractérise une liaison dans laquelle les données circulent de façon bidirectionnelle et simultanément. Chaque extrémité de la ligne peut émettre et recevoir en même temps : la bande passante est divisée par deux pour chaque sens d'émission des données si un même support de transmission est utilisé pour les deux transmissions.





82

Modes de transmission : Synchronisations

Problèmes de synchronisations

- Niveau bit
- Niveau mot (assemblage de bits)
- Niveau message (assemblage de mots)
- Vitesse de transmission

83

Bus de communication série : exemples

Exemples de bus pour la communication série

- **RS232 (faible coût, vitesse faible)**
- **RS422 (liaison point à point)**
- **RS485 (liaison multi-points)**
- **I2C (Inter Integrated Circuit)**
- **SPI (Serial Peripherical Interface)**
- **USB (Universal Serial Bus)**
- **CAN (Controller Area Network)**
- FireWire
- InfiniBand (très haute vitesse, comparable au PCI)
- Serial Attached SCSI
- Serial ATA
- PCI Express

84

Normalisation des jonctions

3 organismes de normalisation :

- CCITT : Comité Consultatif International des Téléphones et Télégraphes.
- ISO : International Standardisation Organisation.
- EIA : Electrical Industry Association.

Normes principales :


Débits	Normes		
	Mécaniques	Electriques	Fonctionnelles
< 20 kbit/s	ISO 2110 DB25	CCITT **V28**	CCITT **V24**
		EIA RS232C	
> 20 kbit/s Réseau analogique	ISO 2593 DB34	CCITT **V11** EIA RS422 - RS485	CCITT **V24** RS449
> 20 kbit/s Réseau numérique	ISO 4903 DB15	CCITT V11 EIA RS422 - RS485	CCITT X21

85


Norme Électrique V28 (RS232)

Pour chaque signal, le support est un fil référencé par rapport à la masse. La norme permet d'adapter les signaux logiques (TTL ou CMOS).

1 logique = 5V devient une tension comprise entre -3V et -25V.
0 logique = 0V devient une tension comprise entre +3V et +25V.



Principales caractéristiques électriques de la norme V28 :



Circuit de jonction équivalent de la norme V28.

Caractéristiques	Min.	Max.
Tension du générateur en circuit ouvert (V_0)		±25 V
Courant de sortie en court-circuit (I_0)		0.5 A
Tension de charge en circuit ouvert (E_L)		±2 V
Tension de jonction sur charge R_L pour E_L=0 (V_I)	±5 V	±15 V
Résistance de charge (R_L)	3 kΩ	7 kΩ
Capacité parallèle (C_L)		2500 pF
Support	1 fil	
Vitesse	20 kbit/s	
Longueur de câble	50 m	

86

Norme V11 (RS422 et RS485)

- Le support de transmission est différentielle.
- Deux fils correspondant à des niveaux complémentaires sont donc utiles pour chaque signal
- Pour la RS485, des circuits trois états permettent des liaisons multipoints.

Principales caractéristiques électriques de la norme V11 :

Caractéristiques	Min.	Max.
Tension du générateur en circuit ouvert (V_{AB})		±6 V
Courant de sortie en court-circuit (I_0)		150 mA
Résistance interne du générateur	50 Ω	100 Ω
Résistance de charge (R_L)	100 Ω	
Capacité parallèle (C_L)		2500 pF
Support	Paire différentielle	
Vitesse	10 Mbit/s	
Longueur de câble	10m - 1km	

87

Norme Fonctionnelle V24 (RS232 et RS449)

La norme V24 définit les caractéristiques fonctionnelles de la jonction ETTD-ETCD pour un connecteur DB25. Elle est fonctionnellement équivalente à la norme RS232.

Signaux de jonction : norme V24


V24	Appellation CCITT V24	Abr.	RS232	Abr.	25 br.	9 br.	Sens
101	Terre de Protection	TP	Protective ground	PG	1		
102	Terre du Signal (0V)	TS	Signal Ground	SG	7	5	
103	Emission de Données	ED	Send Data	SD	2	3	S
104	Réception de Données	RD	Receive Data	RD	3	2	E
105	Demande Pour Emettre	DPE	Request To Send	RTS	4	7	S
106	Prêt A Emettre	PAE	Clear To Send	CTS	5	8	E
107	Poste de Données Prêt	PDP	Data Set Ready	DSR	6	6	E
108.2	Terminal Données Prêt	TDP	Data Terminal Ready	DTR	20	4	S
109	Détecteur de Porteuse	DP	Data Carrier Detect	DCD	8	1	E
125	Indicateur d'Appel	IA	Ring Indicator	RI	22	9	E

88

Échange de données : Norme V24

Les signaux mis en jeu lors de la communication :

- TD (Transmit Data:103) et RD (Receive Data:104)
- DTR (Data Terminal Ready:108) et DSR (Data Set Ready 107) pour la connexion de ligne
- RTS (Request To Send:105) et CTS (Clear To Send:106) pour la validation de l'émission
- DCD (Data Carrier Detect:109) pour la validation de porteuse



Liaison normalisée ETTD-ETCD dans la norme V24

89

Échange de données : Norme V24

Phases de l'établissement d'une liaison entre un système émetteur A et un système récepteur B :

Phase 1 : Connexion de ligne sur les systèmes A et B. Les signaux DTR et DSR peuvent être validés suite à une procédure de réponse automatique transmise par le signal RI (Ring Indicator: 125).

Phase 2 : Validation de l'émission sur A (RTS=0 et CTS=0). L'ETCD A émet une porteuse sur la ligne.

Phase 3 : Détection de porteuse par l'ETCD B (DCD=0).


Phase 4 : Transmission de données.

Phase 5 : Arrêt de l'émission par A (RTS=1 et CTS=1).

Phase 6 : Déconnexion de la ligne sur A et B (DTR=1 et DSR=1).

90

Échange de données : Norme V24




Établissement de la liaison entre deux systèmes A et B avec la norme V24

91

Échange de données : Norme V24

- La norme V24 ne permet qu'un câblage entre un ETTD et un ETTD .
- On peut connecter deux ETTD directement entre eux.

Exemple : deux PC reliés par liaison série, type RS232



Liaison ETTD-ETTD 3 fils

92

Échange de données : Contrôle de flux

Problème : Fiabilité en transmission haut débit
Exemple : transmission 3 fils

- A 9600 Baud, la transmission de 8 bits de données nécessite l'envoie de 10 bits minimum :
  8 bits + 1 bit de start +1 bit de stop
- Si l'un des équipements envoie des données en permanence :
  9600 Baud/10 bits = 960 caractères/ seconde
- L'équipement de réception doit extraire et traiter 1 caractère toute les millisecondes.

→ Peu de systèmes sont capables de traiter l'information à cette vitesse

- Dans ces systèmes, les interruptions peuvent être masquées pendant plusieurs centaines de millisecondes interdisant la prise en compte de l'interruption UART signalant la présence d'un caractère dans le buffer de réception.
- Les caractères reçus sont écrasés au fur et à mesure par les nouveaux arrivants.

Solutions

Utilisation du protocole de gestion du flux matériel (RTS/CTS) ou logiciel (XON/XOFF) et des UART intégrant des buffers.

93

Échange de données : Contrôle de flux

Contrôle de flux logiciel XON/XOFF


- Le protocole utilise 2 caractères de contrôle XON (caractère 17 de la table ASCII ou Ctrl-Q) et XOFF (19 ou Ctrl-S).
- Lorsque le récepteur ne peut plus recevoir et traiter les données, il envoie XOFF à l'émetteur (lui demandant un arrêt de transmission).
- Dès que le récepteur est à nouveau prêt, il envoie XON
- Seul l'émetteur "écoute" les XON et XOFF mais pas le récepteur, il est donc possible de transmettre des données brutes, contenant des 0x11 (XON) et 0x13 (XOFF) de l'émetteur vers le récepteur
- La liaison ne nécessite que 3 fils, et convient particulièrement aux microcontrôleurs qui implémentent rarement le contrôle de flux matériel par RTS/CTS (liaison 5 fils).

94

Échange de données : Contrôle de flux

Contrôle de flux matériel RTS/CTS

- On peut simuler une liaison complète en rebouclant certains signaux d'un même ETTD
- 2 signaux (RTS/CTS) supplémentaires servent à assurer le contrôle du flux de transmission.
- Ils permettent au récepteur de signaler qu'il n'est pas prêt à recevoir d'autres données



Liaison ETTD-ETTD 5 fils


RTS : Ready To Send
CTS : Clear To Send

95

Échange de données : Contrôle de flux

Contrôle de flux matériel RTS/CTS

1) L'émetteur positionne RTS à 0 : c'est la requête d'émission
2) Le récepteur positionne CTS à 0 : il est près à recevoir.
3) L'émission commence
4) L'émetteur signale la fin d'émission (il redemandera une émission en 6)
5) Le récepteur accepte, en repassant CTS à l'état 1, une autorisation sera possible plus tard (8)
6) L'émetteur fait une nouvelle requête d'émission
7) Elle n'est pas prise en compte tout de suite car le récepteur est occupé...
8) Le récepteur est de nouveau prêt et accepte la requête
9,10...) la suite est identique à 3,4 5




96

Échange de données : Contrôle de flux

Contrôle de flux matériel RTS/CTS

Une liaison à 5 fils et une liaison à 7 fils permettent de prendre en compte les signaux de validation entre les deux ETTD.



Liaison ETTD-ETTD 7 fils


DTR : Data Terminal Ready
DSR : Data Set Ready

Les signaux DTR/DSR servent à contrôler l'état de la liaison pour savoir si quelqu'un est à l'autre bout de la liaison.

97

Mise en œuvre d'une interface série: UART 8250

UART : Universal Asynchronous Receiver Transmitter
USART : Universal Synchronous /Asynchronous Receiver Transmitter



Registres émission/réception circuit 8250 INTEL

98

Accès aux registres du 8250

Le 8250 possède 11 registres et 3 bits d'adresses (A0, A1 et A2)
→ plusieurs registres doivent se partager la même adresse.

Selon l'état de DLAB (Divisor Latch Access Bit = bit de poids fort du registre LCR), on a accès soit au registre d'émission/réception, soit au diviseur d'horloge, soit au masque d'interruptions.

DLAB	A2	A1	A0	registre
0	0	0	0	**RBR** : Receiver Buffer Register, registre de réception (accessible seulement en lecture)
0	0	0	0	**THR** : Transmitter Holding Register, registre d'émission (accessible seulement en écriture)
1	0	0	0	**DLL** : Divisor Latch LSB, octet de poids faible du diviseur d'horloge
1	0	0	1	**DLM** : Divisor Latch MSB, octet de poids fort du diviseur d'horloge
0	0	0	1	**IER** : Interrupt Enable Register, registre d'autorisation des interruptions
X	0	1	0	**IIR** : Interrupt Identification Register, registre d'identification des interruptions
X	0	1	1	**LCR** : Line Control Register, registre de contrôle de ligne
X	1	0	0	**MCR** : Modem Control Register, registre de contrôle modem
X	1	0	1	**LSR** : Line Status Register, registre d'état de la ligne
X	1	1	0	**MSR** : Modem Status Register, registre d'état du modem
X	1	1	1	**SCR** : Scratch Register, registre à usage général

99

Exemple : Transmission série RS232

RS : Recommanded Standard (apparu en 1960)

- Standard d'interface de transmission de données en série entre équipements
- Permet des communications bi-directionnelles synchrone et asynchrone
- Défini :
  - les niveaux de tensions correspondant aux 1 et aux 0
  - le brochage des connecteurs
  - la fonction de chacun des signaux
  - un protocole d'échange des informations


Tension	**Etat**
-Vmax à -3V	1 logique, attente
-3V à 3V	zone interdite, afin d'éliminer les problèmes dûs aux bruits sur la ligne
3V à Vmax	0 logique, actif

Version de la norme	**Vmax**
RS232	48V
RS232A	25V
RS232B	12V
RS232C	5V

100

Exemple 1 : Transmission série RS232

Transmission du caractère 'E' (code ASCII 45H = 01000101B)




• L'état 1 correspond à une tension **négative comprise entre -9 et -15 V, l'´etat 0 à** une tension **positive comprise entre +9 et +15 V. Au repos, la ligne est à l'´etat 1** (tension négative)
• Le **bit de start marque le début de la transmission du caractère**
• Les **bits de données sont transmis l'un après l'autre** en commençant par le bit de **poids faible**. Ils peuvent être au nombre de 5, 6, 7 ou 8. Chaque bit est maintenu sur la ligne pendant une durée déterminée T. L'inverse de cette durée donne la fréquence ou **vitesse de transmission.** Les vitesses normalisées sont : 50, 75, 110, 134.5, 150, 300, 600, 1200, 2400, 4800, 9600 bits/s
• Le **bit de parité** (facultatif) est un bit supplémentaire dont la valeur dépend du nombre de bits de données égaux à 1. Il est utilisé pour la détection d'erreurs de transmission
• Le **bit de stop marque la fin de la transmission du caractère**


101

Exemple 2 : RS422-RS485, connexion physique

Transmission différentielle, point à point



Transmission différentielle, multipoints



102

Comparatif

Interface	Format	Nombre de composants	Distance Max. (ft)	Vitesse Max. (bit/s)
RS-232	**Série Async.**	**2**	**50 – 100**	**20K (120K, 250K & 1M** with drivers**)**
USB 2.0	**Série Async.**	**127**	**16**	**USB 1.0 12 M USB 2.0 480M**
RS-422	**Série Async.**	**1 driver 1 receiver**	**4000**	**10M**
RS-485	**Série Async.**	**256 transceivers**	**4000**	**10M (50M** with drivers**)**
Firewire	**Série isochr. (Intervalles de temps égaux)**	**63**	**15**	**1394a 400 M 1394b 800M**

103

Exemple

On souhaite transmettre des données d'un calculateur **A** vers un calculateur **B**, au travers d'une ligne série en respectant le protocole RS232. Le calculateur **A** doit envoyer au calculateur **B** ***x*** octets de données toutes les 5 ms. La vitesse de transmission de cette ligne série est de **V** bits/s.

1. Calculer l'expression du temps de transmission des ***x*** octets.
2. Déduire l'inégalité nécessaire pour respecter le cahier des charges.
3. Application numérique : si x = 64 et V= 28800, est ce que le cahier des charges est respecté ?

104

Partie II

Bus – Entrées/sorties - DMA

Bus I²C




Bus I2C : Interconnexion d'unités

I²C (Inter Integrated Circuit) développé au début des années 80 par **Philips semiconductors**

2 lignes pour toutes les unités :
- **SCL** : Horloge
- **SDA** : Donnée


Transmission :
- Multipoint
- Synchrone
- Par paquet



Le protocole I²C définit la succession des états logiques possibles sur SDA et SCL, et la façon dont doivent réagir les circuits en cas de conflits

Transmission synchrone : Bus I2C

- Bus inter-circuits
- Courte distance (~1 m)
- Multi-maîtres
- Multi-esclaves
- Horloge fournie par le maître
- Bus collecteur ouvert
- Transmission à 100 kbits/s (normal), 400 kbits/s (fast)



Périphérique sur bus I2C

Autres bus bifilaires :

- Le CBus de Philips (ancêtre du bus I²C)
- Le bus SPI de Motorola.
- Le µWire de National SemiConductor.
- Le 1-Wire de Maxim-Dallas.

107

Bus I2C : Définitions

- Maître (master) :
  - Unité qui émet l'horloge, initie et termine le transfert
  - Fournit l'adresse de l'esclave sélectionné et le sens de transfert du cycle
- Esclave (slave) :
  - Unité sélectionnée pour le transfert par un maître
  - Il reçoit l'adresse et le sens du transfert
  - Quittance, s'il est l'unité sélectionnée
- Système multi-maître (multimaster system) :
  - Système où plusieurs maîtres peuvent prendre le bus sans corrompre les données
- Arbitrage (arbitration)
  - Procédure pour prendre le bus si plusieurs maîtres désirent le faire en même temps


108

Bus I2C : Définitions

- Emetteur
  - Unité qui transmet une donnée sur le bus
  - Ecriture : l'émetteur est le maître
  - Lecture : l'émetteur est l'esclave
- Récepteur
  - Unité qui reçoit une donnée sur le bus
  - Ecriture : le récepteur est l'esclave
  - Lecture : le récepteur est le maître
- Synchronisation
  - Méthode pour synchroniser l'horloge entre plusieurs circuits

109

Bus I2C : Exemple d'utilisation PCA9544



- Extension de ports I/O par simple bus série :
  Port //, convertisseur A/D, D/A, mémoire RAM, EPROM, EEPROM, etc…
- Exemple d'utilisation : Chaîne Hi-Fi, TV, etc…

110


Bus I2C : Gestion du bus

Prise de contrôle du bus


Condition de départ et d'arrêt :

- START : SDA passe à 0, SCL reste à 1
- STOP : SDA passe à 1, SCL reste à 1

Le circuit, après avoir pris le contrôle du bus, devient le maître et génère le signal d'horloge.



Condition de transmission d'une donnée :
SDA doit rester stable durant le niveau Haut de SCL




111

Bus I2C : Gestion du bus

Transmission d'un octet

- Le maître applique sur SDA le bit de poids fort D7
- Il valide ensuite la donnée en appliquant un niveau '1' sur la ligne SCL.
- Lorsque SCL revient à '0', il recommence l'opération avec D6…jusqu'à la transmission complète de l'octet.
- Il envoie ensuite un bit ACK à '1' tout en scrutant l'état réel de SDA.
- L'esclave doit alors imposer un niveau '0' pour signaler au maître que la transmission s'est effectuée correctement.
- Le maître voit le '0' (collecteur ouvert) et peut alors passer à la suite.




- SCL : Horloge imposée par le maître.
- SDAM : Niveaux de SDA imposés par le maître.
- SDAE : Niveaux de SDA imposés par l'esclave.
- SDAR : Niveaux de SDA réels résultants.

112

Bus I2C : Gestion du bus

Transmission d'une adresse

- Plusieurs composants peuvent être connecté sur un bus I²C,
- Nécessité de définir pour chaque composant une adresse unique,
  L'adresse d'un circuit est codée sur 7 bits,
- L'adresse est transmise sous la forme d'un octet au format particulier :
  - Les bits D7 à D1 représentent les adresses A6 à A0
  - Le bit D0 est remplacé par le bit de R/W (lecture/écriture)
- Le bit d'acquittement ACK fonctionne comme une donnée, il permet au maître de vérifier si l'esclave est disponible.




Les adresses 00000XXX et 111111XX sont réservées à des modes de fonctionnement particuliers.

Bus I2C : Gestion du bus

Écriture d'une donnée


- 1er octet :
  - Adresse destinataire 7 bits
  - Mode écriture/lecture 1 bits
- Acknowledge (quittance)
- Le nombre maximale de circuits est de 128



Bus I2C : Gestion du bus

Lecture d'une donnée


- 1er octet :
  - Adresse destinataire 7 bits
  - Mode écriture/lecture 1 bits
- Acknowledge (quittance)
- Le maître positionne ACK à 0 pour continuer la lecture ou à 1 pour arrêter la transmission



Maître — Maître — Esclave — Émetteur esclave — Récepteur maître

Bus I2C : Gestion du bus

Autres accès



S Start
P stoP
A Acknowledge
NA No Acknowledge

R/W Read si 1, Write si 0

Bus I2C : Gestion de conflits


Prise de contrôle du bus

- Vérifier que le bus est libre
- Condition d'arrêt envoyée depuis au moins 4,7 µs
- Prise de contrôle effectif, mais vérification de l'état des lignes SDA et SCL. Plusieurs cas :
  - Différents maîtres envoient les mêmes données en même temps : aucun conflit, cas rare
  - Un maître impose un '0' : il relira obligatoirement un '0' et continuera à transmettre
  - Un maître cherche à appliquer un '1' sur le bus
    - S'il lit '1', il continue à transmettre
    - S'il lit '0', un autre maître a pris la parole en même temps : il perd l'arbitrage, arrête d'émettre, mais continue à lire

117

Bus I2C : Gestion de conflits

Arbitrage multi-maîtres



Collecteur ouvert & relecture données transmise :

- SCL activé par tous les maîtres → '0'
- Mise de l'adresse destination SDA (msb → lsb)
- Dès que tous relâchent la ligne → '1'
- Tant qu'une adresse destination a un bit à '0', le maître correspondant continue la transmission


118

Bus I2C : Spécificités

Adresse réservées

Adresse	Fonction	Description
0000 000**0**	Appel général	Après l'émission d'un appel général, les circuits ayant la capacité de traiter ce genre d'appel émettent un acquittement. Le deuxième octet permet de définir le contenu de l'appel.
0000 000**1**	Réservé	Octet de START (utilisé pour synchroniser les périphériques lents avec les périphériques rapides.)
0000 011**0**	RESET	Remet tout les registres de circuits connectés dans leur état initial (Mise sous tension). Les circuits qui le permettent rechargent leur adresse d'esclave.
0000 001**x**	Début d'adressage protocole CBus	L'émission de cet octet permet de rendre sourd tout les circuits I²C présent sur le bus. A partir de ce moment, on peut transmettre ce que l'on désire sur le bus. Le bus repasse en mode normal lors de la réception d'une condition d'arrêt.
0000 010x		Réservé pour d'autres protocoles.
0000 011**x**		Réservé pour un usage futur.
0000 1xx**x**		Passage en **High-speed mode (Hs-mode)** (3.4 Mbit/s)
1111 0xx**x**		Utilisé en adressage 10bits.

Bus I2C : Interface, exemple PCF8574 port //



Ancien circuit !
Nouveaux :
PCF 9553..9558

- Port parallèle 8 bits P7..P0
- 8 adresses sélectionnables par 3 entrées A2..A0
- 4 bits d'adresse fixes '0100'

Bus I2C


Remarque :

Sur un bus I2C, les données peuvent transiter à la vitesse de 100 Kbits/s.

Cependant, il n y a que la moitié environ des ces données qui sont utiles : le reste, ce sont des adresses, des conditions et signaux de contrôle de la communication !!!

121

Bus I2C : Exemple 1



Ce chronogramme donne les signaux SCL et SDA du bus I2C dans le temps.

- Décrire de manière textuelle la trame I2C.
- Indiquez les adresses des esclaves qui ont répondu ainsi que l'action sollicitée.

122

Bus I2C : Exemple 2

On souhaite transmettre vers un esclave de type EEPROM (16koctets) pour y écrire un bloc de 32 octets à partir de l'adresse 1000h dans sa mémoire.
La procédure consiste à envoyer l'identifiant I2C (avec le bit W/R à 0) suivi de l'adresse (notée X) mémoire sur 2 octets pour préciser la case mémoire à écrire dans l'EEPROM. On désignera par Xh et Xl, les 2 octets de l'adresse (X= Xh*256+Xl).

On décide de réaliser cette opération en respectant l'algorithme suivant :

Répéter 32 fois
S, (IDENT_I2C,W) , a, Xh, a,Xl,a, DATAI, a, P;
Incrémenter X;
Fin répétition

- Indiquez le nombre total de bits nécessaire pour écrire les 32 octets utiles dans l'EEPROM.
- Proposez une solution plus intéressante, en considérant que le registre d'adressage des octets de l'EEPROM est auto incrémenté à chaque écriture (ou lecture).
- Précisez le gain obtenu.

123

M2 Systèmes Embarqués et Traitement de l'Information (SETI)
Option : Informatique Industrielle

Partie II


Bus – Entrées/sorties - DMA

Bus SPI
(Serial Peripherical Interface)

124

Bus SPI : architecture

CLK :CLOCK
MISO : Master In Slave Out
MOSI : Master Out Slave In
SELx : Sélection du boîtier



125


Bus SPI : architecture

Quatre fils dont trois communs à tous les boîtiers

- Une horloge : CLK (max 250 MHz)
  « Synchrone »
- MISO : Master In / Slave Out
  De l 'esclave vers le maître
- MOSI : Master Out / Slave In
  Du maître vers l 'esclave
- Un fil de sélection de boîtier : SELx

126

Bus SPI : architecture



Architecture du circuit d'interfaçage

127

Bus SPI : programmation

1 : Activer le port S.P.I

2 : Choisir le mode Maître ou Esclave
(en général Maître sur un µC)

3 : Choisir la vitesse de transfert
par rapport à celle de l 'Esclave

4 : Charger le registre S.P.I

5 : … 40 µS à 200 KHz

6 : Attendre le positionnement d'un drapeau (flag)
de fin de transfert ou l'activation d 'une interruption (Flag)

7 : Charger le contenu du registre S.P.I

128

Bus pour l'embarqué

Les constructeurs de SOC s'orientent depuis quelques années vers l'utilisation de bus génériques : protocoles de transferts de données bien définis.

Les grands acteurs du système sur puce emploient ce type d'architecture avec chacun une solution propriétaire :


- ❑Core Connect de IBM
- ❑AMBA de ARM
- ❑AVALON de ALTERA
- ❑WHISBONE de OpenCores

129

Bus pour l'embarqué

Exemple : proposition AMBA de ARM :

Advanced Microcontroller Bus Architecture



Bus Système : AHB ou ASB
bus rapide, multi-maître, transferts pipelines ou en mode burst, priorité sur les transferts

Bus Périphérique : APB
bus adapté à la connexion de périphériques "lents", Non-pipeline, pas de priorité, optimisé en consommation

Interfaces entre bus : Bridges

130

Architectures CPU/Mémoire/E-S


- Un ordinateur a cinq composantes de base: le processeur, la mémoire, les modules entrées/sorties, les périphériques et les bus. Il y a une multitude de façon d'agencer tous ces éléments entre eux. Chacune de ces façons est une architecture qui a ses avantages et ses inconvénients.

- Deux architectures sont essentiellement utilisées de nos jours: l'architecture de bus (avec hiérarchie de bus) et l'architecture de canaux.
- L'architecture de bus se retrouve habituellement dans les PCs.
- L'architecture de canaux est principalement utilisée par IBM pour les serveurs.

131

Architecture de Bus

- **Dans une architecture de bus, les modules d'E/S sont connectés sur des bus, reliés à d'autres par des contrôleurs de bus (souvent appelés interfaces ou ponts). Le processeur et la mémoire sont eux-mêmes sur des contrôleurs de bus.**
- **Les contrôleurs de BUS et les lignes de BUS doivent supporter le DMA et les interruptions d'un bus à l'autre. Il doit être toujours possible de faire des entrées/sorties programmées, par interruption ou avec DMA.**
- **Il existe une hiérarchie de bus.**
- **Plusieurs bus, de plus en plus lents, vont du processeur aux E/S principalement parce que les E/S ont des taux de transfert de données différents**
- **Les bus rapides doivent êtres courts afin de limiter les délais de propagation et les pertes d'énergie**



132

Description des Bus (1/3)

Quelques termes que l'on retrouve couramment dans la description de bus :

- Ligne dédiée. Ligne de bus réservée à une fonction unique.
- Ligne multiplexée. Ligne de bus qui peut avoir plusieurs rôles. Exemple : multiplexage temporel pour les lignes d'adresses et de données du 8086.
- Méthode d'arbitrage. La méthode d'arbitrage détermine qui contrôle le bus. Dans les systèmes simples, il n'y a que le CPU qui peut contrôler le bus et l'arbitrage est tout simple : le CPU contrôle toujours le bus ! Toutefois, lors de transfert par DMA ou lorsqu'il y a plusieurs CPU, il faut une convention pour savoir qui contrôle le bus: c'est la méthode d'arbitrage. Il y en deux types: centralisée (un arbitre décide qui contrôle le bus) et distribuée (les contrôleurs de bus s'échangent le contrôle à tour de rôle).
- Bus synchrone ou asynchrone. Dans un bus synchrone, une ligne du bus sert d'horloge. Dans un bus asynchrone, la vitesse de communication est préétablie et l'occurrence d'un évènement dépend des évènements survenus auparavant.
- Point à point ou multipoint. Un bus point à point est un bus sur lequel deux modules seulement sont connectés. Il y aura plusieurs modules sur un bus multipoint.
- Bloc ou Données en rafales (burst). Les données peuvent être échangées par blocs de taille fixes ou en blocs de tailles variables, en rafale.
- Protocole Série ou parallèle. Un bus série est un bus ou les bits sont transmis sur une seule ligne, un après l'autre. Sur un bus parallèle, plusieurs bits sont transmis simultanément.

133

Description des Bus (2/3)


- Pour tous les bus existants, une vitesse de communication maximale est toujours annoncée. Ce chiffre est toujours supérieur à la vitesse maximale réelle à laquelle peut se transférer les données d'un usager :
  - Des pertes de temps surviennent afin d'arbitrer les bus.
  - Des bits peuvent être ajoutés aux données brutes afin de détecter et/ou corriger des erreurs.
  - Des bits peuvent être ajoutés aux données afin d'assurer la synchronisation des messages
  - Des bits peuvent être ajoutés afin d'éviter de longues séquences de 1 ou 0 et/ou de limiter la puissance des harmoniques secondaires du signal transmis.
  - Il y a toujours un temps de latence au début d'une communication entre deux appareils.
  - Il est possible et même très probable que la communication ne puisse pas se faire à vitesse maximale pendant un intervalle de temps très long.
  - Les données des usagers sont presque toujours encapsulées dans plusieurs couches de protocole de communication. Les bytes de protocole ajoutés ont plusieurs fonctions comme identifier la source et la destination du message ou donner un numéro de référence au message.
  - La vitesse effective/réelle est la vitesse à laquelle les données d'un usager sont échangées sur un bus. Cette vitesse est souvent sensiblement inférieure à la vitesse maximale.
  - Certaines vitesses sont en bits/secondes (bps). D'autres sont en octets ou bytes par secondes.

134

Description des Bus (3/3)

- La majorité des bus à l'intérieur des ordinateurs modernes adoptent des protocoles série.
  - À très haute fréquence, les délais de transmission d'un signal électrique dans un fil court peuvent devenir considérable par rapport à la période d'un bit.
  - Lorsque plusieurs traces (fils électriques sur des PCBs) sont en parallèle, elles ne peuvent pas avoir la même longueur pour des raisons purement mécanique.
  - Des signaux électriques qui partent en même temps d'un transmetteur n'atteignent pas en même temps le receveur si les fils qui propagent les signaux n'ont pas la même longueur. À haute fréquence, il est possible que des bits d'un fil arrivent décalés par rapport au bits des autres fils. De ce fait, un bus parallèle est peu envisageable pour des fréquences supérieure à 1 GHz.
- Les BUS récents sont des bus avec plusieurs liens point à point
  - Si l'appareil A est relié à l'appareil B et que l'appareil B est reliée à l'appareil C, les messages de l'appareil A à l'appareil C seront reçus et retransmis par l'appareil B.
  - La bande passante d'un bus multipoint doit être répartie entre tous les appareils connectés sur le bus. Avec plusieurs liens point à point, la communication entre plusieurs paires d'appareils peut se faire simultanément.
- Les bits transmis sont encodés en mode différentiel
  - La différence de tension entre deux signaux propagés sur deux lignes différentes détermine la valeur d'un bit transmis. Des symboles différents sont transmis si la différence est positive ou négative.
  - Le bruit commun sur les deux lignes propageant le signal est éliminé lorsque la différence est effectué. Très robuste.
  - Lorsque la différence est nulle, le bit est invalide ou une autre information peut être transmise.


Bus d'un ordinateur (1/3)



Architecture possible des Bus d'un PC acheté en 2003

Bus d'un ordinateur (2/3)

Architecture de base des bus d'un PC



Architecture des Bus d'un PC acheté en 2015

137

Bus d'un ordinateur (3/3)

- Dans un ordinateur actuel, il existe plusieurs bus.
- Habituellement, le CPU communique avec ses caches sur un bus dédié, le back side bus (BSB). Il communique également avec la mémoire, la carte video et les E/S à partir du front side bus (FSB).
- Le chipset, du moins la partie nord, est responsable de router les échanges entre la mémoire et le CPU, la mémoire et la carte vidéo et le CPU et la carte vidéo. De larges quantités de données sont rapidement échangées dans cette partie de l'ordinateur, habituellement concentrée sur la carte mère. Le chipset est également responsable de la communication entre le CPU (ou la mémoire dans le cas de DMA) et les autres E/S par sa partie sud (pont ou bridge). Ces échanges sont plus lents et moins volumineux que dans la partie nord.
- Le bus PCI ou le bus PCI express est le principal bus sur lequel se connecte tous les modules d'E/S. Il s'y connecte habituellement le disque dur, les cartes réseaux, le port USB et d'autres bus plus lents. Dans certaines architectures on retrouve le clavier et la souris sur un bus ISA, plus lent que le bus PCI auquel il est connecté.
- Les architectures montrant l'architecture typique d'un PC ne sont que des exemples qui s'appliquent à quelques ordinateurs seulement. Ces architectures ne s'appliquent généralement pas aux serveurs, ni aux ordinateurs ayant plusieurs CPUs, ni aux ordinateurs n'ayant pas de bus ISA, … Comme les PCs d'aujourd'hui ont souvent plusieurs CPUs ou un CPU avec plusieurs noyaux (cores) : ces illustrations servent d'exemple seulement.

138

BUS PCI

- Le Bus PCI (Peripherical Component Interface) a été créé au début des années 1990 par Intel. Il a été rapidement mis dans le domaine publique (Open Source) afin d'en permettre la diffusion à large échelle. Depuis, il s'agit d'un standard qui est remplacé par le PCI Express.
- Le bus PCI a 32 lignes d'adresses et 32 ou 64 lignes de données. Pour avoir 64 bits de données, du multiplexage temporel est fait avec les 32 lignes d'adresses. Incluant ces lignes de données/adresses, le bus PCI a 120 lignes.
- Le bus PCI a une horloge de 66MHz (version 2.2), indépendante de l'horloge du CPU. Les données y sont transférées de façons synchrones à un débit pouvant aller jusqu'à 66MHz*64bits en parallèle, soit 4.224Gbit/s. Notez que la version originale du PCI avait une horloge de 33MHz et qu'il existe des versions à 133Mhz (PCI-X).
- Il y a un arbitre central sur le BUS PCI déterminant qui contrôle le bus. Il est possible de connecter plusieurs processeur à un seul bus PCI. Il est également possible de faire du DMA.
- Le bus PCI supporte les interruptions. Il a quatre lignes pour y connecter des contrôleurs d'interruptions et supporter le transfert d'Interrupt Acknowledge du CPU vers un périphérique.
- Les données sont transmises par bloc sur le bus PCI. Elles sont stockées dans un cache qui permet d'adapter la vitesse des modules d'E/S à celle du CPU.
- Il existe des chips simples et peu coûteux permettant d'attacher d'autres bus comme le bus ISA au bus PCI. Le bus a été conçu en tenant compte des autres bus existants.

139

BUS ATA (IDE), SCSI et SATA

- Les bus ATA (IDE), SCSI et SATA ont été créés afin de communiquer avec des disques durs.
- Le bus IDE (Integrated Disk Electronics) est le plus vieux, le moins performant et… le moins cher (Il s'agit du câble à ruban plat de 40 pins que l'on retrouve encore dans certaines machines).
- Le bus ATA (Advanced Technology Attachment) est du même type que le bus IDE, mais plus performant. Il utilise le même câble, mais à de plus hautes vitesses. Il existe plusieurs versions de ATA, ATA-1 étant la même chose qu'IDE.
- Le bus SCSI (Small/Smart Computer Standard Interface) a été créé afin de suppléer aux limitations du bus IDE (nombre de disques limité).
- Le bus SATA (Serial Advanced Technology Attachment) utilise un protocole série, contrairement au ATA ou au SCSI. Il est sorti en 2003-2004.

140

BUS ISA, AT, EISA, et VLBUS

- Le BUS ISA (Industry Standard Architecture) a été développé par IBM dans les années 1980 à 1981. Ce bus 8 bits (nombre de lignes de données) devait fournir un bus plus puissant que les quelques bits disponibles sur le port parallèle des PCs. Toutefois, il a été remplacé rapidement, en 1984, par une version 16bits, le bus AT. Le bus EISA (Extended ISA), également une version plus récente du bus ISA, est sur 32 bits.
- Le VLBUS (**V**ideo Electronics Standard Association **L**ocal **BUS**) a été créé dans les années 1990 pour supporter des cartes graphiques plus performantes.
- On ne retrouve pratiquement plus ces bus dans les ordinateurs modernes. Ils sont désuets, car ils ont tous été remplacés par le bus PCI. Seules quelques vieilles interfaces pratiques demeurent sur ces bus (port série et port parallèle sur le bus ISA !).

141

BUS PCI EXPRESS

- Le bus PCI EXPRESS a été créé par Intel en 2004 afin de remplacer le bus PCI trop encombré. Le bus PCI Express est un bus série transmettant en mode différentiel à 5Gbps. Il est possible de doubler, quadrupler la paire de fils utilisés pour passer à 10Gps ou 20Gbps. Il est aussi possible de multiplier le nombre de fils par 8 ou 16…
- Les bytes de données de l'usager sont codés sur 10 bits. 2 bits sont ajoutés essentiellement afin de détecter les erreurs. On parle d'encodage 8b/10b. Le PCI Express a aussi de nombreuses couches de communication qui ajoute une entête aux données de l'usager.
- Le bus PCI Express est Point à point. Plusieurs connections point à point étant potentiellement disponibles à partir du Chipset.

142

Architecture de Canaux (1/2)


- Dans l'architecture de canaux, le CPU n'exécute aucune instruction d'E/S. Une composante appelée *canal* se charge des E/S pour lui. Le canal d'E/S reçoit des requêtes du CPU et exécute des programmes contenus dans la mémoire afin de communiquer avec le périphérique. Une fois les données du périphérique mise en mémoire tampon, elles sont transférée dans la mémoire par DMA. On parle de canal, parce que le CPU ouvre une « voie » d'un périphérique à la mémoire. Cette « voie » est contrôlée par du matériel externe au CPU qui prend les données des périphériques et les place en mémoire. Ce matériel, capable d'exécuter des instructions, libère le CPU des tâches longues et fastidieuses reliées aux E/S.

- Il existe deux types principaux de canaux d'E/S: les canaux sélecteurs et les canaux multiplexeurs.
  - Un canal sélecteur contrôle plusieurs modules d'E/S haute vitesse. À tout instant, il est dédié au transfert des données d'un unique périphérique vers la mémoire.
  - Un canal multiplexeur contrôle plusieurs modules d'E/S « simultanément». Il répartit la bande passante entre chaque appareil habituellement basse vitesse pour aller chercher leur données à tour de rôle.

143

Architectures de Canaux (2/2)

Illustration d'un canal sélecteur



144


Partie II

Bus – Entrées/sorties - DMA

Entrées/sorties - DMA

Les Entrées/Sorties

Architecture d'un système informatique



Les Entrées/Sorties

- Entrées/Sorties (E/S, Input/Output) désigne l'ensemble des transferts de données qui permettent au CPU et à la mémoire de communiquer avec le restant du monde. Une entrée est une donnée allant du monde extérieur vers le CPU. Une sortie est une donnée allant du CPU vers le monde extérieur.
- Un périphérique est un appareil qui interagit avec le CPU et la mémoire. Certains périphériques sont branchés à l'intérieur de l'ordinateur (disques durs, carte réseau,…) alors que d'autres sont branchés sur des interfaces externes de l'ordinateur (clavier, écrans, souris, imprimantes, etc.).
- Les Entrées/Sorties proviennent des périphériques.
- Le traitement des E/S est complexe pour plusieurs raisons:
  - Les périphériques ont des modes de fonctionnement variés.
  - Les périphériques ont souvent leur propres formats de données.
  - Les périphériques ne vont pas à la même vitesse que le CPU. Beaucoup sont très lents par rapport à ce dernier alors que certains sont plus rapide…
- Pour chaque périphérique, il existe une unité spéciale appelée module d'E/S (I/O module) qui sert d'interface entre le périphérique et le CPU.

147

Modules d'Entrées/Sorties (1/2)


- Les modules d'E/S sont des interfaces entre le CPU et un périphérique spécifique. Ces modules sont habituellement appelés « contrôleur ». Par exemple, le module d'E/S servant d'interface entre le CPU et un disque dur sera appelé contrôleur de disque.
- Les modules d'E/S ont plusieurs fonctions :
  - Lire ou écrire des données du périphériques.
  - Lire ou écrire des données du CPU/Mémoire. Cela implique du décodage d'adresses, de données et de lignes de contrôle. Certains modules d'E/S doivent générer des interruptions ou accéder directement à la mémoire.
  - Contrôler le périphérique et lui faire exécuter des séquences de tâches.
  - Tester le périphérique et détecter des erreurs.
  - Mettre certaines données du périphérique ou du CPU en mémoire tampon afin d'ajuster les vitesses de communication.
- Il existe plusieurs techniques pour communiquer à partir du CPU/Mémoire vers un périphériques à travers un module I/O.

  Les trois principales techniques sont les E/S programmées, les E/S avec interruptions et le DMA.

148

Modules d'Entrées/Sorties (2/2)

- Le module d'E/S comprend de la mémoire tampon pour des données (sous forme de registres), une logique de contrôle pour décoder l'adresse et les lignes de contrôle (ou pour faire du DMA), et une ou plusieurs interfaces avec un ou plusieurs périphériques.
- Certains modules d'E/S sont très complexes (ex : DMA, support pour interruptions, programmes exécutés à l'intérieur du module, etc.).



149

Entrées/Sorties Programmées

- La technique d'E/S programmées consiste à concevoir un programme, exécuté par le CPU, qui communiquera avec le module d'E/S afin d'obtenir des données du périphérique.
- Le CPU peut tester, lire, écrire ou contrôler le périphérique à travers le module de I/O.
- Le CPU a un contrôle direct sur le périphérique. Il exécute un programme qui aura les grandes lignes suivantes:
  - Vérifier si le périphérique est prêt
  - Envoyer une requête au périphérique
  - Attendre que la requête soit finie en interrogeant les registres de statut du périphérique (polling)
  - Envoyer une autre requête et attendre encore. Recommencer ces deux opérations tant que le programme n'est pas terminé…
- Les E/S programmées ont un inconvénient majeur : la communication est très lente (temps d'accès).

150

Entrées/Sorties avec Interruptions

- Une façon d'éliminer les délais d'attente du CPU est d'utiliser des interruptions. Elle consiste à relier le module d'E/S au contrôleur d'interruptions afin de lui permettre de signaler un évènement particulier (la fin d'une tâche par exemple) au CPU.
- Ce qui se produit lorsqu'une interruption s'active :
  - Le périphérique émet un signal d'interruption
  - Le CPU termine l'instruction en cours.
  - Le CPU détecte l'interruption, puis vérifie s'il doit traiter l'interruption en fonction de sa priorité et de ses registres internes. Finalement, il envoie un accusé réception au périphérique.
  - Le CPU sauvegarde l'emplacement du programme en cours sur la pile, puis il appelle une routine de traitement de l'interruption.
  - La routine de traitement de l'interruption est exécutée
  - Le CPU dépile l'emplacement du programme exécuté avant l'interruption lorsque l'interruption est finie.

151

Interruptions multiples, types et priorités

- Lorsque plusieurs périphériques peuvent faire des interruptions, il faut identifier qui demande l'interruption et déterminer quelle interruption est la plus prioritaire.
- Il existe quatre méthodes de détection de la source d'interruption:
  - Plusieurs lignes d'interruption. Le CPU détermine la demande d'interruption en fonction de la ligne activée. Cette approche requiert trop de lignes pour les interruptions !
  - Interrogation logicielle (software polling). Lors d'une interruption, un programme est exécuté afin de demander à chaque périphérique s'il a généré l'interruption. Cette approche prends beaucoup de temps.
  - Chaînage en série (interruption matérielle vectorisée). Lors d'une interruption, le périphérique ayant fait l'interruption mettra un numéro (ou vecteur) sur le bus de donnée après l'accusé réception du CPU. Cette technique est celle du 8086 par exemple.
  - Arbitrage de bus : comme le chaînage en série, sauf que le périphérique prend le contrôle du bus de données avant de générer l'interruption.
- Il y a plusieurs types d'interruption :
  - Situation anormale (exceptions). Exemple: division par 0.
  - Interruption logicielle. Exemple: appeler une routine I/O du BIOS.
  - Interruption matérielle. Exemple : une touche de clavier. Cette catégorie se divise en plusieurs sous catégories. Une interruption matérielle peut annoncer une situation anormale, la fin d'une tâche, un évènement externe, …
- Les interruptions ont habituellement des priorités.

152

Transfert de données

3 façons pour transférer des données entre un périphérique et un processeur :

Transfert sous contrôle du programme par scrutation "POLLING"

Avant de transférer une donnée de ou vers un périphérique, le microprocesseur doit interroger ce dernier pour savoir s'il est prêt à accepter une donnée ou encore s'il a une donnée à transférer.

-- Wait (status_transfert == OK)
  – Effectue le transfert

Ou

-- If (status_transfert == OK)
  – Effectue le transfert
-- Endif

- Avec la scrutation le système est **synchrone**, le programme contrôle exactement l'accès à une ressource
- **Inconvénient**, le programme doit souvent tester les statuts pour rien, et suffisamment souvent pour ne pas rater de données


153

Transfert de données

Transfert initié par interruption

Un signal est généré par un circuit d'interface pour réclamer l'attention immédiate du microprocesseur :

- Pour que le processeur ne perde pas de temps à scruter inutilement des interfaces, les interruptions matérielles permettent de ne monopoliser le processeur que lorsqu'un service est à effectuer
- La synchronisation avec le producteur d'information est à traiter par logiciel (message, sémaphore, FIFO, etc…)



154

Transfert de données


- Les interruptions mettent en œuvre du matériel spécialisé et dépendent du processeur utilisé (vecteur, type d'accès à la routine de traitement, etc…)
- De nombreuses instructions sont souvent nécessaires pour le traitement de l'interruption (sauvegarde de contexte, test de la requête, transfert I/O-mémoire, *interrupt handler,* …)
  → **bande passante limitée**
- Pour des systèmes où le taux de transfert entre les I/Os et la mémoire est élevé, la scrutation ou les interruptions sont inutilisables
- Un système plus performant est nécessaire → DMA
- Le transfert est effectué par une unité spécialisée : le contrôleur DMA

155

Transfert de données

Transfert par accès direct à la mémoire (DMA)


L'accès direct à la mémoire est une technique qui permet de transférer des données directement entre un périphérique et la mémoire sans l'intervention du processeur. Dans les 2 techniques précédentes, les transferts s'effectuaient sous contrôle du programme (à l'aide des instructions IN et OUT). Dans le cas de l'accès direct, c'est un contrôleur de DMA (8237) qui s'occupe d'effectuer les transferts entre la mémoire et le périphérique.



156

Transfert par DMA


Durant l'exécution normale d'un programme, c'est le microprocesseur qui fournit les adresses sur le bus d'adresse. C'est également lui qui actionne les signaux de contrôle. Il agit également comme la source ou la destination de l'information présente sur le bus de données.



157

Transfert par DMA


Lorsqu'une interface veut utiliser le canal DMA, il envoie un signal de requête au contrôleur de DMA. En réponse à cette requête, le contrôleur de DMA transmet à son tour une requête "HRQ" (Hold ReQuest) sur l'entrée HOLD du microprocesseur



158

Transfert par DMA


A la fin du cycle de bus qui était en cours (c'est-à-dire lorsque LE microprocesseur aura terminé le transfert qu'il était en train d'effectuer), il se "détache" du bus et envoie un signal d'acquittement au contrôleur 8237 (HLDA), lui indiquant que le bus est libre.



159

Transfert par DMA

Le contrôleur DMA prend alors la gestion du bus d'adresse et de contrôle.
Il s'occupe de diriger les transferts entre la mémoire et l'interface qui a réclamé le DMA. Durant le DMA, le contrôleur ne « modifie" pas le bus de données : les données sont transmises directement entre la mémoire et l'interface.
Le DMA dirige ces transferts en fournissant l'adresse de la mémoire et en actionnant les signaux de contrôle.




Finalement, le contrôleur relâche le signal HRQ et le microprocesseur reprend le contrôle.

160


Partie III


Bus de terrain



L'électronique dans l'Automobiles

- Une Mercedes classe S : 65 processeurs
- 27-30% du coût d'un véhicule, s'oriente vers 40% du coûts (2020) [source PSA]
- Logiciels dans un véhicule
  - 1980 : 1k, 2000 : 2Mo,
  - même tendance que l'aéronautique
- Multiples systèmes communiquant par des réseaux et bus multipléxés.






Source: num@tec automotive

Vers des capteurs/actionneurs intelligents

- Un système temps-réel doit exécuter des traitements en un temps borné.
- Intelligence des capteurs : autonomie, production d'information multi-niveaux
- Réseau de capteurs intelligents (Norme IEEE 1451.1)



$$Latence = t1 - t0 = (T_{acquisition} + T_{calculs} + T_{contrôle})$$


163

Capteur/actionneur intégrés

Actionneur asservi (mécatronique) :
- Moteur +électronique puissance
- Capteur position
- Capteur de couple
- Capteur température

Calculateur, asservissement :
- Position
- Vitesse
- Couple
- Butées virtuelles
- Mise en erreur si condition

Protocole Maître/Esclave :
- Un Identifiant par module
- Broadcast (diffusion)
- RS232/TTL jusqu'à 1Mbits/s



Boucles d'asservissements au plus proche de l'actionneur


164

Les bus multiplexés

- Minimiser le câblage (sérialiser le transfert des données)
- Protocole d'échanges robuste
- Gestion des erreurs
- Chaque périphérique est identifié par un numéro (identifiant ou adresse)

Choix du bus

- Bus intra-calculateur (I2C) :
  périphériques esclaves
- Bus inter-calculateurs (CAN)
  Nœuds intelligents



165

Rappels sur les bus de terrain

Les réseaux de terrain permettent :

➔ **l'interconnexion** entre plusieurs entités d'un même système;

➔ **la réduction de la longueurs des liaisons** entre les différents éléments grâce à un support commun de transmission;

➔ de **sécuriser les liaisons** des automates;

➔ de **gagner de la place** pour les systèmes dit d'électronique embarquée comme pour l'automobile ;

➔ de **transférer les informations** de manière séquentielle (bit par bit) ou bien par paquet de bits ;

➔ un **échange de données** qui serait difficile voire impossible par un autre moyen.

➔ **l'insertion** ou la **suppression d'éléments** au sein d'un même système

166

Rappels sur les bus de terrain

Le modèle OSI :


- Afin de normaliser les protocoles, l'International Standard Organisation (ISO) a développé le modèle Open System Interconnections (OSI), qui permet d'identifier et de séparer les différentes fonctions d'un système de communication.

- Ce modèle divise en 7 couches les fonctions d'un système de communication. Cependant il n'est pas indispensable de disposer de toutes les couches dans un système : selon les fonctionnalités requises, certaines couches intermédiaires sont inutiles.

167


Rappels sur les bus de terrain

Couches OSI



168

Rappels sur les bus de terrain




1. La couche physique ou transmission des bits

• Réalise la transmission des éléments binaires constitutifs des trames sur le support suivant des caractéristiques physiques, électriques, optiques et mécaniques définies par des normes.

• On lui associe les notions de directionnalité (mono- ou bi-), de temps de propagation, de valeurs pour l'état haut, l'état bas.

169

Rappels sur les bus de terrain



2. La couche de liaison de données ou niveau trame


• Définit le format ainsi que le codage logique de la trame. Elle permet également la sécurisation du lien physique.

• Cette couche découpe les séquences de bits transmis sous forme de trames dont la taille varie (de 10 à 1000 octets).

• Ces trames sont protégées par un code détecteur d'erreur ainsi que par des trames dites d'acquittement.

170

Rappels sur les bus de terrain




4. La couche transport ou niveau message

Elle permet :

- Le contrôle du transfert des informations de bout en bout;
- Le découpage des messages en paquets pour le compte de la couche réseau;
- Le réassemblage des paquets en messages pour les couches supérieures.

171

Rappels sur les bus de terrain




5. La couche session

• Permet d'établir une session entre deux machines, les machines peuvent désormais dialoguer et se synchroniser.

• Elle assure l'ouverture et la fermeture des sessions pour le compte des applications, définit les règles d'organisation de synchronisation du dialogue entre les abonnés

172

Rappels sur les bus de terrain




6 - La couche présentation

• Permet de gérer la syntaxe et la sémantique de l'information transmise.

• L'information transmise sous forme d'octets peut être de l'ASCII ou bien des résultats de calculs possédant un format spécial (virgule fixe, flottante) … La couche présentation permet de coder cette information correctement.

173

Rappels sur les bus de terrain



7. La couche application

• Assure l'interfaçage avec les utilisateurs

• A chaque application correspond son protocole. Exemple :

➢ FTP pour le transfert de fichiers

➢ SMTP pour le transfert de courrier électronique

174

Système temps réel - déterministe

• *On dit qu'il y a traitement temps réel lorsque le temps de réponse à des interrogations est soumis à des contraintes du système.*

• Le respect d'un temps de réponse donné doit être garanti dans tous les cas sous peine de voir apparaître un disfonctionnement du système.

• *Un système est déterministe quand le comportement des sorties de celui ci est parfaitement maîtrisé et ce quelles que soient ses entrées, on peut distinguer :*

➢ Le déterminisme temporel lorsqu'il y a respect du timing,

➢ Le déterminisme évènementiel lorsque tous les évènements sont traités.

175

Le bus CAN : Controller Area Network

- Le bus CAN est un bus série développé à la fin des années 80 par Bosch.
- L'objectif : fournir à l'industrie automobile un bus peu coûteux pour l'électronique embarquée
- Bonne alternative aux câbles encombrants (et complexes).
- Aujourd'hui, l'efficacité et la robustesse de ce protocole font qu'il est utilisé dans d'autres applications industrielles.
- Débit relativement important (jusqu'à 1 Mbits/s) avec un très faible taux d'erreur.
- Le CAN est aussi devenu un standard international reconnu par l'ISO.


Il est avant tout à classer dans la catégorie *des BUS de terrain* utilisé dans l'industrie pour remplacer la boucle analogique 20mA (boucle de courant).

Dans la pratique

- De nombreux contrôleurs CAN sont disponibles chez la plupart des fabricants CI, qui proposent aussi des versions de leurs microcontrôleurs avec des bus CAN intégrés.
- De nombreux Kits de développement existent aussi sur le marché.

176


Exemples d'applications



177

Application multiplexé


- Les ECUs (Electronic Control Unit) et les périphériques SLIO (Sérial Linked I/O) communiquent sur le bus CAN
- Plusieurs bus CAN, chacun dédié à des fonctions spécifiques (critiques ou non)



178

Application multiplexé


Evolution du câblage dans l'automobile grâce à un bus de terrain



2 câbles pour l'alimentation électrique 12 V DC
1 paire torsadée pour les transferts d'informations

179

Exemple: Application multiplexée



Chaque bus est spécifié à une famille d'application (bus rapide, bus lent, multimédia)

180

Le bus CAN : Controller Area Network

La structure du protocole du bus CAN possède implicitement les principales propriétés suivantes:

- hiérarchisation des messages.
- garantie des temps de latence.
- souplesse de configuration.
- réception de multiples sources avec synchronisation temporelle.
- fonctionnement multi-maître.
- détections et signalisations d'erreurs.
- retransmission automatique des messages altérés dès que le bus est de nouveau au repos.
- distinction d'erreurs : d'ordre temporaire ou non-fonctionnalité permanente d'un nœud.
- déconnexion automatique des nœuds défectueux.

Le CAN a été standardisé par l'ISO dans les **normes 11898** pour les applications à hauts débits et **ISO 11519** pour les applications à bas débits.

En étudiant la norme BOSCH on se rend compte que le protocole CAN ne couvre seulement que deux des sept couches du modèle d'interconnexion des systèmes ouverts OSI de l'ISO.

CiA: CAN in Automation est l'organisme "association internationale" qui a pour vocation de fournir de la technique, des produits, de l'information, du marketing prestige;

en bref, promouvoir le bus CAN (www.can-cia.de)

181

Le bus CAN dans le modèle ISO/OSI:

<table>
<tr><td>Spécifications</td><td colspan="2">Couche OSI</td><td>Implémentation</td></tr>
<tr><td>à spécifier par l'utilisateur</td><td colspan="2">Couche application</td><td>Software embarqué ou non</td></tr>
<tr><td rowspan="5">Spécifications du protocole CAN</td><td rowspan="2">Couche de communication de données</td><td>Logical Link Control</td><td rowspan="4">On-chip hardware</td></tr>
<tr><td>Medium Access Control</td></tr>
<tr><td rowspan="2">Couche physique</td><td>Physical Signaling</td></tr>
<tr><td>Physical Medium Attachment</td></tr>
<tr><td>Medium Dependent Interface</td><td>Off-chip hardware</td></tr>
<tr><td></td><td colspan="2">Transmission Medium</td></tr>
</table>

La couche physique s'occupe donc :

- de gérer la représentation du bit (codage, timing…), gérer la synchronisation bit, définir les niveaux électriques des signaux, définir le support de transmission.

La sous-couche LLC s'occupe quant à elle :

- du filtrage des messages, la notification de surcharge (*Overload*), la procédure de recouvrement des erreurs.

La sous-couche MAC est responsable de :

- la mise en trame du message, l'arbitrage, l'acquittement, la détection des erreurs, la signalisation des erreurs.

182


Caractéristiques physiques

La transmission des données est effectuée sur une paire filaire différentielle. La ligne est donc constituée de deux fils : CAN L (CAN LOW), CAN H (CAN HIGH).

2 variantes de CAN
Au niveau électrique

Paramètres	CAN *low speed*	CAN *high speed*
Débit	125 kb/s	125 kb/s à 1 Mb/s
Nombre de nœuds sur le bus	2 à 20	2 à 30
Courant de sortie (mode émission)	> 1 mA sur 2,2 kΩ	25 à 50 mA sur 60Ω
Niveau dominant	CAN H = 4V CAN L = 1V	$V_{CAN\,H} - V_{CAN\,L} = 2V$
Niveau récessif	CAN H = 1,75V CAN L = 3,25V	$V_{CAN\,H} = V_{CAN\,L} = 2{,}5V$
Caractéristique du câble	30 pF entre les câbles de ligne	2*120Ω
Tensions d'alimentation	5V	5V


Chronogramme des niveaux logiques 0 (dominant) et 1 (récessif) :



183

Timing d'un bit sur le bus CAN


Le timing d'un bit est composé : Synch_Seg, Prop_Seg, Phase_Seg1 et Phase_Seg2
Chaque partie est composé de periode d'horloge de base.
Le temps d'un Bit = Synch_Seg + Prop_Seg + Phase_Seg1 + Phase_Seg2
Elle s'écrit aussi : TBIT = TSYNC + TSEG1 + TSEG2
Avec :
TSEG1=Prop_Seg + Phase_Seg1
et
- TSYNC = 1
- TSEG1 = [2..16]
- TSEG2 = [1..8]
- TBIT = [4..25]



Temps d'un bit : 4 à 25 Quantum temps

184


Vision à plat de l'architecture d'un système multiplexé




185

Un module CAN

Existe en mono-chip






Serial Linked Input Output

Interface de ligne : 82C250

186

Principes généraux

Principe d'une trame:



Arbitrage sur le bus:


Procédure CSMA "*Carrier Sensor Multiple Access*"

CSMA/CD :

"Collision Detection" utilisée par l'ETHERNET par exemple.

CSMA/CR :


"Collision Resolution" utilisé par le bus CAN; gestion du conflit pendant la transmission du bit élémentaire.




187

Arbitrage sur le bus

Le nœud dont les bits d'ID sont dominants garde la main sur le bus, les autres nœuds perdent le bus jusqu'à la fin de cette transaction.




Plusieurs nœuds peuvent accepter la même trame (BROADCAST)



188

Etude d'une trame CAN 2.0A



11 bits ID : CAN2.0A
29 bits ID : CAN2.0B

189

La trame CAN utile



Le CAN ID:
- •CAN 2.0A : 11 bits d'identifiant
- •CAN2.0 B : 29 bits d'identifiant

•La priorité de l'arbitrage se fera par rapport à celui qui a l'ID le plus petit (MSB dominants)

1 bit RTR : REMOTE FRAME
Si RTR= **1** une trame de requête (0 data)
Si RTR= **0** une trame de données (jusqu'à 8octets)

DLC indique la taille des données dans la trame DATA.


8 octets de DATA contenant le message à transmettre.

Le choix des identifiants a une incidence sur les performances de l'application globale


190

Bits de bourrages: BITS STUFFING

- La synchronisation de l'horloge du récepteur se fait sur un front (descendant) du signal.
- lorsque 5 bits consécutifs sont identiques, on insère un bit inverse (dit de bourrage) pour s'assurer une commutation pour pouvoir synchroniser les horloges des circuits CAN.



Exemple: bourrage du champs IDENT pour un CAN 2.0B



191

Les erreurs dans le bus CAN

Le CAN a été créé pour opérer dans des environnements contraints et c'est pourquoi il comprend de nombreux mécanismes de détection d'erreurs.

5 mécanismes d'erreurs:

- 2 au niveau bits (le "bitmonitoring" et le "bit stuffing")
- 3 au niveau messages (vérification du CRC, de la forme des trames et de l'acquittement).

Bit error : Un nœud surveille les bits qu'il envoi (Bit monitoring). Il y a erreur de bit lorsque le bit envoyé est différent de celui qui est reçu. Exception faite pendant l'arbitrage pendant ACK.

Stuf error : Erreur de stuffing lorsqu'il reçoit 6 bits consécutifs de même valeur dans une partie d'un message qui devrait être codée avec la méthode du bit stuffing.

CRC error : Une erreur de CRC lorsque le CRC calculé est différent de celui qui est envoyé.


Form error : Une "Form error" est détectée lorsqu'un bit de format qui devait être à une certaine valeur ne l'est pas (un délimiteur de trame par exemple).

ACK error : Le transmetteur détecte une erreur d'acquittement lorsqu'il ne reçoit pas de bit dominant pendant le ACK Slot.

CRC : *Cyclic Redundancy Code* Le calcul de CRC permet au récepteur d'un message de vérifier que les données transmises ne contiennent pas d'erreurs. Pour faire cela, l'émetteur du message calcule une valeur "CheckSum" qui est fonction du contenu du message, puis l'ajoute à la fin du message. Le récepteur fait le même calcul, et vérifie si le "CheckSum" a la même valeur que celui de l'émetteur.


192

Les erreurs dans une trame CAN




193

Le circuit µC 80C592



194

Organisation du contrôleur CAN



Ces registres sont accessibles par le registre d'adresse CANADR et de données CANDAT (Ce référer à la documentation technique du 80C592).

Les registres Acceptance Code et Mask permettent de faire du filtrage de trame.

195

Gestion des Ids CAN sur contrôleur C592

- Le filtrage des trames consiste à pourvoir sélectionner les IDs des trames qui seront acceptées (donc visibles) par le logiciel embarqué utilisateur.
- Le filtrage de trame se fait sur les 8 bits hauts de l'ID.
- 3 bits bas de ID n'entrent pas dans le filtrage => 8 ID consécutifs sont visibles (au minimum)
- 2 registres pour gérer l'acceptation des ID sur un nœud:

ACCEPTANCE MASK (**AMR** ou **AM**) et **ACCEPTANCE CODE** (**ACR** ou **AC**)

si AMi = 0 le bit ACi sera décisif pour l'acceptation de la trame.
Si AMi = 1 le bit ACi n'interviendra pas pour l'acceptation de la trame.

Exemple : Si AM =0xFF alors toutes les trames seront reçues par le noeud.


La façon de gérer les IDs est différente de la logique Réseau style Ethernet.
L' ID identifie l'information transmise et pas forcement le noeud qui l'a envoyé.

C'est à l'utilisateur de mettre en place un mécanisme de découpage des IDs permettant d'inclure dans cette information le noeud, l'information, la donnée ....etc

196

Utilisation des registres ACR et AMR

Exemple
ID 127h
AMR E1h
ACR 04h



Le mot qui sera utilisé pour la comparaison
Les bits X ne sont pas comparés

197

Exemple d'initialisation

L'initialisation consiste à forcer le RESET du Contrôleur CAN, attendre sa remise à Zéro puis Charger les paramètres de configuration : MASK et CODE d'ID, paramètres de la transmission mode de transmission ....

Fonction d'initialisation du BUS CAN

```
unsigned char    can_config ( )
{   unsigned char retour=0;
    EA = FALSE;
    can_com=0;
    do   {
       CANADR = CONTROL;
       CANDAT = RESET_REQUEST;
    }   while  ( !(CANDAT & RESET_REQUEST) );
    CANADR = AUTO_ACC_CODE;
    CANDAT = ACCEPT_CODE;
    CANDAT = ACCEPT_MASK;
    CANDAT = BUS_TIM_0;
    CANDAT = BUS_TIM_1;
    CANDAT = OUT_CONTROL;
    CANCON = DIFFERENTIAL;
```

```
do   {
       CANADR = CONTROL;
       CANDAT = 0;
    }   while  ( CANDAT & RESET_REQUEST );


CANDAT = CAN_INT_ENABLE;
    if  ( CAN_ERROR_STAT )   {
                retour=1; //printf("erreur_stat\n");
    }
    PS1 = TRUE;
    ES1 = TRUE;
    EA  = TRUE;
          return retour;
}
```

198

Prospectives, Avenir des bus

Plusieurs bus de terrains sont mis en place par des concepteurs d'applications ciblées vers la domotique, l'embarqué sur véhicule (ou autre).

Les principales caractéristiques de ces bus sont :

1) Faible coût de l'infrastructure (droit d'exploitation réduit);
2) Mise à disposition de circuits périphériques esclaves sans programmation (configurables)
3) Utiliser les fils existants pour transporter l'information et l'alimentation aux modules.
4) Robustesse du protocole par rapport à l'application visée (gestion des erreurs).

Avant : VAN -> équivalent du CAN mais Français (Peugeot/Renault)
protocole X10 : dédié à la domotique et utilisant les courants porteurs.
LIN bus : dédié à l'automobile pour la commande non critique (essuie glace …etc)
LINET: protocole +circuits spécialisés dans la domotique.
Après : CAN + Ethernet ….

