UNIVERSITÉ PARIS SACLAY
Master E3A – SETI

Examen Architecture T1
Décembre 2015

3h – Documents autorisés pour la deuxième partie de l'examen.

Partie 2

1 Caches [6pt]

On suppose qu'un processeur a un cache données de 64 Ko, avec des lignes de 64 octets. Le cache utilise la réécriture avec écriture allouée (il y a des défauts de cache en écriture) Le processeur a des adresses sur 32 bits.

1.1 Quel est pour ce cache le nombre de bits pour l'adresse dans la ligne, le nombre de bits d'index et le nombre de bits d'étiquette pour un cache à correspondance directe ?

1.2 `X` est un vecteur de `floats`. Sachant que `X[0]` est à l'adresse 1000 0000H, dans quelles lignes du cache vont les flottants `X[0]` et `X[2048]` ?

1.3 Quel est le nombre total de défauts de cache lors de l'exécution des trois boucles ci-dessous pour le cache à correspondance directe ?

```
float X[4096] ;
/*(a)*/
for (i=0 ; i<2048 ; i++)
   S+= X[i];
/*(b)*/
for (i=0 ; i<2032 ; i++)
   S+= X[i] + X[i+16];
/*(c)*/
for (i=0 ; i<2048 ; i++)
   S+= X[i] + X[i+2048];
```

1.4 On suppose maintenant un cache de 16 Ko à correspondance directe avec des lignes de 64 octets et la boucle suivante :

```
float X[4096] ;
for (i=0 ; i<2048 ; i++)
   S+= X[i] + X[i+2048];
```

Quel est maintenant le nombre de défauts de cache lors de l'exécution de la boucle ?

2 Prediction de branchement [4pt]

Dans cette partie, on considère le comportement d'un branchement qui est pris (P) ou non pris (N). On dispose de plusieurs types de prédicteurs :

- toujours pris
- toujours non pris
- prédicteur dynamique 1 bit
- prédicteur dynamique 2 bits

2.1 Pour chacun des branchements suivants, déterminer le meilleur prédicteur. Si plusieurs prédicteurs ont les mêmes performances, on choisira celui nécessitant le moins de ressources matérielles.
a) Branchement 1
P, P, P, P, P, P, N, P, P, P, P, P, P, P, P, N, P, P, P, P, P, P, P, P, P, N, P, P, P, P, P, P, P, P, P, P, P, P, N
b) Branchement 2
P, P, P, P, P, N, N, N, N, N, N, N, N, P, P, P, P, P, P, P, P, P, P, P, N, N, N, N, N, P, P, P, P, P, P
c) Branchement 3
P, P, P, P, N, P, P, P, P, P, P, P, N, P, P, P, P, P, P, P, P, N, N, N, N, N, P, N, N, N, N, N, N, P, N, N, N, N

3 Optimisation de programmes [7pt]

Soit le programme en assembleur ci dessous

```
...
1  loop:  LD R1, 0(R2)      ; charge l'octet à l'adresse R2+0 dans R1
2         ADI R1, R1, #1    ; R1 reçoit R1 + 1
3         ST 0(R2), R1      ; range l'octet contenu dans R1 à l'adresse mémoire R2 +0
4         LD R1, 0(R3)
5         ADI R1, R1, #-1
6         ST 0(R3), R1
7         ADI R2, R2, #1
8         ADI R3, R3, #1
9         ADI R4, R4, #-1
10        BNZ R4, loop    ; branchement en boucle si R4 non nul
```

3.1 A quel programme C, pourrait correspondre ce code assembleur ?

3.2 Mettre en évidence les différents aléas de ce programme en précisant leur type (aléas de données RAW, dépendance de nom WAR, aléa de contrôle).

3.3 Réécrire le programme pour supprimmer les aléas RAW.

3.4 Expliquer pour quelle raison les dépendances de noms WAR peuvent être gênantes sur un processeur superscalaire. Proposer une modification du programme pour les supprimer.

3.5 Effectuer un déroulage de boucle d'ordre 2 pour réduire les aléas de contrôle.

4 Mémoire virtuelle et TLB [3pt]

Soit le programme suivant de transposition de matrices :

```
float a[1024][1024], b[1024][1024];
...
int i, j;
for(i = 0; i < 1024; i++)
  for(j = 0; j < 1024; j++){
     b[j][i]=a[i][j];
```

4.1 On considère un processeur dont les pages font 4ko. On supposera que le TLB comprend 8 entrées disponibles pour les données. Calculer le nombre de défauts de TLB lors de l'exécution de ce programme.