- -Master chip select pins are called (NPCS), slave chip select pins are called (NSS)
- -We can transmit 8 or 16-bit data per frame

We've to enable the SPI clock by configuring the PMC

Master mode main configurations:

- In the register SPI_MR → set the MSTR bit to 1
- Configure the NPCS0, NPCS1, NPCS2, NPCS3 to be output pins
- Drive the SPI clock (SPCK)
 - o configure the (CPOL) and (NCPHA) pins for the clock polarity and phase

Slave mode main configurations:

- SPI_MR → clear the MSTR bit (make it 0)
- NPCS pins are configured as inputs

ال SPI فيه register مسئول عن ال data transfer و register مسئول عن ال data receive .. وفيه بينهم shift register بيبقى زي محطة بين ال register دول

فأول لما نعمل enable لل SPI وال processor يحط دانا في ال (transfer register (elly hwa esmo SPI_TDR ساعتها ال data transfer هيبدأ

دايماً في أي communication protocol الماستر هو اللي بي initiate ال

ال flow اللي بيحصل ان انا مثلاً ماستر وانت P: slave وانا عايز ابعتاك داتا، ساعتها انا (اللي هو البروسيسور) هحط الداتا اللي عايز ابعتهالك في ال register اللي اسمه TDR .. وانت في الناحية التانية معاك داتا في الريجستر اللي اسمه RDR .. فانا عشان انقل لك spi الداتا بتاعتي لازم انت كمان تنقلي الداتا بتاعتك (اللي هي غالبا بتبقى garbage ومالهاش لازمة) ب circular buffer .. فال spi الداتا بتاعتي اللي في ال TDR بتاعي ويحطها في ال shift register ويبدأ ينقل من ال shift register لل RDR بتاعك، وكل هياخد الداتا بتاعتي اللي في الله الله الله جاية جديد (غالبا بتروح لل TDR بس مش متأكد) .. وهكذا بقى لحد لما الداتا اللي عايز انقلهالك تخلص



لو مافيش داتا في ال TDR وانا عملت bit d set اسمها bt لل WDRBT اسمه TDR.. ساعتها ال TDR هيتحط فيه وحايد .. والمفروض ان الماستر هيستنى لحد لما ال processor بتاع ال slave يقرا الداتا اللي جت له على ال RDR عشان يبدأ يعمل transfer جديد (عشان مايعملش override على الداتا اللي موجودة في ال RDR ولسة ماتقريتش)

-قبل ما نبدأ نكتب في ال TDR لازم نعمل set ل set معينة اسمها PCS موجودة في ال register اللي اسمه SPI_MR عشان نحدد مين ال slave اللي عايزين نديله الداتا دي

لو حصل بقى ان في نص ال data transmission بقى فيه data جديدة دخلت في ال TDR وعايزة تدخل على ال shift register .. ساعتها هتستنى لحد لما ال transmission الاولاني يخلص الأول وبعد كدة الداتا الجديدة تبدأ تروح على ال shift register ويبدأ الله الله new transfer الله الله على الل

.. طيب افرض فيه داتا واقفة مستنية في ال TDR ويشاء السميع العليم ان يبقى فيه داتا جديدة كمان عايزة تدخل على ال TDR.. لو دخلت على الداتا اللي موجودة هيحصل مصيبة، فانا في الكود مش هينفع الحليها تدخل غير لما اتأكد ان ال TDR فاضي .. هتأكد من كدة ازاي؟؟ هروح اقرا flag اسمه (TDR (TDR) TDR register empty (TDR) موجود في SPI_SR .. ال flag دة لو ب 1 يبقى ال register فاضي واقدر اكتب عليه، ولو ب 0 يبقى لازم استناه لحد لما يبقى ب 1 عشان ابقى في السليم .. وهو بيبقى 1 اول لما الداتا تخرج من الله TDR وتروح على shift register .. طيب دة بالنسبة لخروج الداتا من ال TDR لحد لما تروح لل shift register ... عايزين بقى flag تانى يقول لنا ان الداتا خلاص خرجت من ال shift register وراحت لل RDR .. دة بقى اسمه TXEMPTY

Write SPI CR.SPIEN =1 Write SPI TDR Write SPI_TDR Write SPI_TDR TDRE automatic set automatic set TDR loaded TDR loaded automatic set in shifter in shifter TDR loaded in shifter TXEMPTY Transfer Transfer Transfer DLYBCT DLYBCT DLYBCT

Figure 33-5. TDRE and TXEMPTY flag behavior

هتلاقوا فيه delay في الرسمة (هنجيبه قدام)

وهتلاحظوا ان اول ما ال SPI بيشتغل بتبقى ال TRDE & TXEMPTY = 1 لحد لما نبدأ نكتب اول داتا في ال TDR

فيه flag كمان برضه اسمه RDRF دة بيشوف لو ال RDR دة full او لأ

.. لو فيه داتا داخلة على ال RDR قبل ما الداتا القديمة اللي كانت فيها تتقري ساعتها هيحصل overrun .. ففيه flag اسمه overrun .. فبه plag اسمه overrun error (OVRES)

- نقدر نعمل clock division لل spi لل spi لل في SCBR اسمها SCBR موجودة في
- فيه delay بنحدده بيبقى بين ال chip selects .. اللي هو الديلاي اللي هيحصل لما احول من cs1 ل cs2 .. ودة بيتحدد على أساس اكبر ديلاي موجود لل slave .. اسمه DLYBCS وموجود في SPI MR
 - فيه ديلاي تاني بيبقي قبل ما ال spi clock تشتغل اسمه DLYBS وبيتحدد لكل CS
- ديلاي كمان بيبقى بين كل transfer والتاني وبيتبرمج برضه لكل CS .. بيعبر عن الوقت اللي ال slave بياخده عشان ي process the received data

المفاجأة بقى اننا ممكن نحط decoder على ال NPCS pins وبالتالي هيطلع 16 pin فاحنا نقدر نوصل 15 peripheral بال spi .. مش 4 بس D:

وعشان نعمل كدة فيه bits اسمها PCSDEC بنقولها اننا هنعمل كدة عشان ال processor يبقى عارف

بس لو احنا مش عاملين كدة بنخلي ال bit دي ب 0 .. وساعتها ال processor مش هينفع يشوف اكتر من cs معمولها activation في نفس الوقت .. ودايماً هو بيختار الرقم الأقل .. ودايماً هو بيختار الرقم الأقل .. يعنى لو NPCSO و NPCSO هو هيختار NPCSO

وكل RPCS له register لوحده .. احنا معانا 4 CS ب 4 registers ... تبذير اوفر والله

فيه حاجة اسمها mode fault detection موجودة ل NPCSO بس .. ودي بتشوف لو حصل في وقت معين و بقى فيه كذا ماستر (وطبعاً دة ماينفعش) فساعتها بي detect المشكلة دي

- افرض بقى انا عايز ادخل كذا داتا ورا بعضها على نفس ال CS .. احنا قلنا ان ال TDRE لما يبقى ب 1 ساعتها ال mad هي load الداتا الجديدة ويبدأ ينقلها .. وبعد كدة ال CS is deactivated .. بس احنا مش عايزينها تتقفل دلوقتي احنا لسة bit عايزين ننقل حاجات تانية فاحنا عايزين حاجة تحافظ لنا على ال CS وماتخليهوش يتغير بمزاجه .. الحاجة دي هي bit اسمها (chip select active after transfer (CSAAT) انا عايز ال chip select active after transfer انا عايز ال transfer كناص دي تفضل متأكتفة حتى لما ال transfer يخلص عشان يستنى الداتا الجديدة ... بس في الاخر في اخر transfer خالص محتاجين ن chip الدين ن chip دي عشان ال CS دي ماتفضلش متأكتفة مدى الحياة كدة
 - ففيه bit تانية اسمها Last transfer (LASTXFER) دي لما اخليها ب 1 بتعرف ان دة اخر transfer خلاص

فيه flow chart في صفحة 695 ملخص الدنيا بالنسبة لل flow chart