
## Reese Ford – Lab5 Report

02/19/2024



\*\*\*\*\*\* BEGIN TEST RESULTS \*\*\*\*\*\*

```
Test Case 1: | ADD | opcode = 458
+++ Step 1: Pass: |reg2_loc| time = 10 ns | er = 0 | ar = 0 | er_bits = 1 | ar_bits = 1 +++
+++ Step 2: Pass: |uncondbranch| time = 10 ns | er = 0 | ar = 0 | er_bits = 1 | ar_bits = 1 +++
```

```
+++ Step 3: Pass: |branch| time = 10 ns | er = 0 | ar = 0 | er bits = 1 | ar bits = 1 +++
+++ Step 4: Pass: |mem_read| time = 10 ns | er = 0 | ar = 0 | er_bits = 1 | ar_bits = 1 +++
+++ Step 5: Pass: |mem to reg| time = 10 ns | er = 0 | ar = 0 | er bits = 1 | ar bits = 1 +++
+++ Step 6: Pass: |alu op | time = 10 ns | er = 10 | ar = 10 | er bits = 2 | ar bits = 2 +++
+++ Step 7: Pass: |mem write| time = 10 ns | er = 0 | ar = 0 | er bits = 1 | ar bits = 1 +++
+++ Step 8: Pass: |alu src| time = 10 ns | er = 0 | ar = 0 | er bits = 1 | ar bits = 1 +++
+++ Step 9: Pass: |reg write | time = 10 ns | er = 1 | ar = 1 | er bits = 1 | ar bits = 1 +++
Test Case 2: | SUB | opcode = 658
+++ Step 1: Pass: |reg2 | loc| time = 20 ns | er = 0 | ar = 0 | er | bits = 1 | ar | bits = 1 +++
+++ Step 2: Pass: |uncondbranch| time = 20 ns | er = 0 | ar = 0 | er bits = 1 | ar bits = 1 +++
+++ Step 3: Pass: |branch| time = 20 ns | er = 0 | ar = 0 | er bits = 1 | ar bits = 1 +++
+++ Step 4: Pass: |mem read | time = 20 ns | er = 0 | ar = 0 | er bits = 1 | ar bits = 1 +++
+++ Step 5: Pass: |mem| to reg| time = 20 ns |er| = 0 |ar| = 0 |er| bits = 1 |ar| bits = 1 +++
+++ Step 6: Pass: |alu op | time = 20 ns | er = 10 | ar = 10 | er bits = 2 | ar bits = 2 +++
+++ Step 7: Pass: |mem write| time = 20 ns | er = 0 | ar = 0 | er bits = 1 | ar bits = 1 +++
+++ Step 8: Pass: |alu src| time = 20 ns | er = 0 | ar = 0 | er bits = 1 | ar bits = 1 +++
+++ Step 9: Pass: |reg write | time = 20 ns | er = 1 | ar = 1 | er bits = 1 | ar bits = 1 +++
Test Case 3: | AND | opcode = 450
+++ Step 1: Pass: |reg2 | loc| time = 30 ns | er = 0 | ar = 0 | er | bits = 1 | ar | bits = 1 +++
+++ Step 2: Pass: |uncondbranch| time = 30 ns | er = 0 | ar = 0 | er bits = 1 | ar bits = 1 +++
+++ Step 3: Pass: |branch| time = 30 ns | er = 0 | ar = 0 | er bits = 1 | ar bits = 1 +++
```

```
+++ Step 4: Pass: |mem_read| time = 30 ns | er = 0 | ar = 0 | er_bits = 1 | ar_bits = 1 +++
+++ Step 5: Pass: |mem to reg| time = 30 ns | er = 0 | ar = 0 | er bits = 1 | ar bits = 1 +++
+++ Step 6: Pass: |alu op | time = 30 ns | er = 10 | ar = 10 | er bits = 2 | ar bits = 2 +++
+++ Step 7: Pass: |mem write| time = 30 ns | er = 0 | ar = 0 | er bits = 1 | ar bits = 1 +++
+++ Step 8: Pass: |alu src| time = 30 ns | er = 0 | ar = 0 | er bits = 1 | ar bits = 1 +++
+++ Step 9: Pass: |reg write | time = 30 ns | er = 1 | ar = 1 | er bits = 1 | ar bits = 1 +++
Test Case 4: | ORR | opcode = 550
+++ Step 1: Pass: |reg2 | loc| time = 40 ns | er = 0 | ar = 0 | er | bits = 1 | ar | bits = 1 +++
+++ Step 2: Pass: |uncondbranch| time = 40 ns | er = 0 | ar = 0 | er bits = 1 | ar bits = 1 +++
+++ Step 3: Pass: |branch| time = 40 ns | er = 0 | ar = 0 | er bits = 1 | ar bits = 1 +++
+++ Step 4: Pass: |mem_read| time = 40 ns | er = 0 | ar = 0 | er_bits = 1 | ar_bits = 1 +++
+++ Step 5: Pass: |mem to reg| time = 40 ns | er = 0 | ar = 0 | er bits = 1 | ar bits = 1 +++
+++ Step 6: Pass: |alu op | time = 40 ns | er = 10 | ar = 10 | er bits = 2 | ar bits = 2 +++
+++ Step 7: Pass: |mem write| time = 40 ns | er = 0 | ar = 0 | er bits = 1 | ar bits = 1 +++
+++ Step 8: Pass: |alu src| time = 40 ns | er = 0 | ar = 0 | er bits = 1 | ar bits = 1 +++
+++ Step 9: Pass: |reg write | time = 40 ns | er = 1 | ar = 1 | er bits = 1 | ar bits = 1 +++
Test Case 5: | LDUR | opcode = 7c2
+++ Step 1: Pass: |reg2 | loc | time = 50 ns | er = 0 | ar = 0 | er | bits = 1 | ar | bits = 1 +++
+++ Step 2: Pass: |uncondbranch| time = 50 ns | er = 0 | ar = 0 | er bits = 1 | ar bits = 1 +++
+++ Step 3: Pass: |branch| time = 50 ns | er = 0 | ar = 0 | er bits = 1 | ar bits = 1 +++
+++ Step 4: Pass: |mem read | time = 50 ns | er = 1 | ar = 1 | er bits = 1 | ar bits = 1 +++
```

```
+++ Step 5: Pass: |mem| to reg| time = 50 ns |er| = 1 |er| bits = 1 |er| bits = 1 +++
+++ Step 6: Pass: |alu op | time = 50 ns | er = 0 | ar = 0 | er bits = 2 | ar bits = 2 +++
+++ Step 7: Pass: |mem write| time = 50 ns | er = 0 | ar = 0 | er bits = 1 | ar bits = 1 +++
+++ Step 8: Pass: |alu src| time = 50 ns | er = 1 | ar = 1 | er bits = 1 | ar bits = 1 +++
+++ Step 9: Pass: |reg write | time = 50 ns | er = 1 | ar = 1 | er bits = 1 | ar bits = 1 +++
Test Case 6: | STUR | opcode = 7c0
+++ Step 1: Pass: |reg2 | loc| time = 60 ns | er = 1 | ar = 1 | er | bits = 1 | ar | bits = 1 +++
+++ Step 2: Pass: |uncondbranch| time = 60 ns | er = 0 | ar = 0 | er bits = 1 | ar bits = 1 +++
+++ Step 3: Pass: |branch| time = 60 ns | er = 0 | ar = 0 | er bits = 1 | ar bits = 1 +++
+++ Step 4: Pass: |mem read | time = 60 ns | er = 0 | ar = 0 | er bits = 1 | ar bits = 1 +++
+++ Step 5: Pass: |mem| to reg| time = 60 ns |er| = 0 | |ar| = 0 | |er| bits = 1 | |ar| bits = 1 +++
+++ Step 6: Pass: |alu op | time = 60 ns | er = 0 | ar = 0 | er bits = 2 | ar bits = 2 +++
+++ Step 7: Pass: |mem write| time = 60 ns | er = 1 | ar = 1 | er bits = 1 | ar bits = 1 +++
+++ Step 8: Pass: |alu src| time = 60 ns | er = 1 | ar = 1 | er bits = 1 | ar bits = 1 +++
+++ Step 9: Pass: |reg write | time = 60 ns | er = 0 | ar = 0 | er bits = 1 | ar bits = 1 +++
Test Case 7: | CBZ | opcode = 5a0
+++ Step 1: Pass: |reg2 | loc| time = 70 ns | er = 1 | ar = 1 | er | bits = 1 | ar | bits = 1 +++
+++ Step 2: Pass: |uncondbranch| time = 70 ns | er = 0 | ar = 0 | er bits = 1 | ar bits = 1 +++
+++ Step 3: Pass: |branch| time = 70 ns | er = 1 | ar = 1 | er_bits = 1 | ar_bits = 1 +++
+++ Step 4: Pass: |mem read | time = 70 ns | er = 0 | ar = 0 | er bits = 1 | ar bits = 1 +++
+++ Step 5: Pass: |mem to reg| time = 70 ns | er = 0 | ar = 0 | er bits = 1 | ar bits = 1 +++
```

```
+++ Step 6: Pass: |alu op | time = 70 ns | er = 1 | ar = 1 | er_bits = 2 | ar_bits = 2 +++
+++ Step 7: Pass: |mem write| time = 70 ns | er = 0 | ar = 0 | er bits = 1 | ar bits = 1 +++
+++ Step 8: Pass: |alu src| time = 70 ns | er = 0 | ar = 0 | er bits = 1 | ar bits = 1 +++
+++ Step 9: Pass: |reg write | time = 70 ns | er = 0 | ar = 0 | er bits = 1 | ar bits = 1 +++
Test Case 8: | CBZ | opcode = 5a7
+++ Step 1: Pass: |reg2_loc| time = 80 ns | er = 1 | ar = 1 | er bits = 1 | ar bits = 1 +++
+++ Step 2: Pass: |uncondbranch| time = 80 ns | er = 0 | ar = 0 | er bits = 1 | ar bits = 1 +++
+++ Step 3: Pass: |branch| time = 80 ns | er = 1 | ar = 1 | er bits = 1 | ar bits = 1 +++
+++ Step 4: Pass: |mem read | time = 80 ns | er = 0 | ar = 0 | er bits = 1 | ar bits = 1 +++
+++ Step 5: Pass: |mem to reg| time = 80 ns | er = 0 | ar = 0 | er bits = 1 | ar bits = 1 +++
+++ Step 6: Pass: |alu op | time = 80 ns | er = 1 | ar = 1 | er bits = 2 | ar bits = 2 +++
+++ Step 7: Pass: |mem write| time = 80 ns | er = 0 | ar = 0 | er bits = 1 | ar bits = 1 +++
+++ Step 8: Pass: |alu src| time = 80 ns | er = 0 | ar = 0 | er bits = 1 | ar bits = 1 +++
+++ Step 9: Pass: |reg write | time = 80 ns | er = 0 | ar = 0 | er bits = 1 | ar bits = 1 +++
Test Case 9: | B | opcode = a0
+++ Step 1: Pass: |reg2 | loc | time = 90 ns | er = 0 | ar = 0 | er | bits = 1 | ar | bits = 1 +++
+++ Step 2: Pass: |uncondbranch| time = 90 ns | er = 1 | ar = 1 | er bits = 1 | ar bits = 1 +++
+++ Step 3: Pass: |branch| time = 90 ns | er = 0 | ar = 0 | er bits = 1 | ar bits = 1 +++
+++ Step 4: Pass: |mem_read| time = 90 ns | er = 0 | ar = 0 | er_bits = 1 | ar_bits = 1 +++
+++ Step 5: Pass: |mem to reg| time = 90 ns | er = 0 | ar = 0 | er bits = 1 | ar bits = 1 +++
+++ Step 6: Pass: |alu op | time = 90 ns | er = 0 | ar = 0 | er bits = 2 | ar bits = 2 +++
```

```
+++ Step 7: Pass: |mem write| time = 90 ns | er = 0 | ar = 0 | er bits = 1 | ar bits = 1 +++
+++ Step 8: Pass: |alu src| time = 90 ns | er = 0 | ar = 0 | er bits = 1 | ar bits = 1 +++
+++ Step 9: Pass: |reg write | time = 90 ns | er = 0 | ar = 0 | er bits = 1 | ar bits = 1 +++
Test Case 10: | B | opcode = af
+++ Step 1: Pass: |reg2 | loc| time = 100 ns | er = 0 | ar = 0 | er | bits = 1 | ar | bits = 1 +++
+++ Step 2: Pass: |uncondbranch| time = 100 ns | er = 1 | ar = 1 | er bits = 1 | ar bits = 1 +++
+++ Step 3: Pass: |branch| time = 100 ns | er = 0 | ar = 0 | er bits = 1 | ar bits = 1 +++
+++ Step 4: Pass: |mem read | time = 100 ns | er = 0 | ar = 0 | er bits = 1 | ar bits = 1 +++
+++ Step 5: Pass: |mem to reg| time = 100 ns | er = 0 | ar = 0 | er bits = 1 | ar bits = 1 +++
+++ Step 6: Pass: |alu op | time = 100 ns | er = 0 | ar = 0 | er bits = 2 | ar bits = 2 +++
+++ Step 7: Pass: |mem write| time = 100 ns | er = 0 | ar = 0 | er bits = 1 | ar bits = 1 +++
+++ Step 8: Pass: |alu src| time = 100 ns | er = 0 | ar = 0 | er bits = 1 | ar bits = 1 +++
+++ Step 9: Pass: |reg write | time = 100 ns | er = 0 | ar = 0 | er bits = 1 | ar bits = 1 +++
Test Case 11: | Invalid | opcode = 765
+++ Step 1: Pass: |reg2 | loc| time = 120 ns | er = 0 | ar = 0 | er | bits = 1 | ar | bits = 1 +++
+++ Step 2: Pass: |uncondbranch| time = 120 ns | er = 0 | ar = 0 | er bits = 1 | ar bits = 1 +++
+++ Step 3: Pass: |branch| time = 120 ns | er = 0 | ar = 0 | er bits = 1 | ar bits = 1 +++
+++ Step 4: Pass: |mem_read| time = 120 ns | er = 0 | ar = 0 | er bits = 1 | ar bits = 1 +++
+++ Step 5: Pass: |mem to reg| time = 120 ns | er = 0 | ar = 0 | er bits = 1 | ar bits = 1 +++
+++ Step 6: Pass: |alu op | time = 120 ns | er = 0 | ar = 0 | er bits = 2 | ar bits = 2 +++
+++ Step 7: Pass: |mem write| time = 120 ns | er = 0 | ar = 0 | er bits = 1 | ar bits = 1 +++
```


+++ Step 8: Pass: |alu\_src| time = 120 ns | er = 0 | ar = 0 | er\_bits = 1 | ar\_bits = 1 +++

+++ Step 9: Pass: |reg\_write| time = 120 ns | er = 0 | ar = 0 | er\_bits = 1 | ar\_bits = 1 +++

Pass Count = 99

Fail Count = 0

## \*\*\*\*\* END TEST RESULTS \*\*\*\*\*\*



\*\*\*\*\*\* BEGIN TEST RESULTS \*\*\*\*\*\*

Test Case 1: | instruction = f84402c9

+++ Step 1: Pass: |sign\_extended\_output| time = 10 ns | er = 64 | ar = 64 | er\_bits = 64 | ar\_bits = 64 +++

Test Case 2: | instruction = 8a09026a

+++ Step 1: Pass: |sign\_extended\_output | time = 20 ns | er = 0 | ar = 0 | er\_bits = 64 | ar\_bits = 64 +++

```
Test Case 3: | instruction = cb0a028b
+++ Step 1: Pass: |sign_extended_output| time = 30 ns | er = 0 | ar = 0 | er_bits = 64 | ar_bits = 64 +++
Test Case 4: | instruction = f80602cb
+++ Step 1: Pass: |sign extended output | time = 40 ns | er = 96 | ar = 96 | er bits = 64 | ar bits = 64 +++
Test Case 5: | instruction = b4ffff6b
+++ Step 1: Pass: |sign extended output | time = 50 ns | er = -5 | ar = -5 | er bits = 64 | ar bits = 64 +++
Test Case 6: | instruction = b4000109
+++ Step 1: Pass: |sign extended output | time = 60 ns | er = 8 | ar = 8 | er bits = 64 | ar bits = 64 +++
Test Case 7: | instruction = 14000040
+++ Step 1: Pass: |sign_extended_output| time = 70 ns | er = 64 | ar = 64 | er_bits = 64 | ar_bits = 64 +++
Test Case 8: | instruction = 17ffffc9
+++ Step 1: Pass: |sign_extended_output| time = 80 ns | er = -55 | ar = -55 | er_bits = 64 | ar_bits = 64 +++
Test Case 9: | instruction = aa150149
+++ Step 1: Pass: |sign extended output | time = 90 ns | er = 0 | ar = 0 | er bits = 64 | ar bits = 64 +++
Test Case 10: | instruction = 8a0a02c9
+++ Step 1: Pass: |sign extended output | time = 100 ns | er = 0 | ar = 0 | er bits = 64 | ar bits = 64 +++
Pass Count = 10
Fail Count = 0
***** END TEST RESULTS ******
```