

15 octobre

```

1 #include <iostream>
2
3 int main() {
4     int x ; // x est un entier signé (complément à deux)
5     unsigned int y ; // y est un entier non négatif
6     char z ; // z est un caractère
7
8     // Toutes ces variables tiennent sur 32 bits
9
10    // On place la même valeur de 32 bits dans les 3 variables
11    // avec le bit de poids fort valant 1
12    // 1000 0000 0000 0000 0000 0000 0010 1111
13
14    x = 0b10000000000000000000000000101111 ;
15    y = 0b10000000000000000000000000101111 ;
16    z = 0b10000000000000000000000000101111 ;
17
18    // L'affichage des trois valeurs est différent
19    // L'affichage tient compte du type: ce sont les
20    // instructions qui donnent leur sémantique aux
21    // valeurs représentées en binaire.
22
23    std::cout << x << std::endl ;
24
25    std::cout << y << std::endl ;
26
27    std::cout << z << std::endl ;
28
29 }

```

→ 3 Variables x, y, z

Et tout donne
une représentation
binaire, quelle
information
représente-t-elle?



-2147483601

2147483695

/

→ x

→ y

→ z

7

0

Chapitre 3: Organisation




FIGURE 3.1. – Un modèle simple de l'organisation d'un ordinateur.


Mémoire (principale / primaire) ~ RAM

Stockage à court terme des programmes en cours d'exécution et des données.

- La mémoire est découpée en **Cores (Cellules)** qui ont chacune une taille fixe (1 octet)
- Chaque Core possède un numéro unique (0, 1, 2...) qu'on appelle **adresse**.
- Les lectures / écritures en mémoire se font par **mots** de taille fixe (4 / 8 Cores)
32 bits → 64 bits.


Opérations :

Ecriture



la mémoire stocke la
donnée à partir de
l'adresse

Lecture




la mémoire renvoie
la donnée à partir de l'adresse



la vitesse du bus est un facteur qui ralentit l'accès à la mémoire

Mémoire Cache



lecture en mémoire ?

① le CPU interroge le cache.

② Si la donnée s'y trouve → **cache hit**

Si non → on interroge la mémoire
et on essaie de stocker cette
donnée dans le cache
Cache miss

écriture : idem : on peut écrire dans le cache
plutôt que dans la mémoire

Si la Coche est pleine \rightarrow choisir une victime
pour faire de la place.



si cette victime a été modifiée, il faut
recopier la modification en mémoire!

algas complées



CPU

- 3 parties :
- l'unité de contrôle
 - l'ALU
 - registres

Registres : mémoires très petites mais très rapides donnés le CPU.

2 types de travail : contiennent les données des instructions

de contrôle : nécessaires pour la fct. du CPU.

Registres de Contrôle:

1) le registre d'instruction (IR)

Contient l'instruction à exécuter.

2) le pointeur d'instruction (PC)

contient l'adresse de la prochaine instruction à exécuter.

↙
en mémoire principale

Chemin des données

Registres \rightarrow ALU \rightarrow Registres

Cycle

3.2. Le processeur.




Figure 2.7 Le chemin des données. Les flèches grises symbolisent les bus (internes et

Boucle d'interprétation (fetch - decode - execute)

une machine :

1. Charger, dans le registre IR, l'instruction située en mémoire (M) à l'adresse donnée par PC : $IR \leftarrow M[PC]$
2. Incrémenter PC : $PC \leftarrow PC + 1$
3. Analyser l'instruction dans IR
4. Exécuter l'instruction (ceci peut modifier PC)
5. Aller en 1.

Voir simulateur!

Remarque: taille des registres 32 bits \sim 64 bits

⚠ taille de la mémoire

PC \sim 32 bits \rightarrow au maximum

2^{32} adresses \neq

Si les cases font 1 octet

\rightarrow limite de 4 Go sur la mémoire

Amélioration l'efficacité du CPU




FIGURE 3.10. – Illustration d'un *pipeline* à cinq étapes.






FIGURE 3.11. – Un *pipeline* superscalaire à cinq étapes. L'étage « *instruction fetch* », qui est typiquement très rapide, est unique. Les instructions récupérées en mémoire par cet étage sont réparties sur deux *pipelines*, qui peuvent exécuter deux instructions en parallèle.

Pipeline



eax } registers
ebx }

- 1 `add eax, ebx` ; place dans `eax` la somme `eax+ebx`
- 2 `add ecx, eax` ; place dans `ecx` la somme `ecx+eax`

la 2e instruction a besoin du résultat de la 1e!