知识留在 PDF，验证交给实验台。

STM32F407 · 外部8 MHz晶体示例。PDF负责查原理与规则；HTML负责改参数、算周期、做排错和记录。

先识别四类操作

图上名字	中文 / 作用	不要混淆
Clock source	时钟源：提供参考节拍	高频不等于高精度
Mux	多路选择器：选一路	不负责倍频
PLL	锁相环：进行频率变换	中间频率也要合法
Prescaler	分频器：按系数降频	总线分频与PLL分频不同

四个时钟源：选什么，取决于用途

源	含义与用途
HSI	内部高速RC；F407标称16 MHz，无需外接晶体
HSE	外部高速源；频率填写必须符合板上实物
LSI	内部低速RC；常用于独立看门狗等
LSE	外部低速源；常用32.768 kHz晶体供RTC

怎样看第2页：沿 HSE → PLL → SYSCLK → HCLK → PCLK1/2 追踪。缩写中文与用途直接标在图上，本页不再重复逐项释义。

主PLL：一组公式，两条出口

```
VCO输入 = HSE ÷ M
VCO输出 = HSE ÷ M × N
PLLCLK = VCO ÷ P   |   PLLQ输出 = VCO ÷ Q
```

VCO：压控振荡器，是PLL内部的振荡环节。PLL倍频不会自动提高参考源的相对频率精度。

两套可对照的学习配置


参数 / 结果	84 MHz	168 MHz
HSE / M / N / Q	8 MHz / 8 / 336 / 7	
P	4	2
AHB / APB1 / APB2	÷1 / ÷2 / ÷1	÷1 / ÷4 / ÷2
HCLK / PCLK1 / PCLK2	84 / 42 / 84 MHz	168 / 42 / 84 MHz
APB1 / APB2定时器	84 / 84 MHz	84 / 168 MHz
PLLQ输出	48 MHz	

这不是通用参数表。以上针对F407；供电、电压缩放、Flash等待周期也必须匹配。其他型号以其手册和CubeMX为准。

配套实验入口：HTML「PLL实验」可载入这两组参数；动态结果和排错过程只在网页中展示，不再另做静态算例。

沿线读图：它叫什么，从哪里来，送给谁。

中文为补注；原图控件与频率保留。橙色框指出Q分支问题：本图Q=4得到84 MHz；需要USB时，本例改Q=7。



HCLK 与 PCLK，到底是什么？

HCLK｜AHB总线时钟

SYSCLK 经 AHB 分频得到；供内核、存储器、DMA 及 AHB 域模块等使用。

本图：84 ÷1 = 84 MHz

PCLK1 / PCLK2

APB1 / APB2 外设总线时钟。由 HCLK 分别经过 APB 分频得到。

本图：PCLK1=42，PCLK2=84 MHz

注意：外设总线时钟 ≠ 所有外设的最终工作时钟；定时器、ADC 等还要继续查分支。

蓝色是中文补注；原图频率数值保留，橙色提示指出需修正的48 MHz分支。

调参前看硬件，上板前查分支。

本页集中保留实验所需规则；配套HTML用页码回指这里，不再重复长篇解释。

HSE模式必须匹配板上器件

实物	CubeMX选择
无源晶体 / 陶瓷谐振器	Crystal/Ceramic Resonator
外部已有时钟信号	Bypass Clock Source

无源晶体与内部放大电路形成振荡反馈环路，需要OSC_IN和OSC_OUT。外部有源时钟则送入OSC_IN。OSC_OUT不是用于对外输出系统时钟的MCO。

下载与调试：保留Serial Wire

ST-Link是工具，SWD是调试接口。SYS → Debug → Serial Wire为SWD保留引脚，方便下载、断点和单步调试。

F407常用PA13/SWDIO、PA14/SWCLK；需共地并按工具要求连接电压参考，建议连接NRST。SWCLK不是系统时钟；串口Bootloader等下载方式不依赖SWD。

实际配置顺序

① 核对芯片、供电、晶体频率与HSE模式。

② 配PLL，再将SYSCLK选到PLLCLK。

③ 配AHB/APB，检查各外设时钟与使能。

④ 查Flash等待周期、电源配置与CubeMX提示。

⑤ 上板，用MCO、定时器输出等信号核对实际频率。

F407的定时器规则

```
APB分频 = 1：TIMxCLK = PCLKx
APB分频 ≠ 1：TIMxCLK = 2 × PCLKx

T更新 = (PSC+1) × (ARR+1) ÷ fTIM
```

周期公式限定常见内部时钟、向上计数、无额外重复计数影响的更新场景。网页使用16位PSC/ARR取值范围；不覆盖全部定时器模式。

三条不能省略的检查

上限：F407的SYSCLK/HCLK最高168 MHz；PCLK1最高42 MHz；PCLK2最高84 MHz。

USB：看Q分支的实际频率是否为48 MHz，还要满足精度等要求，不能只看“48MHz clocks”标签。

外设：PCLK不是所有外设的最终工作时钟；时钟频率正确，也不等于对应外设时钟已使能。

网页“通过”仅代表基础数学检查。它不验证真实硬件、供电、Flash等待周期、抖动和所有外设要求，不能代替CubeMX及芯片资料。

范围与来源

主题配套学习材料，非视频逐段摘要；未获取视频音画或字幕。总图来自用户上传截图。技术核对：ST DS8626 Rev 12 §3.12、§6.3.1、§6.3.10；RM0090的F405/407 RCC章节。

ST数据手册　ST参考手册　视频页面