
BC-11AH-M2

Hardware GUIDE

BeatCraft, Inc.

Rev	DATE	Description
1	2023/05/10	1st Release
2	2023/06/22	無線技術基準の適合について 表記修正
3	2024/09/27	キャリアセンスの記載について修正

1. Overview



本文書は、BC-11AH-M2 基板のハードウェアに関して、記述した文書です。BC-11AH-M2 の外観については、上図に示す通りです。

1.1 主なスペック

項目	スペック	摘要
外形	22 x 42 x 2.3 mm	基板厚さを含む
重量	約 2.7g	
電源電圧	標準 3.3V	
デジタル IO 電圧	3.3V または 1.8V	
技術基準適合	工事設計認証	日本国内のみ (取得済)
適合コネクタ	PCIe - M.2 (ID-E タイプ)	物理的なサイズのみ互換
周波数帯	920MHz	バンド幅 1/2/4MHz の 3 タイプ

注) BC-11AH-M2 のピンアサインは、PCIe グループの定めるピンアサインとは、互換性がありません。 必ず BC-11AH-M2 専用のアダプタ基板等に装着してください。その他の装置に装着すると故障の原因になります。

BC-11AH-M2 は、NEWRACOM 社製 NRC7292 (11AH SoC) および Qorvo 社製 RFFM6901 (Front End Module) をコンパクトにまとめた IEEE 802.11AH に準拠した無線通信モジュールです 使用するアンテナは、工事設計認証時に認証されたものに限ります。認証されていないアンテナは、工事

設計認証の対象外になるため、使用できません。

2. ピンアサイン

BC-11AH-M2 カードエッジ部のピンアサインは 以下の通り

No	SIGNAL NAME	DIRECT	DESCRIPTION
1	VBAT	Power	Power for RF and Core system
2	GND	Power	
3	VBAT	Power	Power for RF and Core system
4	GND	Power	
5	GND	Power	
6	NC		
7	GND	Power	
8	NC		

0	CD20 CCD1 CC	10	Malainta warmana (CDIO 12C DWM CDI End INIT)
9	GP29_SSP1_CS JTAG_TCK	IO	Multiple purpose (GPIO, I2C,PWM,SPI,Ext-INT) for JTAG
10		10	
11	GP28_SSP1_MOSI	IO	Multiple purpose (GPIO, I2C,PWM,SPI,Ext-INT)
12	JTAG_TDI	10	for JTAG
13	GP23_SSP1_CLK	IO	Multiple purpose (GPIO, I2C,PWM,SPI,Ext-INT)
14	JTAG_TRSTN		for JTAG
15	GP22_SSP1_MOSI	IO	Multiple purpose (GPIO, I2C,PWM,SPI,Ext-INT)
16	JTAG_TDO		for JTAG
17	GP18_GPIO	IO	Multiple purpose (GPIO, I2C,PWM,SPI,Ext-INT)
18	JTAG_TMS		for JTAG
19	GP19_GPIO	IO	Multiple purpose (GPIO, I2C,PWM,SPI,Ext-INT)
20	RST_EXT	INPUT	Reset IN
21	GP24_GPIO	IO	Multiple purpose (GPIO, I2C,PWM,SPI,Ext-INT)
22	GND	Power	
23	GND	Power	
32	GND	Power	
33	GND	Power	
34	GP14_SSP0_CS	IO	Multiple purpose (GPIO, I2C,PWM,SPI,Ext-INT)
35	GP11_UART1_TXD	OUT	UART ch1
36	GP12_SSP0_MISO	IO	Multiple purpose (GPIO, I2C,PWM,SPI,Ext-INT)
37	GP08_UART1_RXD	IN	UART ch1
38	GP15_SSP0_CLK	IO	Multiple purpose (GPIO, I2C,PWM,SPI,Ext-INT)
39	GP05 UARTO RXD	IN	UART ch0
40	GP13 SSP0 MOSI	IO	Multiple purpose (GPIO, I2C,PWM,SPI,Ext-INT)
41	GP04 UART0 TXD	OUT	UART ch0
42	GP09_GPIO	IO	Multiple purpose (GPIO, I2C,PWM,SPI,Ext-INT)
43	GP06 UART3 TXD	OUT	UART ch3
44	GP10 GPIO	IO	Multiple purpose (GPIO, I2C,PWM,SPI,Ext-INT)
45	GP07 UART3 RXD	IN	UART ch3
46	GP16 I2C SCL	IO	Multiple purpose (GPIO, I2C,PWM,SPI,Ext-INT)
47	GP03 UART2 CTS		UART ch2
48	GP17 I2C SDA	IO	Multiple purpose (GPIO, I2C,PWM,SPI,Ext-INT)
49	GP01 UART2 RXD	IN	UART ch2
50	GND	Power	
51	GP02 UART2 RTS		UART ch2
52	AUXADCIN3	Analog IN	
53	GP00 UART2 TXD	OUT	UART ch2
54	AUXADCIN2	Analog IN	
55	GND	Power	
56	AUXADCIN1	Analog IN	
57	SPI FRM	IO	
58	GND	Power	
59	SPI CLK	IO	Host Interface on SPI
60	MODE 04	IN	Boot Mode 04
61	SPI MISO	IN	Host Interface on SPI
62	MODE 03	IN	Boot Mode 03
63	SPI MOSI	OUT	Host Interface on SPI
64	MODE 02	IN	Boot Mode 02
65	SPI EIRQ	IN	Host Interface on SPI
66	MODE 01	IN	Boot Mode 01
_ 00	MIODE_01	111	Doot Mode 01

67	GND	Power	
68	MODE_00	IN	Boot Mode 00
69	VDD_FEM	Power	Power for FEM
70	GND	Power	
71	VDD_FEM	Power	Power for FEM
72	GND	Power	
73	VDD_IO	Power	Power for Digital IO devices
74	GND	Power	
75	VDD_IO	Power	Power for Digital IO devices

ピン番号 24~31 は、未実装

部品面に 奇数番号、半田面に偶数番号が割り当てられています。 番号の割り当て順序は PCIe と互換です。

3. Absolute Maxumun Ratings

項目	最小	最大	単位	摘要
VBAT	-0.3	3.8	V	主電源電圧
VDD_FEM	-0.3	5.25	V	FEM 用電源
VDD_IO	-0.3	VDD	V	デジタル IO 電圧
AUXADINx	-0.5	2.1	V	アナログ入力ピン
動作環境温度	0	80	$^{\circ}\! \mathbb{C}$	

4. Operating Ratings

-F	1. 1	∔無 ※#÷	ы)	松冊
項目	最小	標準	最大	単位	摘要
VBAT	2.8	3.3	3.6	V	主電源電圧
VDD_FEM	2.8	3.3	3.6	V	FEM 用電源
VDD_IO	1.8	2.1	VDD	V	デジタル IO 電圧
VBAT 消費電流		35		mA	
FEM 送信時消費電流		450		mA	1/2W Current Pout = 27dBm
FEM 送信時消費電流		340		mA	1/4W Current Pout = 24dBm
Digital IO 電源		5		mA	
受信時消費電流		36		mA	総消費電流

消費電流は カタログ値

4.1 DC Electrical Characteristics

 $VDD_IO = 3.3V$

項目	摘要	最小	標準	最大	単位
$V_{ ext{IH}}$	Digital Input (High voltage)	2		3.6	V
$V_{\rm IL}$	Digital Input (Low voltage)	0		0.8	V
V_{T^+}	Schmitt trigger Low to High	1.57	1.68	1.81	V
V _T .	Schmitt trigger High to Low	1.21	1.32	1.45	V
VOH	Digital Output (High voltage)	2.4			V
VOL	Digital Output (Low voltage)			0.4	V


VDD IO=1.8V

項目	摘要	最小	標準	最大	単位
V_{IH}	Digital Input (High voltage)	1.17		3.6	V
V_{IL}	Digital Input (Low voltage)	0		0.63	V
$V_{T^{+}}$	Schmitt trigger Low to High	0.93	1.02	1.11	V
V _{T-}	Schmitt trigger High to Low	0.62	0.73	0.82	V
VOH	Digital Output (High voltage)	1.35	·	·	V

VOL Digital Output (Low voltage)		0.45	V
----------------------------------	--	------	---


5. AC Specifications

5.1 HSPI Timing




シンボル	摘要	最小	標準	最大	単位
fpp	Frequency			25	MHz
t _{ODLY}	Output delay time	6			ns
t _{OH}	Output Hold time	2			ns
$t_{ m ISU}$	Input Setup time			14	ns
t_{IH}	Input hold time	2.5			ns

5.2 SPI timing



シンボル	摘要	最小	標準	最大	単位
fpp (master mode)	Frequency			24	MHz
fpp (slave mode)	Frequency			4	MHz
t _{ODLY}	Output delay time	0		10	ns
$t_{ m ISU}$	Input Setup time	18		14	ns
t _{IH}	Input hold time	20			ns

5.3 AUXADC timing



シンボル	摘要	最小	標準	最大	単位
VCM	Input common-mode voltage	0.25	0.28	0.31	V
V_{PP}	Input swing		0.5		V_{PP}
FS	Sampling clock		32		MHz
Latency	Conversion latency (1cycle = 31.25ns)		11		cycle
N	Resolution		9		bit
RIN	Input impedance		1		ΜΩ
I_active	Current consumption			300	μΑ
I_down	Power down current			1	μΑ

6. Boot mode

MODE	設定	摘要
[4]	1	only one of two CPU processors boots up
	0	both of two CPU processors boot up sequentially
[3]	1	the master CPU is Cortex-M3
	0	the master CPU is Cortex-M0
[2]	1	the start address for boot is remapped to the start address of XIP memory in physical
		memory map
	0	the start address for boot is remapped to the start address of ROM memory in
		physical memory map
[1:0]	00	image download by mailbox between two CPU processors
	01	image download via HSPI from Host
	10	image download via UART3 from Host
	11	firmware upgrade to external Flash memory via UART2

7. IEEE-802.11AH パラメータについて

IEEE-802.11AH の規格、工事設計認証に準拠するため、動作時のパラメータは下記の内容を遵守する必要があります。

項目	パラメータ	摘要
送信時電力(バンド幅 1MHz/2MHz 時)	17dBm 以下	
送信時電力(バンド幅 4MHz 時)	15dBm以下	
送信時間制限	2msec 以上	
キャリアセンス 受信入力電力	-80dBm 以上	

