



Laboratório de Circuitos Lógicos - 7º Experimento

LATCHES E FLIP-FLOPS: RS E D

OBJETIVO: Apresentação do **multivibrador biestável (latch e flip-flop)** como uma unidade de memória. Os conceitos de **latch RS** e do **RS engatilhado** são examinados em circuitos montados com portas lógicas. As tabelas da verdade de ambos os *latches* são verificadas, bem como os instantes de transição nas saídas. No **flip-flop D** é apresentado o conceito de **MESTRE-ESCRAVO**.

1. INTRODUÇÃO TEÓRICA

Um dos elementos mais importantes de um sistema digital é a memória ou dispositivo para armazenar informações, tais como os núcleos magnéticos, *flip-flops* e chaves.

Durante muito tempo, a unidade de memória de um computador digital era quase que exclusivamente feita de núcleos magnéticos. Entretanto, devido ao grande avanço da tecnologia de semicondutores, os núcleos magnéticos foram substituídos pelas memórias a semicondutores.

Existem dois tipos básicos de memória a semicondutores: as estáticas e as dinâmicas. As memórias estáticas são construídas pela agregação de *flip-flops*. As memórias dinâmicas não estão no escopo desta experiência, mas baseiam-se no armazenamento de cargas em capacitores.

O *flip-flop* é um multivibrador biestável que possui dois estados estáveis como seu próprio nome o indica. Num deles a saída $Q = 1$ e no outro $Q = 0$. Portanto ele serve para armazenar um bit de informação. Dependendo da forma de engatilhamento, temos diversos tipos de *flip-flops*, os mais comuns são o RS, D, T e JK. No *flip-flop* RS, o estado de **SET** ou **RESET** da entrada determina o estado da saída. Ativando a entrada SET teremos $Q = 1$. Ativando a entrada RESET teremos $Q = 0$.

O flip-flop D é o mais usado. A estrutura Mestre-Escravo permite a análise de seu funcionamento de maneira simples, sendo composto por um *latch* D seguido de um *latch* RS engatilhado, com controles (clocks) invertidos.



1.1. LATCH RS

O *latch* RS pode ser construído usando-se duas portas NAND's conectadas como mostra a **Figura 1**.




Figura 1 – Latch RS (implementado com NAND) e seu símbolo

A tabela da verdade é apresentada na **Tabela I**.

Entradas		Saídas	
$\bar{S}$	$\bar{R}$	Q_{n+1}	$\bar{Q}_{n+1}$
0	0	1	1
0	1	1	0
1	0	0	1
1	1	Q_n	$\bar{Q}_n$

Tabela I – Latch RS com portas NAND's
(A combinação em destaque é chamada de estado proibido)

Neste *latch*, normalmente a entrada é $\bar{S}\bar{R} = 11$ que mantém o estado Q .

Se fizermos $\bar{S}\bar{R} = 01$ (ativando a entrada SET), teremos na saída $Q = 1$. Se fizermos $\bar{S}\bar{R} = 10$ (ativando a entrada RESET), teremos na saída $Q = 0$. Se, entretanto, voltarmos novamente para $\bar{S}\bar{R} = 11$, Q continuará sendo o último estado assumido pelas entradas $\bar{S}$ e $\bar{R}$.

Na implementação do *latch* RS com portas NAND's, se ambas as entradas forem 0, tem-se $Q = \bar{Q} = 1$ e este é um estado proibido, pois as saídas Q e $\bar{Q}$ não são complementares.

Observe que se mudarmos de $\bar{S}\bar{R} = 11$ para 00 e voltarmos novamente para 11, a saída poderá ser tanto 0 como 1. A saída, nesse caso, dependerá dos atrasos inerentes de cada porta e, portanto, não apresenta interesse prático, já que o estado final não é determinado pela entrada.



1.2. LATCH RS ENGATILHADO

O *latch* da **Figura 1** muda de estado assim que uma informação apropriada é recebida na entrada, portanto não há requerimentos precisos de tempo e a operação é dita **assíncrona**. Em outras aplicações, tais como operações aritméticas, os dados devem ser armazenados ou lidos em instantes bem determinados. Nesse caso, o sistema é chamado **síncrono** e as operações são realizadas sob o comando de pulsos de relógio.




Figura 2 – Latch RS engatilhado e seu símbolo

A tabela verdade é apresentada na **Tabela II**.

Entradas			Saídas	
T	S	R	Q_{n+1}	$\bar{Q}_{n+1}$
0	X	X	Q_n	$\bar{Q}_n$
1	0	0	Q_n	$\bar{Q}_n$
1	0	1	0	1
1	1	0	1	0
1	1	1	1	1

Tabela II – Latch RS engatilhado
(A combinação em destaque é proibida)

Com o gatilho (*trigger*) $T = 0$, o *latch* não altera seu estado e suas entradas S e R não têm ação sobre o *latch*. A informação de entrada é transferida ao *latch* somente quando $T = 1$. Quando T volta novamente a zero, a informação fica retida no *latch*.




Figura 3 – Forma de onda de T



1.3. LATCH D

O *latch* D consiste em um *latch* RS em que o *DADO* entra em S e $\overline{DADO}$ entra em R. A implementação da **Figura 4** permite que a saída *Q* acompanhe a entrada de dados *D* sempre que o relógio estiver no nível 1. A **Figura 4** também mostra o símbolo do *latch* D.




Figura 4 – Latch D

A **Tabela III** apresenta a operação do *latch* D.

Clk	D	Q_{n+1}
0	0	Q_n
0	1	Q_n
1	0	0
1	1	1

Tabela III – Tabela da verdade do *latch* D
(Note que neste caso não existe estado proibido)



1.1. FLIP-FLOP D - SENHOR-ESCRAVO

A implementação da **Figura 5** permite que o dado seja transferido da entrada D para a saída Q apenas durante a transição positiva do pulso do relógio (na subida do pulso). Também é possível implementar o flip-flop D usando a transição negativa do pulso do relógio (flip-flop D engatilhado pela borda negativa).




Figura 5 – Implementação de um flip-flop D Senhor-Escravo engatilhado pela borda positiva

O símbolo do flip-flop D engatilhado pela borda positiva é apresentado na **Figura 5** e sua tabela da verdade é apresentada na **Tabela IV** abaixo.

Clk	D	Q_{n+1}
	X	Q_n
	0	0
	1	1

Tabela IV – Tabela da Verdade do flip-flop D

1.5. TEMPO DE SETUP

O tempo de *setup* de um flip-flop é definido como o menor intervalo de tempo em que o sinal da D da entrada deve estar já no nível correto (estável) e ser mantido antes da ocorrência de uma transição no relógio. O tempo de *setup* típico para os flip-flops da família TTL é de 20 ns antes da transição positiva do relógio.




Figura 6 – Visualização do tempo de *setup* para o flip-flop D

Na configuração da **Figura 7(a)** o dado chega às entradas D e Clk simultaneamente, então o tempo de *setup* não é observado e a saída ficará sempre em 0 mesmo se acionarmos várias vezes a chave CH.




Figura 7 – Verificação experimental do tempo de *setup*

Na configuração da **Figura 7(b)**, devido ao atraso de propagação nos 4 inversores, o dado chega ao terminal D 40ns antes que ocorra a transição na entrada do relógio. Logo o tempo de *setup* é obedecido e a saída ficará sempre em 1 mesmo se acionarmos várias vezes a chave CH.



2. PARTE EXPERIMENTAL

Dica: Realize uma sequência de montagem na sequência indicada.

Neste experimento não há **Pré-Projetos**, deste modo cada um dos pós-experimentos vale 1 ponto.

- 2.1. (**Pós-Experimento 1**) Monte o circuito apresentado na **Figura 2** – *Latch RS* engatilhado com NANDs, **na parte direita do protoboard**. Elabore uma tabela verdade para verificar o que acontece com $T=0$ e as entradas variando. A seguir, com $T=1$ e as entradas variando 01, 00, 10, 00, 11, 00, aplicada nos terminais. Use chave $D = T$, chave $B = S$, chave $A = R$, LEDs $L0=Q$ e $L1=\overline{Q}$. Filme e explique o que ocorre.

Dica: É extremamente difícil fazer as transições $00 \rightarrow 11 \rightarrow 00$ manualmente usando 2 chaves! Use uma chave única para comandar as duas entradas simultaneamente.

- 2.2. (**Pós-Experimento 2**) Monte o circuito da **Figura 4** – *latch D* à esquerda do circuito do item 2.1. Verifique sua tabela verdade e explique o comportamento do circuito. Use as chaves $B=D$, $A=Clock$, LEDs $L0 = Q$ e $L1 = \overline{Q}$. Filme o funcionamento do circuito.
- 2.3. (**Pós-Experimento 3**) Aproveitando os circuitos dos itens 2.1 e 2.2., monte o circuito da **Figura 5** – *flip-flop D* Mestre-Escravo. Verifique a tabela verdade e explique as diferenças de funcionamento do circuito *latch D*. Use as chaves $B=Clk$ e $A=D$ e os LEDs $L0=Q$ e $L1=\overline{Q}$. Filme o funcionamento do circuito.
- 2.4. (**Pós-Experimento 4**) Usando o circuito do *flip-flop D* montando no item 2.3, teste a influência do *Setup Time*, **Figura 7**. Use como entrada $CH=$ Gerador de 1Hz, como saídas o LED $L0=Q$, $L1=\overline{Q}$ e o LED $L3=$ Gerador 1Hz. Verifique sem as portas NOT, figura 7(a), e com as portas NOTs, figura 7(b), fotografe e filme o funcionamento de cada circuito explicando o que está ocorrendo.

3. SUMÁRIO

Foram estudados os *latches RS*, o *latch D* e o *flip-Flop D* SENHOR-ESCRAVO. Estudamos o *Setup Time* em *flip-flops*.

4. EQUIPAMENTOS E MATERIAL

- Kit Digital;
- Fios conectores;
- Portas NAND (2×74HC00).
- Portas NOT (1×74HC04)



5. TESTE DE AUTOAVALIAÇÃO

1. Qual dos seguintes estados de entrada de um *latch* RS gatilhado, implementado com portas NAND's, produzirá uma saída inválida?
 - a) 00
 - b) 01
 - c) 10
 - d) 11

2. Um *flip-flop* D síncrono difere de um *latch* D assíncrono no seguinte particular:
 - a) O *flip-flop* altera seu estado apenas na borda do clock.
 - b) O *latch* não requer entrada de dado.
 - c) O *flip-flop* não possui saídas complementares.
 - d) O *latch* não possui saídas complementares.

3. Um *latch* RS engatilhado:
 - a) Não pode ser usado em circuitos síncronos.
 - b) Não pode ser usado em circuitos assíncronos.
 - c) As opções **a** e **b** estão corretas.
 - d) NDA

4. Um *flip-flop* D engatilhado pela borda positiva do pulso do relógio terá a saída $Q = 1$ quando:
 - a) O relógio for de 1 para 0 e o dado for 0.
 - b) O relógio permanecer em 1 depois de uma transição positiva e o dado for para 1.
 - c) O dado for para 0 e o relógio for para 0 depois de ter passado por um nível lógico 1.
 - d) O relógio for de 0 para 1 e o dado for 1.

5. Quantos *flip-flops* serão necessários para se armazenar uma palavra de 4 bits?
 - a) 1
 - b) 2
 - c) 4
 - d) 8