# Université de Montpellier

# MASTER ÉLECTRONIQUE, ÉNERGIE ÉLECTRIQUE & AUTOMATIQUE

Année Universitaire 2024-2025





# Compte Rendu des travaux pratiques CONCEPTION D'UN CONTRÔLEUR VGA EN VHDL

Réalisé par Amine Adel BEKDOUCHE

Parcours

Capteurs, Électronique & Objets Connectés (CEO)

Encadrant: M. Podlecki

### 1 Introduction

# 1.1 Contexte et Objectif: Présentation du projet et des objectifs principaux.

Ce projet vise à concevoir un contrôleur VGA en utilisant le langage de description matériel VHDL. L'objectif principal est de générer les signaux nécessaires pour afficher des images sur un écran, en utilisant différentes techniques de stockage et de gestion des pixels.

# 1.2 Description Générale: Vue d'ensemble de la conception du contrôleur VGA.

La conception comprend plusieurs composants, chacun jouant un rôle spécifique dans la génération des signaux VGA et l'affichage des images. Nous avons utilisé des mémoires PROM et des blocs ROM pour stocker les données des images (sprites) et les afficher correctement sur l'écran.

## 2 Génération de l'horloge

**Objectif :** Diviser l'horloge de la carte (100 MHz) pour générer un signal clk25 à 25 MHz, nécessaire pour le fonctionnement du contrôleur VGA. De plus, une horloge à 1 Hz a été générée pour permettre le déplacement des images.

### 2.1 Description des Signaux

- rst : remise à zéro (entrée)
- clk : horloge maître à 100 MHz (entrée)
- clk25 : horloge à 25 MHz (sortie)
- clk 1hz : horloge à 1 Hz (sortie)

```
17 begin
18
19 process(clk, rst) is
 begin
      if rst = '1' then
          compteur <= "000";
          elsif clk'event and clk = '1' then
          compteur <= compteur + 1;</pre>
25
          compteur2 <= compteur2 + 1;</pre>
26
27
          if compteur2 < "010111111010111110000100000" then
              clk_1hz <= '1';
          elsif compteur2 < "101111110101111100001000000" then
              clk_1hz <= '0';
32
          else
              clk_1hz <= '1';
              compteur2 <= "000000000000000000000000000000";
          end if;
37
          if compteur < "001" then
38
              clk25 <= '1';
39
          elsif compteur < "011" then
              clk25 <= '0';
          else
42
              clk25 <= '1':
              compteur <= "000";
44
          end if;
      end if;
 end process;
50 end Behavioral;
```

Listing 1: Code VHDL pour le composant gen\_pixel\_clk

```
library IEEE;
use IEEE.STD_LOGIC_1164.ALL;

entity gen_pixel_clk_tb is
end gen_pixel_clk_tb;

architecture Behavioral of gen_pixel_clk_tb is

signal clk, rst, clk25, clk_1hz: STD_LOGIC;
component gen_pixel_clk is port (rst : in std_logic; clk : in std_logic; clk25 : out std_logic; clk_1hz : out std_logic); end component;

begin
```

```
clk_test : gen_pixel_clk port map(rst => rst, clk => clk, clk25 =>
      clk25, clk_1hz => clk_1hz);
15
 clock : process is
16
17
 begin
      clk <= '0';
18
      wait for 10ns;
      clk <= '1';
      wait for 10ns;
21
 end process;
23
 reset : process is
 begin
      rst <= '1';
      wait for 2ns;
      rst <= '0';
28
      wait;
 end process;
30
 end Behavioral;
```

Listing 2: Code VHDL pour le composant gen\_pixel\_clk\_tb




Figure 1: Résultat du test bench de générateur d'horloge

### Interprétation:

Le générateur d'horloge a réussi à diviser l'horloge principale de 100 MHz pour produire une horloge à 25 MHz nécessaire pour le contrôleur VGA, ainsi qu'une horloge à 1 Hz pour le déplacement des images, voir la figure 1. Cela montre que le système peut fonctionner avec les fréquences requises pour synchroniser les signaux VGA et gérer le déplacement des images, assurant ainsi une base solide pour le fonctionnement du contrôleur.

## 3 Composant VGA 640x480

# 3.1 Objectif : Générer les signaux de synchronisation horizontale et verticale.

### 3.2 Constantes et Paramètres

- hpixels : Nombre de pixels sur une ligne = 800 ("1100100000")
- vlines: Nombre total de lignes horizontales = 521 ("1000001001")

- hbp: Horizontal back porch = 144 ("0010010000")
- hfp: Horizontal front porch = 784 ("1100010000")
- vbp : Vertical back porch = 31 ("0000011111")
- vfp : Vertical front porch = 511 ("0111111111")

### 3.3 Fonctionnement

### 3.3.1 Compteur Horizontal

Le compteur horizontal compte les pixels sur chaque ligne. Il génère les signaux de synchronisation horizontale (hsync) et détermine la zone active d'affichage.

### 3.3.2 Compteur Vertical

Le compteur vertical compte les lignes. Il génère les signaux de synchronisation verticale (vsync) et détermine la zone active d'affichage.

#### 3.3.3 Sorties

- hsync : Signal de synchronisation horizontale
- vsync : Signal de synchronisation verticale
- vidon : Indicateur de la zone active d'affichage

```
library IEEE;
 use IEEE.STD_LOGIC_1164.ALL;
 use IEEE.STD_LOGIC_ARITH.ALL;
 use IEEE.STD_LOGIC_UNSIGNED.ALL;
 entity VGA_640x480 is
      Port ( clk25 : in STD_LOGIC;
             rst : in STD_LOGIC;
             hsync : out STD_LOGIC;
             vsync : out STD_LOGIC;
             hc : out STD_LOGIC_VECTOR (9 downto 0);
             vc : out STD_LOGIC_VECTOR (9 downto 0);
12
             vidon : out STD_LOGIC);
 end VGA_640x480;
14
16 architecture Behavioral of VGA_640x480 is
 -- definition des constantes
 constant hpixels: std_logic_vector(9 downto 0) :="1100100000"; --
    nombre de pixels sur une ligne = 800
19 constant vlines: std_logic_vector(9 downto 0) :="1000001001"; --
    nombre total de lignes horizontales = 521
constant hbp: std_logic_vector(9 downto 0) :="00100100000"; --
    horizontal back porch = 128 + 16 = 144 (ou 96 + 48)
```

```
constant hfp: std_logic_vector(9 downto 0) :="1100010000"; --
     horizontal front porch = 128 + 16 + 640 = 784
22 constant vbp: std_logic_vector(9 downto 0) :="0000011111"; --
     vertical back porch = 2 + 29 = 31
23 constant vfp: std_logic_vector(9 downto 0) :="01111111111"; --
     vertical front porch = 2 + 29 + 480 + 10 = 511
24 -- definition des signaux
25 signal hcs : std_logic_vector(9 downto 0); -- compteur horizontal
    / vertical
signal vcs: std_logic_vector(9 downto 0); -- compteur vertical
27 signal vsenable: std_logic := '0'; -- enable pour le compteur
     vertical
 -- debut du programme
30 begin
      process(clk25, rst)
      begin
          if rst='1' then
              hcs <= "0000000000"; -- remise zero du compteur
                 horizontal
          elsif rising_edge(clk25) then
              if hcs = (hpixels - 1) then
                  hcs <= "000000000";
                  vsenable <='1';</pre>
              else
                  hcs \ll (hcs + 1);
                  vsenable <='0';</pre>
              end if:
42
          end if;
43
      end process;
      -- Compteur pour le signal de synchronisation verticale vcs
      process(clk25, rst)
      begin
          if rst='1' then
              vcs <= "0000000000"; -- remise zero du compteur
                 vertical
          elsif rising_edge(clk25) then
              if vsenable='1' then
                  if vcs =(vlines - 1) then
                      vcs <= "0000000000"; -- remise a zero du
54
                          compteur vertical
                  else
                      vcs <= vcs + 1;
                  end if:
              end if;
58
          end if;
59
      end process;
      -- Generation des signaux de sortie
62
      hsync <= '0' when hcs < 96 else '1'; -- synchronisation
63
```

```
horizontale

vsync <= '0' when vcs < 2 else '1'; -- synchronisation
verticale

vidon <= '1' when ((hcs >= hbp) and (hcs < hfp) and (vcs >=
vbp) and (vcs < vfp)) else '0'; -- signal video active

hc <= hcs;
vc <= vcs;
end Behavioral;
```

**Listing 3:** Code VHDL pour le composant VGA 640x480

```
library IEEE;
use IEEE.STD_LOGIC_1164.ALL;
4 entity VGA_640x480_tb is
 end VGA_640x480_tb;
 architecture Behavioral of VGA_640x480_tb is
      signal clk25,rst,hsync,vsync,vidon : STD_LOGIC;
      signal hc, vc : STD_LOGIC_VECTOR (9 downto 0);
      component VGA_640x480 is
          Port ( clk25 : in STD_LOGIC;
12
                 rst : in STD_LOGIC;
                 hsync : out STD_LOGIC;
                 vsync : out STD_LOGIC;
                 hc : out STD_LOGIC_VECTOR (9 downto 0);
                 vc : out STD_LOGIC_VECTOR (9 downto 0);
17
                 vidon : out STD_LOGIC);
      end component;
19
 begin
21
      VGA_640x480_test : VGA_640x480 port map(clk25 => clk25, rst =>
          rst, hsync => hsync, vsync => vsync, hc => hc, vc => vc,
         vidon => vidon);
      clock : process is
      begin
25
          clk25 <= '0';
          wait for 20ns;
27
          clk25 <= '1';
          wait for 20ns;
29
      end process;
      reset : process is
      begin
          rst <= '0';
          wait for 21ns;
34
          rst <= '1';
          wait for 2ns;
          rst <= '0';
          wait;
```

```
end process;
40
41 end Behavioral;
```

Listing 4: Code VHDL pour le composant VGA 640x480 tb




Figure 2: Résultat du test bench de VGA 640x480

### Interprétation:

Les signaux de synchronisation horizontale (hsync) et verticale (vsync) ont été générés correctement, permettant un affichage stable sur l'écran, voir la figure 2. La génération correcte de ces signaux est cruciale pour un affichage VGA stable, indiquant que le contrôleur peut gérer les timings nécessaires pour afficher des images sans distorsion.

# 4 Composant VGA STRIPES

# 4.1 Objectif: Affecter les valeurs des pixels en fonction de HC, VC et VIDON.

## 4.2 Fonctionnement : Conditions d'affichage

Les valeurs des couleurs rouge (red), vert (green) et bleu (blue) sont déterminées en fonction des valeurs des compteurs horizontaux (HC) et verticaux (VC) ainsi que du signal VIDON.

- Red : La valeur de la composante rouge est déterminée par le bit 4 de VC. Si VIDON est actif, la composante rouge est définie par la répétition de ce bit.
- Green: La valeur de la composante verte est l'inverse de la composante rouge.
- Blue : La composante bleue est fixée à zéro.

# 5 Composant TOP\_VGA\_STRIPES

Objectif: Instancier les composants nécessaires pour l'architecture initiale afin d'afficher des lignes rouges et vertes sur tout l'écran. L'architecture est décrite dans la figure 3.




Figure 3: Interface et architecture du composant TOP\_VGA\_SPRITES

### 5.1 Explication des Composants et Signaux

### 5.1.1 TOP VGA STRIPES

Entité principale qui regroupe tous les composants nécessaires pour générer les signaux VGA et afficher des lignes rouges et vertes sur l'écran.

### 5.1.2 Ports:

- clk : Entrée de l'horloge principale.
- rst : Entrée de réinitialisation.
- hsync : Sortie du signal de synchronisation horizontale.
- vsync : Sortie du signal de synchronisation verticale.
- RGB : Sortie des valeurs RGB pour les pixels.

### 5.1.3 Signaux Internes:

- clk25 : Signal d'horloge à 25 MHz généré par le composant gen pixel clk.
- vidon : Signal d'activation vidéo, indiquant si les pixels doivent être affichés.
- vc et hc : Compteurs verticaux et horizontaux utilisés pour générer les signaux de synchronisation et déterminer les coordonnées des pixels.

### 5.1.4 Composants:

- VGA\_640x480 : Composant responsable de générer les signaux de synchronisation horizontale et verticale, ainsi que les compteurs de pixels.
- gen\_pixel\_clk : Composant générant l'horloge à 25 MHz à partir de l'horloge principale.
- VGA STRIPES : Composant responsable de générer les signaux RGB.

### 5.1.5 Instanciations:

- gen pixel clk c : Instanciation du générateur de l'horloge des pixels.
- VGA 640x480 c: Instanciation du composant VGA 640x480.
- VGA STRIPES c: Instanciation du composant VGA STRIPES.

```
library IEEE;
 use IEEE.STD_LOGIC_1164.ALL;
 entity TOP_VGA_SPRITES is
      Port ( clk : in STD_LOGIC;
             rst : in STD_LOGIC;
             hsync : out STD_LOGIC;
             vsync : out STD_LOGIC;
             RGB : out STD_LOGIC_VECTOR (11 downto 0));
 end TOP_VGA_SPRITES;
 architecture Behavioral of TOP_VGA_SPRITES is
      signal clk25, vidon : STD_LOGIC;
      signal vc, hc: STD_LOGIC_VECTOR(9 downto 0);
      component VGA_640x480 is
          Port ( clk25 : in STD_LOGIC;
                 rst : in STD_LOGIC;
                 hsync : out STD_LOGIC;
                 vsync : out STD_LOGIC;
                 hc : out STD_LOGIC_VECTOR (9 downto 0);
                 vc : out STD_LOGIC_VECTOR (9 downto 0);
                 vidon : out STD_LOGIC);
      end component;
23
      component VGA_STRIPES is
          Port ( HC : in STD_LOGIC_VECTOR (9 downto 0);
26
                 VC : in STD_LOGIC_VECTOR (9 downto 0);
                 vidon : in STD_LOGIC;
28
                 RGB : out STD_LOGIC_VECTOR (11 downto 0));
      end component;
      component gen_pixel_clk is
          Port ( rst : in STD_LOGIC;
33
                 clk : in STD_LOGIC;
34
                 clk25 : out STD_LOGIC);
35
      end component;
 begin
38
39
      gen_pixel_clk_c : gen_pixel_clk port map(rst => rst, clk =>
40
         clk, clk25 => clk25);
      VGA_640x480_c : VGA_640x480 port map(clk25 => clk25, rst =>
         rst, hsync => hsync, vsync => vsync, hc => hc, vc => vc,
         vidon => vidon);
```

```
VGA_STRIPES_c : VGA_STRIPES port map(hc => hc, vc => vc, vidon => vidon, RGB => RGB);

43
44 end Behavioral;
```

Listing 5: Code VHDL pour le composant TOP VGA SPRITES

```
library IEEE;
use IEEE.STD_LOGIC_1164.ALL;
 entity TOP_VGA_SPRITES_tb is
 end TOP_VGA_SPRITES_tb;
 architecture Behavioral of TOP_VGA_SPRITES_tb is
signal clk, rst, hsync, vsync: STD_LOGIC;
 signal RGB : STD_LOGIC_VECTOR (11 downto 0);
 component TOP_VGA_SPRITES is
      Port ( clk : in STD_LOGIC;
             rst : in STD_LOGIC;
14
             hsync : out STD_LOGIC;
             vsync : out STD_LOGIC;
             RGB : out STD_LOGIC_VECTOR (11 downto 0));
 end component;
19 begin
20
 TOP_VGA_SPRITES_test : TOP_VGA_SPRITES port map (clk => clk, rst
    => rst, hsync => hsync, vsync => vsync, RGB => RGB);
23 clock : process is
 begin
      clk <= '0';
      wait for 10ns;
      clk <= '1';
      wait for 10ns;
 end process;
 reset : process is
31
 begin
      rst <= '0';
      wait for 9ns;
      rst <= '1';
      wait for 2ns;
      rst <= '0';
      wait;
39 end process;
 end Behavioral;
```

Listing 6: Code VHDL pour le composant TOP\_VGA\_SPRITES\_tb



Figure 4: Résultat du test bench de Top VGA Stripes

### Interprétation:

Les valeurs RGB ont été générées correctement, comme le montre la figure 4, permettant l'affichage des lignes rouges et vertes. Cela indique que le système est capable de gérer efficacement les signaux de couleur et de les synchroniser avec les signaux de synchronisation horizontale et verticale, assurant ainsi un affichage précis et stable des motifs de base.

### 5.2 Simulation et Vérification

Les tests effectués incluent la vérification des signaux de synchronisation horizontale et verticale, ainsi que l'affichage correct des lignes rouges et vertes en fonction des coordonnées et du signal VIDON.



**Figure 5:** Validation du programme Top\_VGA\_STRIPES par l'affichage des lignes rouges et vertes)

### Interprétation:

Les lignes rouges et vertes ont été affichées correctement sur tout l'écran, voir la figure 5. Cela démontre que le système est capable de gérer des motifs simples et que les signaux

RGB sont générés et synchronisés de manière adéquate avec les signaux de synchronisation, prouvant ainsi la capacité du système à afficher des motifs de base.

# 6 Composant VGA PROM

Objectif: Afficher un sprite en haut à gauche de l'écran en utilisant une PROM.

### 6.1 Constantes et Paramètres

```
• hbp: Horizontal back porch = 144 ("0010010000")
```

```
• vbp: Vertical back porch = 31 ("0000011111")
```

- w : Largeur du sprite = 32 pixels ("0000100000")
- h: Hauteur du sprite = 16 lignes ("0000010000")

### 6.2 Fonctionnement:

#### 6.2.1 Calcul des Adresses

Les adresses pour accéder à la PROM sont calculées en fonction des compteurs horizontaux (HC) et verticaux (VC), ainsi que des positions du sprite.

- rom addr : Adresse de la ligne du sprite, calculée à partir de VC et vbp.
- rom pix : Adresse de la colonne du sprite, calculée à partir de HC et hbp.

### 6.2.2 Conditions d'affichage

Le signal spriteon détermine si le pixel actuel se trouve dans la zone d'affichage du sprite.

- Affectation des Couleurs : Les couleurs des pixels (RED, GREEN, BLUE) sont affectées en fonction des données lues dans la PROM et du signal spriteon.
- Code VHDL : Extrait du code pour le composant VGA PROM.

```
library IEEE;
 use IEEE.STD_LOGIC_1164.ALL;
 use IEEE.STD_LOGIC_UNSIGNED.ALL;
 use ieee.std_logic_1164.all;
 use ieee.numeric_std.all;
 entity VGA_PROM is
      Port ( clk_1hz : in STD_LOGIC;
             HC : in STD_LOGIC_VECTOR (9 downto 0);
9
             VC : in STD_LOGIC_VECTOR (9 downto 0);
10
             VIDON : in STD_LOGIC;
             M : in STD_LOGIC_VECTOR (0 to 31);
             ROM_ADDR4 : out STD_LOGIC_VECTOR (3 downto 0);
13
             RGB : out STD_LOGIC_VECTOR (11 downto 0);
14
```

```
sw : in STD_LOGIC_VECTOR (3 downto 0));
16 end VGA_PROM;
17
18 architecture Behavioral of VGA_PROM is
constant hbp: std_logic_vector(9 downto 0) :="00100100000"; --
     horizontal back porch = 128 + 16 = 144 (ou 96 + 48)
21 constant vbp: std_logic_vector(9 downto 0) :="0000011111"; --
     vertical back porch = 2 + 29 = 31
22 constant height: std_logic_vector(9 downto 0) :="0000010000"; --
constant width: std_logic_vector(9 downto 0) := "0000100000"; --
     32 pixels
25 constant dx: std_logic_vector(9 downto 0) :="0000001000"; -- 64
26 constant dy: std_logic_vector(8 downto 0) :="000001000"; -- 48
27
28 signal rom_addr : STD_LOGIC_VECTOR (9 downto 0);
29 signal rom_pix : STD_LOGIC_VECTOR (9 downto 0);
signal spriteon : STD_LOGIC;
signal rgb_sig : STD_LOGIC_VECTOR (2 downto 0);
32
33 signal x : STD_LOGIC_VECTOR (9 downto 0):= "00000000000";
34 signal y : STD_LOGIC_VECTOR (8 downto 0):= "0000000000";
 begin
     game : process(clk_1hz,sw)
37
     begin
          if clk_1hz'event and clk_1hz = '1' then
39
               case sw is
                   when "0001" => x \le x + dx; y \le y;
                   when "0010" => x \le x - dx; y \le y;
                   when "0100" => x \le x; y \le y - dy;
                   when "1000" => x \le x; y \le y+dy;
                   when "0101" => x \le x + dx; y \le y - dy;
                   when "1001" => x <= x+dx; y <= y+dy;
46
                   when "0110" => x \le x - dx; y \le y - dy;
                   when "1010" => x \le x - dx; y \le y + dy;
                   when others \Rightarrow x \Leftarrow x; y \Leftarrow y;
               end case:
          end if;
     end process;
     calculate_addr_pix : process(VC, HC, rom_addr, VIDON, spriteon,
         rom_pix)
      variable j: integer;
      begin
56
          j:= conv_integer(rom_pix);
          rgb_sig <= M(j)&M(j)&M(j);
          if spriteon = '1' and VIDON = '1' then
60
```

```
RGB <= rgb_sig(0)&rgb_sig(0)&rgb_sig(0)&rgb_sig(0)&
61
                   rgb_sig(1)&rgb_sig(1)&rgb_sig(1)&rgb_sig(1)&rgb_sig
                   (2) &rgb_sig(2) &rgb_sig(2) &rgb_sig(2);
           else
                RGB <= "00000000000";
63
           end if;
64
      end process;
      rom_addr <= VC-vbp-y;</pre>
      rom_pix <= HC-hbp-x;</pre>
68
69
      ROM_ADDR4 <= rom_addr(3 downto 0);</pre>
70
      spriteon \leftarrow '1' when ((HC > hbp+x)
      and (HC < hbp+width+x)</pre>
73
      and (VC > vbp+y)
      and (VC < vbp+height+y)) else '0';
75
  end Behavioral;
```

Listing 7: Code VHDL pour le composant VGA PROM

```
library IEEE;
 use IEEE.STD_LOGIC_1164.ALL;
 use IEEE.STD_LOGIC_UNSIGNED.ALL;
 entity PROM is
      Port ( addr : in STD_LOGIC_VECTOR (3 downto 0);
             m : out STD_LOGIC_VECTOR (0 to 31));
 end PROM;
10 architecture Behavioral of PROM is
 type rom_array is array (NATURAL range <>) of std_logic_vector(0
     to 31);
 constant rom:rom_array:= (
                                "0000000000000000",
13
                                "0111100000101010",
14
                                "0111101110101010",
                                "0111101010101010"
                                "0111101111111010",
                                "0111100000000000",
18
                                "01111111101111010",
19
                                "0111110001000010"
20
                                "0110000101111010",
                                "0110100100001010"
                                "0110111111111010".
23
                                "0000100000000000"
24
                                "0011100100111110"
25
                                "000000000111110",
                                "011111111111110"
                                "0000000000000000"
28
                            );
29
```

```
begin

process(addr)
variable j: integer;

begin

j:= conv_integer(addr);
 m <= rom(j);
end process;

end Behavioral;</pre>
```

Listing 8: Code VHDL pour le composant PROM

# 7 Composant TOP\_VGA\_PROM\_1

**Objectif :** Instancier les composants nécessaires pour l'architecture finale afin d'afficher un sprite en utilisant une PROM. L'architecture est décrite dans la figure 6.




Figure 6: Interface du composant TOP VGA PROM

### 7.1 Explication des Composants et Signaux

### $7.1.1 \quad TOP\_VGA\_PROM$

Entité principale qui regroupe tous les composants nécessaires pour générer les signaux VGA et afficher une icône en utilisant une PROM.

### 7.1.2 Ports

- clk : Entrée de l'horloge principale.
- rst : Entrée de réinitialisation.

- hsync : Sortie du signal de synchronisation horizontale.
- vsync : Sortie du signal de synchronisation verticale.
- RGB : Sortie des valeurs RGB pour les pixels.
- sw : Entrée des switchs pour contrôler l'icône.

### 7.1.3 Signaux Internes:

- clk25 : Signal d'horloge à 25 MHz généré par le composant gen pixel clk.
- clk 1hz : Signal d'horloge à 1 Hz généré par le composant gen pixel clk.
- vidon : Signal d'activation vidéo, indiquant si les pixels doivent être affichés.
- vc et hc : Compteurs verticaux et horizontaux utilisés pour générer les signaux de synchronisation et déterminer les coordonnées des pixels.
- M : Données lues de la PROM.
- ROM ADDR4 : Adresse de la PROM.

### 7.1.4 Composants:

- VGA\_640x480 : Composant responsable de générer les signaux de synchronisation horizontale et verticale, ainsi que les compteurs de pixels.
- VGA\_PROM : Composant responsable de l'affichage de l'icône en utilisant les données de la PROM.
- gen\_pixel\_clk : Composant générant l'horloge à 25 MHz et l'horloge à 1 Hz à partir de l'horloge principale.
- PROM : Composant représentant la mémoire PROM contenant les données de l'icône.

### 7.1.5 Instanciations:

- gen pixel clk c : Instanciation du générateur de l'horloge des pixels.
- VGA 640x480 c: Instanciation du composant VGA\_640x480.
- VGA PROM c: Instanciation du composant VGA PROM.
- PROM c: Instanciation du composant PROM.

```
library IEEE;
use IEEE.STD_LOGIC_1164.ALL;

entity TOP_VGA_PROM is
    Port ( clk : in STD_LOGIC;
        rst : in STD_LOGIC;
        hsync : out STD_LOGIC;
```

```
vsync : out STD_LOGIC;
             RGB : out STD_LOGIC_VECTOR (11 downto 0);
             sw : in STD_LOGIC_VECTOR (3 downto 0));
 end TOP_VGA_PROM;
12
 architecture Behavioral of TOP_VGA_PROM is
13
      signal clk25, vidon, clk_1hz : STD_LOGIC;
14
      signal vc, hc: STD_LOGIC_VECTOR(9 downto 0);
      signal M : STD_LOGIC_VECTOR (31 downto 0);
      signal ROM_ADDR4 : STD_LOGIC_VECTOR (3 downto 0);
17
18
      component VGA_640x480 is
19
          Port ( clk25 : in STD_LOGIC;
                 rst : in STD_LOGIC;
                 hsync : out STD_LOGIC;
                 vsync : out STD_LOGIC;
                 hc : out STD_LOGIC_VECTOR (9 downto 0);
24
                 vc : out STD_LOGIC_VECTOR (9 downto 0);
                 vidon : out STD_LOGIC);
26
      end component;
      component VGA_PROM is
29
          Port ( clk_1hz : in STD_LOGIC;
30
                 HC : in STD_LOGIC_VECTOR (9 downto 0);
31
                 VC : in STD_LOGIC_VECTOR (9 downto 0);
                 VIDON : in STD_LOGIC;
                 M : in STD_LOGIC_VECTOR (31 downto 0);
                 ROM_ADDR4 : out STD_LOGIC_VECTOR (3 downto 0);
                 RGB : out STD_LOGIC_VECTOR (11 downto 0);
36
                 sw : in STD_LOGIC_VECTOR (3 downto 0));
      end component;
      component gen_pixel_clk is
          Port ( rst : in STD_LOGIC;
                 clk : in STD_LOGIC;
42
                 clk25 : out STD_LOGIC;
43
                 clk_1hz : out STD_LOGIC);
      end component;
      component PROM is
          Port ( addr : in STD_LOGIC_VECTOR (3 downto 0);
48
                 m : out STD_LOGIC_VECTOR (31 downto 0));
      end component;
 begin
52
53
      gen_pixel_clk_c : gen_pixel_clk port map(rst => rst, clk =>
54
         clk, clk25 => clk25, clk_1hz => clk_1hz);
      VGA_640x480_c : VGA_640x480 port map(clk25 => clk25, rst =>
         rst, hsync => hsync, vsync => vsync, hc => hc, vc => vc,
         vidon => vidon);
```

```
VGA_PROM_c : VGA_PROM port map(clk_1hz => clk_1hz, hc => hc,
vc => vc, vidon => vidon, M => M, ROM_ADDR4 => ROM_ADDR4,
RGB => RGB, sw => sw);
PROM_c : PROM port map(addr => ROM_ADDR4, m => M);

88
89 end Behavioral;
```

Listing 9: Code VHDL pour le composant TOP\_VGA\_PROM

### 7.2 Simulation et Vérification

Les tests effectués incluent la vérification des signaux de synchronisation horizontale et verticale, ainsi que l'affichage correct de l'icône en fonction des coordonnées et du signal VIDON.



Figure 7: Validation de l'affichage et du déplacement de l'icône générée à partir du PROM

### Interprétation:

Une icône a été affichée en haut à gauche de l'écran en utilisant une PROM, voir la figure 7. L'utilisation de la PROM pour stocker et afficher des sprites montre que le système peut gérer des données graphiques stockées en mémoire et les afficher correctement à l'écran, démontrant ainsi l'efficacité de la mémoire PROM pour le stockage des sprites.

### 8 Utilisation des Block ROM

Objectif : Utiliser des blocs mémoires internes pour stocker et afficher des sprites complexes.

### 8.1 Génération de la ROM

- Configuration: Utilisation du Block Memory Generator pour configurer la mémoire en "Single Port ROM" avec les caractéristiques nécessaires pour stocker les sprites.
- Initialisation : Chargement du fichier COE pour initialiser la mémoire ROM avec les données du sprite.

```
LIBRARY ieee;
USE ieee.std_logic_1164.ALL;
USE ieee.numeric_std.ALL;

LIBRARY blk_mem_gen_v8_3_1;
USE blk_mem_gen_v8_3_1.blk_mem_gen_v8_3_1;

ENTITY blk_mem_gen_2 IS

PORT (
    clka : IN STD_LOGIC;
    addra : IN STD_LOGIC_VECTOR(16 DOWNTO 0);
    douta : OUT STD_LOGIC_VECTOR(7 DOWNTO 0)

);

END blk_mem_gen_2;
```

**Listing 10:** Code VHDL pour le composant blk mem gen 2

## 8.2 Composant VGA PROM 2

### 8.2.1 Paramètres:

- hbp: Horizontal back porch = 144 ("0010010000")
- **vbp** : Vertical back porch = 31 ("0000011111")
- height : Hauteur de l'image = 240 lignes ("0100101000")
- width: Largeur de l'image = 160 pixels ("0011110000")
- Adressage de la ROM : Calcul de l'adresse de la ROM (rom\_addr16) en fonction des coordonnées des pixels (xpix, ypix).
- Affectation des Couleurs : Les couleurs des pixels (RED, GREEN, BLUE) sont affectées en fonction des données lues dans la ROM et du signal spriteon.

# 9 Composant TOP VGA PROM 2

**Objectif**: Instancier les composants nécessaires pour l'architecture finale afin d'afficher des images en utilisant une Block ROM. L'architecture est décrite dans la figure 8.




Figure 8: Architecture TOP VGA PROM 2

### 9.1 Explication des Composants et Signaux

### 9.1.1 TOP VGA PROM 2

Entité principale qui regroupe tous les composants nécessaires pour générer les signaux VGA et afficher des sprites complexes en utilisant une Block ROM.

### 9.1.2 Ports:

- clk : Entrée de l'horloge principale.
- rst : Entrée de réinitialisation.
- hsync : Sortie du signal de synchronisation horizontale.
- vsync : Sortie du signal de synchronisation verticale.
- RGB: Sortie des valeurs RGB pour les pixels.
- sw : Entrée des switchs pour contrôler les sprites.

### 9.1.3 Signaux Internes:

- clk25 : Signal d'horloge à 25 MHz généré par le composant gen pixel clk.
- clk 1hz : Signal d'horloge à 1 Hz généré par le composant gen pixel clk.
- vidon : Signal d'activation vidéo, indiquant si les pixels doivent être affichés.

- vc et hc : Compteurs verticaux et horizontaux utilisés pour générer les signaux de synchronisation et déterminer les coordonnées des pixels.
- M : Données lues de la Block ROM.
- ROM ADDR17 : Adresse de la Block ROM.

### 9.1.4 Composants:

- VGA\_640x480 : Composant responsable de générer les signaux de synchronisation horizontale et verticale, ainsi que les compteurs de pixels.
- VGA\_PROM\_2 : Composant responsable de l'affichage des sprites en utilisant les données de la Block ROM.
- gen\_pixel\_clk : Composant générant l'horloge à 25 MHz et l'horloge à 1 Hz à partir de l'horloge principale.
- blk\_mem\_gen\_1 : Composant représentant la Block ROM contenant les données des sprites.

### 9.1.5 Instanciations:

- gen pixel clk c : Instanciation du générateur de l'horloge des pixels.
- VGA 640x480 c: Instanciation du composant VGA\_640x480.
- VGA PROM c: Instanciation du composant VGA\_PROM\_2.
- PROM c: Instanciation du composant blk mem gen 1.

```
library IEEE;
 use IEEE.STD_LOGIC_1164.ALL;
 entity TOP_VGA_PROM_2 is
      Port ( clk : in STD_LOGIC;
             rst : in STD_LOGIC;
             hsync : out STD_LOGIC;
             vsync : out STD_LOGIC;
             RGB : out STD_LOGIC_VECTOR (11 downto 0);
             sw : in STD_LOGIC_VECTOR (3 downto 0));
 end TOP_VGA_PROM_2;
11
 architecture Behavioral of TOP_VGA_PROM_2 is
      signal clk25, vidon, clk_1hz : STD_LOGIC;
      signal vc, hc: STD_LOGIC_VECTOR(9 downto 0);
      signal M : STD_LOGIC_VECTOR (7 downto 0);
      signal ROM_ADDR17 : STD_LOGIC_VECTOR (16 downto 0);
17
      component VGA_640x480 is
          Port ( clk25 : in STD_LOGIC;
20
                 rst : in STD_LOGIC;
```


```
hsync : out STD_LOGIC;
                  vsync : out STD_LOGIC;
                 hc : out STD_LOGIC_VECTOR (9 downto 0);
24
                  vc : out STD_LOGIC_VECTOR (9 downto 0);
                  vidon : out STD_LOGIC);
26
      end component;
27
28
      component VGA_PROM_2 is
          Port ( clk_1hz : in STD_LOGIC;
                  HC : in STD_LOGIC_VECTOR (9 downto 0);
31
                  VC : in STD_LOGIC_VECTOR (9 downto 0);
                  VIDON : in STD_LOGIC;
33
                 M : in STD_LOGIC_VECTOR (7 downto 0);
                  ROM_ADDR : out STD_LOGIC_VECTOR (16 downto 0);
                 RGB : out STD_LOGIC_VECTOR (11 downto 0);
36
                  sw : in STD_LOGIC_VECTOR (3 downto 0));
      end component;
38
      component gen_pixel_clk is
40
          Port ( rst : in STD_LOGIC;
                  clk : in STD_LOGIC;
                  clk25 : out STD_LOGIC;
43
                  clk_1hz : out STD_LOGIC);
44
      end component;
45
      component blk_mem_gen_2 is
        PORT (
48
          clka : IN STD_LOGIC;
          addra : IN STD_LOGIC_VECTOR(16 DOWNTO 0);
50
          douta : OUT STD_LOGIC_VECTOR(7 DOWNTO 0)
        );
      end component;
 begin
55
56
      gen_pixel_clk_c : gen_pixel_clk port map(rst => rst, clk =>
         clk, clk25 => clk25, clk_1hz => clk_1hz);
      VGA_640x480_c : VGA_640x480 port map(clk25 => clk25, rst =>
         rst, hsync => hsync, vsync => vsync, hc => hc, vc => vc,
         vidon => vidon);
      VGA_PROM_c : VGA_PROM_2 port map(clk_1hz => clk_1hz, hc => hc,
          vc => vc, vidon => vidon, M => M, ROM_ADDR => ROM_ADDR17,
         RGB \Rightarrow RGB, sw \Rightarrow sw);
      PROM_c : blk_mem_gen_2 port map(clka => clk25, addra =>
         ROM_ADDR17, douta => M);
62 end Behavioral;
```

Listing 11: Code VHDL pour le composant TOP\_VGA\_PROM\_2

### 9.2 Simulation et Vérification

Les tests effectués incluent la vérification des signaux de synchronisation horizontale et verticale, ainsi que l'affichage correct des sprites en fonction des coordonnées et du signal VIDON.





**Figure 9:** Validation de l'affichage des images (au format .coe (Coefficient) générées par le code MATLAB fourni en annexe) à partir du bloc ROM

### Interprétation:

Les tests ont confirmé que les signaux de synchronisation et l'affichage des images étaient corrects, voir la figure 9. La capacité à afficher des images complexes à partir de la Block ROM indique que le système est capable de gérer des graphiques avancés et de les afficher de manière stable et précise, démontrant ainsi la robustesse et la précision du système.

# 10 Implémentation

## 10.1 Intégration du fichier XDC

- Le fichier XDC (Xilinx Design Constraints) est utilisé pour définir les contraintes de placement des broches et les propriétés des signaux pour la carte Basys 3.
- Voici un exemple de fichier XDC pour la carte Basys 3 :

```
# Clock signal
set_property PACKAGE_PIN W5 [get_ports clk]

set_property IOSTANDARD LVCMOS33 [get_ports clk]
create_clock -add -name sys_clk_pin -period 10.00 -
waveform {0 5} [get_ports clk]

# Buttons
set_property PACKAGE_PIN U18 [get_ports rst]
set_property IOSTANDARD LVCMOS33 [get_ports rst]
set_property PACKAGE_PIN T18 [get_ports {sw[2]}]
```

```
set_property IOSTANDARD LVCMOS33 [get_ports {sw[2]}]
set_property PACKAGE_PIN W19 [get_ports {sw[1]}]
     set_property IOSTANDARD LVCMOS33 [get_ports {sw[1]}]
set_property PACKAGE_PIN T17 [get_ports {sw[0]}]
     set_property IOSTANDARD LVCMOS33 [get_ports {sw[0]}]
set_property PACKAGE_PIN U17 [get_ports {sw[3]}]
     set_property IOSTANDARD LVCMOS33 [get_ports {sw[3]}]
 # VGA Connector
19 set_property PACKAGE_PIN G19 [get_ports {RGB[8]}]
     set_property IOSTANDARD LVCMOS33 [get_ports {RGB[8]}]
set_property PACKAGE_PIN H19 [get_ports {RGB[9]}]
     set_property IOSTANDARD LVCMOS33 [get_ports {RGB[9]}]
23 set_property PACKAGE_PIN J19 [get_ports {RGB[10]}]
     set_property IOSTANDARD LVCMOS33 [get_ports {RGB[10]}]
set_property PACKAGE_PIN N19 [get_ports {RGB[11]}]
     set_property IOSTANDARD LVCMOS33 [get_ports {RGB[11]}]
27 set_property PACKAGE_PIN N18 [get_ports {RGB[0]}]
     set_property IOSTANDARD LVCMOS33 [get_ports {RGB[0]}]
29 set_property PACKAGE_PIN L18 [get_ports {RGB[1]}]
     set_property IOSTANDARD LVCMOS33 [get_ports {RGB[1]}]
set_property PACKAGE_PIN K18 [get_ports {RGB[2]}]
     set_property IOSTANDARD LVCMOS33 [get_ports {RGB[2]}]
set_property PACKAGE_PIN J18 [get_ports {RGB[3]}]
     set_property IOSTANDARD LVCMOS33 [get_ports {RGB[3]}]
set_property PACKAGE_PIN J17 [get_ports {RGB[4]}]
     set_property IOSTANDARD LVCMOS33 [get_ports {RGB[4]}]
 set_property PACKAGE_PIN H17 [get_ports {RGB[5]}]
     set_property IOSTANDARD LVCMOS33 [get_ports {RGB[5]}]
set_property PACKAGE_PIN G17 [get_ports {RGB[6]}]
     set_property IOSTANDARD LVCMOS33 [get_ports {RGB[6]}]
41 set_property PACKAGE_PIN D17 [get_ports {RGB[7]}]
     set_property IOSTANDARD LVCMOS33 [get_ports {RGB[7]}]
43 set_property PACKAGE_PIN P19 [get_ports hsync]
     set_property IOSTANDARD LVCMOS33 [get_ports hsync]
45 set_property PACKAGE_PIN R19 [get_ports vsync]
```

Listing 12: Code exemple de fichier XDC pour la carte Basys 3caption

### 10.2 Génération du Bitstream

Après avoir intégré le fichier XDC et vérifié que toutes les connexions sont correctes, vous pouvez générer le bitstream.

- Utilisez l'outil de synthèse et d'implémentation de votre environnement de développement (par exemple, Vivado) pour générer le fichier bitstream (.bit).
- Assurez-vous que toutes les étapes de synthèse, d'implémentation et de génération du bitstream se terminent sans erreurs.

### 10.3 Programmation de la carte Basys 3

Connectez la carte Basys 3 à votre ordinateur via un câble USB.

- Ouvrez l'outil de programmation (par exemple, Vivado Hardware Manager).
- Importez le fichier bitstream généré (.bit) dans l'outil de programmation.
- Sélectionnez la carte Basys 3 comme cible de programmation.
- Programmez la carte en téléchargeant le bitstream sur le FPGA.
- Une fois la programmation terminée, vérifiez que les images ou les sprites s'affichent correctement sur l'écran connecté au port VGA de la carte Basys 3.

### 11 Conclusion

Au cours de ce projet, nous avons conçu et implémenté plusieurs architectures pour afficher des graphiques sur un écran VGA en utilisant un FPGA. Voici un récapitulatif des étapes et des résultats obtenus :

Le composant VGA\_640x480 avait pour objectif de générer les signaux de synchronisation horizontale et verticale nécessaires pour un affichage VGA standard. Les signaux ont été correctement générés, permettant un affichage stable sur l'écran.

Le composant VGA\_STRIPES visait à afficher des lignes rouges et vertes sur tout l'écran. Ces lignes ont été affichées correctement, démontrant la capacité du système à gérer des motifs simples.

Le composant VGA\_PROM avait pour objectif d'afficher une icône en haut à gauche de l'écran en utilisant une PROM. L'icône a été affichée avec succès, montrant l'utilisation efficace de la mémoire PROM pour le stockage des sprites.

Le composant VGA\_PROM\_2 visait à utiliser des blocs mémoires internes (Block ROM) pour stocker et afficher des sprites complexes. Les sprites complexes ont été affichés

correctement, démontrant la capacité du système à gérer des graphiques plus élaborés.

Pour l'implémentation, les étapes ont inclus l'intégration du fichier XDC, la génération du bitstream, et la programmation de la carte Basys 3. Le système a été programmé avec succès sur la carte Basys 3, et les graphiques ont été affichés comme prévu.

## 12 Perspectives

Les travaux réalisés ouvrent la voie à plusieurs améliorations et développements futurs :

Pour les améliorations de la résolution, il est proposé d'augmenter la résolution de l'affichage pour des graphiques plus détaillés et précis, ainsi que d'optimiser les timings et les ressources pour supporter des résolutions plus élevées.

Concernant l'animation et le mouvement, il s'agit d'intégrer des fonctionnalités pour animer les sprites et les déplacer de manière fluide à l'écran, en utilisant des algorithmes de gestion de mouvement pour des animations plus complexes.

En termes d'interactivité, il est suggéré d'ajouter des contrôles interactifs pour permettre à l'utilisateur de manipuler les graphiques en temps réel, et d'intégrer des capteurs ou des interfaces utilisateur pour une interaction plus dynamique.

Pour l'optimisation des ressources, il est recommandé d'optimiser l'utilisation des ressources FPGA pour améliorer les performances et réduire la consommation d'énergie, ainsi que d'explorer des techniques de compression pour stocker plus de données graphiques dans la mémoire limitée.

Enfin, pour les applications avancées, il est envisagé de développer des applications spécifiques telles que des jeux vidéo, des interfaces utilisateur graphiques, ou des systèmes de visualisation de données, et d'intégrer des fonctionnalités avancées de traitement d'image pour des applications plus sophistiquées.

### Annexe

```
1 function img2 = IMG2coe8(imgfile, outfile)
2 % Create .coe file from .bmp .jpg image
3 % .coe file contains 8-bit words (bytes)
_{4}| % each byte contains one 8-bit pixel
5 % color byte: [R2,R1,R0,G2,G1,G0,B1,B0]
6 % img2 = IMG2coe8(imgfile, outfile)
7 % img2 is 256-bit color image
8 % imgfile = input .bmp file / .jpg
9 % outfile = output .coe file
10 % Example:
 % img2 = IMG2coe8('image.jpg', 'image.coe');
img = imread(imgfile);
height = size(img, 1);
uidth = size(img, 2);
16
 s = fopen(outfile, 'wb'); %opens the output file
17
19 fprintf(s,'%s\n','; VGA Memory Map ');
fprintf(s,'%s\n','; .COE file with hex coefficients ');
fprintf(s,'; Height: %d, Width: %d\n\n', height, width);
22 | fprintf(s,'%s\n','memory_initialization_radix=16;');
fprintf(s,'%s\n','memory_initialization_vector=');
25 cnt = 0;
_{26} img2 = img;
27 for r=1:height
      for c=1:width
28
          cnt = cnt + 1;
          R = img(r,c,1);
          G = img(r,c,2);
          B = img(r,c,3);
          Rb = dec2bin(double(R),8);
          Gb = dec2bin(double(G),8);
          Bb = dec2bin(double(B),8);
          img2(r,c,1) = bin2dec([Rb(1:3) '00000']);
          img2(r,c,2) = bin2dec([Gb(1:3) '00000']);
          img2(r,c,3) = bin2dec([Bb(1:2) '000000']);
          Outbyte = [Rb(1:3) Gb(1:3) Bb(1:2)];
          if (Outbyte(1:4) == '0000')
40
              fprintf(s,'0%X',bin2dec(Outbyte));
          else
              fprintf(s,'%X',bin2dec(Outbyte));
          end
          if ((c == width) && (r == height))
45
              fprintf(s,'%c',';');
          else
              if \pmod{(cnt, 32)} == 0
48
                  fprintf(s,'%c\n',',');
49
```

Listing 13: Code MATLAB pour générer les images en format COE