

#### Учебная дисциплина

- Вычислительные средства АСОИУ (часть 17)
  - Подсистемы суперскалярных микропроцессоров


## Термины и определения

- Процессор с одним конвейером называется скалярным.
- Суперскалярный ЦП имеет более одного конвейера.

Суперскалярная обработка основывается на способности процессора выполнять более одной простой операции за один такт.

## Первые ЦП с конвейером

Первой успешно реализованной ЭВМ, построенной по указанным принципам, является ЭВМ ≪Эльбрус-1≫, созданная в 1978 г. в ИТМиВТ им. С.А.Лебедева. Архитектурные решения, заложенные в эту ЭВМ, используются в современных микропроцессорах.



# Исполнение команд на конвейере

IF	ID	EX	MEM	WB				
į	IF	ID	EX	MEM	WB			
<i>t</i>		IF	ID	EX	MEM	WB		
			IF	ID	EX	MEM	WB	
				IF	ID	EX	MEM	WB

## Стадии команды RISC ЦП

- получение <u>инструкции</u> (<u>англ.</u> *Instruction Fetch*);
- декодирование инструкции (англ. Instruction Decode) и чтение регистров (англ. Register fetch);
- выполнение (<u>англ.</u> Execute);
- доступ к памяти (англ. Memory access);
- запись в регистр (англ. Register write back);

### Конфликт конвейера

При написании <u>ассемблерного</u> кода (либо разработке <u>компилятора</u>, генерирующего последовательность инструкций) делается предположение, что результат выполнения инструкций будет точно таким, как если бы каждая инструкция заканчивала выполняться до начала выполнения следующей за ней.

## Конфликт конвейера

© Ситуация, когда одновременное выполнение нескольких инструкций может привести к логически некорректной работе конвейера, известна как «конфликт конвейера (англ. *Pipeline hazard*)».

## Типы конфликтов

- Наибольшую задержку в работе конвейера вызывают команды условных переходов, так как только после полного их выполнения становится
- возможным определить адрес следующей исполняемой команды.

- В современных микропроцессорах для сокращения потерь времени при обработке таких команд широкое применение нашли
- предсказание перехода и исполнение альтернативных ветвей программы.


#### Определение понятия конвейер

Конвейер — способ организации вычислений, используемый в современных процессорах и контроллерах с целью повышения их производительности (увеличения числа инструкций, выполняемых в единицу времени), технология, используемая при разработке компьютеров и других цифровых электронных устройств.

Идея заключается в разделении обработки компьютерной инструкции на последовательность независимых стадий с сохранением результатов в конце каждой стадии. Это позволяет управляющим цепям процессора получать инструкции со скоростью самой медленной стадии обработки, однако при этом намного быстрее, чем при выполнении эксклюзивной полной обработки каждой инструкции от начала до конца.

## Обработка команды за 4 шага

- Примем обозначения стадий обработки:
- F выборка, т.е. чтение команды из памяти;
- D декодирование команды и выборка её исходных операндов;
- W запись, т.е.сохранение результата по целевому адресу.



## Производительность конвейерной обработки

При написании ассемблерного кода (либо разработке компилятора, генерирующего последовательность инструкций) делается предположение, что результат выполнения инструкций будет точно таким, как если бы каждая инструкция заканчивала выполняться до начала выполнения следующей за


## Производительность конвейерной обработки

Использование конвейера сохраняет справедливость этого предположения, однако не обязательно сохраняет порядок выполнения инструкций. Ситуация, когда одновременное выполнение нескольких инструкций может привести к логически некорректной работе конвейера, известна как «конфпикт конвейера

#### Конфликт конвейера

- Обстоятельства, в силу которых приостанавливается работа конвейера, называют конфликтами.
- ☐ Типы конфликтов:
- тонфликты по управлению,
- конфликты структурные,
- тонфликты по данным,
- по условным переходам


### Конфликт по управлению



#### Конфликт по промаху в кэш-памяти

- Задержка происходит из-за своевременного поступления команды из-за отсутствия её в кэшпамяти.
- Блок выборки команды К2 занимает длительность четырёх тактов.

## Конфликт по промаху в кэш-




F3 D3 E3 W3

**K**3

#### Структурные конфликты

- Структурные конфликты возникают, когда двум командам требуется одновременный доступ к аппаратному ресурсу.
- Структурные конфликты наиболее вероятны при обращении к памяти.


#### Структурные конфликты



## Задержка конвейера из-за конфликта по данным

- Конфлик по данным это ситуация когда конвеер останавливается из-за отсутствия данных, над которыми осуществляется операция.
- Рассмотрим следующие операции:
- A := 3 + A;
- $\blacksquare B := 4*A$
- Конвеерное выполнение второй команды не успеет получить изменённое значение А в первой команде.

## Задержка конвейера из-за конфликта по данным




#### Продвижение операндов

Конфликт по данным обусловлен тем, что одна из команд, К2 ожидает запис данных в регистровый файл. Эти данные появляются на выходе АЛУ по завершении шага Е1. Поэтому задержку можно сократить и даже устранить, передав результаты команды К1 непосредственно команде К2.

#### Конфликты по условным переходам

Временные потери, понесённые из-за команды перехода, называют накладными расходами перехода. Для сокращения расходов перехода адрес перехода нужно вычислять раньше. Обычно в блоке выборки команды имеется выделенная подсистема, предназначенная для быстрого выявления команд перехода и вычисления их целевых адресов.



#### Методы преодоления конфликтов по условным переходам

- Метод выжидания;
- Метод возврата;
- 3адержанные переходы.

### Метод выжидания

- Подавление операций в конвейере, путем блокировки выполнения любой команды, следующей за командой условного перехода, до тех пор, пока не станет известным направление перехода.
- Преимущество: простота реализации.

## Метод возврата

- Прогнозировать условный переход как невыполняемый.
- При этом аппаратура должна просто продолжать выполнение программы, как если бы условный переход вовсе не выполнялся.

## Метод возврата

Однако, если условный переход на самом деле выполняется, то необходимо просто очистить конвейер от команд, выбранных вслед за командой условного перехода и заново повторить выборку команд

### Метод возврата

Альтернативная схема прогнозирует переход как выполняемый. Как только команда условного перехода декодирована и вычислен целевой адрес перехода, мы предполагаем, что переход выполняемый, и осуществляем выборку команд и их выполнение, начиная с целевого адреса.

## Задержанные переходы

- В задержанном переходе такт выполнения с задержкой перехода длиною п есть:
- Команды 1 n находятся в слотах (временных интервалах) задержанного перехода.

## Задержанные переходы

Компилятор должен соблюдать требования при подборе подходящей команды для заполнения слота задержки. Если такой команды не находится, слот задержки должен заполняться пустой операцией.

#### Разновидности структур конвейеров

١.				_															
	Конвейерная обработка																		
-	В	K	Д	K	В	A	ВО ВА ДК		ИК ВО ВА		3Р ИК ВО					į	Ì	İ	į
		<u>I</u>	В		Д	K							3	P	į	į	į	į	į
a		! 		i		К							ИК		3P		i	-	ŀ
	I	 	] 	! !			В	К	ДК		В	ЗА		0	ИК		3P		-
	į	i i	<b>i</b> i	i	i	i	<b>i</b> i	<b>i</b>	i	i i	i	<b>i</b> i	<b>i</b>	i i	i i	i	i	i	į
							C۷	/перк	онве	йерна	ая об	работ	гка						]
		l		 	l 								 	] 	<b> </b>	- }	ļ	ļ	
	ВК1	ВК2	ДК1	ДК2	BA1	BA2	BO1		ИК1	ИК2	3P1	3P2	0.00		į	į	į	į	į
		ВК1	ВК2	ДК1	ДК2	BA1	BA2	BO1	BO2	ИК1	ИК2	3P1	3P2	000		i	-	-	l
б	1	 	ВК1	BK2	ДК1	ДК2	BA1	BA2	BO1 BA2	BO2	ИК1	ИК2	3P1	3P2 3P1	000	H	l I	l I	
ľ		į		ВК1	ВК2	ДК1	ДК2	BA1	BAZ	BO1	BO2	ИК1	ИК2	321	3P2	į	į	į	į
		•		J			(	і Супер	CKAL	i Inuac	I I ofin:	I añotk	เ เ			ı	ı	•	i
	 	1	1	ı	ı	1	1	) y 110p	l	лрпал І	1 00p	i doork	.a I 1	1 1		1.	такт - •	1	 
	В	: BK	Л	дк ва		во		iиk		3P		į					į	į	
		вк дк ва			ВО		ИК		3P					į	į	į	į		
		İ		K	Д	К	BA		ВО		ИК		3	P		-	-	-	
в		 	В	К	Д	К	ВА		ВО		ИК		3	P	!	- !	!	!	!
										i i	i	i	i	į					
					(	Супеј	оскал	іярна	я суп	еркон	нвейе	ерная	обра	аботка	а				
		! 		<u> </u>	<u> </u>								 	] 		- !		l l	
	ВК1	ВК2	ДК1	ДК2	BA1	BA2	BO1	BO2	ИК1	ИК2	3P1	3P2			į	į	į	į	į
	ВК1	BK2	ДК1	ДК2	BA1	BA2	BO1	BO2	ИК1	ИК2	3P1	3P2	0.00				ľ		
2		BK1	BK2	ДК1	ДК2	BA1	BA2	BO1	BO2	ИК1	ИК2	3P1	3P2					-	
		ВК1	ВК2	ДК1	ДК2	BA1	BA2	BO1	BO2	ИК1	ИК2	3P1	3P2		į	į	į	į	į
		!		!	!	!	!				!				<u> </u>	<u>!</u>	<u></u>	_!	-

# Функциональные подсистемы микропроцессоров

- Адресная подсистема
- Подсистема декодирования
- Подсистема переупорядочивания и диспетчеризации
- п Подсистема исполнения подсистема исполнения исполнен



# Подсистема загрузки и сохранения

- Подсистема загрузки и сохранения процессоров состоит
- памяти второго уровня, кэш-памяти команд первого уровня,
- выборки команд и блока
- переупорядочивания запросов к памяти.

Для процессоров АМD характерно разделение двунаправленной системной шины на несколько однонаправленных (технология HyperTransport).

- Инициаторами запросов,
  выдаваемых процессором на системную шину, могут являться блок выборки команд
- (Fetch Instruction Unit FIU) и буфер переупорядочивания запросов к памяти (Memory Ordering Block MOB).

# Адресная подсистема

- В функции подсистемы вычисления адресов процессоров входят:
- обеспечение виртуализации адресного пространства, реализуемое буферами быстрого страничного преобразования, блоком связи с памятью и блоком вычисления адреса следующей команды;

• предсказание направления ветвления, реализуемое *буфером* меток перехода и блоком вычисления адреса следующей команды.

- Более существенные задержки в работе конвейера вызывают команды условного перехода.
- Частичное решение этой проблемы достигается применением различных способов предсказания.

# Подсистемы декодирования, переупорядочивания и диспетчеризации

Подсистема декодирования служит для определения последовательности микрокоманд, необходимых для реализации поступающей последовательности инструкций программы

Состоит из предекодеров и декодеров инструкций, а также памяти микропрограмм и блока переименования регистров. 🗐 Команды из кэш-памяти команд первого уровня L1I помимо блока вычисления адреса следующей команды поступают в блок декодирования, где выполняется предобразование каждой поступившей инструкции в последовательность микрокоманд.

- Преобразование машинных инструкций в последовательность
- микрокоманд, исполнение которых может происходить
- 🗊 переупорядоченно.

#### Конфликт по данным

- Если две инструкции программы используют
- одни и те же ячейки памяти, могут возникнуть три типа
- 🗊 конфликтов по данным.

#### Конфликт по данным

- Конфликт по данным типа
- «чтение после записи «
- «запись после записи≫

#### Конфликт по данным

- Для выявления и устранения конфликтов типов ≪чтение после
- переименования, основанный на использовании регистров замещения.

# Решение конфликтов

- Для хранения микрокоманд записи
- пспользуется специальное устройство, называемое буфером переупорядочивания запросов к памяти.

# Буфер микрокоманд

- Буфер микрокоманд, готовых к исполнению, служит для
- временного хранения микрокоманд и их операндов перед направлением их
- в освободившиеся исполнительные устройства.

#### Порты запуска

- Отправка микрокоманд к исполнительным устройствам выполняется
- портами запуска. Число
- портов и способ назначения исполнительных устройств
- попределенным портам различаются в разных моделях процессоров.


#### Подсистема исполнения

- **П** Состоит из:
- целочисленных арифметико-логических устройств;
- устройств адресной арифметики;
- устройств обработки чисел с плавающей запятой;
- устройств выполнения целочисленных ММХопераций;
- устройств векторных вычислений над числами с плавающей
- 🗐 запятой.

- Для ускорения выполнения арифметических операций с 32-
- и 64-разрядными операндами в последующих моделях процессоров
- Intel используется конвейеризация АЛУ совместно с увеличением

Для этого применяется разделение на стадии, в каждой из которых используются АЛУ с меньшей разрядностью.

- Младшие
- 16 разрядов числа суммируются (вычитаются) в первом такте,
- в то время как старшие разряды и перенос сохраняются в регистре.
- Старшие разряды чисел А и В обрабатываются в следующем
- такте одновременно с обработкой младших разрядов следующих операндов



## Ус-во умножения и FPU

- Устройства целочисленного умножения в современных процессорах основаны на древовидных умножителях.
- Устройство обработки чисел с плавающей запятой (ЧПЗ) процессоров Р6 функционирует в соответствии со стандартом IEEE 754.

# Ус-ва ММХ и SSE

- Устройство выполнения целочисленных ММХ операций (Multi-Media eXtensions) и SSE-операций
  (Streaming SIMD Extension)
- предназначены для ускорения приложений, ориентированных на выполнение однотипных действий с большими массивами целочисленных и действительных данных.
- С данными такого типа обычно работают мультимедийные, графические и коммуникационные
- 🗐 программы.

