

华南农业大学期末考试试卷 (A 卷)

2019-2020 学年第 2 学期

考试科目: 数字电子技术

考试类型: (闭卷) 考试

考试时间: 120 分钟

学号 _____ 姓名 _____ 年级专业 _____

一、选择题 (本大题共 10 小题, 每小题 2 分, 共 20 分)

1. 周期性数字波形的高电平、低电平持续时间分别为 3ms 和 5ms, 则占空比为 ()。

- A. 60% B. 40% C. 62.5% D. 37.5%

2. 下列常见的二进制代码中 () 是有权码。

- A. 5421BCD 码 B. 余 3 循环码 C. 格雷码 D. 余 3 码

3. 逻辑式 $Y = ACD + \bar{B}CD + \bar{A}\bar{B}$ 的化简结果为 ()

- A. $Y = ACD + \bar{B}CD$ B. $Y = CD + \bar{A}\bar{B}$ C. $Y = \bar{B}CD + \bar{A}\bar{B}$ D. $Y = ACD + \bar{A}\bar{B}$

4. 逻辑式 $L = \bar{A}\bar{C} + \bar{A}B$ 的最小项表达式为 ()

- A. $L = \sum m(5, 6, 7)$ B. $L = \sum m(1, 2, 4, 6, 7)$ C. $L = \sum m(4, 6, 7)$ D. $L = \sum m(1, 5, 6, 7)$

5. 以下电路中可以实现“线与”功能的有 ()

- A. 与非门 B. 传输门 C. 或非门 D. OD 门

6. 以下电路中常用于总线应用的有 ()。

- A. 三态门 B. OC 门 C. NMOS 与非门 D. CMOS 与非门

7. 若在编码器中有 102 个编码对象, 则要求输出二进制代码位数为 () 位。

- A. 6 B. 7 C. 8 D. 102

8. 为实现将 JK 触发器转换为 D 触发器, 应使 ()。

- A. $J = D, K = \bar{D}$ B. $K = D, J = \bar{D}$ C. $J = K = D$ D. $J = K = \bar{D}$

9. 某移位寄存器的时钟脉冲频率为 1000kHz, 欲将存放在该寄存器中的数左移 16 位, 完成该操作需要 () 时间。

- A. 16μs B. 16ms C. 10μs D. 80ms

10. 以下四种电路, 具有定时功能的电路为 ()。

- A. 单稳态触发器 B. 施密特触发器 C. 多谐振荡器 D. 移位寄存器

二、填空题 (本大题共 10 空, 每空 1 分, 共 10 分)

1. 十进制数 33.25 转换成二进制数为 100001.01, 转为 8421BCD 码为 0011 0011 . 0010 101

2. 根据反演规则, 逻辑函数 $L = \bar{A} \cdot \bar{B} + C \cdot D$ 的非函数 $\bar{L} = \underline{(A+B)(\bar{C}+\bar{D})}$; 根据对偶

921

$$\overline{X\overline{B}} + A\overline{B}C = A(\overline{B} + C)$$

4 5

规则，其对偶式 $L' = (\overline{A+B})(C+D)$

3. 逻辑函数 $A\overline{B}(A+C)$ 的最小项表达式为 $\sum m(4,5)$ 、最简与或式

为 $A\overline{B}$ 。

$$A + \overline{A}B = A + B$$

$$A + AB = A$$

4. 三态输出门的三个状态有高电平、低电平和高阻态。

5. 正逻辑体系中的“或非”对应负逻辑体系中的“与”。

6. N个触发器组成的计数器最多可以组成 2^N 进制的计数器。

6.5.2 石英晶体多谐振荡器的突出优点是 稳定 频率稳定度高 频率范围宽

三、化简题 (6 分)

1. 用卡诺图化简逻辑函数 $L(A,B,C,D) = \sum m(0,1,6,8,9,14) + \sum d(2,3,5,7,10,11,15)$

四、分析作图题 (共40分)

$$L = \overline{B} + C$$

1. 逻辑电路如图1所示，试分析其逻辑功能 (8分)

数值比较器

$$L_1 = A\overline{B}$$

$$L_2 = A \odot B \rightarrow \text{同或}$$

$$L_3 = \overline{A}B$$




图 1

2. 如图2所示逻辑电路，根据相应的CP和A的波形，画出Q1端、Q2端的输出波形，设初态

$Q_1 = Q_2 = 0$ 。(10分)





图 2

$$Q_2^{n+1} = JQ_2^n + 0$$

J=0: 置0
J=1: 取反



8421
1900

取12

3. 试用逻辑门和1片同步16进制计数器74LVC161设计如下一个12进制计数器，并简要说明设计原理。(10分)

反馈清零法。

当 $Q_3Q_2Q_1Q_0 = 1100$ 即12时

通过与非门输出低电平到CR端使其清零重新计数。




表1 74LVC161 功能表

输 入					输 出	
清零 $\overline{CR}$	预置 $\overline{PE}$	使能 CET CEP	时钟 CP	预置数输入 $D_3 D_2 D_1 D_0$	$Q_3 Q_2 Q_1 Q_0$	进位 TC
L	×	×	×	×	L L L L	L
H	L	×	↑	$D_3 D_2 D_1 D_0$	$D_3 D_2 D_1 D_0$	#
H	H	L	×	×	保持	#
H	H	×	×	×	保持	L
H	H	H	↑	×	计数	#

$TC = CET \cdot Q_3 Q_2 Q_1 Q_0$

同步

4. 分析如图4所示的时序电路。(12分)

- (1) 写出激励方程组、转换方程和输出方程;
- (2) 列出转换表并画出状态图。

激励方程组:

$FF_0: D_0 = Q_1 + \overline{Q_0}$

$FF_1: D_1 = A \cdot \overline{Q_1}$

特征方程: $Q_{n+1} = D$

转换方程:

$Q_0^{n+1} = Q_1^n + \overline{Q_0^n}$

$Q_1^{n+1} = A \cdot \overline{Q_1^n}$

输出方程: $Z = Q_0 + Q_1$

转换表:

$Q_1^n Q_0^n$	$Q_1^{n+1} Q_0^{n+1} / Z$	
	$A=0$	$A=1$
0 0	0 1	1 1
0 1	0 0	1 0
1 0	0 1	0 1
1 1	0 1	0 0





图4

状态图:



A B S C

五、综合题 (共24分)

1. 试设计 1 位二进制全减器 (提示: 全减器输入端为被减数、减数、来自低位的借位, 输出端为差、向高位的借位) (14 分)

- (1) 列出真值表、逻辑表达式;
- (2) 试用逻辑门设计满足上述要求的逻辑电路;
- (3) 试用 74HC138 及必要的门电路实现满足上述要求的逻辑电路。

$A - B$

被减数	减数	借位	差	借位
0	0	0	0	0
0	1	1	1	1
1	0	0	1	0
1	1	0	0	0
1	0	1	0	1
0	1	0	1	1
0	0	1	1	0
1	1	1	0	1

表 2 74HC138 功能表

74HC138							真值表							
输入			输出											
E_2	E_1	E_0	A_2	A_1	A_0	Y_0	Y_1	Y_2	Y_3	Y_4	Y_5	Y_6	Y_7	
1	0	0	0	0	0	1	0	0	0	0	0	0	0	
0	0	0	0	0	1	0	1	0	0	0	0	0	0	
0	0	1	0	0	1	0	0	1	0	0	0	0	0	
0	1	0	0	1	0	0	0	0	1	0	0	0	0	
0	1	1	0	1	1	0	0	0	0	1	0	0	0	
1	0	0	1	0	0	0	0	0	0	0	1	0	0	
1	0	1	1	0	1	0	0	0	0	0	0	1	0	
1	1	0	1	1	0	0	0	0	0	0	0	0	1	
1	1	1	1	1	1	0	0	0	0	0	0	0	0	

$$D = \bar{A}\bar{B}C + A\bar{B}\bar{C} + A\bar{B}C$$

$$= \overline{m_1 \cdot m_2 \cdot m_3}$$

$$J = \bar{A}\bar{B}C + \bar{A}B\bar{C} + A\bar{B}C + A\bar{B}\bar{C}$$

$$= \overline{m_1 \cdot m_2 \cdot m_3 \cdot m_7}$$

图 5

2. 由 555 定时器组成的电路如图 6 所示, 分析: (1) 555 定时器构成何种电路? (2) 计算输出信号 v_o 的周期、频率? (3) 画出 v_c 和 v_o 的波形图。 (10 分)





图 6

表 3 555 定时器功能表

输入		输出	
V_{I1} (6 脚)	V_{I2} (2 脚)	V_O (3 脚)	T (7 脚)
$< \frac{2}{3}V_{CC}$	$< \frac{1}{3}V_{CC}$	1	截止
$> \frac{2}{3}V_{CC}$	$> \frac{1}{3}V_{CC}$	0	导通
$< \frac{2}{3}V_{CC}$	$> \frac{1}{3}V_{CC}$	不变	不变




$$T_{PH} = 0.7 \times (50 + 50) \times 10^3 \times 10 \times 10^{-6} = 0.07 \rightarrow R$$

$$T_{PL} = 0.7 \times 30 \times 10^3 \times 10 \times 10^{-6} = 0.035$$

$$T = 0.105s \quad J = \frac{1000}{105} = \frac{200}{21} Hz$$

波形图:



都