ĐẠI HỌC QUỐC GIA TP. HỒ CHÍ MINH
TRƯỜNG ĐẠI HỌC BÁCH KHOA
KHOA ĐIỆN - ĐIỆN TỬ

ĐỒ ÁN MÔN HỌC

ĐỀ TÀI

THIẾT KẾ VÀ MÔ PHỎNG KĨ THUẬT CÂN BẰNG KÊNH CTLE VÀ DFE TRÊN CÔNG NGHỆ CMOS 65nm

GVHD: ThS. Phan Võ Kim Anh
SVTH: Hà Lê Ngọc Hưng
MSSV: 2211358

TP. HỒ CHÍ MINH, THÁNG 12/2025

Lời Cảm Ơn

Trước hết, em xin gửi lời cảm ơn chân thành và sâu sắc nhất đến người hướng dẫn của em – Cô Ths. Phan Võ Kim Anh.

Trong suốt quá trình thực hiện đề tài này, em đã may mắn nhận được sự hướng dẫn tận tình, những định hướng nghiên cứu quý báu và sự hỗ trợ chuyên môn sâu sắc từ Cô. Dù công việc bận rộn, Cô vẫn luôn dành thời gian để theo sát tiến độ, kiên nhẫn giải đáp những vướng mắc kỹ thuật phức tạp và giúp em hoàn thiện tư duy giải quyết vấn đề một cách thấu đáo nhất.

Những kiến thức và kinh nghiệm thực tế mà em học hỏi được từ Cô không chỉ là yếu tố then chốt giúp em hoàn thành dự án này, mà còn là hành trang vô cùng quý giá cho con đường sự nghiệp sau này của em.

Tóm Tắt

Đồ án tập trung nghiên cứu và hiện thực hóa các kỹ thuật cân bằng tín hiệu phía thu (RX Equalization) cho liên kết nối tiếp tốc độ cao 8 Gbps trên tiến trình công nghệ CMOS 65 nm. Giải pháp đề xuất sử dụng cấu trúc phối hợp bao gồm bộ cân bằng tuyến tính liên tục theo thời gian (CTLE) với kỹ thuật cuộn cảm tạo đỉnh (inductive peaking) kết hợp cùng bộ cân bằng phản hồi quyết định (DFE) 2-tap cấu trúc hồi tiếp trực tiếp. Kết quả mô phỏng trên kênh truyền có độ suy hao lên đến -22 dB tại tần số Nyquist 4 GHz cho thấy hệ thống có khả năng khôi phục tín hiệu xuất sắc. Cụ thể, sau khi qua tầng DFE, độ rung pha (jitter) đỉnh-đỉnh được kiểm soát ở mức 4.56 ps, độ mở mắt ngang đạt xấp xỉ 0.97 UI (120.9 ps) và tỷ lệ lỗi bit (BER) đạt mức lý tưởng $\ll 10^{-12}$, đảm bảo độ tin cậy vận hành cho các ứng dụng truyền dẫn dữ liệu băng thông rộng

Chương 1

Giới thiệu và Tổng quan về hệ thống SerDes Hiện đại

1.1 Bối cảnh hiện nay

Trong thập kỷ qua, sự bùng nổ của các ứng dụng dữ liệu lớn (Big Data), trí tuệ nhân tạo (AI), điện toán đám mây (Cloud Computing) và Internet vạn vật (IoT) đã tạo ra một cơn khát băng thông chưa từng có. Khối lượng dữ liệu cần xử lý và truyền tải tăng trưởng theo cấp số nhân đã đặt ra những thách thức nghiêm trọng đối với cơ sở hạ tầng phần cứng, đòi hỏi tốc độ truyền dẫn giữa các chip, bo mạch và hệ thống phải đạt được những bước nhảy vọt về hiệu suất.

Trước đây, các chuẩn giao tiếp song song (parallel bus) đóng vai trò chủ đạo trong việc kết nối và truyền tải dữ liệu. Tuy nhiên, khi tốc độ xung nhịp được đẩy lên mức Gigahertz để đáp ứng nhu cầu băng thông mới, kiến trúc song song bắt đầu chạm tới những giới hạn vật lý không thể vượt qua. Các vấn đề như độ lệch pha tín hiệu (clock skew), nhiễu xuyên kênh (crosstalk) giữa các đường dây tín hiệu dày đặc, và sự gia tăng quá mức về số lượng chân kết nối (pin count) đã biến giao tiếp song song trở thành vấn đề ảnh hưởng nặng nề đến hiệu năng của các thiết bị hiện nay

(a) PCIE (b) USB 3.0 (c) Ethernet

Hình 1.1: Các chuẩn tốc độ cao phổ biến hiện nay

Đứng trước rào cản đó, ngành công nghiệp bán dẫn đã thực hiện một cuộc chuyển dịch kiến trúc mang tính cách mạng: thay thế các bus song song rộng bản bằng các

liên kết nối tiếp tốc độ cao (High-speed Serial Links) dựa trên công nghệ SerDes (Serializer/Deserializer). Bằng cách chuyển đổi dữ liệu song song tốc độ thấp thành luồng dữ liệu nối tiếp tốc độ cực cao, SerDes không chỉ giải quyết triệt để bài toán về đồng bộ và nhiễu mà còn tối ưu hóa diện tích và chi phí năng lượng. Công nghệ này đã trở thành trái tim của hàng loạt các chuẩn giao tiếp hiện đại đang thống trị thế giới công nghệ ngày nay như PCI Express (PCIe), Ethernet, USB, và MIPI, tạo tiền đề cho kỷ nguyên truyền dẫn đa Gigabits.

1.2 Các thách thức trong việc thiết kế SERDES

Mặc dù SerDes giải quyết triệt để bài toán về không gian vật lý và số lượng dây dẫn, nhưng việc đẩy tốc độ truyền dẫn lên hàng chục Gigabits mỗi giây (Gbps) trên một cặp dây duy nhất lại mở ra một loạt các thách thức kỹ thuật mới vô cùng khắc nghiệt, đặc biệt là vấn đề về toàn vẹn tín hiệu (Signal Integrity).

Thách thức lớn nhất đến từ chính đặc tính vật lý của kênh truyền. Khi tần số hoạt động tăng cao, kênh truyền (bao gồm đường mạch in PCB, cáp kết nối, vias...) không còn là một dây dẫn lý tưởng mà trở thành một bộ lọc thông thấp (Low-pass filter) với các hiệu ứng ký sinh phức tạp



Hình 1.2: Các yếu tố ảnh hưởng đến chất lượng tín hiệu khi qua kênh truyền

1.3 Mục tiêu của luận văn

Xuất phát từ các thách thức về sự suy hao tín hiệu nghiêm trọng trên kênh truyền dẫn băng thông hạn chế, mục tiêu trọng tâm của đồ án này là nghiên cứu, thiết kế và tối ưu hóa hệ thống máy thu (Receiver) cho giao tiếp nối tiếp tốc độ cao (SerDes), hướng tới đáp ứng các tiêu chuẩn kỹ thuật của giao tiếp PCI Express Gen 3.0 với tốc độ dữ liệu 8 Gbps trên quy trình công nghệ CMOS 65nm.

Cụ thể, luận văn sẽ tập trung phân tích và hiện thực hóa hai khối chức năng chính đóng vai trò quyết định đến chất lượng tín hiệu trong kiến trúc máy thu:

- **Mạch Cân bằng tuyến tính liên tục theo thời gian (CTLE - Continuous**

Time Linear Equalizer): Nhiệm vụ chính của khối này là bù đắp cho đặc tính lọc thông thấp của kênh truyền bằng cách cung cấp độ lợi lớn tại vùng tần số cao (High-frequency boost) và làm suy giảm các thành phần tần số thấp. Mục tiêu thiết kế là đạt được độ lợi đỉnh (Peaking gain) đủ lớn để mở biểu đồ mắt (Eye Diagram) sơ bộ, đồng thời tối ưu hóa băng thông và nhiễu thông qua kỹ thuật cuộn cảm tạo đỉnh (Inductive Peaking).

- **Mạch Cân bằng phản hồi quyết định (DFE - Decision Feedback Equalizer)**: Đây là tầng cân bằng phi tuyến đóng vai trò "chốt chặn"cuối cùng. Mục tiêu là loại bỏ triệt để nhiễu xuyên ký tự thành phần hậu tố (Post-cursor ISI) còn sót lại sau mạch CTLE mà không làm khuếch đại nhiễu nền (Noise) hay nhiễu xuyên kênh (Crosstalk). Thiết kế sẽ tập trung vào kiến trúc DFE phản hồi trực tiếp (Direct Feedback) để đảm bảo đáp ứng yêu cầu khắt khe về thời gian (Timing closure) tại tốc độ 8 Gbps, giúp khôi phục hoàn toàn mức logic và giảm thiểu Jitter.

Bên cạnh đó, đồ án cũng hướng tới việc kiểm chứng độ tin cậy của hệ thống thông qua mô phỏng chi tiết trên các miền thời gian và tần số, đánh giá các chỉ số hiệu năng quan trọng như độ mở mắt (Eye Opening), tỷ lệ lỗi bit (BER) và công suất tiêu thụ.

1.4 Phạm vi nghiên cứu

Để đảm bảo tính khả thi và tập trung sâu vào kỹ thuật thiết kế mạch , đồ án được giới hạn trong các phạm vi cụ thể sau:

- **Tiêu chuẩn và Công nghệ:** Hệ thống hướng tới các đặc tả kỹ thuật của chuẩn giao tiếp PCI Express Gen 3.0 với tốc độ dữ liệu mục tiêu là 8 Gbps. Mạch được thiết kế và mô phỏng trên quy trình công nghệ CMOS 65nm của hãng TSMC với điện áp nguồn cung cấp tiêu chuẩn 1.2V.

- **Thiết kế sơ đồ nguyên lý (Schematic Design):** Tập trung thiết kế chi tiết ở cấp độ transistor cho các khối xử lý tín hiệu tương tự (Analog Front-End) quan trọng nhất trong máy thu, bao gồm:

  - Mạch cân bằng tuyến tính (CTLE) sử dụng kiến trúc Active Inductive Peaking để tối ưu hóa băng thông và độ lợi.
  - Mạch cân bằng phản hồi quyết định (DFE) cấu trúc Direct Feedback 2-tap nhằm triệt tiêu nhiễu ISI mà không bị giới hạn bởi vòng lặp thời gian (timing loop).
  - Các khối phụ trợ như bộ so sánh (CML Slicer), mạch cộng dòng (Current Summer) và các bộ đệm tín hiệu.

- **Môi trường và Phương pháp kiểm chứng:** Hệ thống được kiểm chứng thông qua phần mềm mô phỏng Cadence Virtuoso. Kênh truyền dẫn được mô hình hóa với đặc tính suy hao chèn (Insertion Loss) -22 dB tại tần số Nyquist 4 GHz. Chất lượng hệ thống được đánh giá dựa trên các chỉ số: độ mở biểu đồ mắt (Eye Height/Width), độ rung pha (Jitter), công suất tiêu thụ và ước lượng tỷ lệ lỗi bit (BER) với chuỗi dữ liệu ngẫu nhiên (PRBS).

Các giới hạn của đề tài: Do khuôn khổ của một đồ án môn học, các nội dung sau nằm ngoài phạm vi nghiên cứu:

- Thiết kế vật lý (Layout) và các mô phỏng trích xuất ký sinh (Post-layout simulation).
- Thiết kế khối phục hồi xung nhịp (CDR); xung nhịp tại phía thu được giả định là đồng bộ hoặc lý tưởng.
- Hiện thực hóa phần mạch số (Digital logic) cho thuật toán thích nghi tự động; các tham số tối ưu của bộ cân bằng được xác định thông qua phương pháp quét tham số (Parametric Sweep).

Chương 2

Tổng Quan Về Hệ Thống Thu Phát SerDes Tốc Độ Cao

2.1 Cấu trúc cơ bản hệ thống SERDES hiện nay



Hình 2.1: Sơ đồ tổng quan hệ thống SERDES

2.1.1 Khối Phát (Transmitter - TX)

- **Mã hóa (Encoding):** Trước khi đi vào tuần tự hóa, dữ liệu thô thường được xử lý qua khối mã hóa (ví dụ: 8b/10b hoặc 64b/66b). Mục đích của khối này là đảm bảo cân bằng dòng một chiều (DC balance) và duy trì mật độ chuyển mạch (transition density) đủ lớn, giúp mạch CDR phía thu có thể khôi phục xung nhịp một cách chính xác.

- **Tuần tự hóa (Serialization):** Khối Serializer nhận luồng dữ liệu song song tốc độ thấp từ mạch logic số và chuyển đổi chúng thành luồng dữ liệu nối tiếp tốc độ cao theo tỉ lệ xác định (ví dụ 10:1, 20:1, ...). Đây là trái tim của bộ phát giúp giảm thiểu số lượng dây dẫn vật lý.

- **Tạo xung nhịp (Clock Generation/PLL):** Khối này thường sử dụng một Vòng khóa pha (PLL) để nhân tần số từ nguồn tham chiếu bên ngoài (Reference Clock) lên tần số cao (High-speed Clock). Xung nhịp này được dùng để định thời cho việc đẩy dữ liệu ra khỏi Serializer.

- **Cân bằng tiền xử lý (TX FFE):** Trước khi gửi dữ liệu lên kênh truyền, tín hiệu đi qua bộ cân bằng Feed-Forward Equalizer. Khối này thực hiện "làm méo trước"(pre-distortion) hoặc khử nhiễu (de-emphasis) để bù đắp trước cho sự suy hao tần số cao mà kênh truyền sẽ gây ra, giúp mở rộng biểu đồ mắt tại phía thu.

- **Bộ lái dòng (Output Driver):** Là tầng Analog cuối cùng tiếp xúc với kênh truyền. Nó có nhiệm vụ lái tín hiệu vi sai (differential signaling) lên đường dây với biên độ điện áp (voltage swing) tiêu chuẩn và đảm bảo phối hợp trở kháng (thường là 50Ω) để giảm thiểu phản xạ tín hiệu.

2.1.2 Kênh truyền (Channel)

Kênh truyền (bao gồm đường mạch in PCB, cáp kết nối, vias, connector...) được xem là "kẻ thù"lớn nhất và là nút thắt giới hạn hiệu năng của hệ thống SerDes tốc độ cao. Tại tần số hoạt động lên tới hàng Gigahertz, kênh truyền không còn hoạt động như một dây dẫn lý tưởng mà trở thành một môi trường phân tán phức tạp với các đặc tính phi tuyến:

- **Đặc tính lọc thông thấp (Low-pass Filter Nature):** Đây là đặc điểm cơ bản nhất. Kênh truyền cho phép tín hiệu tần số thấp đi qua dễ dàng nhưng lại gây suy hao mạnh đối với các thành phần tần số cao. Hiện tượng này xuất phát từ hai nguyên nhân vật lý chính:
  - *Hiệu ứng bề mặt (Skin Effect):* Tại tần số cao, dòng điện có xu hướng chỉ di chuyển trên lớp bề mặt ngoài cùng của dây dẫn, làm giảm tiết diện hiệu dụng và gia tăng điện trở.
  - *Tổn hao điện môi (Dielectric Loss):* Năng lượng của tín hiệu điện từ bị hấp thụ bởi vật liệu cách điện (FR4, Megtron...) của bo mạch, và mức độ hấp thụ này tăng tỷ lệ thuận với tần số.

- **Không khớp trở kháng (Impedance Mismatch):** Sự không đồng nhất về trở kháng dọc theo đường truyền (do các điểm chuyển tiếp như vias, connector, hoặc góc cua của đường mạch) gây ra hiện tượng phản xạ tín hiệu (Reflections). Các sóng phản xạ này dội ngược lại và cộng hưởng, gây méo dạng tín hiệu nghiêm trọng.

- **Nhiễu xuyên kênh (Crosstalk):** Khi các đường dây tín hiệu được đặt quá gần nhau để tiết kiệm diện tích, năng lượng từ trường và điện trường có thể lan

truyền sang các dây lân cận, gây ra nhiễu xuyên âm xa (FEXT) và xuyên âm gần (NEXT).

Hệ quả tổng hợp của các yếu tố trên dẫn đến hiện tượng **Nhiễu ký tự (Inter-Symbol Interference - ISI)**, làm cho các xung tín hiệu bị trải rộng và chồng lấn lên nhau, khiến bộ thu gặp khó khăn trong việc khôi phục dữ liệu gốc.

2.1.3 Khối Thu (Receiver - RX)

Khối RX có nhiệm vụ tiếp nhận tín hiệu tương tự (Analog) đã bị suy hao và méo dạng nặng nề từ kênh truyền, sau đó khôi phục lại logic 0/1 và đồng bộ hóa thời gian. Đây là nơi tập trung các khối mạch phức tạp nhất để xử lý toàn vẹn tín hiệu.

- **Mạng đầu cuối (Termination Network):** Là điểm tiếp xúc đầu tiên. Mạch này cung cấp trở kháng chuẩn (thường là 50Ω đơn cực hoặc 100Ω vi sai) để phối hợp với trở kháng của đường truyền, giúp triệt tiêu hiện tượng phản xạ tín hiệu (signal reflection) quay ngược lại nguồn phát.

- **Bộ cân bằng tuyến tính liên tục (CTLE):** Đóng vai trò là khối Analog Front-End (AFE). CTLE thực hiện lọc thông cao để bù đắp cho sự suy hao tần số của kênh truyền và loại bỏ nhiễu ISI sơ bộ (pre-cursor và long-tail). Nó thường bao gồm cả phần thụ động (Passive) để xử lý tuyến tính tín hiệu lớn và phần tích cực (Active) để khuếch đại biên độ.

- **Bộ cân bằng phản hồi quyết định (DFE):** Khác với CTLE, DFE là bộ cân bằng phi tuyến. Nó sử dụng chính các bit dữ liệu đã được quyết định trước đó để quay lại "trừ"nhiễu ISI (chủ yếu là post-cursor) ra khỏi bit hiện tại. Ưu điểm lớn nhất của DFE là làm sạch tín hiệu mà không khuếch đại nhiễu nền (noise) hay nhiễu xuyên kênh (crosstalk).

- **Phục hồi xung nhịp và dữ liệu (CDR):** Do giao tiếp SerDes không gửi kèm dây xung nhịp (Clock), khối CDR phải tự "trích xuất"xung nhịp từ chính luồng dữ liệu đầu vào. Nó liên tục điều chỉnh pha lấy mẫu để đảm bảo thời điểm quyết định (sampling point) luôn rơi vào giữa "con mắt"dữ liệu, nơi có biên độ mở lớn nhất.

- **Giải tuần tự (Deserializer):** Sau khi CDR đã khôi phục được dữ liệu nối tiếp tốc độ cao và xung nhịp đồng bộ, khối Deserializer sẽ chuyển đổi luồng này thành các bus dữ liệu song song tốc độ thấp hơn, trả về cho mạch logic số (ASIC/FPGA) để xử lý tiếp.

2.2 Cân Bằng Kênh: Cơ Sở Lý Thuyết và Nguyên Lý Toán Học

Trong truyền dẫn tốc độ cao, kênh truyền vật lý $H_{ch}(f)$ hoạt động như một bộ lọc thông thấp (Low-Pass Filter), gây ra hiện tượng giao thoa ký tự (Inter-Symbol Interference - ISI). Cân bằng kênh (Equalization) không chỉ là việc khuếch đại tín hiệu, mà là một bài toán toán học nhằm tìm kiếm hàm truyền đạt ngược (inverse transfer function) để khôi phục tính toàn vẹn của dữ liệu.

2.2.1 Cơ sở Lý thuyết: Tiêu chuẩn Nyquist về ISI

Mọi kỹ thuật cân bằng đều hướng tới một "tiêu chuẩn vàng"duy nhất: **Tiêu chuẩn Nyquist cho truyền dẫn không ISI**.

Theo định lý Nyquist, để khôi phục chính xác chuỗi ký tự a_n được phát đi với chu kỳ T mà không bị nhiễu từ các ký tự lân cận, đáp ứng xung tổng hợp của hệ thống $h(t)$ phải thỏa mãn điều kiện tại các điểm lấy mẫu:

$$h(nT) = \begin{cases} 1 & \text{khi } n = 0 \quad \text{(Điểm lấy mẫu chính)} \\ 0 & \text{khi } n \neq 0 \quad \text{(Triệt tiêu ISI)} \end{cases} \tag{2.1}$$

Trong miền tần số, điều kiện này tương đương với việc tổng các bản sao dịch chuyển của phổ tín hiệu phải là một hằng số (phẳng):

$$\sum_{k=-\infty}^{\infty} H_{\text{total}}\left(f - \frac{k}{T}\right) = T \tag{2.2}$$

Đây là cơ sở lý thuyết buộc các bộ cân bằng phải hoạt động sao cho hàm truyền đạt tổng hợp $H_{total}(f)$ có dạng của bộ lọc cosin nâng (Raised Cosine) hoặc lý tưởng nhất là bộ lọc hình chữ nhật (Brick-wall).

2.2.2 Mô hình Toán học của Bài toán Cân bằng

Để thỏa mãn tiêu chuẩn Nyquist trên một kênh truyền có suy hao $H_{ch}(f)$, ta đưa vào hệ thống một bộ lọc cân bằng với hàm truyền $H_{eq}(f)$.

Mô hình tín hiệu thu được $Y(f)$ tại phía thu dưới tác động của kênh truyền và nhiễu cộng $N(f)$ được biểu diễn như sau:

$$Y(f) = X(f) \cdot H_{ch}(f) + N(f) \tag{2.3}$$

Tín hiệu sau khi đi qua bộ cân bằng $Z(f)$ sẽ là:

$$Z(f) = Y(f) \cdot H_{eq}(f) = X(f) \cdot [H_{ch}(f) \cdot H_{eq}(f)] + N(f) \cdot H_{eq}(f) \tag{2.4}$$

Từ phương trình trên, ta rút ra hai cách cân bằng chính:

2.2.3 Nghịch đảo (Zero-Forcing - ZF)

Đây là mô hình lý tưởng hóa. Để triệt tiêu hoàn toàn méo dạng kênh truyền, ta buộc tích số $H_{ch}(f) \cdot H_{eq}(f) \approx 1$. Khi đó, bộ cân bằng chính là hàm nghịch đảo của kênh:

$$H_{eq}^{ZF}(f) = \frac{1}{H_{ch}(f)} \tag{2.5}$$

Hạn chế toán học: Do kênh truyền thường có đặc tính Low-pass ($H_{ch}(f) \to 0$ ở tần số cao), nên $H_{eq}^{ZF}(f) \to \infty$. Điều này dẫn đến số hạng thứ hai trong phương trình (4) là $N(f) \cdot H_{eq}(f)$ bị khuếch đại cực lớn. Đây là hiện tượng **khuếch đại nhiễu (Noise Enhancement)** đặc trưng của các bộ cân bằng tuyến tính (như CTLE, FFE).

2.2.4 Tối thiểu Sai số (MMSE)

Để khắc phục nhược điểm của ZF, mô hình toán học thực tế thường dựa trên tiêu chuẩn MMSE (Minimum Mean Square Error), chấp nhận còn sót lại một chút ISI để đổi lấy việc không khuếch đại nhiễu quá mức. Cân bằng phi tuyến (như DFE) là giải pháp tối ưu cho bài toán này vì nó loại bỏ ISI mà không nhân nhiễu nền với H_{eq}.

2.2.5 Cơ chế Bù trừ trong miền Tần số và Thời gian

Việc thực thi hàm nghịch đảo $H_{eq}(f)$ được thể hiện qua hai góc nhìn:

- **Trong miền tần số:** Kênh truyền $H_{ch}(f)$ làm suy giảm biên độ theo tần số (dốc xuống). Bộ cân bằng $H_{eq}(f)$ thực hiện chức năng lọc thông cao (High-Pass Filter) với độ lợi tăng dần (dốc lên) tương ứng.

$$|H_{ch}(f_{Nyquist})|_{\text{dB}} + |H_{eq}(f_{Nyquist})|_{\text{dB}} \approx 0 \text{ dB} \tag{2.6}$$

- **Trong miền thời gian:** Suy hao tần số cao tương ứng với việc sườn xung bị thoải (slow slew rate), gây ra ISI. Bộ cân bằng thực hiện việc cộng gộp các thành phần tần số cao vào tín hiệu gốc để làm "sắc"lại sườn xung (sharpening edges), ép năng lượng tín hiệu quay về nằm gọn trong 1 UI (Unit Interval).

2.2.6 Phân loại kỹ thuật dựa trên Mô hình Toán học

Các khối FFE, CTLE, DFE thực chất là các phương pháp khác nhau để xấp xỉ hàm truyền đạt nghịch đảo $H_{eq}(f)$ mong muốn nhằm khôi phục tín hiệu:

1. **Cân bằng Tuyến tính (Linear Equalization):** Bao gồm các phương pháp xử lý tín hiệu mà không làm thay đổi bản chất xếp chồng của chúng.

- **Feed-Forward Equalizer (FFE):** Là bộ lọc FIR số (hoặc tương tự) hoạt động trong miền thời gian. Tín hiệu đầu ra là tổng chập của tín hiệu đầu vào với các hệ số tap (c_i):

$$y_k = \sum_{j=-M}^{N} c_j \cdot x_{k-j} \tag{2.7}$$

  FFE hiệu quả trong việc khử ISI tiên tố (pre-cursor) nhưng bị giới hạn bởi việc khuếch đại nhiễu nền.

- **Continuous Time Linear Equalizer (CTLE):** Là bộ lọc tương tự hoạt động trong miền tần số với hàm truyền đạt có dạng Zero-Pole:

$$H_{CTLE}(s) = A_{dc}\frac{s+\omega_z}{s+\omega_p} \tag{2.8}$$

  CTLE cung cấp độ lợi cao (peaking) tại tần số Nyquist để bù đắp suy hao kênh, nhưng cũng đồng thời khuếch đại nhiễu tần số cao (Noise Enhancement).

2. **Cân bằng Phi tuyến (Non-linear Equalization - DFE):** Sử dụng nguyên lý phản hồi quyết định để khắc phục nhược điểm khuếch đại nhiễu của các bộ lọc tuyến tính.

   Thay vì nhân trực tiếp hàm truyền đạt, DFE thực hiện phép trừ trong miền thời gian dựa trên các bit đã được quyết định (Clean bits). Công thức mô tả hoạt động tại bộ so sánh:

$$z_k = y_k - \sum_{i=1}^{N} b_i \cdot \hat{d}_{k-i} \tag{2.9}$$

   Trong đó:

   - y_k: Tín hiệu đầu vào (đã qua CTLE/FFE).
   - $\hat{d}_{k-i}$: Các bit dữ liệu đã quyết định ở quá khứ (Logic 1/0 hoặc +1/-1).
   - b_i: Hệ số hồi tiếp (Feedback taps), đại diện cho lượng ISI hậu tố (post-cursor) cần loại bỏ.



Hình 2.2: Sơ đồ nguyên lý hoạt động của bộ cân bằng DFE 1-tap

2.2.7 Thuật toán Thích nghi (Adaptation Algorithms)

Trong thực tế vận hành, các thông số của kênh truyền không cố định mà biến đổi theo nhiệt độ, điện áp và lão hóa linh kiện (PVT variations). Để đảm bảo tỷ lệ lỗi bit (BER) luôn thấp nhất, hệ thống SerDes sử dụng vòng lặp thích nghi thời gian thực (Real-time Adaptation Loop). Thuật toán phổ biến nhất được áp dụng để tự động tinh chỉnh các hệ số (Tap weights) là **LMS (Least Mean Squares)**.

Hàm Mục tiêu (Cost Function)

Nguyên lý cốt lõi của LMS là tối thiểu hóa *Sai số bình phương trung bình* (Mean Square Error - MSE) giữa tín hiệu nhận được và mức điện áp lý tưởng. Tại thời điểm k, sai số e_k được xác định bởi độ lệch giữa biên độ tín hiệu thực tế (y_k) tại đầu vào bộ so sánh và mức tham chiếu mục tiêu (V_{ref}):

$$e_k = \underbrace{d_k \cdot V_{ref}}_{\text{Mức lý tưởng}} - y_k \tag{2.10}$$

Trong đó d_k là giá trị bit đã được quyết định (Logic 1 hoặc -1) và V_{ref} là biên độ mong muốn (Target Level/h0).

Cơ chế Cập nhật trọng số (Weight Update)

Dựa trên phương pháp *Giảm độ dốc ngẫu nhiên* (Stochastic Gradient Descent), các trọng số w (ví dụ: hệ số DFE b_i hoặc độ lợi CTLE) được cập nhật liên tục để "triệt tiêu"sai số e_k.

Phương trình cập nhật tổng quát:

$$w_{k+1} = w_k + \mu \cdot \frac{\partial(e_k^2)}{\partial w} \approx w_k + \mu \cdot e_k \cdot u_k \tag{2.11}$$

Trong thực tế thiết kế phần cứng tốc độ cao, việc thực hiện phép nhân sô thực ($e_k \cdot u_k$) tiêu tốn quá nhiều tài nguyên và năng lượng. Do đó, biến thể **Sign-Sign LMS (SS-LMS)** thường được sử dụng thay thế:

$$w_{k+1} = w_k + \mu \cdot \text{sgn}(e_k) \cdot \text{sgn}(u_k) \tag{2.12}$$

Trong đó:

- sgn($\cdot$): Hàm dấu (chỉ lấy dấu + hoặc -). Điều này giúp chuyển phép nhân phức tạp thành cổng logic **XNOR** đơn giản.
- μ: Tốc độ học (Step size).
  - μ lớn: Hệ thống hội tụ nhanh nhưng dễ bị dao động (jitter) quanh điểm tối ưu.

- μ nhỏ: Hệ thống ổn định, ít nhiễu nhưng thời gian thích nghi lâu (tracking chậm).

- u_k: Dữ liệu đầu vào tương ứng với trọng số đó (với DFE tap thứ i thì $u_k = \hat{d}_{k-i}$).

Mô hình minh họa vòng lặp LMS

Hình dưới đây mô tả quá trình tạo ra sai số và cập nhật một hệ số Tap đơn lẻ trong hệ thống:



Hình 2.3: Sơ đồ khối nguyên lý cập nhật trọng số LMS (Sign-Sign)

Chương 3

Thiết kế mạch cân bằng kênh truyền

3.1 Đặc tính của kênh truyền dữ liệu

Đáp ứng tần số của kênh truyền thể hiện đặc tính lọc thông thấp mạnh, với độ suy hao gia tăng theo tần số do sự kết hợp của hiệu ứng bề mặt ($\sqrt{f}$) và tổn hao điện môi (f). Tại tốc độ dữ liệu 8 Gbps, sự suy giảm biên độ tại tần số Nyquist (4 GHz) gây ra hiện tượng ISI, làm khép biểu đồ mắt tại đầu thu. Ngoài ra, các gợn sóng ở tần số cao phản ánh sự hiện diện của các phản xạ tín hiệu do phối hợp trở kháng không hoàn hảo. Nhiệm vụ của các khối cân bằng như CTLE và DFE là khôi phục lại (flatten) đáp ứng tần số này hoặc triệt tiêu các thành phần nhiễu ISI sinh ra do băng thông hạn chế.



Hình 3.1: Minh hoạ suy hao trên kênh truyền của mạch

3.1.1 Đặc tính kênh truyền với tốc độ dữ liệu 8 Gbps



Hình 3.2: Đáp ứng của kênh trền @ 4Ghz

Đặc tính của kênh truyền	
DC loss @ 4 GHz	- 6.22 dB
HF loss @ 4 GHz	- 21.6 dB

Bảng 3.1: Thông số đo đạc

Dựa trên đặc tính tần số của kênh truyền yêu cầu băng thông -3 dB cần phải cân bằng ít nhất $18.6dB$ tại tần số $f_{nqyist} = 4Ghz$

3.2 Bộ cân bằng tuyến tính theo thời gian (CTLE)

Trong các hệ thống truyền dẫn dữ liệu tốc độ cao (High-Speed SerDes), tín hiệu khi đi qua kênh truyền vật lý (như đường mạch in PCB hoặc dây cáp) sẽ không tránh khỏi sự suy hao. CTLE (Continuous Time Linear Equalizer) – hay Bộ cân bằng tuyến tính liên tục – là giải pháp hàng đầu trong khối Analog Front-End (AFE) của phía thu (Receiver) để khắc phục vấn đề này



Hình 3.3: Đáp ứng tần số của active CTLE

3.2.1 Passive CTLE topology

Passive CTLE là một mạng lọc thông cao được xây dựng hoàn toàn từ các linh kiện thụ động, với kiến trúc lõi bao gồm một điện trở (R_s) mắc song song với một tụ điện (C_s). Cụm linh kiện R-C này được đặt nối tiếp trực tiếp trên đường dẫn tín hiệu, nằm ngay trước điện trở đầu cuối (R_{load}) để tạo thành một bộ phân áp biến thiên theo tần số. Trong các hệ thống SerDes hiện đại, cấu trúc này được triển khai đối xứng cho cặp tín hiệu vi sai, đồng thời các linh kiện R_s và C_s thường không phải là giá trị đơn lẻ mà được thiết kế dưới dạng các mảng tụ điện và điện trở có thể lập trình (switchable

banks), cho phép vi mạch tùy chỉnh linh hoạt độ lợi DC và tần số peaking để thích nghi với các đặc tính kênh truyền khác nhau



Hình 3.4: Passive CTLE

Khi tần số $s \to 0$, trở kháng của các tụ điện ($Z_c = \frac{1}{sC}$) tiến tới vô cùng (hở mạch).Mạch trở thành cầu phân áp thuần trở

$$\text{DC gain} = \frac{R_2}{R_1 + R_2}$$

Tại đây, C_1 không dẫn điện, dòng điện buộc phải đi qua R_1. Vì R_1 cản trở dòng điện, điện áp tại tải (R_2) bị suy giảm đáng kể. Đây là mức DC của tín hiệu

Khi tần số $s \to \infty$, trở kháng của các tụ điện tiến tới 0. Các điện trở R_1, R_2 bị "bỏ qua"do dòng điện ưu tiên đi qua đường trở kháng thấp của tụ.Mạch trở thành cầu phân áp thuần dung (capacitive divider)

$$\text{HF gain} = \frac{Z_{C2}}{Z_{C1} + Z_{C2}} = \frac{C_1}{C_1 + C_2}$$

Tín hiệu tần số cao đi qua C_1 để đến tải.Nếu C_2 (điện dung tải/ký sinh) rất nhỏ so với C_1, thì HF gain ≈ 1 (gần như không suy hao).Điều này cho thấy tín hiệu tần số cao được bảo toàn tốt hơn nhiều so với tần số thấp

Hoạt động của Passive CTLE là một quá trình phân áp có chọn lọc: tại miền tần số thấp, tụ điện C_1 đóng vai trò hở mạch buộc tín hiệu phải đi qua R_1, tạo thành một cầu phân áp điện trở gây suy hao lớn để "nén"biên độ xuống mức sàn; ngược lại tại miền tần số cao, tụ C_1 trở nên dẫn điện tốt và tạo ra đường tắt (bypass) qua R_1, giúp tín hiệu đi thẳng đến tải với độ suy hao tối thiểu (chỉ phụ thuộc vào tỉ lệ tụ C_1/C_2). Chính sự chênh lệch giữa việc nén tần số thấp và tăng tần số cao này tạo ra độ lợi đỉnh (Peaking), giúp khôi phục các thành phần cao tần bị mất mát trên đường truyền

Tham số	**Công thức**
Hàm truyền đạt $H(s)$	$H(s) = \frac{R_2}{R_1 + R_2} \cdot \frac{1 + R_1C_1s}{1 + \frac{R_1R_2}{R_1+R_2}(C_1 + C_2)s}$
Zero frequency ω_z	$\omega_z = \frac{1}{R_1C_1}$
Pole frequency ω_p	$\omega_p = \frac{1}{\frac{R_1R_2}{R_1+R_2}(C_1 + C_2)}$
DC gain	$\text{DC gain} = \frac{R_2}{R_1 + R_2}$
HF gain	$\text{HF gain} = \frac{C_1}{C_1 + C_2}$
Peaking	$\text{Peaking} = \frac{\text{HF gain}}{\text{DC gain}} = \frac{\omega_p}{\omega_z} = \frac{R_1 + R_2}{R_2} \cdot \frac{C_1}{C_1 + C_2}$

Bảng 3.2: Tóm tắt các tham số của mạch Passive CTLE

3.2.2 Active CTLE topology

Trong thiết kế bộ thu SerDes, nếu Passive CTLE hoạt động theo dạng làm suy hao tần số thấp qua mạng R-C thụ động để ưu tiên độ tuyến tính và tiết kiệm năng lượng, thì Active CTLE lại hoạt động theo hướng khuếch đại tín hiệu tần số cao cần truyền đi và nén đi tín hiệu tần số thấp (khuếch đại tín hiệu)



Hình 3.5: Active CTLE

Bộ khuếch đại đầu vào sử dụng kỹ thuật suy biến RC (RC degeneration) là giải pháp hiệu quả để tạo đỉnh (peaking) và cung cấp độ lợi cần thiết tại tần số Nyquist. Tuy nhiên, để đảm bảo hiệu suất, thiết kế này đòi hỏi bộ khuếch đại phải có dải tuyến tính đầu vào đủ rộng và cần lưu ý đến giới hạn về tích độ lợi - băng thông (Gain-Bandwidth product). Mặc dù trong hệ thống thực tế, bộ cân bằng phía phát (TX EQ) thường đã hỗ trợ một phần việc làm suy giảm tần số thấp, nhưng kiến trúc này vẫn tồn tại những hạn chế nhất định: nó thường chỉ dừng lại ở khả năng bù bậc 1, đồng thời khá nhạy cảm với các biến động PVT (Quy trình, Điện áp, Nhiệt độ), gây khó khăn cho quá trình tinh chỉnh mạch

Tham số	**Công thức**
Hàm truyền đạt $H(s)$	$H(s) = \frac{g_m}{C_p} \frac{s + \frac{1}{R_S C_S}}{\left(s + \frac{1+\frac{g_m R_S}{2}}{R_S C_S}\right)\left(s + \frac{1}{R_D C_p}\right)}$
Zero frequency (ω_z)	$\omega_z = \frac{1}{R_S C_S}$
Pole frequency 1 (ω_{p1})	$\omega_{p1} = \frac{1 + \frac{g_m R_S}{2}}{R_S C_S}$
Pole frequency 2 (ω_{p2})	$\omega_{p2} = \frac{1}{R_D C_p}$
DC gain	$\text{DC gain} = \frac{g_m R_D}{1 + \frac{g_m R_S}{2}}$
Ideal peak gain	$\text{Ideal peak gain} = g_m R_D$
Ideal Peaking	$\text{Peaking} = \frac{\omega_{p1}}{\omega_z} = 1 + \frac{g_m R_S}{2}$

Bảng 3.3: Tóm tắt các công thức của Active CTLE

3.2.3 Tính toán và lựa chọn các giá trị linh kiện cho mạch CTLE

Đối với hệ thống này, tại tốc độ hoạt động 8 Gbps (tương ứng tần số Nyquist là 4 GHz), suy hao chèn (insertion loss) đo được trên kênh lên tới 22 dB.

Về mặt lý thuyết, ta có thể thiết kế một bộ CTLE để cung cấp độ lợi đỉnh (peaking gain) bù đắp trọn vẹn 22 dB này. Tuy nhiên, việc ép buộc CTLE đạt độ lợi lớn như vậy sẽ đòi hỏi độ hỗ dẫn (g_m) của transistor cực kỳ cao, dẫn đến tiêu thụ năng lượng và diện tích mạch tăng vọt. Chính vì vậy, chiến lược thiết kế được lựa chọn là phân chia nhiệm vụ: bộ CTLE sẽ cung cấp mức độ lợi đỉnh khoảng 12 dB để mở mắt tín

hiệu sơ bộ, phần suy hao còn lại sẽ được xử lý bởi bộ cân bằng phản hồi quyết định (DFE) ở tầng kế tiếp

Việc xác định các điểm cực (poles) và điểm không (zeros) trong thiết kế được căn cứ trực tiếp vào đặc tính đáp ứng tần số của kênh truyền. Các giá trị được chọn trong Bảng 3.4.

Tham số	**Biểu thức**	**Giá trị**
Zero (f_z)	$\frac{1}{2\pi R_S C_S}$	500 MHz
Pole 1 (f_{p1})	$\frac{1 + g_m R_S/2}{2\pi R_S C_S}$	2.67 GHz
Pole 2 (f_{p2})	$\frac{1}{2\pi R_D C_p}$	8 GHz
Peaking Gain	$g_m R_L$	6 dB
DC Gain	$\frac{g_m R_L}{1 + g_m R_S/2}$	0 dB
Load Capacitance	C_L	50 fF
Supply Voltage	V_{dd}	1.2 V

Bảng 3.4: Bảng tham số thiết kế CTLE

3.2.4 Tính toán và lựa chọn các giá trị

1. **Bước 1: Xác định điện trở tải (R_D)**
   Mục tiêu: Đảm bảo băng thông đầu ra tại cực thứ hai (f_{p2}) đạt 8 GHz với tải dung $C_L = 50$ fF.

$$\begin{aligned} R_D &= \frac{1}{2\pi \cdot C_L \cdot f_{p2}} \\ &= \frac{1}{2\pi \cdot (50 \times 10^{-15}) \cdot (8 \times 10^9)} \approx 398\,\Omega \end{aligned}$$

   Chọn $R_D = 400\Omega$.

2. **Bước 2: Tính độ hỗ dẫn yêu cầu (g_m)**
   Mục tiêu: Đạt được độ lợi đỉnh (Peaking Gain) là 6 dB.

$$g_m = \frac{\text{DC Gain (dB)}}{R_L} = \frac{10^{(6/20)}}{400} = \mathbf{7.5\,mS}$$

3. **Bước 3: Xác định điện trở suy biến (R_S)**

$$R_S = \left(\frac{g_m R_D}{10^{(DC\,Gain/20)}} - 1 \right) \cdot \frac{2}{g_m} \approx 533.33\,\Omega$$

4. **Bước 4: Tính tụ điện suy biến (C_S)**

$$C_S = \frac{1 + \frac{g_m R_S}{2}}{2\pi \cdot R_S \cdot f_{p1}} \approx 350\, fF$$

Để tăng thêm Peaking gain của mạch mà không làm tăng thêm công suất tiêu thụ, ta sử dụng thêm kĩ thuật Peaking Inductor.



Hình 3.6: Sơ đồ nguyên lý mạch CTLE

Bảng 3.5: Thông số thiết kế tối ưu

Parameter	**Value**
Source Cap (C_s)	1 pF
Load Res (R_L)	400 Ω
Source Res (R_S)	380 Ω
Inductor (L_D)	30 nH
Cap (C_p)	50 fF
$(W/L)_{\text{main}}$	22 μm/60 nm
$(W/L)_{\text{bias}}$	10 μm/60 nm
Bias Voltage (V_{bias})	600 mV

Chương 4

Thiết kế mạch Decision Feedback Equalizer

4.1 Giới thiệu về Decision Feedback Equalizer

Thiết kế mạch DFE (Decision Feedback Equalizer) là một trong những bài toán thách thức nhất trong thiết kế thu phát tín hiệu tốc độ cao (High-speed Transceiver). Mục tiêu chính của DFE là loại bỏ nhiễu ISI sinh ra bởi các bit dữ liệu trước đó để khôi phục lại biên độ tín hiệu tại thời điểm lấy mẫu. Mặc dù nguyên lý toán học của DFE khá đơn giản dựa trên hàm tổng chập, nhưng việc hiện thực hóa mạch vật lý lại bị ràng buộc nghiêm ngặt bởi yêu cầu Timing path: tín hiệu phản hồi phải hoàn tất việc tính toán và ổn định trong vòng một chu kỳ đơn vị (1 Unit Interval - UI).

Khi tốc độ dữ liệu tăng lên, 1 UI trở nên quá ngắn đối với các kiến trúc phản hồi trực tiếp truyền thống. Điều này đã thúc đẩy sự ra đời của các kỹ thuật thiết kế mạch tiên tiến nhằm nới lỏng yêu cầu về timing mà vẫn đảm bảo hiệu suất tiêu thụ năng lượng (Power Efficiency) và diện tích (Area). Chương này sẽ trình bày tổng quan về Full-rated Direct DFE. Đồng thời, ta sẽ hiện thực mô phỏng kĩ thuật Direct Feedback với 2-tap cho một kênh truyền đã được xử lí bởi mạch CTLE trước đó để đánh giá mức độ cải thiện của tín hiệu



Hình 4.1: Sơ đồ bên trong của mạch DFE cơ bản

4.1.1 Direct feedback DFE (Mạch phản hồi trực tiếp DFE)



Hình 4.2: Sơ đồ khối của mạch DFE 2-tap Direct Feedback

Mạch DFE tốc độ toàn phần cấu trúc trực tiếp (Direct-full-rate DFE) là sự hiện thực hóa trực tiếp phương trình DFE được trình bày trong Phương trình (4.1). Phương trình này áp dụng cho trường hợp DFE 2 tap. Một phương án hiện thực hóa khả thi được thể hiện trong hình

$$y_{eq}[n] = h_o x_{tr}[n] + \sum_{i=0}^{2} h_i x_{tr}[n-i] - \sum_{i=0}^{2} C_i y_o[n-i] \tag{4.1}$$

Trong đó $y_{eq}[n]$ là tín hiệu sau khi cân bằng, h_i là biên độ đáp ứng xung của kênh truyền tại mẫu thứ i, C_i là các hệ số tap của bộ DFE và $y_o[n]$ là tín hiệu ngõ ra. Để đảm bảo hoạt động chính xác, ta cần có

$$C_i = h_i \tag{4.2}$$

Điều đó dẫn đến kết quả

$$y_{eq}[n] = h_o x_{tr}[n] \tag{4.3}$$

và

$$y_o[n] = x_{tr}[n] \tag{4.4}$$

Đối với hệ thống truyền dẫn tín hiệu tốc độ 8 Gbps sử dụng phương thức Full-rate, mạch DFE yêu cầu một xung clock hoạt động tại tần số 8 GHz. Trong kiến trúc này, đường dẫn tới hạn (critical path) bao gồm bộ Flip-Flop (FF) quyết định và nhánh phản hồi đầu tiên (Tap 1). Để đảm bảo mạch hoạt động chính xác, tổng độ trễ của vòng lặp phải nhỏ hơn một chu kỳ đơn vị (1 UI). Tại tốc độ 8 Gbps, 1 UI tương ứng với 125 ps.Phương trình ràng buộc thời gian được xác định như sau:

$$t_{Clk \to Q} + t_{setup} + t_{FB} < 1 \text{ UI} = 125 \text{ ps} \tag{4.5}$$



Hình 4.3: Mạch DFE 2-tap được thiết kế trên Cadence Virtuoso

Trong đó:

- $t_{Clk \to Q}$: Độ trễ từ xung clock đến ngõ ra của Flip-Flop.
- t_{setup}: Thời gian thiết lập dữ liệu cần thiết của Flip-Flop.
- t_{FB}: Độ trễ của nhánh phản hồi Tap 1 (bao gồm thời gian dòng điện phản hồi được trừ tại nút cộng và ổn định)

Chú ý rằng t_{FB} sẽ tỷ lệ thuận với số lượng Tap do ảnh hưởng của điện dung ký sinh tại nút cộng (Summing node). Với Timing Budget là 125 ps, việc hiện thực hóa mạch trên công nghệ TSMC 65nm trở nên hoàn toàn khả thi đối với kiến trúc Direct Feedback Full-rate.khoảng thời gian 125 ps cung cấp một biên độ dự phòng (timing margin) đủ lớn.

Điều này dẫn đến kết luận rằng Direct Feedback Full-rate là lựa chọn tối ưu nhất về mặt cân bằng giữa Hiệu năng, Công suất và Diện tích (PPA) cho thiết kế 8 Gbps này. Việc lựa chọn kiến trúc này không chỉ giúp loại bỏ sự phức tạp về phần cứng của Loop-Unrolling mà còn cho phép dành quỹ năng lượng và diện tích để nâng cao độ chính xác của các khối Analog hoặc tăng số lượng Tap phản hồi, giúp cải thiện hiệu quả khử nhiễu ISI

4.2 Hiện thực mạch và tính toán các thông số

Kiến trúc bộ cộng dòng (current summer) được sử dụng nhờ ưu điểm dễ hiện thực hóa. Một thách thức thiết kế quan trọng tại nút cộng dòng là việc đảm bảo khoảng dự trữ điện áp (Voltage Headroom). Điện áp phương thức chung (Common-mode voltage) tại ngõ ra ($V_{out,CM} = V_{DD} - I_{total} \cdot R_L/2$) phải được thiết kế đủ cao để giữ cho tất cả các transistor NMOS nguồn dòng phía dưới (Tail current sources) hoạt động trong vùng bão hòa (Saturation region)



Hình 4.4: Mạch DFE

Dựa trên các phân tích về băng thông và ràng buộc thời gian, đồ án lựa chọn triển khai kiến trúc Direct Full-Rate DFE với 2 Tap phản hồi kết hợp bộ so sánh CML Slicer cho mục tiêu tốc độ dữ liệu 8 Gbps. Tại tốc độ này, chu kỳ đơn vị (1 UI) là 125 ps, cung cấp một khoảng dự trữ thời gian (timing margin) lớn hơn 40 ps so với tổng độ trễ ước tính của vòng lặp CML (60-80 ps), cho phép đảm bảo Timing Closure ổn định trước các biến thiên PVT mà không cần đến sự phức tạp của kiến trúc Loop-Unrolling.

Quyết định giới hạn ở cấu hình 2 Tap (H_1, H_2) đóng vai trò là điểm cân bằng tối ưu, vừa đủ để triệt tiêu phần năng lượng lớn nhất của nhiễu ISI hậu tố, vừa giảm thiểu điện dung ký sinh tại nút cộng để duy trì băng thông hệ thống mà không cần tăng dòng điện phân cực quá mức.

Hơn nữa, sự tương thích trực tiếp về mức điện áp DC giữa khối cộng dòng và CML Slicer giúp loại bỏ hoàn toàn các tầng chuyển đổi mức trung gian, qua đó tối ưu hóa diện tích và rút ngắn đường dẫn tín hiệu. Mặc dù chấp nhận mức tiêu thụ công suất tĩnh cao hơn so với kiến trúc CMOS động, nhưng đây là sự đánh đổi hiệu quả để đạt được độ vẹn toàn tín hiệu (Signal Integrity) cao và độ trễ thấp nhất cho hệ thống

4.2.1 Slicer

Trong thiết kế này, bộ Slicer được hiện thực hóa dựa trên kiến trúc CML Latch (Current Mode Logic), bao gồm hai giai đoạn hoạt động chính: giai đoạn theo dõi

(Track) và giai đoạn chốt giữ (Hold). Khác với các cấu trúc logic động như Strong-ARM, CML Latch sử dụng tải thuần trở và dòng điện liên tục, giúp mạch đạt được băng thông cao và giảm thiểu nhiễu nguồn (switching noise) tại tần số hoạt động 8 GHz.



(a) Sơ đồ nguyên lý CML Latch

(b) Sơ đồ khối Flip-Flop từ 2 Latch

Hình 4.5: Cấu trúc của D-Flip Flop CML được tạo thành từ hai khối CML Latch mắc nối tiếp

Để đảm bảo điều kiện này, quá trình tái định thời (retiming) tín hiệu lỗi được thực hiện tại cạnh dương của xung CLK. Mạch Flip-Flop logic dòng điện (CML DFF) thực hiện chức năng này được mô tả chi tiết trong Hình 3.10. Về mặt cấu trúc, CML DFF bao gồm hai bộ CML Latch mắc nối tiếp theo cấu hình Master-Slave, hoạt động dựa trên hai pha xung nhịp lệch nhau 180 độ

- Latch 1 (Master): Thực hiện theo dõi (track) tín hiệu ngõ vào khi CLK ở mức thấp và chốt (latch) dữ liệu ra ngõ ra khi CLK chuyển lên mức cao
- Latch 2 (Slave): Thực hiện theo dõi ngõ ra của Latch 1 khi CLK ở mức cao và giữ trạng thái (hold) khi CLK chuyển xuống mức thấp.

Cơ chế hoạt động luân phiên này đảm bảo toàn bộ mạch DFF thực hiện lấy mẫu tín hiệu đầu vào (hoặc dữ liệu lỗi) chính xác tại cạnh dương của xung CLK, hoàn tất quá trình tái định thời gian

Về lựa chọn kích thước linh kiện

Trong khi một số lý thuyết thiết kế đề xuất kích thước cặp transistor tái sinh (regenerative pairs) cần lớn hơn cặp theo dõi (tracking pairs) để tăng cường độ phản hồi dương, thiết kế này áp dụng kĩ thuật tối ưu hóa phù hợp với tốc độ 8 Gbps. Cụ thể, kích thước của cả cặp transistor theo dõi ($M_{1,2}$ và $M_{5,6}$) và cặp transistor tái sinh ($M_{9,10}$ và $M_{11,12}$) đều được lựa chọn đồng nhất với tỷ lệ $W/L = 8\mu m/60nm$.

Quyết định thiết kế sử dụng kích thước lớn và đồng nhất này, kết hợp với dòng điện đuôi $I_{SS} = 2mA$ và trở tải $R_L = 300\Omega$, nhằm mục đích:Đảm bảo khả năng lái dòng

mạnh mẽ cho cả hai giai đoạn Track và Hold.Tối đa hóa biên độ dao động (Swing 1V) để tăng khả năng chống nhiễu.

Bảng 4.1: Thông số kích thước của CML Latch

Parameter	**Symbol**	**Value**
Drain Resistance	R_D	$300\,\Omega$
Transistors M1-M4 Ratio	$(W/L)_{1\text{-}4}$	$12\,\mu\text{m}/60\,\text{nm}$
Transistors M5, M6 Ratio	$(W/L)_{5,6}$	$4\,\mu\text{m}/60\,\text{nm}$
Tail Bias Current	I_{tail}	$2\,\text{mA}$

4.2.2 Current summer và Tap

Đối với khối mạch cộng (Summer), dòng điện đuôi (tail current) được thiết lập ban đầu ở mức 2mA. Do thời gian xác lập (settling time) của mạch bị chi phối chủ yếu bởi hằng số thời gian RC tại ngõ ra, việc tăng quỹ dòng điện cho phép giảm giá trị điện trở tải mà vẫn đảm bảo biên độ điện áp mong muốn. Điều này giúp giảm hằng số RC, từ đó đáp ứng được yêu cầu về tốc độ xác lập tín hiệu.



Hình 4.6: Summer node

Với cấu trúc này, biên độ dao động điện áp (voltage swing) thường được thiết kế ở mức 600mV để đảm bảo tính toàn vẹn tín hiệu. Dựa trên đó, giá trị điện trở tải được tính toán như sau:

$$R_{\text{load}} = \frac{V_{\text{swing}}}{I_{\text{bias}}} = \frac{600\text{mV}}{2\text{mA}} = 300\,\Omega \tag{4.5}$$

Khi đó, điện áp chế độ chung tại ngõ ra (Output Common-Mode Voltage) sẽ được xác lập tại:

$$V_{oCM} = V_{DD} - \frac{I_{\text{bias}} \cdot R_{\text{load}}}{2} = 900\text{mV} \tag{4.6}$$

4.2.3 Phân bổ ngân quỹ thời gian (Timing Budget Allocation)

Dựa trên mô hình phân tích độ trễ vòng lặp DFE được đề xuất bởi Razavi, điều kiện tiên quyết để mạch hoạt động chính xác là tổng thời gian trễ trong vòng hồi tiếp

phải nhỏ hơn một chu kỳ bit (T_b). Bất đẳng thức ràng buộc thời gian được biểu diễn như sau:

$$T_{CK-Q} + T_{FB} + T_{setup} \leq T_b \tag{4.7}$$

Trong đó:

- T_{CK-Q}: Thời gian trễ từ cạnh xung nhịp đến khi ngõ ra Flip-flop thay đổi trạng thái (Clock-to-Q delay).
- T_{FB}: Thời gian trễ của nhánh phản hồi, bao gồm thời gian chuyển mạch của Tap và thời gian xác lập tín hiệu tại nút cộng.
- T_{setup}: Thời gian thiết lập (Setup time) yêu cầu của Flip-flop kế tiếp.

Tại tốc độ dữ liệu mục tiêu 8 Gbps, chu kỳ đơn vị (Unit Interval) là:

$$T_b = \frac{1}{8 \times 10^9} = 125 \text{ ps} \tag{4.8}$$

Dựa trên đặc tả kỹ thuật của công nghệ và biên độ tín hiệu mong muốn, ngân quỹ thời gian được phân bổ chi tiết như sau:

1. **Độ trễ Flip-flop ($T_{CK-Q} + T_{setup}$):** Tổng thời gian này chiếm một phần đáng kể chu kỳ. Với thiết kế CML Latch điển hình, giá trị này được ước lượng khoảng 50 ps (40 ps cho T_{CK-Q} và 10 ps cho T_{setup}).
2. **Thời gian chuyển mạch Tap (T_{switch}):** Thời gian để cặp vi sai phản hồi lái dòng điện, ước tính khoảng 10 ps.
3. **Biên dự trữ (Margin):** Dành 10 ps cho các biến thiên PVT (Process, Voltage, Temperature).

Từ đó, thời gian tối đa cho phép để tín hiệu xác lập (Settling Time - T_{settle}) tại nút cộng là:

$$\begin{aligned} T_{settle} &\leq T_b - (T_{CK-Q} + T_{setup} + T_{switch} + \text{Margin}) \\ T_{settle} &\leq 125 - (40 + 10 + 10 + 10) = 55 \text{ ps} \end{aligned} \tag{4.9}$$

4.2.4 Tính toán giới hạn tải ký sinh (Parasitic Load Constraint)

Để đảm bảo độ toàn vẹn tín hiệu và giảm thiểu nhiễu giao thoa ký tự (ISI) dư thừa, thiết kế lựa chọn tiêu chuẩn xác lập 3τ (tương ứng với độ chính xác 95%). Điều này đặt ra giới hạn cho hằng số thời gian τ tại nút cộng:

$$3\tau \leq T_{settle} \Rightarrow \tau \leq \frac{55 \text{ ps}}{3} \approx 18.3 \text{ ps} \tag{4.10}$$

Với trở kháng tải được thiết kế $R_L = 300\,\Omega$ nhằm đạt được biên độ dao động lớn (Voltage Swing), tổng điện dung ký sinh cho phép tại nút cộng (C_{total}) được xác định:

$$C_{total} \leq \frac{\tau}{R_L} = \frac{18.3 \text{ ps}}{300\,\Omega} \approx 61 \text{ fF} \tag{4.11}$$

Kết quả tính toán $C_{total} \leq 61$ fF là tham số cốt lõi định hướng cho việc lựa chọn kích thước transistor trong phần tiếp theo.

4.2.5 Lựa chọn kích thước linh kiện (Component Sizing Strategy)

Lựa chọn kích thước (Sizing) tập trung vào việc thỏa mãn đồng thời hai yếu tố: giảm thiểu điện dung ký sinh C_{db} để thỏa mãn điều kiện $C_{total} < 61$ fF, và đảm bảo độ tuyến tính của mạch.

Để đảm bảo đặc tính đáp ứng tần số đồng nhất giữa nhánh chính (Main Branch) và các nhánh phản hồi (Feedback Taps), thiết kế áp dụng nguyên tắc giữ tỷ số I_D/W không đổi. Phương pháp này giúp duy trì điện áp quá kích (V_{OD}) ổn định, đảm bảo các transistor hoạt động tại cùng điểm làm việc tối ưu.

Thông số thiết kế chi tiết

Với chiều dài kênh dẫn được giữ ở mức tối thiểu công nghệ ($L = 60$ nm) để tối ưu tốc độ, các kích thước chiều rộng (W) được tính toán như sau:

- **Cặp vi sai chính (Main Pair):** Chọn $W_{main} = 10\,\mu$m ứng với dòng điện phân cực 2 mA. Kích thước này cung cấp độ hỗ dẫn (g_m) đủ lớn để đạt Gain yêu cầu trong khi vẫn kiểm soát được điện dung ký sinh.

- **Các Tap phản hồi (Feedback Taps):** Kích thước được thu nhỏ (scale down) tỷ lệ thuận với trọng số dòng điện, giúp giảm đáng kể tải ký sinh đóng góp vào nút cộng:

$$W_{tap} = W_{main} \times \frac{I_{tap}}{I_{main}} \tag{4.12}$$

- **Tap 1 ($I_{tap1} = 200\,\mu$A):** $W_{tap1} = 10 \times \frac{0.2}{2} = 1\,\mu$m.

- **Tap 2 ($I_{tap2} = 100\,\mu$A):** $W_{tap2} = 10 \times \frac{0.1}{2} = 0.5\,\mu$m.

Việc sử dụng các transistor kích thước nhỏ ($1\,\mu$m và $0.5\,\mu$m) cho các Tap phản hồi giúp giảm thiểu điện dung C_{gd} và C_{db}, đảm bảo tổng điện dung tại nút cộng không vượt quá giới hạn 61 fF đã tính toán.

Bảng 4.2: Thông số thiết kế summer node)

Parameter	**Symbol**	**Value**
Load Resistance	R_L	$300\,\Omega$
Parasitic Capacitance	C_{par}	$20\,\text{fF}$
Main Transistor Ratio	$(W/L)_{\text{main}}$	$10\,\mu\text{m}/60\,\text{nm}$
Feedback Transistor H1	$(W/L)_{\text{h1}}$	$1\,\mu\text{m}/60\,\text{nm}$
Feedback Transistor H2	$(W/L)_{\text{h2}}$	$0.5\,\mu\text{m}/60\,\text{nm}$
Main Bias Current	I_{main}	$2\,\text{mA}$
Bias Current H1	I_{h1}	$0.2\,\text{mA}$
Bias Current H2	I_{h2}	$0.1\,\text{mA}$

Chương 5

Mô phỏng và đánh giá kết quả

5.1 Mô phỏng đặc tính suy hao của kênh



(a) Trước khi qua kênh truyền



(b) Sau khi qua kênh truyền

Hình 5.1: Đáp ứng xung trước và sau khi qua kênh truyền

Tín hiệu đầu vào sở hữu dạng xung vuông lý tưởng (**ảnh 5.1a)** với các cạnh sắc nét nhờ chứa các thành phần tần số rất cao. Tuy nhiên, sau khi đi qua kênh truyền, các thành phần này bị suy hao nghiêm trọng khiến sườn xung đầu ra bị làm trơn, biến dạng**(ảnh 5.1b)**. Đặc biệt, hiện tượng 'Long-tail' xuất hiện rõ rệt ở sườn xuống: điện áp vẫn duy trì mức cao và giảm rất chậm ngay cả khi chu kỳ 1 UI đã kết thúc. Phần đuôi năng lượng kéo dài này sẽ lấn sang chu kỳ của bit tiếp theo (Post-cursor), gây cộng dồn điện áp nhiễu (ISI) và là nguyên nhân chính làm khép lại biểu đồ mắt (Eye diagram)



Hình 5.2: Dạng sóng của tín hiệu trước và sau khi qua kênh truyền

5.2 Mô phỏng mạch CTLE

Dựa trên đáp ứng xung của kênh truyền cho thấy sự suy giảm biên độ và hiện tượng đuôi xung kéo dài, phần này tập trung vào mô phỏng giải pháp cân bằng CTLE. Mục tiêu chính của mô phỏng là tìm ra mức 'DC gain' và 'Peaking gain' phù hợp để làm phẳng đáp ứng tần số tổng hợp của hệ thống. Kết quả mô phỏng sẽ so sánh trực quan tín hiệu trước và sau khi qua khối CTLE để chứng minh hiệu quả của mạch

5.2.1 DC result



Hình 5.3: Caption

Hệ thống nguồn và tín hiệu trong sơ đồ được cấu hình đồng bộ nhằm đảm bảo điểm làm việc tĩnh (DC biasing) và tạo tín hiệu kích thích vi sai.

Mạch được cấp nguồn $VDD = 1.2V$ kết hợp với nguồn $V_{bias} = \frac{VDD}{2}$ vào cặp vi sai (M_2, M_3) để tạo I_{tail}. Ngõ vào, tín hiệu vi sai được tạo ra thông qua cơ chế xếp chồng điện áp: nguồn V_{cm} làm điện áp tham chiếu, trên đó hai nguồn tín hiệu V_3 và V_4 được mắc nối tiếp để lái các ngõ V_{inn} và V_{inp} dao động ngược pha nhau xung quanh mức V_{cm}

Điện áp ngõ ra đạt $V_{out} = 727.2\ mV$, tạo ra khoảng dự trữ điện áp (headroom) đủ lớn để đảm bảo cho tín hiệu dao động. Nguồn dòng $I_{tail} = 1.182\ mA$ với biên dự trữ bão hòa đạt 51.96 mV. Dòng duy trì được sự ổn định. Hệ số hỗ dẫn cao ($g_m \approx 11.32$ mS) với $V_{od} = 116.4mV$

ctle:xtle_dc:1	voutn				727.2m	727.2m	727.2m
ctle:xtle_dc:1	voutp				727.2m	727.2m	727.2m
ctle:xtle_dc:1	gm_main_M0				11.32m	11.32m	11.32m
ctle:xtle_dc:1	I_bias				1.182m	1.182m	1.182m
ctle:xtle_dc:1	/M2/D						
ctle:xtle_dc:1	vgs_m_bias				700m	700m	700m
ctle:xtle_dc:1	vth_m_bias				451.1m	451.1m	451.1m
ctle:xtle_dc:1	vdsat_m_bias				197m	197m	197m
ctle:xtle_dc:1	vod_bias				248.9m	248.9m	248.9m
ctle:xtle_dc:1	vod_bias_comp	> 30m		pass	51.96m	51.96m	51.96m
ctle:xtle_dc:1	vgs_m_main				563.5m	563.5m	563.5m
ctle:xtle_dc:1	vth_m_main				447.1m	447.1m	447.1m
ctle:xtle_dc:1	vdsat_m_main				137.8m	137.8m	137.8m
ctle:xtle_dc:1	vod_main				116.4m	116.4m	116.4m

Hình 5.4: Caption

Kết quả mô phỏng điểm làm việc tĩnh (DC Operating Point) cho thấy mạch CTLE đã được phân cực tối ưu, đảm bảo các transistor hoạt động ổn định trong vùng bão hòa.

5.2.2 Đáp ứng AC



Hình 5.5: Caption

Mạch được cấp nguồn $V_{DD} = 1.2V$ kết hợp với nguồn V_{bias} phân cực cho cặp vi sai (M_2, M_3) để ổn định dòng I_{tail}. Tại ngõ vào, thiết lập cho phân tích miền tần số (AC Analysis) vẫn sử dụng nguồn V_{cm} làm điện áp tham chiếu DC, tuy nhiên hai nguồn tín hiệu nối tiếp V_3 và V_4 được cấu hình tham số AC Magnitude (biên độ tín hiệu nhỏ) thay vì biên độ xung. Cụ thể, hai nguồn này được thiết lập cùng biên độ (thường là 1)

nhưng có AC Phase lệch nhau 180 độ (0° và 180°), đảm bảo tính chất vi sai khi quét tần số để xác định đáp ứng biên độ và băng thông của



Hình 5.6: Đáp ứng tần số AC của CTLE (Có và Không có cuộn cảm tải)

Kết quả mô phỏng đáp ứng tần số (AC response) cho thấy sự thay đổi rõ rệt về đặc tính băng thông khi thay đổi cấu trúc tải:

- **Đối với trường hợp tải thuần trở (không sử dụng cuộn cảm)**: Mạch duy trì độ lợi DC ở mức 2.35 dB và đạt độ lợi đỉnh (peaking gain) là 7.70 dB tại tần số 3.93 GHz.
- **Trong khi đó, khi áp dụng kỹ thuật Shunt Peaking với cuộn cảm** $L = 20nH$ Độ lợi DC vẫn được giữ nguyên ở mức 2.35 dB do cuộn cảm hoạt động như dây dẫn tại tần số thấp. Tuy nhiên, tại dải tần cao, hiện tượng cộng hưởng giúp độ lợi tăng mạnh, đạt đỉnh lên tới 14.295 dB tại tần số 4.04 GHz.

So với tải thuần trở, việc bổ sung cuộn cảm đã giúp nâng biên độ đỉnh thêm khoảng 5.25 dB và đẩy điểm cộng hưởng về phía tần số cao hơn. Điều này khẳng định hiệu quả vượt trội của kỹ thuật Shunt Peaking trong việc mở rộng băng thông và tối ưu hóa khả năng bù đắp suy hao kênh truyền tại tần số Nyquist mà không làm ảnh hưởng đến chế độ phân cực tĩnh của mạch.



Hình 5.7: Đáp ứng tần số với DC Gain và Peaking tại 4GHz

Biểu đồ cho thấy CTLE hoạt động đúng như một bộ lọc thông cao (High-Pass Filter), tạo ra đặc tuyến nghịch đảo hoàn toàn so với đặc tính của kênh truyền gốc.Độ lợi thấp ở tần số thấp ($\sim 2.35dB$), ở tần số cao ($\sim 14.295dB$ tại 4 GHz)



Hình 5.8: Đáp ứng xung Channel w/ CTLE

Chất lượng kênh truyền đã được cải thiện đáng kể một phần sau khi qua khối CTLE. Tín hiệu thu được thể hiện các sườn lên/xuống sắc nét hơn, khắc phục được hiện tượng 'đuôi dài' và giảm thiểu nhiễu ISI so với kênh truyền gốc

5.2.3 Đáp ứng Transient và Eye digram



Hình 5.9: Caption

Mạch được cấp nguồn $V_{DD} = 1.2V$ kết hợp với nguồn V_{bias} phân cực cho cặp vi sai (M_2, M_3) để ổn định dòng I_{tail}. Tại ngõ vào, thay vì thiết lập các nguồn AC, mạch sử dụng một bộ tạo chuỗi bit ngẫu nhiên (random bit stream) để mô phỏng hoạt động truyền dữ liệu thực tế trong miền thời gian.



(a) Dạng sóng tín hiệu ngẫu nhiên



(b) Cấu hình thông số nguồn phát

Hình 5.10: Mô phỏng và cấu hình nguồn phát Random Bit Stream

Tín hiệu từ bộ tạo bit được đưa qua các bộ đệm để tạo thành cặp tín hiệu vi sai ngược pha nhau (lệch 180°) và được chồng lên mức điện áp tham chiếu V_{cm}. Thiết lập này cho phép đánh giá chất lượng tín hiệu thông qua biểu đồ mắt (Eye Diagram), kiểm tra khả năng mở mắt của tín hiệu và mức độ triệt tiêu nhiễu xuyên ký tự (ISI) của mạch sau khi đi qua kênh truyền



Hình 5.11: Ngõ ra kênh truyền (Đỏ) và Sau bộ cân bằng CTLE (Xanh)

Tín hiệu tại ngõ ra kênh truyền (đường màu đỏ) chịu suy hao nghiêm trọng ở vùng tần số cao do băng thông hạn chế của kênh. Khi các chuỗi bit dài (tương ứng tần số thấp) vẫn duy trì biên độ khoảng ±350 mV, thì các bit chuyển đổi trạng thái liên tục lại bị suy giảm mạnh xuống chỉ còn ±50 ∼ 150 mV.

Sự mất mát các thành phần tần số cao khiến sườn xung không đạt đủ độ dốc để chuyển mức kịp thời, dẫn đến biên độ tín hiệu không đồng đều và gây ra hiện tượng nhiễu xuyên ký tự (ISI) nặng nề

Tín hiệu ngõ ra tại bộ CTLE (đường màu xanh) đã được khuếch đại lên mức khoảng ±500 mV ($V_{\text{out, p2p}} \approx 1$V).Quan trọng hơn, sự chênh lệch biên độ giữa bit đơn lẻ (xung nhọn) và chuỗi bit dài đã được loại bỏ. Các đỉnh tín hiệu giờ đây đạt mức điện áp tương đối đồng đều bất kể mẫu dữ liệu (bit pattern)

Nhờ vào mức Gain boost lớn, các cạnh lên và xuống của tín hiệu màu xanh rất dốc và sắc nét. Điều này giúp loại bỏ hiện tượng "đuôi dài", triệt tiêu nhiễu ISI và mở rộng biểu đồ mắt



(a) Biểu đồ mắt tại ngõ ra kênh truyền (b) Biểu đồ mắt sau bộ cân bằng CTLE

Hình 5.12: So sánh chất lượng biểu đồ mắt trước và sau khi cân bằng

Tại ngõ ra kênh truyền (Hình a), ta thấy hiện tượng "đóng mắt"hoàn toàn (Closed Eye). Các đường tín hiệu chồng lấn dày đặc lên nhau, không tạo ra bất kỳ khoảng mở nào (Eye Opening ≈ 0). Mức điện áp logic '1' và '0' bị hòa trộn, khiến biên độ nhiễu vượt quá giới hạn phân biệt của bộ so sánh làm việc khôi phục dữ liệu trở nên bất khả thi

Sau khi tín hiệu đi qua bộ cân bằng CTLE (Hình b), chất lượng biểu đồ mắt được cải thiện rất nhiều. Mắt tín hiệu đã mở rất rộng cả về biên độ (Vertical Opening) và thời gian (Horizontal Opening), minh chứng cho hiệu quả triệt tiêu nhiễu ISI của mạch. Các thành phần tần số cao bị mất mát đã được khôi phục. Với biên độ mở mắt lớn ($\approx 1V_{pp}$), tín hiệu đạt đủ khoảng dự trữ nhiễu (Noise Margin) cần thiết, đảm bảo độ tin cậy cao cho quá trình định thời và khôi phục dữ liệu ở tầng tiếp theo

5.3 Mô phỏng mạch DFE

Sau khi tín hiệu đi qua bộ cân bằng tuyến tính (CTLE), mặc dù biên độ tần số cao đã được khôi phục, nhưng nhiễu xuyên ký tự (ISI) và nhiễu nền vẫn tồn tại, làm giảm biên độ dự trữ (noise margin). Do đó, việc mô phỏng bộ cân bằng phản hồi quyết định (DFE) là bước thiết yếu để loại bỏ hoàn toàn nhiễu post-cursor ISI mà không khuếch đại nhiễu hệ thống. Kết quả mô phỏng sẽ cho phép đánh giá hiệu quả mở mắt tín hiệu, đảm bảo đáp ứng tốt về thời gian phản hồi (timing closure) và tối ưu hóa các hệ số cân bằng nhằm đạt được tỷ lệ lỗi bit (BER) thấp nhất cho hệ thống



Hình 5.13: Mô phỏng mạch DFE với nguồn data bit liên tục

Sơ đồ mô phỏng mạch DFE được cấp nguồn $V_{DD} = 1.2V$ và phân cực ổn định dòng qua V_{bias}. Để đánh giá hiệu năng khử nhiễu trong miền thời gian, ngõ vào là tín hiệu đầu ra mạch CTLE đã xử lí phía trước một phần vẫn còn nhiễu ISI

5.3.1 Độ trễ vòng phản hồi DFE



Dựa trên kết quả mô phỏng dạng sóng, khả năng mạch hoạt động ở tốc độ cao được đánh giá thông qua việc phân tích các thành phần trễ trong vòng lặp thời gian đầu tiên (First-tap Timing Constraint).

Kết quả tính toán và đánh giá

Các thành phần trễ thực tế được xác định thông qua sóng mô phỏng được tổng hợp như sau:

$$\begin{aligned} T_{Total} &= T_{CLK\to Q} + T_{FB} + T_{setup} \\ &= 14,03 \text{ ps} + 10,86 \text{ ps} + 38,37 \text{ ps} \\ &= 63,26 \text{ ps} < 125 \text{ ps} \end{aligned} \tag{5.1}$$

Nhận xét: Tổng trễ vòng lặp (63, 26 ps) chỉ chiếm xấp xỉ 50, 6% ngân sách chu kỳ bit mục tiêu (125 ps). Hệ thống sở hữu biên an toàn thời gian lên đến 61, 74 ps, loại bỏ

hoàn toàn rủi ro vi phạm điều kiện thiết lập (setup violation). Việc tổng thời gian xử lý thấp hơn đáng kể so với giới hạn cho phép đảm bảo dữ liệu tại nút tổng D_{sum} luôn ổn định hoàn toàn trước khi cạnh lấy mẫu tiếp theo xuất hiện, giúp tối ưu hóa khả năng khử nhiễu xuyên ký tự (ISI) và duy trì độ tin cậy trước các biến động PVT.

5.3.2 Phân tích đáp ứng xung của mạch trước và sau DFE



Dựa trên kết quả mô phỏng, có sự khác biệt rõ rệt về mức điện áp nền (Baseline) và biên độ đỉnh giữa hai khối chức năng. Tín hiệu sau CTLE (đường xanh) hoạt động trên mức nền xấp xỉ -530 mV với biên độ đỉnh đạt $+350$ mV. Trong khi đó, bộ DFE (đường hồng) thực hiện dịch mức (Level shifting), nâng điện áp nền lên khoảng -300 mV. Mặc dù biên độ đỉnh tuyệt đối của DFE thấp hơn ($\approx +280$ mV), nhưng việc thu hẹp dải động và ổn định mức DC giúp tối ưu hóa vùng hoạt động tuyến tính cho các tầng so sánh phía sau, đồng thời giảm thiểu sai số do điện áp offset gây ra.

Tại tốc độ truyền dẫn 8 Gbps (tương ứng 1 UI = 125 ps), năng lượng dư thừa của đường màu xanh tại thời điểm $t = 1.4$ ns (sau 1 UI tính từ đỉnh) vẫn còn rất lớn, gây hiện tượng đóng mắt tín hiệu theo chiều dọc. Ngược lại, đáp ứng của DFE cho thấy khả năng triệt tiêu năng lượng "đuôi"cực kỳ hiệu quả. Ngay sau khi lấy mẫu đỉnh, điện áp được cưỡng bức kéo về mức nền dứt khoát. Các gợn sóng (ripples) định kỳ xuất hiện sau đó trên đường màu hồng là minh chứng trực quan cho hoạt động của các Tap hồi tiếp ($Tap_1, Tap_2 \ldots$), liên tục bù trừ điện áp dư thừa để đảm bảo trạng thái ổn định cho các bit tiếp theo.

Đặc tính thời gian của xung được cải thiện đáng kể sau khi qua bộ DFE. Đường màu xanh có sườn xung (Edge) bị bo tròn do tác động của bộ lọc thông thấp tự nhiên từ kênh truyền, làm tăng độ bất định về thời điểm cắt ngưỡng (Zero-crossing). DFE đã "làm sắc"lại các cạnh xung, đặc biệt là sườn xuống (Falling edge) với độ dốc lớn hơn nhiều so với CTLE. Việc tăng Slew Rate này giúp giảm thiểu Jitter định hướng (Deterministic Jitter - DJ), từ đó mở rộng độ mở mắt theo chiều ngang (Eye Width), tạo ra cửa sổ lấy mẫu an toàn hơn cho mạch khôi phục dữ liệu (CDR).

Về mặt thời gian thực thi, bộ DFE giới thiệu một khoảng trễ pha khoảng 50 ps so với tín hiệu gốc, thể hiện qua sự dịch chuyển của đỉnh xung màu hồng so với đường

màu xanh. Đây là tổng thời gian trễ lan truyền qua bộ so sánh (Comparator) và mạch chốt (Latch) trong vòng lặp phản hồi. Trong thiết kế SerDes tốc độ cao, việc kiểm soát độ trễ này là yếu tố sống còn. Với giá trị 50 ps quan sát được, hệ thống hoàn toàn đáp ứng tốt điều kiện thời gian của chuẩn 8 Gbps (trễ phải nhỏ hơn 1 UI = 125 ps), đảm bảo Tap_1 có thể phản hồi kịp thời để khử nhiễu cho ngay bit kế tiếp.

5.3.3 Phân tín hiệu sóng của DFE và Eye Diagram



Hình 5.14: Tín hiệu sau bộ CTLE (Xanh) và Tín hiệu sau bộ DFE (Hồng)

Quan sát tín hiệu sau CTLE (đường màu xanh), ta thấy sự chênh lệch biên độ rõ rệt giữa các chuỗi bit. Các chuỗi bit dài (tần số thấp) đạt mức điện áp bão hòa lên tới ±500 mV, trong khi các bit đơn lẻ hoặc chuỗi bit cao tần (như tại thời điểm 17.8 ns và 19.6 ns) chỉ đạt mức xấp xỉ +380 mV hoặc −350 mV. Sự biến thiên biên độ lên tới khoảng 150 mV này là minh chứng của nhiễu xuyên ký tự dư thừa (Residual ISI). Ngược lại, tín hiệu sau DFE (đường màu tím) cho thấy sự ổn định đáng kinh ngạc; dù là bit đơn hay chuỗi bit dài, biên độ đều được duy trì đồng nhất ở mức xấp xỉ ±280 mV (tương đương 560 mV_{pp} differential). DFE đã triệt tiêu hoàn toàn sự phụ thuộc của biên độ vào mẫu dữ liệu, điều mà bộ lọc tuyến tính CTLE không thể thực hiện triệt để.

Về mặt biên độ dự trữ cho bộ lấy mẫu, tín hiệu CTLE bộc lộ điểm yếu tại các điểm chuyển mạch nhanh. Do đỉnh tín hiệu nhấp nhô không đều (dao động từ 350 mV đến 500 mV), "vùng an toàn"để bộ so sánh (Slicer) phân định mức logic bị thu hẹp đáng kể, dễ dẫn đến sai số khi có nhiễu nền tác động. Trong khi đó, tín hiệu sau DFE mặc dù có biên độ đỉnh thấp hơn (280 mV so với 500 mV của CTLE ở một số điểm) nhưng lại tạo ra các đường mức logic '0' và '1' cực kỳ phẳng và vuông vức. Việc duy trì một mức điện áp bão hòa hằng định thay vì dao động giúp tối ưu hóa biên độ dọc của mắt tín hiệu (Vertical Eye Opening), đảm bảo bộ thu luôn có một khoảng dự trữ nhiễu ổn định tại mọi thời điểm lấy mẫu.

Khi phân tích chi tiết các xung bit đơn lẻ (ví dụ tại khoảng 18.0 ns), tín hiệu CTLE cho thấy dạng xung nhọn và thiếu hụt năng lượng ở đỉnh do suy hao chưa được bù đắp

hoàn toàn. Điều này khiến cho thời gian duy trì mức logic ổn định bị rút ngắn. Trái lại, tín hiệu DFE tại cùng vị trí đã được "làm đầy"thành dạng xung vuông chuẩn. Nhờ cơ chế phản hồi phi tuyến, DFE không chỉ bù đắp về mặt biên độ mà còn cải thiện hình dạng xung, giúp các cạnh lên và cạnh xuống kết thúc tại một mức điện áp xác định thay vì tiếp tục trôi dạt. Kết quả là tín hiệu sau DFE có sự phân tách rõ rệt giữa các trạng thái logic, giúp giảm thiểu hiện tượng Jitter do biên độ gây ra và tối ưu hóa tỷ lệ lỗi bit (BER) cho hệ thống truyền dẫn tốc độ cao.



(a) Biểu đồ mắt sau bộ cân bằng CTLE



(b) Biểu đồ mắt sau bộ cân bằng DFE

Hình 5.15: Biểu đồ mắt trước và sau khi qua DFE

Quan sát Eye Diagram của CTLE (màu xanh), ta thấy một dải tín hiệu rất dày ở các mức logic. Cụ thể, mức logic '1' dao động rộng từ khoảng +400 mV đến +520 mV (biến thiên $\approx$ 120 mV). Độ dày này chính là minh chứng của nhiễu xuyên ký tự (ISI) dư thừa; các quỹ đạo tín hiệu không trùng khớp nhau do ảnh hưởng của các bit dữ liệu trước đó chưa được xử lý triệt để. Ngược lại, Eye Diagram của DFE (màu hồng) cho thấy các đường tín hiệu hội tụ cực kỳ mảnh và sắc nét tại mức xấp xỉ $\pm$280 mV. Mặc dù biên độ đỉnh thấp hơn CTLE, nhưng độ biến thiên tại điểm lấy mẫu gần như bằng không, cho thấy DFE đã triệt tiêu hoàn toàn sự không chắc chắn về biên độ do ISI gây ra.

Mặc dù tín hiệu CTLE có biên độ đỉnh lớn hơn (lên tới hơn 500 mV), nhưng "độ mở mắt thực tế"(phần không gian trống bên trong) bị thu hẹp đáng kể do các đường tín hiệu lấn vào tâm mắt. Khoảng cách từ mức logic thấp nhất của bit '1' ($\approx$ 400 mV) đến mức logic cao nhất của bit '0' (≈ -400 mV) cho thấy vùng nhận diện an toàn chỉ khoảng 800 mV. Trong khi đó, với DFE, dù biên độ bão hòa chỉ ở mức $\pm$280 mV, nhưng vì các đường tín hiệu rất ổn định và không bị "nhòe", độ mở mắt dọc được duy trì tối đa và đồng nhất ở mức $\approx 560\ mV_{pp}$. Điều này tạo ra một biên độ dự trữ nhiễu (Noise Margin) cực kỳ tin cậy cho bộ so sánh (Slicer), giúp giảm thiểu sai số ngay cả khi tín hiệu có biên độ nhỏ hơn.

Điểm giao cắt (Zero-crossing) trên đồ thị CTLE trông khá "mờ"và rộng theo trục thời gian, cho thấy sự hiện diện của Deterministic Jitter (nhiễu định thời) do thời gian chuyển mạch bị thay đổi bởi ISI. Tại đồ thị DFE, điểm giao cắt trở nên tập trung và rõ nét hơn. Đặc biệt, ta có thể quan sát thấy các vết "gãy"nhẹ ở sườn xung trên Eye DFE (khoảng thời gian 70 ps và 190 ps) — đây chính là thời điểm vòng hồi tiếp DFE tác động để điều chỉnh mức điện áp ngay sau khi bit trước đó được quyết định. Cơ chế này không chỉ làm phẳng đỉnh xung mà còn giúp ổn định thời gian chuyển mạch, tối ưu hóa độ mở mắt theo chiều ngang (Horizontal Eye Opening) và cải thiện khả năng

đồng bộ hóa của mạch khôi phục dữ liệu (CDR)

5.4 Đánh giá và nhận xét toàn bộ kết quả thực hiện

5.4.1 Đáp ứng transient



Hình 5.16: Mô phỏng đáp ứng xung qua các tầng xử lý

Khả năng triệt tiêu đi ISI thừa trong mạch

Sự phối hợp giữa bộ cân bằng tuyến tính (CTLE) và phản hồi phi tuyến (DFE) trong thiết kế đã chứng minh được hiệu quả vượt trội trong việc khôi phục tín hiệu ở tốc độ 8 Gbps (UI = 125 ps). Kết quả mô phỏng cho thấy mặc dù CTLE đã thực hiện bù sơ bộ các suy hao cao tần, nhưng vẫn để lại dải nhiễu xuyên ký tự (ISI) dư thừa khá lớn, khiến "mi mắt"tín hiệu bị nhòe với độ dày lên tới $\approx$ 120 mV. Sau khi đi qua khối DFE, dải nhiễu này gần như bị triệt tiêu hoàn toàn, giúp các quỹ đạo tín hiệu trên Eye Diagram hội tụ sắc nét. Điều này khẳng định các hệ số Tap của DFE đã được tính toán và tinh chỉnh tương đối tốt để khử triệt để các thành phần nhiễu hậu ký tự (Post-cursor ISI) mà bộ lọc tuyến tính CTLE không thể xử lý

Ràng buộc định thời và độ trễ vòng hồi tiếp

Về mặt định thời, thiết kế đã đáp ứng thành công ràng buộc khắt khe của vòng phản hồi (Feedback Loop) – điểm nghẽn lớn nhất trong các hệ thống SerDes tốc độ cao. Với độ trễ lan truyền đo được là 60 ps, tương đương khoảng 0.48 UI, hệ thống đảm bảo nghiêm ngặt điều kiện vận hành an toàn $T_{loop} < 1$ UI. Mặc dù độ trễ này phát sinh từ hằng số thời gian RC nội tại tại nút tổng (summing node) và quá trình chuyển mạch của các Tap, nhưng nó vẫn nằm trong ngưỡng cho phép để mạch phục hồi dữ liệu (CDR) có thể đồng bộ hóa chính xác. Việc duy trì được tổng độ trễ dưới 50% chu kỳ bit là một ưu điểm lớn, giúp thiết kế có độ dự trữ thời gian (timing margin) tốt trước các biến động về nhiệt độ và điện áp (PVT corners)

Sự đánh đổi giữa biên độ và chất lượng mức logic

Một điểm đáng chú ý trong thiết kế là sự đánh đổi giữa biên độ đỉnh và độ ổn định của mức logic. Sau khi qua tầng DFE, biên độ tín hiệu sụt giảm từ ±520 mV xuống còn ±280 mV (tương đương 560 mV_{pp}). Tuy nhiên, sự sụt giảm biên độ 46% này được bù đắp bằng chất lượng xung lực vượt trội: các mức logic '0' và '1' trở nên vuông vức, phẳng và bão hòa hoàn toàn thay vì nhấp nhô không đều như ở ngõ ra CTLE. Sự ổn định này tối ưu hóa độ mở dọc của mắt tín hiệu (Vertical Eye Opening), cung cấp biên độ dự trữ nhiễu (Noise Margin) đồng nhất tại mọi thời điểm lấy mẫu. Đây là một sự lựa chọn thiết kế hợp lý, ưu tiên tính xác thực của dữ liệu và giảm thiểu tỷ lệ lỗi bit (BER) tổng thể thay vì chạy theo biên độ đỉnh lớn nhưng không ổn định



(a) Sau kênh truyền (Channel Output)



(b) Sau bộ cân bằng CTLE



(c) Sau bộ cân bằng DFE

Hình 5.17: So sánh chất lượng biểu đồ mắt qua các giai đoạn xử lý

Bảng 5.1: Tổng hợp kết quả đo đạc biểu đồ mắt (Eye Diagram Results Summary)

Parameter	**After Channel**	**After CTLE**	**After DFE**
Mean One Level μ_1	115.6 mV	231.7 mV	276.4 mV
Std Dev One Level σ_1	113 mV	177.4 mV	6.666 mV
Mean Zero Level μ_0	−118.1 mV	−219.9 mV	−276.3 mV
Std Dev Zero Level σ_0	107.2 mV	185.5 mV	6.469 mV
Vertical Eye Opening	0 mV	600 mV	538.58 mV
Horizontal Eye Opening	0 ps	102.77 ps	120.9 ps
Jitter (pk-pk)	—	21.44 ps	4.56 ps
SNR (dB)	1.06	1.24	42.08
BER	14.4×10^{-3}	10.75×10^{-3}	$\ll 10^{-12}$

Dựa trên kết quả thực nghiệm và các thông số đo đạc từ bảng dữ liệu, ta có thể đưa ra kết luận cuối cùng về chất lượng hệ thống cân bằng như sau:Chất lượng của hệ thống được cải thiện rõ rệt qua từng tầng xử lý, bắt đầu từ việc tín hiệu sau kênh truyền bị đóng hoàn toàn cả về chiều dọc (0 mV) và chiều ngang (0 ps). Tại giai đoạn này, nhiễu biên độ ($\sigma_1 \approx 113$ mV) lấn át thành phần dữ liệu ($\mu_1 \approx 115.6$ mV), dẫn đến SNR chỉ đạt mức thấp kỷ lục 1.06 và tỷ lệ lỗi bit (BER) ở ngưỡng không thể chấp nhận được là 14.4×10^{-3}.

Khi đi qua bộ cân bằng tuyến tính CTLE, biên độ trung bình được khôi phục lên mức 231.7 mV giúp mở mắt tín hiệu đạt 102.77 ps theo chiều ngang và 600 mV theo chiều dọc. Tuy nhiên, nhược điểm cố hữu của CTLE là khuếch đại nhiễu tuyến tính khiến độ lệch chuẩn tăng vọt lên mức ≈ 180 mV, đồng thời jitter đỉnh-đỉnh (pk-pk) vẫn duy trì ở mức cao 21.44 ps, khiến BER chỉ cải thiện nhẹ xuống 10.75×10^{-3}.

Tầng DFE đóng vai trò quyết định cuối cùng khi sử dụng cơ chế hồi tiếp phi tuyến để triệt tiêu hoàn toàn nhiễu ISI dư thừa. DFE đã giảm nhiễu biên độ xuống mức tối thiểu ($\sigma_1 \approx 6.666$ mV) và triệt tiêu jitter xuống chỉ còn 4.56 ps. Kết quả là tín hiệu đầu ra đạt chất lượng tối ưu với độ mở ngang đạt 120.9 ps, biên độ logic ổn định tại mức $\approx \pm 276$ mV và tỷ số SNR tăng vọt lên 42.08. Các thông số này đảm bảo hệ thống đạt được tỷ lệ lỗi bit lý tưởng ở mức $\ll 10^{-12}$, đáp ứng hoàn hảo các tiêu chuẩn truyền dẫn dữ liệu tốc độ cao

Chương 6

Kết luận và Hướng phát triển

Đồ án này đã tập trung nghiên cứu, thiết kế và mô phỏng hệ thống bộ thu (Receiver) cho giao tiếp nối tiếp tốc độ cao (SerDes) hướng tới chuẩn PCI Express Gen 3.0 với tốc độ dữ liệu 8 Gbps trên công nghệ CMOS 65nm. Dựa trên các mục tiêu đề ra ban đầu và kết quả mô phỏng thu được, nhóm thực hiện xin tổng kết các đánh giá như sau

6.1 Những kết quả đạt được

Thứ nhất, về mặt kiến trúc hệ thống, luận văn đã xây dựng thành công chuỗi xử lý tín hiệu tương tự (Analog Front-End) hoàn chỉnh bao gồm bộ cân bằng tuyến tính liên tục (CTLE) và bộ cân bằng phản hồi quyết định (DFE). Sự phối hợp giữa hai khối này đã chứng minh hiệu quả vượt trội trong việc xử lý tín hiệu bị suy hao lớn (-22 dB tại 4 GHz) qua kênh truyền.

Thứ hai, về hiệu năng kỹ thuật, các chỉ số đo đạc từ mô phỏng cho thấy mạch đáp ứng tốt các yêu cầu khắt khe của truyền dẫn tốc độ cao:

- **Khôi phục biên độ và Băng thông:** Mạch CTLE với kỹ thuật Shunt Peaking cuộn cảm đã cung cấp độ lợi đỉnh (Peaking Gain) lên tới 14 dB tại tần số Nyquist, giúp mở mắt tín hiệu sơ bộ từ trạng thái đóng hoàn toàn (Closed Eye) sang trạng thái có thể phân biệt mức logic.

- **Triệt tiêu nhiễu ISI và Jitter:** Kiến trúc DFE 2-tap Direct Feedback đã xử lý triệt để nhiễu xuyên ký tự hậu tố (Post-cursor ISI). Kết quả mô phỏng cho thấy Jitter đỉnh-đỉnh giảm từ 48 ps xuống còn 7.45 ps, giúp mở rộng chiều ngang của biểu đồ mắt lên 0.93 UI (116.8 ps), đảm bảo khoảng dự trữ thời gian (Timing Margin) an toàn cho việc lấy mẫu.

- **Độ tin cậy hệ thống:** Tỷ lệ lỗi bit (BER) được cải thiện đáng kể từ mức 1.4×10^{-3} (khi chưa cân bằng) xuống mức lý tưởng 5.92×10^{-11}, gần đạt ngưỡng yêu cầu tiêu chuẩn của các giao tiếp thương mại (thường là 10^{-12})

Thứ ba, về phương pháp thiết kế, luận văn đã áp dụng thành công quy trình thiết kế từ tính toán lý thuyết đến hiện thực hóa sơ đồ nguyên lý (Cadence Virtuoso) và

kiểm chứng thông qua các mô phỏng miền thời gian (Transient) và miền tần số (AC), tạo tiền đề vững chắc cho việc triển khai vật lý (Layout) sau này.

Những hạn chế tồn tại

- **Thiếu mạch phục hồi xung nhịp (CDR):** Hệ thống hiện tại đang sử dụng nguồn xung nhịp lý tưởng có chèn Jitter nhân tạo để mô phỏng. Trong thực tế, bộ thu cần tích hợp mạch Clock and Data Recovery (CDR) để trích xuất xung nhịp trực tiếp từ luồng dữ liệu, và độ nhiễu pha của mạch CDR này sẽ ảnh hưởng lớn đến hiệu năng thực tế của DFE.

- **Chưa tích hợp vòng lặp thích nghi tự động (Adaptive Loop):** Các hệ số Tap của DFE và độ lợi của CTLE hiện đang được tinh chỉnh thủ công (Manual Tuning) hoặc quét tham số (Parametric Sweep) để tìm điểm tối ưu. Thiết kế chưa hiện thực hóa mạch số điều khiển thuật toán LMS (Least Mean Squares) để tự động thích nghi với sự thay đổi của kênh truyền theo thời gian thực.

- **Chưa xử lý nhiễu ISI tiên tố (Pre-cursor):** Kiến trúc DFE hiện tại chỉ loại bỏ được nhiễu Post-cursor. Mặc dù CTLE đã hỗ trợ một phần, nhưng để đạt hiệu năng tối đa, hệ thống cần phối hợp với bộ cân bằng FFE (Feed-Forward Equalizer) tại phía phát để xử lý triệt để thành phần Pre-cursor.

- **Mô phỏng chưa bao phủ các góc công nghệ (PVT Corners):** Các kết quả hiện tại chủ yếu dựa trên điều kiện điển hình (Typical-Typical, 27°C). Cần thực hiện thêm các mô phỏng tại các góc công nghệ (SS, FF) và dải nhiệt độ rộng (-40°C đến 125°C) để kiểm chứng độ bền vững (Robustness) của mạch.

6.2 Hướng phát triển

Để hoàn thiện đề tài và đưa thiết kế tiệm cận với các sản phẩm thương mại, các hướng nghiên cứu tiếp theo được đề xuất bao gồm:

1. **Thiết kế mạch CDR:** Nghiên cứu và tích hợp khối Bang-Bang CDR hoặc Alexander Phase Detector để tạo thành một vòng khóa pha hoàn chỉnh, giúp hệ thống hoạt động độc lập mà không cần xung nhịp tham chiếu lý tưởng.

2. **Hiện thực hóa thuật toán thích nghi:** Thiết kế khối logic số (Digital) thực thi thuật toán Sign-Sign LMS để tự động cập nhật các trọng số Tap, giúp hệ thống hoạt động ổn định trước các biến động của môi trường và kênh truyền.

3. **Tối ưu hóa công suất và diện tích:** Nghiên cứu áp dụng các kiến trúc DFE tiên tiến hơn như Loop-Unrolling hoặc Half-rate DFE để giảm bớt áp lực về timing path và giảm tiêu thụ năng lượng động.

4. **Thiết kế vật lý (Layout):** Thực hiện vẽ Layout cho toàn bộ mạch, trích xuất ký sinh (Parasitic Extraction) và mô phỏng hậu kỳ (Post-layout Simulation) để đánh giá chính xác nhất hiệu năng thực tế của chip.

Tài liệu tham khảo

[1] B. Razavi, "The Design of an Equalizer—Part One [The Analog Mind]," *IEEE Solid-State Circuits Magazine*, vol. 13, no. 4, pp. 7–160, Fall 2021.

[2] B. Razavi, "The Design of an Equalizer—Part Two [The Analog Mind]," *IEEE Solid-State Circuits Magazine*, vol. 14, no. 1, pp. 7–12, Winter 2022.

[3] S. Palermo, "Lecture 8: RX FIR, CTLE, DFE, & Adaptive Eq.," in *ECEN720: High-Speed Links Circuits and Systems*, Texas A&M University, Spring 2025.

[4] J. W. Jung and B. Razavi, "A 25-Gb/s 5-mW CMOS CDR/Deserializer," *IEEE Journal of Solid-State Circuits*, vol. 48, no. 3, pp. 684–697, March 2013.

[5] H. Wang and J. Lee, "A 21-Gb/s 87-mW Transceiver With FFE/DFE/Analog Equalizer in 65-nm CMOS Technology," *IEEE Journal of Solid-State Circuits*, vol. 45, no. 4, pp. 909–920, April 2010.

[6] T. Hoang and A. N. Ha, "Design of a high-speed 7.2 Gbps/lane receiver for MIPI D-PHY interface utilizing 18 nm FinFET technology," *International Journal of Electrical and Computer Engineering (IJECE)*, vol. 14, no. 5, pp. 4956–4969, Oct. 2024.

[7] D. Thulasiraman and J. S. Gaggatur, "A tunable, power efficient active inductor-based 20 Gb/s CTLE in SerDes for 5G applications," *Microelectronics Journal*, vol. 95, Art. no. 104657, 2020.

[8] E. Alon, "Analog Front-End Design for Gb/s Wireline Receivers," in *2014 IEEE International Solid-State Circuits Conference (ISSCC) Tutorials*, San Francisco, CA, USA, Feb. 2014.

[9] A. Rajwardan, "Receiver Equalization for a 10 Gigabit Per Second High-Speed Serial Link in 65 nm CMOS Technology," Master's thesis, Dept. Elect. and Comput. Eng., Univ. Illinois at Urbana-Champaign, Urbana, IL, USA, 2019.

[10] G. Kewley, "A 12.5GHz High Speed Data Link," Technical Report No. UCB/EECS-2018-63, Univ. California at Berkeley, Berkeley, CA, USA, May 2018.

[11] N. Fortin and A. Mahgoub, "45nm CTLE/DFE Equalizer," Dept. Elect. and Comput. Eng., Concordia Univ., Montreal, QC, Canada, Project Report.