



**UNIVERSIDAD TECNOLÓGICA METROPOLITANA
FACULTAD DE INGENIERÍA
DEPARTAMENTO DE INFORMÁTICA Y COMPUTACIÓN
ESCUELA DE INFORMÁTICA**

SISTEMA DE CONTROL DE ACCESO VEHICULAR AUTOMATIZADO MEDIANTE RECONOCIMIENTO DE PATENTES PARA LA UNIVERSIDAD TECNOLÓGICA METROPOLITANA, SEDE CAMPUS ÑUÑO A

**TRABAJO DE TITULACIÓN PARA OPTAR AL TÍTULO DE
INGENIERO CIVIL EN COMPUTACIÓN MENCIÓN INFORMÁTICA**

AUTORES:

**MOLINA ZUÑIGA, EZEQUIEL JEREMÍAS
VALDÉS VALDÉS, BENJAMÍN IGNACIO**

PROFESOR GUÍA:

CRISTI CAPSTICK, MICHAEL EMILIO

**SANTIAGO – CHILE
2026**

AUTORIZACIÓN PARA LA REPRODUCCIÓN DEL TRABAJO DE TITULACIÓN

1. Identificación del Trabajo de Titulación

Nombre del(os) alumno(s):

RUT:

Dirección:

E-mail:

Teléfono:

Título de la tesis:

Escuela:

Carrera o programa:

Título al que opta:

2. Autorización de Reproducción (seleccione una opción)

a) Este trabajo de titulación no puede reproducirse o transmitirse bajo ninguna forma o por ningún medio o procedimiento, sin permiso escrito del(os) autor(es), exceptuando la cita bibliográfica, resumen y metadatos que acreditan al trabajo y a su(s) autor(es).

Fecha:

Firma:

b) Se autoriza la reproducción total o parcial de este trabajo de titulación, con fines académicos, por cualquier medio o procedimiento, incluyendo la cita bibliográfica que acredita al trabajo y a su autor.

En consideración a lo anterior, se autoriza su reproducción de forma (marque con una X):

☐ Inmediata

☐ A partir de la siguiente fecha: (mes/año)

Fecha:

Firma:

Esta autorización se otorga en el marco de la ley N°17.336 sobre Propiedad Intelectual, con carácter gratuito y no exclusivo para la Institución.

NOTA OBTENIDA:

Firma y timbre de la autoridad
responsable

A mi familia, por su apoyo incondicional...

AGRADECIMIENTOS

Agradezco a...

TABLA DE CONTENIDO

INTRODUCCIÓN	1
Objetivo General	1
Objetivos Específicos	2
Alcances y Limitaciones	2
Estructura del Documento	4
1. Marco Teórico	5
1.1. Fundamentos y Arquitectura de los Sistemas ALPR	5
1.1.1. Definición y Evolución: De la Visión Clásica al <i>Deep Learning</i>	6
1.1.2. Los Pilares del Sistema: Detección (LPD) y Reconocimiento (LPR)	7
1.1.3. Flujos de Procesamiento: <i>Pipelines</i> Secuenciales vs. Sistemas Integrados (<i>End-to-End</i>)	8
1.2. Análisis del Estado del Arte en Detección (LPD)	9
1.2.1. La Evolución de la Familia YOLO (<i>You Only Look Once</i>)	9
1.2.2. Arquitecturas de Detección Alternativas	11
1.3. Motores de Extracción de Texto (LPR) y OCR	12
1.3.1. Metodologías de Reconocimiento	12
1.3.2. Benchmarking de Motores y Viabilidad en el Borde	13
1.4. Hardware de Borde y Optimización (<i>Edge AI</i>)	15
1.4.1. Descentralización y Sincronización Local (<i>Edge Caching</i>)	15
1.4.2. Ecosistemas de Cómputo en el Borde: Arquitecturas y Rendimiento	16
1.4.3. Dimensionamiento del Modelo y Selección de Arquitectura	17

1.4.4. Técnicas de Compilación y Cuantización	19
1.5. Robustez en Entornos No Restringidos	20
1.5.1. Técnicas de Preprocesamiento Crítico	20
1.5.2. Módulos de Mejora Dinámica: Restauración y Adaptación .	21
1.5.3. Datos Sintéticos y Aumento (<i>Data Augmentation</i>)	22
1.6. Consistencia Temporal y Seguimiento (<i>Tracking</i>)	23
1.6.1. Algoritmos de Seguimiento (<i>Tracking</i>)	23
1.6.2. Votación Temporal e Interpolación	24
1.7. Contexto Normativo y Operacional Chileno	25
1.7.1. Estándares de Patentes en Chile	25
1.7.2. Requerimientos Funcionales y Trazabilidad	26
2. Metodología	27
2.1. Diseño metodológico	27
2.1.1. Gestión del Proyecto: Enfoque Híbrido (Scrum y CRISP-DM)	27
2.1.2. Desarrollo de Software: Prototipado Evolutivo	28
2.2. Fases del proyecto (Integración CRISP-DM)	28
2.2.1. Fase 1: Comprensión del Negocio y Análisis de Requerimientos	28
2.2.2. Fase 2: Comprensión y Preparación de los Datos	29
2.2.3. Fase 3: Modelado (Entrenamiento de IA)	29
2.2.4. Fase 4: Evaluación y Pruebas	29
2.2.5. Fase 5: Despliegue (Prototipo y Arquitectura Teórica) . . .	29
2.3. Herramientas y tecnologías	30
2.4. Elementos de estudio	31

3. Desarrollo de la Solución	32
3.1. Aclaración de Alcance Arquitectónico	32
3.2. Arquitectura General (Topología Distribuida)	33
3.3. Nodo Central (Plataforma Administrativa)	34
3.3.1. Frontend: Interfaz Web Administrativa	34
3.3.2. Backend: API RESTful Central	35
3.3.3. Almacenamiento: Base de Datos Maestra	35
3.4. Nodo de Borde (Edge)	35
3.4.1. Pipeline de Inferencia (Backend Local)	35
3.4.2. Visualización en Tiempo Real (Frontend Local)	36
3.4.3. Persistencia Local (Caché <i>Offline-First</i>)	36
3.5. Mecanismo de Sincronización de Nodos	37
3.6. Modelo de Datos	37
3.7. Casos de Uso y Flujos del Sistema	38
3.8. Diseño de Infraestructura Física y Hardware del Nodo de Borde .	39
3.8.1. Infraestructura Preexistente y Supuestos de Motorización .	39
3.8.2. Justificación de Cómputo (NVIDIA Jetson)	40
3.8.3. Justificación Óptica (Cámaras LPR)	41
3.8.4. Interfaz de Potencia (Relé Optoacoplado)	41
3.8.5. Alojamiento y Protección Ambiental (Gabinete Metálico) . .	42
3.8.6. Energización y Red (Switch PoE y Cableado UTP)	42
3.8.7. Estructura Metálica y Posicionamiento Óptico	43
3.8.8. Obra Civil y Canalización Subterránea	45
4. Plan de Validación y Pruebas	46
4.1. Metodología de Validación	46

4.2. Métricas de Evaluación de Inteligencia Artificial	47
4.3. Métricas de Rendimiento del Sistema	47
CONCLUSIONES	48
BIBLIOGRAFÍA	49
GLOSARIO	52
ANEXOS	53
A. Manual de Instalación y Configuración	54
A.1. Requisitos del sistema	54
A.2. Instrucciones de instalación y despliegue	54
B. Respaldo de Cotizaciones de Hardware	55
C. Código Fuente y Configuración Relevante	58

ÍNDICE DE TABLAS

1.	Métricas proyectadas para la evaluación del modelo de IA.	47
----	---	----

ÍNDICE DE ILUSTRACIONES

1.	Diagrama de Contexto (Nivel 1) del Sistema ALPR.	33
2.	Diagrama de Contenedores (Nivel 2) separando Nube y Borde. . .	34
3.	Modelo Entidad-Relación conceptual del sistema ALPR.	38
4.	Levantamiento espacial de la distancia entre el muro perimetral (ubicación del gabinete) y el área de instalación del pedestal (9,27 m).	44

RESUMEN

[Escribe aquí tu resumen...]

PALABRAS CLAVES:

Palabra1, Palabra2, Palabra3, Palabra4, Palabra5.

ABSTRACT

[Write your abstract here...]

KEYWORDS:

Keyword1, Keyword2, Keyword3, Keyword4, Keyword5.

INTRODUCCIÓN

La Universidad Tecnológica Metropolitana (UTEM), en su búsqueda constante por la modernización de sus procesos infraestructurales y la optimización de los recursos destinados a la gestión de sus campus, enfrenta desafíos significativos en la administración de sus espacios de estacionamiento. En el Campus Ñuñoa, específicamente en el área destinada a los funcionarios, el proceso de ingreso vehicular actual depende de un sistema de validación manual que ha demostrado ser ineficiente desde una perspectiva logística y operativa.

Actualmente, el acceso se rige por un protocolo en el que el funcionario debe contactar directamente al personal de conserjería para solicitar la apertura del portón, ya sea mediante llamadas telefónicas o señales visuales. Este modelo obliga al personal a dedicar una parte sustancial de su jornada laboral a tareas de baja complejidad técnica, como es el reconocimiento visual y la apertura de portones, lo que distrae su atención de labores críticas de control y asistencia en el resto de las instalaciones.

Por tanto, el problema central se identifica como una ineficiencia logística crítica en el control de acceso vehicular del Campus Ñuñoa, caracterizada por la dependencia del factor humano para tareas repetitivas, la generación de latencias operativas y la ausencia de una infraestructura digital que sustente la toma de decisiones basada en datos. La solución propuesta busca automatizar este proceso mediante el uso de inteligencia artificial, específicamente detección de placas patentes, para transformar el acceso en un procedimiento autónomo, seguro y eficiente.

Objetivo General

Validar la viabilidad técnica y operativa de un sistema de control de acceso vehicular automatizado mediante el desarrollo de un prototipo funcional basado en modelos de inteligencia artificial para el reconocimiento de patentes, orientado a optimizar la eficiencia y trazabilidad en el ingreso de funcionarios al Campus Ñuñoa de la UTEM.

Objetivos Específicos

- Analizar el estado del arte de las tecnologías de visión computacional y modelos de aprendizaje profundo aplicados a la detección de objetos en tiempo real en entornos de seguridad física.
- Diseñar una arquitectura de software basada en el paradigma de *Edge Computing* que permita el procesamiento local de datos para garantizar bajas latencias en la apertura del portón y una mayor protección de la privacidad de los datos.
- Entrenar y validar un modelo de detección de placas patentes chilenas que reconozca los cinco formatos definitivos, abarcando desde el sistema clásico de 1985 hasta las nuevas configuraciones aprobadas recientemente.
- Implementar una plataforma web unificada que actúe como panel de administración para el registro de funcionarios, y que integre el flujo de captura de video por cámara web local para simular la validación de patentes en tiempo real.

Alcances y Limitaciones

El presente trabajo define una hoja de ruta técnica que abarca desde la investigación conceptual hasta la entrega de un artefacto de software funcional en modo de simulación. Para enmarcar de forma precisa el impacto del proyecto, se establecen las siguientes limitaciones:

- **Exclusión de Motocicletas:** Dado que las normativas chilenas establecen que las motocicletas solo portan placa trasera, y considerando que la geometría de captura de las cámaras en porterías de acceso institucional es inherentemente frontal, resulta físicamente inviable su detección. Las motocicletas quedan excluidas del alcance funcional automatizado. No obstante, a nivel de diseño de hardware, el sistema contempla una topología paralela que mantiene operativa la apertura manual (vía control remoto o botonera) para resolver este acceso sin fricción.
- **Vehículos Especiales:** El modelo omitirá deliberadamente del entrenamiento

aquellas patentes de carácter especial (ej. Bomberos, Carabineros, diplomáticos o de carga pesada), dado que su flujo de acceso no corresponde al perfil de usuario funcionario definido para este recinto. Al igual que con las motocicletas, el acceso contingente para estos vehículos queda plenamente garantizado por el sistema manual preexistente operado por conserjería.

- **Arquitectura de Referencia vs. Prototipo de Validación:** Si bien el diseño arquitectónico de grado industrial propuesto para la institución (Arquitectura de Referencia) recomienda el uso de placas de borde con aceleración gráfica (NVIDIA Jetson) instaladas físicamente en la portería, el alcance material de este Trabajo de Título se enmarca en la creación de una Prueba de Concepto (*Proof of Concept*). Por ende, el sistema entregable consiste en un Prototipo de Validación en software, el cual será ejecutado en un entorno de computadora personal (PC). Este alcance permite demostrar rigurosamente la viabilidad lógica de la arquitectura y la precisión del modelo de IA, dejando la migración a hardware embebido y la instalación física como trabajo futuro institucional.
- **Topología Distribuida (Nube/Local):** La Arquitectura de Referencia contempla una base de datos y panel de gestión en la Nube (para alta disponibilidad administrativa) y un nodo de inferencia operando localmente (*Edge Computing*) en la portería, garantizando tiempos de respuesta < 100 ms. Para efectos del Prototipo de Validación, el panel administrativo será desplegado en un entorno de nube gratuito (ej. Render), mientras que el nodo de inferencia se ejecutará de forma estrictamente local (*Localhost*) en la PC de simulación, aislando el procesamiento de video de la latencia de internet.
- **Simulación de Actuadores Físicos:** La interacción con el portón será una simulación digital dentro de la aplicación web. El prototipo mostrará indicadores visuales de "Apertura" o "Cierre" en pantalla, sin ejecutar la instalación de hardware físico (motores, cremalleras ni cableado eléctrico) en el Campus Ñuñoa.

Estructura del Documento

El presente trabajo de título se encuentra estructurado en los siguientes capítulos: El **Capítulo 1** aborda el marco teórico y el estado del arte de las tecnologías de visión computacional y redes neuronales convolucionales. El **Capítulo 2** expone el diseño metodológico de la solución y la arquitectura de infraestructura basada en Edge Computing. El **Capítulo 3** detalla el proceso de desarrollo de software y el entrenamiento de los modelos de detección. El **Capítulo 4** presenta los resultados obtenidos en las pruebas de latencia y precisión del modelo. Finalmente, se exponen las conclusiones, donde se evalúa el cumplimiento de los objetivos y se proponen proyecciones para trabajos futuros.

CAPÍTULO 1

MARCO TEÓRICO

1.1 Fundamentos y Arquitectura de los Sistemas ALPR

El Reconocimiento Automático de Placas Patentes (ALPR, por sus siglas en inglés) constituye una tecnología de visión computacional crítica dentro de las infraestructuras de Sistemas de Transporte Inteligente (ITS), permitiendo la identificación de vehículos en tiempo real mediante la extracción de caracteres alfanuméricos a partir de imágenes o secuencias de video (Abdul-Sattar & Al Azzo, 2026; Kuyunsa et al., 2025; Laroca et al., 2025). Su implementación es un pilar fundamental en aplicaciones de seguridad pública, gestión automatizada de estacionamientos, control de acceso a áreas restringidas y aplicación de leyes de tránsito (Buleu et al., 2025; Xu et al., 2026; Zherzdev & Gruzdev, 2018). La evolución de estos sistemas responde a la necesidad de superar las ineficiencias de los modelos de vigilancia manual, los cuales resultan lentos, costosos y altamente propensos a errores humanos, limitando la escalabilidad operativa en entornos urbanos densos (Meesad & Thumthong, 2025; Wijaya & Soewito, 2024; Xu et al., 2026).

La eficacia de un sistema ALPR robusto se mide por su capacidad de operar en entornos no restringidos (*unconstrained environments*), donde debe procesar datos bajo condiciones ambientales adversas y estocásticas (Abdul-Sattar & Al Azzo, 2026; Vargoorani & Suen, 2024; Xu et al., 2026). Entre los principales desafíos técnicos se encuentran las variaciones extremas de iluminación —como el deslumbramiento solar o la penumbra nocturna—, las obstrucciones por suciedad o agentes climáticos (lluvia, niebla, nieve) y las distorsiones geométricas causadas por el movimiento del vehículo o el ángulo de captura de la cámara (Buleu et al., 2025; Mobeen, 2026; Sonnara et al., 2025; Xiong et al., 2026). Por ello, la viabilidad de un prototipo operativo depende del cumplimiento de un presupuesto de latencia estricto, habitualmente situado en torno a los 100 ms por cuadro, asegurando una toma de decisiones inmediata que es indispensable para el flujo vehicular en tiempo real (Kuyunsa et al., 2025; Sonnara et al., 2025).

1.1.1 Definición y Evolución: De la Visión Clásica al *Deep Learning*

La arquitectura de los sistemas ALPR ha experimentado una transformación paradigmática, migrando desde métodos deterministas basados en el procesamiento de imágenes tradicional hacia redes neuronales altamente parametrizadas (Mobeen, 2026; Xu et al., 2026). Inicialmente, la localización y el reconocimiento dependían de descriptores manuales (*handcrafted features*) y heurísticas de bajo nivel, tales como el detector de bordes de Canny, la segmentación por color (espacios HSV/YUV) y operaciones morfológicas de dilatación para aislar candidatos a placas (Abdul-Sattar & Al Azzo, 2026; Mobeen, 2026; Xu et al., 2026). En estas etapas tempranas, técnicas como la Transformada de Radon eran fundamentales para la corrección de inclinación (*tilt correction*), mientras que la clasificación de caracteres se realizaba mediante algoritmos de coincidencia de plantillas (*template matching*) o máquinas de vectores de soporte (SVM) (Buleu et al., 2025; Sonnara et al., 2025).

A pesar de su eficiencia computacional inicial, estos métodos clásicos presentan una fragilidad crítica ante la variabilidad del entorno real, degradando drásticamente su precisión frente al desenfoque por movimiento, oclusiones parciales o cambios bruscos en la iluminación ambiental (Meesad & Thumthong, 2025; Sonnara et al., 2025; Vargoorani & Suen, 2024). Esta limitación motivó la adopción del Aprendizaje Profundo (*Deep Learning*), específicamente mediante Redes Neuronales Convolucionales (CNN), las cuales permiten la extracción automatizada de características jerárquicas abstractas directamente desde los datos de píxeles *raw*, eliminando la necesidad de ingeniería de características manual (Abdul-Sattar & Al Azzo, 2026; Swati et al., 2024; Xu et al., 2026).

La evolución dentro del aprendizaje profundo se divide en dos enfoques de detección: los detectores de dos etapas (ej. Faster R-CNN) y los de una sola etapa (familia YOLO) (Abdul-Sattar & Al Azzo, 2026; Swati et al., 2024). Mientras que los modelos de dos etapas priorizan la precisión mediante una Red de Propuesta de Regiones (RPN), los modelos de una sola etapa redefinieron la detección como un problema de regresión unificado, logrando un balance superior entre latencia y exactitud, lo que ha consolidado a arquitecturas como YOLOv8, YOLOv10 y YOLOv12 como el estándar para aplicaciones de vigilancia y control de acceso en

tiempo real (Buleu et al., 2025; Mobeen, 2026; Sonnara et al., 2025).

1.1.2 Los Pilares del Sistema: Detección (LPD) y Reconocimiento (LPR)

Un sistema ALPR de alto desempeño se fundamenta en la integración de dos procesos computacionales secuenciales y estrechamente acoplados: la Detección de Placas Patentes (LPD, por sus siglas en inglés) y el Reconocimiento de Caracteres (LPR, por sus siglas en inglés) (Laroca et al., 2025; Sonnara et al., 2025). La fase LPD constituye la primera etapa crítica y tiene como objetivo la localización espacial de la placa dentro de un fotograma mediante la predicción de cajas delimitadoras (*bounding boxes*) o polígonos de cuatro esquinas (Buleu et al., 2025; Sonnara et al., 2025; Vargoorani & Suen, 2024). La precisión en esta etapa es determinante, dado que cualquier imprecisión en las coordenadas estimadas degrada directamente el rendimiento del reconocimiento de caracteres subsecuente (Suharto et al., 2025; Swati et al., 2024; Xu et al., 2026).

La fase LPR consiste en la decodificación de la información visual contenida en la región detectada para su transformación en una cadena de texto alfanumérico (Kuyunsa et al., 2025; Wijaya & Soewito, 2024). Históricamente, esta tarea se abordaba mediante un enfoque basado en segmentación, el cual intentaba aislar cada carácter individualmente antes de clasificarlo; sin embargo, este paradigma presenta una fragilidad intrínseca ante el ruido visual, caracteres adheridos y variaciones de iluminación (Sonnara et al., 2025; Xiong et al., 2026; Zherzdev & Gruzdev, 2018).

En contraste, el estado del arte ha convergido hacia el enfoque libre de segmentación (*segmentation-free*), el cual trata la lectura de la placa como un problema de etiquetado secuencial holístico (Kuyunsa et al., 2025; Sonnara et al., 2025; Zherzdev & Gruzdev, 2018). Esta metodología emplea redes neuronales recurrentes (RNN) o mecanismos de atención (*Transformers*) junto a una función de pérdida de Clasificación Temporal Conexionista (CTC), permitiendo que el sistema aprenda a reconocer la secuencia completa de la patente sin necesidad de pre-segmentar los caracteres manualmente, lo que incrementa significativamente la robustez del prototipo en entornos no restringidos (Abdul-Sattar & Al Azzo, 2026; Kuyunsa et al., 2025; Mobeen, 2026; Zherzdev & Gruzdev, 2018).

1.1.3 Flujos de Procesamiento: *Pipelines* Secuenciales vs. Sistemas Integrados (*End-to-End*)

La eficiencia operativa de un sistema ALPR en tiempo real depende críticamente de la organización lógica de sus componentes, distinguiéndose en la literatura dos enfoques arquitectónicos predominantes: los *pipelines* secuenciales multietapa y los sistemas integrados extremo a extremo (*end-to-end*) (Sonnara et al., 2025; Xu et al., 2026).

El enfoque secuencial o multietapa es el diseño más extendido y se basa en la ejecución de modelos independientes para la localización (LPD) y el reconocimiento (LPR) (Ammar et al., 2023; Laroca et al., 2025; Mobeen, 2026). En este flujo, una primera red neuronal detecta la placa y genera un recorte de la imagen (*crop*), el cual es preprocesado y enviado a un segundo motor de OCR para la extracción de texto (Kuyunsa et al., 2025; Mobeen, 2026). Si bien este paradigma permite una mayor modularidad y facilidad de entrenamiento individual, presenta dos desventajas críticas para dispositivos de borde: la redundancia paramétrica, causada por la duplicación de extractores de características (*backbones*) en cada etapa, y la propagación de errores, donde cualquier imprecisión en la detección inicial degrada irreversiblemente la calidad del reconocimiento subsecuente (Sonnara et al., 2025; Xu et al., 2026).

Frente a estas limitaciones, han surgido los sistemas integrados extremo a extremo de un solo paso (*single-pass*), los cuales unifican la detección y el reconocimiento en un único grafo computacional (Buleu et al., 2025; Sonnara et al., 2025; Zherzdev & Gruzdev, 2018). Estas arquitecturas, como el modelo Light-Edge, emplean un *backbone* compartido (frecuentemente basado en ResNet o MobileNet) que extrae un mapa de características único para ambas tareas, eliminando transferencias de datos ineficientes entre CPU y GPU (Sonnara et al., 2025). Al optimizar una función de pérdida conjunta, estos modelos reducen la latencia de inferencia de forma drástica —logrando tasas de procesamiento superiores a los 14 FPS en hardware como NVIDIA Jetson Nano— y minimizan la huella de memoria, consolidándose como el estándar de mayor proyección científica para el despliegue de soluciones inteligentes en el borde periférico (Sonnara et al., 2025; Zherzdev & Gruzdev, 2018).

1.2 Análisis del Estado del Arte en Detección (LPD)

La arquitectura de un sistema ALPR comienza con la capacidad de aislar la región de interés (ROI) que contiene la placa patente dentro de una escena compleja. En la literatura científica, los algoritmos de detección de objetos se dividen taxonómicamente en dos categorías: detectores de dos etapas (*two-stage*) y detectores de una sola etapa (*one-stage*) (Abdul-Sattar & Al Azzo, 2026; Xu et al., 2026). Mientras que los modelos de dos etapas (como Faster R-CNN) utilizan una Red de Propuesta de Regiones (RPN) para preseleccionar candidatos, los modelos de una sola etapa realizan la clasificación y la regresión de coordenadas en un único paso computacional. Esta distinción es crítica para el control de acceso vehicular, ya que la naturaleza estocástica del tráfico exige algoritmos que prioricen la eficiencia temporal sin sacrificar la robustez espacial (Oluwaseyi et al., 2025; Swati et al., 2024; Xu et al., 2026).

1.2.1 La Evolución de la Familia YOLO (*You Only Look Once*)

Los modelos de la serie YOLO se han consolidado como el estándar de la industria debido a su capacidad para reformular la detección como un problema de regresión unificado (Athilakshmi et al., 2023; Mobeen, 2026). Su evolución técnica refleja una búsqueda constante por optimizar el flujo de gradientes y reducir la latencia de post-procesamiento.

YOLOv5: Representa la madurez de las arquitecturas basadas en cajas de anclaje (*anchor-based*). Utiliza descriptores geométricos predefinidos que el modelo emplea como referencia para ajustar las coordenadas del objeto (Athilakshmi et al., 2023; Oluwaseyi et al., 2025). Aunque su velocidad es sobresaliente, alcanzando los 92 FPS en entornos controlados, su rigidez ante cambios de escala limita su eficacia cuando la cámara de portería captura vehículos a diferentes distancias o ángulos oblicuos (Oluwaseyi et al., 2025; Swati et al., 2024). No obstante, su estabilidad la posiciona como un *baseline* confiable para este proyecto en caso de requerir una implementación de baja complejidad.

YOLOv7: Introdujo innovaciones en el entrenamiento mediante estrategias de “bolsa de obsequios” (*bag-of-freebies*), optimizando el costo de inferencia sin

aumentar la carga paramétrica (Wang et al., 2023 citado en Mobeen, 2026; Wijaya y Soewito, 2024). Su arquitectura destaca por el uso de redes de agregación de capas eficientes, logrando un balance que la hace viable para dispositivos con recursos limitados como la Raspberry Pi, permitiendo detecciones precisas en sistemas de portones inteligentes con una latencia controlada (Wijaya & Soewito, 2024).

YOLOv8: Marcó un hito al adoptar un cabezal de detección libre de anclas (*anchor-free*), lo que permite predecir directamente el centro de los objetos en lugar de ajustar cajas predefinidas, agilizando notablemente la convergencia (Mobeen, 2026; Ultralytics, 2025a). Técnicamente, su éxito reside en el módulo C2f (Cross-Stage Partial bottleneck con dos convoluciones), el cual combina características de alto nivel con flujos de gradientes optimizados, permitiendo al modelo aprender representaciones ricas con una menor densidad paramétrica (Mobeen, 2026; Ultralytics, 2025a). Esta capacidad de representar detalles de grano fino hace de YOLOv8s un candidato ideal para el prototipo UTEM, asegurando la detección de placas bajo condiciones ruidosas.

YOLOv10: Revolucionó el despliegue en el borde mediante la implementación de la Doble Asignación Consistente durante el entrenamiento. Este mecanismo emplea simultáneamente una estrategia “uno-a-muchos” (para proporcionar señales de supervisión ricas) y una “uno-a-uno” que permite una inferencia nativa libre de Supresión de No Máximos (NMS-free) (Abdul-Sattar & Al Azzo, 2026; Ultralytics, 2025a, 2025b). Al eliminar el cuello de botella del NMS, que tradicionalmente se ejecuta en CPU, YOLOv10 logra una latencia predecible y una eficiencia superior en dispositivos embebidos, manteniendo precisiones de hasta 99.16 % en escenarios de tráfico denso (Meesad & Thumthong, 2025).

YOLOv11 y YOLOv12: Representan la integración de mecanismos de atención espacial interna. YOLOv12, lanzado en febrero de 2025, emplea arquitecturas centradas en la atención de largo alcance, lo que le permite “limpiar” el mapa de características y enfocarse en la placa incluso ante fondos complejos o degradaciones climáticas (Buleu et al., 2025; Suharto et al., 2025). Resultados experimentales demuestran que YOLOv12 logra un incremento del 2.3 % en precisión sobre la v11, estableciendo la frontera actual de exactitud para sistemas inteligentes de transporte (Buleu et al., 2025).

YOLOv26: La iteración más reciente (enero 2026) se enfoca en el dominio de la inferencia por CPU, logrando ser un 43 % más rápida que generaciones previas. Esto se consigue mediante la eliminación de la Pérdida Focal de Distribución (DFL), simplificando la representación probabilística de las cajas delimitadoras para aliviar la carga de los procesadores de bajo costo (Ultralytics, 2025a, 2025b). Además, introduce el optimizador MuSGD, inspirado en los paradigmas de estabilidad de los grandes modelos de lenguaje, garantizando que el entrenamiento sea resiliente ante la escasez de datos reales (Ultralytics, 2025a, 2025b). Esta arquitectura representa el estándar de “futuro asegurado” para el prototipo propuesto en esta investigación.

1.2.2 Arquitecturas de Detección Alternativas

A pesar del dominio de la familia YOLO, la literatura documenta alternativas que ofrecen ventajas específicas según el entorno de despliegue:

Faster R-CNN: Es el referente de los detectores de dos etapas. Al utilizar un extractor de características (*Backbone*) como Inception V2, logra una precisión superior en la detección de patrones visuales extremadamente finos (Kuyunsa et al., 2025). Sin embargo, su naturaleza secuencial impone una latencia elevada (aprox. 4.5 ms/imagen en GPUs de alto rendimiento), lo que la hace inviable para el control de acceso en tiempo real sobre hardware de bajo costo como el que se validará en el Campus Ñuñoa (Meesad & Thumthong, 2025; Swati et al., 2024).

EfficientDet-D0: Desarrollada para maximizar la eficiencia paramétrica mediante redes de pirámide de características bidireccionales (BiFPN), permitiendo una fusión de características de diferentes escalas de forma equilibrada (Swati et al., 2024). Aunque su precisión en localización es competitiva, su rendimiento suele ser inferior a las versiones recientes de YOLO cuando se enfrenta a distorsiones de perspectiva severas en el flujo vehicular continuo (Swati et al., 2024).

SSD (Single Shot Detector): Fue pionera en la detección de un solo paso, prediciendo cajas desde múltiples mapas de características. No obstante, estudios recientes indican que presenta fluctuaciones de precisión ante objetos pequeños (como placas distantes) y una menor capacidad de generalización comparada

con los modelos *anchor-free* modernos, situándose frecuentemente al final de los *benchmarks* de robustez ambiental (Meesad & Thumthong, 2025; Swati et al., 2024).

1.3 Motores de Extracción de Texto (LPR) y OCR

Una vez aislada la región de la placa patente, el sistema debe transcribir los patrones visuales en cadenas alfanuméricas estructuradas. La eficiencia de este proceso es determinante para el rendimiento global del sistema de control de acceso.

1.3.1 Metodologías de Reconocimiento

Históricamente, el reconocimiento de caracteres vehiculares se abordó mediante el enfoque basado en segmentación. Este paradigma tradicional fragmenta la placa detectada en sub-imágenes que contienen letras y números individuales para ser procesados por clasificadores independientes (Xu et al., 2026). Arquitectónicamente, depende de algoritmos de binarización y componentes conectados para aislar los glifos, lo que lo hace extremadamente vulnerable a fallos ante caracteres adheridos, ruido visual, desenfoque por movimiento o variaciones en la alineación del vehículo (Sonnara et al., 2025; Xu et al., 2026; Zherzdev & Gruzdev, 2018). Cualquier error en la segmentación inicial resulta en una falla irreversible en la etapa de clasificación (Xiong et al., 2026).

En contraposición, las arquitecturas modernas adoptan un enfoque libre de segmentación (*segmentation-free*), tratando la lectura de la placa como un problema de etiquetado secuencial holístico. Este método procesa la imagen completa como una secuencia continua de características espaciales, evitando la frágil etapa de binarización manual y recorte (Kuyunsa et al., 2025; Xu et al., 2026). Al permitir que la red aprenda representaciones directamente de los píxeles sin procesar, se incrementa significativamente la robustez en entornos no restringidos (Abdul-Sattar & Al Azzo, 2026; Sonnara et al., 2025).

Arquitecturas CRNN y el Rol del CTC: El estándar de facto para este enfoque holístico son las Redes Neuronales Recurrentes Convolucionales (CRNN).

Estas combinan las fortalezas de las redes convolucionales (CNN) para la extracción de características con las redes recurrentes (RNN) para el modelado de secuencias (Vargoorani & Suen, 2024; Zherzdev & Gruzdev, 2018). Internamente, una CNN (como ResNet o MobileNet) actúa como *backbone* para generar un mapa de características. Luego, capas bidireccionales de Memoria a Corto y Largo Plazo (Bi-LSTM) escanean este mapa para capturar dependencias contextuales entre caracteres, entendiendo el orden y la estructura sintáctica de la patente (Kuyunsa et al., 2025; Mobeen, 2026; Vargoorani & Suen, 2024).

Para viabilizar el entrenamiento de extremo a extremo sin etiquetas segmentadas a nivel de carácter, la capa de Clasificación Temporal Conexionalista (CTC) resulta indispensable (Sonnara et al., 2025; Zherzdev & Gruzdev, 2018). El CTC resuelve el problema de alineación prediciendo una distribución de probabilidad para cada intervalo espacial, utilizando un carácter “blanco” (*blank*) para manejar espacios o separar caracteres repetidos (Mobeen, 2026; Sonnara et al., 2025; Zherzdev & Gruzdev, 2018).

Transformers y Mecanismos de Atención: La literatura más reciente documenta la evolución hacia mecanismos de atención, sustituyendo las capas LSTM por bloques tipo Transformer. Modelos como el Spatial Visual Transformer (SVTR) permiten capturar dependencias espaciales de largo alcance, resultando en mapas de características más limpios y resilientes ante ruidos o ángulos inclinados (Buleu et al., 2025; Xu et al., 2026). Incluso, se aprovecha la atención global para mejorar el reconocimiento en capturas borrosas de baja resolución (Azadbakht et al., 2022 citado en Xiong et al., 2026).

1.3.2 Benchmarking de Motores y Viabilidad en el Borde

La elección del motor OCR impacta directamente en la viabilidad técnica del despliegue en el Campus Nuñoa, donde las restricciones de *hardware* exigen un estricto equilibrio entre latencia y precisión.

Tesseract OCR: Mantenido históricamente por Google, Tesseract utiliza redes LSTM, pero su diseño está fuertemente optimizado para documentos impresos estáticos (Athilakshmi et al., 2023; Meesad & Thumthong, 2025; Swati et al., 2024). Su naturaleza secuencial de ejecución en CPU restringe su rendimiento

a aproximadamente 25 lecturas por minuto, haciéndolo ineficiente para flujos de video continuo (Xu et al., 2026). Adicionalmente, experimenta una severa degradación de precisión ante distorsiones de perspectiva o rotaciones vehiculares (Swati et al., 2024; Xu et al., 2026).

EasyOCR: Esta biblioteca basada en PyTorch emplea un detector de texto CRAFT acoplado a una red CRNN con decodificador CTC (Kuyunsa et al., 2025; Mobeen, 2026; Xu et al., 2026). Si bien exhibe una alta robustez ante tipografías complejas y placas deterioradas, su carga computacional en entornos carentes de aceleración gráfica es crítica. Su ejecución en CPU apenas alcanza 8 lecturas por minuto, mostrando niveles de confianza altamente oscilatorios (promedio de 0.41) en secuencias de video real (Mobeen, 2026; Xu et al., 2026).

PaddleOCR: Posicionado como un pipeline de grado industrial, integra el algoritmo de binarización DBNet con el modelo de reconocimiento SVTR basado en Transformers (Buleu et al., 2025; Xu et al., 2026). Es el motor más rápido y preciso documentado, logrando procesar hasta 120 lecturas por minuto (en GPU) y alcanzando precisiones del 99.6 % al integrarse con versiones recientes de YOLO (Buleu et al., 2025; Xu et al., 2026). Su manejo eficiente de texto ruidoso y placas oblicuas lo establece como la alternativa de código abierto predominante para aplicaciones ALPR (Xu et al., 2026).

Impacto en Hardware de Borde: Para el prototipo UTEM, la NVIDIA Jetson Nano emerge como la plataforma ideal, aprovechando sus 128 núcleos CUDA para optimizar arquitecturas como PaddleOCR mediante TensorRT. La cuantización del modelo a enteros de 8 bits (INT8) garantiza tasas superiores a los 14 FPS, satisfaciendo la cuota de latencia de 100 ms exigida para sistemas de barrera automatizada (Sonnara et al., 2025; Swati et al., 2024; Xu et al., 2026). En contraste, la utilización de una Raspberry Pi convencional requeriría forzosamente la integración de un acelerador NPU dedicado (como el Hailo-8L) para evitar que el cuello de botella de inferencia por CPU impida una operación fluida (Sonnara et al., 2025; Xu et al., 2026).

1.4 Hardware de Borde y Optimización (*Edge AI*)

La transición de modelos desde servidores de alto rendimiento hacia el borde de la red (*Edge AI*) es un requerimiento fundamental para sistemas ALPR operativos, donde la dependencia de la nube introduce latencias inaceptables y riesgos de privacidad. Sin embargo, el despliegue local impone severas restricciones de memoria, consumo energético y capacidad de cómputo.

1.4.1 Descentralización y Sincronización Local (*Edge Caching*)

Uno de los desafíos principales en arquitecturas IoT orientadas al control de acceso es mitigar la dependencia de la red troncal para la validación de los datos. Si bien los dispositivos de borde realizan la inferencia de visión artificial localmente, la decisión final (autorizar una patente) requiere contrastar el resultado contra una base de datos. Realizar esta validación de forma síncrona contra la nube reintroduce latencias críticas de red y expone el sistema a fallos por desconexión. La literatura enfatiza que la ventaja del despliegue en el borde es precisamente “cortar el vínculo entre internet y la máquina host, evitando así la latencia de la red y creando un tiempo de respuesta más rápido” [traducción propia] (Swati et al., 2024).

Para resolver este desafío de diseño, el estado del arte en redes IoT incorpora el patrón arquitectónico de descentralización de datos o *Edge Caching*. Esta estrategia consiste en almacenar la información de las patentes habilitadas en una base de datos local dentro del dispositivo (Xu et al., 2026). El nodo perimetral sincroniza periódicamente la lista maestra en segundo plano, logrando que la consulta sea local e inmediata. Esto fomenta un entorno de procesamiento distribuido que reduce drásticamente el consumo de ancho de banda y mejora la escalabilidad (Buleu et al., 2025; Kuyunsa et al., 2025). Así, el sistema garantiza resiliencia operativa (*offline-first*), asegurando que el control de acceso actúe en el orden de los milisegundos sin depender de servidores centrales.

1.4.2 Ecosistemas de Cómputo en el Borde: Arquitecturas y Rendimiento

La literatura documenta dos grandes familias de ecosistemas de cómputo para el despliegue de redes neuronales profundas en el borde: aquellas con aceleración nativa por GPU y aquellas basadas primordialmente en procesamiento de CPU.

Aceleración Nativa por GPU (Arquitectura NVIDIA Jetson): La familia NVIDIA Jetson (incluyendo Nano, Xavier AGX y Orin) está diseñada específicamente para satisfacer las demandas de cómputo paralelo masivo del *Deep Learning* (Ammar et al., 2023; Sonnara et al., 2025). A diferencia de las CPUs convencionales, la Jetson Nano integra una GPU de arquitectura Maxwell con 128 núcleos CUDA, lo que permite la ejecución concurrente de operaciones tensoriales. Esta paralelización optimiza el rendimiento en modelos de detección de una sola etapa como YOLOv8 y YOLOv10 (Meesad & Thumthong, 2025; Sonnara et al., 2025). El ecosistema se apoya en la suite NVIDIA JetPack, la cual incluye el motor de inferencia TensorRT, capaz de optimizar los grafos computacionales para maximizar la tasa de procesamiento (FPS) y cumplir con el presupuesto de latencia de ≈ 100 ms, métrica exigida para el control de acceso vehicular en tiempo real (Ammar et al., 2023; Sonnara et al., 2025).

Procesamiento Basado en CPU (Arquitectura Raspberry Pi): Por otro lado, plataformas como la Raspberry Pi 5 utilizan procesadores de propósito general (e.g., Broadcom BCM2712 Cortex-A76) que, si bien son eficientes en tareas lógicas secuenciales, carecen de unidades de procesamiento gráfico compatibles con marcos de IA de alto nivel como CUDA (Oluwaseyi et al., 2025). Ejecutar modelos de detección complejos directamente en su CPU resulta en una latencia prohibitiva para aplicaciones vehiculares, logrando frecuentemente tasas de inferencia inferiores a 5 FPS (Oluwaseyi et al., 2025; Xu et al., 2026). Esto podría traducirse en la pérdida de detección de vehículos con movimiento rápido en entornos de portería.

Para viabilizar el uso de placas como la Raspberry Pi en tareas de inferencia pesada, resulta imperativa la incorporación de Unidades de Procesamiento Neuronal (NPU) externas, como el módulo AI HAT+ basado en chips Hailo-8L (Oluwaseyi et al., 2025). Arquitectónicamente, estas NPUs están optimizadas para

los flujos de datos de redes neuronales, a la de una CPU convencional (Oluwaseyi et al., 2025; Xu et al., 2026).

1.4.3 Dimensionamiento del Modelo y Selección de Arquitectura

El diseño de un sistema ALPR para el borde (*Edge AI*) difiere fundamentalmente de las implementaciones basadas en la nube. La literatura científica establece que los procesadores perimetrales operan bajo restricciones energéticas (frecuentemente inferiores a 10 W) y de memoria que descartan el uso de modelos con alto recuento de parámetros. Para garantizar la validación de vehículos en movimiento, estos dispositivos están condicionados por un estricto presupuesto de latencia de aproximadamente 100 milisegundos por fotograma (Sonnara et al., 2025). Este umbral no es arbitrario: un procesamiento de 100 ms equivale a una tasa mínima operativa de 10 cuadros por segundo (FPS). La literatura indica que sostener al menos 10 FPS es indispensable para asegurar que el desplazamiento del vehículo no resulte en pérdida de cuadros, permitiendo que mecanismos algorítmicos posteriores de seguimiento (*tracking*) y consolidación operen correctamente. En este contexto, el uso de modelos profundos de gran escala (variantes *Large* o *Extra-Large*) resulta inviable; su elevada exigencia de memoria y cómputo impide su aplicación directa en hardware integrado.

Para resolver esta limitación, la estrategia imperante en la industria es el uso de arquitecturas ligeras (*lightweight*), específicamente las variantes *Nano* (n) o *Small* (s). Estas variantes logran una extrema eficiencia paramétrica y están altamente optimizadas para la inferencia en tiempo real en dispositivos IoT (Mo-been, 2026). Además, extender el entrenamiento hacia modelos más grandes no reporta beneficios críticos en tareas de detección mono-clase como las patentes vehiculares, pero sí incrementa injustificadamente el consumo de recursos (Buleu et al., 2025).

Otra ventaja crítica de las variantes ligeras es su viabilidad en la fase de entrenamiento. Los modelos compactos demandan sustancialmente menos memoria de video (VRAM), lo que permite a los desarrolladores y estudiantes entrenar modelos del estado del arte utilizando hardware de grado consumidor o servicios en la nube de acceso libre, democratizando el desarrollo sin requerir

clusters de alto costo (Ultralytics, 2025a).

Veredicto Arquitectónico para el Proyecto UTEM: El análisis cruzado de la infraestructura de hardware y los modelos de visión artificial determina que la solución de grado industrial óptima es la integración de la arquitectura **NVIDIA Jetson** con el modelo **YOLOv12s**. En primer lugar, la exigencia de un entorno operativo sin cuellos de botella favorece categóricamente la paralelización masiva de las GPUs (128 núcleos CUDA) frente a la ejecución secuencial de micro-ordenadores sin aceleración gráfica (Ammar et al., 2023). En segundo lugar, evaluando la evolución de la familia YOLO, la literatura demuestra que YOLOv12 supera a iteraciones previas al incorporar mecanismos de atención espacial que elevan la precisión a un 99.6 % (Buleu et al., 2025). Adicionalmente, bajo el ecosistema Jetson, se recomienda la adopción de la variante *Small* (s) sobre la *Nano* (n). La aceleración por GPU, sumada a la compilación mediante TensorRT, permite procesar los parámetros adicionales de YOLOv12s sin exceder el presupuesto estricto de 100 ms, habilitando tasas de procesamiento de entre 14 y 30 FPS (Meesad & Thumthong, 2025; Sonnara et al., 2025). Esta sinergia establece el balance definitivo entre eficiencia paramétrica, resiliencia ante distorsiones y latencia operativa, consolidándose como la arquitectura idónea para este sistema de control de acceso.

Cabe destacar el aporte investigativo de esta decisión arquitectónica. En la revisión exhaustiva de la literatura reciente, Buleu et al. (Buleu et al., 2025) validaron el dominio de YOLOv12 en la detección de patentes vehiculares, pero sus experimentos se limitaron a tarjetas gráficas de grado de servidor (NVIDIA T4), indicando explícitamente que la optimización de este sistema para dispositivos de borde en tiempo real quedaba como una dirección de investigación futura. Por su parte, autores como Sonnara et al. (Sonnara et al., 2025) y Ammar et al. (Ammar et al., 2023) consolidaron la arquitectura Jetson optimizada mediante TensorRT como el estándar definitivo para la inferencia de latencia ultrabaja en el perimetral. Al integrar ambas vertientes tecnológicas —el estado del arte en precisión (YOLOv12s) con el estándar *Enterprise* de aceleración periférica (Jetson+TensorRT)—, la presente propuesta no solo cumple con los rigurosos requerimientos del Campus Ñuñoa, sino que ejecuta directamente el vacío investigativo demandado por la literatura científica reciente.

1.4.4 Técnicas de Compilación y Cuantización

Fundamentos de la Cuantización: Para adaptar modelos masivos a las restricciones de memoria del hardware de borde, se emplea el proceso de cuantización. Esta técnica consiste en reducir la precisión numérica de los pesos y las funciones de activación de la red neuronal, trasladándolos desde representaciones de punto flotante de 32 bits (FP32) a formatos más compactos como 16 bits (FP16) o números enteros de 8 bits (INT8) (Sonnara et al., 2025; Swati et al., 2024). Matemáticamente, esto implica mapear los valores continuos del modelo original a un conjunto discreto de niveles, utilizando frecuentemente la calibración por divergencia de Kullback-Leibler (KL) para minimizar la distorsión estadística de los datos (Ammar et al., 2023).

Beneficios en Memoria y Aceleración de Inferencia: La transición de FP32 a INT8 reduce la huella del modelo en disco y RAM en un factor de hasta 4x. En contextos operativos, modelos ALPR con un peso inicial de 37 MB logran comprimirse a 11 MB al ser cuantizados a 16 bits, un factor crítico para microordenadores con recursos limitados (e.g., los 4 GB de RAM de la Jetson Nano) (Sonnara et al., 2025; Swati et al., 2024). A nivel de ejecución, el menor tamaño de los datos disminuye drásticamente el ancho de banda requerido para las transferencias de memoria. Además, el hardware moderno incorpora instrucciones SIMD que permiten procesar múltiples operaciones INT8 en un único ciclo de reloj, posibilitando aceleraciones de inferencia de hasta 4.6x (Ammar et al., 2023; Sonnara et al., 2025).

Rol de Motores de Optimización: La eficiencia en el despliegue requiere de compiladores especializados. TensorRT, por ejemplo, ejecuta una "fusión de capas" (*Layer & Tensor Fusion*), combinando operaciones de convolución, sesgo y activación en un único *kernel* de cómputo, lo que mitiga las ineficientes transferencias de datos en memoria (Ammar et al., 2023; Sonnara et al., 2025). Por su parte, TensorFlow Lite ofrece formatos de serialización (*FlatBuffers*) e intérpretes optimizados para arquitecturas ARM, facilitando el despliegue en microprocesadores móviles (Swati et al., 2024).

Impacto en la Precisión (mAP): Pese a la compresión numérica, la literatura empírica demuestra que la pérdida de precisión media (mAP) es marginal

cuando se emplean técnicas de calibración rigurosas. En evaluaciones del modelo Light-Edge optimizado mediante Torch-TensorRT a INT8, se reportó un incremento de velocidad de 3.1 FPS a 14.2 FPS, incurriendo en una penalización de apenas 0.4 puntos porcentuales en mAP respecto al modelo FP32 base (Sonnara et al., 2025). Esto evidencia que la cuantización no es una concesión comprometedora, sino la técnica habilitadora que hace factible el funcionamiento de arquitecturas de *Deep Learning* en escenarios comerciales de borde (Sonnara et al., 2025; Swati et al., 2024).

1.5 Robustez en Entornos No Restringidos

El despliegue de un sistema ALPR en exteriores, como las porterías vehiculares del Campus Ñuñoa, somete a los algoritmos a una drástica variabilidad ambiental. Garantizar la resiliencia del sistema ante escenarios estocásticos (fluctuaciones lumínicas, sombras dinámicas y precipitaciones) requiere la integración de módulos especializados a lo largo de todo el flujo de procesamiento.

1.5.1 Técnicas de Preprocesamiento Crítico

Aunque las arquitecturas de aprendizaje profundo poseen una capacidad intrínseca para la extracción autónoma de características, el preprocesamiento de la imagen sigue siendo una etapa indispensable. Depurar las variaciones estocásticas antes de la inferencia reduce la complejidad requerida en el *backbone* de la red, aliviando significativamente la carga computacional en los dispositivos de borde (Kuyunsa et al., 2025; Xiong et al., 2026).

Entre las técnicas fundamentales, la Normalización Min-Max ($x_{norm} = \frac{x - x_{min}}{x_{max} - x_{min}}$) es vital para estabilizar el entrenamiento. Al escalar las intensidades de los píxeles, evita que valores extremos dominen el cálculo de los pesos, acelerando la convergencia del descenso de gradiente (Kuyunsa et al., 2025). Por otra parte, para el manejo de sombras o deslumbramiento severo, la Ecualización de Histograma Adaptativa Limitada por Contraste (CLAHE) demuestra superioridad sobre la ecualización global. Al operar mediante regiones localizadas (*tiles*), CLAHE optimiza el contraste sin amplificar el ruido en zonas homogéneas, permitiendo

que detectores como YOLOv11n aíslen la placa con mayor fiabilidad (Suharto et al., 2025).

Para la atenuación de ruido visual sin comprometer la morfología alfanumérica, la literatura prioriza los Filtros Bilaterales sobre el filtrado Gaussiano tradicional. Esta técnica logra suavizar el granulado digital mientras preserva los bordes de alta frecuencia, evitando confusiones semánticas en la etapa OCR (e.g., confundir una “B” con un “8”) (Kuyunsa et al., 2025; Xiong et al., 2026). Finalmente, transformaciones como la conversión a escala de grises seguida de una binarización de Otsu maximizan la dicotomía entre fondo y texto, reduciendo drásticamente la dimensionalidad de los datos de entrada (Kuyunsa et al., 2025; Suharto et al., 2025).

1.5.2 Módulos de Mejora Dinámica: Restauración y Adaptación

Las perturbaciones climáticas severas exigen enfoques más sofisticados que el preprocesamiento estadístico clásico. Recientemente, se han propuesto arquitecturas con módulos de mejora dinámica diseñados explícitamente para restaurar características degradadas por la niebla o la lluvia.

Destaca el módulo CPA-Enhancer (*Chain-of-Thought Prompted Adaptive Enhancer*), un bloque que se acopla previo al *backbone* de detección (Xiong et al., 2026). Utilizando convoluciones de atención de campo receptivo (RFACConv), extrae información contextual para generar representaciones optimizadas a múltiples resoluciones. La fusión de estas señales reemplaza la imagen degradada original, logrando incrementos sustanciales de precisión en escenarios climáticos adversos (Xiong et al., 2026).

En paralelo, para abordar la baja resolución provocada por la lejanía del vehículo, módulos como CARAFE (*Content-Aware ReAssembly of FEatures*) reemplazan algoritmos clásicos de sobremuestreo (como la interpolación bilineal). CARAFE reconstruye los trazos de los caracteres adaptándose dinámicamente al contenido visual (Xiong et al., 2026). De forma similar, el *framework* SR2 (Super-Resolución y Reconocimiento) aborda este problema entrenando ambas tareas de manera paralela, utilizando la super-resolución como un regulador inductivo para refinar los mapas de características que ingresan al motor de clasificación

(Schirrmacher et al., 2023).

Finalmente, la integración de mecanismos de atención espacial y de canal (como SEAM o CBAM) permite a la red asignar ponderaciones dinámicas a las regiones de interés, ignorando la lluvia de fondo para enfocarse estrictamente en los glifos de la matrícula (Xiong et al., 2026; Xu et al., 2026).

1.5.3 Datos Sintéticos y Aumento (*Data Augmentation*)

Uno de los principales impedimentos en la investigación de ALPR es la escasez de conjuntos de datos reales anotados bajo condiciones extremas. Para solventar este déficit y evitar el sobreajuste (*overfitting*), la investigación moderna recurre a la expansión controlada del volumen de entrenamiento (Laroca et al., 2025; Meesad & Thumthong, 2025).

Las técnicas de aumento de datos (*Data Augmentation*) en tiempo real (*on-the-fly*) constituyen la base de este proceso. Alteraciones estocásticas como rotaciones ($\pm 15^\circ$), recortes aleatorios, ajustes en el espacio de color HSV y transformaciones de mosaico, simulan oclusiones parciales y diversas perspectivas angulares (Buleu et al., 2025; Vargoorani & Suen, 2024). Complementariamente, la Permutación de Caracteres se utiliza para generar variabilidad léxica, intercambiando parches de caracteres dentro de una misma matrícula sin alterar la iluminación o el ruido original de la imagen (Laroca et al., 2025).

Cuando las transformaciones geométricas son insuficientes, las Redes Generativas Antagónicas (GANs) asumen el rol de síntesis avanzada. Arquitecturas como *pix2pix* o LPSRGAN son capaces de realizar traducción de dominios; por ejemplo, convirtiendo imágenes diurnas limpias en capturas nocturnas con ruido o introduciendo degradaciones hiperrealistas como lodo salpicado (Laroca et al., 2025; Xu et al., 2026). La inclusión de esta data sintética de alta fidelidad permite entrenar sistemas altamente robustos incluso empleando menos del 10 % de imágenes reales, un enfoque metodológico crucial para generalizar el desempeño del prototipo (Laroca et al., 2025).

1.6 Consistencia Temporal y Seguimiento (*Tracking*)

La detección estática en un único fotograma es insuficiente para un entorno operativo como el control de acceso vehicular. El sistema debe garantizar la continuidad de la identidad del vehículo a través del tiempo para evitar registrar el mismo evento de acceso de forma redundante (Ammar et al., 2023; Mobeen, 2026). La integración de la dimensión temporal transforma detecciones aisladas en un sistema robusto y cohesivo.

1.6.1 Algoritmos de Seguimiento (*Tracking*)

Los algoritmos de *tracking* vinculan las detecciones realizadas en el fotograma k con las identidades confirmadas en fotogramas previos, imponiendo una lógica espacio-temporal que mitiga los fallos transitorios de los modelos de visión artificial (Mobeen, 2026).

En entornos con limitaciones de recursos, el algoritmo SORT (*Simple Online and Realtime Tracking*) se perfila como un estándar de alta eficiencia computacional. Arquitectónicamente, SORT emplea un Filtro de Kalman para realizar predicciones lineales del estado cinemático del vehículo (posición, escala y velocidad). Posteriormente, utiliza el Algoritmo Húngaro para la asociación de datos, minimizando la métrica de Intersección sobre la Unión (IoU) entre las cajas delimitadoras predichas y las recientemente detectadas (Mobeen, 2026).

Ante oclusiones severas o intersecciones visuales entre múltiples vehículos, algoritmos más avanzados como DeepSORT incorporan una métrica de asociación profunda. Mediante la extracción de descriptores visuales (*embeddings*) a través de redes neuronales, DeepSORT asegura que el seguimiento no dependa exclusivamente de la geometría del movimiento, sino también de la apariencia física del vehículo, minimizando el intercambio erróneo de identidades (*ID switches*) (Ammar et al., 2023; Mobeen, 2026).

Mediante estos algoritmos, se asigna un identificador único (`track_id`) a cada vehículo. Esto permite que el nodo de borde acumule información internamente y envíe una única notificación consolidada al panel administrativo, reduciendo

drásticamente la saturación de red y asegurando la trazabilidad del evento (Ammar et al., 2023).

1.6.2 Votación Temporal e Interpolación

El procesamiento de secuencias de video permite aplicar mecanismos de Votación Temporal (*Majority Voting*), los cuales aprovechan la redundancia fotogramétrica para incrementar la precisión del Reconocimiento de Caracteres (OCR).

En este paradigma, el sistema almacena las predicciones obtenidas de múltiples fotogramas en un búfer temporal vinculado al `track_id`. En lugar de confiar en la lectura estática —altamente vulnerable al desenfoque por movimiento o reflejos momentáneos—, el sistema efectúa una votación carácter por carácter. El glifo que presenta mayor frecuencia de aparición en la secuencia se asume como el valor definitivo (Ammar et al., 2023). Variantes más robustas aplican una votación ponderada, multiplicando cada voto por el puntaje de confianza (*confidence score*) emitido por el motor OCR, otorgando mayor peso analítico a los fotogramas donde el vehículo se encuentra más cercano y nítido (Ammar et al., 2023). La evidencia empírica documenta que esta técnica eleva la precisión final del reconocimiento hasta en un 40 % respecto al procesamiento de imágenes aisladas (Ammar et al., 2023; Mobeen, 2026).

Adicionalmente, cuando el detector pierde el rastro de la placa por bloqueos temporales, se aplica la interpolación de datos geométricos. Si se registran posiciones válidas en los tiempos t_0 y t_1 , una interpolación lineal 1-D permite imputar las coordenadas faltantes, reconstruyendo una trayectoria fluida (Mobeen, 2026). Esta recuperación sintética de la continuidad visual puede aumentar la densidad de los datos de seguimiento en más de un 100 %, garantizando que el sistema mantenga el foco en la placa bajo condiciones operativas inestables (Mobeen, 2026).

1.7 Contexto Normativo y Operacional Chileno

La viabilidad de un sistema ALPR en el Campus Ñuñoa no solo depende de su arquitectura computacional, sino de su estricta alineación con el ecosistema vehicular chileno y las regulaciones de privacidad institucionales.

1.7.1 Estándares de Patentes en Chile

El parque automotriz chileno presenta una notable heterogeneidad derivada de la evolución de sus normativas de tránsito. Desde el formato clásico instaurado en 1985 (dos letras y cuatro números), el país evolucionó en 2007 hacia el estándar FE-Schrift (cuatro letras y dos números), una tipografía diseñada específicamente para dificultar la falsificación y facilitar el reconocimiento óptico (Gobierno de Chile, s.f.). Recientemente, se ha aprobado la transición hacia configuraciones de cinco letras y un número para expandir las combinaciones disponibles (Gobierno de Chile, s.f.).

Un hito crítico para la visión computacional es la promulgación del Decreto Supremo 53, que introduce la “Patente Verde” para vehículos de electromovilidad (eléctricos e híbridos enchufables). A diferencia del fondo blanco tradicional, este formato emplea caracteres negros sobre un fondo verde reflectante (Gobierno de Chile, s.f.). Esta variabilidad de fondos y densidades alfanuméricas representa un desafío crítico: los sistemas ALPR basados en heurísticas de procesamiento clásico sufren drásticas caídas de precisión ante cambios repentinos de contraste (Xu et al., 2026).

Para absorber esta diversidad normativa sin comprometer la eficacia, resulta imperativo el uso de modelos de *Deep Learning* como YOLOv8 (Mobeen, 2026; Oluwaseyi et al., 2025). Esta arquitectura extrae características jerárquicas que son invariantes al color del fondo, asegurando que el control de acceso de la universidad sea inclusivo ante las nuevas tecnologías vehiculares (Laroca et al., 2025). Cabe destacar que, dado que las cámaras de portería efectúan un escaneo frontal, el sistema excluye inherentemente a las motocicletas, las cuales por normativa chilena solo portan placa trasera. Del mismo modo, se excluyen vehículos de carga y emergencia cuyos formatos escapan al perfil del funcionario

universitario.

1.7.2 Requerimientos Funcionales y Trazabilidad

El diseño lógico del sistema exige el cumplimiento de parámetros operativos rigurosos acordes a la filosofía de *Edge Computing*. En primer lugar, para que una decisión de acceso sea percibida como inmediata, la literatura impone un presupuesto de latencia estricto de ≈ 100 ms por cuadro procesado en el hardware local (Ammar et al., 2023; Sonnara et al., 2025). Para garantizar esta fluidez durante las ventanas de mayor tráfico en la portería, el nodo de borde debe sostener tasas de inferencia objetivo entre 10 y 14 FPS (Sonnara et al., 2025). Mantenerse en este umbral evita que un vehículo en movimiento abandone el campo visual antes de que su patente sea decodificada con un alto nivel de confianza.

En el ámbito administrativo y normativo, la automatización del acceso debe respaldarse mediante la generación de registros digitales históricos (*logs*). Cada evento de apertura debe quedar almacenado localmente con una marca de tiempo precisa, la cadena alfanumérica extraída y el nivel de confianza arrojado por el modelo (Ammar et al., 2023). Esta trazabilidad digital sustituye la falta de métricas del modelo manual vigente, permitiendo auditorías posteriores y facilitando la planificación estratégica de la capacidad del estacionamiento (Kumar et al., 2026). Además, en cumplimiento con la Ley 19.628 sobre Protección de la Vida Privada (Biblioteca del Congreso Nacional de Chile, 1999), el procesamiento íntegro en el borde (sin envío de secuencias de video a la nube) garantiza la confidencialidad de los datos vehiculares de la comunidad universitaria.

CAPÍTULO 2

METODOLOGÍA

En este capítulo se detalla el marco metodológico adoptado para alcanzar los objetivos del proyecto. Se justifica la elección de un enfoque híbrido para la gestión del proyecto, combinando marcos de trabajo ágiles y orientados a datos, así como el uso de prototipado evolutivo para el desarrollo del software. Finalmente, se describen las fases del proyecto, las herramientas tecnológicas utilizadas y los elementos de estudio.

2.1 Diseño metodológico

La naturaleza de este proyecto, que combina el desarrollo de una arquitectura de software distribuida (plataforma administrativa en la nube y aplicación web de simulación en el borde) con la implementación y entrenamiento de un modelo de Inteligencia Artificial (IA) basado en visión computacional, requiere una aproximación metodológica flexible y estructurada. Además, dado que el equipo de desarrollo está compuesto por dos integrantes, es fundamental establecer una dinámica de comunicación y división de tareas clara.

Por lo tanto, se ha optado por un **enfoque metodológico híbrido** para la gestión del proyecto, combinando las prácticas ágiles de **Scrum** con el modelo estándar de la industria para minería de datos e IA, **CRISP-DM** (Cross-Industry Standard Process for Data Mining). Por otro lado, para la construcción del sistema, se adoptó el modelo de desarrollo basado en **Prototipado Evolutivo**.

2.1.1 Gestión del Proyecto: Enfoque Híbrido (Scrum y CRISP-DM)

Scrum se utiliza como el marco de trabajo ágil para la gestión del equipo. Para un equipo de dos personas, Scrum aporta un alto valor al estructurar el trabajo en ciclos cortos llamados *Sprints*. Esto permite una asignación clara de roles (donde las responsabilidades de *Product Owner* y *Scrum Master* pueden distribuirse o compartirse), realizar reuniones de sincronización eficientes y tener

revisiones incrementales del avance. La flexibilidad de Scrum permite adaptar los requisitos del sistema de control de acceso vehicular de forma dinámica.

De manera paralela, **CRISP-DM** gobierna el ciclo de vida del modelo de Machine Learning. Mientras Scrum organiza “quién” y “cuándo” realiza el trabajo, CRISP-DM define “qué” fases técnicas deben ejecutarse para el desarrollo exitoso del modelo de reconocimiento de patentes, desde la comprensión de la necesidad institucional hasta el despliegue del modelo YOLOv12s.

2.1.2 Desarrollo de Software: Prototipado Evolutivo

El **Prototipado Evolutivo** es un modelo de desarrollo de software donde se construye una versión inicial básica que cumple con funciones fundamentales, la cual se refina y amplía en iteraciones sucesivas. En el contexto de I+D de Inteligencia Artificial, este modelo es altamente adecuado porque es común que la integración de redes neuronales requiera múltiples ajustes sobre la marcha. En lugar de intentar construir un sistema completo y perfecto desde el inicio, el ciclo metodológico de esta tesis se abocará a desarrollar un Prototipo de Validación en PC. Este prototipo evolucionará iterativamente, incorporando la inferencia en tiempo real y la sincronización con el panel web, demostrando así la viabilidad técnica del sistema previo a su futura integración en hardware de borde institucional.

2.2 Fases del proyecto (Integración CRISP-DM)

Las fases del desarrollo del proyecto se estructuraron siguiendo el ciclo de vida de CRISP-DM, adaptado a los *sprints* de Scrum:

2.2.1 Fase 1: Comprensión del Negocio y Análisis de Requerimientos

Esta fase abarca la identificación de las necesidades específicas del Campus Ñuñoa de la UTEM, estableciendo como objetivo el reconocimiento automático de vehículos de funcionarios mediante sus patentes (civiles y verdes), y determi-

nando explícitamente la exclusión de vehículos de emergencia, gran tonelaje y motocicletas. Asimismo, se establece el límite teórico de < 100 ms de latencia.

2.2.2 Fase 2: Comprensión y Preparación de los Datos

Consiste en la recolección, estructuración y depuración de un dataset de imágenes de vehículos y placas patentes chilenas en entornos urbanos y condiciones representativas a un acceso institucional. Se aplicarán técnicas de preprocesamiento considerando las restricciones operativas de la portería del campus.

2.2.3 Fase 3: Modelado (Entrenamiento de IA)

En esta etapa de desarrollo, se configurará y entrenará la arquitectura de la red neuronal convolucional para la tarea de detección y recorte de la patente, apoyada por un motor de reconocimiento óptico de caracteres (OCR) para extraer el texto alfanumérico. Se probarán diferentes hiperparámetros para balancear la precisión de detección frente a la necesidad de baja latencia requerida para el procesamiento en el borde.

2.2.4 Fase 4: Evaluación y Pruebas

El modelo entrenado y el sistema de software integrado serán sometidos a pruebas de rendimiento y precisión (cálculo de mAP, *recall*, *precision*). Se validará el correcto funcionamiento de las lógicas de acceso programadas en el backend y se evaluará el desempeño computacional de la simulación.

2.2.5 Fase 5: Despliegue (Prototipo y Arquitectura Teórica)

La fase final contempla el empaquetamiento del sistema bajo una arquitectura distribuida. A nivel local (nodo de borde), se levantará el prototipo de inferencia junto a su propia persistencia de datos para validación en tiempo real. En paralelo, se definirá el despliegue del nodo central administrativo en la nube. Asimismo,

se documentará la arquitectura teórica para la migración del prototipo hacia el hardware definitivo en una eventual instalación física.

2.3 Herramientas y tecnologías

El desarrollo del proyecto se sustenta en un stack tecnológico moderno y distribuido, dividiendo el sistema en un nodo central (nube) y un nodo de borde (*Edge*):

- **YOLOv12s:** Arquitectura de red neuronal convolucional de estado del arte utilizada para la detección de objetos en tiempo real, seleccionada por su excelente equilibrio entre velocidad y eficiencia paramétrica, ideal para el nodo de borde.
- **EasyOCR:** Motor de reconocimiento óptico de caracteres que extrae el texto alfanumérico a partir de los recortes generados por el modelo YOLO.
- **Python y FastAPI:** El backend de ambas aplicaciones (nodo central y nodo de borde) se desarrolla en Python utilizando FastAPI. Este framework permite manejar asincronía de forma nativa, lo que es vital para procesar los flujos de video sin bloquear los procesos web.
- **React y TypeScript:** Biblioteca y lenguaje utilizados para construir las interfaces web de ambas aplicaciones (el panel de administración central y el visualizador del prototipo local), garantizando una experiencia de usuario robusta y tipada.
- **PostgreSQL:** Motor de base de datos relacional robusto utilizado en la aplicación central (nube) para almacenar de forma centralizada el registro de accesos, funcionarios y sus vehículos autorizados.
- **SQLite:** Motor de base de datos relacional *server/less* utilizado en la aplicación de borde (prototipo) para mantener una réplica local de las patentes autorizadas, permitiendo que la inferencia opere sin latencia de red e independiente de la conectividad a internet.
- **OpenCV:** Biblioteca de visión por computadora empleada para la captura, procesamiento y manipulación en tiempo real de los flujos de video de la cámara en el prototipo.

2.4 Elementos de estudio

El universo de estudio corresponde a los vehículos que ingresan al estacionamiento de la Universidad Tecnológica Metropolitana, Sede Campus Ñuñoa. Específicamente, el sistema se enfoca en el reconocimiento de placas patentes chilenas de formato civil estándar y vehículos eléctricos (patentes verdes) pertenecientes a funcionarios de la institución. Como parte de los límites de este estudio, quedan excluidos los vehículos de emergencia y los vehículos de carga de gran tonelaje, dado que su tipología escapa al perfil lógico de un funcionario universitario, el cual constituye el objetivo de acceso central del sistema. Por otro lado, las motocicletas quedan excluidas por una limitante física de la normativa de tránsito chilena: carecen de patente frontal, haciéndolas incompatibles con el ángulo de escaneo propuesto para la cámara en la portería del recinto.

CAPÍTULO 3

DESARROLLO DE LA SOLUCIÓN

Este capítulo detalla la arquitectura de software propuesta para el sistema de control de acceso vehicular de la Universidad Tecnológica Metropolitana, Sede Campus Ñuñoa. Dado el requerimiento de alta disponibilidad y la estricta restricción de baja latencia (< 100 ms) para la lectura de patentes, la solución se diseña bajo un paradigma de computación distribuida.

A continuación, se describen los dos nodos principales que componen el ecosistema: la plataforma de gestión centralizada (alojada en la nube) y el prototipo de inferencia local (ejecutado en el borde o *Edge*), así como los mecanismos lógicos de sincronización de datos entre ambos. Cabe destacar que, al encontrarse el proyecto en la fase de propuesta, el diseño descrito a continuación representa la arquitectura teórica y el andamiaje lógico que guiará la implementación técnica del sistema en etapas posteriores de desarrollo.

3.1 Aclaración de Alcance Arquitectónico

Previo a detallar los componentes tecnológicos de la solución, es imperativo establecer una diferenciación conceptual entre el diseño teórico proyectado y el entregable material de esta investigación:

- **Arquitectura de Referencia:** Corresponde al diseño a escala industrial (descrito en este capítulo) que contempla una red estructurada en la Nube y nodos físicos de hardware embebido (como NVIDIA Jetson) instalados en la portería del Campus.
- **Prototipo de Validación:** Corresponde a la implementación material acotada de este Trabajo de Título. Para validar la viabilidad lógica de la Arquitectura de Referencia y el rendimiento del modelo YOLOv12s, el sistema se construirá íntegramente en software y será simulado localmente en una computadora personal (PC), emulando el comportamiento del nodo de borde sin requerir instalación de hardware institucional en esta etapa.

3.2 Arquitectura General (Topología Distribuida)

Para aislar la carga de procesamiento computacional continuo (que exige la red neuronal) de las tareas administrativas cotidianas, la Arquitectura de Referencia divide el sistema físicamente en dos componentes interconectados:

- **Nodo Central (Nube):** Encargado de la gestión administrativa institucional. Aloja el panel de control web principal y la base de datos maestra donde residen todos los registros históricos de acceso y usuarios.
- **Nodo de Borde (Edge / Prototipo Local):** Encargado exclusivamente de la captura de video en tiempo real, la inferencia de Inteligencia Artificial (YOLOv12s apoyado por EasyOCR) y la validación de ingreso. Está diseñado para operar localmente en la portería (simulado en PC para efectos de este prototipo) con el fin de garantizar tiempos de respuesta críticos sin depender de una conexión a internet constante.




Figura 1. Diagrama de Contexto (Nivel 1) del Sistema ALPR.

Al profundizar un nivel más en la arquitectura, la separación lógica entre ambos ambientes y sus contenedores de software internos se ilustra en la Figura 2:




Figura 2. Diagrama de Contenedores (Nivel 2) separando Nube y Borde.

3.3 Nodo Central (Plataforma Administrativa)

El Nodo Central constituye el corazón administrativo del sistema. Está diseñado para ser desplegado en un servidor virtualizado (nube), garantizando disponibilidad ininterrumpida para el personal autorizado desde cualquier dispositivo con navegador web. Su arquitectura se compone de tres capas lógicas:

3.3.1 Frontend: Interfaz Web Administrativa

Se estructurará como una aplicación web de tipo SPA (*Single Page Application*) construida con React y TypeScript. Esta interfaz proporcionará los módulos necesarios para que administradores y personal de conserjería puedan gestionar los perfiles de los funcionarios, matricular vehículos (asociando sus respectivas placas patentes) y visualizar en formato de tabla o gráfico los registros históricos de acceso al recinto.

3.3.2 Backend: API RESTful Central

La lógica de negocio transaccional será expuesta mediante una API REST desarrollada en Python con FastAPI. La elección de este framework se fundamenta en su capacidad nativa para manejar operaciones asíncronas de manera concurrente, lo que permite atender eficientemente múltiples peticiones simultáneas, tales como consultas al registro de ingresos o procesos de alta masiva de patentes.

3.3.3 Almacenamiento: Base de Datos Maestra

Se empleará PostgreSQL como motor de base de datos relacional principal. En esta base de datos se estructurará el modelo entidad-relación del proyecto, el cual mantendrá la integridad referencial entre la identidad de los funcionarios, la vigencia de sus vehículos y un *log* inmutable de todos los accesos validados en el tiempo.

3.4 Nodo de Borde (Edge)

El Nodo de Borde representa la unidad computacional física que interactúa directamente con el entorno en la portería. El diseño arquitectónico recomienda para este fin hardware embebido con aceleración gráfica, como una NVIDIA Jetson Orin Nano. Sin embargo, para los fines de validación técnica de este estudio, dicho nodo será simulado temporalmente mediante un computador estándar (PC).

3.4.1 Pipeline de Inferencia (Backend Local)

El núcleo funcional de este nodo es un servicio local de alto rendimiento, orquestado mediante Python. Para cumplir con las estrictas cuotas de latencia exigidas, la ejecución del modelo de IA se optimiza utilizando las bibliotecas y *bindings* de TensorRT (tal como se recomendó en el Marco Teórico), delegando la carga pesada directamente a la GPU. Este servicio ejecuta un ciclo de procesamiento (*loop*) continuo para el análisis de video:

1. **Captura:** Se obtiene el flujo de video en tiempo real de una cámara IP o circuito cerrado (CCTV) mediante la biblioteca OpenCV.
2. **Preprocesamiento y Detección:** Se aplican filtros de mejora a la imagen y, posteriormente, la red convolucional YOLOv12s detecta y recorta espacialmente la placa patente dentro del encuadre.
3. **Extracción OCR:** El recorte de la patente es procesado por EasyOCR para digitalizar los caracteres alfanuméricos.
4. **Validación Lógica:** El texto digitalizado se contrasta inmediatamente contra la base de datos local para emitir un evento de autorización o denegación de acceso.

3.4.2 Visualización en Tiempo Real (Frontend Local)

Para propósitos puramente de validación técnica y demostración del prototipo, el sistema de borde integrará una interfaz web ligera. Construida igualmente en React, pero servida de forma local, esta pantalla permitirá a los evaluadores visualizar en vivo el flujo de video procesado, remarcando con cuadros delimitadores (*bounding boxes*) las detecciones de la red neuronal y demostrando la capacidad de inferencia del algoritmo.

3.4.3 Persistencia Local (Caché *Offline-First*)

Para lograr la latencia estricta de validación requerida y blindar el sistema ante eventuales caídas de la red institucional, el Nodo de Borde implementará una base de datos local utilizando SQLite. Esta base de datos actuará como un caché de alto rendimiento que almacenará el listado vigente de patentes autorizadas (para consulta rápida) y permitirá al propio sistema registrar de forma automática y local los accesos validados cuando opere sin conexión a internet, con el fin de sincronizarlos posteriormente hacia el nodo central una vez restablecido el enlace (sin requerir ni permitir intervención manual de los conserjes sobre este nodo).

3.5 Mecanismo de Sincronización de Nodos

Dado que la base de datos maestra (PostgreSQL) y la base de datos local de inferencia (SQLite) operan de forma desacoplada, el diseño contempla un mecanismo de sincronización asíncrono para mantener la coherencia de la información:

- **Sincronización descendente:** Periódicamente, el servicio backend del nodo de borde consultará al nodo central en la nube para descargar e indexar en su SQLite local cualquier alta, baja o modificación ocurrida en la lista de vehículos autorizados.
- **Sincronización ascendente:** Cada vez que el nodo de borde certifique un acceso vehicular, el sistema almacenará automáticamente el registro (patente, fecha y hora) de forma local. En paralelo, y sin bloquear la barrera de acceso, este registro se enviará al nodo central para engrosar el histórico en PostgreSQL. Si la conexión a internet falla, el nodo local encolará automáticamente los registros en su memoria y los transmitirá en lote una vez restablecido el enlace, asegurando una arquitectura tolerante a fallos de forma transparente para el conserje.

3.6 Modelo de Datos

El modelo de datos se ha diseñado siguiendo principios de normalización relacional para garantizar la integridad referencial. A nivel macro, la base de datos maestra (PostgreSQL) centraliza la información completa, mientras que la base de datos local (SQLite) mantiene únicamente un subconjunto esencial de datos vigentes (las patentes autorizadas) para optimizar el rendimiento de las consultas en el borde.




Figura 3. Modelo Entidad-Relación conceptual del sistema ALPR.

A nivel de diseño conceptual, las entidades principales son:

- **Funcionario:** Representa al trabajador de la institución.
- **Vehículo:** Representa el automóvil autorizado, identificado inequívocamente por su placa patente, el cual pertenece a un funcionario.
- **Registro_Acceso:** Tabla transaccional de tipo *log* que guarda el historial exclusivo de los accesos exitosos (fecha y hora) para propósitos de auditoría.

3.7 Casos de Uso y Flujos del Sistema

Para comprender la operatividad del sistema integrado, se definen los tres flujos de trabajo principales que abordan el ciclo de vida completo de la información, desde el empadronamiento hasta el control físico en portería:

1. **Gestión Administrativa (Alta de Vehículo):** El Administrador institucional ingresa al panel web del Nodo Central. Crea el perfil de un Funcionario e inscribe su vehículo asociado a su placa patente. Esta información se guarda en PostgreSQL. En el siguiente ciclo de sincronización, el Nodo de Borde descarga esta nueva patente y la indexa en su SQLite local, preparándose para leerla.
2. **Inferencia Positiva (Acceso Autorizado):** Un vehículo llega al portón del

Campus Ñuñoa. La cámara IP captura el video, el algoritmo YOLOv12s recorta la patente y EasyOCR la convierte a texto (ej. "AB-CD-12"). El script en Python consulta SQLite. Al encontrar la patente en estado activo, el sistema emite el pulso de apertura a la barrera y genera un registro temporal de acceso exitoso. Posteriormente, de forma asíncrona, este evento se envía al Nodo Central para alimentar el historial.

3. **Inferencia Negativa (Acceso Denegado):** Un vehículo no registrado o transeúnte se aproxima al portón. El flujo de captura e inferencia se ejecuta normalmente, pero al consultar SQLite, la patente digitalizada no coincide con ningún registro activo. El sistema simplemente ignora la lectura y no emite señal a la barrera (permanece cerrada). En este escenario, **no se genera ningún registro en la base de datos** para evitar la saturación del almacenamiento (*storage*) con vehículos ajenos a la institución que circulan por la calle o se detienen temporalmente frente al portón.

3.8 Diseño de Infraestructura Física y Hardware del Nodo de Borde

3.8.1 Infraestructura Preexistente y Supuestos de Motorización

Al plantearse explícitamente como un proyecto de tipo *Retrofit* (modernización inteligente de instalaciones existentes), el diseño del nodo de borde asume la disponibilidad y operatividad de la infraestructura pesada actual en la portería del Campus Ñuñoa. Esto excluye del alcance y del presupuesto del proyecto la adquisición de portones correderos, barreras vehiculares, motores de tracción y el tendido eléctrico de fuerza (220V). Cabe destacar que, para efectos de replicabilidad del diseño, cualquier portón o barrera física estándar que cuente con dimensiones adecuadas para el paso vehicular y un motor con capacidad de arrastre acorde a su peso, resultaría idóneo para la implementación. El sistema ALPR propuesto se acopla de manera universal y no invasiva a las entradas de control estándar (típicamente bornes de botonera manual o relé) de cualquier motorización actual, tal como se encuentra consignado en las limitaciones de alcance de la investigación.

3.8.2 Justificación de Cómputo (NVIDIA Jetson)

En el marco del diseño físico (*Retrofit*) para el Nodo de Borde, la selección del componente de procesamiento central es crítica tanto para la viabilidad técnica como para la factibilidad económica del proyecto. Como se documentó en el Marco Teórico, la literatura avala el uso de arquitecturas ligeras (*lightweight*) como la variante YOLOv12s (Small) para tareas de inferencia perimetral, la cual exige recursos de memoria altamente limitados (típicamente inferiores a 2 GB de VRAM para un tamaño de lote o *batch* de 1).

Atendiendo a esta restricción paramétrica y a los lineamientos de optimización institucional, el diseño estipula el uso del **NVIDIA Jetson Orin Nano Developer Kit en su versión de 8GB** unificada. Esta elección se fundamenta en los siguientes pilares de diseño:

1. **Holgura Operativa Segura:** Los 8 GB de RAM proporcionan un entorno holgado que absorbe sobradamente el consumo de la red neuronal (YOLOv12s) operando de forma concurrente sobre dos flujos de video independientes, el motor de reconocimiento óptico (EasyOCR), el sistema operativo base y los microservicios locales en Python, sin riesgo de agotamiento de memoria (*Out Of Memory*). La literatura demuestra que configuraciones de 4 GB son suficientes para flujos individuales; por tanto, escalar a 8 GB garantiza una resiliencia extrema en producción ininterrumpida (24/7) para una arquitectura de doble vía.
2. **Prevención de Sobredimensionamiento (*Overprovisioning*):** Si bien existen en el mercado alternativas de grado industrial superiores, como la variante Jetson Orin NX de 16 GB, su implementación para este caso de uso de doble cámara representa un sobredimensionamiento técnico. Adquirir 16 GB de RAM para una red *Small* implica inmovilizar un capital financiero en recursos de hardware que la aplicación *nunca* llegará a utilizar.
3. **Integridad del Flujo de Caja:** Al seleccionar el modelo de 8GB, se protege el Retorno de Inversión (ROI) y el Valor Actual Neto (VAN) del proyecto, garantizando que los fondos institucionales de la Universidad Tecnológica Metropolitana se inviertan con máxima eficiencia ingenieril y financiera, sin comprometer un milisegundo de rendimiento.

3.8.3 Justificación Óptica (Cámaras LPR)

Para abarcar el control de acceso bidireccional (vía de entrada y vía de salida), el diseño estipula la instalación de dos cámaras **Dahua ITC413-PW4D-IZ1**, equipadas con un lente varifocal de 2.7 a 12 mm. Esta elección se contrapone deliberadamente a variantes de teleobjetivo (como el modelo Z3 de 8 a 32 mm), fundamentado en la topología física del acceso vehicular.

Al tratarse de una portería universitaria donde el vehículo debe detenerse por completo frente a la barrera (velocidad de aproximación inferior a 20 km/h y distancias menores a 10 metros), el lente de 2.7-12 mm ofrece un ángulo de visión amplio (hasta 92°) que permite encuadrar perfectamente el carril a corta distancia. Una cámara con lente de teleobjetivo, por el contrario, presentaría un punto ciego (*blind spot*) significativo en proximidad, impidiendo capturar la patente de vehículos detenidos justo frente al portón. Por consiguiente, el uso de ópticas de distancia focal corta (como la variante IZ1 referenciada) resulta ser la alternativa topológicamente idónea y económicamente optimizada para un control de acceso de detención obligatoria.

3.8.4 Interfaz de Potencia (Relé Optoacoplado)

Para materializar la apertura física del portón desde la lógica de software, el diseño incorpora un módulo de relé optoacoplado de 1 canal. Este componente se alimenta con los 5V de la placa, pero es operado mediante señales de disparo de 3.3V lógicos, asegurando total compatibilidad con los pines GPIO del procesador sin riesgo de sobretensión. Al existir un único portón de acceso bidireccional, esta configuración de una vía (1 canal con capacidad de corte de 10 Amperes) es suficiente para emitir la señal de apertura. La selección de un componente con aislamiento óptico es un requerimiento de seguridad eléctrica ineludible: al utilizar un haz de luz interno para activar el interruptor mecánico, se aísla galvánicamente el costoso hardware de la Jetson Orin de cualquier potencial pico de voltaje inductivo proveniente del motor del portón. Dado que el sistema actúa únicamente como un "contacto seco" (cerrando un circuito de señalización de bajísimo amperaje hacia la placa controladora), la capacidad de 10A es el estándar óptimo que garantiza fiabilidad sin incurrir en costos injustificados de

relés industriales de alta potencia.

Es imperativo destacar que el diseño eléctrico estipula conectar los contactos de este relé en configuración paralela respecto al sistema de apertura manual preexistente (botonera física o receptor de radiofrecuencia). Esta topología paralela asegura que el portón conserve, en todo momento, su funcionalidad de apertura por control remoto convencional. De esta forma, el sistema ALPR actúa como un accionador complementario, proveyendo un mecanismo de *fallback* o contingencia manual indispensable para dar acceso a motocicletas, vehículos de emergencia o casos especiales excluidos deliberadamente del alcance del modelo de inteligencia artificial.

3.8.5 Alojamiento y Protección Ambiental (Gabinete Metálico)

Para asegurar la viabilidad de la instalación en exteriores y resguardar el hardware computacional, se contempla el uso de un gabinete estanco metálico con certificación IP65. Estratégicamente, este gabinete no se adosará al pedestal de las cámaras, sino que se anclará firmemente al muro perimetral (muro interior del estacionamiento). Esta ubicación aleja el "cerebro" del sistema del portón, mitigando riesgos de sabotaje y facilitando enormemente la canalización de energía eléctrica (220V) desde el interior del edificio. Las dimensiones geométricas seleccionadas (250x200x150 mm) no son arbitrarias, sino que garantizan el holgado acomodo de la NVIDIA Jetson, el Switch PoE y el relé de control sobre la placa de montaje interior. Además, la profundidad de 150 mm provee el espacio necesario para alojar los transformadores de corriente y tomacorrientes sin estrangular el cableado, garantizando el volumen de aire necesario para la correcta disipación térmica pasiva del equipo de cómputo frente a variaciones meteorológicas y protegiéndolo íntegramente de polvo y humedad.

3.8.6 Energización y Red (Switch PoE y Cableado UTP)

Dado que las dos cámaras Dahua ITC413 especificadas para este diseño operan bajo el estándar PoE (*Power over Ethernet*), se hace indispensable incorporar un Switch administrable PoE Gigabit (modelo DH-CS4006-4GT-60) y cableado UTP Cat6 para exterior en el presupuesto del nodo de borde. Cada cámara LPR,

al activar sus iluminadores nocturnos a máxima potencia, exige un consumo pico cercano a los 20W. La selección de este switch en particular se fundamenta en su capacidad de suministro (*Power Budget* de 60W), lo cual otorga un margen de seguridad holgado frente al consumo combinado de 40W de la óptica, previniendo apagones por sobrecarga. Asimismo, sus puertos Gigabit (1000 Mbps) aseguran que los flujos de video de alta resolución se transmitan hacia la NVIDIA Jetson sin cuellos de botella en la red local.

Respecto a la longitud del tendido de red, la topología física exige una canalización en tubería conduit de PVC subterránea desde el muro perimetral hasta el pedestal metálico. Según el levantamiento topográfico satelital (ver Figura 4), al reubicar el pedestal hacia el costado derecho del portón para evitar cualquier interrupción con la disposición del estacionamiento y el acceso vehicular, la trayectoria proyectada bordea los 9,3 metros. A modo de resguardo, considerando además la subida del cableado por el interior del poste de 3 metros, el diseño contempla la adquisición de 30 metros totales de cable UTP Cat6 100 % cobre para exterior (15 metros independientes por cada cámara). La inclusión de esta infraestructura pasiva y el switch permite transmitir simultáneamente los datos y la energía hacia las cámaras, simplificando la topología y centralizando la alimentación en la red eléctrica de 220V del gabinete, evitando instalar tomacorrientes expuestos en la calle.

3.8.7 Estructura Metálica y Posicionamiento Óptico

Respecto al anclaje y montaje físico, el levantamiento en terreno del pórtico (Campus Ñuñoa) evidenció que la infraestructura preexistente consta de una reja perimetral de barrotes metálicos y un área interior de estacionamiento con superficie de gravilla. Fijar equipamiento óptico directamente sobre esta reja es inviable por la oclusión visual ineludible de los barrotes, la vibración estructural del portón corredero, y el altísimo riesgo de vandalismo hacia el exterior de la calle. Por consiguiente, el diseño estipula la instalación de un único **pedestal metálico cónico de 3 metros de altura** posicionado estratégicamente por *dentro* del campus.

Aunque el poste posee una altura estructural de 3 metros, las cámaras LPR




Figura 4. Levantamiento espacial de la distancia entre el muro perimetral (ubicación del gabinete) y el área de instalación del pedestal (9,27 m).

se instalarán mediante abrazaderas a una altura media (aprox. 1.2 a 1.5 metros) para garantizar un ángulo de captura óptimo hacia las patentes. Para habilitar una línea de visión despejada a esta altura, se contempla una intervención física consistente en el corte de un recuadro de 20x20 cm en los barrotes de la reja, a modo de “ventana óptica”.

3.8.8 Obra Civil y Canalización Subterránea

Para asegurar la estabilidad física de esta estructura, el diseño de la obra civil incluye el despeje de la gravilla y el fraguado de un dado de fundación utilizando **hormigón preparado estructural de grado H20**, el cual fijará firmemente la placa base del pedestal mediante pernos expansivos. Para resolver la conectividad de datos y energía desde el gabinete perimetral, se tenderá una tubería conduit de PVC subterránea. La integridad de esta canalización se garantiza sellando todas sus uniones con adhesivo especial para PVC para prevenir filtraciones de humedad freática, empleando curvas de 90° y coplas que otorgan flexibilidad para sortear obstáculos (raíces o rocas) durante la excavación.

La salida de los cables desde el gabinete metálico hacia el exterior se realiza por su cara inferior utilizando un terminal plástico de PVC con contratuerca, asegurando el tubo al chasis sin vulnerar su estanqueidad IP65. Finalmente, la tubería PVC viaja bajo la gravilla y queda ahogada en el centro del dado de hormigón, desembocando directamente en el interior hueco del poste. Esta topología unificada permite montar ambas cámaras (entrada y salida) espaldas con espaldas en un mismo pedestal blindado, aislando la óptica de vibraciones y ocultando el 100 % del cableado a la vista.

CAPÍTULO 4

PLAN DE VALIDACIÓN Y PRUEBAS

Considerando que el presente documento corresponde a la fase de diseño arquitectónico y estado del arte (Trabajo de Título I), este capítulo tiene como objetivo establecer de forma rigurosa la metodología, las métricas y los escenarios de prueba que regirán el desarrollo empírico del sistema durante el Trabajo de Título II.

El propósito de este plan es definir un marco de evaluación objetivo que permita comprobar si el prototipo construido cumple satisfactoriamente con los tiempos de respuesta y los niveles de precisión exigidos para un entorno de control de acceso vehicular institucional.

4.1 Metodología de Validación

La validación del sistema se llevará a cabo simulando las condiciones reales de operación en un entorno controlado. Para ello, el prototipo del Nodo de Borde se ejecutará localmente procesando secuencias de video pregrabadas que simulen el pórtico de acceso de la universidad, mientras que el Nodo Central operará levantando los servicios de API y base de datos de forma concurrente.

Se recopilará un conjunto de datos (dataset) de prueba compuesto por imágenes y videos de vehículos transitando bajo diferentes condiciones de iluminación (día, tarde, noche) y portando los distintos estándares vigentes de placas patentes chilenas:

- Formato clásico (1985): Dos letras y cuatro números (ej. AA-11-22).
- Formato estándar (2007): Cuatro letras y dos números (ej. BBCC-11).
- Nuevo formato (Transición): Cinco letras y un número (ej. BBCCC-1).

4.2 Métricas de Evaluación de Inteligencia Artificial

El desempeño del pipeline de inferencia local será el factor más crítico a medir. Para cuantificar la viabilidad técnica del modelo propuesto (YOLOv12s acoplado con EasyOCR), se proyecta recolectar las siguientes métricas durante la fase de Trabajo de Título II:

Tabla 1. Métricas proyectadas para la evaluación del modelo de IA.

Métrica	Descripción y Objetivo
Mean Average Precision (mAP)	Evaluará la exactitud del modelo YOLOv12s al momento de detectar y generar la caja delimitadora (bounding box) sobre la patente en el frame del video.
Precisión de Lectura OCR (Accuracy)	Porcentaje de caracteres correctamente digitalizados por EasyOCR respecto al texto real de la patente, abarcando los distintos formatos chilenos.
Tasa de Falsos Positivos	Medición de cuántas veces el sistema confunde otro texto del entorno (letreros, marcas de auto) con una placa patente.

4.3 Métricas de Rendimiento del Sistema

Para garantizar que la solución pueda operar en "tiempo real" sin generar cuellos de botella en el acceso vehicular, se someterá el prototipo a pruebas de rendimiento tecnológico, capturando los siguientes indicadores:

- **Latencia de Inferencia (Milisegundos):** Tiempo total que toma el pipeline local desde que extrae un cuadro (frame) de video hasta que la patente es leída y validada en la base de datos SQLite local.
- **Cuadros por Segundo (FPS):** Tasa de refresco que logra sostener el Nodo de Borde al procesar el video de forma continua.
- **Tiempos de Respuesta API (FastAPI):** Latencia de las peticiones HTTP al momento de realizar la sincronización asíncrona de los registros de acceso hacia el Nodo Central, validando que el servidor pueda manejar ráfagas de datos sin bloqueos.

CONCLUSIONES

Cumplimiento de Objetivos

[Evalúa críticamente cómo se alcanzaron los objetivos propuestos (tanto el general como los específicos) y qué resultados concretos respaldan este cumplimiento.]

Aportes y Contribuciones

[Describe el valor agregado de tu trabajo. ¿Qué aporta a la disciplina, a la institución, a la empresa (si aplica) o al estado del arte?]

Limitaciones de la Solución

[Describe con honestidad técnica las restricciones y limitaciones de tu desarrollo o de tu investigación (por ejemplo, dependencias tecnológicas, falta de datos, limitaciones de rendimiento, etc.).]

Trabajos Futuros

[Propón sugerencias, recomendaciones o nuevas líneas de trabajo, mejoras de software y extensiones de la investigación que quedaron fuera del alcance de este proyecto pero que son viables para continuarse en el futuro.]

BIBLIOGRAFÍA

- Abdul-Sattar, N. M., & Al Azzo, F. (2026). (PDF) Real-Time License Plate Recognition Using YOLOv10 and OCR Integration for Autonomous Traffic Monitoring and Surveillance Systems. *ResearchGate*. <https://doi.org/10.56286/vbsxyx52>
- Ammar, A., Koubaa, A., Boulila, W., Benjdira, B., & Alhabashi, Y. (2023). A Multi-Stage Deep-Learning-Based Vehicle and License Plate Recognition System with Real-Time Edge Inference. *Sensors*, 23(4), 2120. <https://doi.org/10.3390/s23042120>
- Athilakshmi, R., Khatoria, R., & Srinivasan, S. (2023). Automatic Number Plate Detection Using Deep Learning Techniques. *Recent Trends in Data Science and Its Applications*, 130-135. <https://doi.org/10.13052/rp-9788770040723.026>
- Biblioteca del Congreso Nacional de Chile. (1999, agosto). Ley 19.628 sobre Protección de la Vida Privada.
- Buleu, B., Robu, R., & Filip, I. (2025). A Deep Learning-Based System for Automatic License Plate Recognition Using YOLOv12 and PaddleOCR. *Applied Sciences*, 15(14), 7833. <https://doi.org/10.3390/app15147833>
- Gobierno de Chile. (s.f.). ¿Cómo serán y cuándo parten las nuevas patentes de vehículos en Chile? - Gob.cl.
- Kumar, P., Tyagi, D., Chauhan, G., Sharma, H., & Rawat, M. (2026). Automatic Number Plate Detection Using OCR. *International Journal of Drug Delivery Technology*, 16(34s). <https://doi.org/10.25258/ijddt.16.34s.60>
- Kuyunsa, A. M., Mbayandjambe, A. M., Awoopeur, V., Nkwimi, G. B., Byaombe, D. M., Kutuka, X. F., Nguemdjom, D. K. T., & Kandolo, H. (2025). Deep Learning-Enhanced Automatic License Plate Recognition: A CNN-Based Framework for Real-Time Traffic Management Systems. *Revue Internationale de la Recherche Scientifique (Revue-IRS)*, 3(3), 2930-2942. <https://doi.org/10.5281/zenodo.15657392>
- Laroca, R., Estevam, V., Moreira, G. J. P., Minetto, R., & Menotti, D. (2025). Advancing Multinational License Plate Recognition Through Synthetic and Real Data Fusion: A Comprehensive Evaluation [Comment: IET Intelligent

- Transport Systems, vol. 19, no. 1, p. e70086, 2025]. *IET Intelligent Transport Systems*, 19(1), e70086. <https://doi.org/10.1049/itr2.70086>
- Meesad, P., & Thumthong, W. (2025). Advanced Deep Learning Techniques for Automated License Plate Recognition. *Scientific Reports*, 15, 41194. <https://doi.org/10.1038/s41598-025-24967-9>
- Mobeen, M. M. (2026, junio). Real-Time Automatic License Plate Recognition Using YOLOv8, SORT Tracking, and Temporal Data Interpolation [Comment: 7 Pages, For Accessing code:<https://github.com/mobeen-pmo/Automatic-License-Plate-Recognition>]. <https://doi.org/10.48550/arXiv.2606.04684>
- Oluwaseyi, O., Iheagwara, S., Lakan, N., & Akanbi, A. (2025). A Comparative Analysis of YOLOv5, YOLOv8, and YOLOv10 for Balancing Accuracy and Speed for Real-Time Vehicle Detection. *Nature Journal of Emerging Sciences Technologies and Innovations*, 3, 117-130. <https://doi.org/10.65752/wb2sep51>
- Schirmacher, F., Lorch, B., Maier, A., & Riess, C. (2023, febrero). Benchmarking Probabilistic Deep Learning Methods for License Plate Recognition. <https://doi.org/10.48550/arXiv.2302.01427>
- Sonnara, F., Chihaoui, H., & Filali, F. (2025). Efficient Real-Time License Plate Recognition Using Deep Learning on Edge Devices. *Journal of Real-Time Image Processing*, 22. <https://doi.org/10.1007/s11554-025-01738-3>
- Suharto, R. N., Zajuli Al Faroby, M. H., & Setiawan, Y. (2025). Comparative Evaluation of YOLO-based Models for Indonesian License Plate Detection and Recognition with EASY OCR. *Procedia Computer Science*, 269, 943-952. <https://doi.org/10.1016/j.procs.2025.09.037>
- Swati, S., Kawa, S. D., Kamble, S., Desai, D., Karelia, P. H., & Engineer, P. (2024). An Efficient Deep Learning Based License Plate Recognition for Smart Cities. *ELCVIA Electronic Letters on Computer Vision and Image Analysis*, 23(2), 50-64. <https://doi.org/10.5565/rev/elcvia.1917>
- Ultralytics. (2025a, enero). YOLOv10 vs YOLOv8 Comparison.
- Ultralytics. (2025b, enero). YOLOv8 vs YOLOv10 Comparison.
- Vargoorani, Z. E., & Suen, C. Y. (2024). License Plate Detection and Character Recognition Using Deep Learning and Font Evaluation [Comment: 12 pages, 5 figures. This is the pre-Springer final accepted version. The final version is published in Springer, Lecture Notes in Computer Science (LNCS), Volume

14731, 2024. Springer Version of Record]. https://doi.org/10.1007/978-3-031-71602-7_20

- Wijaya, V. F., & Soewito, B. (2024). Efficient License Plate Detection and Recognition with YOLOv7 and OCR. *International Journal of Intelligent Systems and Applications in Engineering*, 12(3), 1598-1605.
- Xiong, W., Cao, L., Yan, D., Jiang, Y., Zhang, G., Wang, Y., Huang, X., & Liu, L. (2026). License Plate Recognition Methodology in Complex Scenarios Based on CSCM-YOLOv8 and CSM-LPRNet. *PLOS One*, 21(1), e0339649. <https://doi.org/10.1371/journal.pone.0339649>
- Xu, L., Shang, Z., Chen, X., Zeng, T., Dai, W., & Zhao, J. (2026). Deep Learning Algorithms for License Plate Recognition: A Review. *Neural Networks*, 200, 108842. <https://doi.org/10.1016/j.neunet.2026.108842>
- Zherzdev, S., & Gruzdev, A. (2018, junio). LPRNet: License Plate Recognition via Deep Neural Networks. <https://doi.org/10.48550/arXiv.1806.10447>

GLOSARIO

API	<i>(Application Programming Interface)</i> : Interfaz de programación de aplicaciones. Conjunto de definiciones y protocolos para el desarrollo e integración de software.
CSS	<i>(Cascading Style Sheets)</i> : Hojas de estilo en cascada, utilizadas para definir la presentación visual de documentos estructurados en HTML o XML.
HTML	<i>(HyperText Markup Language)</i> : Lenguaje de marcado de hipertexto. Es el estándar para la estructura y contenido de las páginas web.
LaTeX	Sistema de preparación de documentos para la composición tipográfica de alta calidad, ampliamente utilizado en textos científicos y académicos.
REST	<i>(Representational State Transfer)</i> : Transferencia de estado representacional. Estilo arquitectónico para el diseño de servicios web.
UML	<i>(Unified Modeling Language)</i> : Lenguaje de modelado unificado. Estándar visual para especificar, construir y documentar sistemas de software.
UTEM	Universidad Tecnológica Metropolitana.

ANEXOS

ANEXO A

MANUAL DE INSTALACIÓN Y CONFIGURACIÓN

[Describe en este anexo el paso a paso para instalar, configurar y ejecutar tu solución tecnológica...]

A.1 Requisitos del sistema

[Especifica los requisitos mínimos y recomendados de hardware, sistema operativo, bases de datos y entornos de ejecución.]

A.2 Instrucciones de instalación y despliegue

[Describe detalladamente los comandos, configuraciones de variables de entorno y pasos necesarios para desplegar la solución.]

ANEXO B

RESPALDO DE COTIZACIONES DE HARDWARE

El presente anexo recopila las referencias comerciales directas de los componentes de hardware seleccionados para la Capa de Inteligencia del Nodo de Borde, detallados en la evaluación económica (Retrofit Tecnológico). Estas referencias respaldan el CAPEX proyectado en el estudio de factibilidad.

1. Equipos de Visión y Procesamiento

- **NVIDIA Jetson Orin Nano Developer Kit 8GB**
 - **Proveedor:** MCI Electronics
 - **Precio Est.:** \$800.000 CLP
 - **Enlace:** <https://mcielectronics.cl/shop/product/kit-de-desarrollo-nvidia-jetson-nano-orin/>
- **Cámara IP LPR Dahua ITC413 (x2)**
 - **Proveedor:** TiCam
 - **Precio Est.:** \$1.476.790 CLP
 - **Enlace:** <https://ticam.cl/camara-bullet-ip-4mp-poe-access-anpr-reconocimiento-de-patente-dhi-itc413-pw4d-iz1>
- **Módulo Relé Optoacoplado 5V 10A**
 - **Proveedor:** MechatronicStore
 - **Precio Est.:** \$2.300 CLP
 - **Enlace:** <https://www.mechatronicstore.cl/rele-5v-con-acoplamiento-optico/>

2. Equipos de Red y Energía

- **Gabinete Metálico 250x200x150 IP65**
 - **Proveedor:** Lexo Chile
 - **Precio Est.:** \$31.500 CLP

- **Enlace:** <https://lexo.cl/products/gabinete-metalico-1puerta-250x200x150-mm-ip65-lexo>
- **Switch PoE Gigabit 4 Puertos (DH-CS4006-4GT-60)**
 - **Proveedor:** SmartSecure
 - **Precio Est.:** \$55.835 CLP
 - **Enlace:** <https://smartsecure.cl/products/switch-dahua%C2%AE-administrable-4-puertos-poe-dh-cs4006-4gt-60>

3. Infraestructura, Montaje y Canalización

- **Pedestal Metálico CCTV 3m Cónico (Base 250x250)**
 - **Proveedor:** LK Distribuidor
 - **Precio Est.:** \$147.084 CLP
 - **Enlace:** <https://lk.cl/p/5959/>
- **Cable UTP Cat6 100 % Cobre Exterior (30m)**
 - **Proveedor:** TiCam
 - **Precio Est.:** \$23.220 CLP
 - **Enlace:** <https://ticam.cl/dahua-cable-utp-cat6-100-cobre-metro>
- **Tubo conduit C4 20 mm x 3 m (x4)**
 - **Proveedor:** Sodimac Constructor
 - **Precio Est.:** \$3.640 CLP
 - **Enlace:** <https://www.sodimac.cl/sodimac-cl/articulo/120658457/Tubo-conduit-C4-20-mm-x-3-m/120658458>
- **Curva 90° PVC conduit 20 mm (x6)**
 - **Proveedor:** Sodimac Constructor
 - **Precio Est.:** \$1.092 CLP
 - **Enlace:** <https://www.sodimac.cl/sodimac-cl/articulo/120406092/Curva-PVC-conduit-C-III-20-mm/120406093>
- **Pack 10 Copla PVC conduit 20 mm**
 - **Proveedor:** Sodimac Constructor
 - **Precio Est.:** \$946 CLP

- **Enlace:** <https://www.sodimac.cl/sodimac-cl/articulo/120522841/Pack-10-Copla-PVC-conduit-20-mm/120522842>
- **Terminal PVC Conduit 20mm con Tuerca (x1)**
 - **Proveedor:** Falabella
 - **Precio Est.:** \$490 CLP
 - **Enlace:** <https://www.falabella.com/falabella-cl/product/147232978/terminal-pvc-conduit-20mm-con-tuerca/147232979>
- **Adhesivo para PVC Vinilit 60cc**
 - **Proveedor:** Falabella
 - **Precio Est.:** \$1.230 CLP
 - **Enlace:** <https://www.falabella.com/falabella-cl/product/110312756/adhesivo-para-pvc-60-cc/110312760>
- **Hormigón Preparado H20 Topex 25 kg (x5 sacos para pedestal)**
 - **Proveedor:** Sodimac Constructor
 - **Precio Est.:** \$14.300 CLP
 - **Enlace:** <https://www.falabella.com/falabella-cl/product/110277134/hormigon-preparado-para-radieres-sobrelosas-pilares-25-kg/110277137?exp=sodimac>

ANEXO C

CÓDIGO FUENTE Y CONFIGURACIÓN RELEVANTE

[Puedes incluir listados de scripts de base de datos (SQL, NoSQL), archivos de configuración (Docker, variables de entorno, webpack, etc.) o fragmentos de código fuente que complementen el cuerpo de la obra.]