<u>Jean-luc.dekeyser@lifl.fr</u>

Version 2013

# ARCHITECTURE ÉVOLUÉE DES ORDINATEURS

## 12 semaines

cours	TD	TP
1 FPGA		
2 Langage de description	Carte nexys 3	ISE 1
3 VHDL synthetisable	vhdl structure du langage	ISE 2
4 Homade	vhdl synthese de fsm	ISE 3
5 Modèle d'exécution	Homade et son asm	Homade binaire post fixé et IO nexys3
6 Modèles mémoire distri + hierarhique	SIMD asm loop	Hmd fibo + asm + Tic
7 CC 5 questions bonus à 1 pt	MIMD SPMD + mem distribuée	Hmd RND, en asm + creation d'un Ip
8 Modèle de communication	mémoire cache	Hmd jeu rouletteavec switch led et btn
9 Modèle de routage	multi stage + batcher	TP 1 noté sur fibo et roulette
10 Pipe line	multi cast sur grille et muti stage	Hmd spmd 4 slave 1 btn / slave et 2 led / slave
11 Processeur embarqué, RISC	pipe line	TP2 noté sur spmd
12 Supercomputer	multi scalaire et dependance	
	Cray chainage + systolique	

#### Contrôle et notation

- Examen en janvier
- Une note de contrôle continue
  - 2 TP sur carte nexys 3 (/20) ou une contribution intégrée au processeur Homade (20/20)
  - Une interro un mardi ( 5 questions bonus 1 point)
- Règle du sup!

## LES FPGAS


#### Une alternative aux ASICs

(Application-Specific Integrated Circuit)

On qualifie les gros **ASIC** de <u>SoC</u> (*system-on-chip*, ou système sur <u>silicium</u>), lorsqu'ils intègrent processeur(s), interfaces, mémoires, etc.

http://en.wikipedia.org/wiki/Field-programmable\_gate\_array

### Position du problème



### Position du problème

L'intérêt des CLP (Circuit Logique Programmable) se justifie (depuis 30 ans) par :

Le coûts très important des ASICs


Le temps de développement d'un ASIC

Les performances faibles du logiciel


La non flexibilité des solutions ASIC

« Démocratisation » des FPGA


## Coût CLP/ASIC




## Temps de conception



## Les performances



# Démocratisation de la conception



### Intérêts propres aux CLPs

- prototypage
  - conception rapide de démonstrateurs
  - autonomie (pas de fondeur)
- Reprogrammation
  - maintenance in situ
- Performance de plus en plus proche des processeurs
  - 2 générations de retard sur le taux d'intégration

#### Comment faire des CLP ?


Un circuit classique contient :

- des portes logiques;
- des connections entre les portes logiques ;
- des éléments de mémorisation (registre et/ou mémoire);
- des entrées-sorties.
- une (ou des) horloges
- une structure hiérarchique

Le CLP doit donc avoir les mêmes fonctionnalités, avec la notion de « programmabilité ».

# Fonction logique simple : Réseau logique

Toute fonction logique booléenne peut s'exprimer sous forme canonique



= Réseau logique programmable


#### Mémoire

fonction logique 2 entrées :

$$f(A_1, A_0) = f(0, 0)\overline{A}_1\overline{A}_0 + f(0, 1)\overline{A}_1A_0 + f(1, 0)A_1\overline{A}_0 + f(1, 1)A_1A_0$$

mémoire 4 mots de 1 bit :


$$d = d_0 \overline{A}_I \overline{A}_0 + d_1 \overline{A}_I A_0 + d_2 A_I \overline{A}_0 + d_3 A_I A_0$$



- liaison non programmable
- liaison programmable

#### Mémoire

mémoire 16 mots de 2 bits => 2 fonctions logiques de 4 entrées




- liaison non programmable
- liaison programmable

#### LOOK UP TABLE (LUT)


Une mémoire contient la table de vérité d'une fonction logique :

Ex : Fonction F(a,b,c) = a xor b xor c




=> Mode de lecture différent du résultat

# Programmation des interconnections Par connexion ou non de deux fils



Par l'utilisation de multiplexeur





Le nombre de connexions

#### Gestion de la complexité


Pour les CLP complexes, il est possible de définir des niveaux de hiérarchie du matériel.

- => Au niveau des interconnections
- => Au niveau du regroupement de fonctions logiques

Il est aussi possible de diviser le circuit en fonctionnalités différentes :

- => Zone de mémoire RAM
- => Zone de CLP
- => Zone spécialisée


## Taxinomie des CLPs (PLD)





Les noms peuvent changer selon l'auteur, le fondeur ...

# Architecture gate-array (FPGA)




- Ensemble de cellules logiques disposées en matrice et séparées par des canaux de routage organisés en Rangées/Colonnes. A chaque intersection se trouve un commutateur.
- Le temps de propagation dépend du routage choisi pour réaliser l'interconnexion.

canaux de routage

cellule logique

#### Construction en blocs

- Fonctions logiques dans Lookup Table LUTs
- Multiplexers (selection 1 / N inputs)
- Flip-Flops. Registers. Clocked Storage elements.




**FPGA Fabric** 

**Logic Block** 


## Sur plusieurs blocs

 Connection de plusieurs blocs pour des fionctions logiques plus complexe




## Une logique avec horloge

- Flip Flops outputs. CLOCKED elements.
- Sequential Logic Functions (cf Combinational Logic LUTs)
- Pipelines. Synchronous Logic Design




#### Design Synchronous Logic


- Un pipeline de fonction logique
- Des registres mémorisent les résultats




## routage dans un FPGA



# routage dans un FPGA





grande adaptabilité du routage

#### Comment choisir un FPGA ?

#### Caractéristiques techniques du FPGA

- Performances (complexité, vitesse, conso.)
- Nombre E/S et interface
- Tension d'alimentation
- Boitié

Qualité des softs associés au FPGA (CAO et IP)

Technique de programmation


Technique de debug et de test

Critères économiques

- prix, disponibilité
- pérennité et flexibilité de la famille.


### CAO pour conception de CLP

Très similaires à celle des circuits VLSI:



#### placement routage

Chaque vendeur de CLP fournit son outil de P/R dédié



#### La qualité des outils

- Les FPGAs deviennent très complexes et très flexibles.
  - => L'optimisation du P/R devient très complexe
  - => Logiciels performants
- Or les logiciels de CAO pour les CLPs manquent de maturités :
  - => très lents (24 h pour un placement routage)
  - => peu stables (machine à rebouter)
  - => peu efficaces et non déterministes :
    - a) temps de propagation trop long
    - b) en échec (pas de solution trouvée).
      - =>il faut alors guider « à la main » le placement

### Synthèse sur FPGA

Pour optimiser la synthèse, il faut la guider :

- => Directive global de compilation : Effort d'optimisation, critères de synthèse
- => Directive locale de compilation dans le texte
  -- « mot clef » « directive compilation »
- => Directive hiérarchique de compilation tel bloc, telle méthode (insertion libre de registres, méthode A).
- => Utilisation d'opérateurs « optimisés par le fondeur » appels de macro-blocs additionneurs, multiplieurs,... paramétrables

PROBLEME : Le code VHDL devient spécifique au FPGA

#### Placement sur FPGA

#### Problème NP-complet qui conditionne :

- la possibilité de trouver une solution de routage
- le chemin critique

#### Solution:

- Indiquer « à la main » le placement des blocs dans le floor plan.
- Placement routage incrémental

Assignation manuelle ou automatique des PAD E/S sur les entrées/sorties du composant VHDL.

### Intellectual Property (IP)

La qualité d'une CLPs dépend aussi des IPs disponibles pour accélérer la conception (de même que la qualité d'un système d'exploitation dépend des logiciels existant).

- Les structures matérielles deviennent du consommable
- Achat ou location d'un design paramétrable
- Licence ou royalties
- Développement et échange d'IP grâce aux langages standards

## IP MegaStore: Search Engine

#### www.altera.com/IPmegastore



## The Portfolio (XILINX, ALTERA)

Communications		
ADPCM (u-law, a-law)		
ATM Controller		

Cell Delineation

**CRC** 

Ethernet MAC (10/100/Gigabit)

**HDLC Protocol Core** 

**IMA Controller** 

Intermediate Data Rate Framer/DeFramer

**Multi-Channel ATM TC** 

**Packet Over SONET Controller** 

**Rank Order Filter** 

**Speedbridge** 

**Telephony Tone Generator** 

**Utopia Level II/III Master** and Slave

**Bus Interface** 

**CAN Bus** 

**IIC Slave** 

**IIC Master** 

**IEEE 1394** 

**PCI Target** 

**PCI Master/Target** 

**PCI-X Master/Target** 

**PowerPC Bus Arbiter** 

**PowerPC Bus Master** 

**PowerPC Bus Slave** 

**USB Function Controller** 

**USB Host Controller** 

**Digital Signal Processing** 

**Adaptive Filter** 

**Binary Pattern Correlator** 

**Biorthogonal Wavelet Filter** 

**Complex Multiplier Mixer** 

**CSC** 

**Decimating Filter** 

**Digital Modulator** 

**Discrete Cosine Transform** 

Early/Late Gate Symbol

FFT

**FIR Compiler** 

**FIR Filter Library** 

**Floating Point Adder/Divider** 

**IIR Compiler** 

**Image Processing Library** 

**Integer Divider** 

**NCO** 

**Reed Solomon Compiler** 

**Square Root Operator** 

Symbol Interleaver/Deinterleaver

Viterbi Decoder

**Processor, Peripheral** 

**2910** 

49410

**6402 UART** 

6850 UART

16450/550 UARTs

**8251 UART** 

8237 DMA Controller

**8255 Peripheral Interface** 

**8259 Interrupt Controller** 

8254 Timer/Counter

8051

8052

6502

**Z80** 

**Excalibur NIOS Processor** 

LX-4080R

**Xtensa 32-bit Processor** 

**SDRAM Controller** 

#### Critère économique

Coût du composant : évidemment...

Coût du développement : dépend de la culture de l'entreprise

- => Savoir faire
- => Réutilisation de code déjà existant
- => Existence ou non des logiciels de CAO (conditionne aussi le temps de développement)

#### Coût de maintenance :


=> extension de la famille FPGA : nouvelle génération de produit

#### L'environnement Xilinx


#### **Outils (Xilinx)**

Spartan-3 Starter Board


• ISE WebPack



#### La nexys 3



#### L'environnement ISE



#### Conception

#### **Etapes**

- Edition des sources
- Edition du fichier UCF : « User Constraints File »
  - Répartition des signaux de l'entité principale sur des pins
  - Contraintes de timing
  - IO Standards (LVTTL, LVCMOS33, LVCMOS25...)
- Synthèse et génération du fichier programme
- Génération de l'image EEPROM
- Flashage de l'EEPROM

# Le top Virtex 7

