

TECHNISCHE UNIVERSITÄT DRESDEN

FAKULTÄT INFORMATIK
INSTITUT FÜR SYSTEMARCHITEKTUR
PROFESSUR FÜR DATENBANKEN
PROF. DR.-ING. WOLFGANG LEHNER
PROF. APL. DR.-ING. DIRK HABICH

Diplomarbeit

zur Erlangung des akademischen Grades
Diplom-Informatiker

Aktive cache-bewusste Hardware-Adaption: Eine Cache-Engine für Trie-basierte Indexstrukturen

Benjamin-Elias Probst
(Geboren am 11. April 1996 in Potsdam)

Hochschullehrer: apl. Prof. Dr.-Ing. Dirk Habich
Betreuer: apl. Prof. Dr.-Ing. Dirk Habich, Dr.-Ing. Alexander Krause

Dresden, 25. September 2026

Aufgabenstellung

Aktive cache-bewusste Hardware-Adaption:

Eine Cache-Engine für Trie-basierte Indexstrukturen

Kontext und Motivation

Suchalgorithmen und Indexstrukturen sind ein Kernbaustein moderner In-Memory-Datenbanksysteme. Die Professur für Datenbanken an der TU Dresden adressiert die hardware-nahe Optimierung solcher Systeme. Seit der Einführung des Adaptive Radix Tree wurde eine Vielzahl cache-bewusster Techniken und verwandter Algorithmenfamilien vorgeschlagen — von Knoten-Layout über Prefetching und Succinct-Repräsentationen bis zur Allokation —, doch nutzt fast jede Veröffentlichung eigene Datenstrukturen, verschiedene Lastprofile und inkonsistente Messmethodik. Ergebnisse sind dadurch über Veröffentlichungen hinweg schwer vergleichbar. Zuletzt sind die Gewichtungen über Verbesserungen einzelner Algorithmus-Bestandteile derzeit nicht trennbar.

Problemstellung

Suchverfahren — von ausgewogenen Suchbäumen (B-/B⁺-Bäume) über Tries und Radix-Bäume bis zu spezialisierten, eigenentwickelten Konstrukten — spannen einen großen, aber konzeptionell einheitlichen, *Entwurfsraum* (*design space*) auf: Bereits eine zwei- bzw. dreikomponentige Datenstruktur erlaubt astronomisch viele Entwürfe, und ein konkreter Algorithmus ist ein einzelner Punkt in diesem Raum, beschrieben durch viele einzelne Entwurfsentscheidungen — wie Knoten, Verweise und Daten repräsentiert, durchlaufen, im Speicher angeordnet, und alloziert werden [IZA⁺18, IZH⁺18]. Cache-line-bewusstes Verhalten entsteht dabei nicht an einer einzelnen dieser Stellen, sondern an *vielen verschiedenen strukturellen Stellen* eines Algorithmus bzw. dessen Speicherverwaltung und aus dem Zusammenspiel multipler konzeptioneller Schichten eines Algorithmus. Der Stand der Technik umfasst zahlreiche ausgereifte Verfahren, doch optimiert jedes nur einzelne dieser Stellen und belegt seinen Nutzen in einer eigenen Messumgebung, was den Fortschritt über die Verfahren hinweg schwer vergleichbar macht. Es fehlt ein gemeinsames, generisches Konzept und **Prinzip**, das cache-line-bewusstes Verhalten, neben anderen Messschwerpunkten, an den verschiedenen Stellen eines Suchalgorithmus — austauschbar, systematisch und fair — messen und auswerten kann.

Zielsetzung

Ziel der Arbeit ist es, ein solches Prinzip (ein Rahmenwerk) zu finden, zu entwerfen und prototypisch als Experimentier-Framework umzusetzen, das mit Konzentrationspunkt auf eine dynamische Zusammensetzung der verteilten Algorithmus-Konzepte: (i) cache-bewusste Suchalgorithmen in austauschbare Entwurfsbestandteile zerlegt, (ii) Algorithmen des Standes der Technik als explizite Konfigurationen (Punkte im Entwurfsraum) rekonstruiert, (iii) cache-line-bewusstes Verhalten sowohl an den einzelnen direkt und indirekt betroffenen Stellen als auch für den gesamten Algorithmus auf gemeinsamer CPU-only-Basis misst und auswertet und (iv) auf Basis der feingliedrigen Messergebnisse den besten Gesamtalgorithmus als eigenständige Binary hinter einem einheitlichen Suchalgorithmus-Interface ausliefert. Als Prüfling für die testweise Eingliederung einer neuen Technologie in den Stand der Technik trägt die Arbeit PRT-ART bei (einen Probst-Redirect-Tree-/ART-Hybriden), der als konzeptionell neuartiger Suchalgorithmus untersucht wird, allerdings nur einige neue Aspekte innerhalb der Klassifizierung von Suchalgorithmen liefert und keinen vollständigen Algorithmus.

Die hier geforderte Trennbarkeit der einzelnen Algorithmus-Bestandteile ist in der vorliegenden Arbeit konstruktiv herzustellen und messbar zu machen.

Teilaufgaben

1. Systematische Erfassung der allgemeinen Entwurfsbestandteile von Suchalgorithmen — insbesondere der cache-bewussten — und Identifikation der Stellen, an denen cache-line-bewusste und suchalgorithmus-spezifische Entscheidungen wirksam werden. Dazu zählt die systematische Untergliederung der Entwurfsbestandteile in Entwurfsebenen einer verallgemeinerten Algorithmus-Kategorisierung.

-
2. Rekonstruktion von Entwürfen des Stands der Technik — möglichst aus dem Originalcode der jeweiligen Veröffentlichung und Original Compiler Binary linking — (ART, HOT, Masstree, CoCotrie, START, B²-Tree, Wormhole, SuRF sowie weitere Verfahren) als explizite, vergleichbare Konfigurationen.
 3. Entwurf und Implementierung von PRT-ART als Prüfling mit mehreren eigenen Entwurfsbestandteilen, der gegen den erfassten Stand der Technik antritt.
 4. Erweiterung des Gesamtablaufs zu einer durchgehend deklarativ gesteuerten Kette: Diese beginnt mit einer XML-Beschreibung des Experiments, aus der für das betreffende System ein automatisierter, plattformbezogener System-Bau abgeleitet wird, der seinerseits alle erdenklichen Binary-Permutationen der Entwurfsbestandteile erzeugt. Deren Messergebnisse werden auf die beste gemessene System-Binary und System-Binary-Rekombination hin ausgewertet; eine finale Messung der einen Binary bzw. hybrider Binary-Rekombinationen erzeugt eine Auswertung über CSV-/xlsx-Dateien, die abschließend in LaTeX und Diagramme übersetzt wird. Dass deklarative Konfigurationsbeschreibungen den automatisierten Aufbau modularer Systemvarianten steuern, ist ein etabliertes Konstrukt [CE00, ABKS13].
 5. Aufbau einer reproduzierbaren Mess-Pipeline (Binary → CSV → LaTeX → Diagramm) mit profilbewusstem Workload-Routing aller im Stand der Technik gefundenen Workload-Frameworks über *alle* verfügbaren Workloads und Hardware-Counter-Erfassung.
 6. Systematische, möglichst vollständige Messung über die Konfigurationen in drei verpflichtenden Messreihen — (A) Prüfling gegen den Stand der Technik, (B) systematische Variation der Entwurfsentscheidungen, (C) Merge/Regression alter gegen neue Varianten —, wobei jede Reihe in drei Granularitäten erhoben wird: *Micro-Benchmarking* (jeder einzelne Entwurfsbestandteil wird — innerhalb der Suchalgorithmus-Hülle wie der Algorithmus-Kategorie-Hülle — in jeder gemeinsamen Interface-Funktion seiner Kategorie isoliert gegen Lastprofile gemessen; die Algorithmen der Kategorie werden je Interface-Funktion untereinander vergleichend ausgewertet, unter Einhaltung latenzbewusster Best Practices der Datenbankforschung), *Makro-Benchmarking* (die einzelnen Interface-Operationen des Suchalgorithmus als Ganzes — z. B. Einfügen, Punktsuche, Löschen — werden über die Interface-Funktionen der Algorithmus-Kategorie gegen Beispiellasten bzw. Test-Teilbereiche der Algorithmus-Bestandteile gemessen) und *Gesamt-Benchmarking* (etablierte YCSB-ähnliche Lastprofile und vergleichbare Frameworks über jede Rekombination der Entwurfsbestandteile).
 7. Auswertung, an welchen Stellen und in welchen Kombinationen cache-line-bewusste Entscheidungen für welche datentyp-spezifischen Lastmuster vorteilhaft oder nachteilig sind — ermittelt aus der Rangbildung über die drei Benchmarking-Granularitäten und aufbereitet als auswertbare Diagramme und Tabellen.
 8. Automatisierung der Systemerkennung und Binary-Auswahl des optimalsten cache-line aware Algorithmus, anhand von empirisch belegten Messwerten, zusammen mit einer anhand der Messwerte dynamisch gesteuerten cache-line aware Anpassung des Algorithmus-Verhaltens als statische heuristische System-Richtlinie für das Algorithmusverhalten unter verschiedenen Lasten und Operationen. Diese sogenannte Extraktion soll als XML-Lastprofil-Ergebnis für die testende Umgebung für einen Gesamtalgorithmus unter Referenz verschiedener angewendeter Lastprofile abgelegt werden, sie ist für jeden Architekturfokus wiederverwendbar, um automatisch Heuristiken zu erstellen.

Methodik und Evaluation

Die Evaluation umfasst neben dem CPU-only-Kern auch SIMD- und nebenläufige Multi-Threading-Pfade und vergleicht die Konfigurationen gegen etablierte Baselines, darunter eine nicht-baumartige

Hash-Tabelle (`flat_hash_map`) als Gegenprobe innerhalb derselben Gattung. Als Datengrundlage dienen reale String-Datensätze unterschiedlicher Charakteristik — etwa `url`, `dna`, `protein`, `xml`, `tpcds-id` und `trec-terms` — unter variierten Datenvolumina, Keylängen, Präfixüberlappungen, lokaler Dichte, Skew, Treffer-/Fehlerquoten und Value-Größen. Gemessen werden Exact-/Prefix-Lookup, Prefix-Enumeration, Einfügen/Aktualisieren/Löschen unter allen Varianten der C++ standard-Interfaces bekannter `std::map` und `std::vector` Container-Hüllen, p50/p95/p99-Latenz, Durchsatz, Bytes pro Key sowie Hardwarezähler (Cycles, Instructions, L1/L2/LLC- und dTLB-Misses, Branch-Mispredictions). Zunächst wird das Single-Thread-Verhalten untersucht, danach folgen leseparallele Multi-Thread-Szenarien.

Faire Vergleichbarkeit wird durch feste Regeln gesichert: ein gemeinsamer Minimalmodus (Common-Denominator) wird vom PRT-ART-Native-Modus getrennt, alle Verfahren erhalten identische Schlüsselräume und Seeds, fehlende Fähigkeiten werden als N/A ausgewiesen statt verdeckt emuliert, und Compiler, Flags, ISA-Pfad, Allokator sowie Commit-Hash jeder Baseline werden protokolliert. Für die Reproduzierbarkeit wird jede Gesamt-Algorithmus-Konfiguration in mehreren getrennten Läufen vermessen, deren Streuung Teil der Aussage bleibt (Perzentile über HDR-Histogramme statt Mittelung); jeder Datensatz trägt eine Akte aus Quelle, Prüfsumme und Seed-Regel, um den Originalcode zweifelsfrei nachzuweisen.

Umfangsabgrenzung

Der Kernbeitrag ist CPU-fokussiert mit SIMD-Erweiterungen und Multi-Threading, beschränkt sich dabei aber auf leseparallele Verfahren mit serialisiertem Schreiben (multi-read, single-write). Die GPU liegt vorerst außerhalb des Umfangs (zukünftig erweiterbar); volle Schreibparallelität und eine Engine-/Optimierer-Integration sind optionale Erweiterungen. Alle Erweiterungen der Architekturen sind ihrerseits dynamische Erweiterungen gegen den CPU-Standard-Lauf und führen zu tieferen Mess-Permutationen mit multipler Laufzeit. Die systemoptimierte Binary lässt sich dabei wahlweise mit oder ohne Mess-Observer übersetzen — als Debug-, Mess- oder Release-Variante.

Selbstständigkeitserklärung

Hiermit erkläre ich, Benjamin-Elias Probst (Mat.-Nr. 4510512, geboren am 11. April 1996 in Potsdam), dass ich die von mir am heutigen Tag dem Prüfungsausschuss der Fakultät Informatik eingereichte Diplomarbeit zum Thema:

*Aktive cache-bewusste Hardware-Adaption:
Eine Cache-Engine für Trie-basierte Indexstrukturen*

vollkommen selbstständig verfasst und keine anderen als die angegebenen Quellen und Hilfsmittel benutzt sowie Zitate kenntlich gemacht habe.

Dresden, den 25. September 2026

Benjamin-Elias Probst
Mat.-Nr. 4510512

Kurzfassung

Suchalgorithmen und Indexstrukturen sind ein Kernbaustein moderner In-Memory-Datenbanken. Seit dem Adaptive Radix Tree wurde eine Vielzahl cache-bewusster Optimierungen vorgeschlagen—von Knoten-Layout über Prefetching und Succinct-Repräsentationen bis zur Allokation—, doch wurden sie nie in einem einzigen, fairen Messrahmen kombiniert und verglichen: Jede Veröffentlichung nutzt eigene Datenstrukturen, Lastprofile und Messmethodik, wodurch Ergebnisse über Veröffentlichungen hinweg schwer vergleichbar sind. Diese Arbeit stellt ein Cache-Engine-Framework vor, dessen Module auf Binärebene durch eine einzige, ABI-stabile C-Schnittstelle getrennt sind (je Modul genau ein exportiertes Lebewesen); dahinter liegt eine dreischichtige Abstraktion innerhalb der erzeugten Tier-Binary (CacheEngine → ExecutionEngine → SearchEngine), die die Such-API bereitstellt und vom Anatomie-Modell (Gattung, Lebewesen, Organe) abgegrenzt bleibt. Das Framework zerlegt cache-bewusste Suchalgorithmen mithilfe eines Planers und eines CacheEngineBuilder in austauschbare, verteilte (über den Code gestreute) Entwurfsentscheidungen eines großen Entwurfsraums (*design space*) [IZA⁺18, IZH⁺18] und setzt sie durch dynamische Zusammensetzung mittels Compile-Zeit-Permutation (keine Laufzeit-Adaption) wieder zusammen. Strukturell verschiedene Verfahren—von baumartigen Indizes (Tries, B⁺-Bäume) bis zu nicht-baumartigen Hash-Tabellen—werden als Punkte desselben Entwurfsraums hinter einem einheitlichen Interface ausgedrückt; nicht-baumartige Verfahren belegen dabei ein eingeschränktes Subset der Entwurfsentscheidungen. Algorithmen des Standes der Technik werden als explizite Konfigurationen (Punkte im Entwurfsraum) rekonstruiert und auf drei Granularitäten gemessen—einzelne Entwurfsentscheidungen, einzelne Interface-Operationen und ganze Algorithmen—unter bekannten Workload-Framework-Lastprofilen (YCSB und weitere, von diesem einen Framework integrierte Frameworks), wobei jedes Modul wahlweise mit oder ohne Mess-Observer für Debug, Messung oder Release gebaut werden kann. Als Prüfling trägt zu dieser Arbeit der PRT-ART bei, ein Probst-Redirect-Tree-/ART-Hybrid mit acht eigenen Bausteinschichten; ein Mess-Treiber mit profilbewusstem Workload-Routing bewertet ihn unter drei verpflichtenden Messreihen gegen dreißig rekonstruierte Stand-der-Technik-Verfahren (acht etablierte Referenzverfahren mit Bausteinen und weitere); Fernziel ist die Auslieferung der besten Rekombination als eigenständige Binary.

Inhaltsverzeichnis

1	Einleitung	5
1.1	Motivation	5
1.2	Problemstellung	5
1.3	Forschungsfragen	6
1.4	Zielsetzung und Beiträge	9
1.5	Aufbau der Arbeit	12
2	Suchbäume und Grundlagen	13
2.1	Konzept und Überblick über den Stand der Technik	13
2.2	Hardware: historische Anpassung an die Suchleistung	15
2.2.1	Cache-Organisation: Assoziativität, Fehlzugriffs-Klassen und Parallelität	16
2.2.2	Cache-line-orientierte Layout-Forschung	16
2.2.3	Prefetching	16
2.2.4	Hauptspeicher und Adressübersetzung: DRAM, NUMA und TLB	17
2.2.5	Schreibpfad, Ersetzung und Kohärenz	17
2.2.6	Cache-bewusste und cache-oblivious Datenstrukturen	18
2.3	Workloads und Benchmark-Konventionen	18
2.4	Software-Mittel und Zusammenführung zur Abstraktion	19
2.5	Heuristiken als Entscheidungsregeln	20
3	Konzepte eines cache-bewussten Mess-Systems	21
3.1	Problemstellung und Anforderungen an ein Mess-System	21
3.2	Stand der Technik als Achsen-Instanzen	22
3.3	Lösungskonzept: das Anatomie-Modell	29
3.3.1	Achsen-Komposition und die Lebewesen-Metapher	29
3.3.2	Das Drei-Ebenen-Modell und die vier Gattungen	30
3.3.3	Entwurfsmuster und Übersetzungszeit-Muster	32
3.3.4	Fünf Interface-Schichten: E4 bis E0	35
3.4	Das Mess-System	36
3.4.1	Die Dreiteilung: Mess-, System- und Organ-Achsen	37
3.4.2	Komplex-Achsen: die Ziel-ISA als feste Rekombination	39
3.4.3	Hardware-Erkennung als zweigeteilte Mess-Achse	40
3.4.4	Identitäts-Stempel: eine Zeile je Realm	41
3.4.5	Das Lager: Bestände unter Stempel-Schlüsseln	41
3.4.6	Subsysteme und die Kette von der XML zur Tier-Binary	42
3.5	PRT-ART als Demonstrator	44

3.6	Schärfung durch Heuristiken	45
3.6.1	Heuristik-Schleife und gelernte Lastprofile	45
3.6.2	Die vier Betriebsmodi des Builders	46
3.6.3	Messkurven-Typsystem, Filterkette und Messfehler-Erkennung	47
4	Implementierung und konkrete Algorithmusbestandteile	49
4.1	Vier-Repository-Architektur	49
4.2	PRT-ART im Detail	51
4.3	Achsen-Implementierung und Mess-System-Ebenen	52
4.3.1	Die eine Architektur im Code	53
4.3.2	Vom Profil zur Tier-Binary: Planer, Builder und Mess-Pipeline	55
4.4	Qualitätssicherung: Contract-Tests je Schicht	57
4.5	Realm-Wurzeln im Code: System- und Mess-Achsen	58
4.5.1	Muster-Register, Hybrid-Stufe und Lager	63
5	Evaluation	65
5.1	Methodik	65
5.1.1	Hypothesen und Messgrößen	65
5.1.2	Vollautomatische Experiment-Evaluation aus der XML	66
5.1.3	Workloads und Datensätze	66
5.1.4	Plattformen, Hersteller-Pfade und Regimes	67
5.1.5	Mess-Ebenen, Kollektoren und Zähler	68
5.1.6	Bau-Umfang und Optimierungsstufen	69
5.1.7	Fairness und Reproduzierbarkeit	69
5.1.8	Der heuristische Gegenbeweis als vierte Dimension	71
5.2	Ergebnisse und Analyse	73
5.2.1	Identität der Ergebnisse: Stempel, Lager, Mappe	73
5.2.2	Datenfluss von der Messung zum Manuskript	73
5.2.3	Messreihen und Verbund-Strategien	74
5.2.4	Vorliegende Messungen	74
5.2.5	Achsen-Sensitivitätsanalyse	74
5.2.6	Gültigkeit und Grenzen	75
5.2.7	Zusammenfassung der Evaluation	75
6	Fazit und Ausblick	77
6.1	Beantwortung der Forschungsfragen	77
6.2	Limitierungen	82
6.3	Ausblick	84
	Literaturverzeichnis	85
	Abbildungsverzeichnis	107
	Tabellenverzeichnis	113

A	Vollständige Messreihen	115
A.1	Kartesische Smoke-Messreihe (43 Permutationen, DLL-Messung)	117
A.2	Bias-Bruch-Matrix	118
A.3	Latenz-Surfaces je Schnittstellen-Funktion	121
A.4	Dreidimensionale Rohdaten-Ansicht	121
A.5	Arbeitsmengen-Sweep	123
A.6	Per-Achsen-Latenz-Attribution	123
A.6.1	Per-Achsen-Observer-Detail	124
A.7	Latenz-Verteilung	126
A.8	Referenzbezogene Auswertung	127
A.8.1	Verhältnis-Matrizen	128
A.8.2	Normalisierte Balken	130
A.9	Achsen-Austauschbarkeit	131
A.10	Limitierungen	132
B	Code-Struktur	135
C	Glossar	149
D	Bausteine-Matrix	163
D.1	T0 Suchalgorithmen-Achse T0 (Such-Strukturen und Such-Methoden)	164
D.2	T1 Cache-Speicher-Traversierung (Fanout-Lookup)	167
D.3	T2 Slot-zu-Offset-Mapping (Traversal-Sublayer)	168
D.4	T3 Pfadkompression	169
D.5	T4 Knotentypen (Node-Type-Achse)	170
D.6	T5 Speicher-Layout (Memory Layout)	172
D.7	T6 Allokator-Achse (T6)	173
D.8	T7 Prefetch-Strategie	176
D.9	T8 Nebenläufigkeits-Synchronisations-Achse (Concurrency Axis T8)	177
D.10	T9 Serialisierung (Kodierung und Kompression)	178
D.11	T10 Wert-Handle (Value-Handle)	179
D.12	T11 Index-Organisation	180
D.13	T12 I/O-Dispatch-Achse	182
D.14	T13 Migrations-Strategie-Achse	183
D.15	T14 Filter-Achse	185
D.16	T15 Pufferung Q1 (Operations-Puffer)	186
D.17	T16 Pufferung Q2 (Flush-Policy)	189
D.18	T17 Persistenz-Ziel (Persistence-Target)	190
D.19	Organ-Meta-Meta-Achse: Festplatten-E/A (disk_io)	190
D.20	System-Sphäre: Ziel-ISA (target_isa)	191
D.21	System-Sphäre: Betriebssystem (operating_system)	194
D.22	System-Sphäre: Erweiterungs-Hardware (external_utils)	195

D.23 System-Sphäre: Äußere Komplex-Klammer (<code>build_target_complex</code>) und Bau- Werkzeugkette (<code>build_toolchain</code>)	197
D.24 Mess-Sphäre: Mess-Kategorien (<code>measurement_category</code>)	199
D.25 Mess-Sphäre: Mess-Tooling/Collector (<code>collector</code>)	200
D.26 Mess-Sphäre: Telemetrie-Bausteine (konservierter Katalog)	200
D.27 Mess-Sphäre: Last-Rahmenwerk (<code>load_framework</code>) — Meta-Meta-Achse	202
D.28 A-Korpus Allokator-Korpus (A01–A23 sowie A24)	203
D.29 Achsen-Inventar aus den generierten Registries	206
D.30 Konservierte Entwürfe	206
D.30.1 Build-SIMD: Vektor-/Accelerator-Erweiterungs-Achse	206
D.30.2 Build-PG Seitentyp-Achse (PAGE-TYPE)	208
D.30.3 Build-HW — Plattform-Hardware-Strategie	209
E Architekturentscheidungen	211
F Vergleichsinterfaces: <code>std::map</code> und <code>std::vector</code>	221
F.1 <code>std::map</code> (geordnet-assoziativ)	222
F.2 <code>std::vector</code> (Sequenz)	225
F.3 Zusammengesetzte Funktionen und Konformitäts-Teilmenge	227

1 Einleitung

1.1 Motivation

Suchbäume und Indexstrukturen bilden das Fundament moderner datenintensiver Systeme — von In-Memory-Datenbanken über Dateisysteme bis zur Sprachverarbeitung. Zugleich werden Prozessoren von der Speicher-Hierarchie dominiert: nicht die Zahl der Operationen, sondern ihr Cache-Verhalten bestimmt die Laufzeit [HP19, Dre07, WM95]. Aus diesem Spannungsfeld erwächst die Leitfrage der Arbeit. Im Zentrum stehen dabei trie-basierte Indizes und cache-line-optimierte Verarbeitung. Seit dem Adaptive Radix Tree (ART) [LKN13] von 2013 hat sich die Forschung ausdifferenziert: Trie-Höhen-Optimierung (HOT [BZP⁺18]), hybride B⁺-Strukturen (Masstree [MKM12], B²-Baum [SSL⁺21]), hash-/trie-/B⁺-hybride geordnete Indizes (Wormhole [WNJ19]), succinct-Repräsentationen (CoCo-Trie [BFTV24], SuRF [ZLL⁺18]) und selbstoptimierende Ansätze (START [FJKN20]).

Parallel dazu ist ein eigener Forschungskorpus zu Cache-Bewusstheit, Prefetching und Allokationsstrategien entstanden: Cache-Sensitive Search Trees [RR99, RR00], cache-oblivious Layouts [FLPR99], Prefetching-B⁺-Bäume [CGM01] und hierarchisches Prefetching [ZGH⁺25] adressieren jeweils einen separat betrachteten Aspekt der Suchalgorithmus-Architektur. Weil so vieles davon auf cache-line-optimiertem Verhalten beruht, liegt eine Segmentierung der Suchalgorithmus-Bestandteile in *Achsen* nahe — eine rückwärtsgerichtete Abstraktion bekannter Bausteine in wiederverwendbare Module.

Diese Arbeit vollzieht diese Segmentierung mit einem Rahmenwerk, dessen Bausteine sich als austauschbare Entwurfsdimensionen eines großen Entwurfsraums (*design space*) auffassen lassen [IZA⁺18, IZH⁺18]. Strukturell verschiedene Suchverfahren — von baumartigen Indizes bis zu nicht-baumartigen Hash-Tabellen, samt Spezialeigenschaften wie Cache-Line-Bewusstheit — werden so als Punkte desselben Entwurfsraums vergleichbar; nicht-baumartige Verfahren belegen dabei eine eingeschränkte Teilmenge (*subset*) der Dimensionen über demselben Suchalgorithmus-Interface, als bildeten sie die einzige Verzweigung unterhalb der Wurzel. Als Prüfling für die Stand-der-Technik-Zugehörigkeit dient PRT-ART, ein Probst-Redirect-Tree-/ART-Hybrid und eine abstrakte, unvollständige Sammlung neuartiger Suchalgorithmus-Bestandteile.

1.2 Problemstellung

Cache-Bewusstheit ist in heutigen Suchstrukturen entweder fest verdrahtet oder ganz ignoriert; vor allem aber lässt sich nicht *trennen*, welche einzelne Entwurfsentscheidung welchem Lastmuster nützt — das *Trennbarkeits-Problem*, der rote Faden dieser Arbeit.

Bestehende cache-bewusste Index-Entwürfe optimieren ein oder wenige Aspekte isoliert und berichten Ergebnisse, die sich über Veröffentlichungen hinweg schwer vergleichen lassen, da jede Arbeit eigene Datenstrukturen, Workloads und Mess-Methodiken verwendet. Die Gewichtungen der Verbesserungen einzelner Algorithmus-Bestandteile bleiben dabei untrennbar: Ein gemeldeter Leistungsgewinn lässt sich

nicht eindeutig auf einen einzelnen Bestandteil (Seitentyp, Layout, Value-Ablage, Prefetching) zurückführen, weil die Bestandteile in den Original-Entwürfen verflochten bleiben. Es fehlt ein gemeinsamer Rahmen, der (i) solche Entwürfe in austauschbare Achsen zerlegt, (ii) publizierte Algorithmen als explizite Konfigurationen rekonstruiert und (iii) sowohl einzelne Achsen als auch ganze Algorithmen auf einer einheitlichen, fairen Basis vermessen kann.




Abbildung 1.1: Das Trennbarkeits-Problem: als Monolith bleibt unklar, welche Entwurfsentscheidung wirkt; erst die Zerlegung in orthogonale Achsen macht jeden Beitrag isoliert messbar.

1.3 Forschungsfragen

Aus der Aufgabenstellung und dem Ziel der Cache-Line-Optimierung ergeben sich — aufgrund der Allgegenwärtigkeit des Einflusses der Cache-Line-Einstellungen — eine Hauptfrage (FF0) und vier messbare Forschungsfragen (FF1–FF4); ergänzende Aspekte sind ihnen als vertiefende *Teilfragen* zugeordnet. Quer zu allen fünf Fragen liegt eine Kategorisierungs-Frage, die diese Arbeit als Begriffsprägung mitführt: Schon die Aufgabenstellung unterscheidet das Gemessene (die Entwurfsbestandteile des Algorithmus), die Plattform, auf der gebaut und gemessen wird, und das Messen selbst. Ob sich die Achsen des Entwurfsraums entlang dieser drei Belange sauber in *Organ-Achsen* (die austauschbaren Entwurfsbestandteile des Algorithmus), *System-Achsen* (die Belange der Bau- und Ziel-Plattform) und *Mess-Achsen* (die Belange des Messens selbst) trennen lassen — und wie eine solche Trennung zu bewerkstelligen ist, falls sie in einem Entwurf noch nicht vorhanden ist — wird in dieser Arbeit als Frage ausgelegt; die Teilfragen sind darum entlang dieser drei *Achsen-Kategorien* benannt. Der Ist-Stand dazu ist eindeutig: die Arbeit legt die Dreiteilung als drei getrennte Achsen-Register¹ an — ein Organ-Achsen-Register, ein System-Achsen-Register und ein Mess-Achsen-Register — und prüft ihre Tragfähigkeit; die Antworten entwickeln die Kapitel 3, 4 und 5. Jede Frage wird dabei an genau einer Stelle beantwortet: FF1 in Abschnitt 3.4.1 und Kapitel 4, FF2 in Abschnitt 3.4 und Kapitel 5 (FF2.d in Abschnitt 2.3 und Abschnitt 5.1.3), FF3 in Abschnitt 3.5 und Kapitel 5, FF4 in Abschnitt 4.5 und Abschnitt 4.3.2 (FF4.a); Kapitel 6 zieht die Bilanz je Haupt- und Teilfrage. Die Teilfragen tragen dazu die Kennungen FF0.E, FF1.a, FF1.b, FF2.a, FF2.b, FF2.c, FF2.d, FF3.a, FF3.b, FF4.a und FF4.E.

FF0 (Hauptfrage) Wie stark verbessern *aktive, messgetriebene*² cache-bewusste Entscheidungen — Seitentyp, Speicher-Layout, Value-Ablage und Prefetching — die Leistung trie-basierter Suchstrukturen gegenüber *passiven, statisch ausgelegten* Varianten auf unterschiedlichen CPU-Plattformen

¹Ein Achsen-Register ist das Verzeichnis der Achsen einer Kategorie samt der je Achse angebotenen Bausteine (im Code eine Registry).

²Messgetrieben heißt eine Entscheidung, die auf erhobenen Messwerten gründet und nicht auf festen Modellannahmen; statisch ausgelegt ist eine Variante, deren Entscheidung beim Entwurf fest vorgegeben wird.

(Hybrid-CPU, Sapphire Rapids)?³ *Erweiterung FF0.E (Achsen-Kategorien)*: Lässt sich ein gemessener Gewinn überhaupt eindeutig zuordnen — der Entwurfsentscheidung selbst (Organ), der Bau- und Ziel-Plattform (System) oder dem Mess-Aufbau (Mess) —, und welche Trennung der Achsen-Kategorien ist dafür nötig?

FF1 (Komposition) Wie lässt sich ein Suchalgorithmus-Entwurf kanonisch in orthogonale Achsen zerlegen und in einer Permutationsmatrix⁴ systematisieren, sodass die Stand-der-Technik-Verfahren möglichst aus ihrem Originalcode bias-frei als Profile rekonstruierbar und beliebig permutierbar werden? *Teilfrage FF1.a (Kategorien-Schnitt)*: Zerfällt die kanonische Zerlegung selbst entlang der drei Achsen-Kategorien — müssen Plattform- und Mess-Belange aus der Permutationsmatrix herausgehalten werden, damit die Zerlegung der Entwurfsbestandteile orthogonal bleibt —, und wie ist ein solcher Schnitt zu bewerkstelligen, falls er im Entwurf noch nicht angelegt ist? *Teilfrage FF1.b (Organ-Kopplungen und System-Variation)*: Welche wechselseitigen Abhängigkeiten zwischen Achsen (Knotentyp $\times$ SIMD $\times$ Pfadkompression)⁵ begrenzen die Isolation einzelner Achsen, und wie verhält sich dieselbe Organ-Belegung im Cache-Update- und Cache-Line-Füllverhalten (wie der Cache aktualisiert wird und wie vollständig die geladenen Cache-Lines genutzt werden), wenn allein die ISA-/SIMD-Achse (SSE2/AVX2/AVX-512, NEON/SVE2, RVV) variiert wird — soweit die jeweilige Zielpattform zum Bau freigegeben ist (Abschnitt 3.4.1)?

FF2 (Mess-Methodik) Wie muss eine reproduzierbare Mess-Pipeline mit Hardware-Zähler-Erhebung⁶ gestaltet sein, damit jede Achsen-Permutation fair (unter sonst gleichen Bedingungen, also gleicher Compiler- und Flag-Basis) in drei Messreihen — A (Prüfling vs. Stand der Technik), B (systematische Variation der Entwurfsentscheidungen) und C (Merge/Regression alt gegen neu) — über drei Granularitäten (Mikro-, Makro- und Gesamt-Benchmarking: einzelne Bestandteile, Interface-Operationen, ganze Algorithmen) gemessen wird, und unter welchen plattform-kalibrierten Kriterien (Schwellen, die je Maschinen-Signatur aus Messläufen auf der jeweiligen Plattform bestimmt werden) gilt eine Plattform als erfolgreich verifiziert? *Teilfrage FF2.a (Mess-Achsen)*: Müssen die Mess-Instrumente selbst — Zeitnahme, Zähler-Erhebung, Last-Erzeugung — als eigene Achsen geführt werden, die stets präsent sind, ohne je zu verändern, was gebaut und gemessen wird, und wie ist diese Trennung zu bewerkstelligen, falls sie noch nicht vorhanden ist? *Teilfrage FF2.b (Organ-Achsen)*: Wie lassen sich widersprüchliche Literaturbefunde zur optimalen Knoten-/Cache-Line-Größe (eine Cache-Line bei CSS/CSB⁺ [RR99, RR00] gegenüber sechzehn und mehr bei Hankins/Patel [HP03], dort Knoten von 512 Byte und größer bei 32-Byte-Cache-Lines, sowie

³Vermessene Flotte dieser Arbeit sind die drei registrierten Maschinen-Signaturen: prod1 (AMD Zen 5, Ryzen 9 9950X3D), prod2 (Intel Core i9-12900K, Alder Lake — eine Hybrid-CPU mit P- und E-Kernen) und ein ODROID-Board mit Intel-Gracemont-Kernen. Die Server-Plattform Sapphire Rapids (ZIH-Knoten Barnard, Xeon 8470) ist in der Plattform-Erkennung angelegt, aber nicht Teil der Messreihen (n/a).

⁴Kanonisch heißt die Zerlegung, wenn jede Achse einen festen Platz in einer verbindlichen Reihenfolge hat. Die Permutationsmatrix ist die Tabelle dieser Achsen mit ihren zulässigen Belegungen; jede Wahl genau einer Belegung je Achse ist eine Achsen-Permutation, und ein Profil ist die deklarative Beschreibung (als XML) eines Entwurfs durch seine Belegung dieser Achsen. Bias-frei heißt: ohne Verzerrung durch eine Nachimplementierung oder durch ungleiche Messbedingungen.

⁵SIMD (*single instruction, multiple data*) bezeichnet Befehle, die eine Operation auf mehrere Datenelemente zugleich anwenden; die Pfadkompression fasst in einem Trie Knotenfolgen ohne Verzweigung zu einem Knoten zusammen; die ISA (*instruction set architecture*) ist der Befehlssatz der Ziel-CPU, und SSE2/AVX2/AVX-512, NEON/SVE2 und RVV sind die SIMD-Erweiterungen der Befehlssätze x86, ARM und RISC-V.

⁶Die Mess-Pipeline ist die Kette aus Bau der Binaries, Messlauf und Auswertung; Hardware-Zähler sind die Leistungszähler der CPU (*Performance Monitoring Counter*, PMC), die Ereignisse wie Cache-Fehlzugriffe je Lauf zählen.

mehrere, per Prefetch gemeinsam geladene Cache-Lines je Knoten bei den Prefetching-B⁺-Bäumen von Chen, Gibbons und Mowry [CGM01]) durch achsen-isolierte, unter sonst gleichen Bedingungen permutierte Messung bias-frei nachmessen, statt sie aus inkompatiblen Original-Setups zu übernehmen? *Teilfrage FF2.c (Erweiterbarkeit)*: Wie erweiterbar ist eine solche Mess-Pipeline — wie gliedern sich neue Prüflinge und ihre Entwurfsbestandteile ein, wie werden sie abstrahiert, und ordnen sie sich bestehenden Gattungen⁷ zu, begründen sie neue Gattungen oder eine Mischform; auf welcher konzeptionellen Ebene sollte dieser Schnitt verlaufen? Zentral ist dabei: Was ist überhaupt eine Erweiterung des Systems, und wie wirkt sich das Hinzufügen oder Wegschneiden einzelner Entwurfsbestandteile — etwa derjenigen, die aus einer einzelnen Veröffentlichung stammen — auf das erreichbare Maß an Cache-Line-Bewusstheit des Gesamtsystems aus? Braucht es dafür einen Betriebsmodus, der die Entwurfsbestandteile eines wählbaren Referenzentwurfs aus der Literatur als geschlossene Achsenmenge isoliert anbietet, um genau diese eine Veröffentlichung — bei weiterhin freistehenden Mess- und System-Achsen — originalgetreu durchzumessen? *Teilfrage FF2.d (Workload-Stand der Technik)*: Welche Workloads gehören gerade für Suchalgorithmen zum Stand der Technik?

FF3 (Prüfling-Vergleich) Gewinnt der Prüfling PRT-ART gegenüber den acht Rang-1-Entwürfen im Stand der Technik (*State of the Art*, kurz SOTA; ART, HOT, Masstree, CoCo-Trie, START, B²-Baum, Wormhole, SuRF)⁸ und der Rang-2/3-SOTA *nicht* durch asymptotische Neuheit, sondern durch bessere Mikroarchitektur-Eigenschaften⁹ — höhere Cache-Line-Auslastung, weniger LLC- und dTLB-Misses, geringere Branch-Kosten, kleinere heiße Suchpfade (die häufig durchlaufenen Knotenfolgen) — bei Punktsuche, Prefix-Lookup (Suche nach einem Schlüssel-Präfix) und Prefix-Enumeration (Aufzählung aller Schlüssel zu einem Präfix), gemessen unter den drei Pflicht-Messreihen A (Prüfling vs. Stand der Technik), B (systematische Variation der Entwurfsentscheidungen) und C (Merge/Regression alt gegen neu)? *Teilfrage FF3.a (Organ-Achsen)*: Welche lokale Seitendarstellung (8-/16-Bit-Punktseite — die Direktindex-Seiten Array₂₅₆ und Array₆₅₅₃₅ — gegenüber der Kompaktseite — den Vektor-Seiten Vector⟨u8,u8⟩ und Vector⟨u16,u16⟩) ist je Verzweigungspunkt (je Knoten, an dem sich der Suchpfad verzweigt) am günstigsten, und nach welchen plattform-kalibrierten Umschaltregeln — einschließlich der Reihenfolge Array₂₅₆ → Array₆₅₅₃₅ → Vector⟨u8,u8⟩ → Vector⟨u16,u16⟩ je Belegungsdichte und Zugriffsart — soll adaptiv gewechselt werden? Der Prüfling schaltet derzeit nach festen Dichte-Schwellen von 25, 50 und 75 Prozent¹⁰ um (Abschnitt 3.5). *Teilfrage FF3.b (Compile-Time-Zwang)*: Erzwingen latenz-kritische Messungen, dass an sich zur Laufzeit wählbare Entscheidungen —

⁷Gattung heißt in dieser Arbeit die oberste Einteilung der Algorithmen nach ihrem nach außen sichtbaren Interface (etwa Map oder Container); jede Gattung trägt ihre eigenen Unterklassen mit festem Achsensatz.

⁸Die *Ränge* ordnen die Stand-der-Technik-Veröffentlichungen nach Zentralität für diese Arbeit: Rang-1 umfasst die zehn wichtigsten Kern-Arbeiten — darunter die acht eigenständigen Suchentwürfe sowie ARTSync (P08) [LABN16] und LOUDS (P09) [Jac89], die als Organe eingehen —, Rang-2 die cache-bewussten Layout- und B⁺-Vorarbeiten und Rang-3 die Prefetching-, Synchronisations- und TU-Dresden-Hardware-Arbeiten.

⁹Die Cache-Line-Auslastung ist der Anteil der genutzten Bytes einer geladenen Cache-Line; LLC ist der Last-Level-Cache, die letzte Cache-Stufe vor dem Hauptspeicher; der dTLB (*data translation lookaside buffer*) puffert Adressübersetzungen für Datenzugriffe; ein Miss ist ein Fehlzugriff, der die nächste, langsamere Stufe bemüht; Branch-Kosten sind die Kosten von Sprungbefehlen, vor allem falsch vorhergesagter Verzweigungen.

¹⁰Punktseite und Kompaktseite sind die zwei Seitenformen des PRT-ART-B⁺-Knotens: Die Punktseite adressiert Einträge direkt über ein Feld mit 8- oder 16-Bit-Index, die Kompaktseite hält sortierte Schlüssel-Wert-Vektoren. Die Dichte-Schwellen sind die Umschaltregeln des Prüflings zwischen den Seitendarstellungen; die im Glossar genannte Grenze bei 50 Prozent ist die Seitentyp-Grenze zwischen Punkt- und Kompaktseite, keine weitere Umschaltregel.

etwa solche adaptiven Umschaltregeln — bereits zur Übersetzungszeit als Anforderungen fixiert werden, sodass sich jede Achse in eine übersetzungszeit-fixierte Haupt-Achse und laufzeit-variable Unter-Achsen gliedert — eine Zuspitzung, die FF4 aufnimmt?

FF4 (Compile-Time vs. Laufzeit) Welche Achsen-Eigenschaften müssen zur Übersetzungszeit fixiert werden, um plattform-optimierte, provenienz-nachweisbare¹¹ Binaries je Permutation zu erzeugen, und welche können bzw. müssen zur Laufzeit gewählt werden (bit-codierte Binary-Identität je Permutation, laufzeit-adaptive Layout-Wahl), ohne die wissenschaftliche Vergleichbarkeit (gleiche Compiler- und Flag-Basis) zu verletzen? Wird es durch die Messung möglich, ISA+OS-optimierte Binaries für eine Suchalgorithmus-Rekombination zu erzeugen, deren heuristische Optimierung perfekt auf ihre Laufzeitumgebung zugeschnitten ist? *Teilfrage FF4.a (deklarative Kette)*: Lässt sich der gesamte Ablauf — vom plattformbezogenen Bau aller Binary-Permutationen der Entwurfsbestandteile über den Messlauf und die Auswahl der besten gemessenen Binary oder Binary-Rekombination bis zur Auswertung in CSV-/xlsx-Dateien, LaTeX und Diagrammen — durchgehend aus einer XML-Beschreibung des Experiments erzeugen, sodass ein Experiment vollständig und reproduzierbar durch seine Deklaration bestimmt ist? *Erweiterung FF4.E (System-Achsen)*: Verläuft die Grenze zwischen Übersetzungszeit und Laufzeit entlang der Achsen-Kategorien — gehören insbesondere die Plattform-Eigenschaften (ISA, Betriebssystem, Erweiterungs-Hardware wie GPU-, FPGA- oder NPU-Beschleuniger) als System-Belange in die Übersetzungszeit-Identität der Binary — also in ihren Fingerprint, ohne die Permutations-Identität zu verändern —, während Mess-Wahlen (die Belegungen der Mess-Achsen) laufzeit-variabel bleiben dürfen?

1.4 Zielsetzung und Beiträge

Die Zielsetzung folgt der Aufgabenstellung in vier Schritten: cache-bewusste Suchalgorithmen in austauschbare Entwurfsbestandteile zerlegen, Stand-der-Technik-Entwürfe als explizite Konfigurationen rekonstruieren, cache-line-bewusstes Verhalten sowohl je Bestandteil als auch für den ganzen Algorithmus auf gemeinsamer CPU-only-Basis messen und auswerten sowie den besten Gesamtalgorithmus nach einer autonomen Heuristik-Profil-Auswertung und Heuristik-Funktions-Modellierung als eigenständige Binary ausliefern. Der Code der Diplomarbeit ist dabei der *formale Konsument und Treiber* der Cache-Engine: Er lädt den Prüfling PRT-ART, kompiliert ihn per Metaprogrammierung gegen die Kernbestandteile der Cache-Engine, liefert ABI-stabile *Lebewesen* (Suchalgorithmus-Instanzen) aus und treibt sie über das Prüf-Dock — das Mess-Interface der Gattung (Kapitel 3) — zur Messung. Das zugrunde liegende Architekturmodell — die drei Ebenen (*Gattung* als äußeres Algorithmus-Interface, *Gattungs-Unterklasse* mit festem Achsen-Satz, im Code die Tier-Unterklasse *AnatomyGenus*, und die Achsen-Organe), die vier Subsysteme und die ABI-stabile Auslieferung der Suchalgorithmus-*Lebewesen* — entwickeln Kapitel 3 und Kapitel 4. Gemeint sind dabei die vier Träger-Subsysteme Mess-Treiber, *CacheEngineBuilder*, *CacheEngine* und Prüfling; davon zu unterscheiden sind die zwölf Stufen der Empfehlungs-Pipeline im

¹¹Provenienz-nachweisbar heißt: Die Herkunft einer Binary — welche Achsen-Belegung, welche Plattform und welche Werkzeugkette sie hervorgebracht haben — ist an der Binary selbst nachprüfbar. Dazu trägt jede Binary zwei Identitäten: die Binary-Identität je Permutation, also ihre Belegung der Organ-Achsen (im Code die *binary_id*, ein Pfad aus einem Segment je Achse mit umkehrbar eindeutiger Zahlencodierung), und die Übersetzungszeit-Identität, die zusätzlich Bau-Plattform, Werkzeugkette, Bau-Steuergrößen und Quellstand umfasst und als Fingerprint — ein Hash über alle bau-bestimmenden Glieder — in die Binary einkompiliert wird; die erste heißt auch Permutations-Identität.

Code. Das Konzept der Achsen-Architektur selbst ist aus einer Vorarbeit des Autors übernommen — dem Achsen-Konzept dieser Vorläufer-Implementierung UltiHash (zur Herkunft siehe Abschnitt 3.3.3) —, der Beitrag dieser Arbeit ist seine Übertragung auf cache-bewusste Suchstrukturen und seine mess-orientierte Realisierung. Die zentralen Beiträge sind:

- Eine ABI-stabile Modul-Schnittstelle: eine einheitliche C-Modulgrenze (`comdare_create_anatomy() → IAnatomyBase`) exportiert je Permutation genau ein Lebewesen; dahinter liegt eine dreischichtige Abstraktionskette — eine Vermittlungs-Fassade (`ICacheEngine`) über der Laufzeit-ABI-Schicht (`IAnatomyBase → IExecutionEngine`) über den Achsen-Organen. Die Abgrenzung des Suchmaschinen-Moduls ist konzeptionell festgelegt, als eigenes Modul aber nicht implementiert; sein Provider ist ausdrücklich zurückgestellt, und das Suchmaschinen-Modul ist als Topic-Namensraum innerhalb der Cache-Engine realisiert. Der Prüfling-Suchkern spezialisiert seine Hybrid-API variadisch nach Parameterzahl (1 Parameter $\Rightarrow$ `std::vector-API`; 2 Parameter $\Rightarrow$ `std::map-API`; $N > 2 \Rightarrow$ `std::map<K, std::tuple<V1...VN>>`), wie es die Aufgabenstellung über alle Varianten der bekannten `std::map`- und `std::vector`-Container-Hüllen fordert; die Cache-Engine stellt dazu die Gattungs-Aritäten ihrer Gattungs-Unterklassen bereit.
- Eine Achsen-Permutationsmatrix in dreigeteilter Ordnung: achtzehn Organ-Haupt-Achsen in fester Slot-Reihenfolge (T00–T17) bilden die Binary-Permutation; drei System-Haupt-Achsen — Ziel-ISA, Betriebssystem und Erweiterungs-Hardware — beschreiben die Bau- und Ziel-Plattform, wobei ihre Komplex-Klammer `build_target_complex` ausdrücklich keine vierte Haupt-Achse ist; und ein eigenständiger Mess-Achsen-Realm hält die Mess-Belange von beidem getrennt, denn weder System- noch Mess-Achsen gehen je in die Permutations-Identität der Binary ein. Eine optionale neunzehnte Organ-Achse für Festplatten-Ein-/Ausgabe, die nicht eine Belegung beschreibt, sondern beschreibt, wie andere Achsen beschrieben werden, tritt hinzu, sobald Festplatten-Ein-/Ausgabe in den Algorithmus-Entwurf eingebunden wird; sie stempelt im Klammer-Anhang der Organ-Zeile und bleibt außerhalb der Permutations-Identität. Umgesetzt ist die Matrix mit Boost.MP11-Compile-Time-Typlisten-Bausteinen — Laufzeit-Tags und `std::variant` sind in den Tier-Binaries als Grundsatz dieser Arbeit ausgeschlossen (`[[no-runtime-switch]]`) — samt Compile-Time-Fallback zwischen Prüfling-Stack und Stand-der-Technik-Stack, der sechzehn der achtzehn Achsen aus dem Cache-Engine-Rahmen übernimmt und zwei durch Prüfling-Slots ersetzt.
- Dreiunddreißig Stand-der-Technik-Profilen als persistierte XML-Konfigurationen (P01–P33): 30 Vollprofile eigenständiger Suchentwürfe — 8 Rang-1 und 22 Rang-2/3 — sowie 3 abstrakte Profile (OLC, LOUDS, VAMPIR), die nur seziert als Organe bzw. Mess-Technologie eingehen. Der `ExperimentDriver` überführt sie automatisch in vorkompilierte C++23-Module; der Profilsatz deckt damit alle 33 analysierten Veröffentlichungen ab. Der XML-Entwurf bildet mithilfe der Cache-Engine die einzelnen Algorithmus-Bestandteile zur Kompilierzeit tatsächlich ab und ist damit eine Compiler-Compiler-Bauanleitung in einem modellgetriebenen Optimierungs-Stack (*model-driven*) [Sch06]; dass deklarative Konfigurationsbeschreibungen den automatisierten Aufbau modularer Systemvarianten steuern, ist ein etabliertes Konstrukt [CE00, ABKS13].
- PRT-ART als Prüfling mit acht eigenen Bausteinschichten (4+1+2-Pool-Allokator, optimistisches Lock-Coupling mit reservierten Blöcken, MultiLevel-Layout, pfadorientiertes Prefetch,

DensityTracker, Hypothesen-Metriken H1/H2/H3, Inline/External/ChainRef-ValueHandles, Signaling-Bit-Serialisierung). Im Mess-Apparat meldet der Prüfling vier Prüfling-Slots an — Seitentyp (`page_type`, in der Cache-Engine die Achse `node_type`), Prefetch, Telemetrie und den ChainRef-Value-Handle — sowie ein Merge-Organ für die Pfadkompression, das die Cache-Engine-eigene Patricia-Strategie enthält; im codegen-fähigen Mess-Pfad wirken davon zwei (Prefetch und Value-Handle), während MultiLevel-Layout, Pool-Allokator und Serialisierung über den Cache-Engine-Standard laufen (Abschnitt 3.5). Die Telemetrie ist in der Cache-Engine eine System-Achse und kein Kompositions-Slot; der gleichnamige Prüfling-Slot ist ein verbleibender Bestand. Die OLC-Nebenläufigkeit ist eine Bausteinschicht des Prüflings, kein angemeldeter Slot. Zu beachten ist, dass die Slot-Nummern des Prüflings nicht der Slot-Reihenfolge T00–T17 der Cache-Engine folgen. Der Einsatz des Prüflings zeigt die Erweiterbarkeit des Systems am Beispiel — zur effizienten Weiterentwicklung neuartiger Ansätze im Umgang mit cache-aware Algorithmen und beschleunigter Suche.

- Ein Mess-Treiber mit Defined-/Full-Modus-Unterscheidung (ergänzt um eine deterministisch gestichproben Full-Variante), profilbewusstem Workload-Routing — im Standard die Voll-Permutation über alle registrierten Workloads, deren Umsetzungsstand Kapitel 5 ausweist — und drei Granularitäten: Mikro-, Makro- und Gesamt-Benchmarking (einzelne Bestandteile, Interface-Operationen, ganze Algorithmen).
- Eine durchgehend deklarativ gesteuerte Bau- und Mess-Kette hinter diesem Treiber: ein Experiment-*Planer* löst die XML-Beschreibung des Experiments gegen die Achsen-Angebote der drei Achsen-Register auf, und der `CacheEngineBuilder` baut und vermisst daraus plattformbezogen die Binary-Permutationen — bis zur Auswertung über die `xlsx`-Ausgabe (die Mappe ist Ausgabe und Standard; die CSV-Form ist kein einzelnes Kind-Dokument, sondern ein geordneter Baum aus CSV-Dateien — ein Gesamtordner je Mappe, darunter ein Ordner je Blatt, darin die CSV-Dateien der einzelnen Unter-Achsen-Fahrten —, der immer aus der Mappe erzeugt wird, als Strategie derselben Factory, und per XML statt der Mappe oder zusätzlich zu ihr am selben Ziel liegt) und die daraus erzeugten LaTeX-Tabellen und TikZ-Diagramme.
- Eine bias-freie Vergleichs-Matrix, die *alle* registrierten Lastprofile gegen *alle* rekonstruierten Lebewesen fährt — die aus den Profil-XML gebauten Original-Entwurfs-Binaries — und so der Selbstbevorzugung durch autor-eigene Mess-Aufbauten in Einzelveröffentlichungen begegnet (englischer Musterbegriff: *home-field advantage*) [KHA⁺19].
- Eine generische Plattform-Probe, die die Cache-Eigenschaften je Zielplattform ermittelt — Line-Größe und Größen je Hierarchie-Ebene aus `sysfs` und `CPUID` — und als feste Größen in eine systemoptimierte Binary einfließen lässt. Die Kern-Topologie (P-/E-Kern-Trennung, Pinning) ist als Plattform-Belang derselben Probe vorgesehen und für die Cache-Line-Messung auf Hybrid-CPU's Pflicht, ihre Erfassung durch die Probe ist jedoch nicht implementiert — der Umsetzungsstand steht in Kapitel 5. Der Messplan sieht für die beiden Produktionsmaschinen zwei Betriebssystem-Regimes vor (immutables Talos und root-Linux mit vollem Hardware-Zähler-Zugriff); gemessen ist das root-Linux-Regime, das Talos-Regime nicht.
- *Als Zielsetzung und Ausblick:* die Auslieferung und begründete Auswertung des besten Gesamtalgo-

rithmus — automatisch ausgewählt aus den feingliedrigen Messergebnissen unter dem Messaspekt des besten cache-bewussten Verhaltens und der Beschleunigung durch Cache-Line-Anpassung, im Vergleich aller messbaren Parameter gegen die Binary-Wettbewerber — als eigenständige, ABI-stabile Binary hinter dem einheitlichen Suchalgorithmus-Interface. Die Mess-Pipeline liefert die dafür nötige Rangbildung bereits, und ein erstes Inkrement der automatischen Auswahl und des Binary-Versands ist als eigenständiges Werkzeug (`best_binary_selector`) implementiert; die heuristik-gesteuerte Vollautomatisierung bleibt Ausblick.

1.5 Aufbau der Arbeit

Der Aufbau folgt dem Weg vom Allgemeinen zum Speziellen: Kapitel 2 legt — konzeptionell und bildhaft — die Grundlagen aus bekanntem Wissen: die Landschaft der Suchstrukturen, die Hardware-Eigenschaften der Speicherhierarchie, die Workload-Konventionen der Vergleichsliteratur, die Software-Mittel der Abstraktion und den Heuristik-Begriff. Kapitel 3 entwickelt daraus die Konzepte eines cache-bewussten Mess-Systems: die Problemstellung und ihre Anforderungen, den Stand der Technik als Achsen-Instanzen, das Anatomie-Modell mit seinen Schichten, das Mess-System selbst, den Prüfling PRT-ART als Demonstrator und die heuristische Auswertung samt ihrer Betriebsmodi. Kapitel 4 setzt dieses Konzept als Software-Architektur um — Repositorien, der Prüfling im Code, Achsen-Architektur und Übersetzungs-Pipeline, Schichten-Verträge mit Contract-Tests sowie die System-Achsen im Code. Kapitel 5 wertet entlang der Forschungsfragen aus, einschließlich des heuristischen Gegenbeweises; Kapitel 6 schließt mit Fazit und Ausblick. Die Anhänge vertiefen begleitend: die Messreihen-Dokumentation (Anhang A), die Code-Struktur (Anhang B), das Glossar (Anhang C), die vollständige Bausteine-Matrix (Anhang D), die Architekturentscheidungen (Anhang E) und die Vergleichs-Interfaces (Anhang F).

2 Suchbäume und Grundlagen

Dieses Kapitel führt vom vertrauten Gegenstand — den Suchbäumen — über die Hardware, die ihre Leistung prägt, und die Workloads, unter denen sie verglichen werden, zu den Software-Mitteln und zum Heuristik-Begriff, mit denen sich ihre Entwurfsentscheidungen abstrahieren und auswählen lassen. Alles bleibt bei *bekannten* Begriffen, Konzepten und Veröffentlichungen; die systematischen Kataloge und das eigene Begriffsgerüst folgen in Kapitel 3.

2.1 Konzept und Überblick über den Stand der Technik

Zunächst wird die Landschaft der Suchstrukturen kartiert — vergleichsbasierte Bäume, digitale und präfix-basierte Verfahren, Hashing, räumliche und flache Strukturen. Die Gesamtheit der jeweils besten veröffentlichten Verfahren bezeichnet die Literatur als *Stand der Technik* (englisch *State of the Art*, kurz SOTA): die publizierten Suchstruktur-Entwürfe, an denen sich ein neuer Entwurf messen lassen muss. Hier deutet sich bereits an, dass sich jeder Algorithmus in einem gemeinsamen Entwurfsraum verorten lässt; wie sich dieser Entwurfsraum systematisch aufspannt, entwickelt Kapitel 3. Suchstrukturen lassen sich danach einordnen,




Abbildung 2.1: Die Landschaft der Suchstrukturen: fünf Klassen mit typischen Vertretern.

mit welchem Mechanismus sie einen Schlüssel auf einen Datensatz abbilden [Knu98]. *Vergleichsbasierte* Strukturen setzen eine totale Ordnung voraus: die selbstbalancierenden AVL-Bäume [AVL62] und Rot-Schwarz-Bäume [Bay72, GS78], die B-/B⁺-Bäume [BM72, Com79] mit Knoten in Cache- oder Speicherblock-Größe [GL01, HP03] und der T-Baum [LC86]. *Digitale* Strukturen verzweigen nach den Bytes des Schlüssels, sodass die Suchpfadlänge von der Schlüssellänge statt von der Schlüsselanzahl abhängt: der *Trie* [Bri59, Fre60], die pfadkomprimierten Radix-/PATRICIA-Bäume [Mor68] und der *Adaptive Radix Tree* (ART) [LKN13]. ART dient dieser Arbeit als Referenzentwurf: Seine nach Verzweigungsgrad gestaffelten Knotenklassen Node4, Node16, Node48 und Node256 sowie die lineare Suche innerhalb kleiner Knoten kehren in Kapitel 3 als einzeln vermessbare Teilentscheidungen wieder, während der ART-Gesamtbaum als Prüfling und nicht als durchgängig mitgemessene Struktur auftritt.

Jenseits der baumartigen Verfahren bildet *Hashing* Schlüssel direkt über eine Hashfunktion ab und kennt keine inhärente Ordnung, weshalb Bereichsabfragen teuer sind [Knu98]; Cuckoo-Hashing [PR04] und SIMD-gestützte Tabellen wie SwissTable [Goo18] bilden die nicht-baumartige Vergleichsklasse der Literatur. *Räumliche* Strukturen (k-d-Baum [Ben75], Quadtree [FB74], R-Baum [Gut84]) und die

theoretischen „Exoten“ van-Emde-Boas-Baum [EB75], y-fast Trie [Wil83] und Fusion Tree [FW93] liegen außerhalb des Umfangs dieser Arbeit; zur flachen Klasse zählen die randomisierte Skip-Liste [Pug90], das sortierte Array mit Binär- oder Interpolationssuche [Knu98] — streng genommen das einzelne Blatt eines Baumes — und das Suffix-Array [MF02].

Der Umfang dieser Arbeit gliedert sich entlang dieser Landschaft in drei Stufen. Untersuchungsgegenstand sind erstens die baumartigen Strukturen der vergleichs- und der digitalbasierten Klasse (Abbildung 2.1) samt den elementaren Suchmethoden auf sortierten Feldern, aus denen Baumknoten bestehen: Binär- und k-äre Suche [Knu98, SGL09], Interpolationssuche [PIA78], das Eytzinger-Layout [KM17] als implizite, zeigerfreie Baum-Anordnung eines sortierten Feldes und die lineare Suche in kleinen Knoten [LKN13]; das flache, sortierte Feld ist damit als Knoteninneres der kleinste Baustein. Zweitens gehören approximative Mitgliedschaftsfilter als vorgeschaltete Bausteine zum Umfang: Bloom-Filter [Blo70], Cuckoo-Filter [FAKM14], Xor-Filter [GL20] und der bereichsfähige SuRF [ZLL⁺18]. Drittens liegen weitere Vertreter — Skip-Liste, Hash-Suche, binärer Suchbaum, B-Baum, die Gesamtbäume ART [LKN13], HOT [BZP⁺18], START [FJKN20], Wormhole [WNJ19] und SuRF [ZLL⁺18] sowie eine skalare SwissTable-Nachbildung ohne Messaussage über die SIMD-basierte Vorlage — als zuschaltbare, im Referenzlauf nicht aktivierte Bausteine vor; räumliche Strukturen, theoretische Exoten und Suffix-Array bleiben außerhalb. So verschieden die Klassen äußerlich wirken, teilen sie doch wiederkehrende, voneinander trennbare Teilentscheidungen; welche Bausteine im Referenzlauf tatsächlich vermessen werden, nennt Kapitel 3.

Quer zu dieser Suchalgorithmus-Sicht steht die etablierte Untergliederung der *Container* der C++-Standardbibliothek [ISO24]: Sequenz-Container (`std::vector`) ordnen nach Einfügeposition, geordnet-assoziative (`std::map`, `std::set`) nach Schlüsselordnung, ungeordnete (`std::unordered_map`) bilden über eine Hashfunktion ab. Diese genormten Schnittstellen-Verträge bilden die gemeinsame Basis, gegen die sich strukturell verschiedene Verfahren einheitlich vermessen lassen. Diese Arbeit setzt auf zwei von ihnen als Vertrags-Hüllen auf: auf der geordneten Map als gemeinsamem Nenner vergleichs- wie digitalbasierter Suchstrukturen und auf dem `std::vector` als Sequenz-Sicht; die Hash-Tabelle bleibt als ungeordnete Gegenprobe der begriffliche Gegenpol der Literatur, ist aber keine eigene Vertrags-Hülle dieser Arbeit — ihre Bausteine sind, soweit vorhanden, der geordneten Map-Hülle untergeordnet und nur zuschaltbar (vorstehender Absatz). Die Einordnung beider Hüllen in das Begriffsgerüst dieser Arbeit entwickelt Kapitel 3; ihre vollständige Ausführung in der Implementierung zeigt Kapitel 4.

Alle bisher genannten Verfahren sind *fest entworfene* Strukturen; eine etablierte Forschungslinie verlagert den Entwurf dagegen in die Laufzeit: *Database Cracking* [IKM07] baut den Index adaptiv als Nebenprodukt der Anfrageverarbeitung auf, *Stochastic Cracking* [HIKY12] macht dies gegen ungünstige Anfragefolgen robust, *gelernte Indizes* [KBC⁺18] ersetzen die Suchstruktur durch ein Modell der Schlüsselverteilung, und VEGA [LCL⁺25] tunt einen gelernten Index zur Laufzeit nach, AirIndex [CLP23] entwirft die Index-Hierarchie aus dem Daten- und Speicher-I/O-Profil des Zielsystems. Für die vorliegende Arbeit sind diese aktiven beziehungsweise adaptiven Ansätze die nächstverwandten bekannten Ansätze: sie belegen, dass Entwurfsentscheidungen veränderlich gehalten werden können; wie sie sich systematisch zerlegen und einzeln vermessen lassen, entwickelt Kapitel 3.

Für die cache-bezogenen Eigenschaften dieser Entwürfe hat die Literatur eine gestufte Begriffs-Taxonomie herausgebildet, die diese Arbeit durchgängig verwendet. Ihr Ausgangspunkt ist das *I/O-Modell* (External-

Memory-Modell) von Aggarwal und Vitter: ein zweistufiger Speicher, dessen Ebenen Daten nur in Blöcken fester Größe austauschen; Kostenmaß eines Algorithmus ist allein die Zahl der Blocktransfers [AV88]. Auf die Cache-Hierarchie übertragen heißt ein Entwurf *cache-aware*, wenn er die konkreten Parameter der Zielplattform — Blockgröße, Kapazität — kennt und explizit nutzt; *cache-conscious* bezeichnet seit Chilimbi, Hill und Larus dieselbe Haltung aus Sicht der Datenstruktur: ihr Layout wird durch Clustering, Färbung und Kompression gezielt an Cache-Blöcke angepasst [CHL99]. *Cache-oblivious* ist die Gegenposition von Frigo, Leiserson, Prokop und Ramachandran: Der Algorithmus kennt keinerlei Parameter; analysiert wird im *Ideal-Cache-Modell* — zwei Ebenen, Kapazität Z , Line-Länge L , volle Assoziativität, optimale Ersetzung —, und ein optimaler cache-oblivious Entwurf ist dann auf *jeder* Ebene einer mehrstufigen Hierarchie zugleich nahezu optimal [FLPR99]. *Cache-sensitive* schließlich ist die Wortwahl von Rao und Ross für ihre auf die Cache-Line zugeschnittenen Suchbäume (Abschnitt 2.2) und wird weitgehend synonym zu cache-aware geführt [RR99, RR00]; als deutschen Oberbegriff für die parameter-kennenden Spielarten verwendet diese Arbeit *cache-bewusst*.

Quer zu dieser Parameter-Frage liegt die Zeitpunkt-Frage: *Wann* fällt die cache-bezogene Entwurfsentscheidung? Ein *statischer* Entwurf fixiert sie vor der ersten Anfrage — sei es cache-bewusst auf ermittelte Parameter oder cache-oblivious parameterfrei —, während die *aktiven beziehungsweise adaptiven* Ansätze des vorigen Absatzes die Entscheidung in die Laufzeit verlagern und aus beobachtetem Verhalten nachführen. Beide Unterscheidungen — Parameter-Kenntnis und Entscheidungs-Zeitpunkt — sind voneinander unabhängig; der Heuristik-Begriff, der sie später verbindet, folgt in Abschnitt 2.5.

2.2 Hardware: historische Anpassung an die Suchleistung

Die Leistung von Suchstrukturen wird seit jeher von der Hardware getrieben; nachgezeichnet werden die *statischen und übersetzungszeit-relevanten* Eigenschaften cache-naher Hardware, die später die Abstraktion in Abschnitt 2.4 stützen. Moderne Prozessoren schalten mehrere Cache-Ebenen (L1,




Abbildung 2.2: Cache-Line-Auslastung: eine Cache-Line wird stets vollständig geladen; werden nur wenige ihrer Bytes genutzt, sinkt die effektive Bandbreite — cache-bewusstes Layout hebt die Auslastung.

L2, meist L3) zwischen die Register und den Hauptspeicher [HP19]; ein Fehlzugriff bis zum Hauptspeicher kostet einige hundert Zyklen [Dre07]. Die Übertragungseinheit zwischen den Ebenen ist die *Cache-Line* (Abbildung 2.2); ihre Größe ist je Mikroarchitektur fest verdrahtet — 64 Byte auf x86-64 und gängigen ARM-Kernen, 128 Byte etwa bei Apple Silicon [App24], 32 Byte auf älteren oder eingebetteten Kernen [HP19, Int24a, Adv23] —, zur Laufzeit *auslesbar* (CUID, CTR_EL0, riscv_hwprobe) [Arm24, Int24b, Lin26a], aber nicht veränderbar. Für ein cache-line-bewusstes Layout ist die je Zielplattform ermittelte Line-Größe daher ein *Eingabeparameter der Übersetzung*, keine feste Annahme; wie er in dieser Arbeit gebunden wird, zeigt Kapitel 3. Der Transfer einer Line erfolgt zudem nicht streng am Stück (*critical-word-first*, DDR5-Zweiteilung des Kanals in zwei unabhängige 32-Bit-Sub-Kanäle [KAS21], Write-Combining [Int24b]).

2.2.1 Cache-Organisation: Assoziativität, Fehlzugriffs-Klassen und Parallelität

Wo eine Line im Cache liegen darf, bestimmt die *Assoziativität*: Der Cache ist in *Sets* gegliedert, von denen jedes n Ways (Line-Plätze) hält, und jede Adresse kann nur in den n Plätzen *ihrer* Sets liegen; gängige Daten-Caches sind 4- bis 16-fach assoziativ [HP19, Int24a, Adv23]. Hill und Smith klassifizieren Fehlzugriffe im *3-C-Modell* als *compulsory* (Erstzugriff), *capacity* (Arbeitsmenge übersteigt die Kapazität) und *conflict* (mehr heiße Lines je Set als Ways) [HS89]; Mehrkern-Systeme kennen *coherence*-Fehlzugriffe als vierte Klasse [HP19]. Die Klassifikation trennt die Gegenmittel: Prefetching gegen Compulsory-Misses (Abschnitt 2.2.3), kompaktere Layouts gegen Capacity-Misses; Conflict-Misses entstehen, wenn heiße Elemente in Zweierpotenz-Abständen um dieselben Sets konkurrieren [HP19, Dre07].

Ein Fehlzugriff blockiert einen modernen Cache nicht: Seit Krofts *lockup-free*-Organisation führt der Cache je ausstehendem Miss ein *Miss-Status-Holding-Register* (MSHR; bei Intel als *Line-Fill-Buffer* zwischen L1 und L2 realisiert) [Kro81]; die feste Zahl dieser Register begrenzt die gleichzeitig ausstehenden Speicherzugriffe — die *Memory-Level-Parallelität* (MLP) [HP19, Int24a]. Ob eine Suchstruktur sie anbieten kann, ist eine Entwurfsfrage, denn der Suchpfad eines Baumes ist eine Kette voneinander abhängiger Zugriffe (Abschnitt 2.2.3).

Zwei weitere Eigenschaften wirken an den Line-Grenzen: *Ausrichtung* (Alignment) — ein Objekt, das eine Line-Grenze überspannt, kostet zwei Transfers statt einem, weshalb cache-bewusste Layouts Knoten an Line-Grenzen ausrichten — und *False Sharing*: Schreiben zwei Kerne auf *disjunkte* Felder derselben Line, wandert die Line trotz logischer Unabhängigkeit zwischen den Kernen hin und her, weil die Kohärenz (Abschnitt 2.2.5) stets ganze Lines verwaltet [Dre07, Int24a].

2.2.2 Cache-line-orientierte Layout-Forschung

Das cache-line-orientierte Layout ist der Leitgedanke der einschlägigen Forschung. Als Layout-Optionen kennt die Literatur das dichte und das cache-line-ausgerichtete Array-of-Structs (AoS), das spaltenorientierte Struct-of-Arrays (SoA), das bit-gepackte, succinct LOUDS-Layout [Jac89, ZLL⁺18] und das SIMD-gekachelte AoSoA (*Array of Structures of Arrays*: Datensätze in Kacheln fester Breite, innerhalb jeder Kachel feldweise, sodass ein SIMD-Register genau eine Kachelspalte lädt — die Zugriffslokalität des AoS mit der Vektorisierbarkeit des SoA); die Referenz-Entwürfe CSS/CSB⁺ [RR99, RR00] (Cache-Line-Knoten, Geschwister-Cluster) und ART [LKN13] (nach Verzweigungsgrad gestaffelte Knoten) legen den Knoten cache-line-orientiert aus (Abschnitt 2.2.6). Schmidt et al. [SKK⁺25] vermessen Stride- gegen Sequenz-Zugriffe auf High-Bandwidth-Memory (HBM).

2.2.3 Prefetching

Prefetching holt Daten *vor* ihrer Verwendung in den Cache und ist das wichtigste Gegenmittel gegen Compulsory-Misses und unverdeckte Speicherlatenz (Abschnitt 2.2.1). Die Hardware-Prefetcher moderner Kerne bilden wenige, dokumentierte Klassen: Next-/Adjacent-Line-Prefetcher holen die Nachbar-Line jeder verfehlten Line, Stream-Prefetcher erkennen auf- oder absteigende Zugriffsfolgen und laufen ihnen voraus, Stride-Prefetcher lernen je Lade-Instruktion (am Instruction-Pointer erkannt) konstante Abstände, und komplexere raum- oder zeitkorrelierende Verfahren sind Gegenstand der Forschung; die Übersicht gibt Mittal [Mit16], die konkreten Prefetcher der L1-/L2-Stufen dokumentieren die Hersteller-Handbücher [Int24a, Adv23]. Bewertet wird ein Prefetcher an drei Größen: *Genauigkeit* (wie viele geholte

Lines wurden genutzt), *Abdeckung* (wie viele Misses wurden vermieden) und *Rechtzeitigkeit* — zu späte Prefetches verdecken die Latenz nur teilweise, zu frühe verdrängen noch benötigte Lines [Mit16].

Ergänzend stellen die Architekturen *Software-Prefetch*-Instruktionen bereit (x86: `PREFETCHH`-Familie; ARM: `PRFM`), mit denen das Programm eine Adresse samt Ziel-Ebene selbst ankündigt [Int24b, Arm24]; ihre Stellgröße, die *Prefetch-Distanz*, muss die Speicherlatenz verdecken, ohne die geholte Line vor Gebrauch zu verlieren, und ist damit je Plattform zu kalibrieren [Mit16]. Chen et al. begründen genau darüber breitere B^+ -Knoten, deren Lines parallel vorangekündigt werden [CGM01]; Fractal Prefetching überträgt das Prinzip auf Platten-Seiten [CGM02].

Seine Grenze findet Prefetching am *Pointer-Chasing*, dem Kern jeder Baumsuche: Die Adresse des nächsten Knotens steht erst fest, wenn die Line des aktuellen Knotens eingetroffen ist. Eine solche abhängige Ladekette bietet weder einem Stride- noch einem Stream-Prefetcher ein Muster, und sie serialisiert die Speicherzugriffe — die vorhandene Memory-Level-Parallelität (Abschnitt 2.2.1) bleibt ungenutzt [Mit16]. Die bekannten Gegenmittel setzen deshalb nicht am Vorhersagen, sondern am Entwurf an: mehr Nutzbytes je abhängigem Schritt (breitere, line-ausgerichtete Knoten [CGM01]) oder mehrere *unabhängige* Suchen, deren Zugriffe so verschränkt werden, dass die Ladekette der einen die Wartezeit der anderen füllt — Entwurfsantworten, die in Abschnitt 2.2.6 als Parameter wiederkehren.

2.2.4 Hauptspeicher und Adressübersetzung: DRAM, NUMA und TLB

Hinter dem letzten Cache liegt der DRAM-Hauptspeicher, dessen Kenngrößen für die Generation DDR5 die JEDEC-Norm JESD79-5 festlegt [JED20]. Zwei Größen werden dabei häufig vermengt: Die *Datenrate* in Megatransfers je Sekunde (MT/s; zwei Transfers je Takt) misst die Bandbreite des Interfaces, die *CAS-Latenz* (CL) zählt Taktzyklen bis zur ersten Antwort einer geöffneten Zeile — da die CL-Zyklenzahl mit der Nennrate mitwächst, senken steigende Datenraten die absolute Zugriffslatenz kaum [HP19, KAS21]. Parallelität liefert der Aufbau: mehrere Speicherkanäle je System, die bereits erwähnte DDR5-Zweiteilung jedes Kanals in unabhängige 32-Bit-Sub-Kanäle sowie Bank-Groups innerhalb jedes Chips, deren verschränkte Ansteuerung Zeilen-Aktivierungszeiten überdeckt [JED20, KAS21]. Auf dem Modul hinterlegt sind die *JEDEC-Nennprofile* der Norm; daneben existieren herstellerspezifische Übertaktungsprofile (Intel XMP, AMD EXPO) jenseits der Norm-Raten — welche Rate eine Maschine tatsächlich fährt, ist darum eine dokumentationspflichtige Eigenschaft der Zielplattform, keine aus dem Modul ablesbare Konstante. Bei *NUMA* (Non-Uniform Memory Access) besitzt jeder Knoten eigenen lokalen Speicher, entfernte Zugriffe kosten spürbar mehr, und die *First-Touch*-Politik legt eine Seite auf dem Knoten des zuerst schreibenden Threads ab [Lam13]. Der *Translation Lookaside Buffer* (TLB) puffert Virtueller-zu-Physischer-Abbildungen, ein TLB-Miss löst einen teuren Page-Walk aus, und große Seiten vergrößern seinen *Reach* (Eintragszahl mal Seitengröße) [HP19]; für Suchstrukturen ist der Daten-TLB (dTLB) die zweite Lokaltätsgrenze neben der Cache-Line.

2.2.5 Schreibpfad, Ersetzung und Kohärenz

Auch das Schreib- und Update-Verhalten der Caches ist überwiegend mikroarchitektonisch fixiert: Schreibzugriffe folgen *Write-Through* (Durchschreiben) oder *Write-Back* (Zurückschreiben der *dirty* markierten Line erst bei Verdrängung), und die Allokations-Politik (Write-Allocate bzw. No-Write-Allocate) regelt den Schreib-Fehlzugriff [Arm24, Int24b]. Welche Line verdrängt wird, entscheidet eine heuristische Erset-

zungsstrategie von LRU/Pseudo-LRU bis zur scan- und thrash-resistenten *Re-Reference Interval Prediction* (RRIP, dynamische Variante DRRIP) [JTJE10] auf Basis der adaptiven Insertions-Politik [QJP⁺07]; die Inklusions-Politik regelt, ob eine Line in mehreren Ebenen liegt, und in Mehrkern-Systemen sichert ein invalidierungsbasiertes Kohärenzprotokoll die Konsistenz: MESI (Zustände *Modified, Exclusive, Shared, Invalid*), herstellerseitig zu MOESI (AMD [Adv23]) oder MESIF (Intel [Int24a]) erweitert [HP19]. Ihre Wirkung — insbesondere das *Cache-Line-Ping-Pong* bei konkurrierenden Schreibzugriffen auf dieselbe Line — muss ein faires Messverfahren sichtbar machen (Kapitel 3).

2.2.6 Cache-bewusste und cache-oblivious Datenstrukturen

Mit der Begriffs-Taxonomie aus Abschnitt 2.1 und den nun eingeführten Parametern lässt sich der Stand der Technik der cache-nahen Datenstrukturen ordnen. Den empirischen Anstoß der cache-bewussten Linie gaben Ailamaki et al., deren Zeit-Zerlegung kommerzieller Datenbanksysteme rund die Hälfte der Ausführungszeit in Speicher-Wartezyklen fand [ADHW99]. Die Antworten der Folgejahre binden je einen Teil der Parameter aus den vorigen Abschnitten explizit in den Entwurf ein: die Cache-Line-Größe (CSS-/CSB⁺-Baum [RR99, RR00]), die Prefetch-Distanz samt mehrzeiliger Knoten (pB⁺-Baum [CGM01], Fractal Prefetching [CGM02]), Seitengröße und SIMD-Breite zugleich (FAST [KCS⁺10]) oder den Verzweigungsgrad je Cache-Line (ART [LKN13]); die Layout-Techniken des Clustering und der Kompression gehen auf Chilimbi et al. zurück [CHL99]. Die cache-oblivious Gegenposition ist ebenso instanziiert: Bender et al. begründen den cache-oblivious B-Baum über das van-Emde-Boas-Layout [BDFC05] und ein Baum-Layout fester Topologie, das die Blocktransfers auch bei unbekannter Block-Größe nahezu optimal minimiert [BDFC02, BDFC00]; Saikkonen und Soisalon-Soininen halten eine cache-sensitive Layout-Invariante auch unter Updates [SSS08, SSS16], und Graefe/Larson [GL01] vergleichen beide Ansätze über die CPU-Cache-Ebenen.

Zwei Beobachtungen an diesen Entwürfen führen weiter: Erstens bindet jeder Entwurf nur *wenige* Parameter fest ein, keiner behandelt die Parameter-Menge als offenen Eingaberaum; zweitens lassen beide Philosophien offen, wie sich *gemessenes* Lokaliätswissen der Zielplattform — deren Cache-Eigenschaften überwiegend fest verdrahtet sind (Abschnitt 2.2.5) — systematisch mit den tatsächlich wählbaren cache-nahen Einstellungen verbinden lässt. Diese Frage greift Kapitel 3 (Abschnitt 3.1) auf.

2.3 Workloads und Benchmark-Konventionen

Ob eine Suchstruktur die Hardware-Eigenschaften aus Abschnitt 2.2 gut nutzt, zeigt sich erst unter Last; dafür haben sich feste Begriffe und Benchmark-Konventionen etabliert. Eine *Last* (Operation) ist ein einzelner Aufruf der Such-Schnittstelle — eine Punktsuche (auch Punktanfrage: die Suche nach genau einem Schlüssel), ein Einfügen, ein Löschen oder ein Bereichs-Scan. Ein *Workload* (in dieser Arbeit synonym: *Lastprofil*) ist ein strukturiertes Profil solcher Operationen: ein Operations-Mix (etwa 50 % Lesen / 50 % Aktualisieren) über einer Schlüssel-Zugriffsverteilung (gleichverteilt, Zipf-verteilt, jüngste Werte) auf einem Datensatz definierter Größe und Schlüssel-Charakteristik. Realistische Workloads sind dabei Folgen vieler aufeinanderfolgender Interface-Aufrufe — nicht isolierte, unrealistische Einzelzugriffe.

Die verbreitetste Workload-Konvention ist der Yahoo! Cloud Serving Benchmark (YCSB) [CST⁺10]. Er definiert eine Familie von Schlüssel-Wert-Workloads: YCSB-A (50/50 Lesen/Aktualisieren, Zipf-verteilt), YCSB-B (95/5 Lesen/Aktualisieren), YCSB-C (nur Lesen), YCSB-D (jüngste Werte), YCSB-E (kurze

Bereichs-Scans) und YCSB-F (Read-Modify-Write). Daneben stützt sich die Literatur auf weitere etablierte Familien: den Index-Benchmark *SOSD* [KMR⁺19], die Benchmarks der *TPC*-Familie (transaktional TPC-C, analytisch TPC-DS) [Tra24], die Integration in reale Systeme (etwa SuRF [ZLL⁺18] als Bloom-Filter-Ersatz in RocksDB), reale String-Korpora (URLs, DNA, Wörterbuch-Terme) sowie — bei den hardware-nahen Arbeiten — *SPEC CPU* [Sta17] und *CloudSuite* [FAK⁺12]. Diese Frameworks erzeugen unterschiedliche, untereinander nicht unmittelbar vergleichbare Lasten.

Das *Ziel der Workload-Variation* ist der Bruch eines methodischen Bias: jede Veröffentlichung wählt typischerweise das Lastprofil, unter dem ihr eigener Algorithmus am besten abschneidet. Erst wenn alle Lastprofile gegen alle Vergleichskandidaten laufen, lässt sich bias-reduzierte Vergleichbarkeit gewinnen. Für diese Arbeit liefern die genannten Konventionen das Rohmaterial eines gemeinsamen Lastprofil-Satzes; wie dieser Satz aufgebaut ist und über alle Kandidaten gefahren wird, entwickelt Kapitel 3, die zugehörige Mess-Matrix gehört zur Evaluationsmethodik (Kapitel 5).

Beobachtet wird unter Last mit einem etablierten Satz von Kenngrößen. Auf Cache-Ebene zählen die Fehlzugriffe je Ebene, ausgedrückt als *Miss-Rate* (Fehlzugriffe je Zugriff) oder — robuster beim Vergleich verschieden zugriffsintensiver Programme — als *MPKI* (Misses je tausend Instruktionen); auf Kern-Ebene messen *IPC* beziehungsweise *CPI* (Instruktionen je Takt und dessen Kehrwert) die erreichte Ausführungsdichte, und Stall-Zyklen-Zerlegungen weisen aus, welcher Anteil der Taktzyklen auf wartende Speicherzugriffe entfällt [HP19]; dass dieser Anteil bei Datenbank-Lasten dominieren kann, war gerade der Befund von Ailamaki et al. [ADHW99] (Abschnitt 2.2.6). Für cache-bewusste Layouts kommt die *Cache-Line-Auslastung* hinzu — der Anteil tatsächlich genutzter Bytes je geladener Line (Abbildung 2.2) —, die unmittelbar misst, was ein Layout an der Übertragungseinheit gewinnt.

Erhoben werden diese Größen über die *Performance-Monitoring-Counter* (PMC) der Prozessoren: wenige programmierbare Zählregister je Kern, denen per Event-Auswahl ein Hardware-Ereignis (etwa L2-Miss oder dTLB-Miss) zugewiesen wird; zugänglich machen sie Werkzeuge wie *perf* [Mel10] oder *VTune* [Rei05]. Ihre Grenzen sind ebenso dokumentiert: Zählerstände sind über Wiederholungen nicht streng deterministisch und zählen je nach Ereignis systematisch über [WM08], und sollen mehr Ereignisse beobachtet werden, als Register existieren, multiplext das Werkzeug die Zähler — das Ergebnis ist dann eine Hochrechnung, keine Zählung. Ein belastbarer Vergleich braucht darum Wiederholungen und eine ausgewiesene Streuungs-Angabe [HB15, WM08]. Welche dieser Kenngrößen diese Arbeit erhebt und wie sie zu Mess-Kategorien geordnet werden, entwickelt Kapitel 3.

2.4 Software-Mittel und Zusammenführung zur Abstraktion

Mit welchen Software-System-Mitteln — Übersetzungszeit-Metaprogrammierung, statische Nutzung der Hardware-Eigenschaften aus Abschnitt 2.2 — lässt sich die dort offen gebliebene Abstraktion *umsetzen*? Zur Verfügung stehen die etablierten Mittel des software-technischen Entwurfs: die benannten Entwurfsmuster [GHJV94], der statische Polymorphismus des *Curiously Recurring Template Pattern* (CRTP) [Cop95, VJG17]¹ samt *Policy-based Design* [Ale01] sowie die Komposition aus austauschbaren Bausteinen (invasive Software-Komposition aus Gray-Box-Komponenten [Aßm03], generative

¹CRTP: Eine Klasse leitet von einer Klassenschablone ab, der sie sich selbst als Schablonenargument übergibt (`class Derived: Base<Derived>`); die Basis kann dadurch bereits zur Übersetzungszeit auf Elemente der abgeleiteten Klasse zugreifen und ersetzt virtuelle Aufrufe durch statisch aufgelöste — ohne Laufzeit-Indirektion und ohne Tabelle virtueller Funktionen. Benannt und beschrieben hat das Muster Coplien 1995 im *C++ Report* [Cop95].

Programmierung [CE00], feature-orientierte Software-Produktlinien [ABKS13, BO92]); C++23-Module strukturieren solche Kompositionen, garantieren aber keine portable ABI-Stabilität [Xu24]; wie diese Arbeit die Binärschnittstelle vorübersetzter Bausteine stattdessen stabil hält, zeigt Kapitel 4.

Damit aus austauschbaren Bausteinen ein konkretes System wird, braucht es eine *Beschreibungsform* der gewählten Konfiguration — *deklarative Konfigurationsmodelle*: Feature-Modelle [KCH⁺90] beschreiben Variantenräume als Merkmal-Hierarchien mit Auswahl-Constraints, die generative Programmierung erzeugt daraus die Systemvariante [CE00], und die Produktlinien-Literatur systematisiert die Bindungszeitpunkte von der Übersetzungs- bis zur Laufzeit [ABKS13]. Der Werkzeugbau folgt demselben Prinzip: Mavens *Project Object Model* (POM) beschreibt deklarativ, *was* ein modulares Java-System ausmacht [Apa26], CMake erzeugt aus einer deklarativen Beschreibung über austauschbare *Generatoren* ein natives Buildsystem [Kit26], und Mokhov et al. fassen Build-Systeme als Kombination weniger Scheduler- und Rebuilder-Bausteine über deklarativen Abhängigkeiten [MMP18]; dass deklarative Modelle ein System auch im Betrieb begleiten, zeigen *models@run.time* [BBF09] und Götz' MQuAT-Dissertation zur modellgesteuerten Selbstoptimierung komponentenbasierter Systeme [Göt13].

Für diese Arbeit bilden beide Stränge den Werkzeugkasten: Kompositions-Techniken setzen gemessene Hardware-Eigenschaften zur Übersetzungszeit in ein konkretes Layout um, deklarative Konfigurationsmodelle beschreiben die gewählte Konfiguration reproduzierbar; ihre Kombination entwickelt Kapitel 3.

2.5 Heuristiken als Entscheidungsregeln

Sowohl die adaptiven und gelernten Indizes (Abschnitt 2.1) als auch die Ersetzungsstrategien der Caches (Abschnitt 2.2) treffen ihre Entscheidungen *heuristisch*. Eine *Heuristik* ist eine Entscheidungsregel ohne Optimalitätsgarantie: Sie bildet beobachtbare Merkmale — etwa die je Zielplattform ermittelten Cache-Eigenschaften (Abschnitt 2.2) oder das gemessene Lastprofil (Abschnitt 2.3) — auf eine konkrete Konfiguration ab, ohne deren Bestmöglichkeit zu beweisen. Sie tritt überall dort an die Stelle einer exakten Lösung, wo diese unbekannt oder zu teuer zu bestimmen ist; die heuristischen Ersetzungsstrategien des Caches selbst (LRU, RRIP; Abschnitt 2.2) sind das hardwareseitige Vorbild dieser Denkweise [JTJE10]. Heuristiken lassen sich danach unterscheiden, *wann* ihre Entscheidung fällt. Eine *statische Heuristik* ist zur Übersetzungszeit fixiert: Die gewählte Konfiguration wird fest in das übersetzte Programm einkompiliert und ändert sich zur Laufzeit nicht mehr. Eine *dynamische Heuristik* wählt die Konfiguration hingegen zur Laufzeit, abhängig vom tatsächlich beobachteten Verhalten, und kann sie im Betrieb anpassen. Beide Spielarten setzen dieselbe *Heuristik-Funktion* voraus, verschieben aber den Zeitpunkt ihrer Auswertung. Schließlich sind die in der Literatur teils synonym gebrauchten Begriffe abzugrenzen. *Adaptiv* (*adaptive*) heißt eine Heuristik, die ihre Entscheidung an veränderliche Bedingungen anpasst; *dynamisch* (*dynamic*) bezieht sich enger auf den Zeitpunkt — die Auswertung zur Laufzeit statt zur Übersetzungszeit; und *messgetrieben* (*measurement-driven*; gleichbedeutend *messwertgetrieben*) betont die Datenquelle — die Entscheidung gründet auf erhobenen Messwerten und nicht auf festen Modellannahmen. Eine adaptive Heuristik ist somit stets dynamisch, eine dynamische nicht notwendig adaptiv, und beide können, müssen aber nicht messgetrieben sein.

3 Konzepte eines cache-bewussten Mess-Systems

Auf den Grundlagen aus Kapitel 2 aufbauend entwickelt dieses Kapitel die Problemstellung, das Anatomie-Modell als ihre Lösung und das darauf aufbauende Mess-System, demonstriert am Prüfling PRT-ART. Drei Ordnungen, die die Kapitel 4 bis 6 voraussetzen, führt es neu ein: die Dreiteilung der Achsen in Mess-, System- und Organ-Achsen, die vier Träger-Stufen des Apparats mit ihrem Identitäts-Stempel und das Lager, in dem Gebautes und Gemessenes unter Stempel-Schlüsseln liegt.

3.1 Problemstellung und Anforderungen an ein Mess-System

Den Ausgangspunkt liefert der Befund der Grundlagen (Kapitel 2): Über die Leistung cache-bewusster Suchstrukturen entscheidet nicht die asymptotische Komplexität, sondern das Cache-Line-Verhalten unter realer Last. Dieses Verhalten ist jedoch das Ergebnis vieler ineinandergreifender Entwurfsentscheidungen — wie Knoten verzweigen, wie Seiten im Speicher angeordnet werden, wie alloziert, vorgeladen und synchronisiert wird —, und in den publizierten Verfahren sind diese Entscheidungen monolithisch verwachsen: Wer ein Verfahren vermisst, vermisst stets das ganze Bündel, nie die einzelne Entscheidung. Genau das ist die Problemstellung dieser Arbeit, das *Trennbarkeits-Problem*: Der Beitrag jeder einzelnen Entwurfsentscheidung zum Cache-Line-Verhalten soll isoliert sichtbar werden — je Entscheidung wie für den ganzen Algorithmus.

Der Stand der Technik verschärft dieses Problem in zwei Richtungen: Inhaltlich belegt im untersuchten Korpus *kein einziges Verfahren alle Entwurfsdimensionen gemeinsam* — manche Dimensionen sind nur mit Lehrbuch-Varianten besetzt, andere treten nur als Mess-Ziel auf, und Ein-/Ausgabe, Migration, Filter und Pufferung sind nie gemeinsam mit den Such-Entscheidungen belegt; methodisch werden Ergebnisse in nicht vergleichbaren Settings berichtet, und günstig zugeschnittene Lastprofile erschweren einen fairen Quervergleich. Daraus folgen vier Anforderungen: cache-bewusste Suchalgorithmen in austauschbare Entwurfsbestandteile *zerlegen*, die Stand-der-Technik-Entwürfe als explizite Konfigurationen *rekonstruieren*, das cache-line-bewusste Verhalten je Bestandteil wie für den ganzen Algorithmus auf gemeinsamer Basis *messen* — alle Lastprofile gegen alle Verfahren, bias-reduziert — und den besten Gesamtalgorithmus systemoptimiert *ausliefern*: als Ranking je Interface-Funktion und Metrik, als Pareto-Front nicht-dominierter Kandidaten und als Versand-Artefakt aus Binary, Versions-Sidecar und Manifest (Abschnitt 3.6.1). Leitgröße ist das Cache-Line-Verhalten selbst, das je Entwurfsentscheidung isoliert messbar werden soll.

Die Mess-Anforderung präzisiert sich an der Gegenüberstellung cache-bewusster und cache-oblivious Entwürfe (Abschnitt 2.2) zu einem dritten Weg: Die tatsächlichen Cache-Eigenschaften einer Zielplattform werden *ermittelt* und gehen als feste Größen in eine systemoptimierte Binary ein, während die *konfigurierbaren* cache-nahen Einstellungen — Prefetch-Distanz, Pool-Budget, Stapelgröße, Inline-Schwelle, Thread-Zahl und Workload sowie, soweit Betriebssystem und Architektur es erlauben, der Hardware-Prefetcher — als Unter-Achsen-Parameter gegen die geladene Binary permutiert werden;

welche Abstufung eine Plattform bietet, ermittelt die Plattform-Probe des Planers.

Die vier Anforderungen verdichten sich zu einem Zielbild, dem *Entwurfsraum*: Jede Teilentscheidung — etwa Knotentyp, Speicher-Layout oder Allokator — spannt eine eigene Achse auf, und jeder Stand-der-Technik-Algorithmus ist ein Punkt im kartesischen Produkt dieser Achsen (Abbildung 3.1).




Abbildung 3.1: Der Entwurfsraum: die Achsen spannen ein multidimensionales kartesisches Produkt auf; ein konkreter Algorithmus ist ein Punkt darin. Zur Veranschaulichung sind drei der achtzehn Organ-Achsen gewählt — das reale Speicherorgan aus Knotentyp (T4), Speicher-Layout (T5) und Allokator (T6); der volle Entwurfsraum hat achtzehn Organ-Dimensionen; dazu tritt eine optionale neunzehnte Organ-Achse für die Festplatten-Ein-/Ausgabe, die nicht eine Belegung beschreibt, sondern beschreibt, wie andere Achsen beschrieben werden (Abschnitt 3.4.1).

Ist der Entwurfsraum so aufgespannt, wird das Trennbarkeits-Problem lösbar: Eine Entscheidung zu variieren heißt, sich entlang genau einer Achse zu bewegen, während alle übrigen fixiert bleiben. Der Beitrag dieser Arbeit ist die orthogonale Achsen-Zerlegung der bekannten Entwürfe samt einer *permutierten Mess-Architektur*, die sie als explizite Konfigurationen rekonstruiert und auf gemeinsamer Basis vermisst; die Verarbeitungs-Kette von der Definition bis zur Auswertung bleibt nur als Schichten mit festen Verträgen beherrschbar (Abschnitt 3.3.4). Abschnitt 3.2 entwickelt die Aneignung der Instanzen dialektisch; Lösungskonzept (Abschnitt 3.3) und Mess-System (Abschnitt 3.4) schließen die doppelte Lücke.

3.2 Stand der Technik als Achsen-Instanzen

Die aus Kapitel 2 bekannten Verfahren erscheinen nun als Achsen-Kompositionen; die Aneignung verläuft *dialektisch*: je Achse wird ein fremdes Organ *übernommen* (These) oder eine überholte Annahme *ersetzt* (Antithese), woraus der eigene Beitrag als Synthese hervorgeht — geleitet vom „dritten Weg“ aus Abschnitt 3.1. Oft ist die Antithese nur die implizite Annahme, die Entscheidung gar nicht als wählbar zu betrachten; die Synthese macht sie dann überhaupt erst als Achse explizit (Ersetzen-Spalte „—“). Zwei Cluster-Zuordnungen sind bewusst Näherungen (T1 schöpft aus Layout-Theorie und Prefetching, die Reklamations-Unterachse von T6 teilt ihre Quellen mit T8). Getragen wird der Vergleich von der Lebewesen-Metapher — jedes Verfahren ein Lebewesen, dessen Organe übernommen oder ersetzt werden;

die Metapher selbst definiert Abschnitt 3.3.1. Tabelle 3.1 fasst diese Aneignung je Kompositions-Achse zusammen.

Tabelle 3.1: Dialektische Aneignung der Stand-der-Technik-Instanzen je Kompositions-Achse (in kanonischer Slot-Reihenfolge T0–T17; Telemetrie und Ziel-ISA gehören zur System-Sphäre bzw. zum Mess-Tooling, Abschnitt 3.4.1. Cluster-Kürzel: A Trie/Knoten, B Hybrid/Layout, C Allokation, D Prefetching, E Synchronisation, F Hardware/Messung/Engineering)

Achse	übernommen (These)	ersetzt (Antithese)	Synthese-Kern
T0 Search-Algorithm (A)	ART, HOT, START, SuRF, Wormhole; k-äre/Interpolations-Suche	Monolith „Struktur ist Verfahren“	Such-Paradigma als permutierbare Achse
T1 Cache-Traversal (B)	Cache-Line-Stride (Chen), cache-oblivious (Bender), HBM (Schmidt)	implizite Lehrbuch-Linearsuche	Algorithmus- und Cache-Sicht getrennt
T2 Mapping (B)	lineare 1:1-Abbildung; Hash-Redirect, Permutations-Index	—	Direct- vs. Pool-Relative-Mapping explizit
T3 Path-Compression (A)	byte-weise (ART), Patricia (HOT), Macro-Node (CoCo), Multi-Byte (START)	unkomprimierter Rohpfad	Kompressions-Granularität wählbar
T4 Node-Type (A)	ART Node4/16/48/256	feste Knotengröße	adaptive Knotenklasse + Storage-Delegation
T5 Memory-Layout (B)	AoS-aligned, SoA, LOUDS-bitgepackt, CSS/CSB ⁺ , Ao-SoA	—	vier Layout-Dimensionen permutierbar
T6 Allocator (C)	A01–A23 (Hoard, mimalloc, jemalloc, TCMalloc, ...) + RCU/Hazard	algorithmus-fest verdrahteter Allokator	Allokation als gemeinsames Interface-Organ (sieben Unter-Achsen)
T7 Prefetch (D)	Distance-Estimator (ART), Hardware (Wormhole), Stride (Chen), adaptiv	Prefetch nicht als Achse isoliert	Path-Oriented Bundle-Prefetch (eigen)
T8 Concurrency (E)	OLC (ART), RCU, Hazard-Pointer; Lock-/Wait-Free	grobes Sperren als einzige Annahme	Pattern $\perp$ Reclamation als zwei Unter-Achsen
T9 Serialization (F)	Raw-Binary, Varint (ART), succinct (LOUDS/FST), LZ77	—	Kodierung/Kompression wählbar
T10 Value-Handle (F)	Inline, External-Pool, Immutable-Shared (RCU), Versioned	implizit fest eingebetteter Wert	Platzierung, Ownership und Versionierung (+ Chain-Ref)
T11 Index-Organization (B)	Clustered, IOT, Non-Clustered, Heap	—	Storage-Order als eigene Achse
T12 I/O-Dispatch (F)	Buffered, mmap, Direct-IO	mmap als Anti-Pattern	Persistenz von der Suchstruktur entkoppelt
T13 Migration (F)	Hot/Cold, Multi-Tier NVM, LeCaR-ML	Tiering nie mit Such-Achsen kombiniert	Migrationslogik als messbare Achse
T14 Filter (F)	Bloom, Cuckoo, SuRF-Range, Xor	Filter nie mit Such-Achsen integriert	Filter als orthogonales Organ
T15 Queuing-q1 (F)	Disruptor-Ring, Delta-Chain, CoW, Epoch-RCU, SPSC/MPMC	Operations-Puffer nie als Achse	Puffer mit Zugriffsmuster-Klassen

Achse	übernommen	ersetzt	Synthese-Kern
T16 Queuing-q2 (F)	Eager/Lazy, (LSM), Timed	Watermark	Flush-Policy implizit
T17 Persistence-Target (F)	In-Memory-Ablage Standard-Ziel	als implizite In-Memory-Annahme	adaptive EWMA-Flush-Policy (eigen)
<i>Größen der System- und Mess-Sphäre (Abschnitt 3.4.1):</i>			
target_isa (System)	Vendor-Spec 64/AArch64/Power/RISC-V (+ SIMD)	x86- —	Ziel-ISA als System-Komplex-Achse
Telemetrie (System/Mess)	Density-Tracker, Zähler, Pfad-Zähler	Insert-HdrHistogram, (Cache-Line-Ping-Pong)	kohärenz-schonend Leaf-Only; zweigeteilt: Mess-Unter-Achse + Bau-Größe

Der systematische Kern ist die achsenweise *Sezierung*: Jeder Gesamt-Algorithmus wird in seine Organe zerlegt, je Achse werden die beitragenden Organ-Algorithmen aufgeführt. Das Framework führt *achtzehn Organ-Kompositions-Achsen* in fester Slot-Reihenfolge (T0–T17), daneben die Größen der System-Sphäre (Ziel-ISA, SIMD- und Erweiterungs-Hardware, zweigeteilte Telemetrie; Abschnitt 3.4.1) und die Prüfling-Build-Achse Seitentyp. *Haupt-Achse* heißt eine Achse, deren gewählte Belegung übersetzungsstatisch in die Binary einkompiliert wird; dazu tritt eine optionale *Organ-Meta-Meta-Achse* für die Festplatten-Ein-/Ausgabe (*Meta-Meta* heißt: Die Achse beschreibt nicht eine Belegung, sondern beschreibt, wie andere Achsen beschrieben werden; Abschnitt 3.4.1). Viele Achsen sind in *Unter-Achsen* verfeinert — statisch als übersetzungszeitliche Auswahl unter Teil-Algorithmen, dynamisch als Laufzeit-Parameter ohne Neuübersetzung — und liefern anderen Achsen Interfaces für deren Detail-Operationen; genau diese *Achsen-Interfaces* erfasst das Mikro-Benchmarking (Abschnitt 3.4.6) je Aufruf nach Laufzeit und Erfolgs-Parametern (Abschnitt 3.4). Tabelle 3.2 gibt den Überblick, welche Veröffentlichungen je Achse ein Organ beitragen.

Die *Such-Achse* (T0) umfasst die meisten Organe: ART [LKN13], HOT [BZP⁺18], START [FJKN20], SuRF [ZLL⁺18] und Wormhole [WNJ19] sowie generische Such-Methoden wie k-äre Suche [SGL09], Interpolationssuche [PIA78], Eytzinger-Layout-Suche [KM17], Skip-Liste [Pug90], B-Baum [BM72] und Open-Addressing-Hashing [Knu98]. Die Traversierungs-Achsen trennen Algorithmus- und Cache-Sicht: T1 enthält die drei Traversal-Bausteine LinearFanout, HashLookup und BinarySearch Fanout (Literatur in Anhang D), T2 (Mapping) die lineare 1:1-Abbildung (DirectPlacement) und das pool-relative Offset-Mapping (PoolRelative); Hash-Redirect [WNJ19] (MP04) und Permutations-Index [MKM12] (MP03) sind Roadmap-Werte. Die *Pfadkompression* (T3) instanziiert die byte-weise Variante [LKN13], den Patricia-Split [Mor68, BZP⁺18] und die Durchreich-Variante None; die *Knotentyp-Achse* (T4) bündelt die vier adaptiven ART-Knotenformate Node4/16/48/256 [LKN13], während HOT-Compound [BZP⁺18], Internal/Border [MKM12], Decision/Span [SSL⁺21], LOUDS-Dense/Sparse [ZLL⁺18] und die CSS-/CSB⁺-/Hankins-Knoten Rekonstruktions-Ziele dieser Arbeit sind; die PRT-ART-Familie bringt der Prüfling über seine Build-Achse Seitentyp ein.

Die *Speicher-Layout-Achse* (T5) reicht im Code vom cache-line-ausgerichteten AoS (AoSStrictMemoryLayout, CacheLineAlignedMemoryLayout) über SoA und AoSoA bis zum bit-gepackten LOUDS-Layout (PackedBitmapMemoryLayout) [Jac89]; zeigerfreie Anordnung [RR99],

Tabelle 3.2: Achsen-Sezierung der Suchverfahren: achtzehn Organ-Achsen in kanonischer Slot-Reihenfolge (T0–T17), die Größen der System- und Mess-Sphäre, die Prüfling-Build-Achse und die optionale Organ-Meta-Meta-Achse; je Achse die ein Organ beitragenden Quellen.

Achse	Unter-Achsen	Beitragende Quellen
T0 search_algo	SA1–SA4	P01,P02,P05,P07,P10; k-ary (TUD 2009), Interpol., Eytzinger, Skip-List, B-Baum, Hash
T1 cache_traversal	CT1–CT2	Cache-Line-Default; P17,P21,P32
T2 mapping	MP1–MP2	P03,P07; CE-Baseline
T3 path_compression	PC1–PC3	P01,P02,P04,P05,P09
T4 node_type	NT1–NT3	P01,P02,P03,P04,P05,P06,P11,P12,P13
T5 memory_layout	HM1–HM3 ^b	P06,P09,P11,P12,P32; Default
T6 allocator ^a	AA1–AA7	A01–A23; P29,P30
T7 prefetch	PF1–PF3	P07,P21,P23,P25,P26,P27
T8 concurrency	CC1–CC2	P08,P29,P30; Dijkstra,Courtois,Herlihy,Michael/Scott
T9 serialization	SR1–SR3	P01,P09,P10; LZ77
T10 value_handle	VH1–VH3	P01,P03,P07,P29
T11 index_organization	io1–io3	Bayer/McCreight,Comer,Oracle
T12 io_dispatch	IO1–IO3	Stonebraker,Crotty; Baselines
T13 migration_policy	MG1–MG3	Anti-Caching,NVM-Tiering,LeCaR; None
T14 filter	FT1–FT3	Bloom,Cuckoo,P10,Xor
T15 queuing_q1	QS1–QS6	Disruptor, Bw-Tree, Driscoll, P29, Pugh, LSM, Lamport, Michael/Scott
T16 queuing_q2	FS1–FS4	Eager/Lazy/Watermark/Kafka/RocksDB
T17 persistence_target	—	CE-Baseline (In-Memory); Disk-Writeback als abgeschaltete Option
Sys. target_isa	IS1–IS3	x86-64/AArch64/Power/RISC-V (Vendor-Spec)
Sys. external_utils: SIMD	SE1–SE3	SSE2/AVX2/AVX-512/NEON/SVE2/RVV; GPU: CUDA
Sys. external_utils: Erw.-HW	HW1–HW4	Plattform-Profil als Code/Baseline (Anhang D, Abschnitt „Build-HW“)
Sys./Mess telemetry	TM1–TM3	P01,P02,P16,P17,P26,P28; HdrHistogram (Gil Tene)
Build (Prüfling) page_type	PG1–PG3	P01,P02,P04,P05,P06,P10,P11,P12,P13,P20; PRT-ART (2026)
Organ-Meta-Meta disk_io	staging (Laufzeit)	CE-Baseline; optional, abgeschaltet (Abschnitt 3.4.1)

^a Korpus 23 Arbeiten (A01–A23); der Code stellt 26 Vendor-Implementierungen bereit.

^b HM4 (Stride-Muster) ist eine geplante vierte Unter-Achse ohne tragenden Layout-Baustein; der Code führt keinen Tag für sie (Anhang D, Abschnitt „T5 Speicher-Layout“).

Geschwister-Cluster [RR00] und eingebetteter Baum [SSL⁺21] sind verwandte Literatur (Anhang D). Die *Allokator-Achse* (T6) ist mit dem Korpus A01–A23 am dichtesten besetzt und in sieben Unter-Achsen verfeinert, von der Free-List-Topologie über Thread-Lokalität/NUMA-Affinität [UHL⁺17] bis zur Reklamation (Epoch, RCU [McK01], Hazard-Pointer [Mic04a], QSBR); der Code stellt 26 Allokator-Wrapper bereit, die 23 Profile mit Lizenz und Workload-Affinität listet Tabelle 3.3. Die *Wert-Achse* (T10) unterscheidet Inline-Wert [LKN13], externen Pool [WNJ19], versionierten Zeiger [MKM12], immutable Shared-Ref [McK01] und die verkettete externe Referenz (ChainRef), die *Serialisierungs-Achse* (T9) Raw-Binary, succinct LOUDS/FST und Varint [LKN13].

Die *Prefetch-Achse* (T7) enthält vier Bausteine: keinen Prefetch (NonePrefetch, Mess-Baseline), den distanzgeschätzten Software-Prefetch nach ART [LKN13], die Hardware-Prefetch-Instruktion aus Wormhole [WNJ19] und den pfadorientierten Bündel-Prefetch des Prüflings (PathOriented Prefetch, diese Arbeit); die verwandte Literatur von software-festem [CGM01] bis zu hierarchischem Bündel-Prefetch [ZGH⁺25] führt Anhang D. Die System-Achse *Ziel-ISA* und die SIMD-Erweiterung des Erweiterungs-Hardware-Hubs (Abschnitt 3.4.1) führen die Vendor-Spezifikationen; zwei Strategie-Achsen

Tabelle 3.3: Allokator-Profile (23, alle mit `expected_workload`-Tag) mit Lizenz, Workload-Affinität und Anbindungsstand

Profil	Familie	Lizenz	expected_workload	Code
hoard	A01	Apache-2.0	YCSB_A	ja
slab	A02	none	YCSB_A	—
michael_lockfree	A03	LGPL-2.1-or-later	YCSB_B	ja
mimalloc	A04	MIT	YCSB_A	ja
jemalloc	A05	BSD-2	YCSB_B	ja
tcmmalloc	A06	Apache-2.0	YCSB_C	ja
snmalloc	A07	MIT	YCSB_A	ja
scalloc	A08	BSD-3	YCSB_A	ja
numalloc	A09	unknown	YCSB_B	—
rpmalloc	A10	Public Domain	YCSB_C	ja
lrmalloc	A11	MIT	YCSB_B	ja
cama	A12	none	YCSB_A	—
starmalloc	A13	Apache-2.0	YCSB_B	—
tcmmalloc_warehouse	A14	Apache-2.0	YCSB_C	—
hmalloc	A15	none	YCSB_B	—
pim_malloc	A16	MIT	YCSB_E	—
crystalline	A17	unknown	YCSB_B	—
exgen_malloc	A18	unknown	YCSB_C	—
buddy	A19	none	YCSB_C	—
dlmalloc	A20	Public Domain (CC0)	YCSB_C	ja
ptmalloc2	A21	LGPL-2.1+	YCSB_B	—
pmr_resource	A22	Standard-Library	YCSB_B	—
vmem_magazines	A23	none	YCSB_A	—

`expected_workload` = YCSB-Workload-Klasse (A/B/C/E); Lizenz wortgleich aus dem Profil (none = kein OSS-Code, unknown = im Profil nicht belegt); Code = Adapter und Original-Code im Repository vorhanden (ja) oder Dokumentations-Akte ohne Adapter (—). Zwei Bezugsgrößen: 23 Profile A01–A23 (Profil-Zählung dieser Tabelle) gegenüber 26 Allokator-Wrappern des Codes (Wrapper-Zählung, Anhang D): A22 zerfällt dort in die drei Standardbibliotheks-Baselines A22a–A22c (`std_malloc`, `pmr_resource`, `pool_resource`), und die aus dem SOTA-Profil P33 rekonstruierte Allokator-Front A24 tritt ohne eigenes Allokator-Profil hinzu.

halten fest, was ein Algorithmus aktiv *nutzt* (*Hardware-Strategie*: SIMD-Familie, Cache-Level-Targeting, NUMA, Prefetch-Hardware, Atomic-Familie) bzw. wie er Arbeit *verteilt* (*Scheduling-Strategie*: Worker-Pool-Layout, SIMD-Worker-Limit, P-/E-Kern-Dispatch, Co-Routinen, Batch-Granularität). Die *Telemetrie* — keine Organ-Achse, sondern zweigeteilt in Mess-Tooling-Unter-Achse und Bau-Größe der System-Sphäre (Abschnitt 3.4.1) — instanziiert Density-Tracker [LKN13], Insert-Zähler [BZP⁺18], HdrHistogram und Pfad-Lese-Zähler [ZSZ⁺24] (Registry `AllTelemetries` und `vtable`-Familie `ITelemetryStrategy`, Anhang D); die kohärenz-schonenden Leaf-Only-Varianten gehen auf Kuehn zurück (P28 [Kue23]), der Zähler in allen Knoten gilt als *Anti-Pattern* (Cache-Line-Ping-Pong).

Die *Nebenläufigkeits-Achse* (T8) gliedert sich in die Unter-Achsen Muster und Reklamation (Pattern $\perp$ Reclamation, Tabelle 3.1): vom seriellen Nullpunkt über grobes Sperren [Dij65] und optimistisches Lock-Coupling [LABN16] zu lock-freien [MS96], wait-freien [Her91] sowie RCU- [McK01] und Hazard-Pointer-Verfahren [Mic04a] (Unter-Achsen CC1/CC2, Anhang D). Die *I/O-Achse* (T12) instanziiert den RAM-only-Nullpunkt sowie gepufferte [Sto81], direkte und memory-mapped Ein-/Ausgabe [CLP22]; die *Migrations-Achse* (T13) Hot/Cold-Trennung und mehrstufige Tier-Migration (RAM, SSD, HDD); die *Pufferungs-Achsen* (T15/T16) reichen vom Disruptor-Ringpuffer [TFB⁺11] über Delta-Kette [LLS13], Copy-on-Write [DSST89] und Tombstone-Puffer [OCGO96] bis zu lock-freien

SPSC- [Lam77] und MPMC-Queues [MS96]; die *Index-Organisations-Achse* (T11) unterscheidet geclusterte Anordnung [BM72], Heap-Ablage, Sekundärindex [Com79] und indexorganisierte Tabelle, die *Filter-Achse* (T14) Bloom- [Blo70], Cuckoo- [FAKM14], SuRF- [ZLL⁺18] und Xor-Filter [GL20]. Die *Persistenz-Ziel-Achse* (T17) schließlich macht das Ablage-Ziel explizit — In-Memory als Standard, ein Platten-Rückschreibe-Ziel als abgeschaltete Option in Kombination mit der optionalen, abgeschalteten Organ-Meta-Meta-Achse `disk_io` (Abschnitt 3.4.1) —; im golden-Referenzkatalog ist sie auf ihren In-Memory-Vertreter festgelegt, sodass dieser feste Regressions-Detektor $2^{17} = 131072$ Identitäten zählt, während die Mächtigkeit des realen Permutationsraums vom Planer dynamisch aus den aktivierten Katalogen gerechnet wird (Abschnitt 3.4.6). Diese Rekombination wird in der Realität nicht erreicht, da nicht alle Achsen-Organe miteinander kompatibel sind.

Auch die *Lasten* erscheinen als Instanzen. Die in der Literatur verwendeten Workloads entstammen *mehreren*, untereinander nicht vergleichbaren Benchmark-Frameworks. Am verbreitetsten ist der Yahoo! Cloud Serving Benchmark (YCSB) [CST⁺10]; daneben treten der Index-Benchmark SOSD [KMR⁺19], die TPC-Familie [Tra24], die CPU-Suite SPEC CPU [Sta17], die Scale-out-Suite CloudSuite [FAK⁺12] sowie — für den Allokator-Korpus — mimalloc-bench [Lc21] und die Klassiker Larson, threadtest und shbench auf. Da diese Frameworks unvergleichbare Lasten erzeugen, abstrahiert die Arbeit sie zu einem gemeinsamen Satz von Lastprofilen; im Mess-Realm ist das Last-Rahmenwerk als Meta-Meta-Achse registriert und führt YCSB als einzigen aktivierten Baustein, während TPC, SOSD, SPEC CPU, CloudSuite und die Allokator-Suiten über einen *Datensatz-Lader* angebunden werden (Abschnitt 3.4.1). Aus dieser Analyse destilliert die Arbeit *vierzehn* distinkte Lastprofile (LP01–LP14): Sie geben den heterogenen Lasten ein gemeinsames, uint64-basiertes Operations-Modell — der Op-Mix nennt die Anteile von Einfügen, Lookup, Löschen, Scan und Read-Modify-Write über definierten Schlüssel-Verteilungen — und sind je aus konkreten Veröffentlichungen abgeleitet.

Der hier sezierte Stand der Technik beruht auf einem festen Korpus: 33 tiefenanalysierte Suchalgorithmus-Veröffentlichungen (P01–P33) und ein paralleler Allokator-Korpus aus 23 Arbeiten (A01–A23), deren Achsen-Belegungen als XML-Profilen in der `comdare-cache-engine` persistiert sind (davon drei als abstrakte Profile, siehe unten); die vollständigen Bausteine- und Allokator-Matrizen führt der Anhang. Die Sezierung folgt einer Provenienz-Tabelle (Quellen gegen die Originalveröffentlichungen geprüft) über rund 110 Organ-Algorithmen; jeder Stand-der-Technik-Algorithmus erscheint so als Punkt im kartesischen Produkt der Achsen (Abbildung 3.1). Dass das Achsen-Gerüst auch nicht-baumartige Verfahren aufnimmt, belegt eine reine Hash-Tabelle als Gegenprobe innerhalb der Map-Gattung: ein Open-Addressing-Hash nach Knuth (S14, implementiert) und die skalare SwissTable-Nachbildung [Goo18] (S22, standardmäßig abgeschaltet; Legende der S-Nummern in Anhang D). Baum- und trie-spezifische Achsen fallen dabei nicht weg: die Pfadkompression (T3) führt die Durchreich-Variante `None`, der Knotentyp (T4) bleibt regulär mit einem ART-Knotenformat belegt, das der Hash-Baustein nicht nutzt; die geordnete Bereichsiteration ist keine Organ-Achse, sondern Scan-Fähigkeit der Modulgrenze (Anhang F), und die Gegenprobe erfordert keine eigene Gattung.

Die Veröffentlichungen entstammen sechs *Herkunfts-Clustern*, die der Einordnung jedes Lebewesens dienen, bevor es in seine Organe zerlegt wird: die *Trie-Familie* mit ART (P01) [LKN13], HOT (P02) [BZP⁺18], Masstree (P03) [MKM12], CoCo-Trie (P04) [BFTV24], START (P05) [FJKN20], LOUDS (P09) [Jac89] und SuRF (P10) [ZLL⁺18]; die *Hybrid- und B⁺-Familie* mit B²-Baum (P06) [SSL⁺21], Wormhole (P07) [WNJ19] und den CSS-, CSB⁺- und Hankins-Bäumen (P11–

P13) [RR99, RR00, HP03]; die *Layout-Theorie* mit Samuel (P14) [SPB05], Graefe/Larson (P15) [GL01], Bender et al. (P16/P17) [BDFC00, BDFC05, BDFC02, BCDFC02, BCD⁺02] und Saikkonen/Soisalon-Soininen (P18/P19) [SSS08, SSS16]; das *Prefetching* mit *B-Trees Are Back* (P20) [MBL25], Chen et al. (P21/P22) [CGM01, CGM02], Khan (P23) [Kha11], Naderan-Tahan (P24) [NTSA16], Mahling (P25) [MWR25], Zhang (P26/P27) [ZSZ⁺24, ZGH⁺25] und Kuehn (P28) [Kue23]; die *Synchronisation* mit OLC-ART (P08) [LABN16], RCU (P29) [McK01] und Hazard-Pointern (P30) [Mic04a]; die *TU-Dresden-Linie* mit Ungethüm (P31) [UHL⁺17], Schmidt (P32) [SKK⁺25] und VAMPIR (P33) [BH23]. Der *Allokator-Korpus* (A01–A23) spannt von dlmalloc [Lea96], Hoard [BMBW00], Slab/Magazines/Vmem [Bon94, BA01] und Michaels lock-freier Allokation [Mic04b] über mimalloc [LZM19], jemalloc [Eva06], TCMalloc [GM05], snmalloc [LDPB19], scallocc [AKLS15], rpmalloc [Jan17] und lrmalloc [LR18] bis zu CAMA [HBHR11], NUMAlloc [YZZ⁺23], StarMalloc [RFP24] und PIM-malloc [VIA26].

Für jeden SOTA-Algorithmus (*State of the Art* — der Stand der Technik aus Abschnitt 2.1) und jeden Allokator hält ein Profil-XML die Achsen-Belegung fest: die Organ-Belegung (`node`, `traversal`, `value_handle`, `concurrency`, `allocator`, `prefetch`, `layout`, `reclamation`), die Prüfling-Build-Achse `page` und — getrennt davon, weil keine Organ-Belegung — die Ziel-ISA (`isa`, System-Sphäre) und die Telemetrie (`telemetry`, Mess-Tooling); dazu eine Schlüssel-Wert-Signatur und einen optionalen `<expected_workload>`-Tag, der die Mess-Heuristik überschreibt.

Für jede der 33 Korpus-Arbeiten und jeden der 23 Allokatoren liegt ein Profil-XML mit `<expected_workload>`-Tag vor. Die Profile sind zweierlei Typs — der Typ ist im Profil-XML markiert und in der Prüflings-Registry der Cache-Engine übersetzungsstatisch verankert: 30 *Vollprofile* beschreiben eigenständige Suchentwürfe vollständig; drei *abstrakte Profile* gehen nur seziert ein — das optimistische Lock-Coupling von ART [LABN16] als Nebenläufigkeits-Organ, die succinct LOUDS-Repräsentation [Jac89] als Speicher-Layout-Organ (u. a. in SuRF [ZLL⁺18]) und das Profiling-Werkzeug VAMPIR [BH23] als Mess-Technologie. Ein abstraktes Profil stellt einige Organe selbst und überlässt die übrigen dem Standard-Baukasten; es ist derselbe Typ, dem der Prüfling PRT-ART entspricht (Abschnitt 3.5), und Vollprofile fremder Prüflinge sind auf demselben Weg eingliederbar. Der Entwurf sieht je Achse eine getrennte Permutation über *Profil-Ranges* vor — ein Wertebereich je Achse statt eines Einzelwerts; die persistierten Profile enthalten je Achse einen Einzelwert, die Bereichs-Permutation ist nicht implementiert.

Über alle 33 Profile hinweg verteilen sich diese Affinitäten auf 13× YCSB_C (leselastig), 10× YCSB_A (Zipf-verteiltes Lesen und Aktualisieren), 6× YCSB_E (Bereichs-Scans) und 4× YCSB_B (95/5 Lesen/Aktualisieren); PRT-ART selbst ist in seinem Prüflings-Profil mit YCSB_F (Read-Modify-Write, für die DensityTracker-Aktualisierungen) getaggt.

Der Kern-Befund dieser Lastprofil-Analyse ist ein systematischer *Bias*: Jede Veröffentlichung wählt das Lastprofil, unter dem ihr eigener Entwurf am besten abschneidet. Statische, read-only-orientierte Tries und Filter (HOT [BZP⁺18], CoCo [BFTV24], B²-Baum [SSL⁺21], SuRF [ZLL⁺18], CSS [RR99]) rahmen „build-once, 100 % positive Lookups“ und meiden Aktualisierungen; komprimierte Tries und Filter (CoCo, B²-Baum, SuRF) machen den Negativ-Anfrage-Anteil zur Primärachse, weil sie bei Misses früh abbrechen; zipfian-zentrierte Arbeiten (B-Trees Are Back [MBL25], Mahling [MWR25], Kuehn [Kue23]) begünstigen cache-bewusste Reordering-Layouts; schreib- und nebenläufigkeits-lastige Arbeiten (ART [LKN13], Masstree [MKM12], Wormhole [WNJ19], OLC-ART [LABN16], RCU [McK01]) treten umgekehrt nur

dort an, wo statische Strukturen versagen; und prefetch- bzw. hardware-nahe Arbeiten (CSB⁺ [RR00], Chen [CGM01], Schmidt [SKK⁺25]) vermessen über Knotengröße und Prefetch eher Cache und TLB als die Algorithmus-Logik. Vierzehn der Veröffentlichungen steuern kein distinktes Lastprofil zum Katalog bei — teils Survey-, Theorie- und Hardware-Arbeiten ohne eigenes Index-Lastprofil, teils Arbeiten, deren Custom-Microbenchmarks in bereits katalogisierten Profilen aufgehen. Erst wenn *alle* Lastprofile gegen *alle* Lebewesen-Binaries (und die Container-Hüllen, Abschnitt 3.3.2) laufen — der Workload als dynamische Achse (Kapitel 5) —, lässt sich ein Vorteil, der nur unter dem selbstgewählten Lastprofil besteht, sichtbar machen und bias-reduzierte Vergleichbarkeit gewinnen.

Schließlich erscheinen auch die Güte-Kriterien wissenschaftlichen Messens (vgl. die Definitionsklassen in Abschnitt 3.4) als konkrete Technologien: *Hardware-Performance-Zähler* (PMC, über *perf*) [Mel10] liefern IPC/CPI, Cache-Miss-Raten, dTLB-Misses und Branch-Misses; *Profiler* wie OTF2/VAMPIR [BH23] und VTune [Rei05] erheben trace-basierte Laufzeitprofile, *Simulatoren* wie gem5 [BBB⁺11] liefern hardware-genaue Schätzungen, wo reale Zähler fehlen, und das *HdrHistogram* [Ten12] erhebt die Latenz-Perzentile. Berichtet werden Median und Perzentile statt arithmetischer Mittel, Unterschiede mit dem verteilungsfreien *Mann-Whitney-U-Test* [MW47] (Holm-Korrektur [Hol79]) geprüft und über *Cliff's δ* [Cli93] quantifiziert [HB15]; eine eigene Linie bildet die hardware-nahe Messmethodik der TU Dresden [UHL⁺17, SKK⁺25, BH23]. Aus all diesen Technologien ergibt sich der Satz der Mess-Kategorien — Cache-Line-Auslastung, Cache-Misses (L1/L2/L3), dTLB-Misses, Speicher-Fußabdruck, Branch-Misses, IPC/CPI, Latenz (Mittel und Perzentile p50–p999), Durchsatz, Energie und Fill-Buffer-Auslastung —, deren zeit- und observer-basierte Teilmenge der eigene Apparat bereits auflöst, während die zählerbasierten PMC-Kategorien im Mess-Pfad verbindlich eingebaut und je Mikroarchitektur an einen Ereignis-Katalog gebunden sind (Abschnitt 3.4.1); die vollständige Mess-Architektur entwickeln das Mess-System (Abschnitt 3.4) und Kapitel 5.

3.3 Lösungskonzept: das Anatomie-Modell

Aus der dialektischen Aneignung des Standes der Technik ergibt sich das Lösungskonzept dieser Arbeit; dieser Abschnitt entwickelt es als *Anatomie-Modell* und definiert dabei die Begrifflichkeiten und konzeptionellen Spezialkonstrukte, auf denen die folgenden Abschnitte aufbauen.

3.3.1 Achsen-Komposition und die Lebewesen-Metapher

Die zentrale Idee ist, einen Algorithmus nicht als Monolith zu behandeln, sondern als *Komposition orthogonaler Achsen* — jede Achse eine Teilentscheidung eines cache- bzw. system-bewussten Index. Ein konkreter Algorithmus ist dann ein Punkt im kartesischen Produkt aller Achsen, ein Stand-der-Technik-Entwurf eine explizite Konfiguration. Entscheidend ist die *modulare Austauschbarkeit*: Eine neue Achsen-Variante lässt sich isoliert untersuchen, ohne die übrigen neu zu implementieren — genau das löst das Trennbarkeits-Problem, da der Beitrag jedes Bestandteils bei sonst fixierten Achsen isoliert messbar wird; im Code unterscheiden sich die Referenz-Kompositionen von ART und PRT-ART in genau einer Achse, der Pfadkompression (Abschnitt 3.5). Getragen wird die Zerlegung davon, dass Suchalgorithmen im großen Bild dieselbe *Baum-Anatomie* teilen — selbst eine sortierte Schlüssel-Wert-Liste ist ein einzelnes Blatt eines Baumes —; die Baum-Struktur ist die universelle Zeichenfläche, auf der die Achsen platziert werden.

Nicht-baumartige Suchverfahren — etwa die Hash-Gegenprobe aus Abschnitt 3.2 — bleiben dieselbe Gattung mit eingeschränktem Profil: Auch eine Hash-Tabelle ist ein Baum, der von der Wurzel seines Interfaces über eine Auffächerung an Hashes sucht; jedes Verfahren, das einen Schlüssel in einen Wert übersetzt, gehört zur Gattung Map und ihrem Genus `SearchAlgorithm` (Abschnitt 3.3.2). Eine anschauliche Metapher fasst einen Algorithmus als *Lebewesen* auf, dessen *Organe* die Achsen sind; sie ist kanonisch besetzt: Das *Blut* ist das flüssige Organ, das alle Organ-Achsen verbindet und im Planer zu einer Übersetzungszeit-Konfiguration verdichtet wird; die System-Achsen sind der *Lebensraum* des Tiers mit seinen Ressourcen; die Mess-Achsen sind die Ausstattung des *Labors*, in dem das Tier untersucht wird. Die Permutation der Achsen ist in dieser Lesart ein Organ-Austausch, der neue Komposit-Algorithmen mit unbekanntem Cache-Line-Verhalten erzeugt; die Organe selbst werden aus dem Stand der Technik gewonnen (Abschnitt 2.1), dessen Entwurfsbausteine in orthogonale Achsen zerlegt und in einer gemeinsamen Achsen-Matrix gesammelt werden. Software-technisch ist eine Achse ein Feature, die *Gattung* die Feature-Kern-Komposition (der gemeinsame Interface-Kern aller Genera) und das *Genus* die Feature-Spezial-Komposition (das reale Tier-Interface über den Kern hinaus, Abschnitt 3.3.2) [ABKS13, BO92]; ab hier arbeitet die Arbeit durchgängig mit diesem Modell.

Die so gewonnene *Anatomie* ist mehr als die Aufzählung der Organe: Sie ist ihre *Verdrahtung*. Jedes Organ exportiert ein generalisiertes Interface, über das die übrigen seine Dienste nutzen, ohne dessen Belegung zu kennen; der Hub ist im Code das Speicher-Organ `LayoutAwareChunkedStore`, das Knotentyp, Layout und Allokator komponiert. Die Nutzungs-Regeln sind weit gefasst — eine Achse darf fremde Achsen-Interfaces nutzen, sich rekursiv aufrufen und andere Gattungen verwenden, Teile des Achsen-Pools werden für die Container wiederverwendet (Abschnitt 3.4) —; software-technisch ist dies die *Feature-Interaktion* feature-orientierter Produktlinien [ABKS13, BO92].

Setzt man die paarweisen *Organ-Kopplungen* — eine Organ-Kopplung ist die wechselseitige Abhängigkeit zweier Achsen, bei der die eine das Interface der anderen nutzt (verpflichtend oder optional) oder deren zulässige Belegungen einschränkt; Teilfrage FF1.b (Abschnitt 1.3) spricht sie für Knotentyp, SIMD und Pfadkompression an — über alle Organe zusammen, entsteht ein gerichteter Inter-Organ-Nutzungs-Graph mit dem Speicher-Organ als einzigem kanonischem Hub.

3.3.2 Das Drei-Ebenen-Modell und die vier Gattungen

Diese Organe sind in *eine* Architektur eingebettet — eine einzige Hierarchie ohne Parallel-Bäume. An ihrer Wurzel steht die `ExecutionEngine` als gemeinsame, ausmessbare Abstraktion (`IExecutionEngine` als messbare Wurzel, `IAnatomyBase` als anatomie-tragende Sicht darunter); darunter liegen drei Ebenen: die *Gattung* als nach außen sichtbares Algorithmus-Interface (das *Prüf-Dock*), das *Genus* (Alias: *Tier-Unterklasse*) mit festem Achsensatz und die *Organe* selbst (Abbildung 3.2). Die Ebenen-Trennung ist an der ABI-Grenze ablesbar: Jede Tier-Binary exportiert zwei buchstabengleiche C-Symbole, die Gattung und Genus ohne Instanz beantworten, wobei die Gattung aus dem Genus abgeleitet wird. „Lebewesen“ und `SearchAlgorithm` bezeichnen denselben Gegenstand; die Anatomie ist der *Körper* dieses Lebewesens, die feste Komposition seiner achtzehn Achsen-Organe.

Auf der obersten Ebene stehen vier Gattungen (Abbildung 3.3): Map — das schlüssel-wert-orientierte Prüf-Dock und der Fokus dieser Arbeit — besitzt als einziges Genus `SearchAlgorithm` das volle Achtzehn-Achsen-„Säugetier“; Container fächert in die Genera Set, Sequence, Adapter und View auf, die aus demselben Achsen-Pool gebildet werden; Graph ist als Interface angelegt, ein Genus ist nicht




Abbildung 3.2: Das Drei-Ebenen-Modell: Gattung (Ebene 1, Außen-Interface, Feature-Kern-Komposition) → Genus (Ebene 2, fester Achsen-Satz, Feature-Spezial-Komposition) → Organe/Achsen (Ebene 3). Vier Gattungen: Map besitzt als einziges Genus SearchAlgorithm das „Säugetier“ mit den achtzehn Organ-Achsen; Container die Genera Set/Sequence/Adapter/View, die aus demselben Achsen-Pool gebildet werden; Graph ist als Interface angelegt, ein Genus ist nicht implementiert; HeuristikAdapter besitzt das Reroute-Genus FunctionInterfaceReroute des Hybrid-Tiers.

implementiert; HeuristikAdapter besitzt das Reroute-Genus FunctionInterfaceReroute — die Gattung des Hybrid-Tiers (Abschnitt 3.6.2), das per Metaprogrammierung die Interfaces einer Gattung samt Genus erbt und Anfragen an die eigentlichen Tier-Binaries durchstellt. Merkregel: „Adapter“ ohne Präfix meint immer das Container-Genus, die Hybrid-Gattung heißt stets HeuristikAdapter; das Reich „Animalia“ ($\equiv$ IAnatomyBase) ist die anatomie-tragende Sicht unterhalb der messbaren Wurzel IExecutionEngine (Kapitel 4). Nicht-baumartige Verfahren erfordern so keine eigene Gattung, sondern belegen ein eingeschränktes Achsen-Subset derselben Gattung.

Die Anatomie wird von vier *Träger-Stufen* getragen: dem Planer, dem *CacheEngineBuilder* (CEB) — dem Messwerkzeug, das der Planer je Ziel-Plattform und Mess-Aufgabe erzeugt —, der Tier-Binary und der optional zwischen CEB-Prüf-Dock und Tier-Binary eingeschobenen Hybrid-Tier-Binary. Der Planer löst die Anwender-XML gegen die drei Angebots-Kataloge auf und wählt zu seiner Laufzeit die Mess-Achsen; der CEB enthält diese Mess-Wahl einkompiliert, kennt die Plattform und permutiert System- und Organ-Achsen zu Tier-Binaries; die Tier-Binary enthält die Organ-Permutation; die Hybrid-Tier-Binary führt zusätzlich ihre angeschlossenen Tiere. Die Kette der Freigaben ist gerichtet, und keine Stufe durchläuft Schichten — jede enthält ihre Schicht fest einkompiliert, nur die Konfiguration wandert von der XML bis zur fertigen Tier-Binary. Die Interfaces der Träger folgen einem Drei-Flächen-Modell: Fläche 1 ist das Genus-Interface einer Tier-Binary (Laufzeit), Fläche 2 der Stempel (Übersetzungszeit, ABI-stabil, Abschnitt 3.4.4), Fläche 3 der Mess-Durchstich (IMessVisitor), der die Messung als eigene Naht quert. Die Verträge sind je Stufe lokal auf sieben Stempel-Interfaces verteilt; die Absenz der Organ-Zeile beim CEB ist die statische Sperre „der CEB führt keine Organ-Achsen“ (Abbildung 3.4).

Über die Träger-Stufen läuft eine *Ablauf-Kette* aus vier Arbeitsmodi (work modes), im Mess-Realm als Unter-Achse registriert und in fester Reihenfolge kumulativ durchlaufen: *build* baut die Binaries und misst nicht; *measure* ist der deterministische Ein-Thread-Mess-Lauf, der das Messwertlager füllt; *compare* errechnet aus dem Lager die laut Vermessung beste Tier-Binary oder Hybrid-Rekombination; *release*




Abbildung 3.3: Die Gattungs-/Tier-Hierarchie über fünf Ebenen. Map, Container, Graph und HeuristikAdapter sind die vier *Gattungen* (Ebene 1, Außen-Interface). Jede Gattung beherbergt ihre *eigenen* Genera (Ebene 2, Alias Tier-Unterklassen): Map ausschließlich das „Säugetier“ (Genus SearchAlgorithm, volle Achtzehn-Achsen-Anatomie), Container jedes *nicht*-Säugetier-Genus (Vogel/Reptil/Wirbelloses/Pflanze = Set/Sequence/Adapter/View), Graph ein angelegtes Interface ohne implementiertes Genus, HeuristikAdapter das Reroute-Genus des Hybrid-Tiers. Der Säugetier-Ast ist bis zum Individuum ausgezogen: die achtzehn Achsen-Organen (Ebene 3) permutieren zu einer konkreten Achsen-Komposition = einem konkreten Tier (Ebene 4, z. B. ART, HOT, Masstree), das je Permutation als eigenständige Tier-Binary kompiliert wird (Ebene 5, die Träger-Stufe der Tier-Binary, zusätzlich verfeinert um die Prüfling-Build-Achse Seitentyp und plattform-gestempelt durch die drei System-Achsen, Abschnitt 3.4.1). *Jede Tier-Binary ist damit ein eigenes Tier mit einem tatsächlichen Binary-Genus-Interface und drei Interface-Flächen*; die Hierarchie reicht von der Gattung bis zur einzelnen kompilierten Permutation. Vgl. das verdichtete Modell in Abbildung 3.2.

erzeugt daraus die voll optimierte Binary ohne Mess-Instrumentierung und misst ihre Wall-Clock nach; auf der Hybrid-Ebene wiederholt sich dieselbe Kette (Abbildung 3.5). Einen Debug-Zustand gibt es nicht: `-debug` ist ein Flag der Planer-Shell, kein Arbeitsmodus. Umsetzungsstand: Die vier Modi sind wählbar, validierbar und bau-wirksam; der modus-spezifische Ablauf von compare und release ist nicht implementiert, beide sind Etiketten mit release-gleicher Bausemantik.

3.3.3 Entwurfsmuster und Übersetzungszeit-Muster

Der eigentliche Beitrag liegt weniger in einer einzelnen Struktur als in einem *Werkzeug*: dem Permutations- und Mess-Apparat, mit dem sich beliebige Achsen-Kombinationen erzeugen und fair vermessen lassen. Wissenschaftlich ordnet er sich in das Software-Engineering der *Komposition* ein — invasive




Abbildung 3.4: Träger-Stufen und Interface-Flächen: die dreiwertige Zulassungsmatrix der sieben Stempel-Interfaces über die vier Träger-Stufen Planer, CacheEngineBuilder (CEB), Hybrid-Tier-Binary (optionaler Einschub) und Tier-Binary (28 Zellen; grün = Pflicht, grau = verboten; die Zelle Organ-Zeile/CEB ist die statische Sperre „der CEB führt keine Organ-Achsen“) und darunter die Interface-Flächen je Stufe — Fläche 1 Genus-Interface (Laufzeit), Fläche 2 Stempel (Übersetzungszeit, ABI-stabil), Fläche 3 Mess-Durchstich. Die Konfiguration wandert von der XML über Planer und CEB bis zur Tier-Binary; die Hybrid-Tier-Binary ist eine optional zwischen CEB-Prüf-Dock und Tier-Binary eingeschobene Stufe (gestrichelt: Mux-Schalter am Prüf-Dock mit Dock-Slots für Tier-Binaries; die Spaltenordnung der Matrix folgt der Verarbeitungs-Topologie mit dem Hybrid an seiner Einschub-Position, der Bogen ist der Standardweg ohne Hybrid); keine Stufe durchläuft Schichten, jede enthält ihre Schicht einkompiliert.




Abbildung 3.5: Die Ablauf-Kette der vier Arbeitsmodi build → measure → compare → release als registrierte Unter-Achse des Mess-Realms, kumulativ in dieser Reihenfolge und auf der Hybrid-Ebene synchron wiederholt; compare liest das Messwertlager und errechnet die beste Binary bzw. Rekombination, release erzeugt die voll optimierte Binary ohne Messfühler und misst ihre Wall-Clock nach. Ein Debug-Zustand existiert nicht. Die Zuordnung zu den Betriebs-Zielbildern Mess-, Auswertungs-, Arbeits- und Hybrid-Modus gibt Abschnitt 3.6.2.

Software-Komposition [Aßm03], generative Programmierung [CE00] und feature-orientierte Produktlinien [ABKS13, BO92]. Das Achsen-Konzept selbst stammt aus einer Vorarbeit des Autors unter der Marke Comdare, ursprünglich zur Deduplikations-Optimierung der UltiHash-Datenbank; ComdareDB ist deren Nachfolge-Produkt als Konzept ohne Code, keine weitere Entität. Der Beitrag dieser Arbeit ist die Übertragung des Prinzips auf cache-bewusste Suchstrukturen als kompilierte, maschinenoptimierte Binaries; software-technisch ist der Apparat eine Komposition benannter Entwurfsmuster und zweier neuer Übersetzungszeit-Muster (Abbildung 3.6). Die klassischen Muster sind die Verkabelung




Abbildung 3.6: Entwurfsmuster als Bausteine der Architektur: oben die im Code durchgängig verwendeten klassischen GoF-Muster mit ihrer jeweiligen Rolle, in der Mitte die zwei in dieser Arbeit benannten neuen Übersetzungszeit-Muster, unten die code-seziert *Drei-Stufen-Concept-Kette* je Achse (Topic-Concept → Axis-Concept → CacheEngine-Permutations-Concept → CRTP-Basis → mp_list-Registry) als Verfeinerung von *Strategy*/*CRTP*; ein literaler `std::variant` tritt in keiner Organ-Achse auf (Verbot), sondern nur in einem vom Bau isolierten Test-Bestand. Ihre Komposition bildet die design-pattern-getriebene, mess-orientierte Architektur (Kapitel 4).

des Apparats: *Strategy* kapselt jede Organ-Achse als austauschbaren Algorithmus, *Director* und *Builder* emittieren den Plan, eine *Abstract Factory* konstruiert Docks und Ergebnis-Mappen an genau einem Ort, ein *Iterator* durchläuft den lazy materialisierten Experimentbaum, *Adapter* bindet Fremd-Code an, *Observer* erhebt die Mess-Snapshots, ein *Visitor* ist die Mess-Naht am dlopen-Übergang, *Chain of Responsibility* bildet Hardware-Erhebungs- und Auswahl-Filterkette, und ein *Memento* sichert den Zustand zwischen Warmlauf und Messung [GHJV94]; *Singleton*, *Flyweight* und *Bridge* werden im Hot-Path nicht verwendet, die Mess-Hüllen sind kein *Decorator*. Das *Command*-Muster erfüllt mehrere Rollen (Command-Basis der Achsen, System-Komplex-Achse, Befehls-Kanal des Hybrid-Modus, Abschnitt 3.6.2), eine *Facade* bündelt Anhang-Erzeugung und lesende Plan-Emission (Muster-Register: Abschnitt 4.5.1, Anhang E, ADR-11). Den statischen Polymorphismus liefert das *Curiously Recurring Template Pattern* (CRTP) samt *Template-Method*-Concept-Prüfungen; die Wahl zwischen Prüfling- und Cache-Engine-Standard je Achse trifft die Verbund-Strategie des Merge-Plans (Verbund1_CeOnly, Verbund2_Replace, Verbund2_Hybrid, Verbund3_Union; Abschnitt 3.4.6), *Policy-based*

Design fasst die Komposition als Tupel von Achsen-Policies [Ale01], und C++23-Module garantieren für sich keine portable ABI-Stabilität [Xu24]. Darüber hinaus benennt die Arbeit zwei Konstruktionen ohne bekannte wissenschaftliche Bezeichnung: die *lazy-spärliche kartesische Materialisierung*, die den kombinatorisch explodierenden Varianten-Produktraum aller Achsen-Kataloge nur arithmetisch zählt und je Pfad mixed-radix einzeln on-demand erzeugt, statt den Compiler mit dem vollen Typ-Baum zu sprengen; und das *typgetriebene Quelltext-Emittieren*, das aus einer compile-zeitlichen Achsen-Komposition vollqualifizierte Typnamen extrahiert, zu C++-Quelltext rendert und je Permutation als eigenständiges Modul über die ABI-Grenze lädt — so wird der Prüfling PRT-ART in Matrix-Schichten gegen die Cache-Engine kompiliert. Wie diese *eine* Architektur im Code sichtbar wird, vertieft Kapitel 4 (Abschnitt 4.3.1); zuvor ordnet der folgende Unterabschnitt den Apparat in Schichten.

3.3.4 Fünf Interface-Schichten: E4 bis E0

Das Anatomie-Modell ordnet das *Gemessene*; quer dazu braucht der Apparat ein zweites Ordnungsprinzip — die Sicht auf die *Experiment-Pipeline*, die eine deklarierte Achsen-Belegung in gemessene Ergebnisse überführt. Sie gliedert sich in fünf Schichten E4 bis E0, ergänzt um den Querschnitt M (Abbildung 3.7), gezählt von der abstraktesten zur konkretesten Ebene: *E4* ist die Definitions- und Auswertungs-Schicht, die Anwender-Sicht — Experimente werden deklarativ als XML-Profile beschrieben, und dieselbe Schicht nimmt die Messergebnisse als Rückkanal entgegen; *E3* ist der Permutations-B⁺-Baum, der die Belegung zum Experimentbaum entfaltet (übersetzungsstatische Achsen bestimmen die Binary-Identität, dynamische die Laufzeit-Dimension); *E2* sind die Tier-Binaries, je Permutation eine über die ABI-stabile Schnittstelle geladene Binary (Abbildung 3.3); *E1* ist die Laufzeit-Konfiguration der dynamischen Unter-Achsen-Parameter an der geladenen Binary; *E0* die Infrastruktur, deren Fertigstellung den letzten Schritt bildet. Die E-Kennungen sind eine Konzept-Ordnung, keine Code-Konstante. Das Mess-System durchdringt als Querschnitt *M* alle Schichten, ohne selbst eine zu sein (Abschnitt 3.4).




Abbildung 3.7: Die fünf Interface-Schichten der Experiment-Pipeline: von der deklarativen Definitions- und Auswertungs-Schicht E4 (Anwender-Sicht) über den Permutations-B⁺-Baum (E3) und die Tier-Binaries (E2) zur Laufzeit-Konfiguration (E1); die Infrastruktur (E0) stützt alles; ihre Fertigstellung bildet den letzten Schritt. Der Rückkanal führt die Messwerte zur Auswertung nach E4 zurück; das Mess-System durchdringt als Querschnitt M alle Schichten (Labor-Ausstattung, Abschnitt 3.4). Jede Schicht wird einzeln fertiggestellt, mit festgeschriebenem Interface-Vertrag zur Nachbar-Ebene.

Grundlegend ist das Fertigstellungs-Prinzip: Jede Schicht wird *einzel*n fertiggestellt, mit einem *festgeschriebenen Interface-Vertrag* zur Nachbar-Ebene, und die Prüffrage je Grenze lautet stets, ob die Schicht ihre Definition *verlustfrei* weiterreicht; ein System, dessen Produktraum jede vollständige Materialisierung ausschließt (Abschnitt 3.4.6), ist für gleichzeitige Änderungen über mehrere Ebenen zu groß. Das Prinzip korrespondiert mit der Matrix-Programmierweise des Apparats (Abschnitt 3.3.3); wie jede Schicht gegen einen Ersatz ihrer Nachbar-Ebene geprüft wird, zeigt Abschnitt 4.4.

Die E-Schichten sind vom Drei-Ebenen-Modell (Abschnitt 3.3.2) zu unterscheiden: Jenes ist die *Anatomie-Sicht* und ordnet die Struktur des Gemessenen (Gattung, Genus, Organe), diese sind die *Pipeline-Sicht* und ordnen den Prozess des Messens von der Definition zurück zur Auswertung; beide stehen orthogonal zueinander, denn dasselbe Lebewesen wird durch die Schichten hindurch *konfiguriert*. Der folgende Abschnitt wendet sich der Frage zu, wie sich die so komponierten Lebewesen fair vermessen lassen.

3.4 Das Mess-System

Damit strukturell verschiedene Suchalgorithmen *fair* verglichen werden, bildet die Arbeit sie alle auf eine einzige Schnittstelle ab: den C++-Vertrag der geordneten Map-Hülle `std::map<Key, Value>` mit Punktsuche, Einfügen/Aktualisieren, Löschen und ordnungsbasierter Navigation [ISO24]; die Achsen beschreiben das *innere* Verhalten hinter dieser festen Schnittstelle, parallel dient `std::vector` als Container-Vergleichsfall. Dahinter unterscheidet das System *Ebenen der Dynamik*, die festlegen, *wann* eine Achsen-Entscheidung fällt. Darin liegt die Gliederung jeder Achse, die Teilfrage FF3.b (Abschnitt 1.3) anspricht: Die *Haupt-Achse* ist die übersetzungszeit-fixierte Wahl — bei Organ-Achsen ein Segment der `binary_id`, bei System-Achsen ein Stempel-Eintrag samt Bau-Versionskennung —, die *Unter-Achsen* sind ihre Verfeinerung, dynamisch als laufzeit-variable Parameter (dynamische Dimensionen der Stufe `runtime` in der Mess-Registry) oder statisch als übersetzungszeitliche Tupel ihrer Haupt-Achse. Die Idee, Datenstrukturen als Entwurfsraum zu betrachten, prägt Idreos' *Periodic Table of Data Structures* [IZA⁺18] und den *Data Calculator* [IZH⁺18] und deckt sich mit der Achsen-Sezierung dieser Arbeit (Abschnitt 3.2); gegenüber dieser statischen Aufzählung und dem klassischen *Policy-based Design* [Ale01] führt die Taxonomie compile- und laufzeitvariable Achsen-Ebenen ausdrücklich gemeinsam (vgl. Abschnitt 3.3.3).

Die Container-Genera werden aus demselben Achsen-Pool gebildet wie die Suchalgorithmen und sind keine Standard-Container — aus Notwendigkeit: Nur so bleiben die im Kompilat erlaubten Achsen kontrollierbar, reproduziert die Mikro-Messung dieselbe Laufzeit und bleiben `SearchAlgorithm` und Container über ein einheitliches Interface vergleichbar. Der gemeinsame Kern der Container-Gattung besteht aus Identität, Achsen-Beobachtung und Größe (Abschnitt 3.3.1); die Genera `Set`, `Sequence`, `Adapter` und `View` sind implementiert; die Hüllen `std::map` und `std::vector` sind vollständig aufzuführen, und die Genus-Iterator-Bibliothek für die ordnungsbasierten Operationen ist nicht implementiert.

Diese Bausteine sind nur so aussagekräftig wie ihre Vermessung. Wissenschaftliches Messen unterliegt etablierten Gütekriterien [HB15]: *Reproduzierbarkeit* (feste Seeds, deterministische Reihenfolge, dokumentierte Konfiguration), *Validität* (intern, Konstrukt, extern), *Fairness* (identische Schlüssel, Workloads und Warmup; fehlende Fähigkeiten als *N/A* statt verdeckt emuliert) und die *Streuung* als Teil der Aussage (Perzentile statt Mittel, mit Signifikanzprüfung). Berichtete Perzentile folgen dem Nearest-Rank-Verfahren: der Rang $R(q, n) = \lceil q \cdot n \rceil$ ist einsbasiert, der Median der Sonderfall $q = 0,5$, der bei geradem n die

untere Mitte liefert. Darauf bauen die Mess-Muster auf: Eine *Zwei-Phasen-Operationsschleife* trennt einen verworfenen Warmlauf von der Messung im definitiv warmen Cache, wobei der Parameter-Unterschied zwischen beiden Phasen selbst eine Erkenntnisquelle ist und nur Zeilen mit gültiger zweiter Phase in die Auswertung eingehen; die Erhebung erfolgt *hybrid* (isolierte Achsen-Algorithmen direkt gegeneinander, ein zusammengesetztes Lebewesen zentral über eine ABI-stabile Beobachter-Schnittstelle); ein *Konformitäts-Gatter* prüft vor jeder Messung den `std::map`-Vertrag; und ein Plausibilitäts-Kriterium verwirft jeden Lauf, in dem eine Messung mit Messfühlern nicht langsamer ist als dieselbe ohne. Schwellen sind *plattform-kalibriert* (je Maschinen-Signatur aus Messläufen bestimmt); die Werte liegen nicht vor (Abschnitt 6.1). Diese Konzepte bilden die *Definitions-Klassen* des Messens; ihre technischen *Instanzen* hat Abschnitt 3.2 eingeführt.

Die Mess-Tooling-Haupt-Achse spannt drei *Mess-Ebenen* (measurement levels) auf, in genau dieser und keiner anderen Reihenfolge: *wallclock* (w) — die Wall-Clock der Gesamtläufe im CacheEngineBuilder über die Last-Rahmenwerke; *macro* (ma) — die Zeit der Genus-Interface-Funktionen der Tier-Binary; *micro* (mi) — die Zeit und die Erfolgs-Parameter je Achsen-Interface. Teilmengen der drei Ebenen sind je Stufe erlaubt, jede andere Reihenfolge ist syntaktisch falsch; w/ma/mi ist der registrierte Alias. Jeder Interface-Aufruf wird von Anfang bis Ende auf seine *Erfolgs-Parameter* und seine Gesamt-Laufzeit gemessen; das Messgerät ist der Mess-Checkpoint (`checkpoint_measure`), der in den mi-Schichten die achsen-spezifischen Erfolgs-Parameter erhebt, und ab der ma-Ebene werden alle Parameter einschließlich der PMC-Zähler zusammengeführt (Full Join der mi-Erfolgs-Parameter). Ein Mess-Kanal ist stets über seinen Pfad Achse → Genus → Kategorie adressiert, nie über einen freien Namen. Drei Punkte sind an dieser Stelle nicht umgesetzt: der Katalog der Erfolgs-Parameter je Achse (Gegenstand künftiger Arbeit), die Anbindung des Checkpoints an die Mess-Schleife und die Kollektor-Mechanik, die die Parameter einsammelt.

3.4.1 Die Dreiteilung: Mess-, System- und Organ-Achsen

Innerhalb dieser Definitions-Klassen beantwortet das Mess-System die Kategorisierungs-Frage der Einleitung (Abschnitt 1.3): Die Achsen trennen sich entlang der drei Belange — das Messen selbst, die Bau- und Ziel-Plattform, das Gemessene — in *drei* Kategorien, die als eigenständige *Realms* mit je eigener Klassen-Wurzel, eigenem Angebots-Katalog und eigener Stempel-Zeile (Abschnitt 3.4.4) entwickelt werden; verbindlich ist die kanonische Gesamt-Ordnung erst Mess-Tooling, dann die drei System-Achsen, dann die Organ-Slots T0–T17. Zwei Begriffe greifen vor: Jede Tier-Binary besitzt einen Identitäts-*Stempel* (je Realm eine Zeile plus ein Fingerprint) und liegt unter diesem Fingerprint im *Lager*, dem Bestand aus Binaries und Messwerten, aus dem der Apparat Vorhandenes wiedererkennt, statt es neu zu bauen oder zu messen (Abschnitte 3.4.4 und 3.4.5). Die Dreiteilung ist die zweite Gestalt des Trennbarkeits-Problems: Auch Gemessenes, Plattform und Mess-Instrument müssen getrennt bleiben, damit ein Effekt eindeutig zuzuordnen ist; die Mess-Achsen klären, ob überhaupt ein Messapparat in die Cache Engine und die Tier-Binaries eingebaut werden soll.

Die *Mess-Achsen* sind die Belange des Messens selbst — in der Metapher die Ausstattung des Labors. Der Mess-Realm umfasst (a) das Last-Rahmenwerk (`load_framework`) als Meta-Meta-Achse, das die Workload-Konventionen aus Abschnitt 2.3 einbringt — YCSB als einziger aktivierter Baustein, die übrigen Rahmenwerke über den Datensatz-Lader (Abschnitt 3.2); (b) die Mess-Tooling-Haupt-Achse mit den drei Mess-Ebenen wallclock, macro und micro (Abschnitt 3.4), die allein die Mess-Stempel-Zeile belegt;

(c) die Mess-Kategorien als *Unter*-Achse dieses Toolings, die sich als Spalten der Ergebnis-Tabellen manifestieren — die Registry führt sechzehn, doch mit der Erhebung je Achsen-Interface wächst ihre Zahl dynamisch und ist nie eine feste Anzahl; und (d) die Ablauf-Methodik als Unter-Achse *work_mode* mit den vier Modi *build*, *measure*, *compare* und *release* (Abschnitt 3.3.2). Mess-Achsen sind strikt *binary-id-neutral*. Innerhalb der Kategorien besteht eine *Regime-Zweiteilung*: das zeit- und observer-basierte Regime (neun Kategorien, darunter Latenz, Durchsatz, Speicher-Fußabdruck) und das zählerbasierte PMC-Regime (sieben Kategorien, darunter Cache-, dTLB- und Branch-Misses, IPC/CPI, Energie); das Regime ist ein Merkmal der Mess-Achse, nicht des gemessenen Organs. Die observer-basierte Teilmenge löst der Apparat auf, die PMC-Kategorien sind verbindlich eingebaut; nicht implementiert sind die Erhebungsquelle je Achsen-Interface-Parametersatz und die Anbindung der P-/E-Kern-Messung an das Lauf-Profil.

Die *System-Achsen* sind die Belange der Bau- und Ziel-Plattform: kanonisch *genau drei* Haupt-Achsen in fester Ordnung — die Ziel-ISA (*target_isa*), das Betriebssystem (*operating_system*) und die Erweiterungs-Hardware (*external_utils*), letztere ausschließlich der Sammel-Hub der Hardware-Meta-Achsen (SIMD-/Vektor-Erweiterungen, GPU/FPGA/NPU, externe Beschleuniger) —, gebündelt durch den Command-Wrapper *build_target_complex* (Abschnitt 3.4.2). In der Metapher sind sie kein Organ, sondern der *Lebensraum* des Tiers: immer präsent, sobald gemessen wird, keiner Gattung zugehörig. Daraus folgen drei Invarianten. Erstens berühren System-Achsen niemals die Binary-Identität (*binary_id = never*); die Effekte der Organ-Achsen dürfen nie mit denen von Plattform und Mess-Instrumenten vermengt werden. Zweitens sind sie gleichwohl permutierbar: Der Planer gibt frei, welche System-Achsen-Belegungen der CacheEngineBuilder baut — die Freigabe einer Zielplattform zum Bau, die Teilfrage FF1.b (Abschnitt 1.3) voraussetzt —, der Bau-Raum des CEB permutiert System- und Organ-Achsen gemeinsam, und auch die System-Unter-Achsen permutieren, etwa das Scheduling mit seinen fünf Dimensionen am Wrapper der Ziel-ISA. Drittens sind verschiedene Bau-Welten derselben Organ-Permutation verschiedene Artefakte: Bau-Steuergrößen wie Optimierungsstufe und SIMD-Erweiterung erscheinen in der Bau-Versionskennung und im Werkzeugketten-Glied des Fingerprints (Abschnitt 3.4.4), nie im Organ-Permutationsraum.

Die *Organ-Achsen* sind das *Gemessene*: Organe des Lebewesens, Teil der Gattungen, permutierbar — jede Belegung verändert die Identität der Tier-Binary. Kanonisch sind es *achtzehn* Organ-Haupt-Achsen in fester Slot-Reihenfolge T0–T17 (Tabelle 3.2); das Persistenz-Ziel ist die achtzehnte, Telemetrie und Ziel-ISA gehören nicht zu den Organen. Dazu tritt die optionale *Organ-Meta-Meta-Achse* *disk_io* — *Meta-Meta* im Sinn der Indirektion einer Beschreibung: eine Achse, die beschreibt, wie andere Achsen beschrieben werden. In der vierstufigen Ebenen-Ordnung dieser Arbeit (M0 der Binärcode, M1 Konzeption und Laufzeit-Implementierung der Achsen, M2 die Registry-Zeile, M3 die Meta-Meta-Achsen; Abschnitt 4.5) ist Meta-Meta die oberste Stufe M3, und im Stempel ist die Meta-Meta-Ebene eines Eintrags seine Klammer-Tiefe: eine Haupt-Achse ist klammerlos, eine Meta-Meta hängt als Klammer-Anhang an ihrer Realm-Zeile (Abschnitt 3.4.4). *disk_io* stempelt im Klammer-Anhang der Organ-Zeile, berührt die *binary_id* nicht, wird nur bei einem Platten-Rückschreibe-Ziel wirksam und ist abgeschaltet; im golden-Referenzkatalog bleibt ihr Anhang leer.

Konzeptionell besitzt die Dreiteilung zwei Realm-Wurzeln: Der System-Realm wurzelt am *CacheEngineBuilder*, der die Plattform kennt und die Tier-Binaries baut, der Mess-Realm am *Experiment-Planer*, der die Experimente aus der XML auflöst (Abschnitt 3.4.6); jede Kategorie hat eine eigene Klassen-Wurzel und einen eigenen Angebots-Katalog (Abschnitt 4.5). Die Zuordnung der

weiteren Größen ist eindeutig: Der Compiler ist eine Unter-Achsen-Gruppe der Bau-Werkzeugkette `build_toolchain` (Abschnitt 3.4.2), das Scheduling eine Unter-Achse am Wrapper der Ziel-ISA mit fünf Dimensionen, das Last-Rahmenwerk gehört dem Mess-Realm, und die Telemetrie ist *zweigeteilt*, denn Zähler-Instrumentierung muss zum Messen eingebaut sein. Dieses Muster heißt *zweigeteilte Haupt-Achse*: eine Achse, die über die Laufzeit der Vorstufe *und* die Übersetzungszeit der Folgestufe läuft (Planer → Builder → Tier-Binary); Instanzen sind das Last-Rahmenwerk, die Telemetrie und die Hardware-Erkennung (Abschnitt 3.4.3). System- und Organ-Achsen sind *zweiphasig* (der Planer gibt frei, die Folgestufe enthält einkompiliert), Mess-Achsen *dreiphasig*: Der Planer wählt sie, der CacheEngineBuilder enthält die Mess-Wahl als Provenienz einkompiliert, und die Tier- bzw. Hybrid-Binary führt den Mess-Gate-Zustand ihrer Übersetzungseinheit als Fingerprint-Glied, sodass zwei Kompilate mit und ohne Messfühler verschiedene Identitäten besitzen; der Vertrag ist je Träger-Stufe lokal (Abbildung 3.4), die Deckung CEB aus, Tier an durch einen Test belegt.

Alle drei Achsen-Realms bindet ein methodisches Prinzip, der *Grundsatz der ausgewiesenen Nichterhebung*: Ein nicht erhobener Wert ist ein fehlender Wert (NA-Semantik im Sinn der Statistik fehlender Daten [Rub76]), nie eine Null und nie ein Phantomwert. Wo ein Wert nicht wirklich erhoben werden kann — eine Organ-Achse ohne tatsächlichen Laufzeit-Parameter, ein Zähler ohne Hardware-Zugriff, eine Mess-Quelle, die auf der Plattform nicht existiert —, meldet das System *explizit ungültig oder leer* statt eines plausiblen Phantomwerts. Lieber eine als ungültig markierte Messung als ein synthetischer Effekt: Ein Phantomwert würde die Heuristik-Ableitung (Abschnitt 3.6) systematisch vergiften, während eine ausgewiesene Lücke sichtbar bleibt und gezielt geschlossen werden kann. Das Prinzip gilt durchgängig — von der Achsen-Verdrahtung (nur Achsen mit tatsächlich messbarem Laufzeit-Knopf melden Laufzeit-Effekte; die übrigen gelten als übersetzungsstatisch) über die Verfügbarkeits-Meldung der Zähler-Quellen bis zur Auswertung, die aus einer leeren Eingabe keinen leeren Plot erzeugt.

Was diese Mess-Muster erheben, sind drei gegenläufige Komponenten — *Latenz*, *Durchsatz* und *Speicher-verbrauch* —, gegen die sich jede Achsen-Permutation als Trade-off-Profil aufspannt (Abbildung 3.8); bei konkurrierenden Zielgrößen ist die „beste“ Permutation kein Einzelsieger, sondern ein Element der Pareto-Front [Ehr05] (Abschnitt 3.6.1). Die vierte, zentrale Komponente — das cache-bewusste Verhalten auf Knoten-, Daten- und Index-Ebene — erheben verbindlich eingebaute Hardware-Performance-Zähler: Für AMD Zen 5 (prod1) ist der Ereignis-Katalog gegengeprüft, für Intel liegt kein Eintrag vor, der Last-Level-Zähler scheitert auf Zen 5; jede Lücke erscheint als fehlender Wert, nie als Null. Die getrennte Messung der P- und E-Kerne führt die Scheduling-Dimension `hetero_core_dispatch` der Ziel-ISA als Sechs-Modus-Modell: vier Pinning-Modi je Kern-Sorte, der ungepinnte Referenzlauf und *HybridAware*, der seine Threads zur Laufzeit auf Kerne beider Sorten pinnt und mit dem Zähler-Satz der jeweiligen Sorte misst; die Cache-Line-Awareness-Messung setzt HybridAware voraus, der Modus ist deshalb Pflicht. Implementiert ist der Pinning-Aktuator, die Anbindung der Kern-Modi an das Lauf-Profil (prod2) fehlt.

3.4.2 Komplex-Achsen: die Ziel-ISA als feste Rekombination

Nach außen verhalten sich die drei System-Haupt-Achsen wie *eine*: Eine *Komplex-Achse* ist eine Klammer über einer festen Rekombination mehrerer Haupt-Achsen, die gemeinsam als eine auftreten (im Sinne des *Command*-Musters). Die *äußere* Komplex-Klammer spannt `target_isa × operating_system × external_utils` und enthält als Unter-Achsen-Gruppe die Bau-Werkzeugkette `build_toolchain`; die Ziel-ISA ist *in sich* eine innere Komplex-Achse




Abbildung 3.8: Das Mess-Trade-off-Dreieck: jede Achsen-Permutation spannt sich gegen die drei gegenläufigen Mess-Komponenten Latenz, Durchsatz und Speicherverbrauch auf und ist ein Punkt in seinem Inneren (vgl. den Entwurfsraum in Abbildung 3.1, wo dieselbe Permutation ein Punkt ist); die Pareto-Front der nicht-dominierten Permutationen ist die Brücke von den drei Größen zur „besten Binary“. Die für cache-bewusste Suchstrukturen zentrale vierte Komponente — das Verhalten auf Knoten-, Daten- und Index-Ebene über Hardware-Performance-Zähler — ist im Mess-Pfad verbindlich eingebaut; offen sind der Intel-Ereignis-Katalog, der Last-Level-Zähler auf Zen 5 und die nur modellgebundene L2-/Kohärenz-Belegung.

aus den Identitäts-Gliedern RAM-Frequenz, CAS-Latenz und CPU-Fabrikation, an deren Wrapper die Unter-System-Achsen Scheduling, NUMA-Knoten und Speicherseiten-Größe hängen. Die Glieder werden je Maschine in derselben Anwender-XML *deklariert*, die auch das Experiment anzeigt (Abschnitt 3.4.6). Im Identitäts-Stempel (Abschnitt 3.4.4) belegt eine Komplex-Achse genau *ein* Feld ihrer Typ-Zeile; die CAS-Latenz ist ein rein deklariertes Glied (Provenienz-Stufe „deklariert, nicht gemessen“, Abschnitt 3.4.3).

3.4.3 Hardware-Erkennung als zweigeteilte Mess-Achse

Damit die deklarierten Plattform-Glieder keine still veraltenden Konstanten werden, führt das Konzept die Hardware-Erkennung als weitere zweigeteilte Haupt-Achse ein — als *Mess-Achse*, die Eigenschaften der Hardware ausmisst, aber weder System- noch Organ-Achsen verändert. *Ebene 1* liegt beim Planer: Er erkennt zu seiner Laufzeit die Zelle aus ISA-Vendor-Familie und Betriebssystem und wählt per Metaprogrammierung die Erkennungs-Software, die in den `CacheEngineBuilder` einkompiliert wird; die Auswahl-Matrix ist *total*, ein Katalog-Eintrag ohne Zelle bricht die Übersetzung. *Ebene 2* liegt beim Builder, der die Ist-Eigenschaften der Maschine erhebt und damit die Übersetzungszeit-Stempel der Tier-Binaries setzt; der Stempel dieser Achse trägt nur das Geräte-Segment der Mess-Stempel-Zeile (Abschnitt 3.4.4), nie einen Messwert. Die Kern-Topologie hybrider CPUs führt die Unter-Achse `hetero_core_dispatch` der Ziel-ISA (Sechs-Modus-Modell mit HybridAware als Pflicht-Modus, Abschnitt 3.4.1). Jedes Erhebungs-Ergebnis trägt eine *Provenienz*-Stufe samt Erhebungszeitpunkt, in

absteigender Vertrauens-Ordnung: *konfiguriert-gemessen* (privilegierte Systemabfrage), *SPD-JEDEC-Basiswert* (unprivilegiert aus dem Modul-Speicher, bewusst nur die JEDEC-Nennrate) und *deklariert-nicht-gemessen* (Anwender-XML); eine niedrigere Stufe verdrängt eine höhere nur mit mitwandernder Kennzeichnung, Nicht-Erhobenes erhält n/a statt einer Null (Grundsatz der ausgewiesenen Nichterhebung, Abschnitt 3.4.1), und vier Fehlerklassen trennen fehlende, unlesbare, korrupte und unbekannt formatierte Quellen. Der Gewinn ist die *automatisierte Wiedervorlage*: Ein einmalig festgeschriebenes Werkzeug-Ergebnis — so die für prod2 hinterlegte RAM-Nennrate von 4800 MT/s, mit `dmidecode` als Deklarationsquelle — wird durch eine Erhebung ersetzt, die bei jedem Lauf erneut stattfindet und ihre Vertrauensstufe mitführt. Provenienz-Vokabular, SPD-Parser, Fehler-Domäne, Erhebungs-Kette und Plattform-Auswahl-Matrix dieser Achse sind implementiert (Kapitel 4).

3.4.4 Identitäts-Stempel: eine Zeile je Realm

Die Dreiteilung wird an der Tier-Binary selbst ablesbar. Ihre *Permutations*-Identität ist die `binary_id`: der Pfad aus achtzehn `achse=wert`-Segmenten in kanonischer Slot-Reihenfolge — ein Segment je Organ-Achse, und *nur* Organ-Achsen. Zusätzlich enthält jede Tier-Binary einkompilierte *Stempel-Zeilen*, genau eine je Realm: Die *Organ-Zeile* hält je Haupt-Achse den gewählten Algorithmus samt Algorithmus-Version; die *System-Zeile* die drei System-Haupt-Achsen mit ihrer *Bau*-Version (Suffix-Kennung aus Werkzeugkette, Optimierungsstufe, Erweiterung und weiteren Bau-Steuergrößen); die *Mess-Zeile* die einkompilierten Mess-Toolings als klammerlose Segmente mit dem Last-Rahmenwerk als Klammer-Anhang an ihrem Ende (Muster `measurement_tooling=wallclock@1.0.0.c; [load_framework=yicsb@1.0.0.c]`); eine leere Mess-Zeile ist eine explizit ausgewiesene Aussage (kein Mess-Tooling einkompiliert). Die Eintrags-Grammatik ist einmal für alle Zeilen definiert: `achse=algo@X.Y.Z[.flag]*` mit rekursiven Komposit-Klammern — `c{p.e}` ist die Basis `c` mit den Untergliedern `p` und `e` und wird nie flach als `cpe` gelesen; die Klammer-Tiefe eines Eintrags ist seine Meta-Meta-Ebene, das Flag `e` bezeichnet einen Efficiency-Core-Algorithmus. Eine vierte Realm-Zeile für die Misch-Strategie eines Prüflings gibt es nicht: Der Prüfling stempelt unter eigenem Namensraum-Präfix in der Organ-Zeile (Muster `prt-art.memory.abc=prt_patricia@2.3.4.c{p.e}`), sodass Misch-Konstellationen am Namen unterscheidbar bleiben. Den Stempel schließt je Träger-Stufe ein *Fingerprint*; der Stempel trägt damit neben der Identität die Rollen Cache-, Lager- und Wiedererkennungsschlüssel sowie Einordnung. Die Tier-Binary führt einen SHA-512 über ein Preimage aus elf Gliedern in fester Reihenfolge — Format-Kennung (`fingerprint_format=6`), Mess-, System- und Organ-Zeile, Unter-Achsen-Werteset, Werkzeugketten-Glied, Enabled-Mengen der Bau-Achsen, Overlay-Quell-Hash, wirksamer Mess-Gate-Zustand, Hybrid-Komposit-Zeile und Basis der Bau-Version —, an dem die Wiedererkennung im Lager hängt (Abschnitt 3.4.5); der Planer führt einen SHA-256 über Version, Ziel-ISA und Betriebssystem, der CacheEngineBuilder einen SHA-512 als Provenienz seiner Mess-Wahl, der kein Wiederverwendungs-Kriterium ist. Gemessene *Werte* erscheinen niemals in Stempel oder `binary_id`: Gestempelt wird die Plattform-Klasse, nie ein Messwert (Abschnitt 3.4.3).

3.4.5 Das Lager: Bestände unter Stempel-Schlüsseln

Das *Lager* (repository) ist der persistente Bestand des Apparats, in dem Gebautes und Gemessenes unter Stempel-Schlüsseln liegt (Abbildung 3.9); der Lager-Baum ist nach Gattung, Genus und Realm gegliedert

(gattung= → genus= → realm=). Vier Bestände sind im Schlüssel-Schema übersetzungsstatisch festgeschrieben: Bestand 1 die Tier-Binaries, geschlüsselt über ihren SHA-512-Fingerprint; Bestand 2 die Messwerte, geschlüsselt über den Fingerprint der vermessenen Binary und die Hardware-Identität der messenden Maschine (eine Klassen-Eigenschaft aus CPU-Fabrikation und RAM-Paar, nie der Rechnername) — ein Messwert geht nie in seinen eigenen Schlüssel ein; Bestand 3 die Synthese-Batches mit den synthetisierten Mess-Kurven als Dateien; Bestand 4 die Lösungen je Anwender-XML. Die Messung ist immer eingeschaltet; im Lager wird nur nachgemessen, was dort fehlt, und eine Permutation wird über ihren Fingerprint wiedererkannt statt neu gebaut. Weil der Mess-Gate-Zustand ein Fingerprint-Glied ist, liegen je Permutation die Binary mit und die ohne Messfühler als zwei Einträge nebeneinander — Vorbedingung des Nachmessens eines Release ohne Messfühler gegen die vermessene Fassung (Abschnitt 3.6.2). Zwei Konsequenzen: Ein Algorithmus-Versionswechsel ändert die Organ-Zeile und damit den Fingerprint und löst den Neubau des betroffenen Stapels samt Neumessung aus; und weil die Hardware-Identität Teil des Messwert-Schlüssels ist, hat jede Maschinen-Konfiguration ihren eigenen Messwert-Bestand. Implementiert sind Bestand 1 und 2 sowie das Schlüssel-Schema aller vier Bestände; die Mechanik von Bestand 3 und 4, die Kurven-Facette, der Ablage-Pfad des Hybrid-Tiers und die Zielwahl über die XML bilden den nicht implementierten Lager-Vollausbau.




Abbildung 3.9: Das Lager: der Lager-Baum ist nach Gattung, Genus und Realm gegliedert; darunter liegen vier Bestände unter Stempel-Schlüsseln — Bestand 1 die Tier-Binaries (SHA-512-Fingerprint; die Binary mit und die ohne Messfühler sind zwei Einträge, weil der Mess-Gate-Zustand ein Fingerprint-Glied ist), Bestand 2 die Messwerte (Fingerprint der Binary plus Hardware-Identität der Maschine), Bestand 3 die Synthese-Batches mit den synthetisierten Mess-Kurven als Dateien und Bestand 4 die Lösungen je Anwender-XML. Der Apparat erkennt Vorhandenes über den Fingerprint wieder und misst nur Fehlendes nach.

3.4.6 Subsysteme und die Kette von der XML zur Tier-Binary

Organisiert ist der Apparat als *ein* Hauptkanal: *Eine* Anwender-XML ist die einzige Quelle des gesamten Prozesses. Sie *zeigt an*, welche Experimente, Achsen, Einstellungen und Abläufe durchzuführen sind, während je Realm ein *Registry*-Katalog das *Angebot* des Existierenden hält — das deklarative Konfigurationsmodell aus Abschnitt 2.4 nach dem Vorbild des Java-POM; eine unregistrierte Referenz ist ein harter

Validierungsfehler. Der Experiment-*Planer* löst die XML gegen die drei Angebots-Kataloge auf und baut je Ziel-Plattform und Mess-Aufgabe *einen* CacheEngineBuilder (CEB), in den die gewählten Mess-Achsen einkompiliert werden; dieser orchestriert den Bau der Tier-Binaries und stempelt sie mit seiner Plattform (Abschnitt 3.4.4); die Tier-Binary enthält die Organ-Permutation. Jede Stufe speist sich aus ihrem art-eigenen Angebot (Mess-Katalog → Planer, System-Katalog → Builder, Organ-Katalog → Tier-Binary), und die Tier-Binary bleibt in zwei strikt getrennten Schichten lesbar: dem Hardware- und Umgebungs-Layer der System-Achsen und dem Anwendungs-Logik-Layer der Organ-Achsen. Gesteuert wird die Anlage per Planer-Shell (implementiert) oder per API-Kommandozeile mit einem headless Server; ein optionaler Erstellungsmodus deklariert die verfügbaren XML-Einstellungen aus der erkannten Hardware; headless Dienst und Erstellungsmodus sind nicht implementiert.

Auf dieser Kette aufbauend trennt das Mess-System vier formal getrennte Subsysteme: den `messung_driver` (der Auswertungs-Orchestrator, der je Pflicht-Messreihe A/B/C die Pipeline durchläuft), den CacheEngineBuilder (ein autonomes Plattform-Ausmess-System mit der Sieben-Phasen-Pipeline aus Abschnitt 4.3.2), die CacheEngine (die Achsen-Bausteine-Bibliothek) und den Prüfling PRT-ART (der einige Organe selbst stellt und die übrigen Cache-Engine-Dienste konsumiert); Cache-Engine, Prüfling und diese Arbeit liegen in je eigenen Repositories, die Planer-Rolle ist als eigene Binary realisiert (`comdare-experiment-planner`), die Builder-Rolle als Mess-Treiber (`comdare-messung-driver`). Die ExecutionEngine ist kein fünftes Subsystem, sondern die gemeinsame messbare Wurzel (`IExecutionEngine`), unter der sich Prüfling und Engines registrieren. Definierend ist die *bidirektionale* Cache-Engine ↔ Prüfling-Beziehung: Die Cache-Engine instantiiert den Prüfling je Permutations-Konfiguration, und der Prüfling ruft zur Laufzeit Cache-Engine-Dienste auf; diese Symmetrie begründet die *Multi-Prüfling*-Fähigkeit, mit der Messreihe A den Prüfling gegen viele SOTA-Adapter in einer Pipeline vergleicht.

Der Builder orchestriert eine *Drei-Stufen-Prüfung*: **Stufe 1** (nur Cache-Engine) nutzt die Standard-Variante je Achse, **Stufe 2** (nur Prüfling) ersetzt die überschriebenen Achsen durch die Prüfling-Varianten, und **Stufe 3** (Full Join, nicht-redundant) kombiniert Standard- und alle Prüfling-Varianten; im Code sind es die Verbund-Strategien des Merge-Plans — Stufe 1 ist `Verbund1_CeOnly`, Stufe 2 zerfällt in Ersetzen (`Verbund2_Replace`) und Hybrid-Mischung (`Verbund2_Hybrid`), Stufe 3 ist `Verbund3_Union`. Jede Stufe kann tausende nicht-redundante Permutations-Binaries erzeugen, die zur Laufzeit über die C-stabile Modulgrenze als C++23-Module geladen werden; materialisiert wird stets eine gedeckelte Teilmenge, der volle Produktraum nur gezählt.

Diese Stufen bilden *nicht* eins-zu-eins auf die drei Pflicht-Messreihen ab, sondern speisen sie: Die Standard-Binaries der Stufe 1 (samt der rekonstruierten SOTA-Profile) und die Prüfling-Binaries der Stufe 2 bilden *gemeinsam* die Vergleichs-Messreihe A; der nicht-redundante Full Join der Stufe 3 ist die Grundlage der Variations-Messreihe B; und die Merge-/Regressions-Messreihe C (alt gegen neu) ist an keine einzelne Stufe gebunden, sondern läuft build-übergreifend als alt-gegen-neu-Vergleich — über aufeinanderfolgende Stände derselben Konfiguration ebenso wie über konkrete Merge-Punkte (Tabelle 3.4).

Die drei Messreihen sind damit: *Reihe A* (PRT-ART vs. Stand der Technik) mit den Modi `A_defined` (schnelle Verifikation gegen die 8 Rang-1-Vollprofile) und `A_full` (alle 33 Profile; der Standard, da erst der Voll-Lauf die bias-reduzierte Vermessung aller Lastprofile gegen alle Verfahren einlöst, Abschnitt 3.1); *Reihe B* (Variation der Achsen-Entscheidungen unter sonst gleichen Bedingungen, um den Beitrag jeder Achse zu isolieren); und *Reihe C* (Merge/Regression alt gegen neu über konkrete Merge-Punkte,

Tabelle 3.4: Zuordnung der Drei-Stufen-Prüfung zu den Pflicht-Messreihen

Prüf-Stufe	Inhalt	speist Messreihe
Stufe 1 (nur Cache-Engine)	Standard-Bausteine + SOTA-Profile	A (Baseline auch für C)
Stufe 2 (nur Prüfling)	überschriebene Achsen = Prüfling-Varianten	A
Stufe 3 (Full Join)	Standard $\times$ Prüfling, nicht-redundant	B
build-übergreifend	alt gegen neu (Regression und Merge-Punkte)	C

Die drei Prüf-Stufen bilden nicht eins-zu-eins, sondern in dieser Zuordnung auf die drei Pflicht-Messreihen A/B/C ab; Reihe C ist build-/versionsübergreifend (nicht an eine einzelne Prüfstufe gebunden).

build-übergreifend gefahren). Jede Reihe wird in drei Granularitäten erhoben, die den drei Mess-Ebenen entsprechen (Abschnitt 3.4): *Mikro-Benchmarking* (micro) vermisst jede Achse über ihr *Achsen-Interface* — die Funktionsmenge, die *alle* Algorithmen dieser Achse liefern müssen —, *Makro-Benchmarking* (macro) die einzelnen `std::map`-Interface-Operationen gegen Beispiel-Lasten und *Gesamt-Benchmarking* (wallclock, über die Last-Rahmenwerke) die YCSB-Lastprofile über jede Rekombination — w/ma/mi, in dieser Reihenfolge; als Gegenprobe misst der Apparat zusätzlich drei Wallclock-Ebenen (Achsen-Interfaces, Gattungs-Interface-Funktionen, Test-Last aus den Last-Rahmenwerken). Architektur-Auflage dieses Schnitts: alle Achsen-Algorithmen verwenden ausschließlich Achsen-Interfaces statt generischer Betriebssystem-Aufrufe — inline einkompiliert, ohne `std::variant` —, damit die Mikro-Messung einer Achse tatsächlich die Achse misst. Genau diese Methodik ist die Antwort auf das Trennbarkeits-Problem: Jeder Bestandteil wird zunächst isoliert über sein Achsen-Interface vermessen, bevor er im Operations- und Gesamt-Kontext erscheint; die Beiträge bleiben getrennt messbar, statt im Gesamtdurchsatz vermengt zu bleiben.

Den so aufgespannten Raum reduziert das System gezielt. Der golden-Referenzkatalog — je Organ-Achse zwei aktivierte Vertreter, die Persistenz-Achse auf ihren In-Memory-Vertreter festgelegt — zählt $2^{17} = 131072$ Binary-Identitäten je System-Permutation (Abschnitt 3.4.1), jede mit vollem Achtzehn-Segment-Pfad (Abschnitt 3.4.4), und dient als Regressions-Detektor mit einer festgeschriebenen CRC-64-Prüfsumme; die Mächtigkeit des realen Permutationsraums rechnet der Planer dagegen dynamisch aus seinen Eingängen (Subkommando `simulate`) — sie liegt Größenordnungen darüber und ist nie eine feste Anzahl. Drei Mechanismen dämpfen die Explosion: der `<expected_workload>`-Profil-Filter (nur kompatible Workloads), der `Defined`-Modus (nur die deklarierten Tupel) und der `Full`- bzw. `Full-Sampled`-Modus (Vollraum oder seed-stabile $1:n$ -Teilmenge). Der Default-Workload ist die Voll-Permutation über alle verfügbaren Workloads; das Routing dieser Vorgabe ist nicht implementiert (Abschnitt 5.1.3). Voll- und Sampled-Läufe fahren auf den registrierten Maschinen-Signaturen `prod1` (AMD Zen 5), `prod2` (Intel Core i9-12900K, Alder Lake) und einem ODROID-Board mit Intel-Gracemont-Kernen; ein Lauf auf dem ZIH-Cluster der TU Dresden ist nicht gemessen (n/a).

3.5 PRT-ART als Demonstrator

PRT-ART ist der *Prüfling*, an dem sich die Tragfähigkeit des Systems zeigt: ein abstraktes Lebewesen, das einige Achsen-Organe selbst stellt und die übrigen über die Verbund-Strategie des Merge-Plans aus dem Standard-Baukasten der Cache-Engine bezieht (Abschnitt 3.4.6) — als monomorphe CRTP-Concept-Achsen, ohne Laufzeit-Fallback; die Laufzeit-Anbindung erfolgt über den Execution-Engine-Adapter.

Geladen wird das Prüfling-Repo über den Plugin-Controller der Cache-Engine: Sein Einstiegs-Snippet muss sich per `comdare_pruefling_deklarieren` ausdrücklich *zusichern* (einzige registrierte Fähigkeit: die Prüflings-Slots), denn Anwesenheit darf nur widerlegen, nie erlauben; ein angeforderter, aber nicht deklarierender Prüfling bricht die Konfiguration mit Fehlermeldung ab. Was PRT-ART beiträgt, liegt auf drei Ebenen. Erstens die *Prüflings-Slots* im eigenen Repository: die Build-Achse Page-Type, der Prefetch, das Wert-Handle (ChainRef) und das Telemetrie-Tooling mit den Hypothesen-Metriken H1/H2/H3 (eine Mess-Tooling-Unter-Achse, Abschnitt 3.4.1); ihre Bewertung enthalten die Kapitel 5 und 6. Zweitens die Referenz-Komposition der Cache-Engine, `PrtArtComposition`, die sich von der ART-Komposition in genau einer Achse unterscheidet — der Pfadkompression als Redirect-Organ, dem *R* in PRT-ART; das optimistische Lock-Coupling ist von ART geerbt. Drittens die codegen-fähige Prüflings-Komposition, die sechzehn von achtzehn Achsen aus der ART-Komposition übernimmt und Prefetch sowie Wert-Handle durch die Prüflings-Slots ersetzt. Seine weiteren eigenen Bausteine, der 4+1+2-Pool-Allokator und das MultiLevel-Layout, laufen im Mess-Pfad über den Cache-Engine-Standard (Anbindung vorgesehen, nicht implementiert). So belegt der Prüfling, dass das Mess-System tragfähig ist: Ein neuartiges Lebewesen entsteht aus wenigen eigenen Organen plus dem Standard-Baukasten und ist über dasselbe Prüf-Dock messbar wie jedes rekonstruierte SOTA-Verfahren.

3.6 Schärfung durch Heuristiken

Die Messreihen liefern mehr als Ranglisten: Aus ihnen lassen sich Heuristiken gewinnen, die das Mess-System schrittweise von einem Prüfstand zu einem sich selbst optimierenden Auslieferungs-System schärfen. Dieser Abschnitt entwickelt diese Schärfung als Konzept in drei Stufen — die Heuristik-Schleife über gelernte Lastprofile, die vier Betriebsmodi des Builders bis zum Hybrid-Modus als Zielbild der Arbeit und das Messkurven-Typsystem samt Filterkette und Messfehler-Erkennung, das diese Modi mit Daten versorgt.

3.6.1 Heuristik-Schleife und gelernte Lastprofile

Aus den Messreihen lässt sich je Last- und Datentyp-Profil die beste Achsen-Komposition ableiten und als wiederverwendbares Profil ablegen.

Die volle Schleife ist ein Ausblick-Mechanismus; realisiert sind davon die automatische Auswahl und der Binary-Versand (Abschnitt 1.4). Der Selektor liest die Messwert-Mappe — die `xlsx`-Mappe ist die Ausgabe des Apparats, die CSV-Form ihr aus ihr erzeugter Baum-Abzug (Abschnitt 5.2.2) —, rankt je Interface-Funktion und Metrik über die gültigen Zwei-Phasen-Zeilen (Median, Nearest-Rank), bestimmt bei konkurrierenden Zielgrößen die Pareto-Front, löst die `binary_id` zur Binary im Lager auf und liefert Binary, Versions-Sidecar und Manifest aus. Die Heuristik-Kurven entstehen als natürliche kubische Splines über die Stützstellen je Achse und x -Dimension; ein Entscheidungs-Lambda-Baum liest die Break-Even-Schwellen aus den Spline-Schnittpunkten und wählt an einer Anfrage-Koordinate die führende Binary. Über die reine Rangbildung hinaus ist eine *Heuristik-Extraktion* als Folge-Phase nach **Persist**, der letzten Phase der Sieben-Phasen-Pipeline (Abschnitt 4.3.2), als ML-Klassifikation in drei Schritten vorgesehen: Aus der Messwert-Mappe werden je Permutation Lastprofil-, Datensatz- und Achsen-Merkmale mit der gemessenen Bestleistung als Zielgröße gewonnen; ein *ML-Klassifikator* lernt darüber die Abbildung auf die beste Konfiguration; und er liefert je Workload-/Datensatz-Klasse die

empfohlene Achsen-Komposition, ohne den Permutationsraum erneut zu fahren. Das Ergebnis wird als wiederverwendbares *XML-Lastprofil* persistiert und in den `<expected_workload>`-Filter zurückgespeist; dieser *measure* $\rightarrow$ *profile* $\rightarrow$ *config* $\rightarrow$ *filter*-Kreislauf ist messgetriebenes Autotuning in der Linie von OpenTuner [AKV⁺14], FFTW [FJ98] und ATLAS [WPD01], mit der Datenbank-Entsprechung in OtterTune [APGZ17] und dem Database Tuning Advisor [ACK⁺04], der online-laufzeitnahen Variante in Active Harmony [TCH02] und der Bezeichnung „Software-in-the-Loop“ aus der X-in-the-Loop-Taxonomie [TMS⁺16]. Die ML-Klassifikation ist nicht implementiert (Kapitel 6); die Schleife selbst ist nur die erste Stufe des Betriebs-Zielbilds, das der folgende Unterabschnitt entwickelt.

3.6.2 Die vier Betriebsmodi des Builders

Die Heuristik-Schleife ist der Kern eines Betriebsregimes aus *vier* aufeinander aufbauenden Betriebsmodi des Builder-Interfaces, die von der Ablauf-Kette *build* $\rightarrow$ *measure* $\rightarrow$ *compare* $\rightarrow$ *release* (Abschnitt 3.3.2, Abbildung 3.5) zu unterscheiden sind; die Zuordnung ist eindeutig: Der *Mess-Modus* umfasst *build* und *measure*, der *Auswertungs-Modus* ist *compare*, der *Arbeits-Modus* der *release* einer Einzel-Binary und der *Hybrid-Modus* der *release* einer Hybrid-Rekombination, deren Kette sich auf der Hybrid-Ebene wiederholt. Der erste Modus ist der Betrieb des Apparats; die Modi zwei bis vier sind das erklärte Ziel dieser Arbeit und werden als Konzept festgehalten — der Kern ist das Durchmessen und Erstellen der Tier-Binaries samt Break-Even-Analyse vor jeder Anwendung des Hybriden, und die Arbeit geht in der Kette nicht über *hybrid-compare* nach *single-release* hinaus. Davon zu unterscheiden ist der in Teilfrage FF2.c (Abschnitt 1.3) erfragte *Paper-Isolations-Modus*, der die Entwurfsbestandteile genau einer Veröffentlichung als geschlossenes *Achsen-Set* isoliert anbietet, um sie originalgetreu durchzumessen; er ist nicht implementiert und bleibt Ausblick (Abschnitt 6.3).

Im *Mess-Modus* — dem Betrieb, den Abschnitt 3.4 beschreibt — fährt der Builder die Messreihen über die zugelassenen Permutationen; danach kennt das Framework die Eigenschaften aller zugelassenen Achsen-Algorithmen gegen alle Lastprofil-Rahmenwerke und Workloads. Der *Auswertungs-Modus* verdichtet diese Messungen zu minimalen Strängen je *Workload-Cluster*: Für Gruppen ähnlicher Lasten bleibt der kleine Satz von Achsen-Kompositionen übrig, der sie dominiert. Geclustert werden Workloads nach ähnlichen Abfolgen gleicher Zugriffsmuster auf die Gattungs- und Genus-Interfaces (je Profil ein gerichteter Übergangsgraph der Interface-Zugriffe mit Folgewahrscheinlichkeiten, dessen Clusterung zugleich die Mess-Reihenfolge festlegt). Dieses Verfahren ist nicht implementiert; es ist zugleich die vierte Auswertungs-Komponente des Hybrid-Tiers (Abschnitt 3.6.3).

Der *Arbeits-Modus* ist das Produktions-Ziel: Das Builder-Interface hält die für die aktuell häufige Workload-Last relevanten Tier-Binaries vorgeladen im Arbeitsspeicher und wechselt die Tier-Binary mit den speziell optimalen Achsen-Permutationen am ABI-stabilen Interface — derselbe Mechanismus des Binary-Wechsels, den der Mess-Modus nutzt, nur last-getrieben. Der Übersetzungszeit-Grundsatz bleibt gewahrt: Es gibt keinen Laufzeit-Umschalter *im* Tier, gewechselt wird *zwischen* vorgeladenen Binaries an der ABI-Grenze. Das Prüf-Dock der Gattung (Abschnitt 3.3.2) heißt in diesem Modus *Arbeits-Dock*: Dieselbe Schnittstelle liefert nun die produktiven Antworten. Die Dock-Schicht dieses Wechsels ist implementiert (Dock-Verträge, Prüf-Dock, Dock-Fabrik, Dock-Feld, Parser der Hybrid-Sektion der XML, Binary-Proxy); Router, Eviction und der `.so`-Export sind nicht implementiert. Der Hybrid kompiliert stets mithilfe des CacheEngineBuilders, nie selbst.

Beim Wechsel von einer Tier-Binary zur anderen muss jede beteiligte Tier-Binary eine einkompilierte

Zustands-Fläche enthalten, die den Zustand im Hybrid-Modus liest und wieder setzt — ein Checkpoint-Verfahren nach dem *Memento*-Muster [GHJV94], das nur die versioniert geänderten Blöcke nachzieht. Die Zustands-Fläche ist eine metaprogrammierte Sidecar-Bibliothek, die nur im Hybrid-Muster auftritt; deshalb werden zwei Release-Artefakte eingelagert, ohne und mit Sidecar (Abschnitt 3.4.5). Zustands-Fläche und Sidecar sind nicht implementiert.

Der *Hybrid-Modus* schließlich — das Ziel der Arbeit — verbindet Arbeitsmodus und Messung. Sein Kernstück ist, dass der Heuristik-Adapter eine eigene *Gattung* mit eigenem Genus ist, die vierte Gattung *HeuristikAdapter* mit dem *Reroute-Genus* *FunctionInterfaceReroute* (Abschnitt 3.3.2): Er übernimmt per Metaprogrammierung die Gattungs- und Genus-Interfaces seiner Tier-Binaries, wird selbst zu einer Tier-Binary kompiliert, dockt am Prüf-Dock des Builders an und reicht Befehle über das *Command*-Muster [GHJV94] an die ihm statisch zugewiesenen Tier-Binaries weiter; nach außen ist er von einer einzelnen Binary nicht zu unterscheiden, weil seine Binary dieselben Pflicht-Symbole exportiert und als Genus das geerbte Ziel-Genus meldet. Die Rekombination der Heuristik-Tier-Binaries ist selbst permutierbar gegen die existierenden einzelnen Tier-Binaries; der Adapter kann daher die Mess-Funktionskurven für Schätzungen verwenden und eine optimale mehrdimensionale Rekombination kompilieren — nach außen ein *virtuelles ganzes Tier-Binary*. Zugleich misst der Hybrid-Modus mit: Wall-Clock-Zeit sowie Makro- und Mikro-Benchmarks werden per Mess-Command über alle Tier-Binaries mitgeloggt.

Damit erbringt der Hybrid-Modus den *heuristischen Gegenbeweis*: Nach Eintritt des Arbeitsmodus wird das Heuristik-Tier-Binary erneut vermessen — sein Wall-Clock-Verhalten gegen die besten Einzel-Binaries und gegen die rekonstruierten Paper-Algorithmen entscheidet, ob die heuristische Rekombination die von den Spline-Kurven (Abschnitt 3.6.1) vorhergesagte Leistung erreicht; die Stufe *compare* errechnet aus dem Messwertlager die laut Vermessung beste Tier-Binary oder Rekombination, die Stufe *release* misst die maximal optimiert kompilierte Binary ohne Messfühler nochmals durch. Der Vergleich gegen die Paper-Algorithmen setzt je Veröffentlichung eine Wall-Clock-Referenz voraus, die als Datenquelle fehlt. Das Ziel der Arbeit ist damit doppelt formuliert: die beste einzelne Binary *und* das Heuristik-Tier-Binary aus den besten gemischten cache-bewussten Binaries produktionsfähig bereitzustellen. Alle vier Modi sollen über die Auswertungs-Kette der Definitions-Schicht (Abschnitt 3.3.4) automatisch dokumentiert werden; die Bewertung des Gegenbeweises definiert Kapitel 5.

3.6.3 Messkurven-Typsystem, Filterkette und Messfehler-Erkennung

Damit der Auswertungs- und der Hybrid-Modus tragfähig sind, formuliert diese Arbeit als Zielbild ein *Messkurven-Typsystem*; implementiert ist davon ein erster Ansatz — eine Kurvenanpassung über eine Achse und eine *x*-Dimension als natürlicher kubischer Spline (Abschnitt 3.6.1) —, während der Typsystem-Schlüssel *Rahmenwerk* × *Workload* × *Operation* × *Größe* nicht implementiert ist. Jede Tier-Binary-Gesamtpermutation erhält je Mess-Achse und je Mess-Ebene *wallclock*, *macro* und *micro* (Abschnitt 3.4) eine Wall-Clock-Messkurve über das Working-Set, getrennt nach Lastprofil-Rahmenwerk, Workload-Typ, Operationstyp und Beobachter-Typ; die synthetisierten Kurven liegen als Dateien im Lager (Abschnitt 3.4.5). Die Kardinalität jeder Dimension ist in Klassen einzuteilen — design-feste Konstanten, registrierte, dynamisch wachsende Größen (die Mess-Kategorien, Abschnitt 3.4.1), profil-gebundene Produkte und laufzeit-freie Iterationsräume.

Die *compare*-Stufe besteht aus fünf Auswertungs-Komponenten, die Stufungen einer Kette sind: erstens

das Ranking je Metrik mit Pareto-Front und Versand (implementiert, Abschnitt 3.6.1); zweitens die Spline-Kurven mit der Break-Even-Entscheidung (erster Ansatz implementiert); drittens die Filterkette über die Permutations-Familien (Mechanismus implementiert, Auswerte-Glieder nicht); viertens das Live-Ranking der vorgeladenen Tier-Binaries aus den mitgeschnittenen Interface-Zugriffen (nicht implementiert); und fünftens die Messfehler-Interpolation über die Mess-Konstellationen (nicht implementiert). Die *Filterkette* folgt dem Entwurfsmuster *Chain of Responsibility* [GHJV94]: Jedes Kettenglied prüft anhand der bisherigen Kurven, ob eine Permutations-Familie weiterverfolgt wird, oder reicht die Entscheidung weiter; sie ist im CacheEngineBuilder verortet, weil sie die nächste Bau-Runde kontrolliert, und filtert für den release die nach den XML-Anforderungen statistisch schnellste Binary. Implementiert sind der Mechanismus (Urteile Pass, Reject und Weiterreichen) und ein Kern-Glied für die Wiederaufnahme unterbrochener Läufe; die Auswerte-Glieder Paper-Vergleich und Pareto-Dominanz folgen, mit dem Vorrang des Paper-Vergleichs.

Schließlich braucht der Hybrid-Modus eine Kontrolle des Messfehlers, den die Mess-Instanzen selbst eintragen: Die drei Mess-Einrichtungen — Wall-Clock im CacheEngineBuilder, Genus-Interface-Zeit der Tier-Binary (macro) und Achsen-Interface-Zeit (micro) — lassen sich in allen Anordnungen bauen; die Zahl der Konstellationen ist dynamisch und wird nie statisch vorgelegt. Aus den Differenzen aller Messwerte mit Messfühlern gegen die jeweils genaueste verbleibende Gesamtzeit interpoliert ein Verfahren über die Konstellations-Matrix den Messfehler und rechnet ihn heraus — die fünfte Auswertungs-Komponente; drei Bau-Varianten desselben Experiments (Beobachter überall, nur im Heuristik-Tier, nirgends) sind drei dieser Konstellationen, und ein vierter Schritt baut die untergebenen Tier-Binaries ohne Beobachter neu und vergleicht sie rein an der Wall-Clock gegen alle bekannten Permutationen und die Paper-Algorithmen, mit Vorrang des Paper-Vergleichs. Gültigkeits-Kriterium jeder Konstellation: die Messung mit Messfühlern ist langsamer als dieselbe ohne; gelegt ist das Fundament (Mess-Gates je Kompilat als Fingerprint-Glied, ausgewiesene Nichterhebung je Messwert, Abschnitt 3.4.1), Interpolation und Konstellations-Matrix sind nicht implementiert.

Implementiert sind damit der Mess-Apparat mit seinen Verbund-Stufen, die Auswertungs-Kette bis zu Tabellen und Diagrammen, die Kurvenanpassung samt Break-Even-Baum, die Pareto-Auswahl mit Versand, der Filterketten-Mechanismus mit Wiederaufnahme-Glied, die Dock- und Klassifikations-Schicht des Hybrid-Tiers und die Mess-Gates je Kompilat; die Messläufe der vollständigen Messreihe liegen nicht vor. Nicht implementiert sind die Auswerte-Glieder der Filterkette, Router, Eviction und .so-Export des Hybrid-Wechsels, die Zustands-Synchronisation mit Sidecar, die Workload-Clusterung, die Messfehler-Interpolation, der Typsystem-Schlüssel der Messkurven, die Erhebung je Achsen-Interface-Parametersatz und die Anbindung der P/E-Kern-Messung an das Lauf-Profil. Die Bewertung des heuristischen Gegenbeweises nimmt Kapitel 5 auf, die Einordnung des Ausblicks Kapitel 6; zunächst vertieft Kapitel 4 die Implementierung der hier eingeführten Bausteine.

4 Implementierung und konkrete Algorithmusbestandteile

Dieses Kapitel steigt in das Detail: von der Repository-Architektur mit der Träger-Stufenkette (Abschnitt 3.3.2) über die Schlüsselstellen von PRT-ART, die Achsen-Implementierung, die Bau-Kette und die Contract-Tests bis zu den Realm-Wurzeln, der Hybrid-Stufe und dem Lager. Im Kern ist die *eine* Architektur eine selbst-optimierende Compiler-Compiler-Struktur: Der Planer erzeugt aus der Anwender-XML die Bau-Aufträge, der Builder daraus die Kompilate, und die Auswertung der Messwerte speist die nächste Planung (Abschnitt 3.4.6) — die Linie der empirischen Autotuning-Systeme [WPD01, FJ98, AKV⁺14, BDG⁺18], nur dass hier die Organ-Belegung eines Lebewesens permutiert und je Permutation eine eigene Binary erzeugt wird.

4.1 Vier-Repository-Architektur

Die Implementierung verteilt sich auf vier Git-Repositoryen mit klar getrennten Verantwortlichkeiten:

- `comdare-cache-engine` — **wie** gemessen wird: die Bausteine-Bibliothek und der Builder (Cod degenerierung, Permutations-Schleife, Modul-Loader, der siebenphasige `ExperimentDriver` und der Planer `ExperimentPlanDirector`, Abschnitt 4.3.2), die ABI-Header unter `abi/` samt dem vom Bau isolierten Test-Cluster (Abschnitt 4.3), die 33 SOTA-Profilen als ausführbare XML (Abschnitt 3.2) und die Test-Suites; der Quellbaum folgt einem Pitchfork-Layout, hinzu treten `libs/traeger` mit den vier Träger-Stufen (unten) und `heuristik/` mit sechs Headern (Achsen-Spline, Break-Even, Messkurven-Lader, Offline-Clusterung, Merkmalsvektor, Optimierungs-Katalog).
- `comdare-prt-art` — der **Prüfling**: die hybride `PrtArtSearchEngine` mit der 1/2/N-Parameter-Regel (ein Parameter fordert die Funktionsinterfaces eines Vektors, zwei die einer Map, mehr als zwei die einer Map auf ein Tupel), ihre ABI-Adapter und Bausteine sowie die Re-Implementierungen der Rang-2/3-Arbeiten (`legacy_reimpl`, vierzehn Verzeichnisse); Rang 1 (Zentralitäts-Rang, Abschnitt 1.3) umfasst die acht eigenständigen Suchentwürfe mit Original-Adapter sowie die als Organe eingehenden Arbeiten P08 und P09. Pool-, Prefetch- und Layout-Komponenten sind Deskriptor-Skelette ohne eigene Speicheranbindung; welche Prüflings-Bausteine den Mess-Apparat erreichen, entscheidet die Slot-Belegung (Abschnitt 4.2).
- `probst-Diplomarbeit-cache-engine` — **was** durch den Anwender getestet wird: die Experiment-Konfigurationen (XML samt XSD-Schema), der Mess-Treiber `messung_driver` (die CEB-Rolle) und die Auswertungs-Werkzeugkette aus neun numerierten Programmen von `01_sample_data_generator` bis `09_tex_formatter`.

- das **Manuskript-Repository** — die versionierte Experimentdurchführung im Dokument: Die Generator-Ausgabe der Werkzeugkette wird per Commit im Anhang abgelegt, das Repository besitzt eine eigene CI, und das Projekt-Repository stößt den Manuskript-Bau nach einem Messlauf an (`trigger:thesis`); ein Messwert im Dokument ist ein versionierter Artefakt-Stand mit Herkunft.

Die Vierer-Ordnung des Codes ist nicht die Repository-Grenze, sondern die *Träger-Stufenkette* Planer → CEB → Tier mit dem optional zwischen CEB-Prüf-Dock und Tier eingeschobenen Hybrid (Abschnitt 3.3.2); der Quellbaum bildet sie unter `libs/traeger` als vier Unterprojekte in Stufenform ab, wobei in der Bau-Reihenfolge Stufe $N + 1$ nur an Stufe N hängt (ohne Tier kein Hybrid). Umsetzungsstand: Die Unterprojekte sind ein Gerüst, die Implementierung liegt als Monolith unter `libs/cache_engine`. Der Prüfling ist keine Stufe, sondern der quer liegende Lieferant von Organ-Bausteinen; die Stufenkette ist zugleich die Schicht, an deren Binaries die Verträge in Flächen zergliedert sind (Abschnitt 4.3.2); Abbildung 4.1 zeigt sie mit ihren Binaries, Legenden-Formen und Flächen. Quer




Abbildung 4.1: Die Träger-Stufenkette im Code: vier Träger, davon der Hybrid als optional zwischen CEB-Prüf-Dock und Tier-Binary eingeschobene Stufe (Stempel-Kette in fester Reihenfolge Planer → CEB → [Hybrid] → Tier), je Stufe die Binary, ihre Legenden-Form in der emittierten Pipeline und die an ihr ausgeprägten Vertrags-Flächen. In der Stempel-Kette hängt Stufe $N + 1$ nur an Stufe N ; der Standardweg führt vom CEB-Prüf-Dock direkt zur Tier-Binary, der Hybrid ist ein Mux-Schalter am Prüf-Dock mit Dock-Slots für Tier-Binaries (Bau-Abhängigkeit: ohne Tier kein Hybrid); nur die Mess-Testate enthalten alle drei Achsen-Klammern. Die Flächen zergliedern die Verträge (Abschnitt 4.3.2); die Unterprojekte unter `libs/traeger` sind ein Gerüst, die Implementierung liegt als Monolith unter `libs/cache_engine`.

dazu trennt die Terminologie zwei Engine-Begriffe: Die `CacheEngine` ist die *Bibliothek der Achsen-Bausteine* (je Achse die austauschbaren Entwurfsbestandteile als Concept-/CRTP-Komponenten, ohne Mess-Logik), die `ExecutionEngine` die quer zu allen Achsen liegende *Ausführungs- und Mess-Infrastruktur* mit der messbaren Wurzel `IExecutionEngine` (Abschnitt 3.4); die Mess-Kopplungen des Laufzeit-Adapters werden über `COMDARE_MEASUREMENT_ON` geschaltet, und die CMake-Option `COMDARE_EXPERIMENT_MODE` kodiert die Invariante, dass ein Experiment-Bau stets ein Mess-Bau ist; die Trennung von Bausteinen und Werkzeugen hält den Produktiv-Pfad mess-frei.

Die vier *Arbeitsmodi* `build`, `measure`, `compare` und `release` sind als Unter-Achse des Mess-Realms registriert (Abschnitt 3.3.2): `build` baut ohne zu messen und darf parallel laufen, `measure` ist der deterministische Ein-Thread-Messlauf und der einzige Modus mit eingeschalteter Messung, `compare` liest das Messwertlager (Umsetzungsstand: ein wählbares Etikett, der Replay-Vergleich ist nicht implementiert), `release` erzeugt die Referenz-Binary ohne Instrumentierung; alle vier bauen als CMake-Release, und der Verdrahtungs-Check des früheren Debug-Regimes ist als Schalter `-debug` der Planer-Shell realisiert — ein Flag, kein Zustand.

4.2 PRT-ART im Detail

Aufbauend auf dem Stand der Technik benennt dieser Abschnitt jede Schlüsselstelle von PRT-ART samt dem verwandten Verfahren, aus dem sie hervorgeht: Pool-Allokation mit rollenreinen Pools (Hoard, jemalloc, mimalloc [BMBW00, Eva06, LZM19]), optimistisches Lock-Coupling (ART [LABN16]), Software-Prefetch entlang der Baumpfade [CGM01, ZGH⁺25], cache-line-bewusste Knoten-Layouts (ART und FAST [LKN13, KCS⁺10]) und kohärenz-bewusste Telemetrie gegen das False-Sharing-Problem [TLH94, Kue23]; der DensityTracker und die Hypothesen-Metriken H1/H2/H3 sind eigene Beiträge ohne Fremdvorlage.

Der Prüfling steuert sechs eigene Schlüsselstellen bei, zwei davon auf der zweigeteilten Telemetrie-Achse (Sweep-Unter-Achse des Mess-Toolings im Planer, Übersetzungszeit-Größe im Builder, Abschnitt 3.4.1): ein *4+1+2-Pool-Allokator* (vier Seiten-Pools mit den Rollen Trie-Hülle, Dense-Pages, MultiLevel und Decision-Span, ein Rest-Pool, zwei Wert-Pools) als cache-line-ausgerichtete, fragmentierungsarme Free-List; *optimistisches Lock-Coupling (OLC) mit reservierten Wert-Blöcken* über einen Concurrency-Manager (OLC, HTM, STM, Lock-Free, RCU, Hazard Pointers [Mic04a]); ein *pfadorientiertes Bundle-Prefetch* der heißen Suchpfade; ein *MultiLevel-Layout*; kohärenz-bewusste Telemetrie — Per-Node-Zähler verursachen Cache-Line-Ping-Pong und verfälschen die Messung, die sie erheben — als *Leaf-Only-Zähler* (Hauptvariante), *Sampling* und *Offline-Recompute*, der Per-Node-Zähler bleibt nur als gekennzeichnetes Anti-Pattern; und der DensityTracker samt den Metriken H1/H2/H3 als eigene Telemetrie-Organe. Im Engine-Quellbaum liegen die Telemetrie-Bausteine (TM1–TM3) und die ISA-Unter-Achsen (IS1–IS3) unter den Organ-Achsen, während Telemetrie-Regime und Ziel-ISA in der System-Registry geführt werden (Abschnitt 4.3.2) — eine doppelte Verortung im Code, keine Zuordnungsfrage des Modells.

Diese Schlüsselstellen sind *Bausteine des Prüfling-Repos*; welche davon den Mess-Apparat erreichen, entscheidet die Slot-Belegung (Abschnitt 3.5). Der Prüfling stellt vier Slot-Hüllen: den Seitentyp der Build-Achse (`PrtArtBPlusPageType`), das Prefetch (`PrtArtRedirectPrefetch`, T7), das ChainRef-Wert-Handle (`PrtArtChainRefHandle`, T10) und einen Telemetrie-Wrapper mit dem Per-Node-Zähler als Vergleichsbasis. Seine Slot-Komposition `PrtArtCompositionDemo` übernimmt sechzehn der achtzehn Organe aus der ART-Referenz-Komposition der Cache-Engine und ersetzt Prefetch und Wert-Handle; die Engine-seitige `PrtArtComposition` unterscheidet sich von ART nur im Pfadkompressions-Redirect (T3, das *R* in PRT-ART); Pool-Allokator (T6) und MultiLevel-Layout (T5) laufen im Mess-Pfad über den Cache-Engine-Standard, ihre Anbindung ist vorgesehen, aber nicht implementiert. Die verbleibenden zwei der acht Bausteinschichten aus der Beitragsliste (Abschnitt 1.4), Wert-Handles und Signaling-Bit-Serialisierung, stellen den Wert-Handle-Slot (T10) beziehungsweise sind als Baustein der Serialisierungs-Achse (T9) in Anhang D katalogisiert.

4.3 Achsen-Implementierung und Mess-System-Ebenen

Jede Achse wird als generalisiertes Interface implementiert; daneben liegen die Ebenen des Mess-Systems bis zur Sieben-Phasen-Pipeline, das Ebenen-Bild E4–E0 im Code (Abbildung 4.4) und die Vertrags-Flächen; das Muster-Register folgt am Kapitelende (Abbildung 4.7). Jede Achse ist ein Topic-Verzeichnis mit einem zweischichtigen *Concept* [SS12] und einer *requires*-gesicherten CRTP-Basisklasse. Der Live-Weg der Baustein-Auswahl ist monomorph: Aus der Typliste aller Bausteine (`All*`) bildet ein Übersetzungszeit-Filter über das Enable-Flag (`mp_filter`, `Boost.Mp11` [Dim19]) die `Enabled*`-Liste, und eine Composition belegt je Slot genau einen Typ; der Hot-Path enthält weder `virtual`-Aufrufe noch Laufzeit-Switches — eine ungenutzte Abstraktion kostet nichts [Str12]. SOTA-Entwürfe und Allokatoren werden über dünne *Adapter* integriert: Vendor-Shims schalten bei fehlendem Vendor den Baustein ab, statt den Bau zu brechen, mit familienweise gewähltem Fallback (`portable_aligned_alloc`; `StdMalloc` ist ein eigener Baustein, keine Notlösung), und ein Stub, der zur Laufzeit einen `runtime_error` wirft, kommt in den Organ-Achsen nicht vor. Die vom Prüfling nicht belegten Organ-Achsen beziehen ihren Baustein aus der Cache-Engine (Abschnitt 4.2); das hierarchische Prefetching [ZGH⁺25] bringt den Call-Graph-Analyzer `p27_bundle_finder` zur Übersetzungszeit mit.

Eine Design-Entscheidung grenzt diesen Live-Weg von einer verworfenen Alternative ab: Eine variant-basierte Baustein-Auflösung (`resolve_baustein` über `baustein_variants`) ist für statische Organ-Achsen ausdrücklich verboten und existiert nur als vom Bau isolierter Test-Cluster. Der Grund ist die Sparsamkeit des Kompilats: Eine Tier-Binary bildet genau die eine gefahrene Permutation ab; `std::variant`, `virtual` und Laufzeit-Switches sind in Tier- und Hybrid-Binaries verboten — wer eine andere Permutation braucht, braucht ein anderes Kompilat. Die eine zugelassene variant-Stelle des Hauses ist das Dock-Array der Hybrid-Stufe (`HybridDockVariant`, Abschnitt 4.5.1); daneben duldet der Code `std::variant` in zwei achsenfremden Bausteinen (`axis_error`, `pressure_state`) und in den drei Expected/Result-Nähten der Hardware-Sonden (NUMA-Seiten, NUMA-Kern-Bindung, Betriebssystem). Das Verbot ist damit strenger als die bloße Vermeidung virtueller Aufrufe [Ale01]: Es verbietet jede Form der Laufzeit-Verzweigung zwischen Bausteinen.

Innerhalb jeder Achsen-Kategorie gibt es Haupt-Achsen, Unter-Achsen (sub-axes) und Meta-Meta-Achsen. Die Kategorie ist im Code die Trichotomie `AxisCategory` mit der festen Ordnung `mess < system < organ` (ein `static_assert` hält sie gegen stilles Umsortieren), die Familie der Diskriminator `AxisKind` mit sechs Werten; eine Unter-Achse ist selbst eine Voll-Achse und kann zugleich Permutations-Achse sein. Der Bestand je Kategorie: Der Organ-Realm umfasst achtzehn Haupt-Achsen, zwanzig Unter-Achsen-Header und die Organ-Meta-Meta `disk_io`; der System-Realm drei Haupt-Achsen, die Komplex-Achse `build_target_complex` mit der Unter-Achsen-Gruppe `build_toolchain` (Compiler, Optimierungsstufe, Atomik), `target_isa_complex` (drei Glieder), das Scheduling mit fünf Dimensionen und die System-Meta-Metas unter dem Hub der Erweiterungs-Hardware; der Mess-Realm die Tooling-Haupt-Achse (`wallclock/macro/micro`), vier registrierte Unter-Achsen (sechzehn Kategorien, Arbeitsmodus, Mess-Framework, Rückschreib-Methode) und die Mess-Meta-Meta `load_framework`. Die Benennung Meta-Meta folgt der vierstufigen Meta-Ebenen-Architektur der Object Management Group (MOF) [Obj16]; die Lesart M0–M3 für diesen Apparat entwickelt Abschnitt 4.5.

Die achtzehn Organ-Achsen (T0–T17, Abschnitt 3.4.1) sind dabei nicht abstrakt, sondern je ein konkretes

Strategie-Concept mit mehreren austauschbaren Bausteinen, aus denen eine konkrete Composition je Slot genau einen wählt; ihre Zahl ist als `kOrganAxisCount = 18` die Single-Source der Organ-Zeile, und ihre Namen und Slot-Reihenfolge führt das Array `kCompositionAxisNames`; die vollständige Bausteine-Matrix mit allen Herkunfts-Quellen führt Anhang D, die SOTA-Beiträge je Achse Tabelle 3.2. Neben den achtzehn kanonischen Haupt-Achsen steht die Organ-Meta-Meta `disk_io`, die die `binary_id` nie berührt (Abschnitt 3.4.1); eine neunzehnte, optionale Organ-Achse ist vorgesehen, aber nicht implementiert; erst ihre Implementierung führt sie als Slot T18. Dass keine Composition ein Organ auslöst, erzwingt das `IsComposition`-Concept: Es verlangt je Algorithmus die Belegung genau dieser achtzehn Organe, sodass keine Composition übersetzt, die eine Achse offenlässt.

4.3.1 Die eine Architektur im Code

Die *eine* Architektur aus Abschnitt 3.3 ist im Code eine einzige Hierarchie. Ihre Wurzel ist `IExecutionEngine` mit drei Engine-Arten — `Anatomy`, `Virus`, `Hybrid` — und einem Vertrag aus sieben Methoden (`warm_up`, `run`, `reset` und `shutdown` als Mess-Lebenszyklus sowie `engine_name`, `engine_kind` und `lifecycle_state` als Auskünfte). Unter ihr liegen die vier Gattungen und die sechs Genera (Abschnitt 3.3.2); die Gattung ist im Code die Ableitung des Genus (`gattung_of`), kein zweites Etikett. Das Lebewesen `SearchAlgorithm` und seine ABI-Laufzeit-Sicht — die „`SearchEngine`“ — sind zwei Sichten desselben Gegenstands über die Modulgrenze: Der Körper ist `SearchAlgorithmAnatomy<C>`, die Komposition und Verdrahtung der achtzehn Organe, und die Sicht ist `SearchAlgorithmAbiAdapter<A>`. Die Schichtung `CacheEngine` → `ExecutionEngine` → `SearchEngine` (Abschnitt 4.1) trennt Rollen, nicht Klassenbäume; das gleichnamige Bibliotheks-Skelett `libs/search_engine` enthält keinen Code. Achsenlose *Viren* stehen als Geschwister unter derselben Wurzel, besitzen aber keine Anatomie (Abbildung 4.2). In dieser Hierarchie ist der Compiler-Compiler-Charakter des Apparats verankert: Jede Composition ist ein Typ, aus dem der Builder je Permutation ein eigenes Kompilat erzeugt.

Konkret ist die Modulgrenze eine C-stabile Schnittstelle — die ABI des Apparats —, die je Permutation genau ein Lebewesen exportiert: Jede Tier-Binary enthält sieben Pflicht-Symbole mit C-Bindung — die vier Ur-Symbole ABI-Version, Magic-Zahl, Factory `comdare_create_anatomy` und Destroy, dazu die zwei über alle Gattungen buchstabengleichen Auskünfte `comdare_anatomy_gattung` und `comdare_anatomy_genus` sowie die Versions-Zeilen des Stempels. Die Buchstabengleichheit ist Bedingung: Der gattungsunabhängige Loader lädt jede Binary über dieselbe Ladestrecke (POSIX `dlopen` [The18]) und ermittelt die Gattung aus dem Genus, *bevor* er eine Instanz baut. Die ABI führt die Major-Version 9, deren Naht das Genus-Interface ist. Die variadische 1/2/N-Hybrid-API gehört zum Prüfling: `PrtArtSearchEngine<Ts...>` spezialisiert sich nach Parameterzahl (`std::vector`, `std::map`, `std::map` auf ein Tupel). Komplexe Schlüssel reduziert eine Fingerprint-Komponente (`fixed_length_fingerprint`, FNV-1a-Basis) auf 16-Byte-Binärstrings, die der Prüfling als Schlüsseltyp verwendet (`BinaryKey`); dieser Schlüssel-Fingerprint ist von den drei Identitäts-Fingerprints des Apparats — `permutation_fingerprint` im ABI-POD, SHA-512-Tier-Fingerprint, SHA-256-Planer-Fingerprint — zu unterscheiden (Abschnitt 3.4.4).




Abbildung 4.2: Die *eine* Architektur als einzige Hierarchie ohne Parallel-Bäume. An der Wurzel steht **IExecutionEngine** als *Treiber der Messung* — der universelle messbare Vertrag aus Mess-Lebenszyklus (warm_up/run/reset/shutdown) und Auskünften (engine_name/engine_kind/lifecycle_state) über alle drei Engine-Arten Anatomy, Virus und Hybrid; unter ihm verzweigen die anatomie-tragenden *Gattungen* (Ebene 1: Map, Container, Graph, HeuristikAdapter) mit ihren *Genera* (Ebene 2) und die achsenlosen *Viren*. *SearchAlgorithm* ist das fokale Lebewesen (Säugetier); seine Anatomie ist sein *Körper* — die feste Komposition und Verdrahtung der 18 Organe —, und „SearchEngine“ nur dessen ABI-Laufzeit-Sicht. Der Säugetier-Ast ist bis zum Individuum ausgezogen: eine konkrete Achsen-Composition (Ebene 4) wird je Permutation als eigenständige Tier-Binary kompiliert (Ebene 5). Container besitzt einen eigenen Organsatz mit den Genera Set, Sequence, Adapter und View, deren Aritäten die Genus-Bau-Zulassung führt; Graph ist deklariert und besitzt keinen Genus; die Gattung HeuristikAdapter führt das Reroute-Genus der Hybrid-Stufe.

4.3.2 Vom Profil zur Tier-Binary: Planer, Builder und Mess-Pipeline

Die Kette von der Anwender-XML zur Tier-Binary (Abschnitt 3.4.6) hat im Code die Gestalt zweier Binaries. Stufe 1, die Planer-Rolle, ist `comdare-experiment-planner` mit den Subkommandos `validate`, `plan dump|ci|cmake`, `cache-key`, `fingerprint`, `status`, `check-size`, `simulate`, `version` und `help`: `validate` prüft rein lesend gegen die einkompilierten Registry-Kataloge, `plan` fährt den deterministischen, byte-gleich wiederholbaren Walk des `ExperimentPlanDirector` (*Director* und *Builder* [GHJV94]: ein Walk, je Ausgabe-Syntax ein Builder), `check-size` und `simulate` rechnen die Mess-Menge vor dem Lauf aus (Abschnitt 4.4). Stufe 2, die CEB-Rolle, ist der Mess-Treiber `comdare-messung-driver` (`tier ci|cmake, run, version, help`): Er emittiert die Tier-Bau-Aufträge seines Bau-Raums und fährt den Mess-Lauf; der Planer steuert die CEB-Aufträge, die CEB die Tier-Aufträge — zwei Module, nicht nur Oberfläche. Die Legenden der emittierten Testate besitzen drei Formen: `ceb:build:[a,b,c]` auf Stufe 1, je Host ein Bau- und Prüf-Batch `tier:build-batch:<host>` mit den Testaten `zelle=[d,e,f][g,h,i]` (die Meilenstein-Batches in Abschnitt 5.1.7) und je Host ein Mess-Batch `measure:[a,b,c]:batch:<host>`, dessen Mess-Testate als einzige alle drei Klammern enthalten (Abbildung 4.1).

Die Anlage hat zwei Steuerpfade, den Planer per Shell direkt und eine API-Kommandozeile mit `headless` Dienst (Zelle auf Kubernetes oder bare metal), dazu einen kommandozeilengeführten Erstellungsmodus für die Anwender-XML mit Hardware-Filter; implementiert ist der Shell-Pfad, Dienst und Erstellungsmodus sind vorgesehen, aber nicht implementiert. Zwei Eigenschaften sichern den *einen* Hauptkanal ab: Der Text-Plan weist je Bau-Schritt den tatsächlich erzeugten Datei-Stamm aus (`built_stem`), erzeugt von derselben Funktion, die der Bau-Orchestrator aufruft; und es gibt *eine* XML-Quelle und *einen* Kanal, der sie baut — die Variantenbildung liegt in der C++23-Metaprogrammierung, CMake ist auf das Bauen beschränkt.

Innerhalb der CEB überführt der Builder jedes Profil in ein vorkompiliertes C++23-Modul. Jede Permutation ist durch eine bit-gepackte *Permutations-Flag*-Struktur mit zehn Bänken zu je 64 Bit identifiziert, ein Constraint-Filter (`is_valid_combination`) schließt inkohärente Kombinationen aus; die achtzehn Organ-Achsen identifiziert der Mess-Pfad über den Achtzehn-Segment-Pfad (die `binary_id`, Abschnitt 3.4.4) samt den drei Fingerprints, und die Permutations-Zählung folgt einer Mixed-Radix-Kodierung — der Produktraum der Variabilitätsmodelle der Software-Produktlinien [PBL05]. Darüber läuft die *Sieben-Phasen-Mess-Pipeline* (Abbildung 4.3) des `ExperimentDriver`: (1) `ENUMERATE`, (2) `GENERATE`, (3) `COMPILE`, (4) `LINK+LOAD`, (5) `EXECUTE`, (6) `MEASURE` und (7) `PERSIST`; zwei opt-in-Phasen kompilieren fehlende Module nach und fahren je Modul einen Funktionstest mit ABI-Versionsprüfung, und die Messreihen-Modi `Defined`, `Full` und `FullSampled` (Abschnitt 3.4.6) wählen, welche Permutationen eine Reihe umfasst. Die nachgelagerte Auswertungs-Werkzeugkette ist eine Folge von neun numerierten Programmen von `sample_data_generator` bis `tex_formatter`; die `xlsx`-Mappe ist die Ausgabe, die CSV-Form ihr aus der Mappe erzeugter Baum-Abzug (Abschnitt 5.2.2); implementiert ist eine flache Datei. Die Mess-Kopplungen sind über das `COMDARE_MEASUREMENT_ON`-Gating vom Produktiv-Pfad getrennt (Abschnitt 4.1), und Continuous Integration [Fow06] läuft über alle vier Repositorien.

Die Ebenen E4–E0 aus Abschnitt 3.3.4 haben im Code je einen Ort, und die Grenzen zwischen ihnen besitzen je einen Contract-Test (Abschnitt 4.4); Abbildung 4.4 zeigt diese Code-Gestalt:




Abbildung 4.3: Die Mess-Pipeline in zwei Ausprägungen. Der **In-Process-Pfad** (oben) ist die Sieben-Phasen-Pipeline des `ExperimentDriver` je Messreihe (Enumerate → Generate → Compile → Link+Load → Execute → Measure → Persist; zwei opt-in-Phasen kompilieren fehlende Module im laufenden Experiment nach und fahren je Modul einen Funktionstest mit ABI-Versionsprüfung). Hervorgehoben sind die substantziellen Phasen: COMPILE (der *Build* der Tier-Binaries) und EXECUTE/MEASURE (die *Messung*); Generate/Link+Load/Persist sind Verdrahtung. Der **Out-of-Process-Pfad** (unten) ist eine Design-Entscheidung zur Prozess-Isolation: Der `BuildOrchestrator` baut *zuerst alle* Tier-Binaries (resumierbar, RAM-gewahr), danach lädt und misst `perm_runner` jede Binary einzeln über die Beobachter-Schnittstelle `IObservableTier` — eine DLL je Prozess, weil die DLL kein `main` enthält und der Runner das Executable ist, das sie lädt; kein Zustand wird zwischen Permutationen geteilt, und eine Cluster-Task fährt genau einen Runner mit genau einer DLL.

E4 ist das XML-Profil mit dem Planer und den Auswertungs-Programmen 04 (`csv_to_latex`) und 08 (`appendix_generator`), E3 der Experiment-Baum (`experiment_tree`) mit der `binary_id` als Pfad, E2 der ABI-Adapter mit der Modul-ABI-Deklaration, E1 das Interface `IResourceControllableTier` mit den dynamischen Dimensionen der Mess-Registry-XML, E0 sind CI, Runner und Lager, und der Querschnitt M ist die System-Achsen-Wurzel `SystemAxis` (Abschnitt 4.5).

Die Verträge zwischen den Träger-Stufen sind an den Binaries in Flächen zergliedert. Das Drei-Flächen-Modell (Abschnitt 3.3.2) ist im Code namentlich vorhanden: Fläche 1 ist das Genus-Interface der Tier-Binary, Fläche 2 der Stempel und Fläche 3 der Mess-Durchstich `IMessVisitor` — ein Visitor am `dlopen`-Übergang, der existiert, *damit* Gattungs- und Genus-Interfaces unverändert bleiben. Der Stempel-Vertrag ist als Matrix aus sieben Interfaces und vier Trägern ausgeführt — 28 Zellen mit dreiwertiger Zulassung (Tabelle 4.1); die Absenz der Organ-Zeile beim CEB ist die statische Sperre „der CEB führt keine Organ-Achsen“, und ein `static_assert(StempelVertrag<Erbin, Traeger>)` unter jeder Erbin macht eine fehlende Pflicht oder ein verbotenes Interface zum Übersetzungsfehler — eine Form des Consumer-Driven Contract [Rob06].




Abbildung 4.4: Die Ebenen E4–E0 des Schichtenmodells (Abschnitt 3.3.4) an ihrem Ort im Code, mit dem Contract-Test je Grenze (Fake der Nachbar-Ebene) und dem Mess-Querschnitt M, der alle Ebenen host-seitig quert, ohne die Binary-Identität zu berühren.

Interface	Inhalt	Planer	CEB	Hybrid	Tier
VersionXyz	statische Selbst-Version X.Y.Z[.flag]	P	V	V	V
MessZeile	Stempel-Zeile des Mess-Realms	V	P	P	P
SystemZeile	Stempel-Zeile des System-Realms	V	P	P	P
OrganZeile	Stempel-Zeile des Organ-Realms	V	V	P	P
FingerprintSha	Fingerprint-Hex (Planer SHA-256, sonst SHA-512)	P	P	P	P
GesamtStempel	das eine Kompositum der Erbin	P	P	P	P
Angeschlossene	angeschlossene Stempel-Zeilen (Laufzeit-Haken)	V	V	P	V

Tabelle 4.1: Der Stempel-Vertrag als Matrix aus sieben Interfaces und vier Trägern (28 Zellen, dreiwertige Zulassung P = Pflicht, E = Erlaubt, V = Verboten; E ist im Bestand unbelegt). Die Verbots-Zelle der Organ-Zeile beim CEB ist die statische Sperre „der CEB führt keine Organ-Achsen“; die Zellen werden je Erbin per `static_assert` geprüft. Die Spaltenordnung folgt wie Abbildung 3.4 der Verarbeitungs-Topologie mit der Hybrid-Tier-Binary als optionalem Einschub zwischen CEB und Tier-Binary.

4.4 Qualitätssicherung: Contract-Tests je Schicht

Das Schichtenmodell E4–E0 mit seinen Interface-Verträgen hat Abschnitt 3.3.4 als Konzept entwickelt; dieser Abschnitt beschreibt seine Umsetzung als Prüf-Infrastruktur. Änderungen über mehrere Schichten zugleich erzeugen Fehler aus Wechselwirkungen, die weder lokale Tests noch Review sichtbar machen (ADR-5, Anhang E); weil der Produktraum jede vollständige Materialisierung ausschließt (Abschnitt 3.4.6), wird jede Schicht einzeln fertiggestellt — mit festgeschriebenem Interface-Vertrag zur Nachbar-Ebene, eigenem Test-Harness und eigener Abnahme-Definition.

Das tragende Prüfprinzip lautet: *Jede Schicht wird gegen einen übersetzungszeitlichen Ersatz ihrer Nachbar-Ebene getestet.* Die Nachbar-Ebene ersetzt je ein *Fake* (eine Template- und Concept-basierte Attrappe im Test-Scope, kein Laufzeit-Umschalter im Produktiv-Code), und die Prüffrage jeder Grenze, ob die Schicht ihre Definition *verlustfrei* weiterreicht, wird zum ausführbaren Abnahme-Test.

Je Schicht (die Harness-Namen zeigt Abbildung 4.4): Für E4 vergleichen Golden-Fixtures die aus

einem Profil emittierten Achsen-Ebenen gegen eine Referenz, ein Fake-E3 ersetzt den Permutationsbaum; für E3 wird die Bijektion der Binary-Identität (mixed-radix hin und zurück) gegen ein Fake-E2 gefahren, dazu prüft ein Konformitäts-Gate jede importierte Binary vor der Messung; für E2 ist der Vertrag die ABI selbst: Die Wormhole-Referenz-DLL muss `IAAnatomyBase`, `IObservableTier` und `IResourceControllableTier` erfüllen, und die Antwort einer Stellgrößen-Anfrage (`apply`) ist die *Zahl der Achsen, die den Wert tatsächlich angenommen haben* — nichts wird still angenommen; für E1 prüfen Edge-Tests in-process die Randfälle des dynamischen Regimes (Reset eines wiederverwendeten Tiers, Pool-Budget unterhalb des Datenbestands als benannter Zustand, jede Stellgröße als benannte Spalte der Ergebnis-Datei, Erhalt der Zwei-Phasen-Operationsschleife). Geprüft wird die Persistenz an der Ergebnis-Datei; Führung ist die Standard-xlsx, die CSV-Form ihr Baum-Abzug. Umsetzungsstand: Die E1-Prüfung liest die CSV-Ausgabe, die die Naht als eine flache Datei schreibt; die Prüfung an der xlsx und die Baumform sind vorgesehen, aber nicht implementiert.

Oberhalb der Schicht-Harnesse sichert ein *Zwei-Gate-Protokoll* jedes Implementierungs-Paket ab (Continuous Integration und Delivery als Sicherungsstufen [Fow06, HF10]). *Gate 1* ist das scharfe Gate des Engine-Repositories: Die volle Test-Suite läuft in vier Zellen, gcc und clang jeweils als Release- und Debug-Bau, ohne Änderungs-Skip und ohne Ausnahmeliste; der Doppellauf zwingt jede statische Prüfung durch zwei Übersetzer und macht die Run-to-Run-Stabilität der Zahl selbst zum Prüfgegenstand. Bestandteil von Gate 1 ist die Golden-Verankerung des Permutationsraums (Abschnitt 3.4.6): Der *Referenz-Katalog* hält $2^{17} = 131072$ Binary-Identitäten und wird gegen eine festgeschriebene CRC-64-Prüfsumme bestätigt (0x56F1B721C72DC10E), ein kleiner Katalog von 320 Identitäten dient als byte-genaue Prüfung der Serialisierungsform — ein Charakterisierungs-Test im Sinne von Feathers [Fea04] —, und die *Mächtigkeit* des in einer Messreihe geplanten Raums ist davon verschieden und nie statisch: Der Planer zählt sie im Director-Walk aus der XML (`check-size`, `simulate`), nie als Konstante. *Gate 2* ist das Integrations-Gate des Projekt-Repositories: Seine Pipeline baut fehlerfrei ohne Ausnahmemenge; die beiden deklarierten Fehlschlag-Duldungen (ein arm64-Smoke-Bau ohne Runner, ein manueller Relock-Wartungsjob) sind eine Plattform-Grenze, keine Testmenge.

Dieses Protokoll ist Methodik, kein Systembestandteil: Es beschreibt, *wie* Änderungen am Apparat abgenommen werden, nicht, was die Binaries enthalten. Die Verzeichnis- und Suite-Struktur, auf der es läuft, dokumentiert Anhang B.

Die Fertigstellung folgt der Schichtung top-down — E4, E3, E2, dann der Mess-Querschnitt M vor E1, die Infrastruktur E0 als letzter Schritt (Abschnitt 3.3.4). Alle vier Grenzen besitzen ihren Harness, und der Querschnitt M besitzt einen eigenen ohne Tier-Binary: Eine synthetische Mess-Quelle wird über die System-Achsen-Wurzel getrieben und bis in die Ergebnis-Spalten verfolgt. Umsetzungsstand: Die Hardware-Erhebungskette läuft an der Freigabe-Naht des Builders (Abschnitt 4.5); der CEB-getriebene Freigabe-Pfad der Mess-Quelle ist vorgesehen, aber nicht implementiert. Die Code-Gestalt des Querschnitts beschreibt der folgende Abschnitt.

4.5 Realm-Wurzeln im Code: System- und Mess-Achsen

Vier Abstraktionsebenen ordnen die Begriffe dieses Abschnitts (Abbildung 4.5), in Anlehnung an die vierstufige Meta-Ebenen-Architektur der Object Management Group (MOF) [Obj16]: M3 sind die *Meta-Meta-Achsen* im Sinne der Indirektion einer Beschreibung — Achsen, die beschreiben, wie andere Achsen

beschrieben werden (`load_framework`, `disk_io`, die System-Meta-Metas) —, M2 die Registry-Zeile mit Kategorie, Familie und Bausteinliste, M1 die CRTP-Achse mit ihrem Concept und M0 der Binärcode der Tier-Binary mit genau einer einkompilierten Belegung. Im Stempel ist die Meta-Meta-Ebene eines Eintrags mechanisch seine Klammer-Tiefe (Bits 3–5; eine Haupt-Achse ist klammerlos, eine Meta-Meta hängt als Klammer-Anhang an ihrer Zeile, eine Tiefe über sieben bricht ab), und die Kurzform `c{p.e}` eines Versions-Flags bezeichnet `c` mit den Untergliedern `p` und `e`, nie ein flaches Kürzel. Je Realm gibt es einen eigenen Meta-Meta-Diskriminator; die PMC-Erfassung (Performance Monitoring Counter, die Hardware-Zähler der CPU) ist eine Meta-Meta-Mess-Achse, weil sie beschreibt, mit welchem Zähler-Instrument andere Messungen erhoben werden.




Abbildung 4.5: Die vier Abstraktionsebenen M0–M3 als Lesart der Achsen-Begriffe, in Anlehnung an die Meta-Ebenen-Architektur der MOF: Meta-Meta-Achsen (M3) beschreiben, wie andere Achsen beschrieben werden; die Registry-Zeile (M2) klassifiziert Haupt- und Unter-Achsen; die CRTP-Achse (M1) ist ihre Konzeption und Laufzeit-Implementierung; die Tier-Binary (M0) ist der Binärcode genau einer Belegung.

Die Dreiteilung der Achsen-Realms (Abschnitt 3.4.1) ist im Code als Typ-Trennung ausgeführt. Alle Achsen teilen das Familiendach `topics::Axis<Derived>`, eine leere, nicht-polymorphe CRTP-Basis, deren Concept-Prüfung jede eingeschleppte `vtable` schon beim Übersetzen zurückweist, und deklarieren Kategorie und Familie über `AxisCategory` und `AxisKind` (Abschnitt 4.3). Je Familie existiert eine eigene CRTP-Wurzel: `OrganAxis` und `OrganMetaMetaAxis` für den Organ-Realm, `SystemAxis` für den host-seitigen Querschnitt, `CebSystemAxis` für die Bau- und Steuer-Achsen der CEB, `SystemMetaMetaAxis` für die System-Meta-Achsen und `MeasurementMetaMetaAxis` für die Mess-Realm-Achsen des Planers. Eine Achse *ist* ihre Familie durch ihre Basisklasse, nicht durch ein umhängbares Etikett: Der System-Realm wurzelt an der CEB, der Mess-Realm am Planer (Abschnitt 3.4.1).

Auf der System-Seite ist die kanonische Ordnung selbst Code: Das konstante Drei-Element-Array `kSystemAxisOrder` hält die System-Haupt-Achsen `target_isa`, `operating_system` und `external_utils` in ihrer verbindlichen Reihenfolge, und jeder Konsument, der eine Ordnung braucht, liest sie dort, statt sie nachzubilden (Ordnungs-Single-Source mit Drift-Prüfungen). Drei übersetzungszeitliche *Rückkehr-Sperren* halten den Schnitt der Haupt-Achsen fest: `static_assert`-Prüfungen weisen Compiler, Scheduling und Last-Rahmenwerk als System-Haupt-Achsen zurück — der Compiler ist eine Unter-Achsen-Gruppe `build_toolchain` des Komplex-Wrappers `build_target_complex`,

das Scheduling eine Unter-Achse an `target_isa` mit fünf Dimensionen, das Last-Rahmenwerk eine Meta-Meta-Haupt-Achse des Mess-Realms —, und wer einen der drei wieder einträgt, bricht den Bau und muss die Zuordnung ausdrücklich widerrufen. Auch die Bau-Versionskennung der System-Zeile (Abschnitt 3.4.4) speist sich aus einer einzigen deklarativen Quelle, der geordneten Acht-Segment-Folge `kSuffixSegmentOrder` (Compiler-Kennung, Optimierung, SIMD-Erweiterung, CEB, Ziel-ISA, Telemetrie, Bau-Typ, Gate-Beitrag), in der ein leeres Glied kein Segment erzeugt und das Gate-Segment am Ende steht (Präfix-Stabilität).

Auf der Mess-Seite besitzt der Planer seine eigene Meta-Meta-Wurzel `MeasurementMetaMetaAxis`; ihre erste Trägerin ist das Last-Rahmenwerk `load_framework` (Stempel-Token `ycsb@1.0.0.c`), und wie alle Mess-Realm-Achsen ist sie strikt `binary-id-neutral` (`binary_id = never`). Die Mess-Tooling-Haupt-Achse hält genau drei versionierte Einträge in der einzig erlaubten Reihenfolge `wallclock/macro/micro` (Alias `w/ma/mi`, Abschnitt 3.4); ein viertes Tooling ist ein Übersetzungsfehler. Sie fächert vier Unter-Achsen-Registries auf: den Arbeitsmodus (`WorkMode`: `build`, `measure`, `compare`, `release`, Abschnitt 4.1), das Mess-Framework (`MeasurementFramework`: genau ein Eintrag, YCSB), die Rückschreib-Methode (`WritebackMethod`: `CSV`, `LaTeX-Tabelle`, `Vergleichs-Metriken` und `xlsx` als Default, ausdrücklich kein PDF) und die sechzehn Mess-Kategorien (unten); jede Registry ist ein `constexpr`-Katalog mit der Prüfung `Index = Enum-Wert`, ein weiterer Eintrag bricht die Übersetzung. Zwei Gates spiegeln die Tooling-Leiter: Das *Statistik-Gate* schaltet die Observer-Statistik des Makro-Regimes, das *Segment-Timing-Gate* die achtzehn Per-Achsen-Segment-Timer; ein nicht gesetztes Segment-Timing-Gate *erbt* den Zustand des Statistik-Gates, ein gesetztes ohne Statistik-Gate bricht die Übersetzung. Der wirksame Gate-Zustand jeder Übersetzungseinheit wandert als Mess-Gate-Glied mit neun ; -getrennten Feldern in das Fingerprint-Preimage des Stempels (Abschnitt 3.4.4) — im Aus-Zustand `mg=m0; s0; st0; x0; tw0; tm0; tmi0; hm0; hmi0`: Messung, Statistik, Segment-Timing, Experiment-Modus, dann Wallclock, Makro und Mikro der Tier-Stufe und Makro und Mikro der Hybrid-Stufe —; der Stempel behauptet nie eine Ausstattung, die der Bau nicht fährt. Das Zielbild neben diesem Registry-Stand ist das Achsen-Interface-Modell aus Abschnitt 3.4.6.

Die Abschaltung der Messung ist ein Stufenmodell über den drei Mess-Ebenen (Abbildung 4.6). Das Messgerät `checkpoint_measure` erhebt die Eingangsparameter stets zu einem *Zeitpunkt*; die Wallclock ist das Minimum eines zeitmessenden, sonst parameter-leeren Checkpoints und damit das minimale Messgerät der CEB. Die erste Abschaltungsstufe schaltet in Makro und Mikro die Parameter-Erhebung ab, sodass die Wallclock für `measure` und `compare` bestehen bleibt; die zweite, permutative Abschaltungsstufe lässt für `release` auch die Wallclock samt den Flächen und Interfaces der Messung entfallen. Umsetzungsstand: Der Code enthält die Gates G2 und G3 und den Release-Modus ohne Instrumentierung (`measurement_on` aus); die zweistufige Abschaltung als Permutations-Größe ist vorgesehen, aber nicht implementiert.

Das PMC-Tooling ist mehrschichtig, weil die Hardware-Zähler je Kern-Sorte und Hersteller verschieden sind (Zugriff über `perf_event_open` [Lin26b]). Eine generische Ereignis-Liste (`pmc_event_set`) entscheidet, ob PMC eingebaut wird: Die Host-Sonde des Planers prüft genau die Events, die die reale Quelle später öffnet. Ein modellgebundener RAW-Katalog füllt die Kanäle für L2-Misses und Kohärenz je Mikroarchitektur: Für AMD Zen 5 (`prod1`) ist die Belegung gegen die benannten `perf`-Events mit identischen Zählerständen (17 314 023 gegen 17 314 023) gegengeprüft — `cache_misses_l2` erfasst dort die Demand-Misses ohne L2-Prefetch, `coherence_invalidations` die Cache-zu-Cache-Fills

	wallclock (w)	macro (ma)	micro (mi)
Stufe 0: volle Messung (measure)	Zeitpunkt + Parameter-Klammer (Übersetzungszeit-Sonderfall)	Zeit + Parameter je Genus-Interface-Funktion	Zeit + Erfolgs-Parameter je Achsen-Interface
Stufe 1: Parameter aus (measure, compare)	nur Zeitpunkt: parameter-leerer <code>checkpoint_measure</code> (Minimum)	Parameter-Erhebung abgeschaltet	Parameter-Erhebung abgeschaltet
Stufe 2: alles aus (release)	entfällt — keine Mess-Fläche, kein Mess-Interface	entfällt	entfällt: nur der Kern-Code der Binary

Abbildung 4.6: Die zwei Abschaltungsstufen der Messung über den drei Mess-Ebenen: `checkpoint_measure` erhebt zu einem Zeitpunkt; die Wallclock ist das parameter-leere Minimum, vollzieht bei aktivem Makro oder Mikro aber die Parameter-Klammer mit; Stufe 1 schaltet die Parameter-Erhebung ab, Stufe 2 lässt für den Release auch die Wallclock samt Mess-Flächen entfallen.

aus einem fremden CCX (Core Complex, einem Kern-Komplex mit eigenem L3) —; für Intel liegt kein Eintrag vor, weil eine RAW-Belegung ohne Gegenprüfung ein Rateversuch wäre [Int24b] — eine ausgewiesene Lücke. Eine Vendor-Registry führt die PMC als *ein* Merkmal mit zwei Werten, AMD und Intel, mit je eigener Versionskennung, weil die eingebaute Zählerform den Fingerprint der CEB mitbestimmt; die CI fährt zwei Zähler-Pfade, `pmc:amd` auf `prod1` und `pmc:intel` auf `prod2` (Intel Alder Lake mit P- und E-Kernen). Die getrennte Messung der P- und E-Kerne ist als Scheduling-Dimension angelegt (Sechs-Modus-Modell, Abschnitt 3.4.1); das Laufzeit-Pinning je Kern-Sorte ist vorgesehen, aber nicht implementiert.

Der host-seitige Mess-Querschnitt des System-Realms — der Querschnitt M, der alle Schichten durchdringt, ohne je die Binary-Identität zu berühren (Abschnitt 3.4.1) — wurzelt in der CRTP-Basis `SystemAxis` (Datei `system_axis.hpp`), die nur lesend an die host-seitigen Ergebnis-Strukturen andockt: eine leere, nicht-polymorphe zero-cost abstraction, deren Konformität ein eigenes Concept erzwingt. Zwei `consteval`-Gates übersetzen die Konzept-Invarianten: Jede der sechzehn Mess-Kategorien ist genau einem der beiden Regimes `TimeObserver` und `PmcCounter` zugeordnet (neun zeit- und observer-basierte, sieben zählerbasierte PMC-Kategorien), und jede Achse, die Kategorien beider Regimes mischt, wird zurückgewiesen — das Regime-Misch-Verbot bricht so die Übersetzung statt erst die Auswertung.

Die sechzehn Mess-Kategorien führt eine einzige `constexpr`-Registry (`measurement_axis_registry.hpp`) mit einem statischen Gate über Index, Namen und Regime — eine siebzehnte Kategorie oder eine stille Index-Drift wird damit zum Übersetzungsfehler. Konzeptionell sind die Kategorien eine *Unter*-Achse des Mess-Toolings und manifestieren sich als Spalten der Ergebnis-Tabellen (Abschnitt 3.4.1); die Registry-Namen sind zugleich das Berichts-Vokabular der Auswertungs-Schicht (die Spalten-Namen der E4-Berichte).

Die Erhebung abstrahiert eine vendor-neutrale Mess-Quellen-Schnittstelle (`i_measurement_source.hpp`): `IMeasurementSource` beschreibt eine Quelle über ihre *strukturellen* Fähigkeiten — welche der zehn Ereignis-Semantiken (Zyklen, Instruktionen, L1-/L2-/L3-Cache-, dTLB- und Branch-Misses, Speicher-Stalls, Kohärenz-Invalidierungen, Energie) sie überhaupt ausdrücken kann

— und liefert je Messintervall ein `MeasuredDelta` mit *per-Ereignis-Gültigkeit*: Null mit gesetztem Gültigkeits-Flag ist eine tatsächliche Null-Messung, ein nicht gesetztes Flag heißt *nicht gemessen*. Als garantierter, ausdrücklich *degradiert*er Fallback existiert die Wall-Clock-Quelle (`WallClockSource`); die Bestands-PMC-Familie bindet der Adapter `PmcSourceAdapter` an, der nur die sieben strukturell ausdrückbaren Kanäle bewirbt, während Zyklen, Instruktionen und Speicher-Stalls im Zähler-POD ungültig bleiben.

Im Achsen-Interface-Modell wird die Mess-Quellen-Schnittstelle für das Mikro-Benchmarking je Achsen-Interface speziell für dessen Parametersatz erhoben; die Kategorien-Menge wächst damit über die Kanal-Adressen Achse $\rightarrow$ Genus $\rightarrow$ Kategorie auf hunderte Mess-Kategorien (Umsetzungsstand: sechzehn, durch die Registry statisch festgelegt). Dazu tritt die *ungebremste Nachmessung*: Die Aktionen jeder Achse werden über den Checkpoint der zuerst aufgerufenen Achsen-Interface-Funktion hinter dem Genus-Interface durch eine eigene Steuerungsfläche zurückgerollt, die CEB übernimmt den inneren Zustand einer Tier-Binary mit Messfühlern in die analoge Tier-Binary ohne Messfühler und misst vom selben Punkt erneut, rekursiv je Makro-Benchmarking-Interface — vorgesehen, aber nicht implementiert. Das Prüfkriterium der Nachmessung ist die Plausibilitäts-Invariante, dass die Binary mit Messfühlern langsamer ist als die ohne (Kapitel 5).

Am Auswertungs-Ende des Querschnitts liegt der erste Ansatz der Kurvenanpassung aus Abschnitt 3.6.3 als Gerüst vor (`curve_fit.hpp`): Eine Mess-Achsen-Kurve über die Working-Set-Größe wird per kleinster Quadrate an das Modell $y = a \log_2 x + b$ angepasst — die für Cache-Hierarchie-Kurven erwartete Form [HS89]. Kein Fit ohne gültige Daten: Der Fit-Status unterscheidet *keine Daten*, *unterbestimmt* und *ungültige Daten* vom Erfolgsfall — nie ein *Ok* mit NaN-Koeffizienten —, und der Ergebnis-Leser übernimmt nur streng numerische Zellen. Je Messkurve steht ein kubischer Spline über $\log_2 x$, natürlich oder monotonie-erhaltend nach Fritsch und Carlson [FC80], der auf monotonen Daten keine Schein-Extrema erzeugt. Die Heuristik-Familie (`heuristik/`) enthält den Achsen-Spline, den Break-Even-Finder über den Schnittpunkten zweier Kurven derselben Achse, den Messkurven-Lader, die Offline-Clusterung der Workloads und den Optimierungs-Katalog; Break-Even-Kurven werden nur über die w/ma/mi-gemessenen Organ-Achsen-Parameter gebildet. Die Kurvenbildung selbst entwickelt Abschnitt 3.6.3; hier steht nur ihre Code-Gestalt.

Implementiert sind damit die Realm-Wurzeln samt Ordnung und Rückkehr-Sperren, die Registries, die Quellen-Abstraktion mit degradiertem Fallback, die zweistufige Hardware-Erkennung (Abschnitt 3.4.3: Provenienz-Vokabular, SPD-Parser, Fehler-Domäne, Erhebungs-Kette als Chain of Responsibility, Übersetzungszeit-Factory je Plattform-Zelle und Laufzeit-Verdikt Deklaration gegen Erhebung) und der erste Fit-Ansatz mit Spline; die Anbindung dieser Querschnitts-Bausteine an Runner und Prüf-Dock (der Kollektor der Erfolgs-Parameter) und die Abbildung der Registry-Namen auf die Bestands-Spalten der Ergebnis-Dateien sind nicht implementiert. Die drei Konzept-Invarianten der System-Achsen lauten: Sie *permutieren* den Bau- und Mess-Raum — die Komplex-Achse `build_target_complex` ist der Command-Wrapper der Rekombination der drei Haupt-Achsen mit der Unter-Achsen-Gruppe `build_toolchain` und dem Scheduling mit fünf Dimensionen, und dieser System-Multiplikator vervielfacht den Organ-Raum je Plattform —; sie stehen nicht im Organ-Permutationsbaum der `binary_id`; und sie berühren die Binary-Identität nie (Registry-XML: `binary_id = never`; nur die achtzehn Organ-Haupt-Achsen gehen in den Achtzehn-Segment-Pfad ein). Das wahrt die Bauform selbst: Die Wurzel dockt nur lesend an die host-seitigen Ergebnis-Strukturen an und bleibt der ABI-Grenze

gegenüber unsichtbar.

4.5.1 Muster-Register, Hybrid-Stufe und Lager

Die Entwurfsmuster des Apparats sind ein Register (Abbildung 4.7); die Benennung folgt Gamma et al. [GHJV94] („Gang of Four“, GoF), und jedes Muster ist übersetzungszeitlich statt laufzeit-polymorph ausgeführt, weil der Hot-Path keine Laufzeit-Verzweigung enthalten darf (Abschnitt 4.3): *Strategy* je Achse (Bausteine hinter einem Concept, über CRTP [Cop95] gebunden), *Director* und *Builder* für die Plan-Emission, eine *Abstract Factory* für die Hybrid-Docks und die Ergebnis-Mappen des Lagers (xlsx-Mappe als Standard, CSV-Baum als wählbare Strategie derselben Factory; implementiert ist eine flache Datei), der *Visitor* IMessVisitor am dlopen-Übergang, eine *Chain of Responsibility* mit Typliste für die Hardware-Erhebungskette (Boot-Cache — die gefilterte SMBIOS/DMI-Tabelle des Systems [Dis24] — → SPD → Deklaration) und die Auswahl-Filterkette der CEB; ein *Memento* für den Zustand statusbehafteter Achsen je Tier (memento_all nach dem Warmlauf), *Command* als Command-Basis der Achsen und Command-Wrapper der Komplex-Achse build_target_complex sowie eine *Facade* für die Anhang-Erzeugung — Programm 08 als Fassade über die Programme 04 (csv_to_latex) und 05 (diagram_generator) — und die lesende Plan-Emission des Planers.




Abbildung 4.7: Das Register der Entwurfsmuster des Apparats (Benennung nach Gamma et al.): je Muster die Rolle und der Code-Ort. Alle acht sind übersetzungszeitlich ausgeführt — Bindung über Concepts, CRTP und Typlisten statt über virtuelle Aufrufe —, weil Tier-Binaries keine Laufzeit-Verzweigung zwischen Bausteinen enthalten dürfen.

Die Hybrid-Stufe ist der vierte Träger, als optionale Mux-Stufe zwischen CEB-Prüf-Dock und Tier-Binary eingeschoben (Abschnitt 3.6.2); ihr Code-Stand liegt unter hybrid/. Implementiert sind die Dock-Verträge (vier Vertragsformen standard, rollback, scan und resource_control mit sechzehn Status-Konstanten), das Prüf-Dock, die Dock-Factory als einziger Konstruktions-Ort, das Dock-Array mit HybridDockVariant (die eine erlaubte variant-Stelle, Abschnitt 4.3) und dem Laufzeit-Deckel max_docks, der Parser der <hybrid_tier>-Sektion und der Binary-Proxy, der eine Hybrid-.so nach außen zu einer gewöhnlichen Tier-Binary macht; nicht implementiert sind .so-Export, Eviction und Router — sechs der neun Dateien der Schicht. Die Hybrid Module ABI exportiert dieselben Pflicht-Symbole wie die plain Tiere, comdare_anatomy_genus meldet den Ziel-Genus, nie den Reroute-Genus, und die Genus-Bau-Zulassung führt als sechsten Eintrag das Reroute-Genus mit dem

Dock-Deckel (Default 32) als Arität. Das Hybrid-Live-Ranking als vierte Auswertungs-Komponente der compare-Stufe und der Zustandsabgleich per Memento mit zwei Release-Artefakten, single und hybrid, im Lager sind vorgesehen (Abschnitt 3.6.2), aber nicht implementiert, ebenso nicht die Behebung der Schema-Drift (das XSD führt die `<hybrid_tier>`-Sektion nicht); der Hybrid-Modus kompiliert nur mithilfe der CEB.

Das Lager (Abschnitt 3.4.5) hat im Code ein übersetzungsstatisches Schlüssel-Schema (`bestand_schluessel_schema`), das die vier Bestände deklariert: Bestand 1, die Binaries, über den einen SHA-512-Schlüssel, der mit dem Tier-Fingerprint identisch ist; Bestand 2, die Messwerte, über den 128-Hex-Fingerprint der vermessenen Binary und die Hardware-Identität der messenden Maschine; Bestand 3, die Synthese-Batches, und Bestand 4, die Lösungen, als Arbeitsschritt des Lager-Vollausbaus; Drift zwischen Schema und Mechanik bricht beim Bau. Der Versions-Lock (`axis_version.lock`, Format v3, 719 Datensätze) bindet jede Quell-Datei der Achsen — die Heuristik-Header und den Overlay-Schnitt (je Achse die Dateimenge ihrer eigenen Implementierung plus die gemeinsame Anatomie-Substanz), über den das Overlay-Glied des Tier-Fingerprints hasht — an Inhalts-Digest und gestempelte Version, das CI-Gate `contract:axis-version-lock` erzwingt das. Aus dem Schema folgen die Lager-Eigenschaften: Die Messung ist immer eingeschaltet, im Lager wird nur nachgemessen, was fehlt; ein Versionswechsel einer Achse baut den betroffenen Lager-Stapel neu; und jeder Maschinentyp hat seinen eigenen Messwert-Bestand. Umsetzungsstand: Schema, Lock und die Bestände 1 und 2 sind implementiert, der Vollausbau ist vorgesehen, aber nicht implementiert.

Damit ist der Apparat vollständig beschrieben — von den vier Repositorien über den Prüfling, die achtzehn Organ-Achsen und die Träger-Stufenkette bis zur Kette vom Plan zur Tier-Binary, ihren Vertrags-Flächen, der schichtweisen Qualitätssicherung, den Realm-Wurzeln im Code, dem Muster-Register, der Hybrid-Stufe und dem Lager. Kapitel 5 legt die Methodik offen, mit der dieser Apparat bewertet wird.

5 Evaluation

Drei Evaluationsobjekte ordnen das Kapitel: der *Entwurfsraum* (Hypothesen H1–H3, Sensitivitätsanalyse), der *Apparat* selbst (heuristischer Gegenbeweis, Messfehler der Mess-Instanzen) und die *Automatisierung* aus der Experiment-XML; die Methodik (Abschnitt 5.1) entfaltet sie in acht, die Ergebnisse (Abschnitt 5.2) in sieben Unterabschnitten. Die Evaluation folgt der empirischen Kette Forschungsfrage, Hypothese, Messgröße, Versuchsaufbau, Durchführung, Ergebnis, Gültigkeitsprüfung, Diskussion [WRH⁺12, Sha03]: Jede Hypothese nennt Messgröße und Kriterium vor der Messung, jedes Ergebnis seine Unsicherheit [GBE07, KJ13]; das konstruierte Artefakt wird nach Nützlichkeit, Strenge und Nachvollziehbarkeit der Design-Science-Forschung [HMPR04, PTRC07, Wie14] bewertet, und Bezugsgröße, Wiederholungen, Streuung, Plattform und nicht erhobene Werte (n/a) stehen nach den Berichts-Regeln für Leistungsmessungen [HB15, BDH⁺16] an jedem Ergebnis. Leitachse ist die Cacheline-Awareness: Verglichen werden die cache-nahen Messgrößen (L1-, L2- und Last-Level-Misses, dTLB-Misses, Branch-Misses, Energie, Latenz-Perzentile; sechzehn registrierte Mess-Kategorien mit Regime-Ordinal) je Achsen-Belegung und Genus-Interface-Aufruf (Kanal-Adresse Achse → Genus → Kategorie) und je Maschinen-Signatur: prod1 (AMD Zen 5), prod2 (Intel Alder Lake) und das ODR0ID-Board mit Intel-Gracemont-Kernen. Die PMC-Kategorien (Performance Monitoring Counter, die Hardware-Zähler der Prozessoren) sind die primären Messgrößen, die Zeit-Kategorien die Gegenprobe; weil Zähler nur gegengeprüft vertrauenswürdig sind [WM08], legt Abschnitt 5.1.5 ihre Semantik je Modell offen.

5.1 Methodik

5.1.1 Hypothesen und Messgrößen

Drei *Hypothesen* leiten die Auswertung; jede nennt ihre Messgröße und ihr Annahmekriterium vor der Messung:

H1 (Page-Type-Kosten) Die mittleren Zugriffskosten je Page-Type-Variante unterscheiden sich systematisch nach Workload: dichte Page-Typen gewinnen erwartungsgemäß unter Zipf-Verteilung (YCSB-A), bereichsoptimierte Pages unter Bereichs-Scans (YCSB-E). Messgrößen sind die Latenz-Perzentile und die Cache-Miss-Kategorien je Workload; H1 gilt als gestützt, wenn die Rangfolge der Page-Type-Varianten zwischen YCSB-A und YCSB-E auf derselben Plattform kippt und der Abstand das Unsicherheitsband der Bau-Varianten (Abschnitt 5.1.8) übersteigt.

H2 (Code-Qualität pro Quelle) Der vom Original-Quell-Repository geerbte Code-Qualitäts-Score korreliert messbar mit dem erreichten Durchsatz. Zwei Instrumente liefern den Score: erstens das dokumentierte Hand-Audit je Quell-Repository über sieben Bewertungs-Achsen (Stil, Tests, Dokumentation, Wartbarkeit, Pflege-Status, Lizenz, Build-System; Skala 1–5) für 22 bewertete Quellen — eine Akte unter den Audits des Cache-Engine-Repositories —, zweitens das tool-berechnete Instrument, das tatsächlich in die Mess-Zeile eingeht: die gewichtete `cppcheck`-

Befunddichte je tausend physischer Zeilen (Gewichte error 3, warning 2, performance 1, portability 1, style 0,5) über die vendorten Original-Quellen; die Akte führt 33 Einträge, davon 22 als n/a, weil die Rekonstruktion keine vendorte Original-Quelle besitzt, und der Wert reist als Spalte `h2_code_quality_score` des WIDE-Schemas (im Code als Feld `h2_score` geführt, Akte `sota_h2_scores.xml`) in jeder Mess-Zeile einer SOTA-Reihe mit. Ergänzt wird beides um die dokumentierte `is_original`-Markierung je Funktion (Anhang D). Annahmekriterium: H2 gilt als gestützt, wenn der tool-berechnete Score über die belegten SOTA-Profile mit dem Durchsatz in derselben Zelle (Plattform, Workload, Regime) einen Rangkorrelations-Koeffizienten jenseits einer vor der Messung genannten Schwelle zeigt; n/a-Profile gehen nicht in die Korrelation ein, und das Hand-Audit ist die qualitative Einordnung.

H3 (Inline- vs. External- vs. Chain-Verteilung) Die beobachtete Verteilung der drei ValueHandle-Varianten korreliert mit der Page-Dichte: dichte Pages bevorzugen Inline, spärliche Pages External und PRT-ART-Heuristiken ChainRef. Die Registry der Achse `value_handle` führt fünf Bausteine (Inline, External-Pool, Immutable-Shared-Ref, Versioned-Pointer, Chain-Ref; nur Inline ist an den golden-Referenzkatalog gebunden); H3 betrachtet die drei für PRT-ART maßgeblichen Varianten als begründeten Ausschnitt. Messgröße ist der Anteil je Variante über der Page-Dichte; H3 gilt als gestützt, wenn der Anteil monoton mit der Dichte wandert.

Diese *Evaluations-Hypothesen* sind nicht zu verwechseln mit den gleichnamigen PRT-ART-Telemetrie-Metriken H1–H3 (Abschnitt 3.5): Erstere sind prüfbare Aussagen über den Entwurfsraum, Letztere Mess-Organen des Prüflings, die unter anderem die Daten für diese Prüfung liefern.

5.1.2 Vollautomatische Experiment-Evaluation aus der XML

Die Evaluation ist selbst Gegenstand der Automatisierung (Abbildung 5.1): Eine Anwender-XML mit der Wurzel `<comdare_experiment>` deklariert, *was* gemessen wird, *wo* und *wann*; maßgeblich sind die Sektionen `workloads`, `datasets`, `measurement_tooling`, `measurement_categories`, `run_methodology`, `writeback_methods` und `output`, die der Profil-Validator gegen die Registries prüft. Aus der XML entsteht deterministisch der Plan, daraus die Bau-Jobs des CacheEngineBuilders und die Tier-Binaries, deren Messung in der Mappe (xlsx) liegt; die CSV-Form ist der aus der Mappe erzeugte Baum-Abzug (Abschnitt 5.2.2), und die Generatoren des Werkzeug-Repositories rendern Tabellen und Diagramme je Sprache in das `tabellen`-Verzeichnis des Manuskripts. Kein Schritt wird von Hand ausgeführt; jede Zahl im Anhang führt ihren Lauf (Anhang A). Umsetzungsstand: Die Kette ist in einem ersten durchgehenden Lauf nachgewiesen (Smoke-Messreihe über 43 Permutationen); `<publish>`, der Erstellungsmodus (Abschnitt 4.3.2) und die dritte Ausgabe-Factory LaTeX (Abschnitt 5.2.2) sind vorgesehen, aber nicht implementiert.

5.1.3 Workloads und Datensätze

Phase 5 der Mess-Pipeline (Execute, Abschnitt 4.3.2) leitet den YCSB-Workload je Permutation als Fallback-Heuristik aus dem Traversal-Tag des Profils ab (RANGE auf YCSB-E, HOT_PATH auf YCSB-A, sonst YCSB-C), sofern kein `<expected_workload>`-Tag die Heuristik überschreibt (Abschnitt 3.2); der globale Default ist die Permutation über alle Workloads des Last-Rahmenwerks YCSB [CST⁺10],




Abbildung 5.1: Die automatisierte Evaluations-Kette von der Anwender-XML bis zum Manuskript. Obere Reihe: Die XML deklariert Was, Wo und Wann; der Validator prüft sie gegen die Registries; der Planer emittiert den deterministischen Plan; die CEB baut je System-Permutation die Tier-Binaries; die Messung erhebt die drei Mess-Ebenen und die Zähler mit einem Mess-Thread. Untere Reihe: Die Mappe ist der Stamm (ein Datenblatt unter konstantem Blattschlüssel; die Auffächerung in ein Blatt je Unter-Achsen-Permutation ist vorgesehen, aber nicht implementiert), die CSV-Form ihr aus ihr erzeugter, geordneter Baum aus CSV-Dateien (ein Ordner je Blatt; kein einzelnes Kind-Dokument; implementiert ist eine flache Datei), die Generatoren rendern je Sprache in das tabellen-Verzeichnis, das Manuskript bindet die Dateien ein — jede Zahl führt ihren Lauf. Gestrichelt: nicht implementierte Teile (XML-Erstellungsmodus, `<publish>`-Sektion, dritte Factory).

Umsetzungsstand: Der Treiber fällt auf genau einen Workload zurück, die Voll-Permutation ist vorgesehen, aber nicht implementiert. Datengrundlage sind reale String-Datensätze (Tabelle 5.1), jeder mit einer Reproduzierbarkeits-Akte aus Quelle, Prüfsumme, Zeilenzahl, Vorverarbeitung und Seed-Regel: vier Akten sind gegen die vorverarbeiteten Dateien berechnet, `dna` trägt die Akte der Pizza&Chili-Quelle, `xml` eine Spezifikation ohne Prüfsumme (n/a, Datei nicht lokal); ein Kanon-Test prüft die Akten gegen den Sechser-Kanon der Tabelle.

Tabelle 5.1: Reale Datensätze, ihre Charakteristik und ihre Reproduzierbarkeits-Akte

Datensatz	Charakteristik	Akte
<code>url</code>	sehr lange Schlüssel, lange gemeinsame Präfixe, mittleres Alphabet	real
<code>dna</code>	kleines Alphabet, hohe Wiederholung, tiefe Präfix-Entropie	Pizza&Chili-Akte
<code>protein</code>	biologische Sequenzen, kleines bis mittleres Alphabet	real
<code>xml</code>	strukturierte Strings mit wiederkehrenden Präfixen	n/a (Datei nicht lokal)
<code>tpcds-id</code>	datenbanknahe IDs, sortiert und unsortiert	real
<code>trec-terms</code>	Wörterbuch-/Suchindex-Terme mit definierten Miss-Schlüsseln	real

5.1.4 Plattformen, Hersteller-Pfade und Regimes

Die Messungen zielen auf drei registrierte Messmaschinen: `prod1`, die AMD-Maschine mit Zen-5-Kernen (Signatur `prod1_zen5`, mit AVX-512), `prod2`, die Intel-Maschine mit Alder Lake (Signatur `prod2_alder_lake`, ohne AVX-512, mit P- und E-Kernen), und ein ODDROID-Board

mit Intel-Gracemont-Kernen (`odroid_gracemont`). Der ZIH-Cluster (Barnard-Knoten: Sapphire Rapids) [Zen26a] ist als Unter-Achse IS3 der Ziel-ISA deklariert, in keiner Signatur registriert und nicht gemessen (n/a); eine HBM-Plattform ist nirgends registriert. Eine `IPlatformProbe` meldet je Plattform die lauffähige Teilmenge der Achsen; der Ausschluss einer fehlenden Erweiterung fällt stets *maschinenseitig* mit Warnung, nie als stiller Profil-Filter, je Plattform werden ein Scalar- und ein AVX2-Build vorbereitet, ein AVX-512-Build nur bei passender Signatur, und der XML-Erstellungsmodus mit Plattform-Filter ist nicht implementiert (Abschnitt 4.3.2). Auf Hybrid-CPU's werden P- und E-Kerne getrennt über die Core-PMU-Domänen des Kernels vermessen; die Kern-Modi folgen dem Sechs-Modus-Modell aus Abschnitt 3.4.1 mit *HybridAware* als sechstem, verpflichtendem Modus, ihre Anbindung an das Lauf-Profil ist nicht implementiert (Abschnitt 4.5).

Der produktive Mess-Betrieb ist ein *Zwei-Maschinen-Betrieb* aus `prod1` und `prod2` mit zwei je einzeln aktivierbaren Hersteller-Pfaden der Zähler-Erhebung, `pmc:amd` und `pmc:intel`, in je eigener PMU-Ressourcengruppe. Die Vollständigkeit ist eine Auswertungs-Regel, kein CI-Gate: Eine Messreihe gilt erst als vollständig, wenn beide Pfade geliefert haben, ein einseitig gefahrener Pfad wird als Teil-Messung ausgewiesen (Abschnitt 5.2.6). Der Messplan sieht je Messung zwei Betriebssystem-Regimes vor: ein *immutable*s Betriebssystem (Talos) mit boot-/übersetzungsstatischen Cache-Einstellungen (Abschnitt 2.2) und ein *root-Linux mit vollem Hardware-Zähler-Zugriff* für die zählerbasierten Kategorien (Abschnitt 3.2). Das Talos-Regime ist entworfen, nicht umgesetzt: Alle berichteten Messungen stammen vom root-Linux-Regime beider Maschinen.

5.1.5 Mess-Ebenen, Kollektoren und Zähler

Davon zu trennen ist, welche Zähler dieser Zugang tatsächlich füllt (Tabelle 5.2): Die Mess-Kette öffnet über `perf_event_open` [Lin26b, Mel10] vier generische Zähler (L1D-, Last-Level-, dTLB- und Branch-Misses, portabel auf Intel und AMD); L2-Misses und Kohärenz-Invalidierungen werden modellgebunden über einen RAW-Event-Katalog erhoben, dessen Zen-5-Kodierungen aus der Eventtabelle des Linux-Kernels [Lin25] stammen und gegengeprüft sind; für Intel liegt kein Eintrag vor (n/a), weil die Gegenprüfung auf einem Intel-Host fehlt. Das Last-Level-Event scheitert auf Zen 5 beim Öffnen (ENOENT), IPC/CPI ist deklariert, aber nicht angebunden, und die Energie wird best-effort aus der RAPL-Sysfs-Zone gelesen (Running Average Power Limit, die Energie-Zähler der Prozessoren [DGH⁺10, KHN⁺18]). Der Grundsatz der ausgewiesenen Nichterhebung ist als Feld-Flag realisiert: Je Zähler führt der Zähler-Verbund ein `*_source_available`-Flag — eine Zahl heißt, die Quelle hat geliefert, n/a heißt, die Quelle fehlt —, und die Unterscheidung reist Ende-zu-Ende bis in Mappe, Tabellen und Diagramme. Hardware-Zähler gelten nur nach Gegenprüfung als vertrauenswürdig [WM08]; die Gegenprüfung für Zen 5 ist durch Messung belegt, die für Intel liegt nicht vor.

Zeit- und Beobachter-Messung sind im Mess-Checkpoint (`checkpoint_measure`) vereint; ihre Verantwortlichkeiten trennt die Mess-Tooling-Haupt-Achse in genau dieser Reihenfolge: *wallclock*, *macro*, *micro* (Abschnitt 3.4, Abbildung 3.4); jede andere Reihenfolge ist syntaktisch falsch, w/ma/mi ist der registrierte Alias. Drei Kollektoren (Wall-Clock, Beobachter-Schnappschuss, PMC) erheben als Bausteine der Mess-Achse `collector`, die sechzehn Mess-Kategorien sind die Unter-Achse der Tooling-Achse, und die Auswertung hält die drei Ebenen getrennt (Abschnitt 5.2.5); PMC-Messungen als eigener Abbildungstyp des Anhang-Generators sind vorgesehen, aber nicht implementiert. Umsetzungsstand: Registry und Ebenen-Kanon sind implementiert, die Ordnungs-Validierung und der eigenständige Kollektor nicht.

Kategorie (Spalte)	Quelle	Intel-Stand	Gültigkeits-Flag
cache_misses_l1	generisches perf-Event (L1D-Read-Miss)	generisch: ja	eigenes Flag
cache_misses_l2	RAW-Katalog Zen 5: Event 0x64, Maske 0x09 (Demand-Misses in L2)	kein Katalog-Eintrag, Gegenprüfung nicht durchgeführt (n/a)	eigenes Flag
cache_misses_l3	generisches perf-Event (Last-Level); scheitert auf Zen 5 beim Öffnen (n/a)	generisch: ja	eigenes Flag
dtlb_misses	generisches perf-Event (dTLB-Read-Miss)	generisch: ja	eigenes Flag
branch_misses	generisches perf-Event (PERF_COUNT_HW_BRANCH_MISSES)	generisch: ja	eigenes Flag
coherence_invalidations	RAW-Katalog Zen 5: Event 0x43, Maske 0x14 (Fremd-CCX-Fills)	kein Katalog-Eintrag, Gegenprüfung nicht durchgeführt (n/a)	eigenes Flag
energy_micro_joules	RAPL-Sysfs-Zone, best-effort (Leserecht)	wie AMD (Leserecht)	eigenes Flag
IPC/CPI	deklariert, nicht angebunden (Quelle fehlt)	n/a	—

Tabelle 5.2: Die Zähler der Mess-Kette und ihre Quellen: vier generische perf-Events (portabel), zwei modell-gebundene RAW-Events aus dem Katalog für Zen 5 (durch Messung gegengeprüft), die RAPL-Energie als best-effort-Lesung und IPC/CPI als deklarierte, nicht angebundene Kategorie. Je Zähler führt der Zähler-Verbund ein `*_source_available`-Flag; eine Zahl heißt „Quelle hat geliefert“, n/a heißt „Quelle fehlt“. Der Intel-Stand nennt, was ohne Katalog-Eintrag auf `prod2` erhoben wird.

Die zeit- und beobachter-basierten Kategorien laufen unter beiden Regimes identisch, die PMC-Kategorien nur unter dem privilegierten Regime; die Registry führt das Regime je Kategorie als Ordinal (neun Zeit-/Beobachter-, sieben Zähler-Kategorien). Betriebssystem, Kernel und Zähler-Domäne werden je Plattform protokolliert; im WIDE-Schema führen nur die Spalten `platform` und `build_version` Plattform-Tag und Bau-Version, die Protokoll-Spalte je Domäne ist nicht implementiert.

5.1.6 Bau-Umfang und Optimierungsstufen

Der Umfang des vollständigen Baus ist im Profil festgelegt: zwei Optimierungsstufen (O2, O3) mal zwei SIMD-Stufen (keine Erweiterung, AVX2), also vier Bau-Varianten je Permutation (Abschnitt 3.4.1). Ausgeschlossen ist allein Ofast, weil es den IEEE-754- und den Run-to-Run-Determinismus sowie die CRC-64-Prüfsumme des golden-Referenzkatalogs bräche; der Standard ist O2, O3 wird über die XML gewählt und ist über das Werkzeugketten-Glied des Fingerprints identitätswirksam, O0 bis O3 als Anwender-Wahl und die Durchreichung weiterer Compiler-Flags sind vorgesehen, aber nicht implementiert. Je Bau-Variante wird der golden-Referenzkatalog gebaut ($2^{17} = 131072$ Binary-Identitäten, Abschnitt 3.4.6); die Mächtigkeit des realen Permutationsraums rechnet der Planer dynamisch (Subkommando `simulate`). Ergebnisse der Läufe des vollständigen Baus liegen nicht vor (Abschnitt 5.2.4).

5.1.7 Fairness und Reproduzierbarkeit

Faire Vergleichbarkeit ist über feste Regeln gesichert. Jeder Vergleich trennt einen gemeinsamen Minimalmodus (Common-Denominator) vom PRT-ART-Native-Modus, deklariert je SOTA-Reihe

als `fairness_mode` (`common_denominator` oder `native`); Umsetzungsstand: Der Modus ist Reihen-Metadatum ohne Mess-Einfluss und nie Teil der `binary_id`, weshalb zwei Reihen mit verschiedenem Modus dieselbe `binary_id` erzeugen, was der Validator als Warnung meldet. Alle Verfahren erhalten identische, normalisierte Byte-Schlüssel und identische Miss-, Update- und Delete-Mengen; der Warmup ist der Zwei-Phasen-Treiber, und jede Konfiguration wird in mehreren getrennten Läufen vermessen (Wiederholungs-Dimension `repetition`). Thread-Pinning: Der Aktuator ist implementiert, aber nicht an das Lauf-Profil angebunden, weshalb die Mess-Emission den Ist-Zustand als *ungepinnt* ausweist (auf `prod1` mit zwei ungleich großen L3-Komplexen ist ein ungepinnter Lauf nicht reproduzierbar). Fehlende Fähigkeiten einer Baseline werden als *n/a* ausgewiesen statt emuliert (Stichproben-Status *NotApplicable*, *SourceUnavailable*, *Failed*). Provenienz: Werkzeugkette, Flags, ISA-Zusammenfassung und die Commit-Stände der vier Repositories gehen zur Konfigurationszeit in das Provenienz-Manifest, eine Provenienz je einzelner Fremdbibliothek ist nicht implementiert. Die Latenz-Perzentile bestimmt der Auswertungs-Baum `nearest-rank` (Hyndman und Fan, Typ 1, ohne Interpolation [HF96]); die Darstellungs-Werkzeuge besitzen eigene Kopien der Umrechnung (eine ausgewiesene Lücke), und das HDR-Histogramm [Ten12] (High Dynamic Range: Klassen fester relativer Auflösung über mehrere Größenordnungen) ist ein eigenes Verfahren der Verteilungssicht. Layout- und Umgebungs-Effekte, die ohne erkennbaren Fehler falsche Schlüsse erzeugen [MDHS09], bleiben eine Grenze: Eine randomisierte Layout-Stabilisierung [CB13] fehlt (Abschnitt 5.2.6).

Für fremde Bibliotheken gilt die Regel des Original-Compilers: Wo umsetzbar, wird die Fremdquelle mit ihrem Original-Compiler gebaut. Der Nachweis der Originalität ist implementiert — die `is_original`-Markierung je Funktion, der Validator und das Relock-Gate der CI (Anhang D) —, der automatische Einzug der vendorten Quellen mit ihrem Original-Compiler ist vorgesehen, aber nicht implementiert.

Auch der Mess-Betrieb ist Teil dieser Fairness-Regeln, und er läuft über das Lager (Abschnitt 3.4.5, Abbildung 3.9): Bestand 1 führt die Binary unter ihrem SHA-512-Fingerprint, Bestand 2 die Messwerte unter dem Paar aus Fingerprint und Hardware-Identität der messenden Maschine; die Binary mit und die ohne Messfühler liegen als zwei Einträge nebeneinander, weil der Mess-Gate-Zustand ein Fingerprint-Glied ist. Die Messung ist immer eingeschaltet, nachgemessen wird nur, was im Lager fehlt: Eine Binary mit bekanntem Fingerprint und inventarisiertem Prüf-Testat wird übersprungen, sonst wird gebaut oder gemessen (Abbildung 5.2); die CEB erzeugt die parallelen Anfragen an die Tier-Binaries. Umsetzungsstand: Bestand 1 und 2 sowie das Schlüssel-Schema aller vier Bestände sind implementiert, der Lager-Vollausbau nicht.

Die Messung bleibt strikt vom Bau getrennt: Mess-Läufe werden ausdrücklich ausgelöst. Die Ablaufmethodik kennt vier Arbeitsmodi — `build`, `measure`, `compare` und `release` (Abschnitt 4.3.2) —; der Mess-Modus misst mit genau *einem* Mess-Thread, das Threading der Gattung selbst bleibt der Tier-Binary überlassen, und `-debug` ist ein Schalter der Planer-Shell, kein Arbeitsmodus. Ein im Lager vorgefundenes Binary wird nur mit inventarisiertem Prüf-Testat übersprungen (Abbildung 5.2), vor jeder Messung steht die Konformitätsprüfung am Prüf-Dock (Abschnitt 4.4), und Bau- wie Mess-Läufe werden je Maschine in Meilenstein-Batches von je 4096 Binaries mit inventarisierter Wiederaufnahme nach Unterbrechung abgearbeitet.




Abbildung 5.2: Der Lager-Kreislauf im Mess-Betrieb: Die CEB baut in Batches zu je 4096 Binaries; jede Binary liegt unter ihrem SHA-512-Fingerprint in Bestand 1; das Wiedererkennungskriterium überspringt, was mit bestandenem Prüf-Testat inventarisiert ist, und lässt sonst bauen oder messen; die Messung läuft am Prüf-Dock mit einem Mess-Thread, während die CEB die parallelen Anfragen erzeugt; die Messwerte liegen unter Fingerprint und Hardware-Identität in Bestand 2 und fließen in die Mappe (die CSV-Baumform mit einem Ordner je Blatt ist vorgesehen; implementiert ist eine flache Datei). Die Struktur des Lagers (Baum, vier Bestände, Schlüssel-Schema) zeigt Abbildung 3.9; gestrichelt der Lager-Vollausbau.

5.1.8 Der heuristische Gegenbeweis als vierte Dimension

Über die drei Hypothesen hinaus erhält die Auswertung eine vierte, eigenständige *Evaluations-Dimension*: den heuristischen Gegenbeweis, dessen Konzept Kapitel 3 entwickelt (Abschnitte 3.6.2 und 3.6.3). Die CacheEngineBuilder-Stufe kompiliert die heuristisch geschätzte Rekombination der Tier-Binaries zu einer Hybrid-Tier-Binary, einer eigenen Träger-Stufe, die optional zwischen CEB-Prüf-Dock und Tier-Binary eingeschoben wird (Mux am Prüf-Dock mit Dock-Slots für Tier-Binaries); das Messkurven-Typsystem liefert die Schätzgrundlage (Abbildung 5.3): je Achse eine Kurve über ihren Parametern und je Mess-Ebene, daraus die Break-Even-Punkte und die geschätzte Rekombination. Die Bewertungsfrage lautet: „Ist die heuristisch geschätzte Rekombination der Tier-Binaries schneller als die existierenden Paper-Algorithmen?“ Anders als H1–H3 prüft der Gegenbeweis nicht den Entwurfsraum, sondern den Apparat selbst, und steht deshalb *neben* der Rangbildung der Sensitivitätsanalyse (Abschnitt 5.2.5). Umsetzungsstand: Klassifikations-Schicht, Dock-Schicht, XML-Parser und Binary-Proxy der Hybrid-Stufe sind implementiert (sechs der neun vorgesehenen Dateien, Abschnitt 4.5.1); Router und Eviction setzen Messkurven voraus und sind nicht implementiert.

Der Prüfplan hierfür ist zweistufig festgelegt; die zugehörigen Messläufe liegen nicht vor (Abschnitt 5.2.4). Die erste Stufe quantifiziert den Messfehler, den die Mess-Instanzen selbst eintragen: Dasselbe Experiment wird in drei Bau-Varianten aufgelegt — Beobachter in *allen* Tier-Binaries und im Hybrid-Tier, *nur* im Heuristik-Tier-Binary, in *keinem* Kompilat —, unterschieden über das Mess-Gate-Glied des Fingerprints (Abschnitt 3.4.4) mit den Feldern tm/tmi (Tier-Ebene) und hm/hmi (Hybrid-Ebene), Aus-Zustand $mg=m0; s0; st0; x0; tw0; tm0; tmi0; hm0; hmi0$. Die Differenzen der Varianten beziffern den Beobachter-Overhead nach Ursprung und ergeben je Workload und Plattform ein *Unsicherheitsband* aus Wiederholungen mit Konfidenzintervall [GBE07], unterhalb dessen zwei Konfigurationen als nicht unterscheidbar gelten; Gültigkeitskriterium ist $t_1 \geq t_2 \geq t_3$ für die Wall-Clock-Zeiten der drei Varianten




Abbildung 5.3: Das Messkurven-Typsystm im heuristischen Gegenbeweis. Links: je Achse eine Kurve der Metrik über dem Achsen-Parameter, getrennt nach Mess-Ebene (wallclock, macro, micro); der Schnittpunkt zweier Varianten ist der Break-Even-Punkt, aus dem die Rekombination geschätzt wird. Mitte und rechts: Die CEB kompiliert die geschätzte Rekombination über den Hybrid-Modul-Emitter; die Hybrid-Tier-Binary ist die optional zwischen CEB-Prüf-Dock und Tier-Binary eingeschobene Mux-Stufe, dockt am Prüf-Dock an, führt Dock-Slots für Tier-Binaries und erzeugt selbst keinen Code; verglichen wird an der Wall-Clock, primär gegen die Paper-Rekonstruktionen, sekundär gegen das beste Einzel-Binary. Unten: die drei Bau-Varianten des Messfehler-Prüfplans, auseinandergehalten über die Gate-Felder des Fingerprints. Gestrichelt: Router und Eviction (nicht implementiert).

(mit Messfühler muss langsamer sein als ohne), eine Verletzung ist ein Mess-Defekt der Zelle, kein Ergebnis. Umsetzungsstand: Die Prüfung ist nicht implementiert; sie schließt an die Messfehler-Interpolation als fünfte Auswertungs-Komponente der compare-Stufe an (Abschnitt 3.6.3), deren Konstellationen der Planer dynamisch berechnet, nie als feste Anzahl.

Die zweite Stufe ist der komplementäre *vierte Schritt* der heuristischen Zusammenstellung: Die dem Heuristik-Tier untergebenen Tier-Binaries werden ohne Mikro- und Makro-Benchmarks und ohne Beobachter neu gebaut und rein an der Wall-Clock verglichen — primär gegen die 33 rekonstruierten Paper-Algorithmen (Abschnitt 3.2), sekundär gegen alle bekannten Tier-Binary-Permutationen, insbesondere das beste Einzel-Binary.

Daraus folgt die Entscheidungsregel: Der Gegenbeweis gilt je Workload-Klasse als *erbracht*, wenn die beobachterfrei neu gebaute Rekombination die schnellste Paper-Rekonstruktion in der Wall-Clock schlägt und der Abstand das Unsicherheitsband übersteigt, und als *verfehlt*, wenn ein Paper-Algorithmus oder das beste Einzel-Binary vorn liegt — auch das wäre ein Resultat, weil es den Schätzfehler der Kurven-Prognose beziffert. Zellen, die das Gültigkeitskriterium der ersten Stufe verletzen, gehen nicht in die Entscheidung ein; die Messdaten dieser Dimension liegen nicht vor (Abschnitt 5.2.4).

5.2 Ergebnisse und Analyse

5.2.1 Identität der Ergebnisse: Stempel, Lager, Mappe

Jede Ergebniszeile ist über das Stempelsystem identifizierbar (Abschnitt 3.4.4): die `binary_id` — der Pfad aus achtzehn `achse=wert`-Segmenten in Slot-Reihenfolge —, der SHA-512-Fingerprint über elf Glieder mit der Format-Kennung `fingerprint_format=6` und die drei einkompilierten Stempel-Zeilen je Realm (Organ, System, Mess). Diese Identität reist unverändert durch die Kette: als Lager-Schlüssel (Bestand 1 und 2), als Spalten `permutation_id` und `fingerprint` der Mess-Zeile, als Blatt-Schlüssel der Mappe und als Kennung in jedem Diagramm und jeder Tabelle des Anhangs — so bleibt jede dargestellte Zahl auf ihre Binary, ihre Achsen-Versionen und ihre Maschine zurückführbar. Die Misch-Strategie eines Prüflings wird nicht über ein Versions-Suffix ausgedrückt, sondern über die `merge`-Token `replace`, `merge` und `union` der Anwender-XML und die hierarchisch erweiterten Algorithmus-Namen der Organ-Zeile unter dem Namensraum-Präfix des Prüflings; das Flag `e` der Eintrags-Grammatik bezeichnet einen Efficiency-Core-Algorithmus (den E-Kern-Pfad einer Hybrid-CPU), kein Experiment und keine Mischung. Werte der Messung erscheinen nie im Stempel; gestempelt wird die Übersetzungszeit-Identität. Umsetzungsstand: Die Anhang-Tabellen führen `permutation_id` und `fingerprint` je Zeile; die volle Stempel-Identität je Diagramm ist vorgesehen, aber nicht implementiert.

5.2.2 Datenfluss von der Messung zum Manuskript

Je Reihen-Lauf schreibt die Messstufe die eine offizielle `measurements.csv` als Projektion der Mappe (implementiert ist eine flache Datei, vorgesehen der CSV-Baum mit einem Ordner je Blatt); die `<output>`-Pfade der Anwender-XML löst der Laufeintrag als Lauf-Provenienz auf. Drei Spaltenlisten sind zu unterscheiden: das WIDE-Schema mit 189 Spalten (Trenner Semikolon; die Schema-Hoheit der Mess-Ausgabe, als Festschreibung verankert), die Pipeline-Sicht mit 16 plus 16 Zusatzspalten, also 32, für die LaTeX-Stufen (Trenner Komma; je Permutation etwa `permutation_id`, `fingerprint` und `total_cycles`) und die dreizehnspaltige Altform des Ergebnis-Aggregators. `total_cycles` führt unter seinem Legacy-Namen die repräsentative p50-Latenz in Nanosekunden, keine Zyklen; die Umbenennung oder ein echter Zyklen-Kanal ist eine dokumentierte Entwurfsentscheidung. Nicht erhobene Werte stehen als `n/a`, nie als Null.

Die Mappe (`xlsx`) entsteht immer; sie ist die Ausgabe und der Standard, und die CSV-Form ist kein einzelnes Kind-Dokument, sondern ein geordneter Baum aus CSV-Dateien — ein Gesamtordner je Mappe, darunter ein Ordner je Blatt, darin die CSV-Dateien der einzelnen Unter-Achsen-Fahrten —, der immer aus der Mappe erzeugt wird und ihr gespiegeltes Gegenstück ist. Was auf die Platte geht, entscheidet allein `<writeback_methods>` — `xlsx`, `csv` oder beide, mit `xlsx` als Default (Abschnitt 4.5); der `xlsx`-Writer schreibt über `libxlsxwriter`. Umsetzungsstand: Die Naht schreibt die CSV-Projektion als eine flache Datei, die Baumform ist vorgesehen, aber nicht implementiert. Die Auswertung reicht die Projektion über Binary-zu-CSV um Profil-ID, Paper-Referenz und Achsen-Belegung an, rendert CSV-zu-LaTeX-Steckbriefe je Permutations-ID und über den Diagramm-Generator Balken, Scatter-Plots, Heatmaps und die Familien des Mess-Anhangs (ECDF, Sweep-Kurven, Verhältnis-Matrizen, Pareto-Streuung und weitere); der Anhang-Generator schreibt je Sprache in ein `tabellen`-Verzeichnis, aus dem die deutsche Fassung 38 erzeugte Dateien einbindet.

Die Mappe eines Laufs ist eine Datei mit einem Blatt je gewählter Unter-Achsen-Permutation und einem

Info-Blatt; die Blätter sind in der bindenden Ordnung Mess → System → Organ nummeriert (S001 bis Snnn), die Spalten stammen ausschließlich aus dem WIDE-Kopf, und innerhalb eines Laufs konstante Spalten wandern in die Metadaten des Info-Blatts. Die Contract-Tests der Persistenz prüfen an der CSV-Ausgabe (Abschnitt 4.4); neben xlsx und csv ist eine dritte Factory LaTeX vorgesehen. Umsetzungsstand: Writer und Projektion sind implementiert (ein Datenblatt unter konstantem Blattschlüssel, flache Projektion); nicht implementiert sind die Auffächerung in ein Blatt je Unter-Achsen-Permutation plus Info-Blatt (Abschnitt 6.2), der CSV-Baum, die Prüfung an der xlsx, das Export-Element, die Chart-Funktionen, die LaTeX-Factory, die Warnungs-Sektion des Info-Blatts und der Nachzug der WIDE-Festschreibung.

5.2.3 Messreihen und Verbund-Strategien

Drei Messreihen werden ausgewertet (Tabelle 3.4): Reihe A — PRT-ART gegen den Stand der Technik mit den Evaluations-Hypothesen H1–H3 (Abschnitt 5.1.1); Reihe B — die systematische Variation der Cache-Engine-Permutationen aus der Union der Stufe 3; Reihe C — Merge/Regression alt gegen neu. Quer dazu deklariert die Anwender-XML je Achse den merge-Modus des Prüflings: `replace` (Standard; die Prüflings-Achse ersetzt die Cache-Engine-Achse mit Rückfall, `Verbund2_Replace`), `merge` (Cache-Engine und Prüfling hybrid, `Verbund2_Hybrid`) und `union` (Vereinigung aller Achsen-Varianten ohne Verwerfen, `Verbund3_Union`); Stufe 1 ist `Verbund1_CeOnly`, die Abwesenheit jeder Prüflings-Direktive, „Stufe 1 bis 3“ bleibt der Alias der Verbund-Namen und der Full Join der Alias von `union`. Reihe A arbeitet mit `replace` und `merge`, Reihe B mit `union`. Unterscheidbar bleiben die Stände an der Binary über die hierarchisch erweiterten Algorithmus-Namen der Organ-Zeile (Abschnitt 5.2.1); eine eigene Stempel-Zeile besitzen sie nicht. Umsetzungsstand: Materialisiert sind `Verbund1_CeOnly`, `Verbund2_Replace` und `Verbund3_Union`, während `Verbund2_Hybrid` ohne Produktions-Aufrufer bleibt.

5.2.4 Vorliegende Messungen

Methodik und Auswertungs-Pipeline sind vorhanden und an realen Daten verifiziert: Eine Smoke-Messreihe über 43 Permutationen — DLL-Messung; 27 kartesische Kombinationen aus SIMD, Speicherlayout und Allokator plus 16 weitere über vier zweiwertige Größen — dokumentiert Anhang A samt ihren Limitierungen (Abschnitt A.10); sie variiert sieben Größen (SIMD ist eine System-Achse, Speicherlayout und Allokator sind Organ-Achsen, die übrigen vier Namen sind keine Registry-Bausteine und werden nicht gleichgesetzt), die vollständige Messreihe variiert alle achtzehn Kompositions-Achsen. Die vollständigen Läufe der Pflicht-Messreihen A–C auf den Zielplattformen liegen nicht vor (n/a), weil der vollständige Bau nicht durchgeführt ist (Abschnitt 6.2); dasselbe gilt für die Messdaten des Gegenbeweises (Abschnitt 5.1.8). Keine Zahl dieses Kapitels stammt aus einem anderen Lauf als dem im Anhang ausgewiesenen.

5.2.5 Achsen-Sensitivitätsanalyse

Den Kern der Auswertung bildet die *Achsen-Sensitivitätsanalyse*: Sie beantwortet das Trennbarkeits-Problem der Aufgabenstellung (Abschnitte 1.3 und 3.1), indem das Achsen-Framework jeden Bestandteil als austauschbare Achse über einer sonst konstanten Struktur isoliert und der Beitrag jeder Entwurfsentscheidung unter sonst gleichen Bedingungen zurechenbar wird. Die Rangbildung läuft über die drei

Mess-Ebenen in Kanon-Reihenfolge: *wallclock* — das Gesamt-Benchmarking der YCSB-Lastprofile im CacheEngineBuilder —, *macro* — die Genus-Interface-Operationen der Tier-Binary — und *micro* — das Achsen-Interface, die Funktionsmenge, die alle Algorithmen einer Achse liefern müssen (Abschnitt 3.4.6); anhand der Zeilen je Permutation quantifiziert die Analyse auf der micro-Ebene, welche Achse am meisten zur Performance-Varianz beiträgt, die wallclock-Ebene prüft die interne micro-Messung von außen, und die Mess-Kategorien sind dabei die Unter-Achse der Tooling-Achse (Abschnitt 5.1.5). Leitachse ist die Cacheline-Awareness: welche Achse die cache-nahen Kategorien auf welcher Plattform bewegt. Aus der Rangbildung folgt die Empfehlung von Standard-Konfigurationen je Workload-Klasse; wo Verhältnisse über Workloads oder Plattformen zusammengefasst werden, geschieht das geometrisch, nie arithmetisch gemittelt [FW86]. Der heuristische Gegenbeweis steht neben dieser Rangbildung (Abschnitt 5.1.8).

5.2.6 Gültigkeit und Grenzen

Die Gültigkeit der Evaluation wird nach den vier Klassen der Bedrohungen eines Schlusses geprüft, den Threats to Validity der empirischen Softwareforschung (Konstrukt-, interne, externe und Schluss-Validität [WRH⁺12]; Tabelle 5.3; Abschnitt 3.4 führt dieselben Klassen als Gütekriterien). Konstrukt: Die PMC-Semantik ist je Modell offengelegt (Abschnitt 5.1.5), und Hardware-Zähler gelten nur gegengeprüft als vertrauenswürdig [WM08]. Intern: Der Beobachter-Overhead ist über das Unsicherheitsband der drei Bau-Varianten gebunden (Abschnitt 5.1.8); Layout- und Umgebungs-Bias [MDHS09, CB13] begegnen identische Schlüssel, identische Bau-Matrix und Wiederholungen, eine Layout-Randomisierung fehlt; Warmup und Wiederholungen folgen Abschnitt 5.1.7 [KJ13]. Extern: Die Messmaschinen umfassen zwei x86-64-Mikroarchitekturen und einen Gracemont-Knoten; ZIH und HBM sind deklariert, nicht gemessen (Abschnitt 5.1.4), die Intel-RAW-Belegung fehlt. Schluss: Perzentile nearest-rank ohne Interpolation, geometrische Aggregation, n/a statt Null. Die Limitierungen des Mess-Anhangs (Tabelle A.10, Abschnitt A.10) und des Fazits (Abschnitt 6.2) sind die belegte Liste dieser Grenzen; keine Zahl wird ohne Lauf genannt, und die Berichtsregeln für Leistungsmessungen [HB15, BDH⁺16] gelten für jede Zahl.

5.2.7 Zusammenfassung der Evaluation

Die Evaluation hält je Evaluationsobjekt fest. Entwurfsraum: Die Hypothesen H1–H3 führen Messgröße und Kriterium, die Sensitivitätsanalyse ist als Verfahren über die drei Mess-Ebenen festgelegt; Belege liegen für die Smoke-Reihe vor (43 Permutationen, Anhang A), für die Pflicht-Messreihen nicht (n/a). Apparat: Der Gegenbeweis ist als vierte Dimension mit Prüfplan, Gültigkeitskriterium und Entscheidungsregel festgelegt, seine Messdaten liegen nicht vor; das Messfehler-Fundament (Gate-Felder im Fingerprint, Feld-Flags je Zähler, n/a-Regel) ist implementiert. Automatisierung: Die Kette von der Experiment-XML bis zum eingebundenen Anhang ist in einem ersten durchgehenden Lauf nachgewiesen. Die Ergebnisse werden vor dem Leitmotiv der Arbeit diskutiert, dem Übergang vom heuristischen zum informierten Cache-Management; der Cache-Line-Effekt aus den Synthese-Kurven ist datenabhängig und wird hier nicht vorweggenommen. Nach den Maßstäben für Forschungsbeiträge [Sha03] und empirische Bewertungen [BDH⁺16] ist der Beitrag dieses Kapitels ein validierter Versuchsaufbau samt Automatisierung; Kapitel 6 beantwortet die Forschungsfragen auf dieser Grundlage.

Klasse	Bedrohung	Gegenmaßnahme im Apparat	Umsetzungsstand
Konstrukt	Zähler messen nicht das Gemeinte (Modell-Semantik, Prefetch-Anteile)	RAW-Katalog je Modell mit Gegenprüfung; Semantik-Offenlegung je Spalte; n/a ohne Katalog-Eintrag	implementiert (Zen 5); Intel-Eintrag: nicht implementiert
Konstrukt	Zeit-Kategorie als Zyklen fehlgelesen	<code>total_cycles</code> als p50-Latenz in Nanosekunden deklariert	implementiert; Umbenennung: Entwurfsentscheidung
Intern	Beobachter-Overhead verfälscht die Kurven	drei Bau-Varianten, Unsicherheitsband, Gültigkeitskriterium $t_1 \geq t_2 \geq t_3$	Gate-Felder implementiert; Prüfung: nicht implementiert
Intern	Layout-/Umgebungs-Bias, Wechsel des L3-Komplexes	identische Schlüssel und Bau-Matrix; Wiederholungs-Dimension; Pinning als vorgesehen ausgewiesen	Aktuator implementiert, Anbindung: nicht implementiert; keine Layout-Randomisierung implementiert
Intern	Warmup- und Kaltstart-Effekte	Zwei-Phasen-Treiber (sichern, aufwärmen, zurückrollen, messen)	
Extern	Messmaschinen decken die Zielplattformen nicht ab	registrierte Signaturen <code>prod1</code> , <code>prod2</code> , ODROID; ZIH als IS3 deklariert	ZIH und HBM: deklariert, nicht gemessen (n/a)
Extern	einseitiger Hersteller-Pfad	Vollständigkeits-Regel der Auswertung; Teil-Messung wird ausgewiesen	Regel gesetzt; Intel-Pfad: Gegenprüfung nicht durchgeführt
Schluss	Perzentile synthetisch statt gemessen, Mittelwerte verzerrt	Nearest-Rank ohne Interpolation; geometrische Aggregation	implementiert (Auswertungs-Baum); Kopien in den Werkzeugen: ausgewiesene Lücke
Schluss	Null statt Nichterhebung	Feld-Flags je Zähler, n/a Ende-zu-Ende	implementiert

Tabelle 5.3: Gültigkeit der Evaluation nach den vier Klassen der Bedrohungen (Konstrukt, intern, extern, Schluss): je Bedrohung die Gegenmaßnahme im Apparat und ihr Umsetzungsstand — implementiert, deklariert und nicht gemessen (n/a) oder nicht implementiert. Keine Zeile nennt eine Zahl ohne Lauf.

6 Fazit und Ausblick

Dieses Kapitel zieht Bilanz: Es stellt je Forschungsfrage FF0–FF4 (Abschnitt 1.3) die Teilfragen voran, benennt den Stand ihrer Beantwortung in drei Stufen — beantwortet, strukturell beantwortet, offen —, führt je Frage die Beweiskette durch die Kapitel und ihre Folgen, ordnet die Hypothesen dem Zielpfad zu, benennt die Grenzen des Systems aus Sicht des Anwenders und skizziert die nächsten Schritte.

6.1 Beantwortung der Forschungsfragen

Die Antworten folgen dem Schema Behauptung, Beleg, Validierung [Sha03]: Eine Frage gilt als *beantwortet*, wenn ein Test oder eine Messung sie belegt; als *strukturell beantwortet*, wenn der Apparat, der die Antwort liefert, implementiert und getestet ist, die Messung aber nicht vorliegt; als *offen*, wenn weder Struktur noch Messung vorliegen. Drei Belegarten kommen vor: die Struktur (ein Code-Gegenstand, der die Antwort stützt), der Test (eine statische Prüfung oder ein Vertrags-Test, der sie sichert) und die Messung (eine Zahl mit ihrem Lauf); für die Frage nach dem Stand der Technik der Workloads (FF2.d) tritt der Literaturbeleg hinzu. Ein „strukturell beantwortet“ ersetzt die Zahl nicht: Ohne Messwerte bleibt die Hauptfrage unbeantwortet, auch wenn ihre Struktur tragfähig ist. Tabelle 6.1 führt Status, Beweis und Rest je Haupt- und Teilfrage; die Berichtsform folgt den Regeln der empirischen Software- und Systemforschung [WRH⁺12, RH09] und der Forderung, Bezugsgröße, Plattform und nicht erhobene Werte an jedem Ergebnis auszuweisen [BDH⁺16, HB15].

Quer zu allen fünf Fragen hat die Einleitung die Kategorisierungs-Frage ausgelegt, ob sich die Achsen des Entwurfsraums sauber in Organ-, System- und Mess-Achsen trennen lassen — und wie eine solche Trennung zu bewerkstelligen ist, wo sie in einem Entwurf nicht angelegt ist. Beides ist beantwortet (Abschnitt 3.4.1): Die Achsen trennen sich in drei *Realms* — Organ, System, Mess — mit je eigener Klassen-Wurzel, generierter Registry und Stempel-Zeile an der Binary (Abschnitt 3.4.4); die drei Zeilen-Träger des Fingerprints sind als Typen paarweise unkonstruierbar auseinander. In die `binary_id` gehen nur die Organ-Haupt-Achsen ein, System- und Mess-Achsen sind `binary-id-neutral`. Übersetzungszeitliche *Rückkehr-Sperren* (Abschnitt 4.5) weisen Compiler, Scheduling und Last-Rahmenwerk als System-Haupt-Achsen zurück: Das Scheduling ist Unter-Achse der Ziel-ISA, der Compiler Unter-Achsen-Gruppe der Komplex-Klammer, das Last-Rahmenwerk die Meta-Meta-Achse des Mess-Realms. Diese Dreiteilung ist die zweite Gestalt des Trennbarkeits-Problems und stützt die Antworten auf die folgenden Teilfragen.

FF0 (Hauptfrage). Gefragt ist, wie stark aktive, messgetriebene cache-bewusste Entscheidungen ihre passiven, statisch ausgelegten Gegenstücke auf unterschiedlichen CPU-Plattformen übertreffen und ob sich ein gemessener Gewinn dem Organ-, System- oder Mess-Belang zuordnen lässt (FF0.E). Der *Status*: FF0 ist offen — ohne End-to-End-Läufe keine Zahl; die Struktur ist implementiert: Dieselbe Struktur wird einmal aktiv (laufzeit-dynamische Cache-Line-Politik, die der Politik-Selektor aus einem ausgewerteten Profil-Aggregat aus Operationsmix und Working-Set ableitet, und messwert-getriebene

Binary-Auswahl) und einmal passiv (statisch fixierte Organ-Wahl in der `binary_id`) gebaut und unter identischer Compiler- und Flag-Basis verglichen (Standard `-O2`, `-O3` nur als Opt-in). Messmaschinen sind `prod1`, `prod2` und ein ODRROID-Board; Sapphire Rapids ist angelegt, nicht gemessen (n/a; Abschnitt 5.1.4). FF0.E ist strukturell beantwortet durch die Dreiteilung: Ein Organ-Effekt permutiert die `binary_id`, ein Plattform-Belang steht als System-Stempel-Zeile an der Binary, ein Mess-Belang bleibt `binary-id-neutral`. *Beleg*: Abschnitt 3.4.1 (Struktur), Abschnitt 4.5 (Test), Abschnitt 5.1 (Messplan). *Folge*: Die Bezifferung setzt den vollständigen Bau und den Lauf der Reihe A voraus (Abschnitt 6.3); der Cache-Line-Effekt aus den synthetisierten Mess-Kurven folgt als erster Auswertungsschritt (Abschnitt 3.6.3).

FF1 (Komposition). Gefragt ist, wie sich ein Suchalgorithmus-Entwurf kanonisch in orthogonale Achsen zerlegen und in einer Permutationsmatrix systematisieren lässt, sodass Stand-der-Technik-Verfahren bias-frei als Profile rekonstruierbar und permutierbar werden; FF1.a fragt nach dem Kategorien-Schnitt, FF1.b nach den Organ-Kopplungen und der allein variierten ISA-/SIMD-Achse. Der *Status*: FF1 ist strukturell beantwortet, FF1.a beantwortet, FF1.b empirisch offen. *Achtzehn* Organ-Haupt-Achsen in fester Slot-Reihenfolge T0–T17 (Namens-Array im Code) spannen die Matrix auf (Abschnitt 3.4.1); `disk_io` ist neunzehnter Registry-Eintrag und Beispiel der Meta-Meta-Ebene M3; gestempelt im Klammer-Anhang der Organ-Zeile, die Klammer-Tiefe ist die Meta-Meta-Ebene (Abschnitt 3.4.4). Zwei Bezugsgrößen sind zu trennen: der golden-Referenzkatalog mit $2^{17} = 131072$ Binary-Identitäten je System-Permutation, per CRC-64-Prüfsumme gegen Regression gesichert (Abschnitt 4.4), und die vom Planer gerechnete Mächtigkeit eines geplanten Raums (`simulate`). Die 33 Korpus-Arbeiten besitzen je ein Profil-XML (30 Vollprofile, drei abstrakte; Abschnitt 3.2); die variadische Abbildung (Anhang F) trägt algorithmus- wie container-orientierte Muster, die Gattungs-Dreiteilung Map, Container, Graph ordnet die Genera darunter (Abschnitt 3.3.2). FF1.a ist bejaht: Die Zerlegung bleibt orthogonal, weil Plattform- und Mess-Belange herausgehalten sind, und die Rückkehr-Sperren halten den Schnitt (Abschnitt 4.5). Zu FF1.b: Die Kopplung $\text{Knotentyp} \times \text{SIMD} \times \text{Pfadkompression}$ zerfällt — $\text{Knotentyp} \times \text{Pfadkompression}$ bleibt eine markierte Organ-Kopplung, SIMD ist Bau-Steuergröße der System-Achse `external_utils`; die Messung des Füllverhaltens liegt nicht vor. *Beleg*: Abschnitte 3.4.1 und 3.4.6 (Struktur), Abschnitt 4.4 (Test). *Folge*: FF1 strukturell beantwortet; FF1.b setzt den vollständigen Bau voraus.

FF2 (Mess-Methodik). Gefragt ist, wie eine reproduzierbare Mess-Pipeline mit Hardware-Zähler-Erhebung jede Achsen-Permutation fair in drei Messreihen über drei Granularitäten misst und wann eine Plattform als verifiziert gilt; FF2.a fragt nach Mess-Instrumenten als eigenen Achsen, FF2.b nach widersprüchlichen Literaturbefunden, FF2.c nach der Erweiterbarkeit, FF2.d nach den Workloads des Stands der Technik. Der *Status*: FF2 ist strukturell beantwortet, FF2.a und FF2.d beantwortet. Produktiv- und Experiment-Modus schaltet der Master-Schalter `COMDARE_MEASUREMENT_ON`; der Experiment-Modus misst stets, im Lager wird nur Fehlendes nachgemessen (Vollausbau nicht implementiert; Abschnitt 3.4.5); der `ExperimentDriver` steuert die Runner-Phasen Laden, Ausführen, Messen, Abbau. Jede Reihe wird auf drei *Mess-Ebenen* erhoben — `wallclock`, `macro`, `micro` —; `w/ma/mi` ist der registrierte Alias, die drei Ebenen sind die Mess-Tooling-Haupt-Achse (Abschnitt 3.4.6). FF2.a ist bejaht: Die Mess-Instrumente sind ein eigener Realm im Planer — das Last-Rahmenwerk `load_framework` als Meta-Meta-Achse, das Mess-Tooling als Haupt-Achse, die sechzehn Mess-Kategorien als Unter-Achse —, stets präsent und `binary-id-neutral`; die Trennung hält der doppelte

Wurzel-Schnitt (System-Realm am CacheEngineBuilder, Mess-Realm am Planer), und die Legenden-Kette Mess-Achse → CacheEngineBuilder-Typ → System-Achsen → Tier-Binary ist als Namensschema Code (Abschnitt 3.4.1). Beim Workload reicht der Treiber einen Standard-Workload je Modul durch, ein Profil bringt seinen eigenen mit; die vorgesehene Voll-Permutation über alle Workloads begegnet der *Lastprofil-Selektionsverzerrung* — der Verzerrung eines Vergleichs durch Lastprofile, unter denen ein Entwurf bevorzugt gut abschneidet [BGH⁺06, BDH⁺16, MDHS09] —; sie ist nicht implementiert.

Zu FF2.b (Organ-Achsen): Die widersprüchlichen Literaturbefunde zur optimalen Knoten-/Cache-Line-Größe — eine Cache-Line je Knoten [RR99, RR00] gegenüber sechzehn und mehr [HP03] und mehreren je Knoten [CGM01] — werden nicht aus ihren Original-Setups übernommen, sondern achsen-isoliert nachgemessen (je eine Organ-Achse variiert, System- und Mess-Achsen konstant); die Zahl liegt nicht vor. Zu FF2.c (Erweiterbarkeit): Ein neuer Prüfling gliedert sich als Lebewesen seiner Gattung ins Genus ein (die Genus-Bau-Zulassung urteilt übersetzungszeitlich), dockt am Prüf-Dock an, durchläuft die Drei-Stufen-Prüfung (Abschnitt 3.4.6) und führt im Verbund mit der Cache-Engine einen der Namen `Verbund1_CeOnly`, `Verbund2_Replace`, `Verbund2_Hybrid` (deklariert, nicht materialisiert) oder `Verbund3_Union` (vorbereitet, Abschnitt 5.2.3); an der Binary bleibt er über die hierarchischen Algorithmus-Namen der Organ-Zeile unterscheidbar, das Flag `e` bezeichnet einen Efficiency-Core-Algorithmus, keine Mischung (Abschnitt 3.4.4). Ob der Prüfling eine Gattung trifft, eine neue begründet oder eine Mischform ist, entscheidet der Gattungs-Schnitt (Abschnitt 3.3.2; eine eigene Gattung erst bei grundlegend anderem Basis-Achsen-Satz); der Paper-Isolations-Modus ist nicht implementiert (Abschnitt 6.3). Zu FF2.d (Workload-Stand der Technik): Ihn bilden YCSB mit den sechs Lastprofilen A–F, der Index-Benchmark SOSD, die TPC-Familie, SuRF in RocksDB, reale String-Korpora sowie SPEC CPU und CloudSuite (Abschnitt 2.3). YCSB ist das registrierte Last-Rahmenwerk (sechs Token, geroutet je Permutation aus dem Profil) über sechs reale String-Datensätze mit Reproduzierbarkeits-Akte (`xml` ohne Prüfsumme, `n/a`; Abschnitt 5.1.3). Eine Plattform gilt als verifiziert, wenn das Konformitäts-Gatter je Tier-Binary die siebzehn in Anhang F markierten `std::map`-Operationen (zwölf Kern-Prüfblöcke, `std::map` als Orakel) bestätigt und die Plattform-Probe die gemeldete Achsen-Teilmenge deckt; die fünf Antriebs-Operationen der Modulgrenze sind ABI-Primitive, nicht der Prüfumfang; Vollausbau und kalibrierte Schwellwerte fehlen. *Beleg*: Abschnitte 3.4.6, 3.4 und 3.3.2 (Struktur), Anhang F (Test); FF2.d: Abschnitt 2.3 (Literatur), Abschnitt 5.1.3 (Struktur). *Folge*: FF2 strukturell, FF2.c konzeptionell, FF2.d beantwortet; Isolations-Modus, die Zahl zu FF2.b und die Voll-Permutation der Workloads sind offen.

FF3 (Prüfling-Vergleich). Gefragt ist, ob der Prüfling PRT-ART gegenüber den acht Rang-1-Entwürfen — ART [LKN13], HOT [BZP⁺18], Masstree, CoCo-Trie, START, B²-Baum, Wormhole, SuRF — und der Rang-2/3-SOTA nicht durch asymptotische Neuheit, sondern durch bessere Mikroarchitektur-Eigenschaften in den Pflicht-Messreihen A, B und C gewinnt; FF3.a fragt nach der günstigsten Seitendarstellung je Verzweigungspunkt, FF3.b nach dem Compile-Time-Zwang. Der *Status*: FF3 ist offen, FF3.b beantwortet, FF3.a strukturell beantwortet. Der Vergleich setzt die ersten Mess-Läufe voraus; der Apparat ist implementiert: das PRT-ART-Profil, die drei Reihen, mechanisch aus der Verbund-Stufe abgeleitet (Tabelle 3.4), der `ExperimentDriver` mit Auto-Pickup der 33 Profil-XML und der ABI-konforme Adapter mit dem `std::map`-Kernvertrag (Anhang F). Das Konformitäts-Gatter ist implementiert, sein Vollausbau nicht; der Mess-Hook je Achse ist Opt-in. Zu FF3.a: Punkt- gegenüber Kompaktseite je Verzweigungspunkt und die Umschaltregeln (feste Dichte-Schwellen 25, 50 und

75 Prozent, Abschnitt 3.5) sind Teil des PRT-ART-Profiles, bleiben aber Vorgaben ohne Messbeleg. FF3.b ist bejaht und Bauform: Jede Achse gliedert sich in eine übersetzungszeit-fixierte *Haupt-Achse* (`binary_id`-Segment oder Stempel) und laufzeit-variable *Unter-Achsen*, die ihre Parameter ohne Neuübersetzung variieren (Abschnitt 3.4). *Beleg*: Abschnitte 3.5, 3.2 und 3.4 (Struktur), Anhang F (Test). *Folge*: Die Zahl setzt die Reihe A voraus; die Hypothesen H1–H3 liefern die Auswerte-Kriterien.

Hypothesen und Zielpfad. Die Evaluations-Hypothesen H1–H3 (Abschnitt 5.1.1) sind vor dem Apparat formuliert; der Zielpfad ordnet sie als Prüfsteine der Auswertung ein: H1 (Seitentyp-Kosten) und H3 (Verteilung der Wert-Ablage) werden in Reihe A je Lastprofil geprüft, H2 (Code-Qualität pro Quelle) über die tool-berechnete `cppcheck`-Akte mit 33 Einträgen, davon 22 als n/a ohne vendorte Originalquelle; PRT-ART besitzt kein Original-Repository (n/a). Kriterium und Schwelle stehen vor der Messung [WRH⁺12], die Wiederholungszahl je Zelle richtet sich nach der geforderten Konfidenz [KJ13]. H2 gilt als angenommen, wenn über die Vollprofile mit vendorter Originalquelle die Rangkorrelation nach Spearman zwischen Befunddichte und gemessenem Durchsatz je Lastprofil und Zelle (Plattform, Workload, Regime) negativ ist mit $|\rho| \geq 0,5$ bei $\alpha = 0,05$; als abgelehnt bei $|\rho| < 0,3$; dazwischen als nicht entschieden; unterhalb von acht Profilen mit Score ist H2 nicht prüfbar. Das Hand-Audit über sieben Bewertungs-Achsen bleibt die qualitative Einordnung. Die PRT-ART-Telemetrie-Metriken H1–H3 sind Mess-Organen des Prüflings, nicht diese Hypothesen (Abschnitt 5.1.1); die Variante ChainRef der Wert-Ablage ist Gegenstand von H3, kein Abbruchkriterium für H2.

FF4 (Compile-Time vs. Laufzeit). Gefragt ist, welche Achsen-Eigenschaften zur Übersetzungszeit fixiert werden müssen, um plattform-optimierte, provenienz-nachweisbare Binaries je Permutation zu erzeugen, und welche zur Laufzeit wählbar bleiben, ohne die gleiche Compiler- und Flag-Basis zu verletzen; FF4.a fragt nach der durchgehenden XML-Kette vom Bau bis zur Auswertung, FF4.E, ob die Grenze entlang der Achsen-Kategorien verläuft. Der *Status*: FF4 und FF4.a sind strukturell beantwortet, FF4.E beantwortet. Die Grenze verläuft entlang der Kategorien: Die drei System-Haupt-Achsen samt Komplex-Klammer `build_target_complex` (Abschnitt 3.4.2) gehören zur Übersetzungszeit-Identität der Binary und erscheinen als System-Stempel-Zeile, nie als `binary_id`-Segment. Die Provenienz sichert der Tier-Fingerprint (SHA-512, elf Glieder, Format 6; das Overlay-Glied hasht die Quelldateien des Overlay-Schnitts — je Achse die Dateien ihrer eigenen Implementierung plus die gemeinsame Anatomie-Substanz —, das Toolchain-Glied trägt Bau-Compiler-Kennung und Optimierungs-Identität); der Planer-Fingerprint ist ein SHA-256, und `get_compiler()` liefert den Original-Compiler der Veröffentlichung — Herkunftsangabe, keine Bau-Kennung. Mess-Wahlen bleiben laufzeit-variabel, Layout- und Seiten-Selektion über statische `binary_id` und dynamische Cache-Line-Politik wählbar. Zweigeteilt (Planer-Laufzeit und Builder-Übersetzungszeit) sind Last-Rahmenwerk, Telemetrie und Hardware-Erkennung (Abschnitte 3.4.1 und 3.4.3). Gestempelt wird stets die Plattform-Klasse, nie ein Messwert; der *Passungs-Stempel*, der die gestempelte Klasse bei jedem Mess-Lauf gegen das Laufzeit-Verdikt der Hardware-Erkennung prüft, ist entworfen, nicht implementiert (Abschnitt 6.3); die vorwärtsgerichtete Teilfrage, ob die Messung selbst ISA- und betriebssystem-optimierte Binaries für eine Rekombination zuschneiden kann, greift der Ausblick als Heuristik-Automation auf; die Betriebssystem-Dimension ist mit drei Werten und zwei Mess-Regimes angelegt, das zweite Regime nicht umgesetzt (Abschnitt 5.1.4). Zu FF4.a: Die Kette ist durchgehend deklarativ und als zwei Binaries gebaut: Der Planer prüft die Anwender-XML rein lesend

und emittiert deterministisch den Plan, der Mess-Treiber fährt die Sieben-Phasen-Mess-Pipeline von ENUMERATE bis PERSIST, die Neun-Stufen-Werkzeugkette führt bis zum Manuskript (Abschnitt 4.3.2, Abbildung 5.1). `compare` (Auswahl der besten Binary) und `release` sind als Arbeitsmodi registriert, ihr Ablauf ist nicht implementiert (Abschnitt 3.3.2); Umsetzungsstand: ein erster durchgehender Lauf (43 Permutationen) liegt vor; `headless` Dienst, XML-Erstellungsmodus, `<publish>`-Sektion und CSV-Baumform fehlen. *Beleg*: Abschnitte 3.4.2, 3.4.3 und 3.4.4 (Struktur), Abschnitt 4.5 (Test); FF4.a: Abschnitte 4.3.2 und 3.4.6 (Struktur). *Folge*: FF4 und FF4.a strukturell beantwortet; Heuristik-Automation, Passungs-Stempel sowie der Ablauf von `compare` und `release` offen.

Frage	Teilfrage	Status	Beweis (Abschnitte; Belegart)	Rest
FF0	Hauptfrage: aktiv, messgetrieben gegen passiv, statisch	offen	3.4.1 (Struktur), 4.5 (Test), 5.1 (Messplan)	Zahl aus Reihe A nach dem vollständigen Bau
FF0.E	Zuordenbarkeit eines Gewinns zu Organ, System, Mess	strukturell beantwortet	3.4.1, 3.4.4 (Struktur)	Messung, die die Zuordnung ausübt
FF1	kanonische Zerlegung, Permutationsmatrix, Profile	strukturell beantwortet	3.4.1, 3.4.6 (Struktur), 4.4 (Test)	Lauf über alle achtzehn Achsen; Profil-Anschluss der Meta-Meta-Achse
FF1.a	Kategorien-Schnitt der Zerlegung	beantwortet	3.4.1 (Struktur), 4.5 (Test)	—
FF1.b	Organ-Kopplungen, ISA-/SIMD-Variation	offen (Messung)	3.4.1 (Struktur)	Cache-Line-Füllverhalten je System-Permutation
FF2	Mess-Pipeline, drei Reihen, drei Ebenen, Verifikation	strukturell beantwortet	3.4.6, 3.4 (Struktur)	Voll-Permutation der Workloads; kalibrierte Schwellwerte
FF2.a	Mess-Achsen als eigener Realm	beantwortet	3.4.1 (Struktur), 4.5 (Test)	Katalog der Erfolgs-Parameter je Achse
FF2.b	Knoten-/Cache-Line-Größe achsen-isoliert	strukturell beantwortet	3.4 (Struktur)	Messung über Knotentyp, Layout, Prefetch
FF2.c	Erweiterbarkeit, Eingliederung neuer Prüflinge	beantwortet (konzeptionell)	3.3.2, 3.4.6 (Struktur), F (Test)	Paper-Isolations-Modus; Materialisierung von <code>Verbund2_Hybrid</code>
FF2.d	Workload-Stand der Technik	beantwortet	2.3 (Literatur), 5.1.3 (Struktur)	Voll-Permutation der Workloads; nur YCSB als Last-Rahmenwerk registriert
FF3	PRT-ART gegen SOTA in den Reihen A–C	offen	3.5, 3.2 (Struktur)	Reihe A; Vollausbau des Vertrags
FF3.a	Seitendarstellung, Umschaltregeln	strukturell beantwortet (Vorgabe ohne Messbeleg)	3.5 (Struktur)	plattform-kalibrierte Regeln aus den Läufen
FF3.b	Compile-Time-Zwang	beantwortet	3.4 (Struktur), 4.4 (Test)	—
FF4	Übersetzungszeit gegen Laufzeit, Provenienz	strukturell beantwortet	3.4.4, 3.4.3 (Struktur), 4.5 (Test)	Passungs-Stempel; Heuristik-Automation
FF4.a	deklarative Kette von der XML bis zur Auswertung	strukturell beantwortet	4.3.2, 3.4.6 (Struktur)	Ablauf von <code>compare</code> und <code>release</code> ; Dienst, Erstellungsmodus, CSV-Baum
FF4.E	Grenze entlang der Achsen-Kategorien	beantwortet	3.4.2, 3.4.4 (Struktur)	—

Tabelle 6.1: Die Beweiskette je Haupt- und Teilfrage: Status in drei Stufen (beantwortet, strukturell beantwortet, offen), die stützenden Abschnitte mit ihrer Belegart (Struktur, Test, Messung; für FF2.d der Literaturbeleg) und der offene Rest ohne Zahl.

Umsetzungsstand. Der deklarierte Bau-Umfang (je System-Permutation die 131072 Organ-Permutationen des golden-Referenzkatalogs; der Katalog-Kommentar schätzt rund 224 GB und 24 Stunden je Bau, kein Messwert) ist nicht durchgeführt; die End-to-End-Läufe über die Zielplattformen (x86-64, aarch64) liegen nicht vor, ebenso die Abgabe-Messung über den 320er-Katalog. Belegt sind zwei Teil-Durchführungen: der erste durchgehende Lauf der Kette (Abschnitt 5.1.2) — ein Mess-Job der Smoke-Stufe auf der AMD-Zen-5-Maschine (Pipeline 15800, Mess-Job 377503, Host prod1) mit 10000 Operationen und 671,5 ns je Operation (p50 lookup 750 ns; ein Vorlauf, Pipeline 15764, ergab 1199,047 ns auf nicht dokumentierter Maschine) — und der Kalibrierlauf (250 von 250 Tier-Binaries, 0,521 s und rund 457 kB je Binary; daraus rund 240 GB für 524288 Tier-Binaries über die vier System-Permutationen des golden-Profiles). Die Smoke-Reihe (43 = 27 + 16 Permutationen) liegt in Anhang A vor; ihr Datenstand zählte SIMD und Telemetrie noch als Organ-Achsen. Sie approximiert Achsen-Effekte teils über Wall-Clock-Proxys, einzelne Effekte sind Instrumentierungs-Artefakte (Veränderung des Verhaltens durch das Mess-Instrument selbst [Gai86]); die Vorbehalte je Reihe führt Tabelle A.10 (Abschnitt A.10), die Abnahme je Paket läuft über das Zwei-Gate-Protokoll (Abschnitt 4.4). Die *Folge*: FF0 und FF3 bleiben offen, solange Reihe A nicht gelaufen ist; alle achtzehn Achsen sind für die Variation vorgesehen (nicht gemessen).

6.2 Limitierungen

Die folgenden Grenzen beschreiben, was ein Anwender mit dem System nicht erreichen kann; Vorbehalte einzelner Messreihen führt der Mess-Anhang (Tabelle A.10), Implementierungsstände Kapitel 4, den Umsetzungsstand von Bau und Smoke-Reihe Abschnitt 6.1. Maschinenspezifische empirische Optimierung ist der Wesenszug cache-bewusster Verfahren (ATLAS [WPD01], FFTW [FJ98]; cache-oblivious Verfahren [FLPR99] als Gegenpol), und ein Apparat, der sie zum Prinzip macht, erbt ihre Kosten; die Modul-Bodies sind keine Grenze (der Codegenerator des Mess-Pfads emittiert je Permutation die achtzehn voll qualifizierten Achsen-Typen samt Umbrella-Include, Abschnitt 4.3.2).

- **Versionswechsel eines Achsen-Algorithmus:** Jede Tier-Binary, deren Overlay-Schnitt die geänderte Datei enthält, wird zu einer neuen Identität (Versions-Lock, Abschnitt 4.4); ihr Lager-Bestand ist neu zu erzeugen. Was der Anwender nicht kann: einen einzelnen Algorithmus austauschen und die Messungen der übrigen Binaries behalten.
- **Lager je Maschinentyp und Hardware-Konfiguration:** Messwerte sind an die Hardware-Identität der messenden Maschine geschlüsselt (Bestand 2, Abschnitt 3.4.5) — der Preis der maschinenspezifischen Optimierung. Was der Anwender nicht kann: Messwerte einer Maschine auf eine andere übertragen.
- **Deckung der Hardware-Zähler je Mikroarchitektur:** Erhoben werden vier generische Zähler (L1-, Last-Level-, dTLB-, Branch-Misses über den Linux-Systemaufruf `perf_event_open`) und zwei modell-gebundene Rohzähler (L2-Demand-Misses, Fills aus einem fremden CCX als Kohärenz-Beobachtbare) nur mit gegengeprüfter Kodierung (AMD Zen 5); sonst tragen die Felder eine explizit kodierte Nicht-Erhebung (n/a mit Grund, nie eine Null: geplant fehlende Daten verzerren nicht [GTOC06, Gra09]); das Last-Level-Ereignis scheitert auf Zen 5 beim Öffnen (keine generische Abbildung), RAPL ist best-effort und ohne Zonen-Leserecht leer, IPC ist als Kategorie

deklariert, nicht erhoben; in der Smoke-Reihe sind die Hardware-Spalten n/a (Tabelle A.10, Zeile 1). Was der Anwender nicht kann: L2- und Kohärenz-Zähler auf anderen Modellen als Zen 5 erhalten (Abbildung 3.8).

- **Hardware-Passung ohne automatische Prüfung:** Die Hardware-Erkennung liegt in drei Funktionen vor: der Erhebung, der Übersetzungszeit-Factory und dem Laufzeit-Verdikt; Runner-Anbindung, Rückschrieb, Provenienz-Roundtrip und Passungs-Stempel fehlen. Was der Anwender nicht kann: die Passung zwischen Maschine und Binary automatisch prüfen lassen (Abschnitte 3.4.3 und 4.5).
- **Ausgabe ohne Blatt-Auffächerung:** `xlsx` ist der Standard, die CSV-Form ihr aus ihr erzeugtes Gegenstück (Abschnitt 5.2.1); Blatt-Auffächerung und CSV-Baumform sind vorgesehen, nicht implementiert. Was der Anwender nicht kann: Ergebnisse je Unter-Achsen-Permutation als eigene Blätter erhalten oder die CSV-Ablage als Baum erhalten.
- **Permutationsraum und Budget:** Ein vollständiger Bau des golden-Referenzkatalogs kostet je System-Permutation Lager und Zeit in dem Umfang, den der Umsetzungsstand beziffert (Abschnitt 6.1); der Planer rechnet die Mächtigkeit je Profil und bietet im Subkommando `simulate` Budget-Eingänge. Was der Anwender nicht kann: den vollen Produktraum aller Achsen-Kataloge materialisieren — er wählt Kataloge oder Teilmengen, und die Wiederholungszahl je Messung bleibt eine Abwägung von Aufwand und Konfidenz [KJ13].
- **Kein Laufzeit-Wechsel zwischen Tier-Binaries:** Die Hybrid-Stufe ist als Klassifikation, Dock-Schicht, XML-Parser und Binary-Proxy implementiert (Abschnitt 4.5.1); Export, Eviction und Router fehlen. Was der Anwender nicht kann: ein Hybrid-Tier betreiben, das zur Laufzeit zwischen vorgeladenen Binaries wechselt; auch die Zustands-Übergabe beim Wechsel — der Memento-Abgleich mit den zwei Release-Artefakten `single` und `hybrid` im Lager — ist entworfen, nicht implementiert.
- **Betriebssystem-Regime:** `operating_system` ist dreiwertig deklariert; gemessen wird unter root-Linux, das zweite Regime (immutablees Betriebssystem) ist nicht umgesetzt (Abschnitt 5.1.4). Was der Anwender nicht kann: Messreihen unter Windows oder macOS oder ohne `perf`-Rechte (`perf_event_paranoid`, RAPL-Zonen) erheben.
- **Keine isolierte Nachmessung einer einzelnen Veröffentlichung:** Der Betriebsmodus, der genau eine Veröffentlichung als geschlossenes Achsen-Set anbietet, ist nicht implementiert. Was der Anwender nicht kann: eine Veröffentlichung originalgetreu isoliert durchmessen (Abschnitt 6.3).
- **Keine automatische Auswahl der besten Konfiguration:** Die Vollautomatisierung ist nicht implementiert; vorhanden sind das messwert-getriebene Auswahl-Inkrement und die laufzeit-dynamische Cache-Line-Politik. Was der Anwender nicht kann: aus Lastprofil- und Hardware-Merkmalen automatisch eine Achsen-Konfiguration empfehlen lassen; die Empfehlung bleibt manuelle Ableitung aus der Auswertung (Abschnitt 6.3).

6.3 Ausblick

Kurzfristig stehen die folgenden Schritte an; implementierte Teile treten mit ihrem offenen Rest auf, entworfene mit ihrem Umsetzungsstand:

- (1) der vollständige Bau nach dem deklarierten Umfang (Abschnitt 5.1.6) und die Abgabe-Messung über den 320er-Katalog;
- (2) der End-to-End-Lauf der drei Pflicht-Messreihen samt Diagrammen;
- (3) der Lager-Vollausbau: die Binaries mit und ohne Messfühler als zwei Release-Artefakte, Kurven-Dateien, nur Fehlendes nachmessen (Abschnitt 3.4.5);
- (4) die Hardware-Erkennung: Runner-Anbindung, Rückschrieb, Provenienz-Roundtrip, Passungs-Stempel;
- (5) die Blatt-Auffächerung der `xlsx`-Mappe je Unter-Achsen-Permutation plus Info-Blatt;
- (6) die Gegenprüfung der Intel-Rohzähler auf `prod2`;
- (7) das zweite Betriebssystem-Regime und der Windows-Zählertreiber;
- (8) der Paper-Isolations-Modus aus `FF2.c`;
- (9) der Profil-Anschluss von `disk_io` und der Permutationsbau über die Scheduling-Unter-Achse;
- (10) die Voll-Permutation der Workloads gegen alle Lebewesen-Binaries (`FF2`);
- (11) die Auswertung des H2-Kriteriums nach dem Lauf der Reihe A.

Heuristik-Automation und Binary-Delivery. Die in Teilaufgabe 7 der Aufgabenstellung geforderte heuristik-gesteuerte *Voll*automatisierung der Konfigurationswahl ist nicht implementiert; ein erstes Inkrement liegt als Werkzeug `best_binary_selector` vor, das je Metrik die beste Permutation aus der Auswertungs-Ausgabe rangiert und ausliefert (die `xlsx`-Mappe ist die Ausgabe, die CSV-Form ihr erzeugter Baum). Neben der Auswahl (Zusage 1) trägt derselbe Strang die laufzeit-dynamische Cache-Line-Anpassung (Zusage 2). Der Vollausbau braucht (i) einen *Heuristik-/ML-Klassifikator* von Lastprofil- und Achsen-Features auf die Konfiguration, (ii) den implementierten *XML-Parser* der Heuristik-Richtlinien und (iii) einen *Binary-Packager* für die gewählte Binary; Voraussetzung sind vollständige End-to-End-Messreihen, bis dahin werden die Konfigurations-Empfehlungen aus Abschnitt 5.2 manuell abgeleitet.

Mittel- bis langfristig: die Messung der PIM-Allokator-Familie auf PIM-Hardware (Processing-in-Memory: Speicherbausteine mit eigenen Rechenwerken; A16 ist integriert [VIA26]); die formale Verifikation ausgewählter Permutations-Klassen im Stil von StarMalloc [RFP24] (A13 ist integriert); die Übertragung des Anatomie-Prinzips auf Beschleuniger (GPU); und die Hybrid-Komponenten Live-Ranking, Zustands-Übergabe und Messfehler-Interpolation (Abschnitt 3.6.2). Die Vier-Repository-Architektur (Abschnitt 4.1) nimmt weitere Prüflinge analog zu PRT-ART auf, ohne die Bausteine-Bibliothek zu ändern. Über Baumstrukturen hinaus ist das Anatomie-Prinzip auf die hash-basierten, räumlichen und flachen Klassen aus Abschnitt 2.1 erweiterbar, ohne den Apparat neu zu bauen — ein wesentlicher Hebel für künftigen experimentellen Fortschritt.

Literaturverzeichnis

- [ABKS13] APEL, Sven ; BATORY, Don ; KÄSTNER, Christian ; SAAKE, Gunter: *Feature-Oriented Software Product Lines: Concepts and Implementation*. 1. Springer, 2013
- [ACK⁺04] AGRAWAL, Sanjay ; CHAUDHURI, Surajit ; KOLLÁR, Lubor ; MARATHE, Arunprasad P. ; NARASAYYA, Vivek R. ; SYAMALA, Manoj: Database Tuning Advisor for Microsoft SQL Server 2005. In: *30th International Conference on Very Large Data Bases (VLDB)*, 2004, S. 1110–1121
- [ADHW99] AILAMAKI, Anastassia ; DEWITT, David J. ; HILL, Mark D. ; WOOD, David A.: DBMSs on a Modern Processor: Where Does Time Go? In: *Proceedings of the 25th International Conference on Very Large Data Bases (VLDB)*, 1999, S. 266–277
- [Adv23] ADVANCED MICRO DEVICES. *Software Optimization Guide for the AMD Zen Microarchitecture (Family 19h)*. Advanced Micro Devices, Santa Clara, CA, USA. 2023
- [AKLS15] AIGNER, Christoph ; KIRSCH, Christoph ; LIPPAUTZ, Michael ; SOKOLOVA, Ana: Fast, Multicore-Scalable, Low-Fragmentation Memory Allocation. In: *Proceedings of the 2015 ACM SIGPLAN International Conference on Object-Oriented Programming, Systems, Languages, and Applications (OOPSLA)*, ACM, 2015, S. 513–531
- [AKV⁺14] ANSEL, Jason ; KAMIL, Shoaib ; VEERAMACHANENI, Kalyan ; RAGAN-KELLEY, Jonathan ; BOSBOOM, Jeffrey ; O'REILLY, Una-May ; AMARASINGHE, Saman: OpenTuner: An Extensible Framework for Program Autotuning. In: *23rd International Conference on Parallel Architectures and Compilation Techniques (PACT)*, 2014, S. 303–316
- [Ale01] ALEXANDRESCU, Andrei: *Modern C++ Design: Generic Programming and Design Patterns Applied*. 1. Addison-Wesley, 2001
- [AMH08] ABADI, Daniel J. ; MADDEN, Samuel R. ; HACHEM, Nabil: Column-Stores vs. Row-Stores: How Different Are They Really? In: *ACM SIGMOD International Conference on Management of Data*, 2008, S. 967–980
- [Apa26] APACHE SOFTWARE FOUNDATION. *Maven — POM Reference*. <https://maven.apache.org/pom.html>, abgerufen am 01.08.2026. 2026
- [APGZ17] AKEN, Dana V. ; PAVLO, Andrew ; GORDON, Geoffrey J. ; ZHANG, Bohan: Automatic Database Management System Tuning Through Large-scale Machine Learning. In: *ACM SIGMOD International Conference on Management of Data*, 2017, S. 1009–1024
- [APK⁺22] ANDERSCH, Michael ; PALMER, Greg ; KRASHINSKY, Ronny ; STAM, Nick ; MEHTA, Vishal ; BRITO, Gonzalo ; RAMASWAMY, Sridhar. *NVIDIA Hopper Architecture In-Depth*.

- NVIDIA Technical Blog, 22.03.2022, <https://developer.nvidia.com/blog/nvidia-hopper-architecture-in-depth/>, abgerufen am 19.09.2026. 2022
- [App24] APPLE INC. *Apple Silicon CPU Optimization Guide*. Apple Inc., Cupertino, CA, USA, Version 4. 2024
- [Arm24] ARM LIMITED. *Arm Architecture Reference Manual for A-profile Architecture (DDI 0487)*. Arm Limited, Cambridge, UK, <https://developer.arm.com/documentation/ddi0487/latest>, abgerufen am 18.09.2026. 2024
- [Aßm03] ASSMANN, Uwe: *Invasive Software Composition*. 1. Springer, 2003
- [AV88] AGGARWAL, Alok ; VITTER, Jeffrey S.: The Input/Output Complexity of Sorting and Related Problems. In: *Communications of the ACM* 31 (1988), Nr. 9, S. 1116–1127
- [AVL62] ADELSON-VELSKY, Georgy ; LANDIS, Evgenii: An Algorithm for the Organization of Information. In: *Doklady Akademii Nauk SSSR* 146 (1962), S. 263–266
- [BA01] BONWICK, Jeff ; ADAMS, Jonathan: Magazines and Vmem: Extending the Slab Allocator to Many CPUs and Arbitrary Resources. In: *Proceedings of the USENIX Annual Technical Conference (ATC)* USENIX, 2001
- [Bay72] BAYER, Rudolf: Symmetric Binary B-Trees: Data Structure and Maintenance Algorithms. In: *Acta Informatica* 1 (1972), Nr. 4, S. 290–306
- [BBB⁺11] BINKERT, Nathan ; BECKMANN, Bradford ; BLACK, Gabriel ; REINHARDT, Steven K. ; SAIDI, Ali ; BASU, Arkaprava ; HESTNESS, Joel ; HOWER, Derek R. ; KRISHNA, Tushar ; SARDASHTI, Somayeh ; SEN, Rathijit ; SEWELL, Korey ; SHOAIB, Muhammad ; VAISH, Nilay ; HILL, Mark D. ; WOOD, David A.: The gem5 Simulator. In: *ACM SIGARCH Computer Architecture News* 39 (2011), Nr. 2, S. 1–7
- [BBF09] BLAIR, Gordon ; BENCOMO, Nelly ; FRANCE, Robert B.: Models@run.time. In: *Computer* 42 (2009), Nr. 10, S. 22–27
- [BCD⁺02] BENDER, Michael A. ; COLE, Richard ; DEMAINE, Erik D. ; FARACH-COLTON, Martin ; ZITO, Jack: Two Simplified Algorithms for Maintaining Order in a List. In: *Algorithms — ESA 2002, 10th Annual European Symposium* Bd. 2461, Springer, 2002, S. 152–164
- [BCDFC02] BENDER, Michael A. ; COLE, Richard ; DEMAINE, Erik D. ; FARACH-COLTON, Martin: Scanning and Traversing: Maintaining Data for Traversals in a Memory Hierarchy. In: *Algorithms — ESA 2002, 10th Annual European Symposium* Bd. 2461, Springer, 2002, S. 139–151
- [BDFC00] BENDER, Michael A. ; DEMAINE, Erik D. ; FARACH-COLTON, Martin: Cache-Oblivious B-Trees. In: *Proceedings of the 41st Annual IEEE Symposium on Foundations of Computer Science (FOCS)*, IEEE, 2000, S. 399–409

- [BDFC02] BENDER, Michael A. ; DEMAINE, Erik D. ; FARACH-COLTON, Martin: Efficient Tree Layout in a Multilevel Memory Hierarchy. In: *Algorithms — ESA 2002, 10th Annual European Symposium* Bd. 2461, Springer, 2002, S. 165–173
- [BDFC05] BENDER, Michael A. ; DEMAINE, Erik D. ; FARACH-COLTON, Martin: Cache-Oblivious B-Trees. In: *SIAM Journal on Computing* 35 (2005), Nr. 2, S. 341–358
- [BDG⁺18] BALAPRAKASH, Prasanna ; DONGARRA, Jack ; GAMBLIN, Todd ; HALL, Mary ; HOLLINGSWORTH, Jeffrey K. ; NORRIS, Boyana ; VUDUC, Richard: Autotuning in High-Performance Computing Applications. In: *Proceedings of the IEEE* 106 (2018), Nr. 11, S. 2068–2083
- [BDH⁺16] BLACKBURN, Stephen M. ; DIWAN, Amer ; HAUSWIRTH, Matthias ; SWEENEY, Peter F. ; AMARAL, José N. ; BRECHT, Tim ; BULEJ, Lubomír ; CLICK, Cliff ; EECKHOUT, Lieven ; FISCHMEISTER, Sebastian ; FRAMPTON, Daniel ; HENDREN, Laurie J. ; HIND, Michael ; HOSKING, Antony L. ; JONES, Richard E. ; KALIBERA, Tomas ; KEYNES, Nathan ; NYSTROM, Nathaniel ; ZELLER, Andreas: The Truth, The Whole Truth, and Nothing But the Truth: A Pragmatic Guide to Assessing Empirical Evaluations. In: *ACM Transactions on Programming Languages and Systems* 38 (2016), Nr. 4, S. 1–20
- [Ben75] BENTLEY, Jon L.: Multidimensional Binary Search Trees Used for Associative Searching. In: *Communications of the ACM* 18 (1975), Nr. 9, S. 509–517
- [BFTV24] BOFFA, Antonio ; FERRAGINA, Paolo ; TOSONI, Francesco ; VINCIGUERRA, Giorgio: CoCo-trie: Data-aware Compression and Indexing of Strings. In: *Information Systems* 120 (2024), S. 102316
- [BGH⁺06] BLACKBURN, Stephen M. ; GARNER, Robin ; HOFFMANN, Chris ; KHANG, Asjad M. ; MCKINLEY, Kathryn S. ; BENTZUR, Rotem ; DIWAN, Amer ; FEINBERG, Daniel ; FRAMPTON, Daniel ; GUYER, Samuel Z. ; HIRZEL, Martin ; HOSKING, Antony ; JUMP, Maria ; LEE, Han ; MOSS, J. Eliot B. ; PHANSALKAR, Aashish ; STEFANOVIĆ, Darko ; VANDRUNEN, Thomas ; VON DINCKLAGE, Daniel ; WIEDERMANN, Ben: The DaCapo Benchmarks: Java Benchmarking Development and Analysis. In: *Proceedings of the 21st Annual ACM SIGPLAN Conference on Object-Oriented Programming Systems, Languages, and Applications (OOPSLA)*, 2006, S. 169–190
- [BH23] BERTHOLD, Johannes ; HABICH, Dirk: VAMPIR/OTF2 Profiling and Performance Analysis for Database Workloads. In: *Proceedings of the 19th International Workshop on Data Management on New Hardware (DaMoN)*, 2023. – Poster presentation
- [Blo70] BLOOM, Burton H.: Space/Time Trade-offs in Hash Coding with Allowable Errors. In: *Communications of the ACM* 13 (1970), Nr. 7, S. 422–426
- [BM72] BAYER, Rudolf ; MCCREIGHT, Edward M.: Organization and Maintenance of Large Ordered Indexes. In: *Acta Informatica* 1 (1972), Nr. 3, S. 173–189

- [BMBW00] BERGER, Emery D. ; MCKINLEY, Kathryn S. ; BLUMOF, Robert D. ; WILSON, Paul R.: Hoard: A Scalable Memory Allocator for Multithreaded Applications. In: *Proceedings of the Ninth International Conference on Architectural Support for Programming Languages and Operating Systems (ASPLOS IX)*, ACM, 2000, S. 117–128
- [BO92] BATORY, Don ; O'MALLEY, Sean: The Design and Implementation of Hierarchical Software Systems with Reusable Components. In: *ACM Transactions on Software Engineering and Methodology* 1 (1992), Nr. 4, S. 355–398
- [Bon94] BONWICK, Jeff: The Slab Allocator: An Object-Caching Kernel Memory Allocator. In: *Proceedings of the USENIX Summer 1994 Technical Conference* USENIX, 1994, S. 87–98
- [Bri59] DE LA BRIANDAIS, René: File Searching Using Variable Length Keys. In: *Western Joint Computer Conference*, 1959, S. 295–298
- [BSB⁺23] BERTHOLD, A. ; SCHMIDT, L. ; BARTUSCHKA, A. ; LEHNER, W. ; HABICH, D. ; SCHIRMEIER, H. *VAMPIR: Virtualized Non-Functional Memory Properties for Data-Pipeline Scheduling*. Poster, 29th ACM Symposium on Operating Systems Principles (SOSP 2023), 24.10.2023; Posterliste <https://sosp2023.mpi-sws.org/cfpo.html>, Autorenliste nach der Publikationsliste der Fakultät Informatik der TU Dresden, beide abgerufen am 19.09.2026. 2023
- [BVA21] BOYARINOV, Konstantin ; VINOGRADOV, Sergey ; ARUTYUNYAN, Ruslan. *Heterogeneous erasure overloads for associative containers*. ISO/IEC JTC1/SC22/WG21 Dokument P2077R3, 2021-10-15, <https://www.open-std.org/jtc1/sc22/wg21/docs/papers/2021/p2077r3.html>, abgerufen am 19.09.2026. 2021
- [BVA23] BOYARINOV, Konstantin ; VINOGRADOV, Sergey ; ARUTYUNYAN, Ruslan. *Extending associative containers with the remaining heterogeneous overloads*. ISO/IEC JTC1/SC22/WG21 Dokument P2363R5, 2023-02-10, <https://www.open-std.org/jtc1/sc22/wg21/docs/papers/2023/p2363r5.html>, abgerufen am 19.09.2026. 2023
- [BZP⁺18] BINNA, Robert ; ZANGERLE, Eva ; PICHL, Martin ; SPECHT, Günther ; LEIS, Viktor: HOT: A Height Optimized Trie Index for Main-Memory Database Systems. In: *ACM SIGMOD International Conference on Management of Data*, 2018, S. 521–534
- [CB13] CURTSINGER, Charlie ; BERGER, Emery D.: STABILIZER: Statistically Sound Performance Evaluation. In: *Proceedings of the 18th International Conference on Architectural Support for Programming Languages and Operating Systems (ASPLOS)*, 2013, S. 219–228
- [CE00] CZARNECKI, Krzysztof ; EISENECKER, Ulrich W.: *Generative Programming: Methods, Tools, and Applications*. 1. Addison-Wesley, 2000
- [CGM01] CHEN, Shimin ; GIBBONS, Phillip B. ; MOWRY, Todd C.: Improving Index Performance through Prefetching. In: *Proceedings of the 2001 ACM SIGMOD International Conference on Management of Data*, ACM, 2001, S. 235–246

- [CGM02] CHEN, Shimin ; GIBBONS, Phillip B. ; MOWRY, Todd C.: Fractal Prefetching B+-Trees. In: *Proceedings of the 2002 ACM SIGMOD International Conference on Management of Data*, ACM, 2002, S. 157–168
- [CHL99] CHILIMBI, Trishul M. ; HILL, Mark D. ; LARUS, James R.: Cache-Conscious Structure Layout. In: *Proceedings of the ACM SIGPLAN 1999 Conference on Programming Language Design and Implementation (PLDI)*, 1999, S. 1–12
- [CHP71] COURTOIS, Pierre-Jacques ; HEYMANS, Frans ; PARNAS, David L.: Concurrent Control with “Readers” and “Writers”. In: *Communications of the ACM* 14 (1971), Nr. 10, S. 667–668
- [Cli93] CLIFF, Norman: Dominance Statistics: Ordinal Analyses to Answer Ordinal Questions. In: *Psychological Bulletin* 114 (1993), Nr. 3, S. 494–509
- [CLP22] CROTTY, Andrew ; LEIS, Viktor ; PAVLO, Andrew: Are You Sure You Want to Use MMAP in Your Database Management System? In: *12th Conference on Innovative Data Systems Research (CIDR 2022)*, Chaminade, CA, USA, January 9-12, 2022, www.cidrdb.org, 2022
- [CLP23] CHOCKCHOWWAT, Supawit ; LIU, Wenjie ; PARK, Yongjoo: AirIndex: Versatile Index Tuning Through Data and Storage. In: *Proceedings of the ACM on Management of Data* 1 (2023), Nr. 3, S. 204:1–204:26. – Artikel-Nr. 204; präsentiert auf der ACM-SIGMOD-Konferenz 2024
- [Com79] COMER, Douglas: The Ubiquitous B-Tree. In: *ACM Computing Surveys* 11 (1979), Nr. 2, S. 121–137
- [Cop95] COPLIEN, James O.: Curiously Recurring Template Patterns. In: *C++ Report* (1995), Februar, S. 24–27. – <https://dl.acm.org/doi/10.5555/229227.229229>
- [cpp26a] CPPREFERENCE.COM. *std::map* — Online-Referenz zur C++-Standardbibliothek. <https://en.cppreference.com/w/cpp/container/map>, abgerufen am 19.09.2026. 2026
- [cpp26b] CPPREFERENCE.COM. *std::vector* — Online-Referenz zur C++-Standardbibliothek. <https://en.cppreference.com/w/cpp/container/vector>, abgerufen am 19.09.2026. 2026
- [Cre13] CREATIVE COMMONS. *Creative Commons Attribution 4.0 International Public License*. Legal Code, Version 4.0 vom 25.11.2013, <https://creativecommons.org/licenses/by/4.0/legalcode>, abgerufen am 19.09.2026. 2013
- [CST⁺10] COOPER, Brian F. ; SILBERSTEIN, Adam ; TAM, Erwin ; RAMAKRISHNAN, Raghu ; SEARS, Russell: Benchmarking Cloud Serving Systems with YCSB. In: *1st ACM Symposium on Cloud Computing (SoCC)*, 2010, S. 143–154
- [Des14] DESROCHERS, Cameron. *moodycamel::ConcurrentQueue: A Fast Multi-Producer, Multi-Consumer Lock-Free Queue for C++*. <https://github.com/cameron314/concurrentqueue>. 2014

- [DGH⁺10] DAVID, Howard ; GORBATOV, Eugene ; HANEBUTTE, Ulf R. ; KHANNA, Rahul ; LE, Christian: RAPL: Memory Power Estimation and Capping. In: *Proceedings of the 16th ACM/IEEE International Symposium on Low Power Electronics and Design (ISLPED)*, 2010, S. 189–194
- [Dij65] DIJKSTRA, Edsger W.: Solution of a Problem in Concurrent Programming Control. In: *Communications of the ACM* 8 (1965), Nr. 9, S. 569
- [Dim19] DIMOV, Peter. *Boost.Mp11: A C++11 metaprogramming library*. Dokumentation der Boost-Bibliothek Mp11 (Copyright 2017–2019), <https://www.boost.org/doc/libs/release/libs/mp11/doc/html/mp11.html>, abgerufen am 19.09.2026. 2019
- [Dio19] DIONNE, Louis. *Making std::vector constexpr*. ISO/IEC JTC1/SC22/WG21 Dokument P1004R2, 2019-07-19, <https://www.open-std.org/jtc1/sc22/wg21/docs/papers/2019/p1004r2.pdf>, abgerufen am 19.09.2026. 2019
- [Dis24] DISTRIBUTED MANAGEMENT TASK FORCE: System Management BIOS (SMBIOS) Reference Specification, Version 3.8.0 / DMTF. 2024 (DSP0134). – Forschungsbericht. https://www.dmtf.org/sites/default/files/standards/documents/DSP0134_3.8.0.pdf, abgerufen am 19.09.2026
- [DPT⁺13] DEBRABANT, Justin ; PAVLO, Andrew ; TU, Stephen ; STONEBRAKER, Michael ; ZDONIK, Stan: Anti-Caching: A New Approach to Database Management System Architecture. In: *Proceedings of the VLDB Endowment* 6 (2013), Nr. 14, S. 1942–1953
- [Dre07] DREPPER, Ulrich: What Every Programmer Should Know About Memory / Red Hat, Inc. 2007. – Forschungsbericht. White paper, <https://www.akkadia.org/drepper/cpumemory.pdf>
- [DSST89] DRISCOLL, James R. ; SARNAK, Neil ; SLEATOR, Daniel D. ; TARJAN, Robert E.: Making Data Structures Persistent. In: *Journal of Computer and System Sciences* 38 (1989), Nr. 1, S. 86–124
- [DWKN20] DIETRICH, Robert ; WINKLER, Frank ; KNÜPFER, Andreas ; NAGEL, Wolfgang E.: PIKA: Center-Wide and Job-Aware Cluster Monitoring. In: *2020 IEEE International Conference on Cluster Computing (CLUSTER)*, IEEE, 2020, S. 424–432
- [EB75] VAN EMDE BOAS, Peter: Preserving Order in a Forest in Less Than Logarithmic Time. In: *16th Annual Symposium on Foundations of Computer Science (FOCS)*, 1975, S. 75–84
- [ED18] EMMERICH, Michael T. M. ; DEUTZ, André H.: A Tutorial on Multiobjective Optimization: Fundamentals and Evolutionary Methods. In: *Natural Computing* 17 (2018), Nr. 3, S. 585–609
- [Ehr05] EHRGOTT, Matthias: *Multicriteria Optimization*. 2nd. Berlin, Heidelberg : Springer, 2005. – ISBN 978-3-540-21398-7

- [Eva06] EVANS, Jason: A Scalable Concurrent malloc(3) Implementation for FreeBSD. In: *Proceedings of BSDCan 2006* BSDCan, 2006. – <https://people.freebsd.org/~jasone/jemalloc/bsdcan2006/jemalloc.pdf>
- [FAK⁺12] FERDMAN, Michael ; ADILEH, Almutaz ; KOCBERBER, Onur ; VOLOS, Stavros ; ALISAFEE, Mohammad ; JEVDJIC, Djordje ; KAYNAK, Cansu ; POPESCU, Adrian D. ; AILAMAKI, Anastasia ; FALSAFI, Babak: Clearing the Clouds: A Study of Emerging Scale-out Workloads on Modern Hardware. In: *17th International Conference on Architectural Support for Programming Languages and Operating Systems (ASPLOS)*, 2012, S. 37–48
- [FAKM14] FAN, Bin ; ANDERSEN, David G. ; KAMINSKY, Michael ; MITZENMACHER, Michael: Cuckoo Filter: Practically Better Than Bloom. In: *Proceedings of the 10th ACM International Conference on Emerging Networking Experiments and Technologies (CoNEXT '14)*, ACM, 2014, S. 75–88
- [FB74] FINKEL, Raphael A. ; BENTLEY, Jon L.: Quad Trees: A Data Structure for Retrieval on Composite Keys. In: *Acta Informatica* 4 (1974), Nr. 1, S. 1–9
- [FC80] FRITSCH, F. N. ; CARLSON, R. E.: Monotone Piecewise Cubic Interpolation. In: *SIAM Journal on Numerical Analysis* 17 (1980), Nr. 2, S. 238–246
- [Fea04] FEATHERS, Michael C.: *Working Effectively with Legacy Code*. 1. Upper Saddle River, NJ : Prentice Hall PTR, 2004. – ISBN 978–0–13–117705–5
- [FJ98] FRIGO, Matteo ; JOHNSON, Steven G.: FFTW: An Adaptive Software Architecture for the FFT. In: *IEEE International Conference on Acoustics, Speech and Signal Processing (ICASSP)* Bd. 3, 1998, S. 1381–1384
- [FJKN20] FENT, Philipp ; JUNGMAIR, Michael ; KIPF, Andreas ; NEUMANN, Thomas: START: Self-Tuning Adaptive Radix Tree. In: *36th IEEE International Conference on Data Engineering Workshops (ICDEW)*, 2020, S. 147–153
- [FLPR99] FRIGO, Matteo ; LEISERSON, Charles E. ; PROKOP, Harald ; RAMACHANDRAN, Sridhar: Cache-Oblivious Algorithms. In: *40th Annual Symposium on Foundations of Computer Science (FOCS)*, 1999, S. 285–297
- [Fow06] FOWLER, Martin. *Continuous Integration*. <https://martinfowler.com/articles/continuousIntegration.html>, Fassung vom 01.05.2006, revidiert 18.01.2024, abgerufen am 19.09.2026. 2006
- [Fre60] FREDKIN, Edward: Trie Memory. In: *Communications of the ACM* 3 (1960), Nr. 9, S. 490–499
- [Fre24] FREE SOFTWARE FOUNDATION EUROPE E.V. *REUSE Specification — Version 3.3*. Stand 2024-11-14, <https://reuse.software/spec-3.3/>, abgerufen am 19.09.2026. 2024

- [Fre26] FREE SOFTWARE FOUNDATION. *GNU Coding Standards, Abschnitt 7.2.6 Standard Targets for Users*. Stand 27.04.2026, https://www.gnu.org/prep/standards/html_node/Standard-Targets.html, abgerufen am 19.09.2026. 2026
- [FW86] FLEMING, Philip J. ; WALLACE, John J.: How Not to Lie with Statistics: The Correct Way to Summarize Benchmark Results. In: *Communications of the ACM* 29 (1986), Nr. 3, S. 218–221
- [FW93] FREDMAN, Michael L. ; WILLARD, Dan E.: Surpassing the Information Theoretic Bound with Fusion Trees. In: *Journal of Computer and System Sciences* 47 (1993), Nr. 3, S. 424–436
- [Gai86] GAIT, Jason: A Probe Effect in Concurrent Programs. In: *Software: Practice and Experience* 16 (1986), Nr. 3, S. 225–233
- [GBE07] GEORGES, Andy ; BUYTAERT, Dries ; EECKHOUT, Lieven: Statistically Rigorous Java Performance Evaluation. In: *Proceedings of the 22nd Annual ACM SIGPLAN Conference on Object-Oriented Programming Systems, Languages and Applications (OOPSLA)*, 2007, S. 57–76
- [GHJV94] GAMMA, Erich ; HELM, Richard ; JOHNSON, Ralph ; VLISSIDES, John: *Design Patterns: Elements of Reusable Object-Oriented Software*. 1. Addison-Wesley, 1994
- [Git26] GIT PROJECT. *Git — gitmodules Documentation*. Git Reference Documentation, Stand Git 2.54.0 (20.04.2026), <https://git-scm.com/docs/gitmodules>, abgerufen am 19.09.2026. 2026
- [GL01] GRAEFE, Goetz ; LARSON, Per-Åke: B-Tree Indexes and CPU Caches. In: *Proceedings of the 17th IEEE International Conference on Data Engineering (ICDE)*, IEEE, 2001, S. 349–358
- [GL20] GRAF, Thomas M. ; LEMIRE, Daniel: Xor Filters: Faster and Smaller Than Bloom and Cuckoo Filters. In: *ACM Journal of Experimental Algorithmics* 25 (2020), Nr. 1, S. 1.5:1–1.5:16
- [GM05] GHEMAWAT, Sanjay ; MENAGE, Paul: TCMalloc: Thread-Caching Malloc / Google. 2005. – Forschungsbericht. Design documentation
- [GMUW09] GARCIA-MOLINA, Hector ; ULLMAN, Jeffrey D. ; WIDOM, Jennifer: *Database Systems: The Complete Book*. 2. Upper Saddle River, NJ, USA : Pearson Prentice Hall, 2009
- [Goo18] GOOGLE. *Abseil Swiss Tables (flat_hash_map)*. <https://abseil.io/about/design/swisstable>. 2018
- [Göt13] GÖTZ, Sebastian: *Multi-Quality Auto-Tuning by Contract Negotiation*, Technische Universität Dresden, Diss., 2013. – URN: urn:nbn:de:bsz:14-qucosa-119938
- [Gra09] GRAHAM, John W.: Missing Data Analysis: Making It Work in the Real World. In: *Annual Review of Psychology* 60 (2009), Nr. 1, S. 549–576

- [GS78] GUIBAS, Leo J. ; SEDGEWICK, Robert: A Dichromatic Framework for Balanced Trees. In: *19th Annual Symposium on Foundations of Computer Science (FOCS)*, 1978, S. 8–21
- [GTOC06] GRAHAM, John W. ; TAYLOR, Bonnie J. ; OLCHOWSKI, Allison E. ; CUMSILLE, Patricio E.: Planned Missing Data Designs in Psychological Research. In: *Psychological Methods* 11 (2006), Nr. 4, S. 323–343
- [Gut84] GUTTMAN, Antonin: R-Trees: A Dynamic Index Structure for Spatial Searching. In: *ACM SIGMOD International Conference on Management of Data*, 1984, S. 47–57
- [HB15] HOEFLER, Torsten ; BELLI, Roberto: Scientific Benchmarking of Parallel Computing Systems: Twelve Ways to Tell the Masses When Reporting Performance Results. In: *International Conference for High Performance Computing, Networking, Storage and Analysis (SC)*, 2015
- [HBHR11] HERTER, Jörg ; BACKES, Peter ; HAUPENTHAL, Florian ; REINEKE, Jan: CAMA: A Predictable Cache-Aware Memory Allocator. In: *23rd Euromicro Conference on Real-Time Systems (ECRTS)*, 2011, S. 23–32
- [Her91] HERLIHY, Maurice: Wait-Free Synchronization. In: *ACM Transactions on Programming Languages and Systems* 13 (1991), Nr. 1, S. 124–149
- [HF96] HYNDMAN, Rob J. ; FAN, Yanan: Sample Quantiles in Statistical Packages. In: *The American Statistician* 50 (1996), Nr. 4, S. 361–365
- [HF10] HUMBLE, Jez ; FARLEY, David: *Continuous Delivery: Reliable Software Releases through Build, Test, and Deployment Automation*. 1. Addison-Wesley, 2010. – ISBN 978-0-321-60191-9
- [HIKY12] HALIM, Felix ; IDREOS, Stratos ; KARRAS, Panagiotis ; YAP, Roland H. C.: Stochastic Database Cracking: Towards Robust Adaptive Indexing in Main-Memory Column-Stores. In: *Proceedings of the VLDB Endowment* 5 (2012), Nr. 6, S. 502–513
- [HKT⁺21] HUNTER, A. H. ; KENNELLY, Chris ; TURNER, Paul ; GOVE, Darryl ; MOSELEY, Tipp ; RANGANATHAN, Parthasarathy: Beyond malloc Efficiency to Fleet Efficiency: A Hugepage-Aware Memory Allocator. In: *15th USENIX Symposium on Operating Systems Design and Implementation (OSDI)*, 2021. – <https://www.usenix.org/conference/osdi21/presentation/hunter>, S. 257–273
- [HMPR04] HEVNER, Alan R. ; MARCH, Salvatore T. ; PARK, Jinsoo ; RAM, Sudha: Design Science in Information Systems Research. In: *MIS Quarterly* 28 (2004), Nr. 1, S. 75–106
- [Hol79] HOLM, Sture: A Simple Sequentially Rejective Multiple Test Procedure. In: *Scandinavian Journal of Statistics* 6 (1979), Nr. 2, S. 65–70
- [HP03] HANKINS, Richard A. ; PATEL, Jignesh M.: Effect of Node Size on the Performance of Cache-Conscious B+-Trees. In: *Proceedings of the 2003 ACM SIGMETRICS International Conference on Measurement and Modeling of Computer Systems*, ACM, 2003, S. 120–131

- [HP19] HENNESSY, John L. ; PATTERSON, David A.: *Computer Architecture: A Quantitative Approach*. 6th. Morgan Kaufmann, 2019. – ISBN 978-0-12-811905-1
- [HS89] HILL, Mark D. ; SMITH, Alan J.: Evaluating Associativity in CPU Caches. In: *IEEE Transactions on Computers* 38 (1989), Nr. 12, S. 1612–1630
- [IEE19] IEEE. *IEEE Standard for Floating-Point Arithmetic (IEEE Std 754-2019)*. IEEE, New York, NY, USA. 2019
- [IKM07] IDREOS, Stratos ; KERSTEN, Martin L. ; MANEGOLD, Stefan: Database Cracking. In: *3rd Biennial Conference on Innovative Data Systems Research (CIDR)*, 2007, S. 68–78
- [Int24a] INTEL CORPORATION. *Intel 64 and IA-32 Architectures Optimization Reference Manual*. Intel Corporation, Santa Clara, CA, USA. 2024
- [Int24b] INTEL CORPORATION. *Intel 64 and IA-32 Architectures Software Developer's Manual, Volume 3A: System Programming Guide*. Intel Corporation, Santa Clara, CA, USA, <https://www.intel.com/content/www/us/en/developer/articles/technical/intel-sdm.html>, abgerufen am 18.09.2026. 2024
- [Int26] INTEL CORPORATION. *Intel Architecture Instruction Set Extensions and Future Features Programming Reference*. Document Number 319433-061, Intel Resource and Documentation Center, Dokument-ID 915637, <https://cdrdv2.intel.com/v1/dl/getContent/915637>, abgerufen am 19.09.2026. 2026
- [ISO24] ISO/IEC. *ISO/IEC 14882:2024 — Programming Languages — C++*. International Organization for Standardization, Geneva, Switzerland, <https://www.iso.org/standard/83626.html>, abgerufen am 18.09.2026. 2024
- [IZA⁺18] IDREOS, Stratos ; ZOUMPATIANOS, Kostas ; ATHANASSOULIS, Manos ; DAYAN, Niv ; HENTSCHEL, Brian ; KESTER, Michael S. ; GUO, Demi ; MAAS, Lukas M. ; QIN, Wilson ; WASAY, Abdul ; SUN, Yiyu: The Periodic Table of Data Structures. In: *IEEE Data Engineering Bulletin* 41 (2018), Nr. 3, S. 64–75
- [IZH⁺18] IDREOS, Stratos ; ZOUMPATIANOS, Kostas ; HENTSCHEL, Brian ; KESTER, Michael S. ; GUO, Demi: The Data Calculator: Data Structure Design and Cost Synthesis from First Principles, and Learned Cost Models. In: *ACM SIGMOD International Conference on Management of Data*, 2018, S. 535–550
- [Jac89] JACOBSON, Guy J.: Space-Efficient Static Trees and Graphs. In: *Proceedings of the 30th Annual IEEE Symposium on Foundations of Computer Science (FOCS)*, IEEE, 1989, S. 549–554
- [Jan17] JANSSON, Mattias. *rpmalloc: A Public Domain License Per-thread Memory Allocator*. GitHub Repository. 2017
- [JED20] JEDEC SOLID STATE TECHNOLOGY ASSOCIATION: *DDR5 SDRAM Standard (JESD79-5) / JEDEC Solid State Technology Association*, Arlington, VA, USA. 2020. – Forschungsbericht. Norm

- [JED25] JEDEC SOLID STATE TECHNOLOGY ASSOCIATION: DDR5 Serial Presence Detect (SPD) Contents / JEDEC. 2025 (JESD400-5D). – Forschungsbericht. <https://www.jedec.org/standards-documents/docs/jesd400-5d01>, abgerufen am 19.09.2026
- [JNC22] JABOT, Corentin ; NIEBLER, Eric ; CARTER, Casey. *Conversions from ranges to containers*. ISO/IEC JTC1/SC22/WG21 Dokument P1206R7, 2022-01-21, <https://www.open-std.org/jtc1/sc22/wg21/docs/papers/2022/p1206r7.pdf>, abgerufen am 19.09.2026. 2022
- [JTJE10] JALEEL, Aamer ; THEOBALD, Kevin B. ; JR., Simon C. S. ; EMER, Joel: High Performance Cache Replacement Using Re-Reference Interval Prediction (RRIP). In: *37th Annual International Symposium on Computer Architecture (ISCA)*, 2010, S. 60–71
- [KAS21] KOYLE, Neal ; AYYAPUREDDI, Sujeet ; SEIBERT, Mike: Micron DDR5: Client Module Features / Micron Technology, Inc. 2021 (CCM004676576390-11566, Rev. A). – White Paper. Online-Ressource
- [KAZ18] KOPP, Oliver ; ARMBRUSTER, Anita ; ZIMMERMANN, Olaf: Markdown Architectural Decision Records: Format and Tool Support. In: *Proceedings of the 10th Central European Workshop on Services and their Composition (ZEUS 2018), Dresden, Germany, February 8–9, 2018* Bd. 2072, CEUR-WS.org, 2018. – <https://ceur-ws.org/Vol-2072/paper9.pdf>, abgerufen am 19.09.2026, S. 55–62
- [KBC⁺18] KRASKA, Tim ; BEUTEL, Alex ; CHI, Ed H. ; DEAN, Jeffrey ; POLYZOTIS, Neoklis: The Case for Learned Index Structures. In: *ACM SIGMOD International Conference on Management of Data*, 2018, S. 489–504
- [KBD⁺08] KNÜPFER, Andreas ; BRUNST, Holger ; DOLESCHAL, Jens ; JURENZ, Matthias ; LIEBER, Matthias ; MICKLER, Holger ; MÜLLER, Matthias S. ; NAGEL, Wolfgang E.: The Vampir Performance Analysis Tool-Set. In: *Tools for High Performance Computing*. Berlin, Heidelberg : Springer, 2008, S. 139–155
- [KCH⁺90] KANG, Kyo C. ; COHEN, Sholom G. ; HESS, James A. ; NOVAK, William E. ; PETERSON, A. S.: Feature-Oriented Domain Analysis (FODA) Feasibility Study / Software Engineering Institute, Carnegie Mellon University, Pittsburgh, PA, USA. 1990 (CMU/SEI-90-TR-021). – Forschungsbericht. Technical Report
- [KCS⁺10] KIM, Changkyu ; CHHUGANI, Jatin ; SATISH, Nadathur ; SEDLAR, Eric ; NGUYEN, Anthony D. ; KALDEWEY, Tim ; LEE, Victor W. ; BRANDT, Scott A. ; DUBEY, Pradeep: FAST: Fast Architecture Sensitive Tree Search on Modern CPUs and GPUs. In: *Proceedings of the ACM SIGMOD International Conference on Management of Data*, 2010, S. 339–350
- [Kha11] KHAN, Minhaj A.: Data Cache Prefetching With Dynamic Adaptation. In: *The Computer Journal* 54 (2011), Nr. 5, S. 815–823
- [KHA⁺19] VAN DER KOUWE, Erik ; HEISER, Gernot ; ANDRIESSE, Dennis ; BOS, Herbert ; GIUFFRIDA, Cristiano: SoK: Benchmarking Flaws in Systems Security. In: *2019 IEEE European Symposium on Security and Privacy (EuroS&P)*, 2019, S. 310–325

- [KHN⁺18] KHAN, Kashif N. ; HIRKI, Mikael ; NIEMI, Tapio ; NURMINEN, Jukka K. ; OU, Zhong-hong: RAPL in Action: Experiences in Using RAPL for Power Measurements. In: *ACM Transactions on Modeling and Performance Evaluation of Computing Systems* 3 (2018), Nr. 2, S. 1–26
- [Kit26] KITWARE, INC. *CMake Documentation: cmake(1)*. <https://cmake.org/cmake/help/latest/manual/cmake.1.html>, abgerufen am 01.08.2026. 2026
- [KJ13] KALIBERA, Tomas ; JONES, Richard: Rigorous Benchmarking in Reasonable Time. In: *Proceedings of the 2013 International Symposium on Memory Management (ISMM)*, 2013, S. 63–74
- [KM17] KHUONG, Paul-Virak ; MORIN, Pat: Array Layouts for Comparison-Based Searching. In: *ACM Journal of Experimental Algorithmics* 22 (2017), S. 1.3:1–1.3:39
- [KMR⁺19] KIPF, Andreas ; MARCUS, Ryan ; VAN RENEN, Alexander ; STOIAN, Mihail ; KEMPER, Alfons ; KRASKA, Tim ; NEUMANN, Thomas: SOSD: A Benchmark for Learned Indexes. In: *NeurIPS Workshop on Machine Learning for Systems*, 2019
- [Kno65] KNOWLTON, Kenneth C.: A Fast Storage Allocator. In: *Communications of the ACM* 8 (1965), Nr. 10, S. 623–625
- [KNR11] KREPS, Jay ; NARKHEDE, Neha ; RAO, Jun: Kafka: A Distributed Messaging System for Log Processing. In: *6th International Workshop on Networking Meets Databases (NetDB)*, 2011, S. 1–7
- [Knu98] KNUTH, Donald E.: *The Art of Computer Programming, Volume 3: Sorting and Searching*. 2nd. Addison-Wesley, 1998
- [Kro81] KROFT, David: Lockup-Free Instruction Fetch/Prefetch Cache Organization. In: *Proceedings of the 8th Annual Symposium on Computer Architecture (ISCA)*, 1981, S. 81–87
- [Kue23] KUEHN, Lena: Towards Data-Based Cache Optimization of B+-Trees. In: *Proceedings of the 19th International Workshop on Data Management on New Hardware (DaMoN)*, ACM, 2023, S. 8:1–8:8
- [LABN16] LEIS, Viktor ; ANDERSEN, Michael ; BIRKEDAL, Erik ; NEUMANN, Thomas: The ART of Practical Synchronization. In: *Proceedings of the International Workshop on Data Management on New Hardware (DaMoN)*, ACM, 2016, S. 8:1–8:8
- [Lam77] LAMPORT, Leslie: Concurrent Reading and Writing. In: *Communications of the ACM* 20 (1977), Nr. 11, S. 806–811
- [Lam83] LAMPORT, Leslie: Specifying Concurrent Program Modules. In: *ACM Transactions on Programming Languages and Systems* 5 (1983), Nr. 2, S. 190–222
- [Lam13] LAMETER, Christoph: NUMA (Non-Uniform Memory Access): An Overview. In: *ACM Queue* 11 (2013), Nr. 7, S. 40–51

- [LC86] LEHMAN, Tobin J. ; CAREY, Michael J.: A Study of Index Structures for Main Memory Database Management Systems. In: *12th International Conference on Very Large Data Bases (VLDB)*, 1986, S. 294–303
- [LC01] LEWIS, Steff ; CLARKE, Mike: Forest Plots: Trying to See the Wood and the Trees. In: *BMJ* 322 (2001), Nr. 7300, S. 1479–1480
- [Lc21] LEIJEN, Daan ; CONTRIBUTORS. *mimalloc-bench: Suite for Benchmarking Malloc Implementations*. <https://github.com/daanx/mimalloc-bench>. 2021
- [LCL⁺25] LI, Meng ; CHAI, Huayi ; LUO, Siqiang ; DAI, Haipeng ; GU, Rong ; ZHENG, Jiaqi ; CHEN, Guihai: VEGA: An Active-tuning Learned Index with Group-Wise Learning Granularity. In: *Proceedings of the ACM on Management of Data* 3 (2025), Nr. 1, S. 86:1–86:26. – SIGMOD 2025; Artikel-Nr. 86
- [LDPB19] LIETAR, Paul ; DREYER, Derek ; PARKINSON, Adam ; BORNAT, Richard: snmalloc: A Message Passing Allocator. In: *Proceedings of the 2019 ACM SIGPLAN International Symposium on Memory Management (ISMM)*, ACM, 2019, S. 122–135
- [Lea96] LEA, Doug. *A Memory Allocator*. Design article and C implementation. 1996
- [Lin25] LINUX KERNEL COMMUNITY. *Linux Kernel Source Tree, Tag v6.17: perf PMU Event Tables for AMD Zen 5 (tools/perf/pmu-events/arch/x86/amdzen5, Dateien l2-cache.json und load-store.json)*. <https://github.com/torvalds/linux/tree/v6.17/tools/perf/pmu-events/arch/x86/amdzen5>, abgerufen am 19.09.2026. 2025
- [Lin26a] LINUX KERNEL ORGANIZATION. *RISC-V Hardware Probing Interface*. Linux Kernel Documentation, <https://docs.kernel.org/arch/riscv/hwprobe.html>, abgerufen am 18.09.2026. 2026
- [Lin26b] LINUX MAN-PAGES PROJECT. *perf_event_open(2) — Linux Manual Page*. https://man7.org/linux/man-pages/man2/perf_event_open.2.html, abgerufen am 19.09.2026. 2026
- [LJY25] LI, Ruihao ; JOHN, Lizy K. ; YADWADKAR, Neeraja J.: Old is Gold: Optimizing Single-Threaded Applications with Exgen-Malloc. In: *IEEE Computer Architecture Letters* 24 (2025), Nr. 2
- [LKN13] LEIS, Viktor ; KEMPER, Alfons ; NEUMANN, Thomas: The Adaptive Radix Tree: ARTful Indexing for Main-Memory Databases. In: *29th IEEE International Conference on Data Engineering (ICDE)*, 2013, S. 38–49
- [LLS13] LEVANDOSKI, Justin J. ; LOMET, David B. ; SENGUPTA, Sudipta: The Bw-Tree: A B-tree for New Hardware Platforms. In: *29th IEEE International Conference on Data Engineering (ICDE 2013), Brisbane, Australia, April 8-12, 2013*, IEEE Computer Society, 2013, S. 302–313

- [LNOM08] LINDHOLM, Erik ; NICKOLLS, John ; OBERMAN, Stuart ; MONTRYM, John: NVIDIA Tesla: A Unified Graphics and Computing Architecture. In: *IEEE Micro* 28 (2008), Nr. 2, S. 39–55
- [LR18] LEITE, Ricardo ; ROCHA, Rui: LRMalloc: A Modern and Competitive Lock-Free Dynamic Memory Allocator. In: *Proceedings of the 13th International Conference on Parallel Processing and Applied Mathematics (VECPAR)*, Springer, 2018, S. 188–200
- [LYTL19] LI, Tianlin ; YAO, Yiping ; TANG, Wenjie ; LIN, Zhongwei: HMalloc: A Hybrid, Scalable, and Lock-Free Memory Allocator for Multi-Threaded Applications. In: *2019 IEEE 25th International Conference on Parallel and Distributed Systems (ICPADS)*, 2019, S. 406–409
- [LZM19] LEIJEN, Daan ; ZORN, Benjamin ; DE MOURA, Leonardo: Mimalloc: Free List Sharding in Action. In: *Proceedings of the 17th Asian Symposium on Programming Languages and Systems (APLAS)*, Springer, 2019, S. 172–192
- [LZS⁺23] LUO, Xuchuan ; ZUO, Pengfei ; SHEN, Jiacheng ; GU, Jiazhen ; WANG, Xin ; LYU, Michael R. ; ZHOU, Yangfan: SMART: A High-Performance Adaptive Radix Tree for Disaggregated Memory. In: *17th USENIX Symposium on Operating Systems Design and Implementation (OSDI)*, 2023
- [MBL25] MÜLLER, Marcus ; BENSON, Lawrence ; LEIS, Viktor: B-Trees Are Back: Engineering Fast and Pageable Node Layouts. In: *Proceedings of the ACM on Management of Data* 3 (2025), Nr. 1
- [McK01] MCKENNEY, Paul E.: Read-Copy Update. In: *Proceedings of the 2001 Ottawa Linux Symposium (OLS)*, 2001, S. 338–367
- [MDHS09] MYTKOWICZ, Todd ; DIWAN, Amer ; HAUSWIRTH, Matthias ; SWEENEY, Peter F.: Producing Wrong Data Without Doing Anything Obviously Wrong! In: *Proceedings of the 14th International Conference on Architectural Support for Programming Languages and Operating Systems (ASPLOS)*, 2009, S. 265–276
- [Mel10] DE MELO, Arnaldo C.: The New Linux perf Tools. In: *Linux Kongress*, 2010. – <http://oldvger.kernel.org/~acme/perf/lk2010-perf-paper.pdf>, S. 1–42
- [Mey05] MEYERS, Scott: *Effective C++: 55 Specific Ways to Improve Your Programs and Designs*. 3. Addison-Wesley Professional, 2005. – ISBN 978-0-321-33487-9
- [MF02] MANZINI, Giovanni ; FERRAGINA, Paolo: Engineering a Lightweight Suffix Array Construction Algorithm. In: *Algorithms — ESA 2002, 10th Annual European Symposium Bd.* 2461, Springer, 2002, S. 698–710
- [Mic04a] MICHAEL, Maged M.: Hazard Pointers: Safe Memory Reclamation for Lock-Free Objects. In: *IEEE Transactions on Parallel and Distributed Systems* 15 (2004), Nr. 6, S. 491–504
- [Mic04b] MICHAEL, Maged M.: Scalable Lock-Free Dynamic Memory Allocation. In: *Proceedings of the ACM SIGPLAN 2004 Conference on Programming Language Design and Implementation (PLDI)*, ACM, 2004, S. 35–46

- [Mit16] MITTAL, Sparsh: A Survey of Recent Prefetching Techniques for Processor Caches. In: *ACM Computing Surveys* 49 (2016), Nr. 2, S. 35:1–35:35
- [MKM12] MAO, Yandong ; KOHLER, Eddie ; MORRIS, Robert T.: Cache Craftiness for Fast Multicore Key-Value Storage. In: *7th ACM European Conference on Computer Systems (EuroSys)*, 2012, S. 183–196
- [MMP18] MOKHOV, Andrey ; MITCHELL, Neil ; PEYTON JONES, Simon: Build Systems à la Carte. In: *Proceedings of the ACM on Programming Languages* 2 (2018), Nr. ICFP, S. 79:1–79:29
- [Mor68] MORRISON, Donald R.: PATRICIA — Practical Algorithm To Retrieve Information Coded in Alphanumeric. In: *Journal of the ACM* 15 (1968), Nr. 4, S. 514–534
- [MPU⁺23] MINERVINI, Francesco ; PALOMAR, Oscar ; UNSAL, Osman ; REGGIANI, Enrico ; QUIROGA, Josue ; MARIMON, Joan [u. a.]: Vitruvius+: An Area-Efficient RISC-V Decoupled Vector Coprocessor for High Performance Computing Applications. In: *ACM Transactions on Architecture and Code Optimization* 20 (2023), Nr. 2
- [MS96] MICHAEL, Maged M. ; SCOTT, Michael L.: Simple, Fast, and Practical Non-Blocking and Blocking Concurrent Queue Algorithms. In: *Proceedings of the Fifteenth Annual ACM Symposium on Principles of Distributed Computing (PODC)*, ACM, 1996, S. 267–275
- [MTL78] MCGILL, Robert ; TUKEY, John W. ; LARSEN, Wayne A.: Variations of Box Plots. In: *The American Statistician* 32 (1978), Nr. 1, S. 12–16
- [MW47] MANN, Henry B. ; WHITNEY, Donald R.: On a Test of Whether one of Two Random Variables is Stochastically Larger than the Other. In: *The Annals of Mathematical Statistics* 18 (1947), Nr. 1, S. 50–60
- [MWR25] MAHLING, Fabian ; WEISGUT, Marcel ; RABL, Tilmann: Fetch Me If You Can: Evaluating CPU Cache Prefetching and Its Reliability on High Latency Memory. In: *Proceedings of the 21st International Workshop on Data Management on New Hardware (DaMoN)*, ACM, 2025
- [NR21] NIKOLAEV, Ruslan ; RAVINDRAN, Binoy: Brief Announcement: Crystalline: Fast and Memory Efficient Wait-Free Reclamation. In: *35th International Symposium on Distributed Computing (DISC)* Bd. 209, 2021, S. 60:1–60:4
- [NR24] NIKOLAEV, Ruslan ; RAVINDRAN, Binoy: A Family of Fast and Memory Efficient Lock- and Wait-Free Reclamation. In: *Proceedings of the ACM on Programming Languages* 8 (2024), Nr. PLDI
- [NTSA16] NADERAN-TAHAN, Mahmood ; SARBAZI-AZAD, Hamid: Why Does Data Prefetching Not Work for Modern Workloads? In: *The Computer Journal* 59 (2016), Nr. 2, S. 244–259
- [Nyg11] NYGARD, Michael. *Documenting Architecture Decisions*. Blog-Beitrag, Cognitect, 15.11.2011, <https://cognitect.com/blog/2011/11/15/documenting-architecture-decisions>, abgerufen am 19.09.2026. 2011

- [Obj16] OBJECT MANAGEMENT GROUP. *Meta Object Facility (MOF) Core Specification, Version 2.5.1*. OMG Document formal/19-10-01, <https://www.omg.org/spec/MOF/2.5.1>, abgerufen am 19.09.2026. 2016
- [OCGO96] O'NEIL, Patrick E. ; CHENG, Edward ; GAWLICK, Dieter ; O'NEIL, Elizabeth J.: The Log-Structured Merge-Tree (LSM-Tree). In: *Acta Informatica* 33 (1996), Nr. 4, S. 351–385
- [PBL05] POHL, Klaus ; BÖCKLE, Günter ; VAN DER LINDEN, Frank: *Software Product Line Engineering*. 1. Berlin, Heidelberg : Springer, 2005. – ISBN 978–3–540–24372–4
- [PIA78] PERL, Yehoshua ; ITAI, Alon ; AVNI, Haim: Interpolation Search - A Log Log N Search. In: *Communications of the ACM* 21 (1978), Nr. 7, S. 550–553
- [Pik18] PIKE, Colby. *cxx-pfLR1: The Pitchfork Layout (PFL)*. Spezifikation `data/spec.bs` im Repositorium `vector-of-bool/pitchfork`, <https://github.com/vector-of-bool/pitchfork>, abgerufen am 19.09.2026. 2018
- [PM12] PHARR, Matt ; MARK, William R.: ispc: A SPMD compiler for high-performance CPU programming. In: *2012 Innovative Parallel Computing (InPar)*, IEEE, 2012, S. 1–13
- [PR04] PAGH, Rasmus ; RODLER, Flemming F.: Cuckoo Hashing. In: *Journal of Algorithms* 51 (2004), Nr. 2, S. 122–144
- [PTRC07] PEFFERS, Ken ; TUUNANEN, Tuure ; ROTHENBERGER, Marcus A. ; CHATTERJEE, Samir: A Design Science Research Methodology for Information Systems Research. In: *Journal of Management Information Systems* 24 (2007), Nr. 3, S. 45–77
- [Pug90] PUGH, William W.: Skip Lists: A Probabilistic Alternative to Balanced Trees. In: *Communications of the ACM* 33 (1990), Nr. 6, S. 668–676
- [QJP⁺07] QURESHI, Moinuddin K. ; JALEEL, Aamer ; PATT, Yale N. ; JR., Simon C. S. ; EMER, Joel: Adaptive Insertion Policies for High Performance Caching. In: *34th Annual International Symposium on Computer Architecture (ISCA)*, 2007, S. 381–391
- [Rei05] REINDERS, James: *VTune Performance Analyzer Essentials: Measurement and Tuning Techniques for Software Developers*. 1. Hillsboro, OR, USA : Intel Press, 2005. – ISBN 978–0–9743649–5–7
- [RFP24] REITZ, Antonin ; FROMHERZ, Aymeric ; PROTZENKO, Jonathan: StarMalloc: Verifying a Modern, Hardened Memory Allocator. In: *Proceedings of the ACM on Programming Languages* 8 (2024), Nr. OOPSLA2
- [RH09] RUNESON, Per ; HÖST, Martin: Guidelines for Conducting and Reporting Case Study Research in Software Engineering. In: *Empirical Software Engineering* 14 (2009), Nr. 2, S. 131–164
- [RIS21] RISC-V INTERNATIONAL. *RISC-V V Vector Extension, Version 1.0*. https://docs.riscv.org/reference/isa/extensions/vector/_attachments/riscv-v-spec.pdf. 2021

- [RLK⁺18] VAN RENEN, Alexander ; LEIS, Viktor ; KEMPER, Alfons ; NEUMANN, Thomas ; HASHIDA, Takushi ; OE, Kazuichi ; DOI, Yoshiyasu ; HARADA, Lilian ; SATO, Mitsuru: Managing Non-Volatile Memory in Database Systems. In: *ACM SIGMOD International Conference on Management of Data*, 2018, S. 1541–1555
- [Rob06] ROBINSON, Ian. *Consumer-Driven Contracts: A Service Evolution Pattern*. <https://martinfowler.com/articles/consumerDrivenContracts.html>, 12.06.2006, abgerufen am 19.09.2026. 2006
- [RR99] RAO, Jun ; ROSS, Kenneth A.: Cache Conscious Indexing for Decision-Support in Main Memory. In: *Proceedings of the 25th International Conference on Very Large Data Bases (VLDB)*, 1999, S. 78–89
- [RR00] RAO, Jun ; ROSS, Kenneth A.: Making B+-Trees Cache Conscious in Main Memory. In: *Proceedings of the 2000 ACM SIGMOD International Conference on Management of Data*, ACM, 2000, S. 475–486
- [Rub76] RUBIN, Donald B.: Inference and Missing Data. In: *Biometrika* 63 (1976), Nr. 3, S. 581–592
- [SBB⁺17] STEPHENS, Nigel ; BILES, Stuart ; BOETTCHER, Matthias ; EYOLE, Mbou ; GABRIELLI, Giacomo ; HORSNELL, Matt ; MAGKLIS, Grigorios ; MARTINEZ, Alejandro ; PREMILLIEU, Nathanael ; REID, Alastair ; RICO, Alejandro ; WALKER, Paul: The ARM Scalable Vector Extension. In: *IEEE Micro* 37 (2017), Nr. 2, S. 26–39
- [Sch06] SCHMIDT, Douglas C.: Guest Editor’s Introduction: Model-Driven Engineering. In: *Computer* 39 (2006), Nr. 2, S. 25–31
- [SDF⁺00] SRINIVASAN, Jagannathan ; DAS, Souripriya ; FREIWALD, Chuck ; CHONG, Eugene I. ; JAGANNATH, Mahesh ; YALAMANCHI, Aravind ; KRISHNAN, Ramkumar ; TRAN, Anh-Tuan ; DEFAZIO, Samuel ; BANERJEE, Jayanta: Oracle8i Index-Organized Table and its Application to New Domains. In: *26th International Conference on Very Large Data Bases (VLDB)*, 2000, S. 285–296
- [SGL09] SCHLEGEL, Benjamin ; GEMULLA, Rainer ; LEHNER, Wolfgang: k-Ary Search on Modern Processors. In: *Proceedings of the Fifth International Workshop on Data Management on New Hardware (DaMoN 2009)*, ACM, 2009, S. 52–60
- [Sha03] SHAW, Mary: Writing Good Software Engineering Research Papers. In: *Proceedings of the 25th International Conference on Software Engineering (ICSE)*, 2003, S. 726–736
- [Sid26] SIDERO LABS. *Talos Linux — Linux OS for Kubernetes*. Produktseite, <https://www.siderolabs.com/talos-linux/> (talos.dev leitet dorthin weiter), abgerufen am 19.09.2026. 2026
- [SKK⁺25] SCHMIDT, Lennart ; KÜHN, Roland ; KRAUSE, Matti ; TEUBNER, Jens ; LEHNER, Wolfgang ; HABICH, Dirk: To Stride or Not to Stride the Memory Access? In: *Proceedings of the 3rd Workshop on Disruptive Memory Systems (DIMES)*, ACM, 2025, S. 19–26

- [SPB05] SAMUEL, Curt ; PEDERSEN, Torben B. ; BONNET, Philippe: Processor-Conscious Indexing. In: *Proceedings of the 2005 ACM SIGMOD International Conference on Management of Data*, ACM, 2005, S. 235–246
- [SS12] SUTTON, Andrew ; STROUSTRUP, Bjarne: Design of Concept Libraries for C++. In: *Software Language Engineering (SLE 2011), Lecture Notes in Computer Science 6940*. Berlin, Heidelberg : Springer, 2012, S. 97–118
- [SSL⁺21] SCHMEISSER, Josef ; SCHÜLE, Maximilian E. ; LEIS, Viktor ; NEUMANN, Thomas ; KEMPER, Alfons: The B²-Tree: Cache-Friendly String Indexing within B-Trees. In: *Datenbanksysteme für Business, Technologie und Web (BTW)*, 2021, S. 39–58
- [SSS08] SAIKKONEN, Riku ; SOISALON-SOININEN, Eljas: Cache-Sensitive Memory Layout for Binary Trees. In: *Fifth IFIP International Conference on Theoretical Computer Science (TCS 2008)* Bd. 273, Springer, 2008
- [SSS16] SAIKKONEN, Riku ; SOISALON-SOININEN, Eljas: Cache-Sensitive Memory Layout for Dynamic Binary Trees. In: *The Computer Journal* 59 (2016), Nr. 5, S. 630–649
- [Sta17] STANDARD PERFORMANCE EVALUATION CORPORATION. *SPEC CPU 2017 Benchmark Suite*. <https://www.spec.org/cpu2017/>. 2017
- [Sto81] STONEBRAKER, Michael: Operating System Support for Database Management. In: *Communications of the ACM* 24 (1981), Nr. 7, S. 412–418
- [Str12] STROUSTRUP, Bjarne: Foundations of C++. In: *Programming Languages and Systems (ESOP 2012), Lecture Notes in Computer Science 7211*. Berlin, Heidelberg : Springer, 2012, S. 1–25
- [SVS16] SPERTUS, Mike ; VALI, Faisal ; SMITH, Richard. *Template argument deduction for class templates (Rev. 6)*. ISO/IEC JTC1/SC22/WG21 Dokument P0091R3, 2016-06-24, <https://www.open-std.org/jtc1/sc22/wg21/docs/papers/2016/p0091r3.html>, abgerufen am 19.09.2026. 2016
- [ȚCH02] ȚĂPUȘ, Cristian ; CHUNG, I-Hsin ; HOLLINGSWORTH, Jeffrey K.: Active Harmony: Towards Automated Performance Tuning. In: *ACM/IEEE Conference on Supercomputing (SC)*, 2002, S. 1–11
- [Ten12] TENE, Gil. *HdrHistogram: A High Dynamic Range (HDR) Histogram*. <https://github.com/HdrHistogram/HdrHistogram>. 2012
- [TFB⁺11] THOMPSON, Martin ; FARLEY, Dave ; BARKER, Michael ; GEE, Patricia ; STEWART, Andrew: Disruptor: High Performance Alternative to Bounded Queues for Exchanging Data Between Concurrent Threads / LMAX. 2011. – Technical Paper. Version 1.0
- [The18] THE OPEN GROUP. *dlopen — Open a Symbol Table Handle. The Open Group Base Specifications Issue 7, 2018 Edition (IEEE Std 1003.1-2017)*. <https://pubs.opengroup.org/onlinepubs/9699919799/functions/dlopen.html>, abgerufen am 19.09.2026. 2018

- [TLH94] TORRELLAS, J. ; LAM, H. S. ; HENNESSY, J. L.: False Sharing and Spatial Locality in Multiprocessor Caches. In: *IEEE Transactions on Computers* 43 (1994), Nr. 6, S. 651–663
- [TMS⁺16] TIBBA, Ghizlane ; MALZ, Christoph ; STOERMER, Christoph ; NAGARAJAN, Natarajan ; ZHANG, Licong ; CHAKRABORTY, Samarjit: Testing Automotive Embedded Systems under X-in-the-Loop Setups. In: *IEEE/ACM International Conference on Computer-Aided Design (ICCAD)*, 2016, S. 1–8
- [Tra24] TRANSACTION PROCESSING PERFORMANCE COUNCIL. *TPC Benchmark C and TPC-DS Specifications*. Transaction Processing Performance Council, San Francisco, CA, USA. 2024
- [TWH16] TALBOT, Alan ; WAKELY, Jonathan ; HINNANT, Howard ; DENNETT, James. *Splicing Maps and Sets (Revision 5)*. ISO/IEC JTC1/SC22/WG21 Dokument P0083R3, 2016-06-24, <https://www.open-std.org/jtc1/sc22/wg21/docs/papers/2016/p0083r3.pdf>, abgerufen am 19.09.2026. 2016
- [UHL⁺17] UNGETHUEM, Sigmund ; HABICH, Dirk ; LEHNER, Wolfgang [u. a.]: Hardware Acceleration for Database Systems: A Comprehensive Survey. In: *ACM Computing Surveys* 50 (2017), Nr. 1, S. 3:1–3:35
- [VIA26] VIA RESEARCH: PIM-malloc: A Fast and Scalable Dynamic Memory Allocator for Processing-In-Memory Systems. In: *Proceedings of the IEEE International Symposium on High-Performance Computer Architecture (HPCA)*, IEEE, 2026. – Accepted to HPCA 2026; also available as arXiv:2505.13002 (2025)
- [VJG17] VANDEVOORDE, David ; JOSUTTIS, Nicolai M. ; GREGOR, Douglas: *C++ Templates: The Complete Guide*. 2nd. Addison-Wesley, 2017. – ISBN 978-0-321-71412-1
- [VRM⁺18] VIETRI, Giuseppe ; RODRIGUEZ, Liana V. ; MARTINEZ, Wendy A. ; LYONS, Steven ; LIU, Jason ; RANGASWAMI, Raju ; ZHAO, Ming ; NARASIMHAN, Giri: Driving Cache Replacement with ML-based LeCaR. In: *10th USENIX Workshop on Hot Topics in Storage and File Systems (HotStorage)*, 2018
- [Vyu11] VYUKOV, Dmitry. *Bounded MPMC Queue*. <https://www.1024cores.net/home/lock-free-algorithms/queues/bounded-mpmc-queue>. 2011
- [WF09] WILKINSON, Leland ; FRIENDLY, Michael: The History of the Cluster Heat Map. In: *The American Statistician* 63 (2009), Nr. 2, S. 179–184
- [WG68] WILK, Martin B. ; GNANADESIKAN, Ramanathan: Probability Plotting Methods for the Analysis of Data. In: *Biometrika* 55 (1968), Nr. 1, S. 1–17
- [Wie14] WIERINGA, Roel J.: *Design Science Methodology for Information Systems and Software Engineering*. 1. Berlin, Heidelberg : Springer, 2014. – ISBN 978-3-662-43838-1
- [Wil64] WILLIAMS, J. W. J.: Algorithm 232: Heapsort. In: *Communications of the ACM* 7 (1964), Nr. 6, S. 347–348

- [Wil83] WILLARD, Dan E.: Log-Logarithmic Worst-Case Range Queries are Possible in Space $\Theta(N)$. In: *Information Processing Letters* 17 (1983), Nr. 2, S. 81–84
- [WLLM13] WAKELY, Jonathan ; LAVAVEJ, Stephan T. ; LÓPEZ MUÑOZ, Joaquín M. *Adding heterogeneous comparison lookup to associative containers (rev 4)*. ISO/IEC JTC1/SC22/WG21 Dokument N3657, 2013-03-19, <https://www.open-std.org/jtc1/sc22/wg21/docs/papers/2013/n3657.htm>, abgerufen am 19.09.2026. 2013
- [WM95] WULF, William A. ; MCKEE, Sally A.: Hitting the Memory Wall: Implications of the Obvious. In: *ACM SIGARCH Computer Architecture News* 23 (1995), Nr. 1, S. 20–24
- [WM08] WEAVER, Vincent M. ; MCKEE, Sally A.: Can Hardware Performance Counters be Trusted? In: *Proceedings of the IEEE International Symposium on Workload Characterization (IISWC)*, 2008, S. 141–150
- [WNJ19] WU, Xingbo ; NI, Fan ; JIANG, Song: Wormhole: A Fast Ordered Index for In-Memory Data Management. In: *14th ACM European Conference on Computer Systems (EuroSys)*, 2019
- [WPD01] WHALEY, R. C. ; PETITET, Antoine ; DONGARRA, Jack J.: Automated Empirical Optimization of Software and the ATLAS Project. In: *Parallel Computing* 27 (2001), Nr. 1–2, S. 3–35
- [WRH⁺12] WOHLIN, Claes ; RUNESON, Per ; HÖST, Martin ; OHLSSON, Magnus C. ; REGNELL, Björn ; WESSLÉN, Anders: *Experimentation in Software Engineering*. 1. Berlin, Heidelberg : Springer, 2012. – ISBN 978–3–642–29043–5
- [Xu24] XU, Chuanqi: Modules ABI Requirement / ISO/IEC JTC1/SC22/WG21. 2024 (P3092R0). – Forschungsbericht. Online-Ressource
- [YZZ⁺23] YANG, Hanmei ; ZHAO, Xin ; ZHOU, Jin ; WANG, Wei ; KUNDU, Sandip ; WU, Bo ; GUAN, Hui ; LIU, Tongping: NUMAlloc: A Faster NUMA Memory Allocator. In: *2023 ACM SIGPLAN International Symposium on Memory Management (ISMM)*, 2023
- [ZDL⁺13] ZAHARIA, Matei ; DAS, Tathagata ; LI, Haoyuan ; HUNTER, Timothy ; SHENKER, Scott ; STOICA, Ion: Discretized Streams: Fault-Tolerant Streaming Computation at Scale. In: *24th ACM Symposium on Operating Systems Principles (SOSP)*, 2013, S. 423–438
- [Zen26a] ZENTRUM FÜR INFORMATIONSDIENSTE UND HOCHLEISTUNGSRECHNEN (ZIH), TU DRESDEN. *HPC Compendium: HPC Resources (Hardware Overview) und CPU Cluster Barnard*. https://compendium.hpc.tu-dresden.de/jobs_and_resources/hardware_overview/, abgerufen am 19.09.2026. 2026
- [Zen26b] ZENTRUM FÜR INFORMATIONSDIENSTE UND HOCHLEISTUNGSRECHNEN (ZIH), TU DRESDEN. *HPC Compendium: NVIDIA Grace Hopper Superchip (Testsystem)*. https://compendium.hpc.tu-dresden.de/jobs_and_resources/nvidia_grace_hopper/, abgerufen am 19.09.2026. 2026

- [ZGH⁺25] ZHANG, Tingji ; GROT, Boris ; HE, Wenjian ; LV, Yashuai ; QU, Peng ; SU, Fang ; WANG, Wenxin ; ZHANG, Guowei ; ZHANG, Xuefeng ; ZHANG, Youhui: Hierarchical Prefetching: A Software-Hardware Instruction Prefetcher for Server Applications. In: *Proceedings of the 30th ACM International Conference on Architectural Support for Programming Languages and Operating Systems (ASPLOS), Volume 2*, ACM, 2025, S. 529–544
- [ZGV⁺24] ZHOU, Zhuangzhuang ; GOGTE, Vaibhav ; VAISH, Nilay ; KENNELLY, Chris ; XIA, Patrick ; KANEV, Svilen ; MOSELEY, Tipp ; DELIMITROU, Christina ; RANGANATHAN, Parthasarathy: Characterizing a Memory Allocator at Warehouse Scale. In: *29th ACM International Conference on Architectural Support for Programming Languages and Operating Systems (ASPLOS)*, 2024, S. 192–206
- [ZL77] ZIV, Jacob ; LEMPEL, Abraham: A Universal Algorithm for Sequential Data Compression. In: *IEEE Transactions on Information Theory* 23 (1977), Nr. 3, S. 337–343
- [ZLL⁺18] ZHANG, Huanchen ; LIM, Hyeontaek ; LEIS, Viktor ; ANDERSEN, David G. ; KAMINSKY, Michael ; KEETON, Kimberly ; PAVLO, Andrew: SuRF: Practical Range Query Filtering with Fast Succinct Tries. In: *ACM SIGMOD International Conference on Management of Data*, 2018, S. 323–336
- [ZSZ⁺24] ZHANG, Qian ; SONG, Haoyun ; ZHOU, Kaiyan ; WEI, Jianhao ; XIAO, Chuqiao: A Prefetching Indexing Scheme for In-Memory Database Systems. In: *Future Generation Computer Systems* 156 (2024), S. 179–190

Abbildungsverzeichnis

1.1	Das Trennbarkeits-Problem: als Monolith bleibt unklar, welche Entwurfsentscheidung wirkt; erst die Zerlegung in orthogonale Achsen macht jeden Beitrag isoliert messbar. .	6
2.1	Die Landschaft der Suchstrukturen: fünf Klassen mit typischen Vertretern.	13
2.2	Cache-Line-Auslastung: eine Cache-Line wird stets vollständig geladen; werden nur wenige ihrer Bytes genutzt, sinkt die effektive Bandbreite — cache-bewusstes Layout hebt die Auslastung.	15
3.1	Der Entwurfsraum: die Achsen spannen ein multidimensionales kartesisches Produkt auf; ein konkreter Algorithmus ist ein Punkt darin. Zur Veranschaulichung sind drei der achtzehn Organ-Achsen gewählt — das reale Speicherorgan aus Knotentyp (T4), Speicher-Layout (T5) und Allokator (T6); der volle Entwurfsraum hat achtzehn Organ-Dimensionen; dazu tritt eine optionale neunzehnte Organ-Achse für die Festplatten-Ein-/Ausgabe, die nicht eine Belegung beschreibt, sondern beschreibt, wie andere Achsen beschrieben werden (Abschnitt 3.4.1).	22
3.2	Das Drei-Ebenen-Modell: Gattung (Ebene 1, Außen-Interface, Feature-Kern-Komposition) → Genus (Ebene 2, fester Achsen-Satz, Feature-Spezial-Komposition) → Organe/Achsen (Ebene 3). Vier Gattungen: Map besitzt als einziges Genus SearchAlgorithm das „Säugetier“ mit den achtzehn Organ-Achsen; Container die Genera Set/Sequence/Adapter/View, die aus demselben Achsen-Pool gebildet werden; Graph ist als Interface angelegt, ein Genus ist nicht implementiert; HeuristikAdapter besitzt das Reroute-Genus FunctionInterfaceReroute des Hybrid-Tiers.	31
3.3	Die vier Gattungen und die Tier-Hierarchie bis zum kompilierten Binary	32
3.4	Träger-Stufen und Interface-Flächen: die dreiwertige Zulassungsmatrix der sieben Stempel-Interfaces über die vier Träger-Stufen Planer, CacheEngineBuilder (CEB), Hybrid-Tier-Binary (optionaler Einschub) und Tier-Binary (28 Zellen; grün = Pflicht, grau = verboten; die Zelle Organ-Zeile/CEB ist die statische Sperre „der CEB führt keine Organ-Achsen“) und darunter die Interface-Flächen je Stufe — Fläche 1 Genus-Interface (Laufzeit), Fläche 2 Stempel (Übersetzungszeit, ABI-stabil), Fläche 3 Mess-Durchstich. Die Konfiguration wandert von der XML über Planer und CEB bis zur Tier-Binary; die Hybrid-Tier-Binary ist eine optional zwischen CEB-Prüf-Dock und Tier-Binary eingeschobene Stufe (gestrichelt: Mux-Schalter am Prüf-Dock mit Dock-Slots für Tier-Binaries; die Spaltenordnung der Matrix folgt der Verarbeitungs-Topologie mit dem Hybrid an seiner Einschub-Position, der Bogen ist der Standardweg ohne Hybrid); keine Stufe durchläuft Schichten, jede enthält ihre Schicht einkompiliert.	33

3.5	Die Ablauf-Kette der vier Arbeitsmodi build → measure → compare → release als registrierte Unter-Achse des Mess-Realms, kumulativ in dieser Reihenfolge und auf der Hybrid-Ebene synchron wiederholt; compare liest das Messwertlager und errechnet die beste Binary bzw. Rekombination, release erzeugt die voll optimierte Binary ohne Messfühler und misst ihre Wall-Clock nach. Ein Debug-Zustand existiert nicht. Die Zuordnung zu den Betriebs-Zielbildern Mess-, Auswertungs-, Arbeits- und Hybrid-Modus gibt Abschnitt 3.6.2.	33
3.6	Entwurfsmuster als Bausteine der Architektur: oben die im Code durchgängig verwendeten klassischen GoF-Muster mit ihrer jeweiligen Rolle, in der Mitte die zwei in dieser Arbeit benannten neuen Übersetzungszeit-Muster, unten die code-seziert <i>Drei-Stufen-Concept-Kette</i> je Achse (Topic-Concept → Axis-Concept → CacheEngine-Permutations-Concept → CRTP-Basis → mp_list-Registry) als Verfeinerung von <i>Strategy/CRTP</i> ; ein literaler <code>std::variant</code> tritt in keiner Organ-Achse auf (Verbot), sondern nur in einem vom Bau isolierten Test-Bestand. Ihre Komposition bildet die design-pattern-getriebene, mess-orientierte Architektur (Kapitel 4).	34
3.7	Die fünf Interface-Schichten der Experiment-Pipeline: von der deklarativen Definitions- und Auswertungs-Schicht E4 (Anwender-Sicht) über den Permutations-B ⁺ -Baum (E3) und die Tier-Binaries (E2) zur Laufzeit-Konfiguration (E1); die Infrastruktur (E0) stützt alles; ihre Fertigstellung bildet den letzten Schritt. Der Rückkanal führt die Messwerte zur Auswertung nach E4 zurück; das Mess-System durchdringt als Querschnitt M alle Schichten (Labor-Ausstattung, Abschnitt 3.4). Jede Schicht wird einzeln fertiggestellt, mit festgeschriebenem Interface-Vertrag zur Nachbar-Ebene.	35
3.8	Das Mess-Trade-off-Dreieck: jede Achsen-Permutation spannt sich gegen die drei gegenläufigen Mess-Komponenten Latenz, Durchsatz und Speicherverbrauch auf und ist ein Punkt in seinem Inneren (vgl. den Entwurfsraum in Abbildung 3.1, wo dieselbe Permutation ein Punkt ist); die Pareto-Front der nicht-dominierten Permutationen ist die Brücke von den drei Größen zur „besten Binary“. Die für cache-bewusste Suchstrukturen zentrale vierte Komponente — das Verhalten auf Knoten-, Daten- und Index-Ebene über Hardware-Performance-Zähler — ist im Mess-Pfad verbindlich eingebaut; offen sind der Intel-Ereignis-Katalog, der Last-Level-Zähler auf Zen 5 und die nur modellgebundene L2-/Kohärenz-Belegung.	40
3.9	Das Lager: der Lager-Baum ist nach Gattung, Genus und Realm gegliedert; darunter liegen vier Bestände unter Stempel-Schlüsseln — Bestand 1 die Tier-Binaries (SHA-512-Fingerprint; die Binary mit und die ohne Messfühler sind zwei Einträge, weil der Mess-Gate-Zustand ein Fingerprint-Glied ist), Bestand 2 die Messwerte (Fingerprint der Binary plus Hardware-Identität der Maschine), Bestand 3 die Synthese-Batches mit den synthetisierten Mess-Kurven als Dateien und Bestand 4 die Lösungen je Anwender-XML. Der Apparat erkennt Vorhandenes über den Fingerprint wieder und misst nur Fehlendes nach.	42
4.1	Die Träger-Stufenkette im Code	50

4.2	Die <i>eine</i> Architektur als einzige Hierarchie ohne Parallel-Bäume. An der Wurzel steht <code>IExecutionEngine</code> als <i>Treiber der Messung</i> — der universelle messbare Vertrag aus Mess-Lebenszyklus (<code>warm_up/run/reset/shutdown</code>) und Auskünften (<code>engine_name/engine_kind/lifecycle_state</code>) über alle drei Engine-Arten Anatomy, Virus und Hybrid; unter ihm verzweigen die anatomie-tragenden <i>Gattungen</i> (Ebene 1: Map, Container, Graph, HeuristikAdapter) mit ihren <i>Genera</i> (Ebene 2) und die achsenlosen <i>Viren</i> . <code>SearchAlgorithm</code> ist das fokale Lebewesen (Säugetier); seine Anatomie ist sein <i>Körper</i> — die feste Komposition und <i>Verdrahtung</i> der 18 Organe —, und „ <code>SearchEngine</code> “ nur dessen ABI-Laufzeit-Sicht. Der Säugetier-Ast ist bis zum Individuum ausgezogen: eine konkrete Achsen-Composition (Ebene 4) wird je Permutation als eigenständige Tier-Binary kompiliert (Ebene 5). Container besitzt einen eigenen Organsatz mit den Genera Set, Sequence, Adapter und View, deren Aritäten die Genus-Bau-Zulassung führt; Graph ist deklariert und besitzt keinen Genus; die Gattung HeuristikAdapter führt das Reroute-Genus der Hybrid-Stufe.	54
4.3	Die Mess-Pipeline in zwei Ausprägungen. Der In-Process-Pfad (oben) ist die Sieben-Phasen-Pipeline des <code>ExperimentDriver</code> je Messreihe (<code>Enumerate</code> → <code>Generate</code> → <code>Compile</code> → <code>Link+Load</code> → <code>Execute</code> → <code>Measure</code> → <code>Persist</code> ; zwei opt-in-Phasen kompilieren fehlende Module im laufenden Experiment nach und fahren je Modul einen Funktionstest mit ABI-Versionsprüfung). Hervorgehoben sind die substanziellen Phasen: <code>COMPILE</code> (der <i>Build</i> der Tier-Binaries) und <code>EXECUTE/MEASURE</code> (die <i>Messung</i>); <code>Generate/Link+Load/Persist</code> sind Verdrahtung. Der Out-of-Process-Pfad (unten) ist eine Design-Entscheidung zur Prozess-Isolation: Der <code>BuildOrchestrator</code> baut <i>zuerst alle</i> Tier-Binaries (resumierbar, RAM-gewahr), danach lädt und misst <code>perm_runner</code> jede Binary einzeln über die Beobachter-Schnittstelle <code>IObservableTier</code> — eine DLL je Prozess, weil die DLL kein <code>main</code> enthält und der Runner das Executable ist, das sie lädt; kein Zustand wird zwischen Permutationen geteilt, und eine Cluster-Task fährt genau einen Runner mit genau einer DLL.	56
4.4	Die Ebenen E4–E0 im Code	57
4.5	Die vier Abstraktionsebenen M0–M3	59
4.6	Die zwei Abschaltungsstufen der Messung	61
4.7	Das Register der Entwurfsmuster	63

5.1	Die automatisierte Evaluations-Kette von der Anwender-XML bis zum Manuskript. Obere Reihe: Die XML deklariert Was, Wo und Wann; der Validator prüft sie gegen die Registries; der Planer emittiert den deterministischen Plan; die CEB baut je System-Permutation die Tier-Binaries; die Messung erhebt die drei Mess-Ebenen und die Zähler mit einem Mess-Thread. Untere Reihe: Die Mappe ist der Stamm (ein Datenblatt unter konstantem Blattschlüssel; die Auffächerung in ein Blatt je Unter-Achsen-Permutation ist vorgesehen, aber nicht implementiert), die CSV-Form ihr aus ihr erzeugter, geordneter Baum aus CSV-Dateien (ein Ordner je Blatt; kein einzelnes Kind-Dokument; implementiert ist eine flache Datei), die Generatoren rendern je Sprache in das <code>tabellen</code> -Verzeichnis, das Manuskript bindet die Dateien ein — jede Zahl führt ihren Lauf. Gestrichelt: nicht implementierte Teile (XML-Erstellungsmodus, <code><publish></code> -Sektion, dritte Factory). .	67
5.2	Der Lager-Kreislauf im Mess-Betrieb: Die CEB baut in Batches zu je 4096 Binaries; jede Binary liegt unter ihrem SHA-512-Fingerprint in Bestand 1; das Wiedererkennungskriterium überspringt, was mit bestandenem Prüf-Testat inventarisiert ist, und lässt sonst bauen oder messen; die Messung läuft am Prüf-Dock mit einem Mess-Thread, während die CEB die parallelen Anfragen erzeugt; die Messwerte liegen unter Fingerprint und Hardware-Identität in Bestand 2 und fließen in die Mappe (die CSV-Baumform mit einem Ordner je Blatt ist vorgesehen; implementiert ist eine flache Datei). Die Struktur des Lagers (Baum, vier Bestände, Schlüssel-Schema) zeigt Abbildung 3.9; gestrichelt der Lager-Vollausbau.	71
5.3	Das Messkurven-Typsystm im heuristischen Gegenbeweis. Links: je Achse eine Kurve der Metrik über dem Achsen-Parameter, getrennt nach Mess-Ebene (wallclock, macro, micro); der Schnittpunkt zweier Varianten ist der Break-Even-Punkt, aus dem die Rekombination geschätzt wird. Mitte und rechts: Die CEB kompiliert die geschätzte Rekombination über den Hybrid-Modul-Emitter; die Hybrid-Tier-Binary ist die optional zwischen CEB-Prüf-Dock und Tier-Binary eingeschobene Mux-Stufe, dockt am Prüf-Dock an, führt Dock-Slots für Tier-Binaries und erzeugt selbst keinen Code; verglichen wird an der Wall-Clock, primär gegen die Paper-Rekonstruktionen, sekundär gegen das beste Einzel-Binary. Unten: die drei Bau-Varianten des Messfehler-Prüfplans, auseinandergehalten über die Gate-Felder des Fingerprints. Gestrichelt: Router und Eviction (nicht implementiert).	72
A.1	Zyklen je Lebewesen-Permutation (v5_pipeline_demo)	118
A.2	Zyklen je Lebewesen-Permutation (cartesian_smoke43)	120
A.3	3D-Rohdaten-Ansicht: Gesamt-Latenz (ns/op) (Suchalgorithmus x Workload)	122
A.4	3D-Rohdaten-Ansicht: Lookup-Latenz p50 (ns/op) (Suchalgorithmus x Workload)	122
A.5	Working-Set-Sweep: Gesamt-Latenz (ns/op)	124
A.6	Working-Set-Sweep: Lookup-Latenz p50 (ns/op)	127
A.7	Gestapelte Per-Achsen-Latenz-Attribution	128
A.8	Latenz-Spanne p50-p99 je Suchalgorithmus x Operation; Punkt=p50, Whisker=p99.	129
A.9	ECDF der Gesamt-Latenz – Verteilung ueber Konfigurationen	130

A.10 Pareto-Streuung: Median- gegen Tail-Latenz (ein Punkt je Konfiguration und Op-Art; Diagonale = kein Tail-Aufschlag)	131
---	-----

Tabellenverzeichnis

3.1	Dialektische Aneignung der Stand-der-Technik-Instanzen je Kompositions-Achse (in kanonischer Slot-Reihenfolge T0–T17; Telemetrie und Ziel-ISA gehören zur System-Sphäre bzw. zum Mess-Tooling, Abschnitt 3.4.1. Cluster-Kürzel: A Trie/Knoten, B Hybrid/Layout, C Allokation, D Prefetching, E Synchronisation, F Hardware/Messung/Engineering)	23
3.2	Achsen-Sezierung der Suchverfahren: achtzehn Organ-Achsen in kanonischer Slot-Reihenfolge (T0–T17), die Größen der System- und Mess-Sphäre, die Prüfling-Build-Achse und die optionale Organ-Meta-Meta-Achse; je Achse die ein Organ beitragenden Quellen.	25
3.3	Allokator-Profil (23, alle mit <code>expected_workload</code> -Tag) mit Lizenz, Workload-Affinität und Anbindungsstand	26
3.4	Zuordnung der Drei-Stufen-Prüfung zu den Pflicht-Messreihen	44
4.1	Der Stempel-Vertrag als Matrix aus sieben Interfaces und vier Trägern (28 Zellen, dreiwertige Zulassung P = Pflicht, E = Erlaubt, V = Verboten; E ist im Bestand unbelegt). Die Verbots-Zelle der Organ-Zeile beim CEB ist die statische Sperre „der CEB führt keine Organ-Achsen“; die Zellen werden je Erbin per <code>static_assert</code> geprüft. Die Spaltenordnung folgt wie Abbildung 3.4 der Verarbeitungs-Topologie mit der Hybrid-Tier-Binary als optionalem Einschub zwischen CEB und Tier-Binary.	57
5.1	Reale Datensätze, ihre Charakteristik und ihre Reproduzierbarkeits-Akte	67
5.2	Die Zähler der Mess-Kette und ihre Quellen: vier generische perf-Events (portabel), zwei modell-gebundene RAW-Events aus dem Katalog für Zen 5 (durch Messung gegengeprüft), die RAPL-Energie als best-effort-Lesung und IPC/CPI als deklarierte, nicht angebundene Kategorie. Je Zähler führt der Zähler-Verbund ein <code>*_source_available</code> -Flag; eine Zahl heißt „Quelle hat geliefert“, n/a heißt „Quelle fehlt“. Der Intel-Stand nennt, was ohne Katalog-Eintrag auf prod2 erhoben wird.	69
5.3	Gültigkeit der Evaluation nach den vier Klassen der Bedrohungen (Konstrukt, intern, extern, Schluss): je Bedrohung die Gegenmaßnahme im Apparat und ihr Umsetzungsstand — implementiert, deklariert und nicht gemessen (n/a) oder nicht implementiert. Keine Zeile nennt eine Zahl ohne Lauf.	76
6.1	Die Beweiskette je Haupt- und Teilfrage: Status in drei Stufen (beantwortet, strukturell beantwortet, offen), die stützenden Abschnitte mit ihrer Belegart (Struktur, Test, Messung; für FF2.d der Literaturbeleg) und der offene Rest ohne Zahl.	81
A.1	Artefakte des Mess-Anhangs: Kennzahl, Mess-Ebene (w/ma/mi) und die im vorliegenden Korpus enthaltene Datenbasis; Zahlen nur aus den eingebundenen Artefakten	116

A.2	Messreihe v5_pipeline_demo: vorkonfigurierte Lebewesen-Permutationen (In-Process-Pfad, run_workload)	117
A.3	Messreihe cartesian_smoke43: vorkonfigurierte Lebewesen-Permutationen (In-Process-Pfad, run_workload)	119
A.4	Bias-Bruch-Matrix (Median ns/op, Suchverfahren x Lastprofil)	120
A.5	Nicht erhobene Kennzahlen der Heatmap-Familie lc_surface_* (Suchalgorithmus × Lastprofil): sechs Vermerke statt Flächen — zwei Kennzahlen gemessen, aber als 1×1-Matrix nicht darstellbar, vier nicht erhoben	121
A.6	Nicht erhobene Kennzahlen der 3D-Familie lc_surface3d_* (Suchalgorithmus × Lastprofil): vier Vermerke statt Ansichten; die zwei gemessenen Kennzahlen (Gesamt-Latenz, Lookup-Latenz p50) zeigen die zwei Ansichten dieses Abschnitts mit je einem Stützpunkt	123
A.7	Nicht erhobene Kennzahlen der Sweep-Familie ld_sweep_* (Latenz über der Arbeitsmengen-Größe <i>n</i>): ein Vermerk statt Kurve; die zwei gemessenen Kennzahlen (Gesamt-Latenz, Lookup-Latenz p50) zeigen die zwei Kurven dieses Abschnitts mit je einem Stützpunkt	123
A.8	Per-Achsen-Observer-Detailwerte je Tier-Binary (nur echt gemessene Zaehler)	124
A.9	Nicht erhobene Kennzahlen der Verhältnis-Familie lc_surface_ratio_* (Quotient Median/Referenz-Median): sechs Vermerke statt Matrizen, weil die Referenz-Ausprägung search_algo/linear_scan im Korpus nicht mitgemessen ist	129
A.10	Ehrliche Limitierungen: nicht-gefixte Vorbehalte (kein Befund verfällt still)	132
E.1	Übersicht der zwanzig Architekturentscheidungen: Kurztitel, belegender Abschnitt und Umsetzungsstand — <i>umgesetzt</i> (implementiert und belegt), <i>teilweise</i> (implementiert, mit ausgewiesenem offenem Gegenstand) oder <i>Entwurf</i> (nur entworfen, nicht implementiert); die Begründungen stehen in den Datensätzen, nicht in der Tafel	211
F.1	Vollständige std::map-Schnittstelle (C++23)	222
F.2	Vollständige std::vector-Schnittstelle (C++23)	225
F.3	Zusammengesetzte Funktionen (interne Komposition primitiver Operationen)	228

A Vollständige Messreihen

Dieser Anhang dokumentiert die Messreihen und Auswertungs-Artefakte der Mess-Kette (Abschnitt 3.4.6). Tabelle A.2 listet je vorkonfigurierter Lebewesen-Permutation die Kennzahlen des 16-Spalten-Schemas: die Operationszahl (`op_count`), die repräsentative p50-Latenz in Nanosekunden — im Schema unter dem Legacy-Spaltennamen `total_cycles` geführt und in der Tabelle mit „Zyklen“ beschriftet; es sind keine Taktzyklen¹ — sowie die Spalten der Cache-Misses L1–L3, die in dieser Reihe nicht erhoben sind (`pmc_available` = 0) und deshalb als 0 tabelliert stehen: Sie sind als explizit kodierte Nicht-Erhebung zu lesen (Grundsatz der ausgewiesenen Nichterhebung, Abschnitt 3.4.1), nicht als gemessene Null; eine Ausgabe dieser Zellen als n/a ist nicht implementiert. Mit gesetztem Schalter `COMDARE_ENABLE_PMC` (Bau-Option, Vorgabe aus, damit die Unit-Tests ohne Hardware-Zugriff bauen; die CI setzt ihn in den PMC-Pfaden) erhebt die Mess-Kette L1D-, Last-Level-, dTLB- und Branch-Misses generisch über `perf_event_open`² [Mel10] sowie L2-Demand-Misses und Fills aus dem Cache eines fremden CCX³ modellgebunden über den RAW-Event-Katalog — für die AMD-Mikroarchitektur Zen 5 (CUID-Familie 26) durch Messung gegengeprüft [Lin25, WM08]; Modelle ohne Katalog-Eintrag (alle Intel-Modelle) führen n/a (Limitierung 1 in Abschnitt A.10; Abschnitt 5.1.5). Abbildung A.1 stellt dieselbe Kennzahl grafisch gegenüber; ihre Achsenbeschriftung „Zyklen“ folgt dem Legacy-Spaltennamen. Die hier dokumentierten Reihen sind Smoke-Nachweise des vollständigen Ketten-Durchlaufs mit Achsen-Variation; sie ersetzen die Pflicht-Messreihen A–C (Abschnitt 5.2.4, Tabelle 3.4) nicht, deren vollständige Läufe nicht vorliegen (n/a), weil der vollständige Bau nicht durchgeführt ist.

Die zwei Permutations-Tabellen (Tabellen A.2 und A.3) entstammen dem In-Process-Pfad (`run_workload`) eines Ketten-Durchlaufs auf der Entwicklungsmaschine (Abschnitt 5.2.4). Alle übrigen Artefakte dieses Anhangs stammen aus *einem* Smoke-Lauf der Mess-Pipeline auf der AMD-Zen-5-Maschine — Stufe `measure:smoke` des ersten durchgehenden Laufs der Kette⁴, System-Permutation Optimierungsstufe O3 mit SIMD-Option `no_extension` —, und dieser Lauf enthält genau *eine* Zelle: ein Suchverfahren (`k_ary`), ein Lastprofil (`y_csb_c`), ein Tier-Binary, eine Arbeitsmenge $n = 4096$, $N = 1$. Die vermessene Komposition ist über ihre `binary_id` mit 18 Segmenten identifiziert (Kopfzeile von Tabelle A.8); Stempel-Versionszeile, Fingerprint, Host, Datum und Lauf-Kennung führen die Generator-Ausgaben nicht mit (n/a im Artefakt) — eine Provenienz-Zeile je Artefakt, die die Identitäts-Stempel aus Abschnitt 3.4.4 in Tabellen und Diagrammen lesbar macht, ist im Generator nicht implementiert; der Beleg ist die Beweiskette dieses Absatzes. PMC-Kennzahlen

¹`total_cycles`: Das Feld des Snapshot-Schemas enthält die repräsentative Latenz der Messung in Nanosekunden (den zusammengeführten p50-Wert), nicht gezählte Prozessortakte; der Spaltenname ist ein Erbe der ersten Schema-Fassung; die Spalte heißt daher „Zyklen“ und bezeichnet die p50-Latenz in Nanosekunden.

²`perf_event_open(2)`: der Linux-Systemaufruf, der einen Hardware- oder Software-Zähler als Dateideskriptor öffnet; generische Ereignisse bildet der Kernel je Mikroarchitektur ab, modellspezifische verlangen die rohe Kodierung des Ereignisses (`PERF_TYPE_RAW`: Ereignisnummer und Maske, wie die Hardware sie zählt).

³CCX (Core Complex): ein Kern-Komplex mit eigenem L3-Cache; Demand-Fills aus dem Cache eines anderen CCX sind die Kohärenz-Beobachtbare des Core-PMU, ein wörtlicher Invalidierungs-Zähler existiert im Ereignis-Satz nicht.

⁴Provenienz des Smoke-Laufs: Pipeline 15800, Mess-Job 377503, Host prod1 (AMD Zen 5); diese Angaben stammen aus dem Lauf-Protokoll der Pipeline, die Artefakte selbst enthalten keine davon.

erscheinen in diesem Anhang nur als Tabellenspalten (nicht erhoben); ein PMC-Abbildungstyp ist im Generator nicht vorhanden. Jede Zahl dieses Anhangs stammt aus diesen Artefakten; keine andere Messung wird zitiert.

Die Kennzahlen dieses Anhangs verteilen sich auf die drei Mess-Ebenen der Mess-Tooling-Haupt-Achse — wallclock (w), macro (ma) und micro (mi) in genau dieser Reihenfolge (Abschnitt 3.4): `ns_per_op` = `total_ns/timed_ops` ist die Host-Wall-Clock der Messung über das Last-Rahmenwerk (w); `op_<art>_p50` und `op_<art>_p99` sind die Latenzen der Gattungs-Interface-Operationen `insert`, `lookup`, `erase`, `scan` und `rmw` der Tier-Binary (ma); `seg_<achse>_ns` und `stat_<achse>_<feld>` sind die Per-Achsen-Zeiten und Observer-Zähler über die Achsen-Interfaces (mi); die PMC-Spalten gehören zur Micro-Instrumentierung (mi). Dieser Anhang definiert die Ebenen nicht neu, er ordnet zu: Tabelle A.1 nennt je Artefakt die Kennzahl, ihre Ebene und die Datenbasis, die der vorliegende Korpus enthält. In jedem Abschnitt ist die Design-Aussage (was eine Darstellung leistet) von der Korpus-Aussage (was der vorliegende Lauf enthält) getrennt.

Tabelle A.1: Artefakte des Mess-Anhangs: Kennzahl, Mess-Ebene (w/ma/mi) und die im vorliegenden Korpus enthaltene Datenbasis; Zahlen nur aus den eingebundenen Artefakten

Artefakt	Kennzahl	Ebene	Datenbasis im Korpus
Tabelle A.2, Abbildung A.1	<code>op_count</code> ; p50-Latenz (ns) unter „Zyklen“; HW-Spalten L1–L3	w (HW-Spalten: mi)	6 Permutationen, 2000 Operationen je Zeile; HW-Spalten 0 = nicht erhoben
Tabelle A.3, Abbildung A.2	wie oben	w (HW-Spalten: mi)	43 Permutationen (27 + 16), 1000 Operationen je Zeile; HW-Spalten 0 = nicht erhoben
Bias-Bruch-Matrix (Tabelle A.4)	Median <code>ns_per_op</code> (nearest-rank), nur <code>two_phase_valid</code>	w	1×1 (<code>k_ary</code> × <code>y_csb_c</code>): 672 ns/op
Heatmaps <code>lc_surface_*</code> (6)	<code>ns_per_op</code> ; <code>op_*_p50</code>	w; ma	<code>ns_per_op</code> und <code>lookup</code> gemessen, aber 1×1 unter dem 2×2-Minimum; <code>insert</code> , <code>erase</code> , <code>scan</code> , <code>rmw</code> nicht ausgeführt — sechs Vermerke, keine Fläche (bis zur vollständigen Messreihe durch Tabelle A.5 vertreten)
3D-Ansichten <code>lc_surface3d_*</code> (6)	wie oben	w; ma	zwei Ansichten mit je einem Stützpunkt (671,5 ns/op; 750 ns), vier Vermerke (nicht ausgeführt) (bis zur vollständigen Messreihe durch Tabelle A.6 vertreten)
Sweep-Kurven <code>ld_sweep_*</code> (3)	<code>ns_per_op</code> , <code>op_insert_p50</code> , <code>op_lookup_p50</code> über <i>n</i>	w; ma	ein gemessenes <i>n</i> (4096): je ein Messpunkt für <code>ns_per_op</code> und <code>lookup</code> ; <code>insert</code> nicht ausgeführt (Vermerk) (bis zur vollständigen Messreihe durch Tabelle A.7 vertreten)
Per-Achsen-Attribution <code>seg_attribution</code>	<code>seg_<achse>_ns</code> gegen <code>seg_run_total_ns</code>	mi	ein Balken (<code>k_ary</code>); 19 Segmente = 18 Organ-Achsen + Framework-Rest
Observer-Detail (Tabelle A.8)	<code>stat_<achse>_<feld></code>	mi	ein Tier-Binary (<code>binary_id</code> mit 18 Segmenten)

Fortsetzung nächste Seite

Tabelle A.1 — Fortsetzung

Artefakt	Kennzahl	Ebene	Datenbasis im Korpus
Range-Balken <code>latency_range</code>	<code>op_*_p50</code> und <code>op_*_p99</code>	ma	eine Kategorie (<code>k_ary/lookup</code>): <code>p50</code> 750 ns, <code>p99</code> 1170 ns
ECDF <code>latency_ecdf</code>	<code>ns_per_op</code> über die Konfigurationen	w	$N = 1$: einstufige Treppe bei 671,5 ns/op
Pareto-Streuung <code>latency_</code> <code>tradeoff</code>	<code>op_*_p50</code> gegen <code>op_*_p99</code>	ma	ein Punkt (750/1170 ns); keine Front
Austauschbarkeit <code>ld_</code> <code>exchange_*</code> (4 Langtabellen)	Median rel. Δ ns/op je Geschwister-Paar, IQR	w; ma	0 von 480/480/480/640 Geschwister-Paaren: leere Hüllen (bis zur vollständigen Messreihe durch eine Ersatzzeile vertreten)
Forest-Plots <code>exchange_forest</code> , <code>exchange_forest_vs_</code> <code>reference</code>	wie oben, aggregiert	w	keine Datei (0 Paare; Referenz nicht gemessen): Ersatztext
Verhältnis-Matrizen <code>lc_</code> <code>surface_ratio_*</code> (6)	Quotient Median/Referenz-Median	w; ma	Referenz <code>linear_scan</code> nicht gemessen: sechs Vermerke (bis zur vollständigen Messreihe durch Tabelle A.9 vertreten)
Normalisierte Balken <code>lc_</code> <code>normbar_*</code> (6)	wie oben, je Suchalgorithmus	w; ma	keine Datei (Referenz nicht gemessen): Ersatztexte
Limitierungen (Tabelle A.10)	Vorbehaltsliste, keine Messzahl	—	16 Zeilen

Permutation	Ops	Zyklen	L1	L2	L3
<code>ArtComposition_0</code>	2000	825053	0	0	0
<code>HotComposition_1</code>	2000	740176	0	0	0
<code>StartComposition_2</code>	2000	805750	0	0	0
<code>SurfComposition_3</code>	2000	873976	0	0	0
<code>WormholeComposition_4</code>	2000	696350	0	0	0
<code>MasstreeComposition_5</code>	2000	770871	0	0	0

Tabelle A.2: Messreihe `v5_pipeline_demo`: vorkonfigurierte Lebewesen-Permutationen (In-Process-Pfad, `run_workload`)

A.1 Kartesische Smoke-Messreihe (43 Permutationen, DLL-Messung)

Die folgende Messreihe entstand aus dem vollständigen Ketten-Durchlauf: 43 gebaute Permutations-DLLs in zwei Teilblöcken — 27 kartesische Kombinationen `SIMD` $\times$ `Speicherlayout` $\times$ `Allokator` (`avx2`, `scalar`, `sse4` $\times$ `aos`, `hybrid`, `soa` $\times$ `jemalloc`, `mimalloc`, `std`) und 16 Kombinationen über vier zweiwertige Größen (Knotenbreite `compact/wide`, Pfadkompression `lazy/none`, interne Suche `binary/linear`, Telemetrie `leaf_only/sampling`; 2^4) — wurden am Prüf-Dock gemessen, als binäre Mess-Records persistiert, über die Pipeline-Stufe 03 in das 16-Spalten-Schema konvertiert und automatisch eingebunden. Die Variantennamen sind die Bau-Matrix dieser Reihe; im Achsenmodell des Codes ist `SIMD` eine System-Achse (Option `avx2` der Registry der System-Achsen), `Speicherlayout` und `Allokator` sind Organ-Achsen (`memory_layout`, `allocator`), und Telemetrie ist keine




Abbildung A.1: Zyklen je Lebewesen-Permutation (v5_pipeline_demo)

binary_id-Achse (Limitierung 2 in Tabelle A.10); die übrigen Namen sind nicht namensgleich mit Registry-Bausteinen und werden nicht gleichgesetzt. Die Reihe variiert damit sieben Größen; die vollständige Messreihe variiert alle 18 Kompositions-Achsen, dazu die optionale Organ-Meta-Meta-Achse disk_io ohne binary_id-Anteil. Tabelle A.3 und Abbildung A.2 zeigen die Ergebnisse; die HW-Spalten stehen auf 0 = nicht erhoben, und die Achsenbeschriftung „Zyklen“ der Abbildung folgt dem Legacy-Spaltennamen (siehe oben).

A.2 Bias-Bruch-Matrix

Tabelle A.4 fasst die je Suchverfahren und Lastprofil gemessene Median-Latenz (ns/op, nearest-rank⁵) über alle dynamischen Einstellungen und Wiederholungen zusammen; berücksichtigt sind ausschließlich die als two_phase_valid⁶ markierten Läufe. Die Matrix macht sichtbar, bei welchen Lastprofilen das jeweilige Verfahren seinen systematischen Bias bricht. Im vorliegenden Korpus enthält die Matrix eine

⁵Nearest-Rank: Das q -Quantil ist der kleinste Stichprobenwert, unter dem mindestens der Anteil q der Stichprobe liegt (Hyndman und Fan, Typ 1); es wird nicht interpoliert, jedes Perzentil ist ein tatsächlich gemessener Wert [HF96].

⁶two_phase_valid: das Gültigkeits-Flag der Zwei-Phasen-Operationsschleife — nur eine Messung, deren zweite (warme) Phase gültig abgeschlossen wurde, geht in die Auswertung ein (Abschnitt 3.4).

Permutation	Ops	Zyklen	L1	L2	L3
avx2_aos_jemalloc	1000	8025	0	0	0
avx2_aos_mimalloc	1000	7995	0	0	0
avx2_aos_std	1000	7995	0	0	0
avx2_hybrid_jemalloc	1000	315164	0	0	0
avx2_hybrid_mimalloc	1000	243930	0	0	0
avx2_hybrid_std	1000	230759	0	0	0
avx2_soa_jemalloc	1000	423930	0	0	0
avx2_soa_mimalloc	1000	400634	0	0	0
avx2_soa_std	1000	398265	0	0	0
scalar_aos_jemalloc	1000	6975	0	0	0
scalar_aos_mimalloc	1000	7005	0	0	0
scalar_aos_std	1000	6975	0	0	0
scalar_hybrid_jemalloc	1000	1366319	0	0	0
scalar_hybrid_mimalloc	1000	1279365	0	0	0
scalar_hybrid_std	1000	1356329	0	0	0
scalar_soa_jemalloc	1000	440835	0	0	0
scalar_soa_mimalloc	1000	394200	0	0	0
scalar_soa_std	1000	438960	0	0	0
sse4_aos_jemalloc	1000	16845	0	0	0
sse4_aos_mimalloc	1000	14160	0	0	0
sse4_aos_std	1000	14324	0	0	0
sse4_hybrid_jemalloc	1000	1281180	0	0	0
sse4_hybrid_mimalloc	1000	1275404	0	0	0
sse4_hybrid_std	1000	1279350	0	0	0
sse4_soa_jemalloc	1000	397095	0	0	0
sse4_soa_mimalloc	1000	392294	0	0	0
sse4_soa_std	1000	396780	0	0	0
pa_compact_lazy_binary_leaf_only	1000	348105	0	0	0
pa_compact_lazy_binary_sampling	1000	375600	0	0	0
pa_compact_lazy_linear_leaf_only	1000	445815	0	0	0
pa_compact_lazy_linear_sampling	1000	423090	0	0	0
pa_compact_none_binary_leaf_only	1000	360765	0	0	0
pa_compact_none_binary_sampling	1000	346980	0	0	0
pa_compact_none_linear_leaf_only	1000	398939	0	0	0
pa_compact_none_linear_sampling	1000	391875	0	0	0
pa_wide_lazy_binary_leaf_only	1000	309300	0	0	0
pa_wide_lazy_binary_sampling	1000	311805	0	0	0
pa_wide_lazy_linear_leaf_only	1000	445605	0	0	0
pa_wide_lazy_linear_sampling	1000	492495	0	0	0
pa_wide_none_binary_leaf_only	1000	307110	0	0	0
pa_wide_none_binary_sampling	1000	311925	0	0	0
pa_wide_none_linear_leaf_only	1000	445140	0	0	0
pa_wide_none_linear_sampling	1000	478635	0	0	0

Tabelle A.3: Messreihe cartesian_smoke43: vorkonfigurierte Lebewesen-Permutationen (In-Process-Pfad, run_workload)




Abbildung A.2: Zyklen je Lebewesen-Permutation (cartesian_smoke43)

Zelle ($k_{\text{ary}} \times y_{\text{csb_c}}$, 672 ns/op — ganzzahlig formatiert; dieselbe Zelle steht in den Diagrammen als 671,5 ns/op); ein Bruch-Muster über Lastprofile ist mit einer 1×1 -Matrix nicht ablesbar — eine Aussagekraft setzt die vollständige Messreihe voraus (n/a).

Suchverfahren		$y_{\text{csb_c}}$
k_{ary}		672

Tabelle A.4: Bias-Bruch-Matrix (Median ns/op, Suchverfahren x Lastprofil)

A.3 Latenz-Surfaces je Schnittstellen-Funktion

Für jede der sechs Kennzahlen — die Gesamt-Latenz (`ns_per_op`) sowie die p50-Latenzen der Einzeloperationen `insert`, `lookup`, `erase`, `scan` und `rmw` — ist eine Latenz-Oberfläche als Heatmap⁷ Suchalgorithmus $\times$ Lastprofil vorgesehen. Im vorliegenden Korpus enthält keine der sechs eine darstellbare Fläche, aus zwei verschiedenen Gründen: Die Gesamt-Latenz und die p50-Latenz von `lookup` sind gemessen, liegen aber als 1×1 -Matrix unter dem 2×2 -Minimum der `pgfplots`-Flächenform; die Operationen `insert`, `erase`, `scan` und `rmw` wurden im Korpus nicht ausgeführt (`op_<art>_n = 0`). Beide Fälle stehen als explizit kodierte Nicht-Erhebung im Artefakt — als Vermerk, der den Grund nennt —, nie als Nullfläche.

Tabelle A.5 fasst die sechs Vermerke zusammen; die Vermerk-Artefakte des Generators bleiben erhalten und erscheinen nach der vollständigen Messreihe als Heatmaps an dieser Stelle.

Kennzahl	Status im Korpus	Grund (Vermerk des Artefakts)
Gesamt-Latenz (<code>ns_per_op</code>)	gemessen, nicht darstellbar	1×1 -Matrix (<code>k_ary</code> $\times$ <code>y_csb_c</code>) unter dem 2×2 -Minimum der <code>pgfplots</code> -Flächenform; Messwert im Korpus vorhanden (Tabelle A.4)
Insert-Latenz p50 (<code>op_insert_p50</code>)	nicht erhoben	Operation im Korpus nicht ausgeführt (<code>op_insert_n = 0</code>)
Lookup-Latenz p50 (<code>op_lookup_p50</code>)	gemessen, nicht darstellbar	1×1 -Matrix unter dem 2×2 -Minimum der <code>pgfplots</code> -Flächenform; Messwert im Korpus vorhanden (Tabelle A.1)
Erase-Latenz p50 (<code>op_erase_p50</code>)	nicht erhoben	Operation im Korpus nicht ausgeführt (<code>op_erase_n = 0</code>)
Scan-Latenz p50 (<code>op_scan_p50</code>)	nicht erhoben	Operation im Korpus nicht ausgeführt (<code>op_scan_n = 0</code>)
RMW-Latenz p50 (<code>op_rmw_p50</code>)	nicht erhoben	Operation im Korpus nicht ausgeführt (<code>op_rmw_n = 0</code>)

Tabelle A.5: Nicht erhobene Kennzahlen der Heatmap-Familie `lc_surface_*` (Suchalgorithmus $\times$ Lastprofil): sechs Vermerke statt Flächen — zwei Kennzahlen gemessen, aber als 1×1 -Matrix nicht darstellbar, vier nicht erhoben

A.4 Dreidimensionale Rohdaten-Ansicht

Dieselben sechs Kennzahlen sind zusätzlich als 3D-Rohdaten-Ansicht über der Ebene (Suchalgorithmus $\times$ Lastprofil) vorgesehen. Im Korpus enthalten zwei Ansichten je einen Stützpunkt (`ns_per_op`: 671,5 ns/op; `lookup-p50`: 750 ns) und vier den Vermerk der nicht ausgeführten Operation; eine Fläche spannt der Korpus nicht auf. Beide Flächen-Achsen sind *nominal*: die aufgespannte Fläche enthält bewusst *keine* Interpolations- oder Trendaussage und ist ausschließlich als Rohdaten- und Prüfansicht neben der Heatmap zu lesen.

Tabelle A.6 fasst die vier Vermerke zusammen; die Vermerk-Artefakte des Generators bleiben erhalten und erscheinen nach der vollständigen Messreihe als 3D-Ansichten an dieser Stelle.

⁷Heatmap: eine Matrix, deren Zellen den Wert farbkodiert darstellen; die Form geht auf die geclusterte Wärmekarte der Statistik zurück [WF09].




Abbildung A.3: 3D-Rohdaten-Ansicht: Gesamt-Latenz (ns/op) (Suchalgorithmus x Workload)




Abbildung A.4: 3D-Rohdaten-Ansicht: Lookup-Latenz p50 (ns/op) (Suchalgorithmus x Workload)

Kennzahl	Status im Korpus	Grund (Vermerk des Artefakts)
Insert-Latenz p50 (op_insert_p50)	nicht erhoben	Operation im Korpus nicht ausgeführt (op_insert_n = 0)
Erase-Latenz p50 (op_erase_p50)	nicht erhoben	Operation im Korpus nicht ausgeführt (op_erase_n = 0)
Scan-Latenz p50 (op_scan_p50)	nicht erhoben	Operation im Korpus nicht ausgeführt (op_scan_n = 0)
RMW-Latenz p50 (op_rmw_p50)	nicht erhoben	Operation im Korpus nicht ausgeführt (op_rmw_n = 0)

Tabelle A.6: Nicht erhobene Kennzahlen der 3D-Familie `lc_surface3d_*` (Suchalgorithmus $\times$ Lastprofil): vier Vermerke statt Ansichten; die zwei gemessenen Kennzahlen (Gesamt-Latenz, Lookup-Latenz p50) zeigen die zwei Ansichten dieses Abschnitts mit je einem Stützpunkt

A.5 Arbeitsmengen-Sweep

Die folgenden Kurven tragen die Latenz über der Arbeitsmengen-Größe n (Schlüssel) auf — je eine Kurve je gesweepter Achsen-Ausprägung, und zwar für die Gesamt-Latenz (`ns_per_op`) sowie die p50-Latenzen von `insert` und `lookup`. Im Korpus liegt ein gemessener Wert von n vor (4096): `ns_per_op` und `lookup-p50` enthalten je einen Stützpunkt („1 Messpunkt“), `insert` wurde nicht ausgeführt und führt den Vermerk statt einer Kurve. Ohne Messwert entsteht kein Stützpunkt: Eine Messreihe ohne `working_set_n`-Spalte erzeugt bewusst *keine* Kurve, eine nicht ausgeführte Operation (`op_<art>_n = 0`) keinen Punkt.

Tabelle A.7 nennt den Vermerk der nicht erhobenen Sweep-Kennzahl; das Vermerk-Artefakt des Generators bleibt erhalten und erscheint nach der vollständigen Messreihe als Kurve an dieser Stelle.

Kennzahl	Status im Korpus	Grund (Vermerk des Artefakts)
Insert-Latenz p50 über n (op_insert_p50)	nicht erhoben	Operation im Korpus nicht ausgeführt (op_insert_n = 0): kein Stützpunkt, keine Kurve

Tabelle A.7: Nicht erhobene Kennzahlen der Sweep-Familie `ld_sweep_*` (Latenz über der Arbeitsmengen-Größe n): ein Vermerk statt Kurve; die zwei gemessenen Kennzahlen (Gesamt-Latenz, Lookup-Latenz p50) zeigen die zwei Kurven dieses Abschnitts mit je einem Stützpunkt

A.6 Per-Achsen-Latenz-Attribution

Die folgende Abbildung zerlegt die Segment-Laufzeit je Suchverfahren in die Beiträge der einzelnen Organ-Achsen (gestapelte Balken). Das 100 %-Ganze je Balken ist die Wall-Clock des separaten Segment-Laufs (`seg_run_total_ns`), *nicht* die Real-Workload-Latenz (`total_ns`); die 19 Segmente — die 18 Organ-Achsen der kanonischen Kompositions-Ordnung plus der Framework-Rest — summieren sich exakt zu dieser Basis (Coverage $\approx 1,0$). Der Korpus enthält einen Balken (`k_ary`).




Abbildung A.5: Working-Set-Sweep: Gesamt-Latenz (ns/op)

A.6.1 Per-Achsen-Observer-Detail

Die folgende Langtabelle listet je Tier-Binary die gemessenen Observer-Zähler (`stat_*`-Spalten aus dem DLL-seitigen Achsen-Schema) auf — je Achse und Observer-Feld den gemessenen uint64-Zählwert; nicht erhobene Felder (n/a) werden weggelassen (kein synthetisch ergänzter 0-Wert). Nullen in der Tabelle sind gemessene Zählerstände inaktiver Teilfunktionen fest gewählter Strategien (etwa `budget_reject`, `fail`, `register`; Limitierung 4 in Tabelle A.10), keine nicht erhobenen Felder — Letztere fehlen in der Tabelle. Das Achsen-Schema ist single-source (18 Achsen mal 8 Feld-Slots, DLL-seitig emittiert, host-seitig header-getrieben gelesen); der Korpus enthält ein Tier-Binary, dessen `binary_id` die Kopfzeile von Tabelle A.8 nennt.

Tabelle A.8: Per-Achsen-Observer-Detailwerte je Tier-Binary (nur echt gemessene Zaehler)

Achse	Observer-Feld	Wert
search_algo=k_ary/cache_traversal=linear_fanout/mapping=direct_placement/path_compression=path_compression_none/ node_type=node4/memory_layout=memory_layout_cache_line_aligned/allocator=std_malloc/prefetch=prefetch_none/ concurrency=concurrency_none/serialization=serialization_raw_binary/value_handle=value_handle_inline/ index_organization=index_org_heap/io_dispatch=io_in_memory_only/migration_policy=migration_none/filter=filter_bloom/ queuing_q1=no_buffer/queuing_q2=eager_flush/persistence_target=persistence_memory_only [ycsb_c]		

Fortsetzung nächste Seite

Tabelle A.8 – Fortsetzung

Achse	Observer-Feld	Wert
allocator	alloc_cnt	2099211
	budget_reject	0
	bytes_alloc	537444328
	bytes_in_use	286720
	dealloc_cnt	2098186
	fail	0
cache_traversal	batch_size	4096
	batch_visited	32768
	peak_tracked	0
	register	0
	resolve	20000
	resolve_hit	20000
	resolve_miss	0
concurrency	unregister	0
	acquire	20000
	contention	0
	pattern_id	0
	release	20000
filter	validation_fail	0
	checksum	18432
	hash_probes	16384
	neg	0
	pos	4096
index_organization	probe	1
	checksum	16378
	indirect_lookups	0
	predicate_evals	4096
	records	4096
io_dispatch	scan	1024
	align_adjusts	0
	bytes	262144
	checksum	16378
	dispatch_cnt	4096
mapping	rounds	1024
	indirect_steps	20000
	peak_mapped	0
	register	0
	resolve	20000
	resolve_hit	20000
	resolve_miss	0
memory_layout	reverse_lookup	0
	cache_lines	4096
	checksum	16378
	field_bytes	32768
	line_bytes	64
migration_policy	records	4096
	scan	1024
	cold_votes	0
	decisions	4096
	hot_votes	0
node_type	migrations	0
	tier_moves	0
	checksum	40496
	find	1
	keys_stored	4
	queries	4096

Fortsetzung nächste Seite

Tabelle A.8 – Fortsetzung

Achse	Observer-Feld	Wert
path_compression	bytes_saved	70000
	checksum	7
	compress	10000
	cuts	10000
	prefix_len	70000
persistence_target	bytes_staged	0
	checksum	0
	device_flushes	0
	records_staged	36864
	rounds	9
prefetch	addrs_enqueued	0
	hot_path_hints	0
	max_queue_depth	0
	suggestions	0
	trigger	0
queuing_q1	get	0
	overflow	0
	peak_size	0
	put	0
	underflow	20000
queuing_q2	decisions	0
	flush_complete	0
	full_flush	0
	no_flush	0
	partial_flush	0
search_algo	erase	0
	hit	10000
	insert	0
	lookup	10000
	miss	0
serialization	peak	0
	bytes	262144
	checksum	16378
	records	4096
	serialize	1024
value_handle	access	4096
	indirect_deref	0
	peak_chain_depth	1
	version_strips	0

A.7 Latenz-Verteilung

Die Range-Balken zeigen je Suchverfahren und Operation die p50–p99-Spanne (Punkt bei p50, Whisker zu p99); da je Operation nur die Perzentile p50, p99 und p999 gemessen werden und das Schema keine Quartilsgrenzen trägt, wird bewusst *kein* Box-Plot⁸ mit interpolierten Quartilen gezeichnet. Die ECDF⁹ stellt die Verteilung der Gesamt-Latenz *über die Konfigurationen* dar (Anteil der Permutationen mit $ns_per_op \leq x$) — keine Per-Operation-CDF, da die Rohsamples je Operation nicht vorliegen. Im Korpus liegt eine Kategorie vor (k_ary/lookup: p50 750 ns, p99 1170 ns) und eine Konfiguration

⁸Box-Plot: die Verteilungsdarstellung aus Median, Quartilen und Whiskern nach Tukey; sie setzt die Quartilsgrenzen voraus, die das Schema nicht trägt [MTL78].

⁹ECDF (empirische Verteilungsfunktion): der Anteil der Beobachtungen, die kleiner oder gleich x sind, als Treppenfunktion über x ; die Wahrscheinlichkeits-Darstellung von Rohdaten ohne Verteilungsannahme [WG68].




Abbildung A.6: Working-Set-Sweep: Lookup-Latenz p50 (ns/op)

($N = 1$): Die ECDF ist eine einstufige Treppe bei 671,5 ns/op.

Die Pareto-Streuung trägt schließlich je Konfiguration und Operationsart die Median- gegen die Tail-Latenz auf (p50 gegen p99). Die untere linke Front wäre die Menge der Konfigurationen, die von keiner anderen in beiden Kennzahlen zugleich übertroffen werden (Pareto-Dominanz¹⁰). Im Korpus liegt ein Punkt vor ($k_ary/lookup$: 750/1170 ns), eine Front ist damit nicht aussagbar. Die drei Latenz-Zahlen dieses Anhangs sind drei Kennzahlen derselben Zelle: die Gesamt-Latenz je Operation über den Lauf (671,5 ns/op), die p50-Latenz der `lookup`-Operation (750 ns) und deren p99 (1170 ns, als $750 + 420$ im Range-Balken).

A.8 Referenzbezogene Auswertung

Die folgenden Darstellungen setzen alle Messwerte zu *einer* Referenz ins Verhältnis. Diese Referenz ist eine gemessene Achsen-Ausprägung des Korpus selbst (Voreinstellung `search_algo/linear_scan`) und ausdrücklich *keine* externe Bibliotheks-Baseline: eine gemessene `std::map`-Leistungsserie existiert nicht, denn jedes `std::map` im Korpus ist das Konformitäts-Orakel des Prüf-Docks und damit ein

¹⁰Pareto-Dominanz: Eine Lösung dominiert eine andere, wenn sie in keinem Ziel schlechter und in mindestens einem Ziel besser ist; die nicht-dominierten Lösungen bilden die Pareto-Front [ED18, Ehr05].




Abbildung A.7: Gestapelte Per-Achsen-Latenz-Attribution

Korrekttheits-, kein Leistungs-Datenpunkt. Kommt die Referenz-Ausprägung in einer Messreihe nicht vor, führen die Darstellungen dieses Abschnitts den Vermerk der fehlenden Referenz beziehungsweise ihren Ersatztext; im vorliegenden Korpus ist `linear_scan` nicht mitgemessen, alle Verhältnis-Darstellungen sind daher ohne Nenner (n/a).

A.8.1 Verhältnis-Matrizen

Je Schnittstellen-Funktion zeigt eine Matrix den Quotienten aus gemessenem Median und Referenz-Median. Die divergente Farbskala ist um die Gleichheit (Verhältnis 1) zentriert, sodass Vorteil und Nachteil gegenüber der Referenz ohne Zahlenvergleich unterscheidbar sind. In der Analyse-Rolle löst diese Matrix die Heatmap aus Abschnitt A.3 ab; die rohe Heatmap bleibt als Rohwert-Ansicht daneben bestehen. Im vorliegenden Korpus trägt weder die Verhältnis-Matrix noch die Heatmap Daten (Referenz nicht gemessen; Fläche unter 2×2). Wo Verhältnisse zusammengefasst werden, geschieht das geometrisch, nie als arithmetisches Mittel von Quotienten¹¹ — das gilt auch für die normalisierten Balken des nächsten Unterabschnitts.

Tabelle A.9 fasst die sechs Vermerke zusammen; die Vermerk-Artefakte des Generators bleiben erhalten und erscheinen nach der vollständigen Messreihe mit gemessener Referenz als Verhältnis-Matrizen an dieser Stelle.

¹¹Das arithmetische Mittel normalisierter Verhältnisse hängt von der Wahl der Referenz ab und kann die Rangfolge umkehren; das geometrische Mittel ist dagegen referenz-invariant [FW86].




Abbildung A.8: Latenz-Spanne p50-p99 je Suchalgorithmus x Operation; Punkt=p50, Whisker=p99.

Kennzahl	Status im Korpus	Grund (Vermerk des Artefakts)
Gesamt-Latenz (ns_per_op)	n/a (ohne Nenner)	Referenz <code>linear_scan</code> nicht gemessen
Insert-Latenz p50 (op_insert_p50)	n/a (ohne Nenner)	Referenz <code>linear_scan</code> nicht gemessen; Operation zudem nicht ausgeführt
Lookup-Latenz p50 (op_lookup_p50)	n/a (ohne Nenner)	Referenz <code>linear_scan</code> nicht gemessen
Erase-Latenz p50 (op_erase_p50)	n/a (ohne Nenner)	Referenz <code>linear_scan</code> nicht gemessen; Operation zudem nicht ausgeführt
Scan-Latenz p50 (op_scan_p50)	n/a (ohne Nenner)	Referenz <code>linear_scan</code> nicht gemessen; Operation zudem nicht ausgeführt
RMW-Latenz p50 (op_rmw_p50)	n/a (ohne Nenner)	Referenz <code>linear_scan</code> nicht gemessen; Operation zudem nicht ausgeführt

Tabelle A.9: Nicht erhobene Kennzahlen der Verhältnis-Familie `lc_surface_ratio_*` (Quotient Median/Referenz-Median): sechs Vermerke statt Matrizen, weil die Referenz-Ausprägung `search_algo/linear_scan` im Korpus nicht mitgemessen ist




Abbildung A.9: ECDF der Gesamt-Latenz – Verteilung ueber Konfigurationen

A.8.2 Normalisierte Balken

Dieselbe Aussage über die Lastprofile hinweg verdichtet: ein Balken je Suchalgorithmus, die Referenzlinie liegt bei 1. Wo die Verhältnis-Matrix das Lastprofil-Muster zeigt, gibt der Balken die Gesamtaussage je Suchalgorithmus.

*(Hier stünden die normalisierten Balken der **Gesamt-Latenz** (ns_per_op) — ein Balken je Suchalgorithmus, Referenzlinie bei 1. Sie liegen nicht vor: sie teilen den Nenner der Verhältnis-Matrizen, und die Referenz-Ausprägung ist in den bisher vorliegenden Messreihen nicht mitgemessen.) (Hier stünden dieselben Balken für die **p50-Latenz von insert**; auch ihnen fehlt die mitgemessene Referenz-Ausprägung.) (Hier stünden dieselben Balken für die **p50-Latenz von lookup**; auch ihnen fehlt die mitgemessene Referenz-Ausprägung.) (Hier stünden dieselben Balken für die **p50-Latenz von erase**; auch ihnen fehlt die mitgemessene Referenz-Ausprägung.) (Hier stünden dieselben Balken für die **p50-Latenz von scan**; auch ihnen fehlt die mitgemessene Referenz-Ausprägung.) (Hier stünden dieselben Balken für die **p50-Latenz von rmw**; auch ihnen fehlt die mitgemessene Referenz-Ausprägung.)*




Abbildung A.10: Pareto-Streuung: Median- gegen Tail-Latenz (ein Punkt je Konfiguration und Op-Art; Diagonale = kein Tail-Aufschlag)

A.9 Achsen-Austauschbarkeit

Die vier Langtabellen der Generator-Familie `ld_exchange_*` sind die Träger des Austauschbarkeits-Nachweises je variabler Achse anhand der Geschwister-Paar-Differenzen (Median rel. Δ ns/op bezüglich v): `search_algo`, `node_type`, `memory_layout` und `prefetch`; das Aggregat je Wertepaar und Interface-Funktion ist der nearest-rank-Median des relativen Deltas mit seiner IQR¹² über alle Geschwister-Paare und validen Lastprofile. Ein Nachweis setzt Geschwister-Paare voraus — der Generator erwartet 480/480/480/640 (`search_algo`, `node_type`, `prefetch`, `memory_layout`); der vorliegende Korpus liefert 0, die vier Tabellen sind daher leer und belegen nichts; derselbe Generatorlauf füllt sie, sobald die vollständige Messreihe vorliegt. Dass `search_algo` und `prefetch` am wenigsten konfundiert sind, ist ein Vorbehalt der Messanordnung (Limitierung 10 in Tabelle A.10), kein Messergebnis. Bis zur vollständigen Messreihe steht an der Stelle der vier Tabellen die folgende Zeile.

(0 Geschwister-Paare im Korpus (Stand der Messreihe); die vier Langtabellen `ld_exchange_*` erscheinen an dieser Stelle nach dem Generator-Neulauf der vollständigen Messreihe.)

Der folgende Forest-Plot¹³ fasst die Austauschbarkeit der `ns_per_op`-Kennzahl zusammen (Punkt = Median rel. Δ , Whisker = IQR, 0-Referenzlinie; kleine- n -Zeilen ausgegraut). Der Whisker liegt

¹²IQR (Interquartilsabstand): die Breite zwischen dem 25 %- und dem 75 %-Perzentil, hier als $p75 - p25$ des relativen Deltas.

¹³Forest-Plot: die Darstellung mehrerer Effektschätzer als Punkte mit Unsicherheits-Whiskern übereinander an einer gemeinsamen Referenzlinie, aus der Meta-Analyse übernommen [LC01].

symmetrisch um den Median (über die IQR-Breite), da das Aggregat nur die IQR-Breite, nicht die Quartilsgrenzen trägt.

(Hier stünde der Forest-Plot der `ns_per_op`-Austauschbarkeit. Er liegt nicht vor: ohne Geschwister-Paare (0 von 480/480/480/640) schreibt der Generator keine Datei — keine leere Abbildung, kein synthetisch erzeugtes Aggregat.)

Der zweite Forest-Plot zeigt dieselben Aggregate, dreht aber alle Paare auf *eine* feste Referenz-Achsenausprägung im Sinne von Abschnitt A.8, sodass der Maßstab des Vergleichs eindeutig benannt ist statt offen zu bleiben. Die Drehung rechnet das relative Delta exakt um — aus d wird $d' = -d/(1 + d)$, denn mit dem Bezugswert wechselt auch der Nenner; eine bloße Vorzeichen-Umkehr wäre hier ein Rechenfehler. Punkte, die sich so nicht abbilden lassen, werden ausgelassen und nicht ersetzt.

(Der referenzbezogene Forest-Plot liegt nicht vor: er setzt Geschwister-Paare und eine mitgemessene Referenz-Ausprägung voraus; im vorliegenden Korpus fehlt beides.)

A.10 Limitierungen

Tabelle A.10 führt die im Generator gepflegten, nicht behobenen Vorbehalte der Mess-Artefakte auf (16 Zeilen), damit jeder Vorbehalt dokumentiert bleibt; die Limitierungen der Arbeit aus Nutzer-Sicht stehen im Fazit (Abschnitt 6.2).

Tabelle A.10: Ehrliche Limitierungen: nicht-gefixte Vorbehalte (kein Befund verfällt still)

#	Vorbehalt	Status / Konsequenz
1	Cache-Misses (Kernmetrik): L2 + Coherence modell-gebunden real (Zen 5: <code>PERF_TYPE_RAW 0x964/0x1443</code>), sonst n/a; L1/L3/dTLB nur mit gesetztem PMC-Schalter erhoben; Energy best-effort	Ohne <code>COMDARE_ENABLE_PMC</code> (Build-Default OFF, damit <code>test:unit</code> ohne HW-Zugriff baut) liefert <code>NullPmcSource</code> <code>available=false</code> , und alle HW-Spalten bleiben 0 – so entstanden die tabellierten Nullen. Mit dem Schalter erhebt <code>LinuxPerfPmcSource</code> L1-, L3- (Last-Level) und dTLB-Misses real über <code>perf_event_open(2)</code> (Kernel-Syscall, keine Vendor-Lib, kein PAPI nötig – PAPI bleibt optionaler Sekundärpfad). Für L2 und Coherence-Invalidierungen existiert kein portabler generischer Zähler; sie werden modell-gebunden über den RAW-Event-Katalog erhoben (<code>pmc_raw_event_katalog.hpp</code> ; Zen 5, Family 26: <code>l2_cache_req_stat.ic_dc_miss_in_l2 = PERF_TYPE_RAW 0x964</code> = Demand-IC+DC-Misses in L2 ohne L2-Prefetch; <code>ls_dmnd_fills_from_sys.remote_cache = PERF_TYPE_RAW 0x1443</code> = Demand-Fills aus dem Cache eines anderen CCX, der Kohärenz-Beobachtbare des Core-PMU – ein wörtlicher Invalidierungszähler existiert im <code>amdzen5</code> -Satz nicht); Modelle ohne Katalog-Eintrag tragen ehrlich n/a (per-Feld-Flag), nie eine geratene Kodierung. L3 kann auf einzelnen AMD-Plattformen zusätzlich beim Öffnen des Zählers scheitern; Energie läuft best-effort über <code>RAPL-sysfs</code> und bleibt ohne Zonen-Leserecht leer. Der Intel-PCM-Windows-Treiber steht für die Windows-Lane weiterhin aus (#26/P4). Auf Modellen ohne Katalog-Eintrag (heute trägt nur Zen 5 einen) bleibt die L2/Coherence-Lücke nur indirekt über den Wall-Clock-Proxy (<code>seg_memory_layout_ns/ns_per_op</code>) beobachtbar.

Fortsetzung nächste Seite

Tabelle A.10 – Fortsetzung

#	Vorbehalt	Status / Konsequenz
2	14 gepinnte Achsen = 0 Austauschbarkeits-Belege	Nur 4 der 18 Kompositions-Achsen variieren (search_algo, node_type, memory_layout, prefetch). Gepinnt (je 1 Wert): cache_traversal, mapping, path_compression, allocator, concurrency, serialization, value_handle, index_organization, io_dispatch, migration_policy, filter, queuing_q1, queuing_q2, persistence_target. (isa ist seit INC-2d die System-Achse target_isa und telemetry seit INC-2c keine binary_id-Kompositions-Achse mehr – beide zählen daher nicht mehr als gepinnte Organ-Achsen.)
3	Observer-Proben-Zähler (*_find/*_probe/*_get) by-design ≈ 1	Erwartetes Verhalten, kein Phantom: je Lookup eine Probe. Keine Aussage über interne Iterationen.
4	Honest-0 inaktiver Sub-Features gepinnter Strategien	concurrency/migration/io/value_handle melden 0 (Feature inaktiv), nicht Mess-Fehler.
5	Wall-Clock nicht bit-reproduzierbar	Seed steuert Keys (deterministisch), NICHT das CPU-Timing; Wall-Clock variiert lauf-zu-lauf.
6	RC-Dimension nur nominal	K1: $\times 18 \rightarrow \times 3$ degeneriert; RC-Achse liefert keine volle Ausprägungs-Breite.
7	2/21 Scan-Profile = No-Op (ausgeschlossen)	ycsb_e und lp_range_scan führen keinen echten Scan aus; bei scan-Diffs ausgeschlossen (19 valide Lastprofile).
8	Insert-Profile messen Upserts; stat_*-Spalten enthalten Load-Phase	Insert-Pfad ist faktisch Upsert; die stat_*-Zähler akkumulieren die Lade-Phase mit.
9	prefetch misst Key-Werte als Pseudo-Adressen (K9)	Prefetch-Achse interpretiert Schlüssel-Werte als Adressen; kein echter Speicher-Prefetch.
10	node_type + memory_layout: Q2-Schritt-4-Beschattung	Apparat-Artefakt möglich (search_organ_-Beschattung); search_algo + prefetch sind am wenigsten konfundiert.
11	container_-Spiegel (Weg-B): O(n)-Flatten+Rebuild als Zusatz-Apparat	Weg-B-Lebewesen (SOTA-Bäume/Tries/Hash) halten neben dem echten Such-Organ einen sortierten container_-Spiegel; dessen O(n)-Flatten+Rebuild (bei NEU-Inserts + erfolgreichen Erases; #211, bis-M3 ungefixt) ist ZUSÄTZLICHER Apparat-Aufwand, den die echte Baumstruktur nicht hat $\rightarrow$ die gemessene ns_per_op der Weg-B-Tiere ist um diesen Spiegel-Anteil überhöht. (Bei der Weg-A-Array-Familie ist derselbe O(n)-Rebuild der ECHTE Struktur-Kostenanteil, kein Zusatz-Artefakt.) Behebung mit #188/#211 + Nachfolge-Neubau (#215).
12	memory_layout-Effekt teils sub-noise	Teil der Layout-Differenzen liegt unter dem Mess-Rauschen $\rightarrow$ PMC extern-gated (#26).
13	Sekundäre Indirektions-Organen (cache_traversal/mapping): uint16-Schlüssel-Sättigung	Der uint64-Primärschlüssel wird beim Auto-Koppeln in die schmalere slot_index/key_type-Felder der GEPINNTEN cache_traversal-/mapping-Organen verengt (low-bits); bei records > Typbreite kollidieren deren Observer-Einträge. Betrifft NICHT den Primär-Lookup (uint64); reine Observer-Limitierung gepinnter Achsen (vgl. Zeile 2/4).
14	Kapsel-internes (verschlucktes) OOM in einer Mess-Op	Nach aussen geworfenes OOM entwertet die Messung jetzt hart (two_phase_valid=false). Ein vom Tier-Code INTERN per catch(...) gefangenes OOM (z.B. defensiver Memento-Verzicht) ist von aussen nicht beobachtbar $\rightarrow$ konservativ als Restvorbehalt dokumentiert, nicht erzwungen.
15	Timer-Overhead (clock::now()) nicht kalibriert	Die Wall-Clock-Segmentzeiten enthalten den nicht subtrahierten Eigen-Overhead der std::chrono::steady_clock::now()-Aufrufe (eine additive, lauf-stabile ns-Komponente je gemessenem Segment). Es findet KEINE Leer-Schleifen-Kalibrierung statt $\rightarrow$ dokumentierter Vorbehalt; betrifft den absoluten ns-Nullpunkt, nicht die relativen Achsen-Vergleiche (G5-Audit, MESS-MINOR-7).

Fortsetzung nächste Seite

Tabelle A.10 – Fortsetzung

#	Vorbehalt	Status / Konsequenz
16	Entwurfs-Etiketten = Namenskonvention, kein Mess-Einfluss	Einzelne Pattern-Etiketten im Code/Doku sind Benennungs-/Entwurfsvorbehalte ohne Mess-Wirkung: „hybrider Visitor“ (real ein Memento, kein <code>accept()</code> /Host-Besuch), sowie Interpreter-/Template-/Decorator-Etiketten und <code>reserve-if</code> <code>constexpr</code> -Hygiene. Reine Naming-Konvention → als Vorbehalt dokumentiert, kein Einfluss auf Messwerte (G5-Audit, PATTERN-MINOR-1..7).

Zeile 1 benennt die Lage der Kernmetrik Cache-Misses: L1D-, Last-Level- und dTLB-Misses nur mit gesetztem PMC-Schalter; L2-Demand-Misses und Fremd-CCX-Fills modellgebunden über den RAW-Event-Katalog — für die AMD-Mikroarchitektur Zen 5 (CUID-Familie 26) durch Messung gegengeprüft (`PERF_TYPE_RAW 0x964` und `0x1443`) [Lin25], für Modelle ohne Katalog-Eintrag n/a (alle Intel-Modelle); Energie best-effort über RAPL [DGH⁺10]. Ein Neuaufsatz der Tabelle mit dreiwertigem Status je Zeile und eine Überarbeitung der Begriffe ihrer Zeilen 4 und 10 sind im Generator nicht umgesetzt.

B Code-Struktur

Dieser Anhang dokumentiert die Quellcode-Struktur der vier Repositorien aus Abschnitt 4.1 nachprüfbar auf Verzeichnis-Ebene (zwei bis drei Ebenen tief). Maßgeblich ist je Repository der Zweig `development`: für die beiden Code-Repositories in dem Commit, den das Super-Repository als Submodul-Zeiger (Gitlink¹) führt, für das Super-Repository sein eigener Stand und für das Manuskript-Repository der Commit, aus dem die CI das PDF baut: `comdare-cache-engine eb69abc1`, `comdare-prt-art b539d6ee`, `probst-Diplomarbeit-cache-engine d989e008` und `20260931-overleaf-diplomarbeit d32cc492`. Build-Artefakte (`build*`), IDE-Verzeichnisse und LaTeX-Bauartefakte sind ausgeblendet; der vendorte Fremdcode unter `ext/` und die Vorspann-Unterlagen der Arbeit erscheinen als Sammel-Einträge. Alle genannten Pfade existieren im genannten Stand; Pfadangaben sind relativ zur jeweiligen Repository-Wurzel. Die Lizenz-Basis jedes Repositoriums (`LICENSE`, `NOTICE`, `LICENSES/`, `REUSE.toml`²) ist Teil der Struktur; die Lizenzaussage der Arbeit selbst trifft der Vorspann.

comdare-cache-engine — Bausteine-Bibliothek, Planer und Builder

Das Repository folgt dem Pitchfork-Layout³: `apps/` enthält die ausführbaren Programme, `libs/` die Bibliotheken, `libs/common` den querschnittlichen Code und `libs/traeger` die Aufteilung der vier Träger-Stufen; der vendorte Fremdcode liegt gesammelt unter `ext/` und wird hier nicht aufgefächert. Dem CMake-Bau ist ein GNU-Bauweg vorgelagert: `configure.sh` und ein statisches Makefile mit den GNU-Standardzielen⁴ reichen an das bauende CMake-Skript weiter.

Die Achsen liegen in drei Realms (Achsen-Heimaten; Anhang C) je Kategorie: `organ_axes/` (22 Verzeichnisse: die 18 Kompositions-Haupt-Achsen, `organ_meta_meta/` sowie `cacheline/`, `simd/` und `telemetry_axis/`), `system_axes/` (`target_isa`, `operating_system` und `external_utils` samt ihren Unter-Achsen sowie `compiler`, `scheduling` und `extension_hardware`; Unter-Achsen u.a. `optimization_level`, `compiler_atomic` und `simd`) und `mess_axes/` (Mess-Tooling-Registry der drei Mess-Ebenen `wallclock`, `macro` und `micro`). Jeder Realm besitzt eine generierte Registry-XML als maschinenlesbares Abbild ihres Bestands: `algorithm_profiles/cache_engine_axis_registry.xml`, `include/`

¹Ein Submodul ist ein in ein übergeordnetes Repository eingebettetes Git-Repository; `.gitmodules` deklariert je Submodul `path` und `url`, optional `branch` und `update`. Der Gitlink ist der im übergeordneten Repository verzeichnete Commit des Submoduls [Git26].

²REUSE ist eine Spezifikation der Free Software Foundation Europe für maschinenlesbare Lizenz- und Urheberangaben: Die Lizenztexte liegen unter `LICENSES/` mit dem SPDX-Bezeichner als Dateiname, und `REUSE.toml` ordnet Dateien ihren Lizenzen zu [Fre24].

³Konvention für die Verzeichnisstruktur nativer C/C++-Projekte (Pike, *cxx-pfIR1*; Spezifikation im Repository `vector-of-bool/pitchfork`): `apps/` für Programme, `libs/` für Bibliotheken, daneben `tools/`, `tests/`, `docs/` und `external/` als benannte Wurzelverzeichnisse [Pik18].

⁴`all`, `install`, `check`, `installcheck`, `uninstall`, `clean`, `distclean`, `mostlyclean` und `maintainer-clean` nach den GNU Coding Standards, Abschnitt *Standard Targets for Users* [Fre26]; das Test-Ziel heißt dort `check`, nicht `test`.

```

| | |-- mess_axes/      Mess-Realm (Mess-Tooling-Registry
| | |                  wallclock/macro/micro)
| | |-- mess/          Mess-/Steuer-Naht (MessVisitor, Genus-Kaskade,
| | |                  Steuer-Docks Planer -> CEB)
| | |-- hybrid/        Hybrid-Tier-Stufe (Dock-Vertraege, Dock-Array,
| | |                  Dock-Factory, XML-Parser, Modul-ABI v1,
| | |                  Stempel-Kette, Binary-Proxy, Heuristik-Adapter)
| | |-- topics/, anatomy/, compositions/, profile_facade/
| | |                  Achsen-Dach (AxisKind), Anatomie-Kern,
| | |                  Kompositions- und Katalog-Schicht;
| | |                  profile_facade/planner/ = Planer-Substanz
| | |                  (ExperimentPlanDirector, Simulation, Version,
| | |                  Legende)
| | |-- execution_engine/ ExecutionEngine-Wurzel ueber AnatomyBase
| | |                  (Mess-Schicht)
| | |-- builder/        codegen/, permutation_loop/, module_loader/,
| | |                  experiment_driver/ (ExperimentDriver,
| | |                  Phase 1-7), experiment_tree/ (Achsen-Pfad-
| | |                  Serialisierung, Genus-Bindung, CEB-Generator),
| | |                  build_orchestrator/, pruef_dock/, bestandslog/,
| | |                  lager_ablage/, measure_storage/, curve_fit/,
| | |                  overlay_source_set.hpp (Overlay-Quellmenge)
| | |                  u. a.
| | |-- heuristik/, subsystems/, concurrency_manager/, reclamation/,
| | |                  harness/, anatomy_drive/, src/, virus/
| | |                  Kurven/Spline/Break-Even, zwoelf Subsystem-
| | |                  Engines (c01..c12) + Plattform-Profiler,
| | |                  Nebenlaeufigkeits-Manager, RCU-Reclamation,
| | |                  Mess-Harness, Antriebe, SHA-Kerne,
| | |                  Graph-Algorithmen
| | |-- include/cache_engine/abi/ ABI-Header (stempel_basis.hpp,
| | |                  baustein_variants.hpp, resolve_baustein.hpp,
| | |                  module_abi_v1.hpp, anatomy_version_stamp.hpp,
| | |                  anatomy_fingerprint.hpp,
| | |                  anatomy_stamp_entries.hpp u. a.)
| | |-- include/cache_engine/measurement/ Realm-Wurzeln + Registries
| | |                  (system_axis.hpp, measurement_*_registry.hpp,
| | |                  system_axis_registry.xml,
| | |                  measurement_axis_registry.xml,
| | |                  ram_frequency_reading.hpp, spd_ddr5_parser.hpp,
| | |                  ram_probe_chain.hpp, hardware_probe_factory.hpp)
| | |-- include/cache_engine/lager/, naming/
| | |                  Lager-Schluessel-Schema, Begriffs-Alias-Registry
| | |-- include/cache_engine/{api, concepts, allocators, platform,
| | |                  platform_probe, fingerprint, indexes, hbm}/
| | |                  uebrige oeffentliche Header (Sammel-Eintrag)
| | |-- algorithm_profiles/ sota/ (33 Profil-Dateien *.profile.xml +
| | |                  sota_h2_scores.xml), cache_engine_axis_registry.xml
| | |                  (generiert), paper_experiments/, allocators/,
| | |                  load_profiles/, thesis_profiles/,
| | |                  permutation_axes.xml
| | |-- traeger/        Traeger-Stufen planner/ -> ceb/ -> tier/ -> hybrid/

```

```

| | (Bau-Reihenfolge; CMake-Ziele;
| | Substanz in libs/cache_engine/)
| |-- common/ Querschnitt: config/, measurement/, platform/,
| | serialization/ (xml_config_parser/), succinct/
| |-- execution_engine/ Ergebnis-Aggregation (result_aggregator,
| | experiment_demo)
| |-- search_engine/ deklariertes Skelett: node/, page/, traversal/,
| | operations/, memory_layout/, value_handle/ u. a.
| | (nur CMake-Eintraege, keine Quelldateien)
| '-- test_infra/ benchmark_suite/, test_data/, workload_generator/
|-- ext/ vendorte Fremd-Repositorien der A-/P-Serie nach allocator/,
| prefetch/, queuing/, traversal/ gegliedert; daneben io/
| (liburing, libxlsxwriter, zlib) und A05-jemalloc
| (Sammel-Eintrag)
|-- tests/ unit/, integration/, generic_module_tests/,
| module_specific_tests/, fixtures/,
| pruefling_fixture/, deprecated/ (Archiv geparkter
| Tests)
|-- tools/ Registry-Generatoren axis_registry_gen/,
| system_axis_registry_gen/, measurement_axis_registry_gen/;
| axis_version_lock/ (Versions-Lock); overlay_source_hash_gen/;
| vor_push_gate/; abi_stability_test/, gen_golden_fullpilot/,
| best_binary_selector/, p27_bundle_finder/, ycsb_cli/,
| mess_report/, latex_anhang/, latex_toolchain/,
| compiler_provisioning/, prerequisites/, gitlab_ci_zih_push/,
| socks5_zih_delivery/
|-- benchmarks/, scripts/ Mikro-/Plattform-/YCSB-Benchmarks; CI-Pruefungen,
| Lint- und Lande-Gate-Skripte (Shell)
|-- modules/, prerequisites/, *.py nur README bzw. vier Werkbank-Hilfsskripte
| (Python, ausserhalb der Buildchain)
'-- docs/ Architektur-, Plan-, Status-, Ledger-, Audit-,
Lizenz- und Arbeitsdokumentation

```

Komponente	Pfad	Zweck
CacheEngineBuilder	apps/cache_engine_builder/	Builder-Executable (Konfiguration zu Permutations-Modulen)
ExperimentDriver	libs/cache_engine/builder/ experiment_driver/	Phase-1-bis-7-Pipeline (host-seitig): phase1_ enumerate bis phase7_ export, zwei Opt-in-Schritte
Codegenerierung	libs/cache_engine/builder/codegen/	generate_module_ from_profile samt Templates
Permutations- Schleife	libs/cache_engine/builder/ permutation_loop/	Aufzählung der Achsen-Permutationen
Modul-Loader	libs/cache_engine/builder/ module_loader/	Laden der erzeugten Module

Komponente	Pfad	Zweck
ABI-Header	libs/cache_engine/include/ cache_engine/abi/	u. a. stempel_basis.hpp (CRTP-Vertrag aller Stempel-Träger), baustein_ variants.hpp, resolve_baustein.hpp, anatomy_ fingerprint.hpp, anatomy_stamp_ entries.hpp
XML-Config-Parser	libs/common/serialization/ xml_config_parser/	Parser der Profil- und Experiment-XMLs
Achsen-Realms	libs/cache_engine/{organ_axes, system_axes,mess_axes}/	je Kategorie ein Realm; organ_axes/ je Kompositions-Haupt-Achse ein Unterverzeichnis (18) sowie organ_meta_meta/ 33 Profil-Dateien (* .profile.xml): 30 Vollprofile eigenständiger Suchentwürfe (Abschnitt 3.2) und drei abstrakte Profile olc, louds und vampir, dazu sota_h2_scores.xml
Adapter A-/P-Serie	adapters/	ABI-Adapter über dem ext/-Fremdcode (10 A-, 12 P-Einträge)
Planer	apps/experiment_planner/	Planer-Rolle als eigene Binary (comdare-experiment- planner); Subkommando-CLI mit u. a. validate, plan, simulate, check-size, status, version, help
Plan-Director	libs/cache_engine/profile_facade/ planner/	deterministischer Director-Walk (experiment_plan_ director.hpp), Planungs-Simulation (planner_ simulation.hpp), Planer-Version und Fingerprint (planner_version.hpp)

Komponente	Pfad	Zweck
Träger-Stufen	libs/traeger/	Stufenkette planner, ceb, tier, hybrid (in dieser Bau-Reihenfolge; in der Verarbeitungskette ist der Hybrid der optionale Einschub zwischen CEB-Prüf-Dock und Tier) als CMake-Ziele; die Substanz liegt in libs/
Achsen-Registries	libs/cache_engine/ algorithm_profiles/ cache_engine_axis_registry.xml, libs/cache_engine/include/ cache_engine/measurement/{system, measurement}_axis_registry.xml	generierte Abbilder der drei Realms (tools/ *_registry_gen)
Versions-Lock	tools/axis_version_lock/	axis_version.lock über den Overlay-Schnitt (im genannten Stand 719 Records), geprüft vom CI-Gate contract: axis-version-lock
Overlay-Quellmenge	libs/cache_engine/builder/ overlay_source_set.hpp, tools/ overlay_source_hash_gen/	Dateimenge und Hash des Fingerprint-Glieds [7]
Hybrid-Stufe	libs/cache_engine/hybrid/	Dock-Verträge, Dock-Array, Dock-Factory, XML-Parser der <hybrid_tier>-Sektion, Modul-ABI v1, Stempel-Kette, Binary-Proxy, Heuristik-Adapter; Router und Eviction nicht implementiert
Mess-/Steuer-Naht	libs/cache_engine/mess/	MessVisitor-Naht (mess_naht.hpp), Genus-Kaskade (genus_kaskade.hpp), Steuer-Docks vom Planer zur CEB (steuer_dock.hpp)
Reproduktionsweg	configure.sh, Makefile	GNU-Bauweg vor CMake: configure, make, make check, make install; Makefile statisch mit den GNU-Standardzielen, reicht an CMake weiter

Komponente	Pfad	Zweck
Lizenz-Basis	LICENSE, NOTICE, LICENSES/, REUSE.toml	Comdare Research License 1.0 (SPDX LicenseRef-Comdare-Research-1.0), Change Date 2031-08-10, danach Apache-2.0; REUSE-Zuordnung je Fremdpaket

comdare-prt-art — Prüfling

Der Prüfling ist als Header-Bibliothek⁵ unter `prt_art/include/prt_art/` organisiert; jeder Baustein liegt in einem eigenen thematischen Unterverzeichnis (14), `prt_art/src/` ist ein leeres Implementierungsverzeichnis (header-only; der gesamte Bibliotheks-Code liegt unter `include/`). Die Cache Engine lädt ihn als Plugin: `comdare_pruefling.cmake` registriert den Code-Weg über `COMDARE_CE_PRUEFLINGE`, die generierte `prt_art_axis_registry.xml` ist der Registry-Weg für den Planer (`COMDARE_PRT_ART_DIR`); eine Gegenprüfung im Prüflings-Kontrakt der Cache Engine meldet es, wenn nur einer der beiden Wege gesetzt ist, und bricht die Konfiguration ab, wenn beide auf verschiedene Orte zeigen (Abschnitt 4.2). Im Stempel führt der Prüfling seine Achsen unter eigenem Namensraum (Präfix `prt-art.`).

```
comdare-prt-art/                                Zweig development @ b539d6ee
|-- CMakeLists.txt, comdare_pruefling.cmake      Build-Einstieg (CMake) + Plugin-
|                                                  Registrierungs-Snippet fuer die ce
|-- LICENSE, NOTICE, LICENSES/, REUSE.toml      Lizenz-Basis (Comdare Research
|                                                  License 1.0)
|-- README.md, CITATION.cff, CONTRIBUTING.md, SECURITY.md, CODE_OF_CONDUCT.md,
| CHANGELOG.md, PROJECT_LAYER_MAP.md, CMakePresets.json  (Sammel-Eintrag)
|-- prt_art/
|   |-- include/prt_art/      Bausteine des Prueflings (Header, 14 Verzeichnisse)
|   |   |-- identity/        prt_art_search_engine.hpp (PrtArtSearchEngine),
|   |   |                    prt_art_execution_engine_adapter.hpp,
|   |   |                    prt_art_pruefling_factory.hpp,
|   |   |                    prt_art_identity.hpp, status.hpp
|   |   |-- allocator/       pool_descriptor.hpp, pool_router.hpp,
|   |   |                    pool_set.hpp
|   |   |-- concurrency/     olc_with_reserved_blocks.hpp
|   |   |-- prefetch/        path_oriented_prefetch.hpp,
|   |   |                    redirect_prefetch.hpp, distance_estimator.hpp
|   |   |-- memory_layout/   multi_level_layout.hpp u. a.
|   |   |-- measurement/     density_tracker.hpp, hypothesis_metrics.hpp
|   |   |-- telemetry/       leaf_only_counter.hpp
|   |   |-- slots/           Slot-Wrapper der vier Achsen-Beitraege
|   |   |                    (axis_01_page_type, axis_07_prefetch,
```

⁵Header-only: Bibliothek, deren Definitionen vollständig in Header-Dateien liegen und beim Einbinden übersetzt werden; eine separat übersetzte Bibliotheksdatei gibt es nicht.

```

| | | axis_11_telemetry, axis_14_value_handle)
| | | + Kompositions-Demo
| | | '-- ... nodes/, default_lookup/, value_handle/,
| | | value_buffer/, internal_search/, serialization/
| |-- legacy_reimpl/ 14 Re-Implementierungen der Arbeiten P11-P27
| | (ohne P15, P20, P25; P11-CSS-tree ...
| | P27-Zhang-ASPLOS-Hierarchical)
| |-- algorithm_profiles/ prtart_pruefling.profile.xml,
| | permutation_axes_extension.xml,
| | prt_art_axis_registry.xml (generiert von
| | registry_gen/, eigener Namensraum engine=prt_art)
| |-- codegen/ + permutations_codegen/ Codegen-Vorlagen des Prueflings
| |-- registry_gen/ Registry-Generator + Roundtrip-Pruefung
| | (registry_roundtrip.cmake)
| |-- src/ leeres Implementierungsverzeichnis (header-only)
| |-- tests/unit/ modulnahe Tests
|-- tests/unit/ repositoriumsweite Unit-Tests
|-- cmake/ Build-Hilfsdateien
'-- docs/ architektur/, ledger-sections/ (repo-lokales
Ledger), sessions/

```

Komponente	Pfad	Zweck
PrtArtSearchEngine	prt_art/include/prt_art/identity/ prt_art_search_engine.hpp	hybride Engine des Prüflings: Vector-API bei einem, Map-API bei zwei, Map-Tuple-API bei mehr als zwei Parametern
ExecutionEngine- Adapter	prt_art/include/prt_art/identity/ prt_art_execution_engine_ adapter.hpp	ABI-Anbindung an die Mess-Infrastruktur
Pool-Allokator	prt_art/include/prt_art/allocator/	Deskriptoren der sieben Pools: vier Seiten-Pools A–D, ein Rest-Pool R, zwei Wert-Pools (4+1+2)
OLC	prt_art/include/prt_art/ concurrency/	OLC mit reservierten Blöcken
Prefetch	prt_art/include/prt_art/prefetch/	pfadorientiertes Prefetch, Redirect-Prefetch
MultiLevel-Layout	prt_art/include/prt_art/ memory_layout/	multi_level_ layout.hpp u. a.
DensityTracker, H1–H3	prt_art/include/prt_art/ measurement/	density_tracker.hpp, hypothesis_ metrics.hpp
legacy_reimpl	prt_art/legacy_reimpl/	14 Vergleichs-Re- Implementierungen (P11–P27, ohne P15, P20, P25)
Prüflings-Profil	prt_art/algorithm_profiles/	Profil- und Achsen-Erweiterungs-XML

Komponente	Pfad	Zweck
Registry-Abzug	prt_art/algorithm_profiles/ prt_art_axis_registry.xml, prt_art/ registry_gen/	generierte Achsen-Registry des Prüflings (engine=prt_art) mit Roundtrip-Prüfung; liegt als Fixture auch in der Cache Engine (tests/unit/ thesis_tiere/)
Slot-Beitrag	prt_art/include/prt_art/slots/	vier Slot-Wrapper und Kompositions-Demo (Slot-Merge in die Achsen 01, 07, 11, 14)
Plugin-Einbindung	comdare_prueflying.cmake	Registrierungs-Snippet für den Plugin-Controller der Cache Engine (COMDARE_CE_ PRUEFLINGE; Kontrakt cmake/prueflying_ kontrakt.cmake der Cache Engine)
Repo-Ledger	docs/ledger-sections/	repo-lokales Architektur- und Offene-Punkte-Ledger (Vier-Ledger-Struktur)
Lizenz-Basis	LICENSE, NOTICE, LICENSES/, REUSE.toml	Comdare Research License 1.0 (SPDX LicenseRef- Comdare- Research-1.0)

probst-Diplomarbeit-cache-engine — Super-Repository

Das Super-Repository bündelt Mess-Treiber, Experiment-Konfigurationen, die neunstufige Auswertungs-Pipeline (01 bis 09), CI-Prüfungen und die Einbindung der drei anderen Repositorien als Submodule [Git26]. Unter `Code/external/` liegen drei Einträge: die beiden Code-Repositorien und das Manuskript-Repository als statischer Fundort der aus der Messung erzeugten LaTeX-Anlage neben dem übrigen Quellcode, der auch den Betrieb ohne Netz abdeckt. Dasselbe Manuskript-Repository ist zusätzlich als Baupfad `thesis/diplomarbeit` eingebunden, in dem die CI das PDF baut; `.gitmodules` führt damit vier Submodule.

[illegible]

```

|-- README.md, MANUAL_RUN.md, CITATION.cff, CONTRIBUTING.md, SECURITY.md,
| CODE_OF_CONDUCT.md, CHANGELOG.md, PROJECT_LAYER_MAP.md    Projekt-Dokumente
|-- Code/
| |-- 01_sample_data_generator/    Erzeugung von Beispieldaten
| |-- 02_messung_driver/          Mess-Treiber (main.cpp,
| |                               v32_orchestrator.hpp, plugin_loader.hpp,
| |                               measurement_writer.hpp, ...)
| |-- 03_binary_to_csv/          Auswertungs-Stufe 1: binaere Messdaten
| |                               -> CSV
| |-- 04_csv_to_latex/           Auswertungs-Stufe 2: CSV -> LaTeX-Tabellen
| |-- 05_diagram_generator/      Auswertungs-Stufe 3: Diagramm-Erzeugung
| |                               (TikZ)
| |-- 06_latex_to_pdf/           Manuskript-Build (build_thesis.sh/.bat)
| |-- 07_tier_binary_report/      Bericht ueber die Tier-Mess-Binaries
| |-- 08_appendix_generator/      In-Process-Generator des Mess-Anhangs (linkt
| |                               csv_to_latex und diagram_generator direkt)
| |-- 09_tex_formatter/          satz-neutraler LaTeX-Quelltext-Formatierer
| |-- common/                   gemeinsamer Perzentil-Kanon
| |                               (percentile_canon.hpp)
| |-- ci_wachen/                 CI-Pruefungen in C++ (CI-Invarianten,
| |                               YAML-Scanner, Gitlink-Paritaet,
| |                               Lizenz-Konsistenz, Mutationslauf,
| |                               XML-Wohlgeformtheit, WIDE-Aggregat)
| |-- experiment_config/         messreihen.xml (Messreihen-Katalog:
| |                               A_defined, A_full, B_CacheEngine_Permis,
| |                               C_Merge_Alt_Neu), thesis_profiles/
| |                               (fl_durchstich), sample_data/
| |-- test_data_xml/             XML-Schemata experiment_schema.xsd und
| |                               messreihe_v32_schema.xsd, golden-XML,
| |                               Testdaten-XML
| |-- external/                  Submodule: comdare-cache-engine,
| |                               comdare-prt-art,
| |                               20260931-overleaf-diplomarbeit (statischer
| |                               Fundort)
| |-- tests/, cmake/             repoweite Tests, Build-Hilfsdateien
| `-- CMakeLists.txt, CMakePresets.json, USAGE.md, MANUAL_RUN.md, README.md
|-- thesis/diplomarbeit/         Manuskript-Repositorium als Submodul
| |                               (Baupfad; Struktur im eigenen Abschnitt);
| |                               daneben ZIHLatexVorlage/
| |                               (Dokumentklassen-Vorlage)
|-- ci/, scripts/                CI-Pruefungen (Shell) und Hygiene-Skripte
| |                               (Diff-/ASCII-Pruefung, Worktree-Pruefung,
| |                               Testdaten-Beschaffung)
|-- docs/                        Ledger (Vollfassung und dichte Fassung),
| |                               Architektur- und Plan-Dokumente, Termine,
| |                               Glossar, Mess-Planung mit Erstbelegen
| |                               (docs/architektur/measurement/),
| |                               Arbeitsdokumentation
|-- Forschungsarbeiten/          Literatur-Sammlung je Achse (Sammel-Eintrag)
|-- measurement/                 thesis_compiles/: persistierte PDF-Kompilate
| |                               des CI-Rueckschriebs
|-- <Vorspann-Unterlagen>        Exposés, Skizzen, Anmeldeunterlagen und

```

Vorarbeiten der Arbeit (Sammel-Eintrag)

Komponente	Pfad	Zweck
messung_driver	Code/02_messung_driver/	Mess-Treiber: lädt Permutations-Module, orchestriert die Messreihen
Experiment-Konfigurationen	Code/experiment_config/	messreihen.xml (Messreihen-Katalog des Treibers: A_defined, A_full, B_CacheEngine_Perm, C_Merge_Alt_Neu), thesis_profiles/ (Profil des ersten durchgehenden Laufs der Kette), sample_data/
binary_to_csv	Code/03_binary_to_csv/	Auswertungs-Pipeline, Stufe 1
csv_to_latex	Code/04_csv_to_latex/	Auswertungs-Pipeline, Stufe 2, mit gemeinsamem Perzentil-Kanon (Code/common/)
diagram_generator	Code/05_diagram_generator/	Diagramm-Erzeugung aus CSV-Daten
latex_to_pdf	Code/06_latex_to_pdf/	Manuskript-Build-Skripte
tier_binary_report	Code/07_tier_binary_report/	Bericht über die Tier-Mess-Binaries
appendix_generator	Code/08_appendix_generator/	Auswertungs-Stufe 4: In-Process-Erzeugung des Mess-Anhangs (je Sprache Kern- und Darstellungs-.tex aus einer WIDE-Matrix)
tex_formatter	Code/09_tex_formatter/	satz-neutraler LaTeX-Quelltext-Formatierer
XML-Schemata	Code/test_data_xml/	experiment_schema.xsd (Experiment-Profil), messreihe_v32_schema.xsd (Messreihe), golden-XML und Testdaten-XML

Komponente	Pfad	Zweck
CI-Prüfungen	Code/ci_wachen/, ci/, scripts/	Prüfungen in C++ (Gitlink-Parität, Lizenz-Konsistenz, CI-Invarianten) und Shell (Anhang-Vorwärts-Kanal, Frische-, Bestandslog-, Diff-/ASCII-Prüfung)
Submodule	Code/external/	Einbindung der beiden Code-Repositories und des Manuskript-Repositories (statischer Fundort); zweiter Zeiger <code>thesis/</code> <code>diplomarbeit</code> als Baupfad
Submodul- Deklaration	<code>.gitmodules</code>	vier Submodule; Baupfad <code>thesis/diplomarbeit</code> mit <code>branch</code> und <code>update</code> , statischer Fundort bewusst ohne
Manuskript	<code>thesis/diplomarbeit/</code>	Manuskript-Repository als Submodul (Baupfad der PDF-CI)
Mess-Rückschrieb	<code>measurement/thesis_compiles/</code> , <code>docs/</code> <code>architektur/measurement/</code>	persistierte PDF-Kompilate des CI-Rückschriebs; Mess-Planung mit den Erstbelegen der Rohdaten
Reproduktionsweg	<code>configure.sh</code> , <code>Makefile</code>	GNU-Bauweg vor CMake (wie in der Cache Engine)
Lizenz-Basis	<code>LICENSE</code> , <code>NOTICE</code> , <code>LICENSES/</code> , <code>REUSE.toml</code>	Apache-2.0 für den Eigencode; Submodule und Fremdkomponenten je eigene Lizenz (21 Lizenztexte unter <code>LICENSES/</code>)

20260931-overleaf-diplomarbeit — Manuskript-Repository

Das Manuskript-Repository enthält die LaTeX-Quellen beider Sprachfassungen (Schalter `\thesislang` in `diplomarbeit.tex`), die Generator-Ausgabe der Messung unter `anhang/{de,en}/tabellen/` und eine eigene CI mit den Jobs `lint:secrets`, `lint:latex` und `thesis:pdf`. Die Mess-CI des Super-Repositories legt die Generator-Ausgabe per Commit in diesem Repository ab und stößt den PDF-Bau an; dieser Rückschreib-Kanal ist der Grund, warum das Manuskript ein eigenes, versioniertes Repository ist (Abschnitt 4.1). Im Super-Repository ist es zweifach eingebunden: als Baupfad `thesis/diplomarbeit` und als statischer Fundort `Code/external/20260931-overleaf-diplomarbeit`. Das Aufgabenblatt liegt als eigenes Kapitel unter `aufgabenstellung/`; die Lizenz-Basis ist CC BY 4.0 (`LICENSES/CC-BY-4.0.txt`) [Cre13],

die Lizenzaussage steht im Vorspann.

```

20260931-overleaf-diplomarbeit/      Zweig development @ d32cc492
|-- diplomarbeit.tex                 Rahmendokument: Sprachschalter, Vorspann,
|                                   Lizenzabsatz, Einbindung von Kapiteln und
|                                   Anhaengen
|-- aufgabenstellung/               de.tex, en.tex (offizielles Aufgabenblatt
|                                   als Kapitel)
|-- kapitel/{de,en}/                sechs eingebundene Kapitel 01_einleitung ..
|                                   06_fazit sowie nicht eingebundene
|                                   Quelldateien
|-- anhang/{de,en}/                 Anhaenge A .. F
|   |-- tabellen/                   Generator-Ausgabe der Messung (*.tex, u. a.
|                                   le_limitierung.tex)
|-- config/                          language.tex (Sprachumschaltung)
|-- literatur.bib                    Literaturdatenbank (BibTeX)
|-- zihpub.cls, alphadin.bst, plaindin.bst, zih_logo_de_sw.{eps,pdf}
|                                   Dokumentklasse, Bibliographie-Stile, Logo
|-- Makefile, build.ps1, build_all.ps1
|                                   lokale Bau-Einstiege (pdflatex/bibtex;
|                                   PowerShell)
|-- .gitlab-ci.yml                   CI: lint:secrets, lint:latex, thesis:pdf
|-- LICENSE, NOTICE, LICENSES/, REUSE.toml  Lizenz-Basis (CC BY 4.0)
|-- docs/, sessions/, tools/        repo-lokales Ledger, Quellhinweise,
|                                   Arbeitsdokumentation, TeX-Formatierer
'-- <PDF-Fassung>                   gesicherte PDF-Fassung der Arbeit
                                   (Sammel-Zeile)

```

Komponente	Pfad	Zweck
Rahmendokument	diplomarbeit.tex	Vorspann, Lizenzabsatz, \thesislang-Schalter, Include-Liste der Kapitel und Anhänge
Kapitel	kapitel/de/ (kapitel/en/)	sechs eingebundene Kapitel; die englische Fassung folgt der deutschen als Übersetzung
Anhänge	anhang/de/ (anhang/en/)	A Messwerte, B Code-Struktur, C Glossar, D Bausteinmatrix, E Architekturentscheidungen, F Vergleichs-Schnittstellen
Generator-Ausgabe	anhang/{de,en}/tabellen/	von 04_csv_to_latex, 05_diagram_generator und 08_appendix_generator erzeugte .tex (Tabellen, Diagramme, Limitierungen); Ort der Messwerte (Anhang A)
Aufgabenblatt	aufgabenstellung/	de.tex, en.tex

Komponente	Pfad	Zweck
Literatur	<code>literatur.bib</code>	BibTeX-Datenbank der Arbeit
Klasse und Stile	<code>zihpub.cls</code> , <code>alphadin.bst</code> , <code>plaindin.bst</code>	Dokumentklasse und Bibliographie-Stile
CI	<code>.gitlab-ci.yml</code>	<code>lint:secrets</code> , <code>lint:latex</code> , <code>thesis:pdf</code> (DE und EN mit Warnungs-Gates)
Lizenz-Basis	<code>LICENSE</code> , <code>NOTICE</code> , <code>LICENSES/</code> , <code>REUSE.toml</code>	CC BY 4.0 (SPDX CC-BY-4.0), Copyright beim Autor
Repo-Ledger	<code>docs/ledger-sections/</code>	repo-lokales Ledger (Vier-Ledger-Struktur)

C Glossar

Dieses Glossar fasst die in der Arbeit verwendeten Abkürzungen und zentralen Begriffe zusammen. Jedes Fachbegriff-Lemma nennt zuerst den englischen Musterbegriff, dann die Definition und zuletzt die in dieser Arbeit gleichbedeutend gebrauchten Aliase; Registry- und Code-Bezeichner stehen in Schreibmaschinenschrift. Die Verweise zeigen auf den Abschnitt, der den Begriff einführt.

ABI Application Binary Interface — die binär-stabile Schnittstelle, über die der Builder die Permutations-Module (Lebewesen) lädt.

Abschaltungsstufe (*instrumentation shut-off level*) Stufung, in der die Messeinrichtung einer Tier-Binary zurückgenommen wird: Stufe 1 schaltet in der Makro- und der Mikro-Ebene die Erhebung der Achsen-Parameter ab, sodass die Wall-Clock-Messung für `measure` und `compare` bestehen bleibt; Stufe 2 (permutativ, `release`) entfernt auch die Wall-Clock-Messung und mit ihr die Mess-Flächen und -Interfaces aus dem Kompilat. Umsetzungsstand: Der Code enthält die Mess-Gates G2 und G3, deren Zustand ein Fingerprint-Glied ist, und den Release-Modus ohne Instrumentierung; die zweistufige Abschaltung als Permutations-Größe ist vorgesehen, aber nicht implementiert (Abbildung 4.6, Abschnitt 4.5).

Achse (*axis*) Eine orthogonale Teilentscheidung („Organ“) eines Suchalgorithmus. Das Framework ordnet seine Achsen drei Realms zu: achtzehn Organ-Haupt-Achsen (Kompositions-Achsen in fester Slot-Reihenfolge T0–T17, Registry-Etikett T00–T17) und eine optionale Organ-Meta-Meta-Achse `disk_io`; drei System-Haupt-Achsen (`target_isa`, `operating_system`, `external_utils`) mit ihrem Komplex-Wrapper; und den Mess-Realm mit der Mess-Tooling-Haupt-Achse (vgl. Abschnitt 3.4.1). Jede Achse ist Haupt-, Unter- oder Meta-Meta-Achse (siehe die Lemmata); in die `binary_id` gehen ausschließlich die achtzehn Organ-Haupt-Achsen ein.

Achsen-Erfolgs-Parameter (*axis success parameter*) Die je Achsen-Interface erhobenen Kenngrößen, an denen ein Interface-Aufruf von Anfang bis Ende gemessen wird; das Messgerät ist der Mess-Checkpoint `checkpoint_measure` (Mikro-Ebene), und ab der Makro-Ebene werden alle Parameter einschließlich der PMC-Zähler zusammengeführt (vgl. Abschnitt 3.4). Der Katalog der Parameter je Achse liegt nicht vor (Gegenstand künftiger Arbeit).

Adaptiv vs. dynamisch vs. messgetrieben Begriffsabgrenzung für die Anpassung des Algorithmus-Verhaltens. *Adaptiv*: Anpassung anhand laufzeit-beobachteter Datenmerkmale (z. B. adaptive Knotengrößen in ART). *Dynamisch*: im allgemeinen Sprachgebrauch jede zur Laufzeit getroffene Entscheidung; in dieser Arbeit enger die Laufzeit-Auswahl des fertig kompilierten Permutations-Moduls über die Binary-Identität `binary_id` (Modul-Ladung) — alle achtzehn Organ-Achsen sind je Binary zur Übersetzungszeit festgelegt; hinzu kommen laufzeit-variierebare Parameter dynamischer Unter-Achsen (*sub-axes*: Prefetch-Distanz, Stapelgröße, Inline-Schwelle,

Pool-Budget; vgl. Abschnitt 3.4), keine Laufzeit-Wahl einzelner Achsen-Strategien. *Messgetrieben* (*measurement-driven*): Auswahl der Konfiguration auf Basis empirisch erhobener Messreihen — das Leitmotiv dieser Arbeit; der zugehörige Auswahl-Mechanismus ist in einem ersten Inkrement implementiert (`best_binary_selector`: Ranking und Auslieferung der besten Permutation je Metrik aus den Mess-CSVs), die vollautomatische, lastprofilübergreifende Auswahl ist Gegenstand des Ausblicks (vgl. Abschnitt 6.3).

Alder Lake Intel-Mikroarchitektur mit heterogenen Performance- und Efficiency-Kernen; die zweite Messplattform dieser Arbeit (`prod2`, Intel Core i9-12900K) gehört ihr an. In der System-Registry ist sie die Rekombination `prod2_alder_lake` (CPU-Fabrikation GenuineIntel/6/151/2, RAM-Nennrate 4800 MT/s deklariert, CAS-Latenz nicht erhoben).

Anatomie (*anatomy*) Der *Körper* eines Lebewesens: die feste Komposition seiner achtzehn Achsen-Organen und vor allem deren *Verdrahtung* — die generalisierten Interfaces, über die ein Organ die Dienste der übrigen nutzt (etwa ein Container-Genus als Knoten-Substrat der Achse `node_type` oder als Index-Organisation). Kein zweites Modell neben dem Suchalgorithmus, sondern dessen Innenstruktur (vgl. Abschnitt 3.3.1).

Antwort-Status (*answer status*) Die je Forschungs-Haupt- und -Teilfrage im Fazit ausgewiesene Stufe der Beantwortung: *beantwortet* (ein Test oder eine Messung belegt die Antwort), *strukturell beantwortet* (der Apparat, der die Antwort liefert, ist implementiert und getestet, die Messung liegt nicht vor) oder *offen* (weder Struktur noch Messung liegen vor). Ohne Messwerte und konkrete Belege gilt eine Frage als nicht beantwortet, auch wenn ihre Struktur tragfähig ist (vgl. Abschnitt 6.1).

AoSoA Array of Structures of Arrays — Speicher-Layout, das Datensätze in Blöcke fester Breite zerlegt und innerhalb eines Blocks feldweise (SoA) ablegt; es verbindet die Cache-Line-Dichte des SoA-Layouts mit der Lokalität des AoS-Layouts. In dieser Arbeit eine Ausprägung der Organ-Achse `memory_layout`.

Arbeitsmodus (*work mode*) Die vier Modi der Ablauf-Kette, in dieser Reihenfolge: `build` (Bau der Tier-Binaries), `measure` (der deterministische Mess-Lauf), `compare` (Vergleich der Mess-Ebenen und Permutationen aus dem Messwertlager) und `release` (Auslieferung ohne Messfühler). Der Arbeitsmodus ist eine Unter-Achse des Mess-Realms (`work_mode`), keine Eigenschaft der Binary-Identität; das Modus-Token `compare` ist von dem gleichlautenden Alias der Wallclock-Ebene in der Mess-Konfiguration zu unterscheiden. Alias: Modus, Ablauf-Kette.

ART Adaptive Radix Tree [LKN13]; Referenzentwurf mit adaptiven Knotengrößen (Node4/16/48/256).

Autonome Heuristik-Profil-Auswertung (*autonomous profile-driven heuristic evaluation*) Der vorgesehene Mechanismus, der aus den Messreihen je Lastprofil automatisch die beste Achsen-Konfiguration ableitet und als wiederverwendbare Heuristik-Richtlinie ablegt (Ziel-Mechanismus: ML-Klassifikation von Lastprofil-/Achsen-Features auf Konfigurationen). Erste Bausteine sind implementiert — die automatische Best-Binary-Auswahl aus Messreihen (`best_binary_selector`) und die Extraktion/Ablage als XML-Lastprofil-Ergebnis —; die ML-Klassifikation selbst ist Ausblick (vgl. Abschnitt 6.3).

AVX, AVX-512 x86-SIMD-Erweiterungen (256- bzw. 512-Bit).

Bestand (*stock*) Eine der vier Ablage-Klassen des Lagers, übersetzungsstatisch im Schlüssel-Schema festgeschrieben: Bestand 1 die gebauten Tier-Binaries, geschlüsselt über ihren SHA-512-Fingerprint, die Mess-Zelle daneben geklammert; Bestand 2 die Messwerte, geschlüsselt über den Fingerprint der vermessenen Binary und die Hardware-Identität der messenden Maschine, die Plattform-Zelle daneben geklammert und nie in den Digest fusioniert; Bestand 3 die Synthese-Batches mit den synthetisierten Mess-Kurven als Dateien; Bestand 4 die Lösungen je Anwender-XML (vgl. Abschnitt 3.4.5).

binary_id Der Identitäts-Pfad einer Tier-Binary im Permutationsraum: die Belegung der achtzehn Organ-Haupt-Achsen in kanonischer Reihenfolge (achtzehn Segmente, das letzte `persistence_target`). System- und Mess-Achsen stehen nie in der `binary_id` (Registry-Attribut `binary_id` mit dem Wert `never`); sie wirken über Bau-Version, Stempel-Zeilen und CSV-Spalten.

built_stem Feld der Plan-Textform (Fassung v1.1), das je Bau-Schritt den tatsächlich erzeugten Datei-Stamm ausweist — erzeugt von derselben Funktion, die auch der Bau-Orchestrator beim Bau aufruft; Beleg für den *einen* Hauptkanal (vgl. Abschnitt 4.3.2).

CacheEngineBuilder (CEB) Das autonome Plattform-Ausmess-System der Kette und die zweite der vier Träger-Stufen; Wurzel des System-Realms. Der CEB empfängt vom Planer den freigegebenen System-Achsen-Raum, permutiert System- und Organ-Achsen zu Tier-Binaries, baut und stempelt sie je Plattform und führt die Sieben-Phasen-Pipeline über den `ExperimentDriver` aus. Sein Stempel enthält Mess- und System-Zeile, aber keine Organ-Zeile (die statische Sperre); sein SHA-512-Fingerprint ist Provenienz, kein Wiederverwendungs-Kriterium (vgl. Abschnitte 3.4.6 und 4.3.2).

CEB siehe *CacheEngineBuilder*.

checkpoint_measure Das zentrale Messinstrument des Systems: ein Messpunkt, der zu einem Zeitpunkt die Eingangsparameter und die Zeit erhebt. Auf der Wall-Clock-Ebene ist er das parameterleere Minimum; sind Makro- oder Mikro-Ebene aktiv, vollzieht er zusätzlich die Parameter-Klammer — Zeit und Beobachter sind im Checkpoint vereint, die Verantwortung ist je Mess-Ebene getrennt. Die Zeilen werden in der Mess-Arena abgelegt, die Verschachtelung führt die Stapel-Arena. Alias: Mess-Checkpoint.

CLU Cache-Line-Utilization — Anteil genutzter Bytes je geladener Cache-Line.

CPI, IPC Cycles per Instruction bzw. Instructions per Cycle.

CRTP Curiously Recurring Template Pattern — C++-Idiom für statischen Polymorphismus: Eine Klasse leitet von einer Klassenschablone ab, die sie selbst als Schablonen-Argument erhält, sodass die Basis zur Übersetzungszeit auf die Erbin zugreift [Cop95]. Im Framework die Bauform des einen Stempel-Vertrags aller Träger-Stufen (die Schablone `StempelBasis` mit der Erbin und der Träger-Stufe als Parametern) und der Achsen-Konzepte.

CSV-Baum (*CSV tree*) Die CSV-Form der Ergebnis-Mappe: kein einzelnes Kind-Dokument, sondern ein geordneter Baum aus CSV-Dateien — ein Gesamtordner je Mappe, darunter ein Ordner je Blatt, darin die CSV-Dateien der einzelnen Unter-Achsen-Fahrten —, immer aus der *xlsx*-Mappe erzeugt (*xlsx* nach *csv*, als Strategie derselben Factory) und als Darstellung ihr analog gespiegeltes Gegenstück; per XML wird die Mappe, der CSV-Baum oder beides am selben Ziel abgelegt. Umsetzungsstand: Die Naht schreibt die CSV-Projektion als eine flache Datei; die Baumform ist nicht implementiert (Abschnitt 5.2.2).

Dichte-Schwellen (*density thresholds*) Die drei festen Umschaltregeln des Prüflings PRT-ART zwischen seinen vier Seitendarstellungen nach Belegungsdichte, in der Reihenfolge Array_{256} (bis 25 %) $\rightarrow \text{Array}_{65535}$ (25 bis 50 %) $\rightarrow \text{Vector}\langle u8, u8 \rangle$ (50 bis 75 %) $\rightarrow \text{Vector}\langle u16, u16 \rangle$ (über 75 %); der Prüfling schaltet nach diesen festen Schwellen um; die plattform-kalibrierten Regeln liegen nicht vor, ihre Festlegung setzt die Messläufe voraus (Teilfrage FF3.a, Abschnitt 1.3; Abschnitt 3.5). Die Schwelle bei 50 % ist zugleich die Seitentyp-Grenze zwischen Punkt- und Kompaktseite (siehe *Punktseite*, *Kompaktseite*), keine weitere Umschaltregel.

Drei-Ebenen-Modell (*three-level model*) Die Schichtung der einen Architektur: *Gattung* (Ebene 1, das äußere Algorithmus-Interface — Map, Container, Graph, HeuristikAdapter), *Genus* (Ebene 2, Gattungs-Unterklasse mit festem Achsen-Satz — SearchAlgorithm, Set, Sequence, Adapter, View, FunctionInterfaceReroute) und *Organel/Achsen* (Ebene 3). Siehe Abschnitt 3.3.2.

dTLB Daten-Translation-Lookaside-Buffer; cacht Daten-Adressübersetzungen.

ECDF Empirische Verteilungsfunktion (*empirical cumulative distribution function*) — Treppenfunktion, die jedem Wert den Anteil der Beobachtungen zuordnet, die ihn nicht überschreiten [WG68]; im Mess-Anhang die Darstellung der Latenz-Verteilung über die Konfigurationen (bei einer einzigen Konfiguration eine einstufige Treppe).

Explizit kodierte Nicht-Erhebung (*explicitly coded non-observation*) Grundsatz der Mess-Kette: Ein nicht erhobener Wert ist ein eigener Zustand (NaN nach IEEE 754 bzw. ein Gültigkeits-Flag [IEE19]) und wird nie als Null oder Phantomwert geführt — weder im Schema noch in CSV, *xlsx*, Tabelle oder Diagramm; eine Messreihe ohne gültige Zeile erzeugt keine Ausgabe statt einer leeren. Der fehlende Wert bleibt damit als eigene Kategorie auswertbar [Gra09]. Alias: Grundsatz der ausgewiesenen Nichterhebung; im Code das Vokabular `honest-0/honest-empty` der Kommentare und Prüf-Dock-Meldungen, im Diagramm-Generator des Werkzeug-Repositories (`diagram_generator`) die Platzhalter-Routine `write_honest_empty_placeholder` (vgl. Abschnitt 3.4.1).

Eytzinger-Layout (*Eytzinger layout*) Anordnung eines sortierten Feldes in der Ebenen-Reihenfolge eines impliziten vollständigen Binärbaums (Kinder von Index i bei $2i$ und $2i + 1$), sodass die binäre Suche cache-line- und prefetch-freundlich verläuft [KM17]. In dieser Arbeit eine Ausprägung der Speicher-Layout-Achse.

Fingerprint (*fingerprint*) Der kryptografische Identitäts-Hash je Träger-Stufe: Der Planer trägt einen SHA-256 über Version, ISA und Betriebssystem (64 Hex-Zeichen); die Tier-Binary einen SHA-512 über elf Glieder in fester Ordnung (Format 6: Format-Kennung, Mess-, System- und Organ-

Zeile, Unter-Achsen-Werteset, Toolchain, Enabled-Mengen-Signatur der Bau-Achsen, Overlay-Quellmenge, Mess-Gates, Hybrid-Komposit, Bau-Versions-Basis; 128 Hex-Zeichen); der CEB einen SHA-512 als Provenienz. Der Fingerprint ist der Lager-Schlüssel des Bestands 1 und das Wiedererkennungskriterium einer Permutation.

First-Touch (*first-touch policy*) NUMA-Platzierungsregel des Betriebssystems: Eine Speicherseite wird dem Knoten zugeordnet, dessen Prozessor sie zuerst beschreibt; deshalb entscheidet der initialisierende Thread über die Speicher-Lokalität [Lam13].

Forest-Plot (*forest plot*) Darstellung mehrerer Effektschätzer mit ihren Unsicherheitsintervallen als übereinander gestellte Punkt-Balken-Zeilen [LC01]; im Mess-Anhang die Sicht auf den Achsen-Austausch je Konfiguration gegen eine Referenz.

Gattung (Code: `AnatomyGattung`) Ein nach außen sichtbares Interface — Map, Container, Graph, HeuristikAdapter —, die oberste Ebene (Ebene 1) des Frameworks; die Gattung ist die Ableitung des Genus (eine gepflegte Quelle) und wird über ein gattungsunabhängiges C-Symbol ermittelt (das Symbol trägt für jede Gattung denselben Namen). In der Produktlinien-Lesart ist die Gattung die Feature-Kern-Komposition, das Genus die Feature-Spezial-Komposition. Lesehinweis: „Adapter“ ohne Präfix meint stets den Container-Genus, die Hybrid-Gattung heißt immer HeuristikAdapter (siehe *Drei-Ebenen-Modell*, *Genus*).

Gattungs-Unterklasse siehe *Genus* (Alias).

Genus (*genus*) Die zweite Ebene unter einer Gattung mit festem Achsen-Satz (Code: `AnatomyGenus`). Sechs Genera: `SearchAlgorithm` unter Map — im Metapher-Kanon dieser Arbeit das „Säugetier“ mit der vollen Achtzehn-Achsen-Anatomie —, Set, Sequence, Adapter und View unter Container (im Metapher-Kanon die Tierklassen „Vogel“, „Reptil“, „Wirbelloses“ und „Pflanze“ als Lebewesen mit je eigenem, übersetzungsstatisch festgelegtem Achsen-Satz; siehe *Metapher-Kanon*) sowie `FunctionInterfaceReroute` unter HeuristikAdapter. Letzterer klassifiziert das Hybrid-Artefakt; `genus()` einer Hybrid-Binary meldet dagegen das geerbte Ziel-Genus, die Umleitung bleibt nach außen transparent. Der Genus ist die einzige gepflegte Quelle der Einordnung; je andockendem Genus gibt es genau ein Prüf-Dock (fünf Docks für `SearchAlgorithm`, Set, Sequence, Adapter und View), während das klassifizierende Genus `FunctionInterfaceReroute` keines hat und seine Binaries am Dock des gemeldeten Ziel-Genus andocken. Alias: Gattungs-Unterklasse, Tier-Unterklasse.

Gitlink (*gitlink*) Der im übergeordneten Repositorium verzeichnete Commit eines Submoduls (Eintragsmodus 160000); `.gitmodules` deklariert je Submodul Pfad, URL und optional den Zweig [Git26]. Das Super-Repositorium führt so den maßgeblichen Stand von Engine, Prüfling und Manuskript.

GoF „Gang of Four“ — die kanonischen Entwurfsmuster nach Gamma et al. [GHJV94].

golden-Referenzkatalog (*golden reference catalogue*) Der feste Regressions-Detektor des Ganzsystems: siebzehn Organ-Achsen mit je zwei Ausprägungen, `persistence_target` auf den In-Memory-Vertreter festgelegt, ergeben $2^{17} = 131072$ Identitäten, über eine CRC-64-Prüfsumme

statt über die materialisierte Liste verankert. Er ist von der Mächtigkeit des realen Permutationsraums zu trennen, die der Planer je Profil und Plattform dynamisch aus den aktivierten Katalogen rechnet (vgl. Abschnitt 3.4.6).

H2-Akte (*H2 dossier*) Die werkzeug-berechnete Datenquelle der Evaluations-Hypothese H2 (Code-Qualität je Quelle): eine gewichtete cppcheck-Befunddichte je kLOC über die vendorten Originalquellen der Stand-der-Technik-Entwürfe; ohne vendorte Originalquelle führt die Akte n/a mit Grund. Nicht zu verwechseln mit den PRT-ART-Telemetrie-Metriken H1–H3.

Haupt-Achse (*main axis*) Eine übersetzungsstatische Achse, deren Wahl fest in den CEB bzw. die Tier-Binary einkompiliert wird und in der Bau-Legende erscheint: die achtzehn Organ-Haupt-Achsen (identitätsbildend), die drei System-Haupt-Achsen und die Mess-Tooling-Haupt-Achse. Ihre Unter-Achsen permutiert der Planer zur Laufzeit. Im Stempel-Eintrag ist die Haupt-Achse die klammerlose Ebene 0.

HBM High-Bandwidth Memory.

HDR-Histogramm (*high dynamic range histogram*) Histogramm mit logarithmisch gestuften Klassen und garantierter relativer Genauigkeit über viele Größenordnungen [Ten12]; in der Auswertung die Verteilungssicht auf die Latenzen, während die Perzentile nearest-rank aus den Rohwerten bestimmt werden (siehe *nearest-rank-Median*).

header-only Bibliotheksform, deren gesamter Code in Header-Dateien liegt und beim Einbinden übersetzt wird; es entsteht kein eigenes Bibliotheks-Artefakt. Der Prüfling PRT-ART und die Hybrid-Stufe liegen in dieser Form vor.

HOT Height Optimized Trie [BZP⁺18].

Hybrid-Tier-Binary (*hybrid tier binary*) Die vierte Träger-Stufe in der Bau-Reihenfolge, in der Verarbeitungskette der optionale Mux-Einschub zwischen CEB-Prüf-Dock und Tier-Binary: ein Modul der Gattung HeuristikAdapter (Genus FunctionInterfaceReroute), das zur Übersetzungszeit die Interfaces einer Gattung und eines Genus erbt und Aufrufe nach heuristischen Kriterien an angeschlossene Tier-Binaries durchstellt; es exportiert dieselben Pflicht-Symbole wie ein Tier, meldet nach außen das Ziel-Genus und wird ausschließlich mithilfe des CEB gebaut. Umsetzungsstand: Klassifikation, Dock-Schicht, XML-Parser und Binary-Proxy sind implementiert; der Modul-Export als eigenes Kompilat, der Reroute-Router, die Verdrängung, die Zustands-Synchronisation (Memento-Sidecar) und das Live-Ranking sind nicht implementiert (vgl. Abschnitt 4.5.1).

HybridAware Der sechste Kern-Modus des Mess-Modells und Wert HybridAware der Scheduling-Dimension `hetero_core_dispatch` (neben `None`, `PCoresOnly` und `ECoresOnly`): Der Lauf kennt die heterogene Kern-Topologie, pinnt seine Threads zur Laufzeit über die Affinitäts-Schnittstelle des Betriebssystems auf ausgewählte Kerne beider Sorten und misst dort mit dem zur Kern-Sorte gehörenden Zähler-Satz; Voraussetzung der Cache-Line-Awareness-Messung und deshalb Pflicht-Bestandteil des Mess-Modells (vgl. Abschnitt 3.4.1).

Instrumentierungs-Artefakt (*probe effect*) Die Veränderung des beobachteten Verhaltens durch das Mess-Instrument selbst [Gai86]; in dieser Arbeit der Unterschied zwischen der Tier-Binary mit und

ohne Messfühler, der über die Plausibilitäts-Invariante (mit Messfühler langsamer als ohne) geprüft und über die Messfehler-Interpolation herausgerechnet wird.

Interface-Fläche (*interface surface*) Eine der drei Vertragsflächen, die jede Träger-Stufe bietet: Fläche 1 das Genus-Interface (Laufzeit, Abstract Factory), Fläche 2 der Stempel (Übersetzungszeit, ABI-stabil), Fläche 3 der Mess-Durchstich (`IMessVisitor`), der die Messung als eigene Naht quert, damit Gattungs- und Genus-Interfaces unverändert bleiben (Abbildung 3.4). Alias: Vertragsfläche, Träger-Fläche.

IQR Interquartilsabstand (*interquartile range*) — Differenz zwischen drittem und erstem Quartil ($p75 - p25$); im Mess-Anhang das Streuungsmaß der Geschwister-Paar-Differenzen in den Austauschbarkeits-Langtabellen und den Forest-Plots (Whisker = IQR); ein Box-Plot der Latenzen wird dort bewusst nicht gezeichnet, weil das Schema je Operation nur die Perzentile $p50$, $p99$ und $p999$, aber keine Quartilsgrenzen ($p25/p75$) trägt [MTL78].

Komplex-Achse (*complex axis*) Klammer über einer festen Rekombination mehrerer Haupt-Achsen, die gemeinsam wie *eine* Achse auftreten: die äußere Klammer über Ziel-ISA, Betriebssystem und Erweiterungs-Hardware sowie die innere Komplex-Achse `target_isa` (RAM-Frequenz, CAS-Latenz, CPU-Fabrikation); im Identitäts-Stempel belegt eine Komplex-Achse genau ein Feld (vgl. Abschnitt 3.4.2). Ein nicht deklariertes Glied wird als nicht deklariert gestempelt, nie geraten; die CAS-Latenz ist für keine Messmaschine erhoben (n/a: die SMBIOS-Struktur Typ 17 führt sie nicht).

Konsument (*consumer*) Die Rolle des Diplomarbeit-Codes gegenüber der Engine: Ein Konsument linkt ausschließlich gegen die Cache-Engine und benutzt eine Tür (`get_cache_engine()`); der Mess-Treiber ist zugleich ihr Treiber. Davon zu trennen ist der Bediener — der Mensch, der Planer und Anlage steuert. Alias: formaler Konsument und Treiber.

Lager (*repository*) Der persistente Bestand des Apparats, in dem Gebautes und Gemessenes unter Stempel-Schlüsseln liegt (siehe *Bestand*): Der Lager-Baum ist nach Gattung, Genus und Realm gegliedert, eine Permutation wird über ihren Fingerprint wiedererkannt statt neu gebaut, die Messung ist immer eingeschaltet und misst im Lager nur nach, was dort fehlt. Jede Maschinen-Konfiguration hat ihren eigenen Messwert-Bestand; ein Algorithmus-Versionswechsel löst den Neubau des betroffenen Lager-Stapels samt Neumessung aus. Umsetzungsstand: Bestand 1 und 2 sowie das Schlüssel-Schema aller vier Bestände sind implementiert; die Mechanik von Bestand 3 und 4, die Kurven-Facette, der Ablage-Pfad des Hybrid-Tiers und die Zielwahl über die XML bilden den Lager-Vollausbau und sind nicht implementiert (Abbildung 3.9, Abschnitt 3.4.5).

Lastprofil-Selektionsverzerrung (*workload selection bias*) Die Verzerrung eines Vergleichs dadurch, dass die Lastprofile so gewählt sind, dass ein Entwurf unter ihnen bevorzugt gut abschneidet [BDH⁺16]; ihr begegnet die Arbeit mit dem globalen Standard-Workload als Permutation über alle verfügbaren Workloads und mit je Veröffentlichung reproduzierten Profilen.

Lebewesen (*living being*) Ein vollständig komponiertes Tier-Modul einer Gattung — alle Gattungen sind Lebewesen; der SearchAlgorithm ist der Fall mit der vollen Achtzehn-Achsen-Anatomie, und

nur die ABI-Adapter-Sicht verengt den Begriff auf ihn (technischer Identifier dort: SearchAlgorithm-Instanz). Die Anwender-XML führt ein Lebewesen mit einem oder mehreren Tieren. Abgrenzung: Achsenlose Graph-Module sind Viren (siehe *Virus*).

LOUDS Level-Ordered Unary Degree Sequence — succinte (platzsparend nahe der informationstheoretischen Schranke) Baum-Kodierung, die die Knotengrade ebenenweise unär ablegt [Jac89].

M0–M3 (*meta-levels M0–M3*) Die vier Abstraktionsstufen, nach denen diese Arbeit ihre Achsen-Begriffe ordnet, in Anlehnung an die vierstufige Meta-Ebenen-Architektur der Object Management Group (MOF) [Obj16]: M3 die Meta-Meta-Achsen als Indirektion einer Beschreibung; M2 die Meta-Achsen als literale Klassifizierung der unter ihrem Begriff geführten Haupt- und Unter-Achsen; M1 Konzeption und Laufzeit-Implementierung; M0 der Binärcode. Die Zuordnung von M3 ist gesetzt, der Schnitt zwischen M2 und M1 ist Lesart (Abbildung 4.5, Abschnitt 4.5).

MESI, MOESI, MESIF Cache-Kohärenzprotokolle (Grund-Protokoll bzw. AMD-/Intel-Varianten).

Mess-Ebene (*measurement level*) Eine der drei Ebenen der Mess-Tooling-Haupt-Achse, in genau dieser Reihenfolge: *wallclock* (w) — die Wall-Clock der Gesamtläufe im CacheEngineBuilder über die Last-Rahmenwerke; *macro* (ma) — die Zeit der Genus-Interface-Funktionen der Tier-Binary; *micro* (mi) — Zeit und Erfolgs-Parameter je Achsen-Interface. Teilmengen sind erlaubt, jede andere Reihenfolge ist syntaktisch falsch (vgl. Abschnitt 3.4). Alias: w/ma/mi; Wallclock-, Makro-, Mikro-Ebene.

Messfühler (*probe*) Die in eine Tier-Binary einkompilierte Messeinrichtung (Mess-Durchstich, Beobachter, PMC-Zähler); ihre Belegung ist im Mess-Gates-Glied des Fingerprints kodiert, sodass die Binary mit und die Binary ohne Messfühler verschiedene Identitäten besitzen und beide im Lager liegen. Der Unterschied ihrer Laufzeiten ist das Instrumentierungs-Artefakt.

Mess-Realm (*measurement realm*) Der dritte Achsen-Realm neben Organ- und System-Achsen: die Belange des Messens selbst, verwurzelt am Experiment-*Planer*. Seine Haupt-Achse ist das Mess-Tooling (wallclock/macro/micro), die Auffächerung des CEB-Typs; seine Unter-Achsen sind die sechzehn Mess-Kategorien (CSV-Spalten), der Arbeitsmodus, Workloads und Datensätze sowie die Rückschrieb-Methoden; das Last-Rahmenwerk ist seine Meta-Meta-Haupt-Achse. Alle Mess-Realm-Achsen sind strikt binary-id-neutral (vgl. Abschnitt 3.4.1).

Meta-Meta-Achse (*meta-meta axis*) Eine Achse der Stufe M3: Sie beschreibt nicht eine Belegung, sondern die Indirektion einer Beschreibung, und stempelt als Klammer-Anhang ihrer Realm-Zeile; die Meta-Meta-Ebene eines Stempel-Eintrags ist seine Klammer-Tiefe. Je Realm gibt es einen eigenen Diskriminator: *organ_meta_meta* (*disk_io*), *system_meta_meta* (die Familien-Achsen unter dem Hub der Erweiterungs-Hardware, etwa die SIMD-Familie) und *measurement_meta_meta* (*load_framework*); die PMC-Erfassung zählt zu den Meta-Meta-Mess-Achsen.

Metapher-Kanon Die biologische Lesart der Architektur, in dieser Arbeit einheitlich gebraucht: Organ = Achse; Anatomie = der Körper eines Lebewesens; Tier = ein Lebewesen einer Gattung (die Tierklassen als Beispiele je Genus: „Säugetier“ = SearchAlgorithm, „Vogel“, „Reptil“, „Wirbelloses“

und „Pflanze“ = die vier Container-Genera Set, Sequence, Adapter und View); Virus = achsenloses Graph-Modul; Blut = das flüssige Organ, das alle Organ-Achsen verbindet und im Planer zu einer Übersetzungszeit-Konfiguration verdichtet wird; Lebensraum = die System-Achsen; Labor = die Mess-Achsen (vgl. Abschnitt 3.3.1). Wo der Text den Mess-Querschnitt des Hosts meint, sagt er das ohne Metapher.

MLP Memory-Level Parallelism — Anzahl gleichzeitig ausstehender Speicherzugriffe, die ein Kern überlappen kann; begrenzt durch die Miss-Status-Holding-Register (siehe *MSHR*).

MPKI Misses per Kilo-Instructions — Cache- oder TLB-Fehlzugriffe je tausend ausgeführter Instruktionen; normiert Fehlzugriffszahlen über Programme verschiedener Länge.

MSHR Miss Status Holding Register — Puffer eines Caches, der ausstehende Fehlzugriffe verwaltet und damit die maximale Zahl gleichzeitig offener Zugriffe (MLP) begrenzt.

nearest-rank-Median (*nearest-rank median*) Perzentil-Definition ohne Interpolation: Das p -Quantil ist der Wert an Rang $\lceil p \cdot n \rceil$ der sortierten Stichprobe (Typ 1 nach Hyndman und Fan [HF96]); alle Perzentile der Auswertung werden so aus den Rohwerten bestimmt, die HDR-Verteilung ergänzt die Sicht.

NINE Non-Inclusive-Non-Exclusive — Inklusions-Politik eines gemeinsamen Last-Level-Cache, der gegenüber den privaten Caches weder Inklusion noch Exklusion garantiert.

NUMA Non-Uniform Memory Access.

OLC Optimistic Lock Coupling — optimistische Nebenläufigkeits-Technik (ARTSync, P08) [LABN16].

Organ (*organ*) Metaphorischer Begriff für eine *Achse* (Ebene 3 des Drei-Ebenen-Modells); ein Suchalgorithmus besitzt achtzehn Organ-Achsen. Neben den achtzehn Organ-Haupt-Achsen führt der Organ-Realm eine optionale Organ-Meta-Meta-Achse (*disk_io*), die nur bei einem Platten-Rückschreibe-Ziel wirksam wird (siehe *Achse*, *Meta-Meta-Achse*).

Overlay-Quellmenge (*overlay source set*) Die eine Menge der Quelldateien, über die das Overlay-Glied des Tier-Fingerprints hasht: je Achse die Dateien ihrer eigenen Implementierung plus die gemeinsame Tier-Substanz, in fester Ordnung je Achsen-Kategorie konkateniert und einmal per SHA-512 gehasht; dieselbe Menge ist die Grundgesamtheit des Versions-Locks.

Pareto-Front (*Pareto front*) Menge der Konfigurationen, die in keiner Metrik verbessert werden können, ohne sich in einer anderen zu verschlechtern (Pareto-Dominanz) [ED18]; im Mess-Anhang die Sicht auf den Latenz-Durchsatz-Speicher-Kompromiss der Permutationen.

Passungs-Stempel *Entwurf* eines Abgleichs, der die einkompilierte Plattform-Klasse einer Tier-Binary bei jedem Mess-Lauf gegen das Laufzeit-Verdikt der Hardware-Erkennung prüft; nicht implementiert (vgl. Abschnitt 6.1).

P-Core, E-Core (*performance core, efficiency core*) Die zwei Kern-Sorten hybrider Prozessoren (auf Intel seit Alder Lake); die Messung pinnt Threads je Kern-Sorte und erhebt die PMC-Zähler

getrennt. Die Kern-Zuteilung ist die Dimension `hetero_core_dispatch` der Scheduling-Unter-Achse an `target_isa`, die Kern-Klasse die Laufzeit-Unter-Achse `core_class`; das Mess-Modell führt sechs Kern-Modi (vier Pinning-Modi je Kern-Sorte, der ungepinnte Referenzlauf und HybridAware als sechster Modus), die Anbindung an das Lauf-Profil ist nicht implementiert (vgl. Abschnitt 3.4.1).

Pitchfork-Layout (*Pitchfork layout*) Konvention für die Verzeichnisstruktur nativer C/C++-Projekte (`apps/`, `libs/`, `tools/`, `tests/`, `docs/`, `external/` — in der Engine als `ext/`), der die Engine folgt [Pik18].

Planer (*planner*) Der Experiment-Planer (`ExperimentPlanDirector`): löst die Anwender-XML gegen die drei Angebots-Kataloge auf, wählt die Mess-Achsen und steuert die Builder-Aufträge der Kette; Wurzel des Mess-Realms und erste der vier Träger-Stufen, als Werkzeug ein Subkommando-Programm (`validate`, `plan`, `cache-key`, `fingerprint`, `status`, `check-size`, `simulate`, `version`, `help`); sein Stempel trägt als einziger die Versionszeile und einen SHA-256-Fingerprint (vgl. Abschnitt 3.4.6).

PMC (Hardware) Performance Monitoring Counter. Im Mess-Realm ist der Zählerpfad ein Baustein der Kollektor-Achse (Regime `PmcCounter`); die modellgebundenen Roh-Ereignisse liefert ein Katalog je Mikroarchitektur, und in der Achsen-Typologie zählt PMC zu den Meta-Meta-Mess-Achsen.

Provenienz-Stufe Vertrauensstufe eines erhobenen Hardware-Werts — konfiguriert-gemessen, SPD-JEDEC-Basiswert oder deklariert-nicht-gemessen —, die jedes Ergebnis samt Erhebungszeitpunkt mitführt; eine niedrigere Stufe verdrängt eine höhere nur mit mitwandernder Kennzeichnung (vgl. Abschnitt 3.4.3).

Prüf-Dock (*probe dock*) Die builder-seitige Mess-Orchestrierung je Genus: Genau ein Dock je Genus (`SearchAlgorithm`, `Set`, `Sequence`, `Adapter`, `View`) lädt ein Lebewesen, treibt es durch die Interface-Operationen und vermisst es; Hybrid-Docks binden angeschlossene Tiere. Das Dock ist keine ABI-Grenze — die ABI-Grenze bleibt das genus-eigene Antriebs-Sub-Interface samt POD-Snapshot; die Persistenz der Ergebnisse übernehmen der Ergebnis-Einzug in den Experiment-Baum und der Rückschrieb (vgl. Abschnitt 3.3.2).

Prüfling Der testweise einzugliedernde neue Suchalgorithmus (hier PRT-ART); wird vom Builder gegen die Kernbestandteile der Cache-Engine kompiliert.

PRT-ART Probst-Redirect-Tree-/ART-Hybrid — der Prüfling dieser Arbeit.

Punktseite, Kompaktseite (*array-indexed page, vector page*) Die zwei Seitenformen des PRT-ART- B^+ -Knotens nach Belegungsdichte: Die Punktseite adressiert Einträge direkt über ein Feld (8- bzw. 16-Bit-Index, Dichte bis 50 %), die Kompaktseite hält sortierte Schlüssel-Wert-Vektoren (Dichte über 50 %); die Grenze bei 50 % ist die Seitentyp-Grenze, die drei Umschaltregeln des Prüflings nennt *Dichte-Schwellen*.

Rang (*rank*) Zentralitäts-Einordnung der Stand-der-Technik-Veröffentlichungen (Rang-1/2/3); erklärt in Abschnitt 1.3. Nicht zu verwechseln mit der Rangbildung der Messung (siehe *Rangbildung*).

Rangbildung (*ranking*) Die Ordnung der vermessenen Permutationen nach einer Metrik über die drei Benchmarking-Granularitäten (Aufgabenstellung, Teilaufgabe 7); das erste Inkrement ist das Ranking je Metrik aus den Mess-CSVs mit Auslieferung der besten Binary (`best_binary_selector`).

RCU Read-Copy-Update — Reklamations-Schema (McKenney, P29) [McK01].

Realm (*realm*) Einer der drei Bereiche der Achsen mit je eigener Registry, Registry-XML und Stempelzeile: der Organ-Realm (Wurzel: die Anatomie des Tiers), der System-Realm (Wurzel: der CEB) und der Mess-Realm (Wurzel: der Planer); die kanonische Ordnung lautet Mess-, System-, Organ-Achsen. Alias: Achsen-Heimat, Achsen-Realm.

Registry-XML (*registry XML*) Das je Realm per Übersetzungszeit-Reflexion generierte, maschinenlesbare Abbild des Achsen-Bestands (Achsen, Bausteine, Unter-Achsen, Maschinen-Signaturen); es wird nie von Hand editiert und ist das Angebot, gegen das der Planer die Anwender-XML auflöst.

REUSE, SPDX REUSE-Spezifikation (Free Software Foundation Europe): Konvention, jede Datei eines Repositoriums per SPDX-Lizenzbezeichner und `REUSE.toml` einer Lizenz zuzuordnen; SPDX ist der standardisierte Bezeichner-Katalog für Lizenzen. Die Zuordnung lizenziert nichts um — maßgeblich bleiben die Lizenzdateien [Fre24].

RRIP, DRRIP (Dynamic) Re-Reference Interval Prediction — Cache-Ersetzungs-Heuristik [JTJE10].

Seitentyp (*page type*) Der Prüfling-Slot `page_type` (`prt-art axis_01`): die Knotenform des PRT-ART-B⁺-Baums; im Kanon der Engine entspricht er der Organ-Haupt-Achse `node_type` (Slot T04). Die Slot-Nummern des Prüflings folgen nicht der Slot-Reihenfolge T00–T17 der Engine.

SIMD Single Instruction, Multiple Data.

SOSD Search On Sorted Data — Index-Benchmark [KMR⁺19].

SOTA State of the Art — der Stand der Technik.

SPD, JEDEC Serial Presence Detect — der von JEDEC (dem Normungsgremium der Speicherindustrie) standardisierte Kennungsspeicher eines Speichermoduls, der u. a. die JEDEC-Basisfrequenz trägt [JED25]; in der Hardware-Erkennung die mittlere Provenienz-Stufe (SPD-JEDEC-Basiswert) zwischen konfiguriert-gemessen und deklariert-nicht-gemessen (siehe *Provenienz-Stufe*).

Stempel (*stamp*) Die einkompilierte, ABI-stabile Identitäts-Beschriftung eines Trägers: je Realm eine Zeile aus Einträgen der Form `achse=algo@X.Y.Z` mit optionalen Flags und rekursiven Klammer-Gruppen (`c{p.e}` ist `c` mit den Untergliedern `p` und `e`, nie ein flaches Kürzel), dazu Versionszeile und Fingerprint. Vier Träger-Stufen und sieben Stempel-Interfaces bilden eine dreiwertige Zulassungs-Matrix von 28 Zellen (Pflicht, Erlaubt, Verboten); der CEB trägt keine Organ-Zeile, nur der Planer eine Versionszeile, nur der Hybrid angeschlossene Tiere. Der Stempel ist zugleich Identität, Lager-Schlüssel und Wiedererkennungskriterium; der Versions-Ausdruck des Treibers dient dagegen nur der Einordnung (Abbildung 3.4). Alias: Identitäts-Stempel, Stempelsystem.

Subsystem (*subsystem*) In dieser Arbeit die vier Träger-Subsysteme der Kette (Mess-Treiber, CacheEngineBuilder, CacheEngine, Prüfling); im Code dagegen die zwölf `ISubEngine`-Stufen der Empfehlungs-Pipeline hinter der Fassade `ICacheEngine`. Die beiden Bedeutungen werden im Text nicht vermischt.

SuRF Succinct Range Filter [ZLL⁺18].

SVE, NEON, RVV ARM- (SVE, NEON) bzw. RISC-V- (RVV) SIMD-Erweiterungen.

Teilmenge (*subset*) In dieser Arbeit in zwei festen Bedeutungen: die zulässige Teilmenge der Mess-Ebenen (jede Teilmenge von wallclock/macro/micro in Kanon-Reihenfolge) und die Konformitäts-Teilmenge der Interface-Operationen, die das Vergleichsgatter vor jeder Messung prüft (Anhang F).

Tier-Binary (*tier binary*) Die dritte Träger-Stufe: das vom CEB je Permutation gebaute, dynamisch ladbare Modul eines Tiers, das genau eine Organ-Belegung (`binary_id`) samt System- und Mess-Wahl fest einkompiliert enthält, über buchstabengleiche C-Symbole (die vier Ur-Symbole, die Gattungs- und Genus-Abfrage und die Versionszeilen) geladen wird und als Bestand 1 im Lager liegt. Alias: Tier, Permutations-Modul.

TLB Translation Lookaside Buffer.

Träger-Stufe (*carrier stage*) Eine der vier Stufen, die die Anatomie tragen, in Bau-Reihenfolge: Planer, CacheEngineBuilder (CEB), Tier-Binary, Hybrid-Tier-Binary (jede Stufe erzeugt die nächste, ohne Tier kein Hybrid); in der Verarbeitungskette sitzt die Hybrid-Tier-Binary als optionaler Mux-Einschub zwischen CEB-Prüf-Dock und Tier-Binary. Keine Stufe durchläuft Schichten — jede enthält ihre Schicht fest einkompiliert; nur die Konfiguration wandert von der Anwender-XML bis zur fertigen Tier-Binary. Jede Stufe führt einen Stempel und bietet drei Interface-Flächen (Abbildung 3.4).

two_phase_valid Gültigkeits-Flag einer Messzeile: Nur eine Messung, deren Workload über das zweiphasige Lastprofil (Aufbau, dann Messphase) gefahren wurde, gilt als valide; Zeilen mit `two_phase_valid` gleich `false` gehen nicht in Median, Matrix oder Diagramm ein.

Unter-Achse (*sub-axis*) Eine Achse unterhalb einer Haupt-Achse, im Regelfall dynamisch und zur Laufzeit vom Planer permutiert: Ihre Werte reisen als Einstellungen über das Prüf-Dock in die Tier-Binary, stehen in keiner Bau-Legende und nie in der `binary_id`. Beispiele: die Laufzeit-Parameter Prefetch-Distanz, Stapelgröße, Inline-Schwelle, Pool-Budget und Thread-Zahl sowie die sechzehn Mess-Kategorien, der Workload und der Arbeitsmodus (Mess-Realm); Optimierungsstufe, Atomik-Fähigkeit, SIMD-Familie, NUMA-Knoten, Seitengröße und Kern-Klasse (System-Realm). Einzelne Unter-Achsen sind übersetzungsstatische Tupel ihrer Haupt-Achse (etwa Scheduling und Compiler) und wirken über die Bau-Version. Registry-Token `sub_axis`. Alias: Sub-Achse. Unter-Achse und Permutations-Achse schließen sich nicht aus.

Verbund-Strategie (*merge strategy*) Die per Achse deklarierte Art, wie ein Prüfling-Slot mit der Engine-Achse verbunden wird: `Verbund1_CeOnly` (nur die Engine, keine Prüflings-Direktive), `Verbund2_Replace` (die Prüfling-Achse ersetzt die Engine-Achse, mit Rückfall; der Standard),

Verbund2_Hybrid (Engine und Prüfling hybrid je Prüfling) und Verbund3_Union (die nicht-redundante Vereinigung); die XML-Token lauten `replace`, `merge` und `union`. Alias: Stufe 1 bis 3 (Altnamen), Full Join (für `union`).

Versions-Lock (*version lock*) Die eingetragene Sperrdatei, die je Quelldatei der Overlay-Quellmenge Kategorie, Achsen-Version und SHA-256 verzeichnet; jede Änderung an einer verzeichneten Datei verlangt den bewussten Neu-Erzeugungs-Commit, eine Abweichung gegen die Entdeckung ist ein Fehlschlag, und ein CI-Gate prüft sie.

Virus (*virus*) Ein achsenloses Graph- oder Rein-Mathematik-Modul an derselben Wurzel wie die Lebewesen: ohne Achsen-System, ohne Komposition und außerhalb des Permutationsbaums, aber mit eigenem flachem Mess-POD vermessbar (Latenz, Durchsatz, modul-eigene Zähler). Plural: Viren.

Vollprofil, abstraktes Profil (*full profile, abstract profile*) Die zwei Typen der Stand-der-Technik-Profile: Ein Vollprofil beschreibt einen eigenständigen Suchentwurf vollständig; ein abstraktes Profil stellt nur einzelne Organe (OLC als Nebenläufigkeits-Organ [LABN16], LOUDS als Speicher-Layout-Organ [Jac89], VAMPIR als Mess-Technologie [BH23]) und überlässt die übrigen dem Standard-Baukasten — derselbe Typ, dem der Prüfling PRT-ART entspricht. Von den 33 Profilen sind 30 Vollprofile und 3 abstrakte.

working_set_n Die Spalte der Arbeitsmengen-Größe (Anzahl Schlüssel) einer Messreihe; sie ist die Abszisse der Sweep-Kurven des Kurvenladers, und die Zell-Token `n/a` und `failed` sind keine Zahlen — ohne Messwert entsteht kein Stützpunkt.

XML-Lastprofil-Ergebnis (*XML load-profile result*) Das in der Aufgabenstellung (Teilaufgabe 8, Automatisierung der Systemerkennung und Binary-Auswahl) geforderte Persistenz-Format, in dem die für einen Gesamtalgorithmus extrahierte, je Architekturfokus wiederverwendbare Heuristik-Richtlinie unter Referenz der angewendeten Lastprofile abgelegt wird; dient als Eingabe der autonomen Heuristik-Profil-Auswertung. Import-Parser und Export-Writer samt Extraktor sind implementiert (round-trip-fähiges Schema `comdare_load_profile`); Ausblick ist die darauf aufsetzende autonome Heuristik-Auswertung (ML-Klassifikation).

YCSB Yahoo! Cloud Serving Benchmark [CST⁺10].

Zen 5 AMD-Mikroarchitektur (CPUID-Familie 26); die erste Messplattform dieser Arbeit (`prod1`, AMD Ryzen 9 9950X3D, Granite Ridge, zwei Kern-Komplexe) gehört ihr an, und ihr Roh-Ereignis-Katalog ist durch Messung gegengeprüft. In der System-Registry ist sie die Rekombination `prod1_zen5`. Der Begriff bezeichnet in dieser Arbeit ausschließlich die Mikroarchitektur.

Zwei-Gate-Protokoll (*two-gate protocol*) Das Abnahme-Protokoll je Implementierungs-Paket: Gate 1 ist das Doppellauf-Gate des Engine-Repositories — die volle Test-Suite läuft in vier Zellen (`gcc` und `clang`, jeweils als Release- und Debug-Bau) ohne Änderungs-Skip, und akzeptiert wird nur ein Lauf ohne fehlgeschlagene Tests, ohne Ausnahmeliste; Gate 2 ist das Integrations-Gate des Projekt-Repositories (Super-Repository), dessen Pipeline fehlerfrei ohne Ausnahmemenge baut (vgl. Abschnitt 4.4).

D Bausteine-Matrix

Dieser Anhang enthält die vollständige Angebots-Matrix der Bausteine — die `All*`-Listen des Codes —, auf die der Stand der Technik (Abschnitt 3.2) verweist; das je Bau-Konfiguration aktivierte Inventar nennt jede Sektion gesondert. Jede Achse ist dabei ein *Organ* des Lebewesens: Ein konkreter Suchalgorithmus (technisch `SearchAlgorithm`, metaphorisch ein Lebewesen) ist die feste Komposition seiner achtzehn Organ-Achsen (T0–T17), von denen jede einem Organ entspricht; die je Achse aufgeführten Baustein-Varianten sind die austauschbaren Ausprägungen dieses Organs, und ihre Permutation ist im Metapher-Kanon dieser Arbeit der Austausch von Organen am Lebewesen. Die *Anatomie* dieses Lebewesens ist dabei die Verdrahtung *zwischen* den Organen: Achsen-Algorithmen nutzen die Interfaces anderer Achsen (so stellt die Allokations-Achse ein gemeinsames Allokations-Interface für die übrigen Organe bereit). Je Achse sind der Zweck, die *statischen* Unter-Achsen (übersetzungszeitlich wählbare Varianten-Familien) und die *dynamischen* Unter-Achsen (Laufzeit-Parameter) sowie die konkreten Baustein-Varianten mit ihrer Quelle (Paper-Kennung oder Code/Baseline) aufgeführt. Über die achtzehn Kompositions-Slots hinaus führt die Organ-Registry eine optionale Organ-Meta-Meta-Achse¹ `disk_io`, die keinen neunzehnten Kompositions-Slot bildet und nie in die `binary_id` eingeht (Abschnitt D.19). Die Angaben sind aus dem Code der `comdare-cache-engine` und gegen die Achsen-Algorithmus-Paper-Code-Zuordnung des `ce-Repository`s (Datei `docs/architecture/18_achsen_algorithmus_paper_code_map.md`) verifiziert.

Über die achtzehn Organ-Slots hinaus dokumentiert dieser Anhang die beiden übrigen Achsen-Kategorien der Dreiteilung (vgl. Abschnitt 3.4.1). Der *System-Realm* umfasst genau drei Haupt-Achsen in kanonischer, im Code geprüfter Ordnung — Ziel-ISA (`target_isa`), Betriebssystem (`operating_system`) und Erweiterungs-Hardware (`external_utils`) — zuzüglich der äußeren Komplex-Klammer `build_target_complex`, die ausdrücklich keine vierte Haupt-Achse ist; die Reihenfolge ist dabei kein redaktioneller Entschluss, sondern folgt der einen Ordnungs-Quelle des Codes. Der *Mess-Realm* umfasst die Mess-Kategorien, das Mess-Tooling und das Last-Rahmenwerk als Meta-Meta-Achse am Realm-Ende. In der Anatomie-Metapher sind System- und Mess-Achsen kein weiteres Organ und auch nicht das Blut (das flüssige Organ, das die Organ-Achsen verbindet), sondern der *Lebensraum* des Tiers (System-Achsen) und die Ausstattung des *Labors* (Mess-Achsen; Abschnitt 3.3.1); beide sind nicht Teil des Permutationsbaums der `binary_id` (`binary_id=never`) und strikt neutral gegenüber der Binary-Identität; ihre Unter-Achsen werden gleichwohl vom Planer permutiert (`stage=runtime`). Die Angaben beider Sphären sind zusätzlich gegen die drei Achsen-Registries des Codes verifiziert (`cache_engine_axis_registry.xml` für den Organ-Realm, `system_axis_registry.xml` und `measurement_axis_registry.xml`). Drei konservierte Angebots-Kataloge außerhalb des bau-treibenden Angebots — der SIMD-Katalog Build-SIMD unter der Erweiterungs-Hardware sowie der

¹Meta-Meta im Sinne der M3-Ebene der Vier-Ebenen-Schichtung der Meta Object Facility [Obj16]: die Indirektion einer Beschreibung. Meta-Achsen (M2) klassifizieren Haupt- und Unter-Achsen, M1 ist die Konzeption beziehungsweise die Laufzeit-Implementierung, M0 der Binärcode. Die Zuordnung von M3 ist gesetzt; der Schnitt zwischen M2 und M1 ist eine Lesart dieser Arbeit.

Seitentyp-Katalog Build-PG und die Plattform-Hardware-Strategie Build-HW — sind als solche markiert und in Abschnitt D.30 (Konservierte Entwürfe) am Ende dieses Anhangs zusammengefasst.

D.1 T0 Suchalgorithmen-Achse T0 (Such-Strukturen und Such-Methoden)

Diese Achse ist das *Such-Organ* (T0) des Lebewesens *SearchAlgorithm* (vgl. Abschnitt 3.2). Systematische Permutation von 22 konkreten Suchalgorithmen und Such-Strukturen (S01–S22): 17 Basis-Bausteine — Array-basiert, sortierte Vektoren, Original-Paper-Wrapper, Such-Methoden wie k-ary/Interpolation sowie geordnete Strukturen wie Skip-Liste/B-Baum — sowie fünf standardmäßig abgeschaltete Opt-in-Bausteine, nämlich die vier per-K-k-ary-Wrapper K2/K4/K8/K16 (S18–S21) und die Swiss-Table-Hash-Struktur (S22), zur messbaren Quantifizierung des Einflusses der Such-Paradigma-Wahl auf Performance-Charakteristiken im einheitlichen `std::map`-Interface. *Registry-Stand*: Das aktivierte Inventar dieser Bau-Konfiguration umfasst vier Bausteine (`k_ary`, `interpolation`, `eytzing`, `linear_scan`); der Katalog S01–S22 ist das Angebot. Unter-Achsen klassifizieren nach Zugriffsdichte (SA1 dense, SA2 sparse, SA3/SA4 multilevel), ermöglichen Compliance-Nachweise über Paper-Mixins (Originalcode-Nachweis, Anforderung der Betreuung: `is_original`-Markierung pro Funktion/Wrapper), und identifizieren SIMD-fähige sowie store-traversierbare Varianten.

Statische Unter-Achsen

ID	Name	Beschreibung
SA1	Direkt-adressiert hohe Dichte (Dense Access)	Array-Familie: direkt-adressiert ($O(1)$ lookup), hohe Füllungsdichte ≥ 50 %. Umfasst <code>Array256SearchAlgo</code> (256-Slot compact array, ART Node256 Re-Impl) und <code>Array65535SearchAlgo</code> (uint16-basiert, mid-density 25-50 % direkt-adressiert).
SA2	Sparse/Geordnet (Sparse Access)	Sortierte Vektoren, geordnete Such-Methoden und tree/hash-Strukturen: niedrige Füllungsdichte, Range-Scan-Support, variable $O(\log n)$ - $O(1)$ Lookup. Umfasst <code>VectorU8U8SearchAlgo</code> , Original-Paper-Wrapper (ART/HOT/START/Wormhole/SuRF), Such-Methoden (k-ary, Interpolation, Eytzinger, Hash, Swiss-Table) sowie Strukturen (SkipList, BST, B-Baum).
SA3	Multi-Byte-Diskriminatoren (Multilevel Access)	Mehrbyteige Such-Strukturen mit indizierten Sub-Diskriminatoren (z.B. START mit Cost-DP-Mehrebenen). <code>VectorU16U16SearchAlgo</code> (u16-Keys, sorted lower_bound) und <code>OriginalStartSearchAlgo</code> (Veröffentlichung P05) gehören hier.
SA4	Direkt-adressiert mittlere Dichte (Direct Multibyte)	Teilt die Direkt-Adressierungs-Zugriffsmuster (wie SA1) mit Multi-Byte-Granularität (uint16-Größe) und mittlerer Füllungsdichte 25–50 % (im Gegensatz zu SA1 ≥ 50 %). Beispiel: prt-art <code>Array65535</code> . Diese Unter-Achse erfasst die Dichte-Variante, ohne die SA1-Abstraktion zu brechen.

Bausteine

Variante	Beschreibung	Quelle
Array256SearchAlgo (S01)	ART Node256 direkt-adressierte Re-Implementierung: <code>std::array<std::optional<u64>, 256></code> mit $O(1)$ Lookup/Insert/Erase. Cache-Line-aligned, SIMD-fähig, kein Heap-Allocation. Baseline für dichte Zugriffe.	Code/Baseline (Leis ICDE 2013 ART, Veröffentlichung P01)
VectorU8U8SearchAlgo (S02)	Sparse sortiertes Key-Value-Vektor-Paar: <code>std::vector<u8> keys + std::vector<u64> values</code> mit <code>std::lower_bound</code> . $O(\log n)$ Lookup, $O(n)$ Insert/Erase. Konzept-äquivalent zu HOT-k-Constrained. SIMD-fähig (Bitmask-Scan).	Code/Baseline (Binna SIGMOD 2018 HOT, Veröffentlichung P02)
VectorU16U16SearchAlgo (S03)	Sparse sortiertes u16-Vektor-Paar: <code>std::vector<u16> keys + std::vector<u64> values</code> . Vereinfachtes START-Konzept (Multi-Byte-Diskriminatoren ohne Cost-DP). $O(\log n)$ Lookup, $O(n)$ Insert/Erase.	Code/Baseline (Fent ICDEW 2020 START, Veröffentlichung P05)
Array65535SearchAlgo (S09)	Mid-Density direkt-adressiert uint16-basiert (25–50 % Füllungsdichte). Aus prt-art migriert. $O(1)$ Lookup, aber mit Speicher-Overhead vs. SA1 densen Arrays.	Code/Baseline (aus prt-art migriert)
OriginalArtSearchAlgo (S04)	ART Paper-Bindung (<code>unodb::db::is_original_module()=true</code> (4/4 Funktionen original). Paper-Mixin via SHA256-validierte Tool-Codegenerierung. Originalcode-Nachweis (Anforderung der Betreuung): <code>get_compiler()= 'gcc-9.5'</code> , all insert/lookup/erase/clear marked original.	P01 (Leis/Kemper/Neumann ICDE 2013, Apache-2.0 unodb)
OriginalHotSearchAlgo (S05)	HOT Paper-Bindung (HOTRowex): <code>is_original_module()=false</code> (2/4 original). insert/lookup original, aber erase/clear Lücken (HotRowex ist append-only; Re-Impl fallback). Veröffentlichung P02.	P02 (Binna et al. SIGMOD 2018, ISC)
OriginalStartSearchAlgo (S06)	START Paper-Bindung (sosd-Adapter): <code>is_original_module()=false</code> (2/4 original). insert/lookup original, erase/clear Lücken (kein remove im sosd-Adapter). Veröffentlichung P05, Multi-Byte Diskriminatoren.	P05 (Fent/Jungmair/Kipf/Neumann ICDEW 2020, MIT)
OriginalWormholeSearchAlgo (S07)	Wormhole Paper-Bindung: <code>is_original_module()=false</code> (3/4 original). put/get/del original, clear Lücke. Hybrid Hash+Trie+B+ Index. GPL-3.0-lizenziert (blockiert Original-Code-Linking für Thesis).	P07 (Wu/Ni/Jiang EuroSys 2019, GPL-3.0)
OriginalSurfSearchAlgo (S08)	SuRF Paper-Bindung (FST mit LOUDS-Bitmap): <code>is_original_module()=false</code> (1/4 original, nur lookup). Succinct Range Filter, Multi-Header-Bibliothek. Veröffentlichung P10.	P10 (Zhang/Lim/Andersen SIGMOD 2018, Apache-2.0)
KArySearchAlgo (S10)	k-ary Search Such- <i>Methode</i> (Schlegel/Gemulla/Lehner Da MoN 2009): K-Wege-Partition statt Halbierung bei der Binärsuche. K ist <code>iterable_aspect</code> ($K \in \{2,4,8,16\}$). $O(\lceil \log_{K+1} n \rceil)$ Iterationen, parallele ILP-Vergleiche. Array-Familie aber kein treues dediziertes Traversal-Organ (SA2-Klassifikation). C++23-Re-Impl, <code>is_original=false</code> .	Schlegel et al. DaMoN 2009 [SGL09]
InterpolationSearchAlgo (S11)	Interpolationssuche Such- <i>Methode</i> (Perl/Itai/Avni CACM 1978): verteilungsbewusste Positionsschätzung statt blinder Halbierung. $O(\log \log N)$ avg bei Gleichverteilung, $O(N)$ worst-case. Nicht SIMD-vektorisierbar (datenabhängiger Index). C++23-Re-Impl.	Perl/Itai/Avni CACM 1978 [PIA78]
EytzingerSearchAlgo (S12)	Eytzinger/BFS-Layout branch-free Suche (Khuong/Morin JEA 2017): Cache-Layout-Such- <i>Methode</i> mit branch-free Kern. Keys in BFS-Ordnung des impliziten Suchbaums. Für große Arrays laut Veröffentlichung das schnellste Allzweck-Layout. C++23-Re-Impl (Experiment-Harness ohne Standard-Lizenz).	Khuong/Morin JEA 2017 [KM17]

Variante	Beschreibung	Quelle
SkipListSearchAlgo (S13)	Skip-Liste probabilistische geordnete <i>Struktur</i> (Pugh CACM 1990): $O(\log n)$ erwartet search/insert/erase ohne explizites Rebalancing. Jeder Knoten hat 1..kMaxLevel Forward-Zeiger (Münzwurf Probability 0.5). Index-basiert (<code>std::vector<Node></code> mit uint32 indices, value-semantisch). Lehrbuch-Algorithmus, C++23-Re-Impl.	Pugh CACM 1990 [Pug90]
HashSearchAlgo (S14)	Open-Addressing-Hashtabelle <i>ungeordnet</i> (Knuth TAOCP 3 §6.4): Fibonacci-Hash, Linear Probing, Tombstone-Erase bei Resize. $O(1)$ erwartet lookup/insert bei <code>load_factor < 0.7</code> . Keine Range-Scan-Unterstützung (distinkte Klassifikation). Korrekte Tombstone-Markierung zur Probe-Ketten-Integrität. C++23-Re-Impl.	Knuth TAOCP 3 §6.4 [Knu98]
LinearScanSearchAlgo (S15)	Unsortierter linearer Scan Baseline (Leis ICDE 2013 ART Node4): $O(n)$ lookup auf unsortiertem KV-Array. Einfachste Vergleichs-Nullpunkt-Struktur: insert $O(1)$ -amortisiert, erase $O(1)$ via swap-and-pop. Store-traversierbar (Array-Familie). Keine Range-Scan-Unterstützung.	Code/Baseline (Leis ICDE 2013 ART, Veröffentlichung P01, Node4)
BinarySearchTreeSearchAlgo (S16)	Unbalancierter Binärer Suchbaum (Knuth TAOCP 3 §6.2.2 Hibbard-Deletion): deterministische Vergleichs-Baum-Baseline (vs. SkipList probabilistisch). Index-basiert (<code>std::vector<Node></code> mit uint32 indices, Free-List). Hibbard-erase (3 Fälle: Blatt/1 Kind/2 Kinder via In-Order-Nachfolger). $O(n)$ worst-case bei sortiertem Input.	Knuth TAOCP 3 §6.2.2 [Knu98]
BTreeSearchAlgo (S17)	Balancierter Block-orientierter Mehrwege-B-Baum (Bayer/McCreight Acta Inf. 1972 / CLRS Kap. 18): $t=4$, daher [3..7] Keys pro Knoten, bis zu 8 Kinder. Immer balanciert ($O(\log n)$ guaranteed). Index-basiert, <code>alignas(64)</code> -Knoten (Cache-Line-Alignment). Top-Down Splitten beim Insert, Borrow/Merge beim Erase. Die Standardstruktur für Datenbankindizes.	Bayer/McCreight Acta Inf. 1972 / CLRS [BM72]

Bausteine (Opt-in, standardmäßig abgeschaltet)

Die folgenden fünf Bausteine sind im Katalog registriert und konform, in der Bau-Konfiguration aber standardmäßig abgeschaltet; die Registrierung baut nichts, sie macht die Varianten selektierbar.

Variante	Beschreibung	Quelle
KArySearchAlgoK2 (S18)	Übersetzungszeit-K-Wrapper der k-ary-Suche mit $K=2$ (Binärsuch-Baseline): je K eine eigene Tier-Binary (<code>KArySearchAlgoK<N> → KAryTraversal<K></code>) mit eigenem Aktivierungs-Flag (Default OFF) und eigenem Namen <code>k_ary_k2</code> (Trennung in der <code>binary_id</code>).	Schlegel et al. DaMoN 2009 [SGL09] (Code/Baseline)
KArySearchAlgoK4 (S19)	$K=4$ (Paper-Default, 5-Wege-Partition); Name <code>k_ary_k4</code> , sonst wie S18.	Schlegel et al. DaMoN 2009 [SGL09] (Code/Baseline)
KArySearchAlgoK8 (S20)	$K=8$; Name <code>k_ary_k8</code> , sonst wie S18.	Schlegel et al. DaMoN 2009 [SGL09] (Code/Baseline)
KArySearchAlgoK16 (S21)	$K=16$; Name <code>k_ary_k16</code> , sonst wie S18.	Schlegel et al. DaMoN 2009 [SGL09] (Code/Baseline)

Variante	Beschreibung	Quelle
SwissTableSearchAlgo (S22)	CE-native Re-Implementierung des Swiss-Table-Prinzips: offene Adressierung mit einem Control-Byte je Slot (leer, gelöscht, 7-Bit-H2-Fingerprint), Gruppen von 16 Slots, H1/H2-Split und Tombstones für erase; ungeordnet, kein Range-Scan (SA2). Allokation ausschließlich über die Allokator-Achse (vier Puffer in einem Allokations-Buch). Standardmäßig abgeschaltet und ohne Organ-Backing nicht als Swiss-Table-Messung zu lesen; <code>is_original=false</code> .	Google Abseil Swiss Tables [Goo18] (Vortrag CppCon 2017); C++23-Re-Impl

Beitragende Quellen: P01, P02, P05, P07, P10, k-ary (Schlegel et al. 2009), Interpolation (Perl et al. 1978), Eytzinger (Khuong/Morin 2017), Skip-List (Pugh 1990), Hashing/BST (Knuth TAOCP 3), B-Baum (Bayer/McCreight 1972), Swiss Tables (Google/Abseil 2018) [LKN13, BZP⁺18, FJKN20, WNJ19, ZLL⁺18, SGL09, PIA78, KM17, Pug90, Knu98, BM72, Goo18].

D.2 T1 Cache-Speicher-Traversierung (Fanout-Lookup)

Diese Achse ist das *Cache-Traversierungs-Organ* (T1) des Lebewesens `SearchAlgorithm` (vgl. Abschnitt 3.2).

Die Achse `axis_03b` definiert drei distinkte Strategien zur Schlüssel-Auflösung in kleinen Fanout-Arrays (typisch: innere B+-Tree- oder Trie-Knoten). Sie spannt ein Spektrum von linearer Suche ($O(N)$, cache-freundlich, klein), über multiplikatives Hashing mit Open-Addressing ($O(1)$ amortisiert, Knuth-Fibonacci), bis zur sortierten Binärsuche ($O(\log N)$, geordnete Traversierung, B+-Tree-Standard). Alle drei sind Lehrbuch-Baselines ohne Original-Code-Linking, implementiert als reine C++23-Re-Implementierungen.

Statische Unter-Achsen

ID	Name	Beschreibung
CT1	Lineare Zugriffe	Linear-scan-basierte Lookup-Methoden auf kleinen, unsortierten Fanout-Arrays. Charakterisiert durch $O(N)$ -Auflösung mit einfachen Vergleichen, typisch für Knoten mit Fanout < 32 in B+-Trees. Unter-Achse für <code>LinearFanout</code> und <code>BinarySearchFanout</code> (beide: <code>axis_tag = linear_access_tag</code>).
CT2	Hash-basierte Zugriffe	Hash-Lookup mit Open-Addressing und linearem Probing. $O(1)$ amortisierte Auflösung, charakterisiert durch Fibonacci-Multiplikator ($11400714819323198485 \approx 2^{64}/\varphi$), Power-of-2 Bucket-Count, dynamisches Rehashing bei Load-Factor > 0.7 . Nur Hash Lookup-Wrapper. Unter-Achse: <code>axis_tag = hash_access_tag</code> .

Bausteine

Variante	Beschreibung	Quelle
LinearFanout	Unsortierte Fanout-Traversal via <code>std::find_if</code> und linearem Scan. $O(N)$ Lookup, kein Hash-Overhead, cache-freundlich für kleine N (< 32). Klassische B-Tree-Baseline (Bayer/McCreight 1972). Gehört zu Unter-Achse CT1.	Code/Baseline — Bayer/McCreight 1972 (Acta Informatica)
HashLookup	Fibonacci-Hash open-addressing mit linearem Probing (Knuth TAOCP Vol. 3, §6.4). $O(1)$ amortisiert, dynamisches Rehashing (verdoppelt Capacity bei $\text{load} \geq 0.7$), iterable Laufzeit-Kapazität (<code>kIterableInitialCapacities: {8, 16, 64, 256, 1024}</code>). Standalone C++23-Re-Impl, keine Original-Code-Bindung. Gehört zu Unter-Achse CT2.	Code/Baseline — Knuth 1998 (The Art of Computer Programming Vol.3)
BinarySearch Fanout	Sortierte Fanout-Traversal via <code>std::lower_bound</code> . $O(\log N)$ Lookup bei sortierter Ordnung, bewahrt Schlüssel-Sequenzierung für Range-fähige Routing-Layer. Klassische Suche in inneren B+-Tree-Knoten (Bayer/McCreight 1972), dritte distinkte Strategie der Achse. C++23-Re-Impl, <code>is_original=false</code> . Gehört zu Unter-Achse CT1.	Code/Baseline — Bayer/McCreight 1972 (Acta Informatica)

Beitragende Quellen: Bayer/McCreight 1972, Knuth TAOCP Vol. 3 [BM72, Knu98].

Verwandte Literatur: P17, P21, P32 [BDFC05, CGM01, SKK⁺25].

D.3 T2 Slot-zu-Offset-Mapping (Traversal-Sublayer)

Diese Achse ist das *Mapping-Organ* (T2) des Lebewesens `SearchAlgorithm` (vgl. Abschnitt 3.2). Vermittlung zwischen logischen Slot-Indizes und physischen Speicher-Offsets in inneren Trie-Knoten und Speicher-Pools. Die Achse bietet zwei grundsätzlich verschiedene Zuordnungsstrategien: direkte absolute Offsets (lineare Packing) oder pool-relative Offsets mit automatischem Rebase-Mechanismus zur Unterstützung von Speicher-Umallokation und Persistent-Data-Structures.

Statische Unter-Achsen

ID	Name	Beschreibung
MP1	Direct-Access-Mapping (MP1)	Direkter Slot-zu-Absolute-Offset-Mapping ohne Indirection. Wrapper-Familie für klassisches Array-of-Pointers-Layout wie in inneren B-Tree-Knoten (Bayer/McCreight 1972). Einfache Cache-Locality, $O(N)$ Lookup per <code>std::find_if</code> .
MP2	Pool-Relative-Mapping (MP2)	Slot-zu-Pool-Relativem-Offset-Mapping mit Based-Pointer-Arena-Pattern. Alle Offsets relativ zu dynamischem <code>pool_base_address</code> gespeichert. Ermöglicht $O(1)$ Rebase bei Speicher-Umallokation — zentrale Eigenschaft für Persistent-Data-Structures (Driscoll et al. 1989) und CustomAligned Structure-Pattern in prt-art.

Bausteine

Variante	Beschreibung	Quelle
DirectPlacement	Wrapper für direktes Slot-zu-Absolute-Offset-Mapping (lineares Packing). <code>std::vector<pair<slot_index_type, offset_type>;</code> <code>resolve_offset/register_slot</code> via <code>linear std::find_if</code> . Verwendungskontext: prt-art <code>INode::placement_page_ +</code> Mapping-Table. Speicher: 16-bit Slot-Index + <code>size_t</code> Offset pro Entry. Keine Pool-Basis-Abhängigkeit.	CE-Baseline
PoolRelative	Wrapper für Pool-Relatives-Offset-Mapping mit $O(1)$ -Rebase-Fähigkeit. <code>std::vector<pair<slot_index_type, relative_offset></code> + <code>mutable pool_base_address</code> . Bei Pool-Umlokation: <code>rebase(new_pool_base)</code> setzt nur <code>pool_base_neu</code> — alle relativen Offsets bleiben gültig. Verwendet bei prt-art CustomAligned Structure + Versioning-Szenarien (Persistent Data Structures nach Driscoll/ Sarnak/Sleator/Tarjan 1989).	CE-Baseline

Beitragende Quellen: — (CE-Baseline, eigene Wrapper).

Verwandte Literatur: Bayer/McCreight 1972, Driscoll et al. 1989, P03, P07 [BM72, DSST89, MKM12, WNJ19].

D.4 T3 Pfadkompression

Diese Achse ist das *Pfadkompressions-Organ* (T3) des Lebewesens `SearchAlgorithm` (vgl. Abschnitt 3.2).

Definiert die Kompressions-Granularität und -Strategie für Schlüsselpfade in Trie-Strukturen. Steuert, wie innere Knoten redundante Byte-Sequenzen oder signifikante Bits gemeinsamer Präfixe speichern und navigieren, um Speicher- und Cache-Effizienz zu optimieren.

Statische Unter-Achsen

ID	Name	Beschreibung
PC1	Kompressions-Granularität	Definiert die minimale Einheit der Pfad-Kompression: Bit-weise (Patricia), Byte-weise (ART) oder keine Kompression (raw path). Bestimmt die Trie-Höhe und navigationsoptimale Codeblöcke im Traversal. Code-Token: <code>granularity_tag</code> .
PC2	Sprung-Strategie	Definiert das Navigations-Pattern bei inneren Knoten: Linear über 8 Bytes (ByteWise), Single-Bit-Vergleich (Patricia) oder direkter Sprung ohne Zwischenschritte. Beeinflusst Branch-Dichte und Prefetch-Verhalten. Code-Token: <code>skip_strategy_tag</code> .
PC3	Decode-Komplexität	Klassifiziert die Laufzeit-Komplexität beim Extrahieren von Präfix-Informationen: $O(1)$ für direkte Extraktion, $O(\log n)$ für struktur-basierte Suche, $O(n)$ für sequenzielle Prüfung. Wichtig für Operationen wie <code>common_prefix_len()</code> und Schlüssel-Vergleiche. Code-Token: <code>decode_complexity_tag</code> .

Bausteine

Variante	Beschreibung	Quelle
PathCompression None	Keine Pfad-Kompression; rohe Schlüsselpfade werden vollständig und unkomprimiert in Knoten gespeichert. Dient als Mess-Baseline mit <code>compression_ratio=1.0</code> . Verwendet als Kontrollfall zur Quantifizierung der Speicher- und Höhen-Einsparungen komprimierender Strategien.	Code/Baseline
ByteWisePath Compression	Byte-für-Byte-Kompression (ART-Stil); speichert bis zu 7 Präfix-Bytes pro Knoten in einem kompakten <code>u64</code> -Wort mit Längenetikett im High-Byte. Reduktion der Trie-Höhe um typischerweise Faktor 2 (<code>compression_ratio=0.5</code>). Ursprung: Leis et al., ART ICDE 2013 (P01). Verwendet Goldstandard-Operationen <code>common_prefix_len()</code> und <code>cut()</code> für Navigations-Optimierung.	P01
PatriciaPath Compression	Single-Bit-Split-Pfadkompression (Patricia-Trie); navigiert bitweise statt byteweise, reduziert Trie-Höhe um typischerweise Faktor 3 (<code>compression_ratio=0.3</code>). Ursprung: Morrison PATRICIA JACM 1968; modern implementiert in HOT (Binna SIGMOD 2018, P02) und Wormhole (Wu EuroSys 2019, P07). F15-operative Primitiven: <code>key_split_bit()</code> für MSB-first Bit-Extraktion, <code>path_descend_scan()</code> für goldstandard-konforme <code>_scan</code> -Signatur mit schlüssel-abhängiger variabler Tiefe.	P02

Beitragende Quellen: P01, P02, P07, Morrison 1968 [LKN13, BZP⁺18, WNJ19, Mor68].

Verwandte Literatur: P04, P05, P09 [BFTV24, FJKN20, Jac89].

D.5 T4 Knotentypen (Node-Type-Achse)

Diese Achse ist das *Knotentyp-Organ* (T4) des Lebewesens `SearchAlgorithm` (vgl. Abschnitt 3.2). Die Achse `axis_04_node_type` definiert die vier Knotenformate des Adaptive Radix Tree (ART) als austauschbare Varianten: Node4, Node16, Node48 und Node256. Jeder Knotentyp bietet eine andere Balance zwischen Speicher, Cache-Effizienz und Suchgeschwindigkeit. Diese Achse bildet die Basis für adaptive Baum-Reorganisationen und ist zentral für das Design der Suchalgorithmen.

Statische Unter-Achsen

ID	Name	Beschreibung
NT1	Kapazitätsklasse (NT1)	Klassifizierung nach Fanout-Größe und Slotanzahl: klein (Node4 mit 4 Slots, linear search), mittel (Node16 mit 16 Slots, SIMD-binary-search) bis maximal (Node256 mit 256 Slots, direct-addressed).
NT2	Zugriffsmuster (NT2)	Art der Schlüsselsuche innerhalb eines Knotens: linearer Scan (Node4), binäre Suche mit SIMD (Node16), indirekte Indizierung (Node48) oder direkte Adressierung (Node256).
NT3	Kompaktheit (NT3)	Speicherlayout und Dichte: spärlich und cache-aligned (Node4), dicht mit Indirection (Node48) oder maximal direkt (Node256), mit Auswirkungen auf Speicherverbrauch und Cache-Line-Misses.

Bausteine

Die Tafel führt drei Gegenstände aus demselben Achsen-Verzeichnis; nur der erste Block ist die Wertemenge der Achse.

Variante	Beschreibung	Quelle
<i>Achsen-Varianten (AllNodeTypes, vier)</i>		
Node4NodeType	Kleiner ART-Knoten mit 4 Slots und linearer Suche. Ideal für spärlich besetzte obere Bauebenen, passt komplett in eine Cache-Line (64 Byte). Implementiert als CE-Reimplementierung der ART-Spezifikation mit <code>node_find_scan()</code> als linear scan über sortierte Schlüssel.	P01
Node16NodeType	Mittlerer ART-Knoten mit 16 Slots, optimiert für SIMD-basierte binäre Suche (SSE2 PCMPSTRM / AVX2 VPCMPSTRM). Balance zwischen Speicher und Suchgeschwindigkeit; größte Kapazität ohne Indirection. CE-Re-Impl der Leis-ICDE-2013-Spezifikation.	P01
Node48NodeType	Großer ART-Knoten mit 48 Slots, nutzt Indirection: 256-Byte ChildIndex (Byte→Slot-Mapping, 0=leer) plus 48er ChildArray. Trade-off zwischen Speicher (vs Node256 direct) und Cache-Misses (vs Node4 linear). Doppelter Indirektions-Zugriffsmuster (Index + Child).	P01
Node256NodeType	Maximaler ART-Knoten mit 256 Slots, direkt adressiert ohne Index. O(1) Lookup (kein Scan, kein Index-Touch). Hoher Speicherverbrauch (256 Pointer), aber optimale Suchgeschwindigkeit für dicht besetzte Knoten. Default für untere Bauebenen.	P01
<i>Paper-Knotenformate (Rekonstruktions-Ziele dieser Arbeit, keine CE-Baseline)</i>		
Internal/Border	Knotentyp-Paar des Masstree (Trie aus B ⁺ -Bäumen): Internal-Knoten navigieren die 8-Byte-Schlüssel-Slices der B ⁺ -Ebene, Border-Knoten bilden die Blatt-Ebene mit den Werten bzw. dem Übergang zur nächsten Trie-Schicht. Paper-Knotenformat (Rekonstruktions-Ziel dieser Arbeit, keine CE-Baseline).	P03 (Mao et al. 2012) [MKM12]
Decision/Span	Knotentyp-Paar des B ² -Baums (B ⁺ mit eingebetteten binären In-Knoten, cache-bewusst): Decision-Knoten enthalten die binäre Verzweigungs-Entscheidung innerhalb der Seite, Span-Knoten fassen zusammenhängende Schlüsselbereiche zusammen. Paper-Knotenformat (Rekonstruktions-Ziel dieser Arbeit, keine CE-Baseline).	P06 (Schmeisser et al. 2022) [SSL ⁺ 21]
LOUDS-Dense/Sparse	Knotentyp-Paar des succinct Range-Filters SuRF: LOUDS-Dense kodiert die oberen, dicht besetzten Trie-Ebenen bitmap-basiert mit direkter Adressierung, LOUDS-Sparse die unteren, spärlich besetzten Ebenen byte-sequenziell succinct. Paper-Knotenformat (Rekonstruktions-Ziel dieser Arbeit, keine CE-Baseline).	P10 (Zhang et al. 2018) [ZLL ⁺ 18]
<i>Speicher-Organ der Komposition (Storage-Organ, keine node_type-Werte)</i>		
NodeTypeSlotStore	Storage-Organ: node_type-getriebener boundierter Slot-Speicher. Erstreckt sich über <code>std::array</code> mit Kapazität <code>N: :max_capacity()</code> über einen gemeinsamen uint64-Key. Erfüllt das StorageOrgan-Concept und ist Drop-in-Substrat für ComposedSearch. Baseline-Variante ohne Layout/Allocator-Integration.	Code/Baseline
ComposedStore	3-Achsen-Storage-Organ: <code>node_type(N) ⊕ layout(L) ⊕ allocator(A)</code> . Unboundierter vector über Allocator A; layout fließt als statisches <code>cache_line_size</code> und via optionale <code>organ_scan_field_sum()</code> ein. Messbar (Anforderung F15).	Code/Baseline
NodeChunkedStore	3-Achsen-Storage-Organ mit Laufzeitwirkung der node_type-Achse: Slots liegen in Chunks der Kapazität <code>N: :max_capacity()</code> . Chunk-Count = Zahl der node-großen Allokationen; damit ist die node_type-Achse messbar (Node4 viele Chunks, Node256 wenige). Beleg für Delegation.	Code/Baseline
LayoutAware ChunkedStore	Layoutgetreue Variante von NodeChunkedStore: speichert Records am layout-getriebenen Stride (<code>eff_stride</code>). Jeder Record belegt <code>eff_stride</code> Bytes (Key 0..8, Value 8..16, Rest Padding). Macht die memory_layout-Achse messbar, OOB-sicher für scan-Methoden.	Code/Baseline
ObservableNodeType	ObservableAxis-Hülle um eine node_type-Strategie. Reicht die statische API durch <code>(max_capacity/name/topic_tag) + bietet observe_node_find()</code> als Instanz-Driver. Trackt <code>find_count</code> , <code>keys_stored</code> , <code>queries_run</code> , <code>last_checksum</code> . Format-divergente Lookup-Latenz messbar (Out-of-Process-Pfad).	Code/Baseline

Beitragende Quellen: P01 [LKN13], P03 [MKM12], P06 [SSL⁺21], P10 [ZLL⁺18].

D.6 T5 Speicher-Layout (Memory Layout)

Diese Achse ist das *Speicher-Layout-Organ* (T5) des Lebewesens *SearchAlgorithm* (vgl. Abschnitt 3.2).

Diese Achse klassifiziert die räumliche Organisation von Datensätzen im Speicher und beeinflusst damit Cache-Effizienz, SIMD-Vectorisierbarkeit und False-Sharing-Charakteristiken. Sie erfasst orthogonal vier Design-Dimensionen, von denen drei als Unter-Achsen-Tags im Code stehen (HM1–HM3): (1) Alignment-Strategien (Cache-Line-Padding vs. Strict-Packing), (2) Datenorganisation (zeilenorientiert AoS vs. spaltenorientiert SoA vs. Hybrid AoSoA), (3) Packing-Dichte (dense vs. succinct bit-packed); die vierte, das Stride-Muster (HM4, sequenziell vs. interleaved), ist eine geplante Dimension ohne tragenden Layout-Baustein, für die der Code keinen Tag führt (ein permutierbarer Stride-Wert brähe die auf fünf Layout-Bausteine festgelegte *AllLayouts*-Liste des 320er-Katalogs). Die Layout-Wahl ist ein primärer Treiber für Cache-Lokalität und SIMD-Fähigkeit bei Index-Traversal.

Statische Unter-Achsen

ID	Name	Beschreibung
HM1	Alignment-Strategie	Entscheidung zwischen Cache-Line-gepaddetem Layout (False-Sharing-Vermeidung) und Strict-Packing (Speicherkompaktheit). Bestimmt Stride-Overhead bei sequenzieller Traversal.
HM2	Daten-Organisation	Grundlegende Speicher-Ordnung: Array-of-Structs (AoS, zeilenorientiert), Struct-of-Arrays (SoA, spaltenorientiert), oder Hybrid AoSoA (Block-basierte Mischung). Kritisch für Cache-Line-Ausnutzung bei Feld-selektiven Scans.
HM3	Packing-Dichte	Dichtegrad der Speichernutzung: von Standard-Records (8–64 Byte) bis zu kompaktem Bit-Packing (z.B. LOUDS-Bitmaps mit ~1 Bit pro Slot). Beeinflusst Decode-Latenz und L1/L2-Auslastung.
HM4	Stride-Muster (geplant, kein Code-Tag)	Muster der Speicheradressierung bei Traversal: Sequenzielle Strides (aufeinanderfolgende Records), Interleaved (z.B. um Hot-Cold-Daten zu trennen) oder Cache-Aware-Layouts (z.B. Eytzinger BFS). Optimiert Prefetch-Effizienz. Im Code ohne tragenden Layout-Baustein und ohne Tag: Ein permutierbarer Stride-Wert brähe die auf fünf Layout-Bausteine festgelegte <i>AllLayouts</i> -Liste des 320er-Katalogs.

Dynamische Unter-Achsen

ID	Parameter	Beschreibung
CacheLineSize	Cache-Line-Größe (Dimension Line-Größe der <i>cacheline</i> -Unter-Achse)	Parameter des Planers für die Zielplattform-Cache-Zeile: 32 Byte (embedded), 64 Byte (Standard x86-64/ARM64), 128 Byte (unter anderem manche Power-ISAs) oder 256 Byte (zum Beispiel s390x). Der Wertebereich der <i>cacheline</i> -Unter-Achse umfasst 4 Line-Größen $\times$ 3 Alignment-Werte $\times$ 5 Prefetch-Hinweis-Werte = 60 Konfigurationen; die Wahl wird je Bau als <i>NTTP CacheLineConfig</i> eingesetzt und beeinflusst Alignment/Padding-Overhead aller alignierten Layouts.

Bausteine

Variante	Beschreibung	Quelle
AoSStrictMemoryLayout	Array-of-Structs, kompakt gepackt ohne Cache-Line-Alignment. Vorteil: minimale Speichernutzung (record_size-Strides, kompakt). Nachteil: False-Sharing bei concurrent Writes, schlechte Cache-Hit-Quote bei schmalen Feldscans. Typisch für Wormhole-Index.	Code/Baseline
CacheLineAlignedMemoryLayout	AoS mit 64-Byte-Alignment per Record. Vermeidet False-Sharing durch Padding (Stride = round_up(record_size, 64)). Standard für ART/HOT/Masstree/START. Bau-Konstante: Bei record_size=48 (Mess-Build) entsteht 16 Byte Padding pro Record; eine messbar höhere Latenz als bei aos_strict ist der erwartete Cache-Effekt (Messbeleg im Korpus: n/a, die vollständige Messreihe liegt nicht vor).	Code/Baseline
SoAMemoryLayout	Struct-of-Arrays: Alle Felder spaltenweise hintereinander. Vorteil: Kontiguierliche Feldscans (z.B. nur Keys ohne Values) nutzen maximal Cache-Lines (16× weniger Cache-Lines als AoS bei Einfeld-Scan). Ideal für SIMD-Vectorization und OLAP-Indizes. Vorteil beschrieben in Abadi et al. SIGMOD 2008.	Abadi et al. 2008 [AMH08]
PackedBitmapMemoryLayout	Bit-packed succinct Layout (LOUDS / SuRF FST). Speichert n Einträge mit $\sim n \cdot \lg(\sigma)$ Bits statt bytes. Extreme Kompaktheit (32× weniger Cache-Lines als AoS), aber höherer Decode-Overhead per Lookup. Fundament: Jacobson LOUDS FOCS 1989 (P09). Moderne Impl: SuRF Apache-2.0.	P09 (Jacobson LOUDS FOCS 1989)
AoSoAMemoryLayout	Array-of-Structures-of-Arrays: Hybrid-Layout mit Block-Breite W=8 (AVX2-Lanes). Innerhalb eines Blocks: SoA (Felder kontiguierlich). Über Blocks: AoS (Blocks sind gestrided). Vereint SIMD-Vectorisierbarkeit (SoA innerhalb mit räumlicher Lokalität (AoS über). Standard in HPC/SIMD-Engines. Konvention; kein einzelnes Ursprungspaper, aber Idiom des SPMD-Übersetzers ispc [PM12].	Code/Baseline (HPC/SIMD-Konvention; ispc [PM12])

Beitragende Quellen: P09, Abadi et al. 2008, ispc (Pharr/Mark 2012) [Jac89, AMH08, PM12].

Verwandte Literatur: P06, P11, P12, P32 [SSL⁺21, RR99, RR00, SKK⁺25].

D.7 T6 Allokator-Achse (T6)

Diese Achse ist das *Allokations-Organ* (T6) des Lebewesens `SearchAlgorithm` (vgl. Abschnitt 3.2). Diese Achse stellt die Speicherverwaltungsstrategie für die Cache-Engine bereit. Sie definiert 26 konkrete Allocator-Wrapper für verschiedene Algorithmen und Techniken (von klassischen Baselines wie Buddy und Slab über moderne Research-Allokatoren wie `mimalloc`, `jemalloc`, `snmalloc` bis zu spezialisierten Varianten für NUMA, PIM und formal verifizierte Systeme sowie einer Speichertyp-Virtualisierung nach dem VAMPIR-Entwurf, A24). Alle Wrapper erfüllen standardisierte Concepts und sind orthogonal nach 7 Compile-Time-Varianten-Familien (Freelist-Topologie, Size-Class-Schema, Thread-Lokalität, Synchronisation, Allokationspolicy, Reklamation, Fragmentierungsstrategie) strukturierbar.

Statische Unter-Achsen

ID	Name	Beschreibung
AA1	Free-List-Topologie	Wie sind freie Speicherblöcke organisiert? Beispiele: Per-Page-Sharding (mimalloc A04), Per-Thread-Caching (snmalloc A07), Buddy-Tree (A19), Single-Global-Free-List (dlmalloc A20), Spans (scalloc A08), hybride Strategien (hmalloc A15).
AA2	Size-Class-Schema	Wie werden Block-Größen klassifiziert? Beispiele: Slab pro Objektgröße (A02), dlmalloc Bins (A20), jemalloc Größenklassen (A05), scalloc Spans (A08), Buddy Power-of-2 (A19), formal verifizierte Bins (StarMalloc A13), std::pmr pools (A22).
AA3	Thread-Lokalität	Wie lokal pro Thread/Core ist die Allokation? Beispiele: tcmalloc thread-local-caches (A06), rpmalloc thread-heaps (A10), snmalloc message-passing (A07), tcmalloc-warehouse hyperscale (A14), Hoard per-heap-locks (A01).
AA4	Synchronisation	Welcher Concurrency-Mechanismus? Beispiele: Lock-Free CAS (Michael A03, LRMalloc A11), Per-Heap-Locks (Hoard A01), Single-Threaded (Exgen A18), Wait-Free (Crystalline A17).
AA5	Allokationspolicy	Wie werden Allokationsanfragen geroutet? Beispiele: NUMA-Origin-Awareness (NUMAlloc A09), Cache-Set-Awareness (CAMA A12), NUCA-Awareness (TCMalloc-Warehouse A14), PIM-Awareness (PIM-malloc A16), polymorphe Memory-Resource (std::pmr A22), NFP-Speichertyp-Virtualisierung (VampirNfp A24).
AA6	Reklamation	Wie werden gelöschte Blöcke zurückgegeben? Beispiele: Magazine-Cache (Slab A02), Page-Heap-Release (TCMalloc A06), Lock-Free-Reclamation (Crystalline A17), Deferred-Free (mimalloc A04), Vmem-Magazine-Extension (A23).
AA7	Fragmentierungsstrategie	Wie wird Fragmentierung vermieden? Beispiele: dlmalloc Coalescing (A20), Object-Coloring (Slab A02), Buddy-Splitting (A19), Page-Local-Sharding (mimalloc A04), Span-Pooling (scalloc A08).

Bausteine

Variante	Beschreibung	Quelle
HoardAllocator (A01)	Per-Heap Free-Lists mit SMP-Skalierbarkeit. Berger et al. (ASPLOS 2000). Synchronisierungskonzept via Per-Heap-Locks + lokale Heap-Caches pro Thread.	P— (OSS, Apache-2.0)
SlabAllocator (A02)	Object-Caching-Kernel-Allokator mit Magazine-Cache-Strategie. Bonwick (USENIX 1994, 2001). Klassisches Lehrbuch-Paradigma ohne eigenständigen OSS-Code.	P— (Baseline/Textbook)
MichaelLockFree Allocator (A03)	Lock-Free CAS-Allokator mit Hazard-Pointers. Maged Michael (PLDI 2004). Re-Implementierung mit IBM-Patent-Hintergrund.	P— (LGPL Re-Impl)
MimallocAllocator (A04)	Free-List-Sharding mit deferred-free und page-local management. Leijen/Zorn/de Moura (MSR-TR-2019-18, APLAS 2019). Original Code-Linking (is_original=2/2).	P— (OSS, MIT, is_original)
JemallocAllocator (A05)	Arena-basierte Größenklassen mit per-CPU Arenas und tcache Layer. Evans (BSDCan 2006). Standard-Allokator von FreeBSD und Facebook. Original Code-Linking (is_original=2/2).	P— (OSS, BSD-2-Clause, is_original)
TCMallocAllocator (A06)	Thread-Caching Malloc mit zentralem Page-Heap. Ghemawat/Menage (Google ca. 2005) + TEMERAIRE (OSDI 2021). Google-Produktions-Standard.	P— (OSS, Apache-2.0)
SnmallocAllocator (A07)	Message-Passing-Allokator mit asymmetrischen Heap-Operationen. Paul Liétar et al. (ISMM 2019). Original Code-Linking (is_original=2/2).	P— (OSS, MIT, is_original)

Variante	Beschreibung	Quelle
ScallocAllocator (A08)	Span-basierte Free-List mit Virtual Spans für Multi-Core-Skalierbarkeit. Aigner/Kirsch/Lippautz/Sokolova (OOPSLA 2015). Low-Fragmentierung via Span-Pooling.	P— (OSS, BSD-3-Clause)
NUMAllocAllocator (A09)	NUMA-Origin-Awareness mit schnellerer Speicherallokation. UTSASRG (ISMM 2023). Optimiert für Multi-Socket-Architekturen.	P— (OSS, Lizenz nicht ermittelt)
RPMallocAllocator (A10)	Per-Thread Span-Caching ohne Dependency zu anderen Allokator-Bibliotheken. Mattias Jansson (2017). Original Code-Linking (is_original=2/2).	P— (OSS, Public-Domain/MIT, is_original)
LRMallocAllocator (A11)	Lock-Free Allocator mit Hazard-Pointers für Multi-Core-Skalierbarkeit. Leite/Rocha (VECPAR 2018, LNCS 11333). Original Code-Linking (is_original=2/2).	P— (OSS, MIT, is_original)
CAMAAAllocator (A12)	Cache-Aware Memory Allocator mit vorhersehbarem Verhalten. Herter/Backes/Haupenthal/Reineke (ECRTS 2011, Saarland). Keine eigenständige OSS-Implementierung.	P— (Baseline/Research)
StarMallocAllocator (A13)	Formal verifizierte härtete Memory-Allocator mit F*/Steel. Inria-Prosecco: Reitz/Fromherz/Protzenko et al. (OOPSLA 2024). Mathematisch verifizierter Allocator.	P— (OSS, Apache-2.0)
TCMallocWarehouse Allocator (A14)	TCMalloc-Hyperscale-Erweiterung mit Huge Page-Unterstützung für Warehouse-Scale-Computing. TEMERAIRE (Hunter OSDI 2021) + Warehouse-Charakterisierung (Zhou ASPLOS 2024). NUCA-aware TCMalloc-Variante.	P— (OSS, Apache-2.0)
HMallocAllocator (A15)	Hybrid Lock-Free Allocator mit skalierbare Speicherverwaltung. Li/Yao/Tang/Lin (IEEE ICPADS 2019). Keine eigenständige OSS-Implementierung.	P— (Research Baseline)
PIMMallocAllocator (A16)	Processing-In-Memory Allocator für heterogene HW mit schnellem lokalen Speicher. VIA-Research (HPCA 2026, arXiv:2505.13002). Spezialisiert auf PIM-Hardware.	P— (OSS, MIT)
CrystallineReclamation (A17)	Wait-free Safe-Memory-Reclamation-Familie (Nikolaev/Ravindran DISC 2021 / PLDI 2024). Reclamation-Policy, kein eigenständiger Allokator.	P— (Research)
ExgenAllocator (A18)	Single-Threaded Specialized Allocator mit Optimierungen für Single-Threaded Workloads. UT Austin (IEEE CAL 2025, arXiv:2510.10219). „Old is Gold“ Prinzip.	P— (Research, Lizenz nicht ermittelt)
BuddyAllocator (A19)	Buddy-System mit Power-of-2-Splitting für einfache Fragmentierungskontrolle. Knuth (TAoCP Vol.1, 1968). Klassisches Lehrbuch-Paradigma.	P— (Baseline/Textbook)
DlmallocAllocator (A20)	Doug Lea Malloc mit Bins-basierter Klassifizierung. Lea (1987–2012). Original Code-Linking (is_original=2/2).	P— (OSS, Public-Domain/CC0, is_original)
PtMalloc2Allocator (A21)	ptmalloc2 (glibc malloc) mit expliziter Wrapper-Kontrolle. Wolfram Gloger / Ulrich Drepper (1990er-2000er). Lizenz-blockiert (LGPL-2.1+).	P— (OSS, LGPL-2.1+, blockiert Linking)
StdMalloc (A22a)	Standard libc malloc (Concept-Beweis) — portable Fallback-Allokator. Baseline für alle Standard-Bibliotheks-Implementierungen.	P— (Standard-Library)
PmrResourceAllocator (A22b)	std::pmr::memory_resource (polymorphe Memory-Ressource). Halpern (N3916, C++17). Abstrakte Schnittstelle ohne verhaltens-distinkte Default-Implementierung.	P— (Standard-Library, C++17)
PoolResourceAllocator (A22c)	std::pmr::unsynchronized_pool_resource mit eigenem Size-Class-Pool. Halpern (N3916, C++17). Verhaltens-distinkt ohne Vendor-Linking (F15-operativ).	P— (Standard-Library, C++17, F15-operativ)
VmemMagazinesAllocator (A23)	Vmem + Magazines als Erweiterung des Slab-Allocators für Multi-Core-Skalierung. Bonwick (USENIX ATC 2001). Keine eigenständige OSS-Implementierung.	P— (Baseline/Textbook)

Variante	Beschreibung	Quelle
VampirNfpAllocator (A24)	Allokator-Front nach dem VAMPIR-Entwurf (Virtualisierung nicht-funktionaler Speichereigenschaften): Allokationen laufen durch eine NFP-etikettierte Speicherstufe (Ziel-Stufe DRAM), der NFP-Deskriptor (<code>bandwidth_class</code> , <code>latency_class</code> , <code>capacity</code>) wird offengelegt. Strukturelle Rekonstruktion allein des baubaren Speichertyp-Virtualisierungs-Teils: Poster und Review liefern weder Code noch Kostenformel; Energie ist bewusst nicht modelliert (kein Zähler, sonst eine leere Metrik); Kompensation, transparente OS-Migration und globales Pipeline-Scheduling sind nicht Gegenstand. <code>is_original=false</code> , standardmäßig abgeschaltet.	P33 (VAMPIR-Poster SOSp 2023 [BSB ⁺ 23], TU Dresden; Rekonstruktion, <code>is_original=false</code>)

Registry-Stand: Die generierte Organ-Registry führt für die Allokator-Achse drei aktivierte Bausteine — `std_malloc`, `pmr_resource` und `pool_resource`; der Katalog A01–A24 bleibt als Angebots-Katalog erhalten, die übrigen Wrapper sind je Vendor-Verfügbarkeit und Aktivierungs-Flag zuschaltbar.

Beitragende Reclamation-Quellen: P29, P30 [McK01, Mic04a]; vollständiger Allokator-Korpus A01–A24 des Codes (der Literatur-Korpus A01–A23 aus Abschnitt 3.2 plus die aus dem SOTA-Profil P33 rekonstruierte Allokator-Front A24 ohne eigenes Allokator-Profil) siehe Abschnitt „A-Korpus“.

D.8 T7 Prefetch-Strategie

Diese Achse ist das *Prefetch-Organ* (T7) des Lebewesens `SearchAlgorithm` (vgl. Abschnitt 3.2). Die Prefetch-Achse bestimmt die Strategie zum vorausschauenden Laden von Knoten und Adressen entlang des erwarteten Such-Pfads in einer Trie-Datenstruktur. Sie unterstützt vier konkrete Strategien mit unterschiedlichen Triggermechanismen und Heuristiken: keine Prefetch (Mess-Baseline), distanzgeschätzte Software-Prefetch auf Basis von Knoten-Dichte und Cache-Latenz (ART-Standard), explizite Hardware-Prefetch-Instruktionen (Wormhole-Standard) und pfadorientierte Prefetch mit Bundle-Granularität (`prt-art`, diese Arbeit).

Statische Unter-Achsen

ID	Name	Beschreibung
PF1	Triggermechanismus	Art der Kontrolle über den Prefetch-Moment: ob kein Mechanismus (Baseline), durch Compiler-Hinweise via Distance-Estimator, durch explizite Hardware-Prefetch-Instruktionen oder durch pfadorientierte Vorhersage
PF2	Distance-Heuristik	Berechnungsweise für die Prefetch-Distanz (wie weit voraus geladen wird): linear, adaptiv basierend auf Knoten-Dichte und Tier-Latenz, oder keine Heuristik
PF3	Granularität	Prefetch-Größe pro Trigger: Cache-Line (64 Byte, einzeln), Page (4K, Betriebssystem-Fenster) oder Bundle (mehrere Cache-Lines, Trie-pfadorientiert)

Bausteine

Variante	Beschreibung	Quelle
NonePrefetch	Keine Prefetch-Strategie (Baseline). Dient als Vergleichs-Referenz für Mess-Reihen. Trigger: keine; Heuristik: keine; Granularität: N/A. <code>is_active()</code> gibt false zurück.	Code/Baseline
DistanceEstimator Prefetch	Distanzgeschätzte Software-Prefetch (ART-Standard nach Leis ICDE 2013). Schätzt Cache-Distance zum nächsten Knoten basierend auf Knoten-Dichte [%] und Tier-Latenz [cycles] mit Heuristik: <code>estimate = clamp(1 + sparseness*8 + latency_factor, [1,16])</code> . Trigger: Compiler-Hinweise via <code>__builtin_prefetch</code> ; Heuristik: adaptiv (Dichte + Latenz); Granularität: Cache-Line. Setzt auf ART-Pattern (unodb/libart).	P01 (ART/unodb, Leis ICDE 2013)
HardwarePrefetch	Explizite Hardware-Prefetch-Instruktionen (Wormhole-Standard nach Wu EuroSys 2019). Nutzt PREFETCHT0/T1/T2/NTA auf Hash-Anchor-Chain ohne Software-Heuristik; CPU schätzt Distance autonom. Trigger: explizite Hardware-Instruktion; Heuristik: Hardware-managed; Granularität: Hardware-bestimmt. Lizenz GPL-3.0 blockiert <code>is_original-Linking</code> .	P07 (Wormhole, Wu EuroSys 2019)
PathOriented Prefetch	Pfadorientierte Prefetch-Heuristik (prt-art, diese Arbeit). Pre-loadet alle Knoten entlang vorhergesagtem Trie-Pfad bevor Suche startet. Tracker verfolgt Suchpfad und empfiehlt nächste Adresse via linearer Schritt-Extrapolation. Hot-Path-Hints: interpretiert erste 8 Byte eines Schlüssels als uint64-Adresse. Trigger: pfadorientierte Vorhersage; Heuristik: linear (Schritt-Extrapolation); Granularität: Bundle (mehrere Cache-Lines). Verwandte Literatur: Chen/Gibbons/Mowry SIGMOD 2001 (pB+-Trees Prefetching) + Mowry 1994.	P21 (verwandt: Chen/Gibbons/Mowry SIGMOD 2001); diese Arbeit

Beitragende Quellen: P01, P07, P21 [LKN13, WNJ19, CGM01].

Verwandte Literatur: P23, P25, P26, P27 [Kha11, MWR25, ZSZ⁺24, ZGH⁺25].

D.9 T8 Nebenläufigkeits-Synchronisations-Achse (Concurrency Axis T8)

Diese Achse ist das *Nebenläufigkeits-Organ* (T8) des Lebewesens `SearchAlgorithm` (vgl. Abschnitt 3.2).

Diese Achse regelt Synchronisationsmuster und sichere Speicherreclamation für nebenläufige Zugriffe auf Baum-/Indexstrukturen. Die Achse stellt compile-time wählbare Synchronisations-Patterns (None/Blocking/Reader-Writer/Optimistic/Lock-Free/Wait-Free) bereit sowie orthogonale Reclamation-Schemata (RCU/Hazard-Pointer) für sichere Speicherfreigabe in lock-freien Strukturen.

Statische Unter-Achsen

ID	Name	Beschreibung
CC1	Synchronisations-Pattern (CC1)	Compile-time Varianten-Familie der Synchronisationsmuster: None (single-threaded Baseline), Blocking (pessimistic Mutex), ReaderWriter (shared_mutex), Optimistic (lock-free Versionsvalidierung), LockFree (CAS-Loops), WaitFree (gebundene Schritte). Jede Familie hat distinkte Laufzeit-Charakteristiken (0-Overhead bis Mutex-Overhead).

ID	Name	Beschreibung
CC2	Reclamation-Schema (CC2)	Orthogonale Compile-time Varianten-Familie für sichere Speicherfreigabe in lock-freien Strukturen: RCU (deferred grace-period, via userspace-rcu), Hazard-Pointer (per-thread in-use-Marken). Kombinierbar mit lock-freien Patterns, optional bei Blocking/Optimistic.

Bausteine

Variante	Beschreibung	Quelle
NoneConcurrency	Keine Synchronisation, single-threaded Baseline. Beide acquire() und release() sind no-ops (volatile Dummy). Vergleichs-Nullpunkt für Concurrency-Overhead-Messung (F15).	Code/Baseline
Blocking Concurrency	Pessimistisches Mutex-Locking mit std::mutex. Globaler coarse-grained Lock. Serialisiert alle Zugriffe. Obergrenze des Locking-Overheads. Veröffentlichung: Dijkstra CACM 1965.	Code/Baseline
ReaderWriter Concurrency	Single-Writer/Multi-Reader via std::shared_mutex. Lock-Sharing bei read-lastigen Workloads. Mittelgewicht zwischen pessimistischen und optimistischen Mustern. Veröffentlichung: Courtois et al. CACM 1971.	Code/Baseline
OlcOptimistic Concurrency	Optimistic Lock-Coupling (ART-Sync): Versions-Counter pro Knoten, lock-freie Reader mit Retry-on-Conflict. Billig bei niedrigen Konflikten. Veröffentlichung: Leis DaMoN 2016 / DEBULL 2019 (P08, is_original=true, Apache-2.0, unodb).	P08
LockFree Concurrency	Lock-free via Compare-And-Swap (std::atomic CAS-Loops). System-weiter Fortschritt. Generisches CAS-Pattern ohne Blockierung. Veröffentlichung: Michael/Scott PODC 1996 (Referenz-Paper).	Code/Baseline
WaitFree Concurrency	Wait-free: Jeder Thread schließt in beschränkter Schrittzahl ab (stärkste Garantie). Ohne Retry-Loop wie LockFree. Realisiert via Sequence-Lock / Fetch-Add. Veröffentlichung: Herlihy TOPLAS 1991 (Theorie-Referenz).	Code/Baseline
RcuConcurrency	Read-Copy-Update (McKenney OLS 2001): Lock-freie Reader via per-Thread Nesting-Zähler (RELAXED-Order, <i>kein</i> Memory-Barrier auf Read-Side). Reclamation-Schema orthogonal zu Pattern. Lokale Re-Impl (P29 userspace-rcu LGPL-2.1, is_original=false).	P29
HazardPointer Concurrency	Hazard Pointers (Michael TPDS 2004, P30): Pro-Thread markierte in-use-Zeiger verhindern vorzeitige Speicherfreigabe (ABA-safe). Reclamation-Schema. Lokale Re-Impl (P30 NO LICENSE, is_original=false). SEQ_CST-Store auf acquire().	P30
OlcReservedBlocks Concurrency	OLC + Cache-Line-Reservierte Value-Blocks (Multi-Writer Cache-Coherence-Storm-Vermeidung). Spezialisierung des Optimistic-Patterns mit zusätzlicher atomarer Block-ID-Reservierung (fetch_add). prt-art-Option (is_original=false).	Code/Baseline

Beitragende Quellen: Dijkstra 1965, Courtois et al. 1971, P08, Michael/Scott 1996, Herlihy 1991, P29, P30 [Dij65, CHP71, LABN16, MS96, Her91, McK01, Mic04a].

D.10 T9 Serialisierung (Kodierung und Kompression)

Diese Achse ist das *Serialisierungs-Organ* (T9) des Lebewesens SearchAlgorithm (vgl. Abschnitt 3.2).

Die Achse axis_10 (Organ-Slot T9) bestimmt, wie Daten innerhalb des Cache-Engine-Systems kodiert und komprimiert werden: vom Raw-Binary-Speicherlayout über variable Längenkodierung bis

zur Succinct-Bit-Packing. Die Wahl der Serialisierungsstrategie beeinflusst direkt CPU-Kosten (Delta-Encoding, Bit-Manipulation, LEB128-Varint), Speicher-Overhead und IO-Bandbreitennutzung — kritisch für LSM-Trees und Read-Heavy-Workloads mit Approx-Filter (SuRF/LOUDS).

Statische Unter-Achsen

ID	Name	Beschreibung
SR1	Byte-Order und Wortformat	Wie werden Bytes innerhalb eines Datensatzes angeordnet? Raw (memcpy Roh-Layout), Varlen (LEB128-Varint mit Signalisierungsbits), oder Packed (Bit-für-Bit-Packing)?
SR2	Dichte (Speicherauslastung)	Speicher-Overhead pro Datensatz: Sparse (vollständige Records), Dense (mit Padding), oder Succinct (Information-theoretisch dicht, $n \cdot H + o(n)$ bits)?
SR3	Kompression und Vorverarbeitung	Block-Kompression (LZ4/Snappy, LZ77-basiert) oder Delta-Encoding (Zigzag-Transform für negative Deltas)? Oder keine Kompression?

Bausteine

Variante	Beschreibung	Quelle
RawBinary Serialization	Roh-Byte-Speicherlayout (memcpy). Baseline ohne Transformation. Minimaler CPU-Aufwand. Typ. für In-Memory-Workloads ohne Kompression. Variante: <code>serialisierte_scan()</code> liest 32-Bit Felder + Order-sensitive Checksum.	Code/Baseline
VarLen Serialization	Variable-Längen-Kodierung mit Signalisierungsbits (LEB128-VarInt). Standard für ART (Leis ICDE 2013 P01). Kleine Werte = wenige Bytes. Signalisierungsbits markieren Byte-Länge. Datenabhängige Schleife (1-5 Bytes). FNV-1a-Mix der Varint-Bytes.	P01
Succinct Serialization	Bit-für-Bit-Packing mit minimaler Bitbreite (LOUDS/SuRF). Erreicht Information-theoretisches Minimum $n \cdot H + o(n)$ bits. Read-Only nach Build. Optimal für Approx-Filter + Read-Heavy. Höchster Per-Element-CPU-Aufwand (Bit-Manipulation). Variante: <code>serialize_scan()</code> mit 64-Bit Akkumulator.	P10,P09
Compressed Serialization	Block-Kompression (LZ4/Snappy) auf Roh-Binary aufgesetzt. Trade-off: CPU-Kosten vs IO/Memory-Bandbreite. Variante: Delta-Encoding gegen Vorgänger + Zigzag-Transform (negatives Delta → kleine unsigned). Typisch für LSM-Trees. Mittlerer CPU-Aufwand.	Code/LZ77 (Ziv/Lempel 1977) [ZL77]

Beitragende Quellen: P01, P09, P10, Ziv/Lempel 1977 [LKN13, Jac89, ZLL⁺18, ZL77].

D.11 T10 Wert-Handle (Value-Handle)

Diese Achse ist das *Wert-Handle-Organ* (T10) des Lebewesens *SearchAlgorithm* (vgl. Abschnitt 3.2).

Die Wert-Handle-Achse definiert, wie Datenwerte (Values) im Cache-Index gespeichert und zugegriffen werden: inline im Knoten-Slot, extern in einem Pool, mittels immutable-shared References (RCU-Style), versioned Pointer (MVCC), oder verkettete externe Referenzen (Multi-Value). Diese Achse charakterisiert die Speicherlayout-Strategie für Values und bestimmt damit die Zugriffslatenz (direkt vs. indirekt) und Concurrency-Semantik (Snapshot vs. Versioning).

Statische Unter-Achsen

ID	Name	Beschreibung
VH1	Speicherort (Storage-Location)	Compile-Time Varianten für die physische Platzierung des Value: inline im Knoten-Slot (kombiniert Key/Value in einem Slot ohne Indirektion) oder extern in einem separaten Pool (der Knoten hält nur Offset/Pointer).
VH2	Eigentümer-Semantik (Ownership)	Compile-Time Varianten für Ownership und Sharing-Strategie: owned (exclusive per Key), shared (immutable reference-counted via RCU-style), weak (borrowing ohne Increment).
VH3	Versionierung (Versioning)	Compile-Time Varianten für Concurrency-Kontrolle: keine Versionierung (simple Ownership), Version-Tags in Pointer (MVCC für Reader-Snapshot-Isolierung).

Bausteine

Variante	Beschreibung	Quelle
InlineValueHandle	Value wird direkt im Knoten-Slot eingebettet (keine Indirektion). Standard für kleine Values wie uint64_t. Minimale Zugriffslatenz (1 direkter Read), aber Knoten-Speicher wird durch größere Values beansprucht. Quelle: ART (Leis ICDE 2013, P01).	P01
ExternalPoolValueHandle	Value extern in Pool gespeichert; der Knoten hält nur den Pool-Offset. Ermöglicht variable Value-Größen und kompaktere Knoten, kostet aber 1 zusätzlichen Cache-Miss pro Lookup (Pointer-Chasing). Quelle: Wormhole (Wu EuroSys 2019, P07).	P07
ImmutableSharedRefValueHandle	Value via reference-counted Pointer (RCU-Style Snapshot-Sharing). Optimal für Reader-Concurrency: Leser sehen stabile Snapshots, Writer erstellen neue immutable Snapshots. Requires RefCount-Acquire/Release pro Zugriff. Quelle: RCU (McKenney OLS 2001, P29).	P29
VersionedPointerValueHandle	Pointer mit Version-Tag im oberen Byte (MVCC). Ermöglicht Multi-Version-Concurrency-Control: Reader bekommt Snapshot-Version zur Sichtbarkeitskontrolle, Writer erstellt neue Version. Tombstone-Erkennung via Versions-Bit. Quelle: Masstree (Mao EuroSys 2012, P03) und SMART (OSDI 2023).	P03
ChainRefValueHandle	Multi-Value verkettete externe Referenz (Linked-List). Der Knoten hält den Offset zum Chain-Head im Pool; jeder Chain-Knoten hält (value_offset, next_offset). Teuerste Variante mit 2 abhängigen Derefs pro Value-Zugriff. Quelle: prt-art (lokale Re-Implementierung).	Code/Baseline

Beitragende Quellen: P01, P03, P07, P29, SMART (OSDI 2023) [LKN13, MKM12, WNJ19, McK01, LZS⁺23].

D.12 T11 Index-Organisation

Diese Achse ist das *Index-Organisations-Organ* (T11) des Lebewesens `SearchAlgorithm` (vgl. Abschnitt 3.2).

Klassifizierung der Datenspeicherung und Indexstrukturierung nach drei orthogonalen Dimensionen: Storage-Order (Heap/Clustered/Ungeordnet), Index-Count (keine/einzeln/mehrfach) und Data-Embedding (separate Speicherung vs. in Leaf-Pages eingebettet). Diese Achse modelliert fundamentale DBMS-Entwurfsentscheidungen, die Cache-Verhalten, Zugriffsmuster und I/O-Charakteristiken auf Basis von Index-Order vs. Storage-Order-Alignment entscheidend beeinflussen. Die drei Unter-Achsen führen die

Kürzel IO1–IO3 (Index-Organisation); die I/O-Dispatch-Achse (T12) verwendet dieselben Kürzel für andere Gegenstände.

Statische Unter-Achsen

ID	Name	Beschreibung
IO1	Storage-Order	Anordnung der Datensätze im Speicher: ungeordnet (Insert-Order im Heap), sortiert nach Primary-Key (Clustered), oder mit Pointer-Indirektion (Non Clustered). Definiert die sequenziellen oder zufälligen Zugriffsmuster bei Range-Scans. Code-Token: <code>storage_order_tag</code> .
IO2	Index-Multiplizität	Anzahl unterstützter Indizes pro Tabelle: keine (Heap-Baseline), Single-Index (Clustered, MySQL InnoDB Primärschlüssel), oder Multiple Secondary-Indizes (NonClustered, SQL Server NONCLUSTERED INDEX). Code-Token: <code>index_count_tag</code> .
IO3	Daten-Einbettung	Speicherplatzierung der Daten relativ zum Index: getrennt im Row-Store (Clustered/NonClustered mit Pointer-Hop), oder direkt in Index-Leaf-Pages eingebettet (IOT/Trie-Style wie ART/HOT). Code-Token: <code>data_embedding_tag</code> .

Bausteine

Variante	Beschreibung	Quelle
ClusteredIndex Organization	Speicher-Reihenfolge entspricht Index-Reihenfolge (1 Primary-Key). Optimiert für Range-Scans entlang des Primary-Key mit sequenziellen Disk-Reads (cache-freundlich). Standard: MySQL InnoDB, PostgreSQL CLUSTER, SQL Server CLUSTERED INDEX. Zugriffsmuster: sequenzielle Forward-Iteration ohne Predicate-Evaluation, O(n) Summen-Scan.	Bayer & McCreight, Acta Informatica 1972 (10.1007/BF00288683)
HeapIndex Organization	Storage-Reihenfolge = Insert-Order, <i>kein</i> Index (Baseline). Lookup mittels O(n) Full-Scan mit Predicate-Evaluation pro Record (datenabhängiger Branch, kein früher Abbruch). Standard: PostgreSQL Heap-Tabellen, HBase. Zugriffsmuster: ungeordneter sequenzieller Scan mit Vergleichslast und Branch-Misprediction.	Garcia-Molina, Ullman & Widom, Database Systems (Textbook Baseline)
IotIndexOrganization	Daten direkt in Index-Leaf-Pages eingebettet (Oracle IOT, SQL Server CLUSTERED INDEX style). Spart Pointer-Indirektion vs. NonClustered. Äquivalent zu B+Tree-Leaves mit eingebetteten Daten oder Trie-Knoten (ART/HOT/Wormhole). Zugriffsmuster: sequenziell wie Clustered, aber mit Zusatzlast durch Daten im Leaf (zwei Felder pro Record).	Srinivasan et al., VLDB 2000 (Oracle8i IOT) [SDF ⁺ 00]

Variante	Beschreibung	Quelle
NonClusteredIndex Organization	Index-Reihenfolge $\neq$ Storage-Reihenfolge, mehrere Secondary-Indizes pro Tabelle. Lookup über Index + Pointer-Hop zur Daten-Row (Random-Stride, Cache-Misses). Standard: SQL Server NONCLUSTERED INDEX, PostgreSQL CREATE INDEX. Zugriffsmuster: Index-navigation gefolgt von zufälligen Storage-Hops (LCG-determiniert, tatsächliche cache-Miss-Latenz durch TLB/L2-Invalidierung), anschließend ein Residual-Predicate-Vergleich pro geholtem Record (datenabhängiger Branch auf der geholten Daten-Row nach dem Pointer-Hop).	Comer, ACM Computing Surveys 1979 (The Ubiquitous B-Tree, 10.1145/356770.356776)

Beitragende Quellen: Bayer & McCreight 1972, Comer 1979, Srinivasan et al. 2000, Garcia-Molina, Ullman & Widom (Textbook) [BM72, Com79, SDF⁺00, GMUW09].

D.13 T12 I/O-Dispatch-Achse

Diese Achse ist das *I/O-Dispatch-Organ* (T12) des Lebewesens *SearchAlgorithm* (vgl. Abschnitt 3.2).

Modellierung und Auswahl von I/O-Strategien für die Persistierung und den Speicherzugriff im Index: Speicherung im RAM-only (Baseline), gepuffert via OS-Page-Cache (Standard), direkter I/O mit `O_DIRECT`-Flag (NVMe-Optimierung), oder Memory-Mapped File I/O (Persistent Memory). Diese Achse ermöglicht die Entkopplung der Such- und Baum-Strukturen von der Persistierungs-Implementierung und gestattet A/B-Messungen der Dispatch-Overhead-Profile unter identischen Workloads. Die drei Unter-Achsen führen die Kürzel IO1–IO3 (I/O); die Index-Organisations-Achse (T11) verwendet dieselben Kürzel für andere Gegenstände.

Statische Unter-Achsen

ID	Name	Beschreibung
IO1	Persistierungsmodell	Klassifiziert die Speicherart: RAM-only (keine Persistierung, reine Mess-Baseline), oder Disk/Persistent-Memory (Datei-gesicherte Indizes mit verschiedenen Caching-Strategien).
IO2	Caching-Strategie	Charakterisiert die OS-Puffer-Nutzung: Buffered (OS Page-Cache, read-ahead + write-back, Standard), Direct I/O (<code>O_DIRECT</code> , Page-Cache-Bypass, 512B/4KB-Alignment), oder Memory-Mapped (file-backed <code>mmap</code> mit automatischer OS-Pagination und page-fault-getriebenem Zugriff).
IO3	Schreib-Dauerhaftigkeit	Legt die Konsistenz-Garantien fest: keine <code>fsync</code> (höchste Performance, keine Absicherung), <code>fsync</code> nach Batch (Kompromiss, Batch-Commits), oder atomare Schreibvorgänge (höchste Sicherheit, niedrigste Performance). In dieser Implementierung hauptsächlich als konzeptionelle Unter-Achse vorhanden; operative Umsetzung erfolgt über die Caching-Strategie.

Bausteine

Variante	Beschreibung	Quelle
InMemoryOnly	Rein RAM-basierter Index ohne Persistierung. Direkter, sequentieller Record-Zugriff ohne Dispatch-Overhead. Schnellster Pfad und Vergleichs-Nullpunkt der Achse. Verwendet für Mess-Baseline und Performance-Referenzierung unter Bedingungen ohne I/O-Latenz.	Code/Baseline
BufferedIo	Standard <code>read()/write()</code> via OS-Page-Cache mit automatischem read-ahead und write-back. Default für allzweck-DBMS. Trade-off: bequem, aber Double-Buffering (App-Cache + OS-Cache führt zu erhöhter Speichernutzung). Referenz-Veröffentlichung: Stonebraker CACM 1981 (Konzept-/Position-Paper Operating System Support for Database Management, DOI 10.1145/358699.358703). Einordnung: Engineering-Pattern, kein Algorithmus-Code der Referenz.	P-Stonebraker-1981
DirectIo	Bypass des OS-Page-Cache mittels <code>O_DIRECT</code> -Flag (<code>open(2)</code>), NVMe-SSD-optimal. 512B/4KB-Alignment erforderlich. Ermöglicht DBMS-eigene Cache-Strategien (RocksDB, MySQL). Höhere CPU-Kosten, aber keine Cache-Pollution durch Background-Activity. Keine dedizierte Veröffentlichung als Quelle (Linux-API seit 2.4.10); wird als bewusste Engineering-Baseline behandelt.	Code/Baseline
MmapIo	Memory-Mapped File I/O (<code>mmap</code>) mit Persistent Memory oder Read-Heavy Workloads. OS pagiert automatisch, kein Copy zwischen User- und Kernel-Space. Trade-off: page-fault-Latenz-Spitzen vs. Reuse-Freundlichkeit. Referenz-Veröffentlichung: Crotty et al. CIDR 2022 (Anti-Pattern-Baseline Are You Sure You Want to Use MMAP in Your DBMS?, db.cs.cmu.edu/.../cidr2022-p13-crotty.pdf). Bewusst als Anti-Pattern-Referenz zitiert, um Grenzen und Overhead zu dokumentieren. OSS-Referenz MIT-lizenziert.	P-Crotty-2022

Beitragende Quellen: Stonebraker-1981, Crotty-2022 [Sto81, CLP22].

D.14 T13 Migrations-Strategie-Achse

Diese Achse ist das *Migrations-Organ* (T13) des Lebewesens *SearchAlgorithm* (vgl. Abschnitt 3.2). Die Migrations-Strategie-Achse (T13, *axis_migration*) kapselt Entscheidungslogiken zur Daten-Platzierung über mehrschichtige Speicherhierarchien (RAM/SSD/HDD, Hot/Cold-Tiers). Sie modelliert, wann und wie häufig zugriffene Daten zu schnellerem Storage promoviert bzw. selten zugriffene demoviert werden, ohne eine tatsächliche Tier-Migration durchzuführen (Entscheidungslogik-Messung nur). Unterstützt vier konkrete Strategien: static (Baseline), Heat/Cold-Separation, Multi-Tier-Hierarchie, ML-driven Adaptive.

Statische Unter-Achsen

ID	Name	Beschreibung
MG1	Trigger-Mechanismus (MG1)	Bestimmt, wann eine Migrations-Entscheidung ausgelöst wird: keine (static), Schwellwert-basiert (Threshold), beobachtungsgesteuert (Observation). Compile-Time Variante pro Strategy.
MG2	Migrations-Richtung (MG2)	Bestimmt die Richtung von Daten-Bewegung: keine (static), aufwärts (RAM→SSD), abwärts (SSD→RAM), bidirektional. Compile-Time Variante.

ID	Name	Beschreibung
MG3	Migrations-Granularität (MG3)	Spezifiziert die Skalierungseinheit für Migrations-Entscheidungen: keine (static), Page, Block, Object (einzelnes Item); die Größe der Page- und Block-Einheit legt der Code nicht fest (reine Tag-Typen <code>granularity_tag</code> ; die Migrations-Bausteine messen die Entscheidungslogik ohne realen Block-Transfer). Compile-Time Kategorie.

Dynamische Unter-Achsen

Die drei Größen sind Entwurfs-Parameter der Achse; der Code führt sie als Übersetzungszeit-Konstanten innerhalb der Entscheidungs-Scans (`w_freq = 3` und `w_rec = 1` in `axis_migration_adaptive.hpp`, `kTiers = 3` in `axis_migration_tier_based.hpp`; der Hot/Cold-Scan entscheidet per Recency-Vergleich ohne Schwellwert), ein Laufzeit- oder Benutzer-Parameter ist für keine der drei implementiert, und die generierte Registry führt für T13 keine Laufzeit-Unter-Achse.

ID	Parameter	Beschreibung
D1	Entscheidungs-Schwellwert (Decision Threshold)	Laufzeit-Parameter (Plan; kein Code-Parameter): Hot/Cold-Klassifikations-Grenzwert (z.B. Recency-Counter-Limit für LRU-basierte Promotions/Demotions), Benutzer-konfigurierbar; der Hot/Cold-Scan im Code entscheidet je Record per Recency-Vergleich mit dem zuletzt gesehenen Feldwert ohne Grenzwert.
D2	Gewichtungen für Feature-Scoring	Laufzeit-Parameter (Plan; im Code Konstante) für AdaptiveMigration: Gewichte (<code>w_freq</code> , <code>w_rec</code>) für Häufigkeits- und Recency-Features in der ML-Linear kombination, im Code fest als <code>w_freq = 3</code> und <code>w_rec = 1</code> . Selbstadaption der Gewichte vorgesehen, aber nicht implementiert; implementiert ist ein gleitender Score-Akkumulator bei festen Gewichten.
D3	Tier-Konfiguration	Laufzeit (Plan; im Code Konstante): Anzahl Speicher-Tiers (z.B. <code>kTiers=3</code> für RAM/SSD/HDD in TierBasedMigration; im Code die Übersetzungszeit-Konstante <code>kTiers = 3</code>), Kapazitäten pro Tier und Promotions/Demotion-Schwellen (Plan; ohne Code-Objekt).

Bausteine

Variante	Beschreibung	Quelle
NoMigration	Statische Platzierung ohne Migration (Baseline). Daten werden einmalig positioniert, keine Bewegung zwischen Tiers. Benchmark-Nullpunkt für Vergleich mit aktiven Strategien.	Code/Baseline
HotColdMigration	Heat/Cold-Separation via LRU + probabilistisches Recency-Counting. Häufig zugriffene Daten (hot) werden zu schnellerem Cache promoviert, selten zugriffene (cold) zu langsamem Storage demoviert. Standard für LRU-K und LFU-Cache-Systeme.	Anti-Caching (PVLDB 2013) [DPT ⁺ 13]
TierBased Migration	Multi-Ebenen-Migration über die Stufen RAM→SSD→HDD (<code>kTiers = 3</code> im Code; die Paper-Code-Zuordnung des <code>ce-Repositorys</code> nennt die Stufenfolge RAM→NVM→SSD→HDD, eine NVM-Stufe ist im Code nicht implementiert) mit Modulo-basiertem Tier-Mapping. Jedes Datenitem wird anhand eines Feldwertes modulo-auf Ziel-Tier gemappt. Standard für RocksDB, LSM-Trees und Tiered-Cache-Systeme mit konfigurierbaren Schwellwerten; der Baustein selbst besitzt keinen Schwellwert-Parameter (Tabelle der dynamischen Unter-Achsen).	Managing NVM in DBMSs (SIGMOD 2018) [RLK ⁺ 18]

Variante	Beschreibung	Quelle
AdaptiveMigration	ML-driven adaptive Migration mit Online-Learning (Cachelib/ LeCaR-Stil). Gewichtete Linearkombination von Häufigkeits- und Recency-Features berechnet adaptiven Score; gleitender Lern-Akkumulator modelliert Online-Learning. Höherer Overhead vs. optimale Hit-Rate.	ML-based LeCaR (USENIX HotStorage 2018) [VRM ⁺ 18]

Beitragende Quellen: Anti-Caching (PVLDB 2013), LeCaR (HotStorage 2018), Managing NVM (SIGMOD 2018) [DPT⁺13, VRM⁺18, RLK⁺18].

D.15 T14 Filter-Achse

Diese Achse ist das *Filter-Organ* (T14) des Lebewesens *SearchAlgorithm* (vgl. Abschnitt 3.2). Die Filter-Achse T14 bietet wählbare probabilistische Membership-Query-Filter (Punkt- und Bereichs-abfragen; alle vier Bausteine antworten approximativ, ihre Konstruktion ist deterministisch). Sie deckt klassische Bloom-Filter mit k Hash-Funktionen, den deletable-Cuckoo-Filter mit Bucket-Hashing und Fingerprints, den succinct Range-Filter SuRF mit LOUDS-Trie-Navigation sowie den platzsparenden Xor-Filter mit konstanter 3er-XOR-Latenz ab. Zweck: Trade-offs zwischen Raum, Abfragelatenz, Mutability und Falsch-Positiv-Rate direkt im Cache-Engine-Experiment messbar machen. Als exakter Vergleichs-Nullpunkt ist zusätzlich die Durchreich-Variante *NoneFilter* registriert (E14), in der Bau-Konfiguration standardmäßig abgeschaltet.

Statische Unter-Achsen

ID	Name	Beschreibung
FT1	Abfrage-Typ	Unterscheidung zwischen Punkt-Abfragen (membership: key enthalten?) und Bereichs-Abfragen (range: keys in [a,b]?). Punkt-Filter sind Bloom/ Cuckoo/Xor; nur RangeSurfFilter unterstützt Range-Semantik.
FT2	Mutierbarkeit	Unterteilung in unveränderbare Filter (Bloom, RangeSurf, Xor nach Build immutable) vs. Mutable (Cuckoo mit delete-Operation). Bestimmt Design des Wrapper und Cachingmöglichkeiten während Laufzeit.
FT3	Fehler-Profil	Charakterisierung der fehlertoleranten Semantik: False-Positive-Only (Bloom, Cuckoo, Xor — Filter sagt „ja“ falsch), vs. lossless (theoretisch deterministische Antwort). Bloom: approx. $k \cdot n$ Hash-Tests; Xor: exakt 3 XOR-Operationen (branch-frei).

Bausteine

Variante	Beschreibung	Quelle
BloomFilter	Klassischer Bloom-Filter nach Bloom 1970: m-Bit-Bitmap, k unabhängige Hash-Funktionen (double-hashing nach Kirsch/Mitzenmacher 2006). Punkt-Abfragen nur; False-Positives möglich, keine Deletes. Implementierung mit tatsächlicher persistenter m-Bit-Bitmap (8 KiB, m=65536, k=4 double-hashing), die im Out-of-Process-Mess-Pfad über die tatsächlich eingefügten Schlüssel geprobt wird; die als solche ausgewiesene Pseudo-Bitmap-Probe (k=4 Hash-Tests pro Query, charakteristische early-exit-Latenz bei Mismatch) verbleibt nur im In-Process-Segment-Timing-Scan.	Bloom 1970 (CACM 13:422-426)
CuckooFilter	Cuckoo Filter nach Fan et al. CoNEXT 2014: Bucketed Cuckoo-Hashing mit 1-Byte-Fingerprints. Unterstützt Deletes und Lookup-Counting (Vorteil vs Bloom). Probe-Charakteristik: 2 Bucket-Lookups + Fingerprint-Vergleich (partielle-Schlüssel-Cuckoo nach CoNEXT 2014 §3: $i2 = i1 \text{ XOR } \text{hash}(fp)$). Höhere Insert-Kosten, aber flexible Mutierbarkeit.	Fan et al. CoNEXT 2014 (DOI:10.1145/2674005.2674994)
RangeSurfFilter	SuRF (Succinct Range Filter) nach Zhang et al. SIGMOD 2018: LOUDS-Bitmap-Trie für Range-Abfragen. Einziger Filter mit Range-Semantik (lower_bound/upper_bound auf Byte-Prefix-Ebene). Probe-Charakteristik: mehrstufiger Trie-Abstieg mit succinct-LOUDS-Navigation (bis kMaxDepth=6), nicht exakt 1 Hash-Test, daher latenz-variabel je Prefix-Länge. Praktisch in RocksDB SST-Optimierungen.	P10 (Zhang et al. SIGMOD 2018)
XorFilter	Xor Filter nach Graf+Lemire 2020 (JEA 25): XOR-basierter Filter mit ca. 9 bits/key (vs. 10 bits/key Bloom bei gleicher FP-Rate). Immutable nach Build. Probe-Charakteristik: exakt 3 unabhängige Tabellen-Zugriffe (3 disjunkte Tabellen-Drittel $h0, h1, h2$) + 3er-XOR, branch-frei, konstante Latenz ohne early-exit. Sicherheit gegen Wegoptimierung, kleinster Speicherfootprint aller Filter.	Graf+Lemire 2020 (JEA 25:Article 1.5, DOI:10.1145/3376122)
NoneFilter	Durchreich-Variante ohne Filterung (E14): jede Probe besteht unbedingt (Eingabe gleich Ausgabe), 0 Bit Struktur-Speicher und 0 Hash-Tests je Probe — der Vergleichs-Nullpunkt für den Raum/Zeit-Trade-off der vier Filter (Familie 5, End-Append, golden-320-neutral). Im Katalog registriert und konform, in der Bau-Konfiguration aber standardmäßig abgeschaltet (Option <code>COMDARE_AXIS_FILTER_ENABLE_NONE</code> , Default OFF), sodass das aktivierte Inventar der Achse vier Bausteine umfasst.	Code/Baseline

Beitragende Quellen: Bloom 1970, Fan et al. CoNEXT 2014, Zhang et al. SIGMOD 2018, Graf+Lemire JEA 2020 [Blo70, FAKM14, ZLL⁺18, GL20].

D.16 T15 Pufferung Q1 (Operations-Puffer)

Diese Achse ist das *Pufferungs-Organ (Q1)* (T15) des Lebewesens *SearchAlgorithm* (vgl. Abschnitt 3.2).

Die Achse `axis_q1_queuing` realisiert verschiedene Pufferungsstrategien für Operationen im Cache-Engine-Kontext. Sie umfasst Lehrbuch-ADTs (FIFO, LIFO, Append-Only, Priority-Heap), spezialisierte Versioning-Techniken (Delta-Chain, Copy-on-Write, Epoch, Tombstone) sowie moderne Lock-Free-Queues (SPSC/MPMC nach Lamport und Vyukov). Die Strategien werden übersetzungszeitlich über die Achsen-Registry (`mp_list` der Achsen-Registry, Enable-Flag-gefiltert) pro Permutations-Binary selektiert (kein Runtime-Switch) und sind klassifizierbar nach Zugriffsmuster (sequenziell, sortiert, zyklisch, versioniert, batched, lock-free).

Statische Unter-Achsen

ID	Name	Beschreibung
QS1	Sequenzieller Zugriff	FIFO/LIFO/Append-Only: Zugriff am Anfang oder Ende, typisch Write-Coalescing + MemTable-Pufferung
QS2	Sortierter Zugriff	Skip-List/Priority-Heap: Sortierter Drain, typisch LSM-Compact und Hot-Key-Eviction
QS3	Zyklischer Zugriff	Bounded Ring-Buffer: Feste Kapazität, Disruptor-Pattern, wrap-around mit Overflow-Handling
QS4	Versionierter Zugriff	Delta-Chain/Tombstone/CoW/Epoch: Multi-Version Concurrency Control, Snapshot-Isolation, Reclamation-Windows
QS5	Batch-Operationen	Batched-Insert-Buffer: Sammlung von Operationen zu Sub-Batches, SIMD-Vectorization, Cache-Locality-Optimierung
QS6	Lock-Free Concurrent	SPSC/MPMC: CAS-Loop oder wait-free Lamport-Modell, Lock-Freedom ohne Mutex

Bausteine

Variante	Beschreibung	Quelle
NoBuffer	Passthrough/Identität (Baseline): <code>put()</code> ist no-op, <code>get()</code> liefert immer <code>std::nullopt</code> . Sinnvoll als Vergleichspunkt und in klassischen B+/ART-Szenarien mit direktem Leaf-Zugriff. Family Q01, QS1 <code>sequential_access</code> .	Code/Baseline
AppendOnlyBuffer	Append-Only Linear Buffer (LSM-MemTable, Bw-Tree-Delta): monoton wachsendes <code>std::vector</code> ohne mittiges Löschen. Optimiert für reine Append + Bulk-Drain. Family Q02, QS1 <code>sequential_access</code> . Literatur: Levandoski/Lomet/Sengupta Bw-Tree ICDE 2013, O'Neil LSM 1996.	Code/Baseline
FIFOQueueBuffer	FIFO-Queue (<code>std::deque</code>): First-In-First-Out via <code>deque::push_back / deque::pop_front</code> . Unbounded, kann mittig effizient wachsen. Lehrbuch-ADT, typisch für Write-Coalescing. Family Q03, QS1 <code>sequential_access</code> .	Code/Baseline
LIFOStackBuffer	LIFO-Stack (<code>std::vector</code>): Last-In-First-Out via <code>vector::push_back / vector::pop_back</code> . Unbounded, optimiert für Hot-Path-Wiederverwendung und Versions-Tombstones. Family Q04, QS1 <code>sequential_access</code> .	Code/Baseline
BoundedRingBuffer	Bounded Ring-Buffer (Disruptor-Pattern): Feste Kapazität, zyklischer Zugriff mit wrap-around. Overflow: <code>drop_oldest</code> (default). <code>iterable_aspect_t</code> : Capacity als Laufzeit-Loop. Family Q05, QS3 <code>cyclic_access</code> . Literatur: LMAX Disruptor 2011.	LMAX 2011
PriorityHeapBuffer	Priority-Heap (<code>std::priority_queue</code>): Max-Heap, <code>get()</code> liefert höchste Priorität zuerst. Erste Strategie mit <code>supports_priority_ordering()=true</code> . Unbounded, Lehrbuch-ADT (Williams 1964). Anwendung: LRU-Approximation, Hot-Key-Promotion, Eviction-Queues. Family Q06, QS2 <code>ordered_access</code> .	Code/Baseline
DeltaChainBuffer	Delta-Chain Buffer (Bw-Tree, Levandoski 2013): Erste versioned-Strategie (<code>is_versioned()=true</code>). Jeder <code>put()</code> hängt Delta-Record mit aufsteigender Version-ID an Spitze der Chain an. <code>get()</code> LIFO-Drain mit Versions-ID. Append-Versioning-Paradigma. Family Q07, QS4 <code>versioned_access</code> .	Bw-Tree (Levandoski et al. ICDE 2013) [LLS13]
SkiplistBuffer	Skip-List Buffer (sortierter Buffer, RocksDB-Stil): <code>put()</code> fügt in sortierter Reihenfolge ein via <code>std::set</code> . <code>get()</code> ASCENDING-drain (minimum first), typisch für LSM-Compact-Output. Unterschied zu <code>PriorityHeapBuffer</code> : <code>Skiplist=ascending</code> , <code>Heap=descending</code> . Literatur: Pugh CACM 1990. Family Q08, QS2 <code>ordered_access</code> .	Pugh 1990, RocksDB

Variante	Beschreibung	Quelle
TombstoneBuffer	Tombstone-Marker Buffer (LSM + MVCC): <code>put()</code> erzeugt Live-Eintrag, deleted-Einträge bleiben als Tombstones (<code>std::nullopt</code>) bis Compact-Lauf. <code>get()</code> überspringt Tombstones FIFO-artig, <code>is_versioned()</code> = true (Erase-Versioning, anders als Delta-Chain Append-Versioning). <code>size()</code> zählt nur Live-Slots. Family Q09, QS4 <code>versioned_access</code> . Literatur: O’Neil LSM-tree 1996.	O’Neil 1996
CopyOnWriteBuffer	Copy-on-Write Snapshot-Buffer (Persistent Data Structures): <code>put()</code> / <code>get()</code> inkrementiert Snapshot-Version, frühere Snapshots bleiben logisch erhalten via <code>shared_ptr</code> . Snapshot-Versioning-Paradigma (anders als Delta-Chain Append, Tombstone Erase). <code>is_versioned()</code> = true. Family Q10, QS4 <code>versioned_access</code> . Literatur: Driscoll/Sarnak/Sleator/Tarjan JCSS 1989.	Driscoll et al. 1989
EpochBuffer	Epoch-based Buffer / QSBR (Quiescent-State-Based-Reclamation): Einträge in aktueller Epoche akkumuliert. Nach <code>epoch_threshold</code> Übergang => frühere Epoche kann reclaimed werden. <code>iterable_aspect_t</code> : <code>epoch_threshold</code> als Laufzeit-Parameter. <code>is_versioned()</code> = true (Reclamation-Window-Versioning). Family Q11, QS4 <code>versioned_access</code> . Literatur: McKenney RCU OLS 2001, Masstree EuroSys 2012, SMART OSDI 2023.	P29 (RCU OLS 2001), Masstree 2012
BatchedInsertBuffer	Batched-Insert Buffer (OLAP-Indexing, ART-Bulk-Insert): <code>put()</code> puffert in Sub-Batches der Größe <code>batch_size_</code> , vollständige Batches werden übergeben (bulk-Drain). Ziel: amortisierter Insert-Cost durch Bulk-Operations, SIMD-Vectorization, Cache-Locality. Erste QS5-Strategie. Family Q12, QS5 <code>batched_access</code> . Literatur: Leis ART ICDE 2013 §6.	P01 (Leis ART ICDE 2013)
LockFreeSPSCBuffer	Lock-Free SPSC Ring-Queue (Lamport 1977, 1983): Single-Producer/Single-Consumer. <code>put()</code> wait-free (1 atomic.store + 1 atomic.load), <code>get()</code> wait-free. Kein CAS nötig dank disjoint Modified-Sets. <code>ProgressGuarantee</code> : LockFree (sogar wait-free). <code>iterable_aspect_t</code> : Capacity. Overflow: dropping. Pflicht-Vertrag: genau 1 Producer + 1 Consumer. Family Q13a, QS6 <code>lock_free_access</code> .	Lamport 1977, 1983
LockFreeMPMCBuffer	Lock-Free Bounded MPMC Queue (Vyukov 2010–11): Multi-Producer/Multi-Consumer via per-cell atomic Sequence-Number und CAS-Loop. <code>Cell.sequence == pos</code> (Producer schreibt), dann <code>pos+1</code> (Consumer liest). Retries bei Contention (wait-free pro Op <i>nicht</i> garantiert). Capacity <i>muss</i> Power-of-2 sein. <code>iterable_aspect_t</code> . Family Q13b, QS6 <code>lock_free_access</code> . <code>is_original_eligible</code> =true (Vyukov BSD-2).	Vyukov 1024cores 2010–11, Michael/Scott PODC 1996
OriginalLockFreeMpmcConcurrentQueue	<code>moodycamel::ConcurrentQueue</code> (Cameron Desrochers, Block-Based MPMC): Nachweis-Wrapper für Originalcode mit Original-Code-Linking (2/6 Methoden original: <code>put</code> , <code>get</code> ; 4/6 Lücken: <code>emplace</code> , <code>peek_front</code> , <code>peek_back</code> , <code>clear</code> sind Re-Impl). <code>is_original_module()</code> = false wegen Lückenfüllungen. Header-only, BSD-2/BSL-1.0 dual. Analog <code>LockFreeMPMCBuffer</code> , aber mit tatsächlicher Submodule-Bindung. Family Q15, QS6 <code>lock_free_access</code> . <code>is_original_eligible</code> =true (moodycamel BSD-2).	moodycamel 2014, BSD-2/BSL-1.0

Die Familien-Nummern laufen Q01–Q13b und Q15; Q14 ist im Katalog nicht belegt, die beiden Lock-Free-Warteschlangen teilen sich die Familie Q13 (Q13a SPSC, Q13b MPMC), der Original-Wrapper trägt Q15.

Beitragende Quellen: LMAX 2011, P01 (Leis ART ICDE 2013), Bw-Tree (Levandoski et al. ICDE 2013), P29 (RCU OLS 2001), Lamport 1977, 1983, Vyukov 1024cores 2010–11, Michael/Scott PODC 1996, Pugh CACM 1990, O’Neil LSM-tree 1996, Driscoll et al. 1989, Masstree EuroSys 2012, SMART OSDI 2023, Williams 1964, moodycamel 2014 [TFB⁺11, LKN13, LLS13, McK01, Lam77, Lam83, Vyu11,

MS96, Pug90, OCGO96, DSST89, MKM12, LZS⁺23, Wil64, Des14].

D.17 T16 Pufferung Q2 (Flush-Policy)

Diese Achse ist das *Pufferungs-Organ (Q2)* (T16) des Lebewesens *SearchAlgorithm* (vgl. Abschnitt 3.2).

Die Achse Q2 definiert automatische Spülstrategien für Schreibpuffer. Sie entscheidet, *wann* ein gefüllter Buffer sein Ausgabeergebnis an die nächste Stufe propagiert — nach je einer Operation (Eager), gar nicht (Lazy), bei Schwellwertüberschuss (Watermark), nach Zeitfenster (Timed) oder adaptiv nach Workload-Häufigkeit (EWMA-gesteuert LSM-Stil). Dies ist zentral für den Speicher-/Durchsatz-Tradeoff und die Batching-Effizienz in Cache-Engines.

Statische Unter-Achsen

ID	Name	Beschreibung
FS1	Ereignisgetriggert (Event-Triggered)	Flush wird durch explizite Ereignisse (put/get-Operation oder Eviction) ausgelöst. Umfasst EagerFlush (nach jeder Operation) und LazyFlush (nur bei Eviction).
FS2	Schwellwertgetriggert (Threshold-Triggered)	Flush wird ausgelöst, wenn die Pufferfüllung einen Schwellwert (Default 75%) überschreitet. Reduziert unnötige Spülungen bei sparsamem Traffic.
FS3	Zeitgetriggert (Time-Triggered)	Flush wird periodisch nach einem Zeitfenster (Micro-Batching) ausgelöst, unabhängig von Pufferfüllung. Klassisches Hadoop/Spark/Kafka-Pattern für bounded-latency Guarantees.
FS4	Adaptiv (Adaptive-Triggered)	Flush-Schwellwert wird adaptiv aus Workload-Häufigkeit via EWMA gelernt. Hohe Write-Rate → früher spülen (60% Schwelle); niedrige Rate → später spülen (95% Schwelle). Erste selbstadaptive Q2-Strategie.

Bausteine

Variante	Beschreibung	Quelle
EagerFlush	Pessimistische Write-Through-Policy: spült nach <i>jeder</i> <code>put()</code> -Operation vollständig (FullFlush). Niedrigste Latenz, aber maximale Spülfrequenz und höchster Durchsatzaufwand — klassisches Synchronous-Write-Pattern.	Lehrbuch Write-Through Policy / Code Baseline
LazyFlush	Optimistische Write-Back-Policy: spült <i>nie</i> automatisch, nur bei expliziter Eviction aus dem Buffer. Maximales Batching, minimale Spülfrequenz — klassisches Deferred-Write-Pattern. <code>should_flush()</code> gibt <i>immer</i> NoFlush zurück.	Lehrbuch Write-Back Policy / Code Baseline
WatermarkFlush	Schwellwert-gesteuerte Flush-Policy (Default 75% Kapazität). Iterable Aspekt mit 5 Varianten (50%, 65%, 75%, 85%, 95%) für Laufzeit-Permutation. Verwandt mit LSM-Tree Memtable-Trigger (O’Neil 1996).	LSM-Tree O’Neil 1996 (verwandt) / Code Implementation
TimedFlush	Zeit-Fenster-basierte Micro-Batching-Policy (iterable Aspekt: 10/100/1000/10000 ms). Inspiriert von Kafka (NetDB 2011) und Spark D-Streams (SOSP 2013) für Bounded-Latency-Guarantees. Unabhängig von Pufferfüllung.	Kafka NetDB 2011 / Spark SOSP 2013 / Code Implementation

Variante	Beschreibung	Quelle
AdaptiveLsm Flush	Selbstadaptive Watermark-Policy mit EWMA über Burst-Rate. Threshold interpoliert zwischen 60% (hohe Write-Rate) und 95% (niedrige Rate). Konzeptuell RocksDB Dynamic Leveled Compaction + O’Neil LSM 1996; EWMA-Logik ist CE-eigen. Erste Q2-Strategie mit <code>is_adaptive=true</code> .	RocksDB Dynamic Leveled Compaction / O’Neil LSM-Tree 1996 / Code Implementation

Beitragende Quellen: O’Neil et al. 1996 (LSM-Tree), Kafka (NetDB 2011), Spark D-Streams (SOSP 2013) [OCGO96, KNR11, ZDL⁺13].

D.18 T17 Persistenz-Ziel (Persistence-Target)

Diese Achse ist das *Persistenz-Ziel-Organ* (T17) des Lebewesens `SearchAlgorithm` (vgl. Abschnitt 3.2); sie ist der achtzehnte Organ-Slot (T17).

Die Achse macht das Ablage-Ziel der Struktur als eigenen Organ-Slot explizit, statt eine In-Memory-Annahme implizit mitzuführen. Im golden-Referenzkatalog ist sie auf ihren In-Memory-Vertreter festgelegt: siebzehn Achsen mit je zwei Ausprägungen und `persistence_target` mit einer ergeben $2^{17} = 131072$ Referenz-Identitäten je System-Permutation; jede `binary_id` führt gleichwohl das achtzehnte Segment `persistence_target=persistence_memory_only`. Die Mächtigkeit einer vollständigen Messreihe ist davon verschieden: sie ist keine statische Zahl, sondern wird je Profil aus dem Director-Walk gezählt (Abschnitt 3.4.6).

Bausteine

Variante	Beschreibung	Quelle
MemoryOnlyTarget	In-Memory-Ablage als Standard-Ziel; einziger aktivierter Vertreter des kanonischen Vermessungs-Katalogs. Kein Geräte-Schreibpfad (<code>has_device_writeback_path()=false</code>).	Code/Baseline
DiskWriteback Target	Platten-Rückschreibe-Ziel; als Baustein vollständig vorhanden (Typ, Registry, Unter-Achsen PT1–PT2), im kanonischen Katalog jedoch per Option abgeschaltet, sodass die Achse dort einelementig bleibt. Er ist zugleich der Träger der Organ-Meta-Meta-Achse <code>disk_io</code> (Abschnitt D.19), deren Stempel-Anhang nur an Kompositionen mit diesem Ziel tritt.	Code/Baseline

Beitragende Quellen: — (CE-Baseline, eigene Bausteine).

D.19 Organ-Meta-Meta-Achse: Festplatten-E/A (`disk_io`)

Diese Größe ist die einzige Organ-Meta-Meta-Achse des Organ-Realms (Meta-Meta im Sinne der M3-Ebene, vgl. die Fußnote zu Beginn dieses Anhangs). Sie ist kein neunzehnter Kompositions-Slot: die Komposition bleibt bei achtzehn Organ-Achsen, und die Achse geht nie in die `binary_id` ein (`binary_id=never, stage=ct, baustein_count=1`); die Organ-Registry führt sie als Kategorie `organ_meta_meta` neben den achtzehn Slots.

Die Achse führt die stempelnde Identität des Glieds `disk_io`: ihre Achsen-Code-Version (`1.0.0.c`) tritt als Klammer-Anhang an das Ende der Organ-Zeile (Glieder [3] des Tier-Fingerprints), und zwar ausschließlich für Kompositionen mit dem Persistenz-Ziel `DiskWritebackTarget` (Träger-Achse `persistence_target`, Träger-Wert `persistence_disk_writeback`); Kompositionen mit `MemoryOnlyTarget` bleiben byte-identisch, ihr Anhang ist leer und erzeugt kein leeres Klammerpaar. Die Form folgt dem System-Vorbild: die Organ-Zeile eines E/A-Trägers endet auf `;[disk_io=code@1.0.0.c]`. Die Bindung Strategie-Typ $\rightarrow$ Meta-Meta liegt in der ABI-Schicht, nicht im Achsen-Header; Träger der Selektion sind die achtzehn vorhandenen Slot-Aliase der Komposition. Für das Kanalwerk ist `disk_io` als eigener Genus-Kanal deklariert; der Kanal selbst ist als Konzept deklariert, aber nicht implementiert. Damit ist die Stempel-Mechanik der Achse implementiert, der Kanal-Bau nicht; ebenfalls nicht implementiert ist der Profil-Anschluss: der Profil-Parser liest den Registry-Block der Achse nicht, und eine Referenz auf sie in Organ-Position weist die Profil-Validierung ab, sodass die Achse per Experiment-Profil nicht wählbar und abgeschaltet ist; im golden-Referenzkatalog bleibt ihr Anhang leer (Abschnitt 3.4.1).

Dynamische Unter-Achsen

ID	Parameter	Beschreibung
<code>disk_io</code>	Bereitstellungs-Stufe der Festplatten-E/A	<code>stage=runtime</code> , <code>value_type=token</code> , <code>option_count=1</code> . Einzige Option <code>staging: DiskWritebackTarget</code> misst ausschließlich die Rückschreib-Vorbereitung (kein Geräte-Schreibpfad, <code>has_device_writeback_path()=false</code>); ein Wert <code>device</code> folgt erst mit dem tatsächlichen Gerätepfad — die Registry enthält nur belegte Optionen. Die Familie spannt ihre gleichnamige Unter-Achse (Unter-Achsen-Label = Achsen-Label).

Bausteine

Variante	Beschreibung	Quelle
<code>DiskIoOrganMeta</code> <code>Meta</code>	Baustein <code>disk_io</code> , aktiviert (<code>enabled=true</code>); erfüllt das Konzept <code>OrganMetaMetaAxis</code> (Kategorie-Verzeichnis <code>organ_axes/organ_meta_meta/</code> , Wurzel-Vorbild ist die SIMD-Familie des System-Hubs); Achsen-Art <code>organ_meta_meta</code> , ausdrücklich keine Organ-Haupt-Achse (<code>static_assert</code>).	Code/Baseline

Beitragende Quellen: — (CE-Baseline, eigener Baustein).

D.20 System-Sphäre: Ziel-ISA (`target_isa`)

Diese Größe ist die System-Haupt-Achse `target_isa` — selbst eine Komplex-Achse (vgl. Abschnitte 3.4.1 und 3.4.2).

Die Achse spezifiziert die Ziel-CPU-Instruktionssatz-Architektur als Compile-Time-Konstante und ermöglicht damit Cross-Platform-Optimierungen für vier dominante Serverarchitekturen: x86-64 (Intel/AMD), AArch64 (ARM), Power-ISA (IBM) und RISC-V (Open-Source). Jede Variante definiert eine

hardware-spezifische SIMD-Baseline (SSE2, NEON, VSX, skalar) und charakterisiert damit die Vektorbeschleunigungspotenziale für Cache-Engine-Operationen wie `simd_field_sum` (Akkumulation von 32-bit-Wort-Feldern).

Statische Unter-Achsen

ID	Name	Beschreibung
IS1	Wortbreite (Word-Size)	CPU-Datenpfadbreite: 32-bit, 64-bit oder 128-bit. In der Cache-Engine auf 64-bit standardisiert für alle vier ISA-Profilen.
IS2	CPU-Hersteller/Familie (Vendor)	Instruktionssatz-Familie: <code>intel_amd</code> (x86-64), <code>arm</code> (AArch64), <code>ibm</code> (Power-ISA), <code>open</code> (RISC-V). Bestimmt SIMD-Extension-Kompatibilität: SSE2/AVX2/AVX-512 (x86-64), NEON/SVE/SVE2 (AArch64), VSX (Power), RVV (RISC-V).
IS3	ZIH-Cluster-Zugehörigkeit	Produktionsmaschinen des ZIH der TU Dresden [Zen26a]: Barnard (Intel Xeon Platinum 8470, Sapphire Rapids, x86-64), Capella (AMD EPYC 9334, x86-64), das Grace-Hopper-Superchip-Testsystem (72 Arm-Neoverse-V2-Kerne, AArch64; Testsystem mit begrenzter Verfügbarkeit [Zen26b]), N/A (RISC-V und Power: nicht unter den aktuellen HPC-Ressourcen des ZIH-Kompandiums). Ermöglicht Hardware-spezifische Experimente mit Produktionscluster-Profilen.

Über diese drei Entwurfs-Dimensionen hinaus führt die bau-treibende System-Registry fünf Unter-Achsen am Komplex-Wrapper: zwei übersetzungszeitliche (`target_isa_complex` und `scheduling`, je `stage=ct` mit `kind=fixed_enum_tuple`) sowie drei dynamische (`numa_node`, `page` und `core_class`). Die erste bündelt die benannten Rekombinationen der Zielmaschinen (`complex_count=2`) mit je drei festen Gliedern.

Rekombination	Glied	Deklaration
<code>prod1_zen5</code> (<code>isa=x86_64</code>)	<code>ram_frequency_mhz</code>	<code>declared=false</code> — keine deklarierte Zahl.
<code>prod1_zen5</code>	<code>cas_latency_cl</code>	<code>declared=false</code> — keine deklarierte Zahl.
<code>prod1_zen5</code>	<code>cpu_fabrication</code>	<code>declared=true, value=AuthenticAMD/26/68/0</code> (Hersteller/Familie/Modell/Stepping).
<code>prod2_alder_lake</code> (<code>isa=x86_64</code>)	<code>ram_frequency_mhz</code>	<code>declared=true, value=4800, declaration_source=dmidecode 2026-07</code> .
<code>prod2_alder_lake</code>	<code>cas_latency_cl</code>	<code>declared=false</code> — keine deklarierte Zahl.
<code>prod2_alder_lake</code>	<code>cpu_fabrication</code>	<code>declared=true, value=GenuineIntel/6/151/2</code> .

Notiz: Die Werte stammen aus `kDeclaredMachines`, das seinerseits den `<machines>`-Block der Anwender-XML spiegelt. `declaration_source` konserviert den festgeschriebenen Ursprung einer deklarierten Zahl als Notiz, nicht als Provenienz-Stufe; Laufzeit-Stufen stehen niemals in dieser XML. Die zweite übersetzungszeitliche Unter-Achse `scheduling` führt fünf feste Glieder. Sie hängt als `sub_axis` am `target_isa`-Komplex-Wrapper und ist nach der Entwurfsentscheidung dieser Arbeit zugleich Permutations-Achse des Planers — Unter-Achse und Permutations-Achse schließen sich nicht aus. Im Bau-Angebot ist sie `stage=ct` mit einem festen Fünfer-Tupel; die Permutation über den Planer ist als Entwurf festgeschrieben, aber nicht implementiert.

Glied	Registry-Wert	Beschreibung
worker_pool_layout	value_ ordinal=0	Aufteilung des Arbeiter-Pools über die Kerne.
simd_worker_count_limit	value=2	Obergrenze gleichzeitiger SIMD-Arbeiter.
hetero_core_dispatch	value_ ordinal=0	Verteilung auf heterogene Kerne (P-/E-Kerne).
co_routine_strategy	value_ ordinal=0	Koroutinen-Strategie der Auftrags-Abwicklung.
batch_granularity	value_ ordinal=0	Körnung der Stapel-Abarbeitung.

Notiz: Die Ordinale sind rohe Enum-Werte ohne übersetzungszeitliches Label-Vorbild; die Kennungs-Zeichenketten sind an die Zugriffs-Aufrufe von `concepts::scheduling_strategy.hpp` compile-gekoppelt.

Dynamische Unter-Achsen

ID	Parameter	Beschreibung
numa_node	NUMA-Knoten	stage=runtime, value_type=token, option_source=machine_resolved. Spiegel des Organ-Members <code>alloc_hw.numa_node</code> ; die zulässigen Werte sind die Knoten-Kennungen der konkreten Maschine und zur Bauzeit nicht erkennbar — daher eine deklarierte Options-Herkunft statt eines Options-Katalogs.
page	Seitengrößen-Freigabe	stage=runtime, value_type=token, option_source=machine_resolved. Die Freigabe der Seitengrößen (4k/2m/1g) als System-Capability; die Durchsetzung liegt organ-seitig im <code>AllocPageHint</code> -NTTP, diese Achse ist die System-Seite der Freigabe.
core_class	Kern-Klasse	stage=runtime, value_type=token, option_source=machine_resolved. Die Klasse des ausführenden Kerns (P-/E-Kern auf hybriden Prozessoren) als Ausführungs-Lokalität der Messung — Geschwister von <code>numa_node</code> und <code>page</code> , die die Speicher-Lokalität erfassen; abgegrenzt von <code>scheduling</code> , das die übersetzungszeitlich festgelegte Politik enthält: <code>core_class</code> sagt, ob und welche Kern-Klassen die Maschine führt. Zulässige Werte sind maschinen-aufgelöst; die getrennte Messung auf P- und E-Kernen ist damit im Katalog als System-Seite des Kern-Pinnings benannt, die Messung selbst leistet das Mess-System (Abschnitt 3.4).

Namenskollision (statisch geprüft): Die Unter-Achse heißt `page` und ist nicht `page_type`. `axis_01_page_type` ist der Baum-Knoten-PageKind der Organ-Welt und eine völlig andere Achse; der `static_assert` in `target_isa_sub_axes.hpp` hält das fest. Der Baustein-Katalog des Seitentyps steht im konservierten Angebots-Katalog „Build-PG“.

Bausteine

Variante	Beschreibung	Quelle
Amd64Isa	x86-64 / Intel 64 ISA (AMD/Intel Server+Desktop). Dominante Serverplattform mit SSE2-SIMD-Baseline (4 uint32-Lanes pro 128-bit-Register). Implementiert SSE2-Vektorisierung via <code>_mm_loadu_si128 + _mm_add_epi32</code> auf nativen x86-64-Hosts; skalarer Fallback auf Nicht-x86-Build-Hosts. ZIH-Präsenz [Zen26a]: Barnard (Intel Xeon Platinum 8470, Sapphire Rapids), Capella (AMD EPYC 9334), Alpha Centauri (AMD EPYC 7352), Romeo (AMD EPYC 7702).	Vendor-Spec (AMD 2000 / Intel fortlaufend)
Aarch64Isa	ARMv8-A 64-bit ISA (ARM Holdings). Wachsende Serverrelevanz (Apple M-Series, AWS Graviton, Ampere Altra). SIMD-Baseline: NEON (128-bit, 4 uint32-Lanes). Cache-Engine-Implementierung: 4-fach entrollter Skalar-Fallback (modelliert NEON-Breite ohne ARM-Intrinsics auf x86-Build-Hosts); native NEON-Vektorisierung auf ARMv8-Hosts. ZIH-Präsenz: Grace-Hopper-Superchip-Testsystem (72 Arm-Neoverse-V2-Kerne; Testsystem mit begrenzter Verfügbarkeit [Zen26b]).	Vendor-Spec (ARM Ltd., ab 2011/2013)
PowerPcIsa	Power ISA (POWER9/10, ppc64le Little-Endian). IBM Power Systems (AC922, IC922, S1022). SIMD-Baseline: VSX (Vector-Scalar Extension, 128-bit, 4 uint32-Lanes). Cache-Engine-Implementierung: 4-fach entrollter Skalar-Fallback (modelliert VSX-Breite ohne Power-Intrinsics auf x86-Build-Hosts). Relevant für HPC-Workloads mit NVLink-GPU-Anbindung (AC922). ZIH-Präsenz: im ZIH-Kompendium nur als abgeschaltetes Archiv-System (Power9) geführt, nicht unter den aktuellen HPC-Ressourcen.	Vendor/Standards-Spec (IBM/ OpenPOWER, v3.0 2017, v3.1 2020)
RiscVIsa	RISC-V RV64GC Open-Source ISA (RV64 General + Compressed). Wachsende Bedeutung (SiFive, Alibaba Xuantie, Andes, ETH Zürich Cores). SIMD-Baseline: <i>keine</i> (RVV ist optional, nicht Teil von RV64GC baseline). Cache-Engine-Implementierung: bewusst plain skalarer Pfad (nicht entrollt) – modelliert fehlende Vektoreinheit der Basis-ISA und erzeugt damit reale, langsamere Laufzeit gegenüber x86-64 und ARM. ZIH-Präsenz: im ZIH-Kompendium nicht gelistet.	Standards-Spec (RISC-V Intl.; UCB TR ab 2011)

Registry-Stand: Die bau-treibende System-Registry führt zwei aktivierte Bausteine — `x86_64` (nativ, ohne Triple- und March-Flags) und `aarch64` (Kreuz-Übersetzung mit `triple=-target aarch64-linux-gnu` und `march=-march=armv8-a`). Der oben aufgeführte Vier-ISA-Katalog bleibt als *Angebots*-Katalog erhalten: Power-ISA und RISC-V sind als Bausteine beschrieben, im Bau-Angebot aber nicht aktiviert.

Beitragende Quellen: —

D.21 System-Sphäre: Betriebssystem (`operating_system`)

Diese Größe ist die zweite System-Haupt-Achse und damit Teil des *Lebensraums* und keines Organs (vgl. Abschnitt 3.4.1); in der kanonischen, im Code geprüften Ordnung steht sie an Platz zwei von drei.

Die Haupt-Achse führt ausschließlich die *Klassen*-Identität: genau drei Betriebssystem-Familien (`baustein_count=3`), dazu `stage=ct` und `binary_id=never`. Die *Instanz* — Distribution, Release, Kernel und Patch-Stand — liegt dagegen vollständig in den drei Unter-Achsen; eine Distribution als vierte Ausprägung der Haupt-Achse einzutragen, verfehlte diesen Schnitt. Die vorhandenen Maschinen (Windows 11 und Windows Server 2022, die Linux-Docker-Matrix, zwei macOS-Maschinen) fallen vollständig in die drei Familien.

Dynamische Unter-Achsen

ID	Name	Beschreibung
os_version	Distributions-/ Release-Identität	Die Release-Identität der Betriebssystem-Instanz innerhalb ihrer Familie: unter Linux ID und VERSION_ID aus <code>/etc/os-release</code> , unter Windows die Produktlinie, unter macOS die Produktversion.
kernel	Kernel-Release	Das Kernel-Release der Instanz: unter Linux und macOS das <code>uname</code> -Release, unter Windows das NT-Kernel-Tripel.
build	Build- und Patch-Stand	Der Build- bzw. Patch-Stand der Instanz <i>einschließlich</i> des Update-Zustands (Entwurfsentscheidung dieser Arbeit: Der Update-Zustand ist Bestandteil der Build-Kennung.) Ein separates <code>update_zustand</code> ist damit ausdrücklich <i>keine</i> vierte Unter-Achse, sondern Bestandteil dieser.

Notiz: Alle drei sind `stage=runtime` mit `value_type=token` und `option_source=machine_resolved`: Sie haben keinen übersetzungszeitlichen Options-Katalog, weil ihre zulässigen Werte an der konkreten Maschine hängen und zur Bauzeit nicht erkennbar sind. Die Laufzeit-Erhebung ist in eigenen Probe-Dateien implementiert (`operating_system_probe_{linux,macos,windows}.hpp`); die Einhängung in die Registry deklariert nur die Optionen. Die drei Namen sind Teil der generierten Registry und damit festgeschrieben.

Bausteine

Variante	Beschreibung	Quelle
linux	Linux-Familie (<code>LinuxOperatingSystem, posix=true</code>). Deckt die gesamte Docker-Distributions-Matrix ab; die einzelne Distribution ist Sache der Unter-Achse <code>os_version</code> , nicht dieser Ausprägung.	Code/Baseline
windows	Windows-Familie (<code>WindowsOperatingSystem, posix=false</code>). Deckt Desktop- und Server-Produktlinien ab (Windows 11, Windows Server 2022).	Code/Baseline
macos	macOS-Familie (<code>MacosOperatingSystem, posix=true</code>). Deckt die vorhandenen Apple-Silicon- und Intel-Maschinen ab.	Code/Baseline

Beitragende Quellen: — (CE-Baseline, eigene Bausteine).

Stempel-Neutralität: Die drei Unter-Achsen sind Laufzeit-Unter-Achsen und stehen deshalb niemals im Binary-Stempel. Ihre Einhängung ändert weder die Stempel-Zeilen noch den Bau-Versions-Suffix, und sie darf den Achsen-Code-Stand von `operating_system` nicht anheben (Prüfung gegen Versionssprung): Ein solcher Sprung verschöbe den SHA512 aller Neubauten gegen den Bestand und erzwänge genau den Voll-Neubau aller Alt-Binaries, den die Entwurfsentscheidung dieser Arbeit ausschließt.

D.22 System-Sphäre: Erweiterungs-Hardware (external_utils)

Diese Größe ist die dritte System-Haupt-Achse; sie ist ausschließlich der Sammel-Hub der Hardware-Meta-Meta-Achsen — SIMD- und Vektor-Erweiterungen, GPU, FPGA und NPU sowie externe Beschleuniger (vgl. Abschnitt 3.4.1).

Der Hub trägt *nur* System-Meta-Metas; das Last-Rahmenwerk gehört ausdrücklich nicht dazu. Weil die Meta-Meta-Achsen keine eigene Stempel-Zeile bekommen, sondern als Klammer-Anhang an das Ende der

jeweiligen Realm-Zeile treten, schließt dieser Hub den System-Realm ab: Der Anhang wird typgetrieben aus der Glied-Typliste des Hubs zusammengefasst (`ExternalUtilsHub` → `SimdExternalUtilsFamily`), die Ebene steckt in der Klammer-Tiefe und nicht im Namen. Im bau-treibenden Angebot führt die Achse `baustein_count=1`, `stage=ct` und `binary_id=never`.

Dynamische Unter-Achsen

ID	Name	Beschreibung
<code>simd</code>	Vektor-Erweiterungs-Stufe	<code>stage=runtime</code> , <code>value_type=token</code> , <code>option_count=3</code> . Die Familien-Kennung ist zugleich das Unter-Achsen-Label (Schreibweise <code>external_utils.simd=...</code>); die je Dialekt reflektierten Übersetzer-Flags liefert die Option, nicht die Familie.

Die drei Optionen der Unter-Achse mit ihren Flags je Übersetzer-Dialekt:

Option	Flag (gpp und clang)	Flag (msvc)
<code>no_extension</code>	— (leer)	— (leer)
<code>avx2</code>	<code>-mavx2</code>	<code>/arch:AVX2</code>
<code>avx512</code>	<code>-mavx512f</code>	<code>/arch:AVX512</code>

Notiz: `simd` materialisiert als Flag der Übersetzungs-Naht und erscheint damit im Bau-Versions-Suffix (vgl. Abschnitt 3.4.4) — niemals als Laufzeit-Typ-Umschalter und niemals in der `binary_id`.

Zur Unter-Achse gehört ein feiner Merkmals-Katalog `simd_feature_catalog` mit `count=23` Merkmalen, gestuft nach `tier`: vierzehn Merkmale der Stufe `avx512`, vier der Stufe `avx256`, drei Begleit-Merkmale (`companion`) und zwei skalare (`scalar`). Die Flags sind für `gpp` und `clang` durchgängig identisch.

Merkmal (cpuinfo)	Flag (gpp und clang)	Stufe (tier)
<code>avx512f</code>	<code>-mavx512f</code>	<code>avx512</code>
<code>avx512cd</code>	<code>-mavx512cd</code>	<code>avx512</code>
<code>avx512vl</code>	<code>-mavx512vl</code>	<code>avx512</code>
<code>avx512dq</code>	<code>-mavx512dq</code>	<code>avx512</code>
<code>avx512bw</code>	<code>-mavx512bw</code>	<code>avx512</code>
<code>avx512ifma</code>	<code>-mavx512ifma</code>	<code>avx512</code>
<code>avx512vbmi</code>	<code>-mavx512vbmi</code>	<code>avx512</code>
<code>avx512_vbmi2</code>	<code>-mavx512vbmi2</code>	<code>avx512</code>
<code>avx512_vnni</code>	<code>-mavx512vnni</code>	<code>avx512</code>
<code>avx512_bitalg</code>	<code>-mavx512bitalg</code>	<code>avx512</code>
<code>avx512_vpopcntdq</code>	<code>-mavx512vpopcntdq</code>	<code>avx512</code>
<code>avx512_vp2intersect</code>	<code>-mavx512vp2intersect</code>	<code>avx512</code>
<code>avx512_bf16</code>	<code>-mavx512bf16</code>	<code>avx512</code>
<code>avx512_fp16</code>	<code>-mavx512fp16</code>	<code>avx512</code>
<code>avx2</code>	<code>-mavx2</code>	<code>avx256</code>
<code>fma</code>	<code>-mfma</code>	<code>avx256</code>
<code>f16c</code>	<code>-mf16c</code>	<code>avx256</code>
<code>avx_vnni</code>	<code>-mavxvnni</code>	<code>avx256</code>
<code>gfni</code>	<code>-mgfni</code>	<code>companion</code>
<code>vaes</code>	<code>-mvaes</code>	<code>companion</code>
<code>vpclmulqdq</code>	<code>-mvpclmulqdq</code>	<code>companion</code>
<code>bmi2</code>	<code>-mbmi2</code>	<code>scalar</code>

Merkmal (cpuinfo)	Flag (gpp und clang)	Stufe (tier)
popcnt	-mpopcnt	scalar

Maschinen-Signaturen (*count=3*): Die Registry hält je Zielmaschine die Teilmenge der tatsächlich vorhandenen Merkmale fest — `prod1_zen5` (`host_isa=x86_64`) mit 22 Merkmalen, `prod2_alder_lake` mit 9 und `odroid_gracemont` mit 9. Nur die Zen-5-Maschine besitzt die `avx512`-Stufe; die beiden anderen enden bei `avx256` samt Begleit- und Skalar-Merkmalen.

Bausteine

Variante	Beschreibung	Quelle
<code>simd</code>	Vektor-Erweiterungs-Familie (<code>SimdExternalUtilsFamily</code> , <code>family_id=simd</code> , aktiviert). Einziges aktiviertes Glied des Hubs; die Familien für GPU, FPGA und NPU sind im Zuschnitt vorgesehen, aber nicht Teil des bau-treibenden Angebots.	Code/Baseline

Beitragende Quellen: — (CE-Baseline, eigene Bausteine).

D.23 System-Sphäre: Äußere Komplex-Klammer (`build_target_complex`) und Bau-Werkzeugkette (`build_toolchain`)

Diese Größe ist der Befehls-Klammer-Wrapper über der festen Rekombination der drei System-Haupt-Achsen (`member_count=3`: `target_isa`, `operating_system`, `external_utils`) und schließt damit den System-Realm-Block ab (vgl. Abschnitt 3.4.2).

Als Klammer ist er ausdrücklich *keine* vierte Haupt-Achse: Die kanonische System-Achsen-Ordnung bleibt bei dreien. Drei statische Ausschluss-Prüfungen (`static_assert`) halten fest, dass `compiler`, `scheduling` und `load_framework` keine System-Haupt-Achsen sind. Das Last-Rahmenwerk ist auch kein *Glied* dieser Klammer: Es gehört dem Mess-Realm, während die System-Meta-Metas unter dem Hub `external_utils` geführt werden. Die Achse führt `stage=ct` und `binary_id=never`.

Statische Unter-Achsen

An der Klammer hängt die Unter-Achsen-Gruppe `build_toolchain` (`sub_axis_count=3`). Die Registry nennt die drei Glieder flach; die Verschachtelung darunter zeigt die tatsächliche Eltern-Kette.

Glied	Eltern-Bezug	Beschreibung
<code>compiler</code>	<code>build_target_complex</code>	<code>stage=ct</code> , <code>baustein_count=2</code> . Die Übersetzer-Wahl selbst; sie ist Glied der Unter-Achsen-Gruppe <code>build_toolchain</code> der äußeren Klammer.
<code>opt_level</code>	<code>compiler</code>	<code>stage=runtime</code> , <code>value_type=token</code> , <code>option_count=5</code> . Optimierungsstufe je Übersetzer-Dialekt.
<code>atomic128</code>	<code>compiler</code>	<code>stage=runtime</code> , <code>value_type=token</code> , <code>option_count=2</code> . Freigabe der 128-Bit-Vergleichs-Tausch-Instruktion.

Notiz: Die Gruppe hängt an `build_target_complex` und nicht an `target_isa`, weil sie den *Bau* aus der Rekombination aller drei Haupt-Achsen beschreibt und nicht eine Eigenschaft der Ziel-ISA allein.

Bausteine

Variante	Beschreibung	Quelle
gcc	GNU-Übersetzer (GccCompilerAxis, Treiber g++-16, supports_fno_gnu_unique=true).	Code/Baseline
clang	LLVM-Übersetzer (ClangCompilerAxis, Treiber clang++-22, supports_fno_gnu_unique=false).	Code/Baseline

Angebot und Bau-Minimum: Die Treiber-Kennungen g++-16 und clang++-22 sind die Vorgabe-Treiber des Angebots (`driver_default` der Übersetzer-Bausteine); der Bau selbst fordert g++ $\geq$ 15.3 als Minimum und Standard der Messmaschinen und legt bewusst keine Version fest (neuere g++ zugelassen); die CI-Testzellen bevorzugen g++-15, wo vorhanden, und der clang-Vollbau läuft auf clang 22. Clang und MSVC haben kein Versions-Minimum.

Die fünf Optionen der Unter-Achse `opt_level` mit ihren Flags je Dialekt; die Spalte `ieee754_deterministic` weist aus, ob die Stufe die Gleitkomma-Semantik unangetastet lässt:

Option	Flag (gpp und clang)	Flag (msvc)	ieee754_deterministic
O0	-O0	/Od	true
O1	-O1	/O1	true
O2	-O2	/O2	true
O3	-O3	/O2	true
Ofast	-Ofast	/O2	false

Der Standard des Baus ist O2; O3 ist über die XML wählbar, und die Wahl geht als Feld in den Bau-Versions-Suffix ein.

Die zwei Optionen der Unter-Achse `atomic128`:

Option	Flag (gpp und clang)	Flag (msvc)
no_cx16	— (leer)	— (leer)
cx16	-mcx16	— (leer)

Bau-Versionskennung: `opt_level` und `simd` materialisieren als Flags der Übersetzungs-Naht und erscheinen als Segmente (`+opt=`, `+ext=`) im Bau-Versions-Suffix der Binary — einer geordneten Acht-Segment-Folge, in der ein leeres Glied schlicht kein Segment erzeugt (vgl. Abschnitt 3.4.4); `atomic128` materialisiert ebenfalls als Flag der Übersetzungs-Naht, steht aber nicht im Suffix, sondern als glied-eigenes Feld des Toolchain-Glieds im Fingerprint-Preimage (neben `vendoropt`, ADR-17 in Anhang E). In der `binary_id` stehen sie niemals.

Versions-Flag-Grammatik: Die Version eines jeden Achsen-Algorithmus ist einheitlich dreistellig; ein v-Präfix ist ausgeschlossen, Kurzformen sind verboten. Übersetzungszeitliche Prüfungen setzen die Form durch:

```
version := UINT '.' UINT '.' UINT [ '.' flag ]*
flag     := basis [ '{' sub [ '.' sub ]* '}' ] | companion
```

```

basis      := 'c' | 'g' | 'f' | 'n' | 'x128' | 'x256' | 'x512'
            | 'm64'
sub        := token [ '{' sub [ '.' sub ] * '}' ] (rekursiv)

```

Vor jedem Flag steht ein Punkt, auch vor dem ersten (1.0.0.c, nie 1.0.0c); die Basis hängt dabei direkt an ihrer öffnenden Klammer, ohne eigenen Punkt dazwischen (c{p.e}, nie c.{p.e}). Das Suffix *e* bedeutet *Efficiency Core* und ist ein Sub-Flag wie jedes andere unter der Basis *c*; die Basis *c* ohne Klammer ist semantisch *c{p}*; ein Sub-Flag für experimentell eingebrachte Prüflings-Algorithmen existiert nicht. Die Basen *c*, *g*, *f* und *n* benennen die Ziel-Hardware-Klasse (CPU, GPU, FPGA und NPU, wobei nur *c* produziert wird und die drei anderen reserviert sind), *x128*, *x256* und *x512* die drei Sichten auf dieselbe Vektor-Registerdatei (XMM, YMM, ZMM), und *m64* die Medien-Basis der MMX/3DNow!-Familie auf den x87-aliasierten MM-Registern, deren Sub-Flags die Katalogprüfung nur unter dieser Basis passieren lässt (1.0.0.c.m64{mmx.mmxext.3dnow}, nie als bloße Token ohne Basis). Beispiel-form: `memory_layout=SoaMemoryLayout@1.0.0.c{p.e}.x512{f.vl.bw.dq}.gfnl`.

D.24 Mess-Sphäre: Mess-Kategorien (measurement_category)

Diese Größe gehört zum dritten Realm — den Mess-Achsen, der Ausstattung des *Labors* (vgl. Abschnitt 3.4.1).

Sie führt `stage=ct`, `binary_id=never` und `baustein_count=16`. Ihre Werte manifestieren sich als Spalten der Ergebnis-Tabellen und als Einstellungs-Etikett eines Laufs, niemals in der Binary-Identität. Im Kapitel-Modell sind die sechzehn Kategorien die *Unter*-Achse des Mess-Toolings; die Mess-Registry führt sie zusätzlich als eigenen Angebots-Block, weil das Tooling seine Kategorien nicht selbst erfindet, sondern aus diesem Katalog wählt. Die Spalte `regime_ordinal` trennt das zeit- und observer-basierte Regime (0) vom zählerbasierten PMC-Regime (1). Die sechzehn Kategorien sind der Angebots-Katalog der Kategorien-Achse; die Zahl der je Achsen-Schnittstelle und Parametersatz erhobenen Mess-Quellen ist davon verschieden und nicht Gegenstand dieses Katalogs (Abschnitt 3.4).

Bausteine

Kategorie	category_ordinal	Regime (regime_ordinal)
CLU	0	0 — Zeit/Observer
CACHE_MISS_L1	1	1 — PMC
CACHE_MISS_L2	2	1 — PMC
CACHE_MISS_L3	3	1 — PMC
DTLB_MISS	4	1 — PMC
MEMORY_FOOTPRINT	5	0 — Zeit/Observer
BRANCH_MISS	6	1 — PMC
IPC_CPI	7	1 — PMC
LATENCY_MEAN	8	0 — Zeit/Observer
LATENCY_P50	9	0 — Zeit/Observer
LATENCY_P95	10	0 — Zeit/Observer
LATENCY_P99	11	0 — Zeit/Observer
LATENCY_P999	12	0 — Zeit/Observer
THROUGHPUT	13	0 — Zeit/Observer
ENERGY_J	14	1 — PMC

Kategorie	category_ordinal	Regime (regime_ordinal)
FILL_BUFFER_OCCUPANCY	15	0 — Zeit/Observer

Regime-Zweiteilung: Neun Kategorien liegen im Zeit- und Observer-Regime (CLU, MEMORY_FOOTPRINT, die fünf Latenz-Kategorien, THROUGHPUT, FILL_BUFFER_OCCUPANCY), sieben im PMC-Regime (die drei Cache-Miss-Stufen, DTLB_MISS, BRANCH_MISS, IPC_CPI, ENERGY_J). Die Aufteilung ist deckungsgleich mit der Zweiteilung „neun/sieben“ aus Abschnitt 3.4.1.

Beitragende Quellen: — (CE-Baseline, eigene Bausteine).

D.25 Mess-Sphäre: Mess-Tooling/Collector (collector)

Diese Größe ist die Instrumenten-Achse des Mess-Realms: Sie hält fest, mit welchem Werkzeug eine Kategorie erhoben wird (vgl. Abschnitt 3.4.1).

Sie führt `stage=ct`, `binary_id=never` und `baustein_count=3`. Jeder Baustein trägt sein Regime und die Menge der Kategorien, die er bedient; die Vereinigung der drei Mengen deckt zehn der sechzehn Kategorien ab. Von den übrigen sechs werden die vier Latenz-Perzentil-Kategorien (LATENCY_P50 bis LATENCY_P999) nicht von einem Erhebungs-Werkzeug, sondern von der nachgelagerten Auswertung bedient (nearest-rank über den Rohwerten, ergänzt um das HDR-Histogramm, Abschnitt 4.5); MEMORY_FOOTPRINT und FILL_BUFFER_OCCUPANCY sind im Angebots-Katalog beschrieben, aber keinem Erhebungs-Werkzeug zugeordnet.

Bausteine

Variante	Regime	Bediente Kategorien
WallClockSystemAxis	0	LATENCY_MEAN, THROUGHPUT
ObserverSnapshotSystemAxis	0	CLU
PmcSystemAxis	1	CACHE_MISS_L1, CACHE_MISS_L2, CACHE_MISS_L3, DTLB_MISS, BRANCH_MISS, IPC_CPI, ENERGY_J

Beitragende Quellen: — (CE-Baseline, eigene Bausteine).

D.26 Mess-Sphäre: Telemetrie-Bausteine (konservierter Katalog)

Diese Größe ist eine *zweigeteilte* Haupt-Größe — Sweep-Unter-Achse des Mess-Toolings im Planer *und* Übersetzungszeit-Hauptgröße im Builder (vgl. Abschnitt 3.4.1). Ihre Baustein-Katalogisierung bleibt hier als konservierter Katalog erhalten.

Definiert Strategien zur Messung von Index-Operationen (Insert, Lookup, Erase) mit verschiedenen Overhead-Profilen. Unterstützt Density-Tracking für adaptive Knotentyp-Wahl, globale Insert-Counter für Durchsatz-Messungen, HDR-Histogramme für Latenz-Quantile und leaf-only-Counter zur Vermeidung von Cache-Line-False-Sharing in den Messzyklen.

Statische Unter-Achsen

ID	Name	Beschreibung
TM1	Scope (Geltungsbereich)	Gültigkeitsbereich der Zählerverwaltung: leaf-only (nur Blatt-Knoten), per-node (alle Knoten), oder global (einzelner Akkumulator für die ganze Struktur). Compile-Time-Wahl, beeinflusst Overhead durch Konkurrenz-Druck auf gemeinsame Cache-Linien.
TM2	Metrik-Typ (Messgröße)	Art der gemessenen Metrik: counter (Zähler für Ereignisse), histogram (Verteilung mit Quantilen), oder density (Slot-Belegung pro Knoten). Beeinflusst den Speicher-Footprint und die Mess-Granularität.
TM3	Overhead-Level (Messlast)	Größenordnung des Mess-Overheads: low (atomare Operationen), medium (per-node-Datenstrukturen), high (Histogramm-Logging). Bestimmt die Eignung für verschiedene Workload-Szenarien (Benchmarking vs. Produktion).

Bausteine

Variante	Beschreibung	Quelle
LeafOnly Counter	Zähler <i>nur</i> in Blatt-Knoten (vermeidet Cache-Line-Ping-Pong durch Verzicht auf Updates innerer Knoten). Niedriger Overhead bei leaf-only Scope. Entspricht dem kohärenz-schonenden Zähler-Konzept aus Kuehn DaMoN 2023, obwohl das Original-Paper kein Leaf-Counter-Algorithmus ist — CE-Baseline für False-Sharing-Vermeidung.	P28 (Kuehn DaMoN 2023, Kontext; Code/Baseline)
DensityTracker	Density/Slot-Occupancy-Tracking je Knoten für adaptive Knotentyp-Wahl (4→16→48→256). Kontextuelle Telemetrie zur ART-Struktur (Leis ICDE 2013), misst Slot-Belegung aller Knoten. Höherer Overhead als LeafOnly, liefert aber Adaption-Signal für dynamische Rebalancing-Entscheidungen.	P01 (ART/Leis ICDE 2013, Kontext; Code/Baseline)
InsertCounter	Globaler atomarer Insert-Zähler mit minimalem Overhead (1 atomic increment pro Insert). Kontextuelle Telemetrie zur HOT-Struktur (Binna SIGMOD 2018), global Scope. Ausreichend für Durchsatz-Mess-Reihen, keine Latenz-Granularität.	P02 (HOT/Binna SIGMOD 2018, Kontext; Code/Baseline)
Latency Histogram	HDR-Histogramm zur Lookup-Latenz-Verteilung (p50/p95/p99 Quantile). Basiert auf HdrHistogram (Gil Tene), CC0-1.0 Lizenz. Höchster Overhead (pro Lookup), liefert aber vollständige Latenz-Statistik für SLA-orientierte Messreihen und Messreihen mit wissenschaftlichem Anspruch. Einziger is_original-Kandidat der Achse.	HdrHistogram (github.com/HdrHistogram/HdrHistogram_c, CC0-1.0, is_original)
Probability-Hints	Wahrscheinlichkeits-Hinweise der cache-oblivious Bender-Linie (P16/P17): verteilungs- bzw. wahrscheinlichkeitsbezogene Belegungs-Hinweise, die als Eingabe der Layout-Entscheidungen dienen. Paper-Baustein der Achsen-Sezierung (Rekonstruktions-Ziel dieser Arbeit, keine CE-Baseline).	P16/P17 (Bender 2000/2005) [BDFC00, BDFC05]

Die CRTP-Organ-Registry der Telemetrie (`AllTelemetries`) führt genau die vier Strategien der ersten vier Zeilen; daneben enthält der Code die `vtable`-Familie `ITelemetryStrategy` mit sechs Arten (Per-Node-Zähler, Leaf-Only-Zähler, gesampelter Leaf-Only-Zähler, retroaktive Aggregation, Pfad-Lese-Zähler P26 und die Probability-Hints dieser Arbeit), die keine Organ-Registry ist und von der Telemetrie-Engine (`c05_telemetry_engine`) und ihren Tests konsumiert wird. Zwei weitere Telemetrie-Ziele mit ZIH-Bezug — eine OTF2-Trace-Anbindung an das Leistungsanalyse-Werkzeug Vampir [KBD⁺08] und eine Anbindung an den zentrumsweiten Job-Monitor PIKA [DWKN20] — sind als Marker-Typen eines nur von Tests konsumierten, vom Bau isolierten Varianten-Katalogs vorgesehen und nicht Teil

des bau-treibenden Angebots; die Rekonstruktion des VAMPIR-Speichertyp-Entwurfs (A24) ist davon unabhängig.

Beitragende Quellen: HdrHistogram (Gil Tene) [Ten12], P16/P17 (Bender) [BDFC00, BDFC05].

Verwandte Literatur: P01, P02, P28 [LKN13, BZP⁺18, Kue23].

D.27 Mess-Sphäre: Last-Rahmenwerk (`load_framework`) — Meta-Meta-Achse

Diese Größe ist die Meta-Meta-Haupt-Achse des Mess-Realms und steht deshalb an dessen Ende (vgl. Abschnitt 3.4.1).

Sie führt `category=measurement_meta_meta`, `stage=ct`, `binary_id=never` und `baustein_count=1`. Sie ist die Meta-Meta-Haupt-Achse des Planers im Mess-Realm; unter den Hub der System-Meta-Metas gehört sie ausdrücklich nicht. Im Stempel erhält sie *keine* eigene Meta-Meta-Zeile: Ihre Kennung tritt als dynamischer Klammer-Anhang an das *Ende* der bestehenden Mess-Realm-Zeile. Der Speiseweg ist hier eintragsgetrieben — die gewählte Kennung samt Version kommt aus der Rahmenwerk-Registry des Mess-Realms und steht deshalb nicht im Typ, anders als beim typgetriebenen System-Hub.

Dynamische Unter-Achsen

Die Registry führt sieben Sweep-Dimensionen (`resource_control_version=1`); sechs davon sind `stage=runtime`, die siebte (`work_mode`) ist `stage=plan`.

Dimension	Herkunft (source)	Wert-Typ und Bedeutung
<code>workload</code>	<code>measurement:load_framework</code>	token — das Lastprofil; Einzelquelle ist das Unter-Achsen-Etikett des Last-Rahmenwerks selbst.
<code>thread_count</code>	<code>resource_control_pod</code>	uint — Zahl der Arbeiter-Fäden.
<code>prefetch_distance</code>	<code>resource_control_pod</code>	uint — Vorhol-Abstand.
<code>pool_budget_bytes</code>	<code>resource_control_pod</code>	uint — Speicher-Budget des Pools.
<code>batch_size</code>	<code>resource_control_pod</code>	uint — Stapelgröße je Operation.
<code>inline_threshold_bytes</code>	<code>resource_control_pod</code>	uint — Schwelle der Inline-Ablage.
<code>work_mode</code>	<code>measurement:run_methodology</code>	token — die Ablauf-Methode eines Laufs (<code>build, measure, compare, release</code>), <code>stage=plan</code> ; Einzelquelle ist die übersetzungszeitliche Registry der Run-Methodik, kein handgeschriebener Wert.

Vermerk zur Nicht-Erhebung: Die Wiederholungszahl eines Laufs steht bewusst *nicht* in dieser Liste: sie ist eine reine Etikett-Dimension ohne übersetzungszeitliche Entsprechung und wird erst nach ihrer Typisierung reflektierbar; ein manueller Eintrag wäre ein nicht belegter Wert — die Registry führt stattdessen eine explizit kodierte Nicht-Erhebung. Die Ablauf-Methoden dagegen sind typisiert: es sind *vier* — Bau-, Mess-, Vergleichs- und Release-Durchführung (`build, measure, compare, release`) —, gestützt auf eine übersetzungszeitliche Registry ohne Laufzeit-Verzweigung; die Vergleichs-Durchführung besitzt die Wählbarkeit und liest das Messwertlager, ohne selbst Referenzwerte zu erheben. Sie stehen als Dimension `work_mode` in der Liste.

Bausteine

Variante	Beschreibung	Quelle
ycsb	Das YCSB-Lastprofil-Rahmenwerk; aktiviert, mit dem Unter-Achsen-Etikett <code>workload</code> . Einziger aktivierter Baustein der Achse.	Code/Baseline

Beitragende Quellen: — (CE-Baseline, eigene Bausteine).

D.28 A-Korpus Allokator-Korpus (A01–A23 sowie A24)

Die Allokator-Achse dokumentiert 26 Speicherverwaltungs-Strategien (Kennungen A01–A21, die drei Standardbibliotheks-Baselines A22a–A22c, A23 sowie A24), die das dynamische Speichermanagement in Such-Workloads beeinflussen. Sie umfasst klassische Lehrbuch-Allokatoren (Buddy, Slab), industrielle Standards (dlmalloc, jemalloc, TCMalloc, mimalloc, snmalloc), spezialisierte Varianten (NUMA-aware, PIM-Malloc, Cache-Aware), moderne gehärtete Implementierungen (StarMalloc) und eine Speichertyp-Virtualisierung nach dem VAMPIR-Entwurf (A24). Dabei bilden A01–A23 den Literatur-Korpus der 23 Arbeiten aus Abschnitt 3.2 mit je einem Allokator-Profil (Tabelle 3.3), während A24 die aus dem SOTA-Profil P33 rekonstruierte Allokator-Front ohne eigenes Allokator-Profil ist. Alle 26 Wrapper erfüllen das `AllocatorStrategy`-Konzept und ermöglichen systematische Messung des Speichermanagement-Einflusses auf Suchbaum-Performance (F15-Operativität). Das aktivierte Inventar dieser Bau-Konfiguration umfasst drei Wrapper (siehe den Registry-Stand-Vermerk im Abschnitt T6).

Statische Unter-Achsen

Die Unter-Achsen AA1–AA7 sind im Abschnitt T6 definiert; die folgende Tafel ordnet ihnen die Korpus-Beispiele zu.

ID	Name	Beschreibung
AA1	Free-List-Topologie	Struktur der freien Speicher-Blöcke: Per-Page-Sharding (mimalloc), Per-Thread-Caching (snmalloc, rpmalloc, TCMalloc), Buddy-Baum (Buddy-Allocator), Single-Global-Free-List (dlmalloc), Per-Heap-Locks (Hoard).
AA2	Size-Class-Schema	Klassifizierung von Block-Größen: Slab-pro-Objektgröße (Slab), dlmalloc Bins, jemalloc Size-Classes, scallocc Spans, Buddy-Power-of-2.
AA3	Thread-Lokalität	Grad der Thread-Isolation: tcmalloc thread-local-caches, rpmalloc per-thread-spanning, snmalloc message-passing, Hoard per-heap-locks.
AA4	Synchronisation	Concurrency-Mechanismus: Lock-Free CAS (Michael, LRMalloc), Per-Heap-Locks (Hoard), Wait-Free (Crystalline), Mutex-basiert.
AA5	Allokations-Richtlinie	Routing von Allokationsanfragen: NUMA-origin-aware (NUMAalloc), Cache-Set-aware (CAMA), NUCA-aware (TCMalloc-Warehouse), PIM-aware (PIM-Malloc), NFP-Speichertyp-Virtualisierung (VampirNfp).
AA6	Rückgewinnung	Freigabe gelöschter Blöcke: Magazine-Cache (Slab), Page-Heap-Release (TCMalloc), Lock-Free-Reclamation (LRMalloc), Deferred-Free (mimalloc).
AA7	Fragmentierungsstrategie	Vermeidung von Fragmentierung: dlmalloc Coalescing, Object-Coloring (Slab), Buddy-Splitting, Page-Local-Sharding (mimalloc), Span-Pooling (scallocc).

Bausteine

Variante	Beschreibung	Quelle
HoardAllocator (A01)	Per-Heap Free-Lists mit SMP-Skalierung. Drei-Ebenen-Struktur: Thread-lokale Heaps, globale Heap für Cross-Thread-Migration, False-Sharing-Reduktion durch segregierte Allocations-Anfragen.	A01 [BMBW00] (Berger/McKinley/Blumofe/Wilson, ASPLOS 2000, 10.1145/378993.379232) + Code/Baseline
SlabAllocator (A02)	Object-Caching Kernel-Allocator. Slab-pro-Objektgröße mit Magazine-Cache pro CPU (Bonwick 1994/2001). Klassische Solaris-Kernel-Implementierung für vorallokierte Objekt-Pools.	A02 [Bon94] (Bonwick, USENIX 1994) + Code/Baseline
MichaelLockFree Allocator (A03)	Lock-Free CAS-Allocator nach Michael 2004. Hazard-Pointer-geschützte Lock-Free-Datenstrukturen, LGPL-Re-Implementierung mit IBM-Patent-Hintergrund.	A03 [Mic04b] (Michael, PLDI 2004, 10.1145/996841.996848) + Code/Baseline
MimallocAllocator (A04)	Free-List-Sharding (3 Free-Lists pro Page). Microsoft Research 2019: deferred_free Hooks, zeitlicher Takt, Page-lokale Sharding. is_original: MIT-Direktbindung.	A04 [LZM19] (Leijen/Zorn/de Moura, APLAS 2019, 10.1007/978-3-030-34175-6_13) + is_original (github.com/microsoft/mimalloc, MIT)
JemallocAllocator (A05)	Arena-based Size-Class-Allocator. Evans 2006 / Free BSD. Pro-CPU Arenas mit Tcache-Layer für Thread-lokale Caches. Facebook-Standard. is_original: BSD-2-Clause-Direktbindung.	A05 [Eva06] (Evans, BSDCan 2006, papers.freebsd.org/.../jemalloc) + is_original (github.com/jemalloc/jemalloc, BSD-2-Clause)
TCMallocAllocator (A06)	Thread-Cache + Central-Cache + Page-Heap. Google gperftools 2005. Später TEMERAIRE (OSDI 2021) mit Warehouse-Scale-Optimierungen.	A06 [HKT ⁺ 21] (TCMalloc 2005; TEMERAIRE, OSDI 2021) + Code/Baseline
SnmallocAllocator (A07)	Message-Passing-Allocator. Paul Liétar et al. ISMM 2019: Free-Operationen via Lock-Free-Queue an Allocating-Thread, Cross-Thread-Lock-Contention-Vermeidung. is_original: MIT-Direktbindung.	A07 [LDPB19] (Liétar, ISMM 2019, 10.1145/3315573.3329980) + is_original (github.com/microsoft/snmalloc, MIT)
ScallocAllocator (A08)	Span-basiert, Virtual-Spans-Technik. Aigner/Kirsch/Lippautz/Sokolova OOPSLA 2015. Multicore-skalierbar mit niedriger Fragmentierung.	A08 [AKLS15] (Aigner et al., OOPSLA 2015) + Code/Baseline
NUMAAllocator (A09)	NUMA-Origin-Aware Allocator. UTSASRG ISMM 2023. Knoten-Hinweis für lokale NUMA-Allokation, Multi-Knoten-Systeme optimiert.	A09 [YZZ ⁺ 23] (Yang et al., ISMM 2023) + Code/Baseline
RPMallocAllocator (A10)	Per-Thread Span-Caching. Mattias Jansson 2017, Open-Source-Implementierung ohne Veröffentlichung. Sonderfall: Pflicht-Init (rpmalloc_initialize, rpmalloc_thread_initialize). is_original: Public-Domain/MIT-Direktbindung.	Code/Baseline (github.com/mjansson/rpmalloc, Public-Domain/MIT) + is_original
LRMallocAllocator (A11)	Lock-Free + Hazard-Pointers. Leite/Rocha VECPAR 2018 (LNCS 11333). Moderner Lock-Free-Allocator mit ABA-Protection. is_original: MIT-Direktbindung.	A11 [LR18] (Leite/Rocha, VECPAR 2018, 10.1007/978-3-030-15996-2_17) + is_original (github.com/ricleite/lrmalloc, MIT)
CAMAAAllocator (A12)	Cache-Aware Memory Allocator. Herter/Backes/Hauptenthal/Reineke ECRTS 2011 (Saarland). Vorhersagbare Cache-Behavior, keine öffentliche Code-Referenz.	A12 [HBHR11] (Herter et al., ECRTS 2011) + Code/Baseline
StarMalloc Allocator (A13)	Formal Verified Hardened Allocator. Inria-Prosecco (Reitz/Fromherz/Protzenko et al.) OOPSLA 2024. F*/Steel-formale Verifikation, Apache-2.0-Lizenz.	A13 [RFP24] (Reitz et al., OOPSLA 2024) + Code/Baseline

Variante	Beschreibung	Quelle
TCMallocWarehouse Allocator (A14)	TCMalloc-Warehouse / Hyperscale. Google Cloud OSDI 2021 / ASPLOS 2024. Hupage-aware Variante, Produktvariante ohne eigenständiges Artefakt.	A14 [HKT ⁺ 21, ZGV ⁺ 24] (Hunter OSDI 2021 / Zhou ASPLOS 2024) + Code/Baseline
HMallocAllocator (A15)	Hybrid, Scalable, Lock-Free Memory Allocator. Li/ Yao/Tang/Lin ICPADS 2019. Hybrid-Ansatz für Skalierbarkeit, keine öffentliche Code-Referenz.	A15 [LYTL19] (Li/Yao/Tang/Lin, ICPADS 2019, 10.1109/ ICPADS47876.2019.00064) + Code/ Baseline
PIMMalloc Allocator (A16)	Processing-In-Memory Allocator. VIA-Research HPCA 2026 (arXiv:2505.13002). Speicherverteilung über Rechenknoten, PIM-Hardware-optimiert.	A16 [VIA26] (VIA-Research, HPCA 2026, arxiv.org/abs/2505.13002) + Code/Baseline
Crystalline Reclamation (A17)	Wait-free bzw. lock-/wait-free Safe-Memory-Reclamation-Familie für nicht-blockierende Datenstrukturen. Kein eigenständiger malloc/free-Allokator, sondern Reclamation-Policy.	A17 [NR21, NR24] (Nikolaev/ Ravindran, DISC 2021 / PLDI 2024) + Code/Baseline
ExgenAllocator (A18)	Single-Threaded Specialized Allocator. UT Austin IEEE CAL 2025 (arXiv:2510.10219). „Old is Gold“-Optimierungen für Einthread-Workloads, keine öffentliche Code-Referenz.	A18 [LJY25] (UT Austin, IEEE CAL 2025, arxiv.org/abs/2510.10219) + Code/Baseline
BuddyAllocator (A19)	Buddy System (Power-of-2-Splitting). Knuth TAOCP Vol.1 (1968), CACM 1965. Klassischer Lehrbuch-Allokator, Binärbaum-Splitting ohne OSS-Code-Referenz.	A19 [Kno65] (Knowlton, CACM 1965, 10.1145/365628.365655) + Code/ Baseline
DlmallocAllocator (A20)	Doug Lea Malloc (Bins-based). Lea 1987–2012, Public-Domain (CC0). Klassiker seit 1987, Bins-Size-Class-Schema, älteste produktive Implementierung. is_original: Public-Domain-Direktbindung.	A20 [Lea96] (Lea, gee.cs.oswego.edu/ .../malloc.html, 1996) + is_original (github.com/ennorehling/dlmalloc, Public-Domain/CC0)
PtMalloc2 Allocator (A21)	ptmalloc2 (glibc malloc). Wolfram Gloger 1990er-2000er. LGPL-2.1+ Copyleft, Linking blockiert (no is_original). Standard-Basis für glibc-basierte Systeme.	Code/Baseline (malloc.de/en/) + License restriction
StdMalloc (A22a)	Standard libc malloc (Concept-Beweis), portabler Fallback-Allokator. Baseline für alle Standard-Bibliotheks-Implementierungen ohne Vendor-Linking.	Code/Baseline (C++ Standard Library) + Baseline
PmrResource Allocator (A22b)	std::pmr::memory_resource. WG21 N3916 (2014 → C++17). Polymorphic Memory Resources Standard-Bibliothek, Fallback auf new/ delete-Allokator.	Code/Baseline (C++17 Standard Library, open-std.org/.../n3916.pdf) + Baseline
PoolResource Allocator (A22c)	std::pmr::unsynchronized_pool_resource. WG21 N3916 (C++17). Eigener Size-Class-Pool, F15-operativ (erste Wrapper mit eigenem Speicherhaltungsverhalten ohne Vendor-Linking).	Code/Baseline (C++17 Standard Library, open-std.org/.../n3916.pdf) + is_ operative
VmemMagazines Allocator (A23)	Vmem + Magazines (Slab-Erweiterung). Bonwick 2001 USENIX ATC. Per-CPU-Magazine für Skalierung, Kernel-Klassiker ohne öffentliche Code-Referenz.	A23 [BA01] (Bonwick, USENIX ATC 2001, usenix.org/.../bonwick.html) + Code/Baseline

Variante	Beschreibung	Quelle
VampirNfp Allocator (A24)	Speichertyp-Virtualisierung nach dem VAMPIR-Entwurf (Virtualized Non-Functional Memory Properties for Data-Pipeline Scheduling): Allokator-Front über einer NFP-etikettierten Speicherstufe (Ziel DRAM) mit offengelegtem NFP-Deskriptor (bandwidth_class, latency_class, capacity); strukturelle Rekonstruktion des baubaren Teils, keine Kostenformel, kein Scheduling, keine Energie-Metrik; standardmäßig abgeschaltet.	A24 [BSB ⁺ 23] (VAMPIR-Poster, SOS 2023; TU Dresden) + Code/Baseline (is_original=false)

Beitragende Quellen: je Allokator A01–A24 einzeln in der Quellenspalte der Bausteine-Tabelle nachgewiesen.

D.29 Achsen-Inventar aus den generierten Registries

Die folgende Tabelle wird nicht von Hand gepflegt: der Anhang-Generator (Code/08_appendix_generator) leitet sie aus den drei generierten Achsen-Registries des Codes ab — Organ-, System- und Mess-Realm — und schreibt sie, sofern der Lauf mit mindestens einer der drei Registry-Optionen (`--organ-registry`, `--system-registry`, `--measurement-registry`) aufgerufen wird, je Sprache nach `anhang/<lang>/tabellen/`. Sie ist damit eine Ableitung aus der übersetzungszeitlichen Reflektion und kein zweiter, gepflegter Stand neben den Registries. Enthalten die Registries keine Achse, entsteht bewusst keine Datei; eine leere Tabelle wird nicht synthetisch erzeugt.

(Das Achsen-Inventar liegt für diesen Stand nicht vor; ein Generatorlauf mit Registry-Optionen erzeugt es.)

D.30 Konservierte Entwürfe

Die drei folgenden Angebots-Kataloge sind konservierte Entwürfe: lebender Code mit eigenen Registries, der außerhalb des bau-treibenden Angebots der drei Achsen-Registries steht — der SIMD-Katalog Build-SIMD unter der Erweiterungs-Hardware, der Seitentyp-Katalog Build-PG außerhalb der achtzehn Kompositions-Slots und die Plattform-Hardware-Strategie Build-HW, die die System-Registry ausdrücklich ausschließt. Sie bleiben hier vollständig aufgeführt — mit Zweck, Unter-Achsen, Bausteinen und Quellen — und sind vom Angebot der Registries zu unterscheiden, das die vorangehenden Abschnitte dokumentieren (vgl. Abschnitt 3.4.1).

D.30.1 Build-SIMD: Vektor-/Accelerator-Erweiterungs-Achse (Hardware-Beschleuniger)

Konservierter Angebots-Katalog außerhalb des bau-treibenden Angebots: Die Achse `axis_09b_simd_extension` ist ein Angebots-Katalog unter der Haupt-Achse `external_utils`, deren Unter-Achse `simd` die bau-treibende Wahl trägt; ihre acht Bausteine und die Unter-Achsen SE1–SE3 bleiben vollständig aufgeführt.

Die Achse `axis_09b_simd_extension` modelliert die verfügbaren SIMD-/Accelerator-Erweiterungen der CPU-Instruktionssatz-Architektur als Unter-Achse zu `axis_09` (Haupt-ISA). Sie ermöglicht Compile-Time-Auswahl zwischen verschiedenen Vektor-Erweiterungen (SSE2/AVX2/AVX-512 für x86; NEON/SVE2 für ARM; RVV für RISC-V) sowie Baseline (Skalar) und GPU-Beschleunigung (CUDA), mit rückwärts-kumulativer Schichthierarchie und hardware-spezifischer Topologie (SIMD-Units pro Sockel, P/E-Core-Zugriff).

Statische Unter-Achsen

ID	Name	Beschreibung
SE1	Vector-Width (Vektorbreite)	Compile-Time-bekannte maximale Vektorbreite der SIMD-Extension in Bits: 0 (keine), 128, 256, 512, oder -1 (skalierbar). Bestimmt Lane-Breite und Parallelisierungsgrad.
SE2	Accelerator-Type (Beschleuniger-Typ)	Kategorisiert die Beschleuniger-Klasse: none (Baseline), simd (Vektor-SIMD), matrix (Matrix-Engine), gpu (GPU), npu (Neural Processing Unit). Beeinflusst die Komposition mit der Hardware-Topologie (<code>axis_12</code>).
SE3	Compat-Family (Kompatibilitäts-Familie)	Constraint zur Haupt-ISA (<code>axis_09</code>): none (universell), x86, arm, riscv, cuda. Sichert Compile-Time-Validierung: z.B. <code>Sse2SimdExtension</code> kompatibel nur mit <code>Amd64Isa</code> .

Bausteine

Variante	Beschreibung	Quelle
<code>NoSimdExtension</code>	Baseline-Variante ohne SIMD-Beschleunigung. Skalare Fallback-Strategie für alle Permutationen ohne Accelerator. Universell kompatibel zu allen Haupt-ISAs (x86/ARM/RISC-V/PowerPC). Pflicht-Vergleichspunkt.	Code/Baseline
<code>Sse2SimdExtension</code>	Intel SSE2 128-bit Vektor-Extension (x86_64 ABI-Pflicht seit 2003). Nur kompatibel mit <code>Amd64Isa</code> . Baseline auf x86_64; bietet 4× uint32-Lanes/Iteration. Standard auf Cluster-Knoten Barnard/Capella.	Intel ISA-Erweiterungs-Referenz 319433 [Int26]
<code>Avx2SimdExtension</code>	Intel AVX2 256-bit Vektor-Extension (Haswell+ 2013). Nur x86_64. Rückwärts-kumulativ: umfasst alle SSE+AVX. Default-Optimierungs-Stufe für Server-DBMS. 2 AVX2-Units/Sockel. ZIH-Standard auf Barnard (Intel Sapphire Rapids) und Capella (AMD EPYC 9334).	Intel ISA-Erweiterungs-Referenz 319433 [Int26]
<code>Avx512SimdExtension</code>	Intel AVX-512 512-bit Vektor-Extension (Skylake-X+, Ice Lake Server, Zen 4+). Rückwärts-kumulativ: alle SSE/AVX/AVX2 + 15 separate Flags (VNNI für Vector-Indexes, VPOPCNTDQ für Bitmap-Indexes). Nicht auf allen x86_64-CPU's (etwa Haswell ohne AVX-512; auf Intels hybriden Alder-Lake-, Raptor-Lake- und Meteor-Lake-Prozessoren ist AVX-512 wegen der E-Kerne im BIOS abgeschaltet — so auch auf prod2, dessen Signatur kein <code>avx512</code> -Merkmal enthält). 1 AVX-512-Unit/Sockel; E-Cores kein Zugriff (Intel Hybrid).	Intel ISA-Erweiterungs-Referenz 319433 [Int26]
<code>NeonSimdExtension</code>	ARM NEON / Advanced SIMD 128-bit (AArch64 ABI-Pflicht ARMv8+). Kompatibel nur mit <code>Aarch64Isa</code> . Baseline auf allen AArch64-CPU's (Apple M-Series, AWS Graviton 2/3/4, NVIDIA Grace). 1 NEON-Unit/Sockel; alle Cores zugänglich (big.LITTLE-Architektur).	ARM ARM DDI 0487 / Cortex-A8 TRM

Variante	Beschreibung	Quelle
Sve2SimdExtension	ARM SVE2 (Scalable Vector Extension 2) ARMv9-Pflicht (skalierbar 128–2048 bit). Kompatibel nur mit Aarch64Isa. ZIH-Testsystem NVIDIA Grace Hopper Superchip (Grace: 72 Arm-Neoverse-V2-Kerne mit SVE2; Testsystem mit begrenzter Verfügbarkeit [Zen26b]). Skalierbare Lane-Breite; 1 Unit/Socket; alle Cores.	SVE [SBB ⁺ 17] (IEEE Micro 2017); SVE2/ Armv9 per ARM ARM [Arm24]
RvvSimdExtension	RISC-V Vector Extension (RVV v1.0, skalierbar VLEN 128–65536 bit). Kompatibel nur mit RiscVIsa. Optional (nicht Baseline wie SSE2/NEON). Wachsende Relevanz: SiFive Performance P870 (128-bit), T-Head Xuantie C908 (128-bit). ZIH-Präsenz: im ZIH-Kompodium nicht gelistet.	RVV-v1.0-Spec [RIS21]; Vitruvius+ (TACO 2023) [MPU ⁺ 23]
CudaGh200SimdExtension	NVIDIA CUDA auf Hopper GH200 (Grace Hopper Superchip GPU-Beschleuniger). Hopper-GPUs am ZIH stehen in Capella (4 × H100-SXM5 je Knoten auf AMD-EPYC-9334-Hosts [Zen26a]) und im Grace-Hopper-Superchip-Testsystem (Hopper-GPU mit 96 GB HBM3, NVLink-C2C 900 GB/s [Zen26b]). Kompatibel mit Aarch64Isa (Grace CPU) und Amd64Isa (Hopper-Host). Massiv parallel: 16 896 FP32-CUDA-Kerne je H100-SXM5-GPU [APK ⁺ 22]. units_per_socket () = -1 (GPU ist separate Device).	NVIDIA Tesla [LNOM08] (IEEE Micro 2008); NVIDIA Hopper Architecture In-Depth [APK ⁺ 22]

Quellen: ISA-Spezifikationen und Whitepaper (Intel, ARM, IEEE Micro, ACM TACO, NVIDIA); Einzelnachweise in der Quellenspalte der Bausteine.

D.30.2 Build-PG Seitentyp-Achse (PAGE-TYPE)

Abgrenzung und Konservierung: Diese Sektion beschreibt den PageKind der Organ-Welt (axis_01_page_type) und ist von der System-Unter-Achse page der Ziel-ISA (Seitengrößen-Freigabe 4k/2m/1g) verschieden — beide Größen führen ähnliche Namen, aber weder gemeinsame Bausteine noch gemeinsame Semantik. Der Katalog ist ein konservierter Angebots-Katalog außerhalb der achtzehn Kompositions-Slots und bleibt vollständig aufgeführt.

Die Seitentyp-Achse definiert die Struktur- und Indexierungsstrategien von Branch-Seiten im Trie-Index: von dicht-indiziertem Direktadressierungsindex (DenseByte), über mehrstufige Dichte-Varianten (ExtendedDense, SparsePatricia) bis zu Pfadkollaps-Optimierungen (Redirect, CustomCache) und B+-artige sortierte Seiten (BPlus). Alle Seitentypen sind Cache-Line-bewusst und implementieren das Concept-Interface PageTypeStrategy mit garantierter Austauschbarkeit (F15-Permutation).

Statische Unter-Achsen

ID	Name	Beschreibung
PG1	Struktur-Rolle (Branching)	Klassifizierung der Verzweigungsseiten-Architektur: Branch-Seite mit voller Verzweigung, kollabierter Single-Path-Knoten (Redirect) oder spezielle Cache-optimierte Variante.
PG2	Dichte-Klasse (Density)	Grad der Slot-Auslastung und daraus resultierende Indexierungsstrategie: dicht besiedelt (0-256 Slots), erweitert (>256 Slots) oder sparse mit Patricia-Kompression.
PG3	Pfad-Kollaps-Strategie	Handhabung eindeutiger Restpfade: keine Kompression (Standard), oder Kollaps durch Redirect/CoCo-Technik zur Speicherminimierung.

Bausteine

Variante	Beschreibung	Quelle
DenseBytePageType	Dichte byte-indizierte Verzweigungsseite mit direkter 256-Slot-Adressierung (direct-addressed). Seitentyp 1: direkte Abbildung von Schlüssel-Byte auf Slot-Index ohne Umleitung. Quelle: Adaptive Radix Tree (ART), Leis et al. 2013.	P01
ExtendedDensePageType	Erweiterte dichte Seite für >256 Einträge mit mehrstufigem Indexierungsschema (z.B. 2-Level-Lookup oder variable k-Byte-Span). Seitentyp 2: Dichte-Klasse für komplexere Slot-Anordnungen. Quelle: Adaptive Radix Tree Erweiterungen, PRT-ART.	P01 (extended)
SparsePatriciaPageType	Spärlich besetzte Seite mit Patricia-Pfadkompression (Single-Bit-Split). Seitentyp 3: Dichte-Klasse mit Bit-Vektor-Traversal für niedrige Branchingness. Quelle: HOT (Height Optimized Trie, Binna et al. 2018, basierend auf Patricia-Trie, Morrison 1968).	P02
RedirectPageType	Kollabierter eindeutiger Restpfad (Single-Path-Knoten). Seitentyp 4: Pfad-Kollaps-Strategie zur Speicheroptimierung bei monopol eindeutigen Nachfolgersequenzen. Weder klassischer Branch noch Leaf, speichert nur das Suffix bis zum nächsten tatsächlichen Verzweigungs- oder Wert-Knoten. Quelle: CoCo-Trie (Boffa et al. 2024).	P04
CustomCachePageType	Cache-Line-orientierte Custom-Seite mit explizitem Layout-Design für 64-Byte-Alignment. Seitentyp 5: Struktur-Rolle Branch mit Hardware-bewusster Geometrie. Quelle: PRT-ART Eigenentwicklung mit TLB-Offset + Cache-Line-Aligned Memory Layout (Achse 5).	PRT-ART
BPlusPageType	B+-artige sortierte Verzweigungsseite mit Range-Walk-Traversal. Seitentyp 6: Struktur-Rolle Branch, aber mit sortierter Key-Array-Organisation statt Byte-Indexierung. Quelle: Masstree (Mao et al. 2012), B+-Tree-Familie.	P03

Beitragende Quellen: P01, P02, P03, P04, Morrison 1968, PRT-ART [LKN13, BZP⁺18, MKM12, BFTV24, Mor68].

Verwandte Literatur: P05, P06, P10, P11, P12, P13, P20 [FJKN20, SSL⁺21, ZLL⁺18, RR99, RR00, HP03, MBL25].

D.30.3 Build-HW — Plattform-Hardware-Strategie

Status (konservierter Angebots-Katalog): Diese Achse ist aus dem bau-treibenden Angebot der System-Registry ausgeschlossen. Die Registry hält den Ausschluss wörtlich fest: `extension_hardware_system_axis.hpp` ist als veraltet markiert, `hardware_isa_system_axis.hpp` ein reiner Host-Deskriptor, der den Bau nicht steuert — beide gehören nicht zum bau-treibenden Angebot. Die statischen Plattform-Profilen mit ihren festen Konstanten für Cache-Zeilen-Größe, Seiten-Größe und SIMD-Bit-Breite sind konzeptionell durch die Laufzeit-Hardware-Erkennung des `CacheEngineBuilder` abgelöst — eine Fabrik über ISA und Betriebssystem, die Hardware-Werte erhebt statt sie statisch zu setzen (vgl. Abschnitt 3.4.3). Die vier Unter-Achsen HW1–HW4 und die drei Hardware-Profilen bleiben als Angebots-Katalog vollständig aufgeführt.

Definiert die Plattform-Hardware-Familie (CPU-Architektur, SIMD-Capabilities, Cache-Topologie, Memory-Paging) als Compile-Time-Konstanten für alle Cache-Engine-Algorithmen. Die Achse erfasst, welche Plattformen zur Build-Zeit konfigurierbar sind, und liefert statische Properties (Cache-Line-Größe, Page-Größe, SIMD-Bit-Breite, NUMA-Fähigkeit, HugePage-Fähigkeit) für algorithmengerechte Datenstrukturen.

Statische Unter-Achsen

Die vier Unter-Achsen stehen orthogonal zueinander; eine Plattform-Familie ordnet ihre primäre Charakteristik genau einem Tag zu, und der `CacheEngineBuilder` kann Plattformen nach Unter-Achsen gruppieren (etwa $HW1 \times HW2$ über alle Plattformen).

ID	Name	Beschreibung
HW1	CPU-Architektur-Familie (<code>cpu_family</code>)	x86_64 (Intel/AMD), aarch64 (ARM/Apple), riscv64 (RISC-V), generic (plattformunabhängig).
HW2	SIMD-Instruktionssatz-Familie (<code>simd_capability</code>)	SSE/AVX/AVX2/AVX-512 (x86), NEON/SVE (ARM), RVV (RISC-V), scalar (kein SIMD).
HW3	NUMA- und Cache-Hierarchie (<code>memory_topology</code>)	UMA-single-socket, NUMA-multi-socket, Apple-unified-memory, HBM-on-package (Sapphire Rapids HBM, Grace Hopper), CXL-attached.
HW4	Seiten-Konfiguration (<code>page_topology</code>)	Standard- und HugePage-Konfiguration: 4K-standard (POSIX), 16K-apple-silicon, 2M-hugepage (x86), 64K-arm-server, 1G-gigantic-hugepage.

Bausteine

Variante	Beschreibung	Quelle
X86_64Hardware Profile	Moderne x86-64 Desktop/Server-Plattform (Intel/AMD). Build-Time-Konstanten: <code>cache_line_size=64</code> , <code>memory_page_size=4096</code> , <code>simd_width_bits=256</code> (AVX2 konservativ), <code>numa_capable=true</code> , <code>huge_page_capable=true</code> . Basis für desktop- und server-seitige Experimente.	Code/Baseline
Aarch64Hardware Profile	ARM64/AArch64 Server und Mobile Plattformen (Ampere Altra, Apple Silicon M-Serie, Linux ARM). Build-Time-Konstanten: <code>cache_line_size=64</code> , <code>memory_page_size=4096</code> , <code>simd_width_bits=128</code> (NEON Standard), <code>numa_capable=true</code> , <code>huge_page_capable=true</code> . Ermöglicht Cross-Plattform-Vergleiche.	Code/Baseline
GenericHardware Profile	Konservatives Fallback-Profil für plattformunabhängige Konfigurationen. Build-Time-Konstanten: <code>cache_line_size=64</code> , <code>memory_page_size=4096</code> , <code>simd_width_bits=0</code> (scalar-only), <code>numa_capable=false</code> , <code>huge_page_capable=false</code> . Kleinster gemeinsamer Nenner, wenn kein spezialisierter Adapter passt.	Code/Baseline

Quellen: Plattform-Profile als Code/Baseline (keine externen Veröffentlichungen).

E Architekturentscheidungen

Dieser Anhang sammelt die tragenden Entwurfsentscheidungen der Arbeit als kompakte *Architecture Decision Records*¹ (ADRs): je Entscheidung der Kontext, in dem sie fiel, die Entscheidung selbst und ihre wichtigste Konsequenz. Ziel ist die schnelle Nachvollziehbarkeit — *warum* der Apparat so gebaut ist, wie ihn die Kapitel beschreiben; die ausführliche Herleitung und Begründung liegt jeweils im per *Beleg* referenzierten Abschnitt des Haupttextes und wird hier nicht wiederholt. Wo Entwurf und Implementierung auseinanderliegen, weist die ADR den Umsetzungsstand an genau einer Stelle als viertes Feld aus. Der Bestand umfasst zwanzig Entscheidungen: die zwölf Entscheidungen der Konzeption (ADR-1 bis ADR-12) und acht Entscheidungen der Identität, der Schnittstellen, des Betriebs und des Baus (ADR-13 bis ADR-20); Tabelle E.1 gibt die Übersicht.

Tabelle E.1: Übersicht der zwanzig Architekturentscheidungen: Kurztitel, belegender Abschnitt und Umsetzungsstand — *umgesetzt* (implementiert und belegt), *teilweise* (implementiert, mit ausgewiesenem offenem Gegenstand) oder *Entwurf* (nur entworfen, nicht implementiert); die Begründungen stehen in den Datensätzen, nicht in der Tafel

ADR	Entscheidung (Kurztitel)	Beleg (Abschnitt)	Umsetzungsstand
ADR-1	C-stabile Modulgrenze statt C++-Modul-ABI	Abschn. 4.3.1	umgesetzt
ADR-2	Compile-Time-Permutation über Typlisten	Abschn. 4.3	teilweise (Aufschaltung der achtzehnten Achse)
ADR-3	Drei-Ebenen-Modell als die eine Architektur	Abschn. 3.3.2	umgesetzt
ADR-4	Durchreich-Regel und erzwungene Vollbelegung	Abschn. 4.3	teilweise (Durchreich-Baustein des Knotentyps)
ADR-5	Schichtenmodell E4–E0 mit festgeschriebenen Verträgen	Abschn. 3.3.4	umgesetzt
ADR-6	Explizit kodierte Nicht-Erhebung statt Phantomwert	Abschn. 3.4	umgesetzt
ADR-7	Vier-Repository-Architektur mit orthogonalen Träger-Stufen	Abschn. 4.1	umgesetzt
ADR-8	Familienweise Adapter-Fallbacks	Abschn. 4.3	umgesetzt
ADR-9	Mess-Gating in drei Schichten und vier Arbeitsmodi	Abschn. 4.3.2	teilweise (Replay-Ablauf compare/release)
ADR-10	<code>std::map</code> -Vertrag mit Konformitäts-Gatter	Abschn. 3.4	teilweise (volle <code>std::map</code> -Schnittstelle, Container-Hülle)
ADR-11	Entwurfsmuster-Register mit belegten Rollen	Abschn. 3.3.3	umgesetzt
ADR-12	Mess-Regime-Doppel Talos und root-Linux	Abschn. 5.1	teilweise (Talos-Regime)
ADR-13	Vier Träger-Stufen und ein Stempel-Vertrag	Abschn. 3.4.4	teilweise (Stempel-Export Hybrid, SOTA-Zweig)

Fortsetzung auf der nächsten Seite

¹Architecture Decision Record (ADR): eine kurze, nummerierte Aufzeichnung einer Entwurfsentscheidung mit Kontext, Entscheidung und Konsequenzen — eingeführt von Nygard [Nyg11] als kurze Textdatei in einem Format nach Art eines Alexander-Musters und als Werkzeug-Format beschrieben von Kopp, Armbruster und Zimmermann [KAZ18].

Tabelle E.1 — Fortsetzung

ADR	Entscheidung (Kurztitel)	Beleg (Abschnitt)	Umsetzungsstand
ADR-14	Identitäts-Schnitt: nur Organ-Achsen bilden die <code>binary_id</code>	Abschn. 3.4.1	umgesetzt
ADR-15	Mess-Visitor-Naht (Fläche 3) statt Sidecar	Abschn. 3.3.2	umgesetzt
ADR-16	Lager als Bestand mit Übersetzungszeit-Schlüsseln	Abschn. 3.4.5	teilweise (Lager-Vollausbau)
ADR-17	Optimierungsstufe als Anwender-Wahl, Bau-Welt identitätswirksam	Abschn. 5.1.6	teilweise (O0/O1-Wahl, Flag-Durchreichung)
ADR-18	Ein offizieller Bauweg als GNU-Vorbau über CMake	Anhang B	teilweise (Framework-Export)
ADR-19	Vier CI-Zellen ohne Skip	Abschn. 4.4	teilweise (Mini-Pipelines je Träger-Stufe)
ADR-20	XML als einzige Steuerung	Abschn. 4.3.2	teilweise (Erstellungsmodus, headless Steuerpfad, Schema-Drift)

ADR-1 — C-stabile Modulgrenze statt C++-Modul-ABI

Kontext: Jede Permutation wird als eigenständige Tier-Binary kompiliert und zur Laufzeit geladen; C++23-Module strukturieren zwar die Übersetzungseinheiten, garantieren für sich genommen aber keine portable ABI-Stabilität [Xu24]. **Entscheidung:** Eine einheitliche C-Modulgrenze exportiert je Permutation genau ein Lebewesen — eine `IAatomyBase`-Instanz — über sieben gattungsunabhängig benannte Pflicht-Symbole: die vier Ur-Symbole ABI-Version, Magic, Factory (`comdare_create_anatomy()`) und Destroy, die zwei Identitäts-Symbole Gattung und Genus, wobei die Gattung nicht als zweites Datum gepflegt, sondern übersetzungsstatisch aus dem Genus abgeleitet wird, und das Stempel-Zeilen-Symbol. Die Namensgleichheit über alle Gattungen ist das Stabilitäts-Argument: Der Lader kann die Gattung über ein gattungsunabhängiges Symbol ermitteln, ohne sie vorab zu kennen. Dahinter liegen zwei Engine-Begriffe: die `CacheEngine` als Bibliothek der Achsen-Bausteine und die `ExecutionEngine` als Ausführungs- und Mess-Infrastruktur mit der Wurzel `IAExecutionEngine`, unter der `IAatomyBase` steht; die API-Fassade ist `ICacheEngine`; der Name „SearchEngine“ bezeichnet die ABI-Laufzeit-Sicht des Genus `SearchAlgorithm`, kein drittes Kettenglied; das gleichnamige Auslagerungs-Modul ist deklariert, aber nicht angebunden. **Konsequenz:** Die ABI-Stabilität stellt die C-Grenze her, nicht das Modulsystem (ABI-Major 9); der Lader prüft jedes Modul beim Laden fail-closed gegen die Symbol-Pflichtmenge und die Identitäts-Ableitung — ein Modul mit widersprüchlicher Identität oder ohne Stempel-Symbol wird abgewiesen, statt als falsche Identität in Stempel, Lager und Messreihe zu wandern. **Beleg:** Abschnitte 1.4, 3.3.3 und 4.3.1; Abbildung 4.2.

ADR-2 — Compile-Time-Permutation über Typlisten statt Laufzeit-Adaption

Kontext: Achtzehn Organ-Kompositions-Achsen zählen schon im kanonischen Vermessungskatalog $2^{17} = 131072$ Binary-Identitäten je System-Permutation — eine davon, das Persistenz-Ziel, auf ihren In-Memory-Vertreter festgelegt —, und der rohe Varianten-Produkt Raum über alle Achsen-Kataloge samt Unter-Achsen liegt Größenordnungen darüber; der Hot-Path darf weder `virtual`-Aufrufe noch Laufzeit-Switches enthalten. Die Festlegung ist eine Budget-Entscheidung (laut Katalogkopf rund 224 GB und 24 h vollständiger Bau statt rund 448 GB und 48 h); vorge-

sehen ist die Variation aller achtzehn Achsen, und die Mächtigkeit eines konkreten Plans rechnet der Planer je XML im Director-Walk, nie statisch. **Entscheidung:** Die Permutation läuft übersetzungszeitlich über Boost.Mp11-Typlisten²: je Achse eine Gesamt-Liste, per Filter über das Aktivierungs-Prädikat zur Enabled-Liste, gebunden an den Kompositions-Slot, dazu concept-geprüfte Achsen-Deskriptoren mit dem Inventar `variants` und eine generische Registry-zu-Baum-Reflektion; der golden-Referenzkatalog wählt je Slot die ersten Vertreter der Enabled-Liste — kein Runtime-Tag, kein `std::variant`. `std::variant`, `virtual` und Laufzeit-Switches sind in Tier- und Hybrid-Binaries grundsätzlich ausgeschlossen; eine statische Prüfung erzwingt das, und der variant-basierte Baustein-Cluster (`baustein_variants`, `resolve_baustein`) ist ein vom Bau isolierter Test-Bestand ohne Bibliotheks-Konsumenten. **Konsequenz:** Die Achsen-Abstraktion bleibt eine zero-cost abstraction; in die Binary-Identität gehen ausschließlich die achtzehn Organ-Achsen ein (ADR-14). **Umsetzungsstand:** Die Aufnahme der achtzehnten Achse in den Referenzkatalog ist nicht umgesetzt; sie verlangt zwei Schritte zugleich — den Katalog-Grad zwei für das Persistenz-Ziel und den Rückschreib-Schalter der Persistenz-Achse. **Beleg:** Abschnitte 1.4, 3.3.3, 4.3 und 3.4.6; Abbildung 3.6.

ADR-3 — Drei-Ebenen-Modell als die *eine* Architektur

Kontext: Anatomie-Metapher und technische Engine-Sicht drohen zu parallelen Modellbäumen auseinanderzulaufen. **Entscheidung:** Es gibt genau eine Hierarchie ohne Parallel-Bäume — Gattung (Ebene 1, Außen-Interface: die Prüf-Dock-Gattungen Map, Container und Graph sowie die vierte Gattung HeuristikAdapter, die kein eigenes Dock hat, weil ihre Binaries per `genus()` das Ziel-Genus melden und am Dock des Ziels andocken) → Genus (Ebene 2, die Tier-Unterklasse mit festem Achsen-Satz, als Alias Gattungs-Unterklasse; die sechs Genera `SearchAlgorithm`, `Set`, `Sequence`, `Adapter`, `View` und `FunctionInterfaceReroute`) → Achsen-Organe (Ebene 3) — unter `IExecutionEngine` als gemeinsamer messbarer Wurzel; eine eigene Gattung entstünde erst, wenn sich der Basis-Achsen-Satz grundlegend unterschiede. **Konsequenz:** Das Genus `SearchAlgorithm` unter der Gattung Map und seine ABI-Laufzeit-Sicht („SearchEngine“) sind zwei Sichten desselben Lebewesens, kein zweites Modell. **Beleg:** Abschnitte 3.3, 3.3.2 und 4.3.1; Abbildungen 3.2 und 3.3.

ADR-4 — Durchreich-Regel und erzwungene Vollbelegung

Kontext: Für nicht-baumartige Verfahren (etwa die Hash-Gegenprobe) sind baum- und trie-spezifische Achsen wie Pfadkompression oder Knotentyp nicht sinnvoll belegbar. **Entscheidung:** Solche Achsen fallen nicht weg, sondern werden als Durchreich-Varianten (`None`) belegt — ein Durchreich-Wert ist ein Algorithmus mit leerem Pfad, kein Weglassen; implementiert ist der Durchreich-Baustein für die Pfadkompression (`PathCompressionNone`), der Knotentyp besitzt keine `None`-Variante und wird regulär mit einem der vier ART-Knotenformate belegt, die ein nicht-baumartiger Baustein nicht nutzt (Entwurf; ohne Code-Baustein); das Pflicht-Concept `IsComposition` des Genus `SearchAlgorithm` erzwingt übersetzungszeitlich die Belegung aller achtzehn Organe (achtzehn Typ-Forderungen und ein Organ-Zähler von achtzehn mit Prüfung auf ABI-Bruch), sodass keine Komposition dieses Genus mit offener Achse übersetzt. **Konse-**

²Boost.Mp11: eine C++11-Metaprogrammier-Bibliothek zur übersetzungszeitlichen Manipulation von Datenstrukturen, die Typen enthalten; ihr Listentyp ist `mp_list` [Dim19].

quenz: Nicht-baumartige Verfahren erfordern keine eigene Gattung, sondern ein eingeschränktes Achsen-Subset innerhalb desselben Genus. **Beleg:** Abschnitte 3.2, 3.3.2 und 4.3.

ADR-5 — Schichtenmodell E4–E0 mit festgeschriebenen Verträgen und Contract-Tests

Kontext: Bei einem Produktraum, der jede vollständige Materialisierung ausschließt, sind Änderungen über mehrere Ebenen zugleich praktisch nicht abnehmbar; deshalb wird je Ebene einzeln fertiggestellt. **Entscheidung:** Die Experiment-Pipeline gliedert sich in die fünf Schichten E4–E0 (E4 Definition und Auswertung, E3 Permutations-Baum, E2 Tier-Binaries, E1 Laufzeit-Konfiguration, E0 Infrastruktur) und den Querschnitt M; die E-Kennungen sind eine Konzept-Ordnung mit je einem Code-Ort. Jede Schicht wird einzeln fertiggestellt, mit explizit festgeschriebenem Interface-Vertrag zur Nachbar-Ebene (die Festschreibung des Vertrags der Schicht E1 im ABI-Adapter: Signaturen, Datenlayout und Fähigkeiten festgeschrieben, Semantik-Änderungen nur additiv), und gegen einen übersetzungszeitlichen Ersatz (Fake) der Nachbar-Ebene contract-getestet. **Konsequenz:** Jede Ebene ist einzeln abnehmbar, bevor die nächste beginnt; die Grenze E3→E2 ist ohne Modul-Bau gegen einen Fake der Schicht E2 contract-getestet, geprüft wird allein die statische Baum- und Sichtstruktur samt ihrer Mixed-Radix-Bijektion. **Beleg:** Abschnitte 3.3.4 und 4.4; Abbildungen 3.7 und 4.4.

ADR-6 — Explizit kodierte Nicht-Erhebung statt Phantomwert

Kontext: Nicht wirklich erhebbare Werte (Zähler ohne Hardware-Zugriff, Achsen ohne tatsächlichen Laufzeit-Parameter) laden zu plausiblen Phantomwerten ein, die die Heuristik-Ableitung systematisch vergiften würden. **Entscheidung:** Das System meldet explizit ungültig oder leer statt eines Phantomwerts und unterscheidet je Messwert drei Zustände: gültiger Messwert, explizit kodierte Nicht-Erhebung (nicht anwendbar oder Quelle nicht verfügbar) und Messfehler³. Je Ereignis reist ein Gültigkeits-Flag mit, sodass eine gemessene Null ein Messergebnis bleibt; die Wall-Clock-Quelle bietet nur Mittelwert und Durchsatz an und verweigert es, ihren Mittelwert als Perzentil zu etikettieren, und eine negative Dauer ist ein Messfehler, kein Nullwert; ein PMC-Katalog ohne Modell-Eintrag liefert „nicht anwendbar“, nie eine geratene Kodierung; die Generatoren erzeugen für eine Messreihe ohne gültige Zeile keine Ausgabe statt einer leeren. **Konsequenz:** Lücken bleiben sichtbar und gezielt schließbar; der Grundsatz ist in den Bausteinen einprogrammiert statt nur dokumentiert. **Beleg:** Abschnitte 3.4, 4.5 und 3.4.1.

ADR-7 — Vier-Repository-Architektur mit orthogonalen Träger-Stufen

Kontext: Mess-Apparat, Prüfling, Experiment-Definition samt Auswertung und das Manuskript haben getrennte Verantwortlichkeiten und Lebenszyklen; die Messwerte werden versioniert direkt in das Manuskript eingebaut, weshalb das Manuskript ein eigenes Repository mit eigener Pipeline ist. **Entscheidung:** Vier Repositorien — `comdare-cache-engine` (wie gemessen wird; Bausteine-Bibliothek und Builder im Pitchfork-Quellbaum-Layout, Anhang C), `comdare-prt-art` (der Prüfling), das Projekt-Repository `probst-Diplomarbeit-cache-engine` (was durch den Anwender getestet wird: Experiment-Definition in XML und XSD, Mess-Treiber, Auswertungs-Werkzeugkette) und das Manuskript-Repository mit eigener CI, in das der Vorwärts-Kanal die

³Das Code-Vokabular `honest-0/honest-100/honest-empty` ist der Implementierungsname dieses Grundsatzes (Anhang C); methodisch ist die Nicht-Erhebung eine ausgewiesene Klasse fehlender Werte im Sinne der Missing-Data-Literatur [Gra09], nie ein imputierter Wert.

Generator-Ausgabe als Tabellen- und Diagramm-Dateien per Commit einlegt —; orthogonal zu dieser Aufteilung liegen die vier Träger-Stufen in Bau-Reihenfolge Planer → CacheEngineBuilder → Tier-Binary → Hybrid-Tier-Binary, wobei Stufe $N + 1$ nur an Stufe N hängt (Verarbeitungskette: CEB-Prüf-Dock → [optionaler Hybrid-Mux] → Tier-Binary); Planer und CEB sind zwei Binaries — der Planer `comdare-experiment-planner` und der Mess-Treiber `comdare-messung-driver` —, und die zwei Rollen erscheinen als Planer-Zeile und CEB-Vertragszeile im Selbst-Stempel des Mess-Treibers (`-version`) in einem Treiber-Binary; den Mess-Aggregator führt der `ExperimentDriver` host-seitig. **Konsequenz:** Builder und CacheEngine teilen sich das Engine-Repository — der Builder als ausführbare Datei über seiner Builder-Bibliothek, die CacheEngine als Bibliothek —; die Rollen bleiben klar getrennt, und der Prüfling ist keine Stufe, sondern der quer liegende Lieferant von Organ-Bausteinen. **Beleg:** Abschnitt 4.1 und Anhang B; Abbildung 4.1.

ADR-8 — Familienweise Adapter-Fallbacks für eigenständig lauffähige Builds

Kontext: Fremd-Code (Allokator-Vendors, SOTA-Bausteine) ist nicht auf jeder Plattform und in jedem Build verfügbar oder aktiviert. **Entscheidung:** Übersetzungszeitliche Flag-Familien schalten Adapter zu oder ab — je Vendor ein Familien-Schalter, dessen Nutzung aus Freigabe und Verfügbarkeit folgt, hinter 23 Vendor-Shim-Headern —, jeweils mit sicherem, familienweise gewähltem Fallback: Die Allokator-Adapter ersetzen den fehlenden Vendor in `if constexpr`-Zweigen durch die portable ausgerichtete Allokation (`portable_aligned_alloc`), der Vendor-Shim liefert für den nie ausgeführten Zweig nur Forward-Stubs, und der Achsen-Wert `StdMalloc` ist ein eigener Baustein, keine Notlösung; Datenstruktur-Adapter fremder Suchverfahren schalten über einen Familien-Schalter und besitzen eine eigenständige Re-Implementierung als Körper, während die Bindung an den Original-Code über den Bibliotheks-Bau mit dem Original-Compiler läuft. **Konsequenz:** Der Build bleibt ohne jede Fremd-Aktivierung eigenständig lauffähig. **Beleg:** Abschnitt 4.3.

ADR-9 — Mess-Gating in drei Schichten und vier Arbeitsmodi

Kontext: Mess- und Observer-Kopplungen kosten Zeit und dürfen den Produktiv-Pfad nicht belasten. **Entscheidung:** Die Mess-Kopplungen des Laufzeit-Adapters werden über die Master-Option `COMDARE_MEASUREMENT_MODE` geschaltet, die `COMDARE_MEASUREMENT_ON` definiert und die der Release-Modus erzwungen abschaltet; die schaltbare Fläche zerfällt in drei trennbare Schichten — Basis-Zeit, Observer-Zähler und Feinkorn-Segment-Timer je Achse —, die Abschaltungsstufen der Messung. Die Ablaufmethodik kennt vier Arbeitsmodi derselben Permutation, als Registry und nicht als Etikett: `build` (bauen ohne Messen), `measure` (deterministischer Ein-Thread-Messlauf, der einzige Modus mit Messung), `compare` (liest das Messwertlager, die Stufe vor `release`) und `release` (Voll-Optimierung ohne Mess-Instrumentierung); der Arbeitsmodus ist eine Unter-Achse des Mess-Realms und geht nicht in die Binary-Identität ein, einen Debug-Zustand gibt es nicht (`-debug` ist ein Flag der Planer-Shell), und den Mess-Aggregator führt der `ExperimentDriver` host-seitig. **Konsequenz:** Der Produktiv-Pfad bleibt mess-frei und verursacht keinen Mess-Overhead; wählbar sind vier Modi, in der Bau-Semantik verschieden ist allein `measure` — alle vier Registry-Zeilen führen den Release-Bautyp. **Umsetzungsstand:** Der modus-spezifische Replay-Ablauf von `compare` und die aus Messwerten erzeugte optimale

Release-Binary sind vorgesehen, aber nicht implementiert; `compare` ist ein wählbares, validierbares Etikett mit `release`-gleicher Bau-Semantik. **Beleg:** Abschnitte 4.1, 4.3.2 und 5.1; Abbildungen 3.5 und 4.6.

ADR-10 — `std::map`-Vertrag als gemeinsamer Nenner mit Konformitäts-Gatter

Kontext: Strukturell verschiedene Suchalgorithmen sind nur über eine gemeinsame, gut verstandene Außen-Schnittstelle fair vergleichbar. **Entscheidung:** Alle Verfahren werden auf den C++-Vertrag der geordneten Map `std::map<Key, Value>` [ISO24] abgebildet; die Container-Genera werden gegen je ein Standard-Orakel gehalten — `Set` gegen `std::set`, `Sequence` gegen `std::deque`, `Adapter` gegen `std::queue`, `std::stack` und `std::priority_queue`, `View` gegen `std::span` —, und `std::vector` dient als Inner-Substrat des Genus `Adapter`. Ein Konformitäts-Gatter prüft diesen Vertrag vor jeder Messung in der bindenden Reihenfolge `Import` → `Gatter` → `Messen`, über die fünf Kern-Operationen `insert`, `lookup`, `erase`, `clear` und `size`, mit Konformitäts-Quoten als Ergebnisform. **Konsequenz:** Nur Vergleichbares wird verglichen; die Achsen beschreiben ausschließlich das innere Verhalten hinter der festen Schnittstelle. **Umsetzungsstand:** Der Ausbau des Gatters auf die volle `std::map`-Schnittstelle und die Genus-Iterator-Bibliothek sind nicht implementiert; die Forderung, die Container-Genera über eine vollständige `std::vector`-Hülle zu führen, ist nicht erfüllt — das implementierte `Sequence`-Orakel ist `std::deque`. **Beleg:** Abschnitte 3.4 und 4.4.

ADR-11 — Entwurfsmuster-Register mit belegten Rollen

Command als Bündelungs- und Befehlsmuster.

Kontext: Der Apparat ist bewusst eine Komposition benannter Entwurfsmuster; unklare Muster-Rollen würden die Architektur verwässern. **Entscheidung:** Verwendet werden, je mit benanntem Code-Ort: *Strategy* mit CRTP [Cop95] je Organ-Achse (auch der Stempel-Vertrag der Träger ist ein CRTP-Vertrag, ADR-13), *Abstract Factory* (Hybrid-Docks, Kompositions-Fabrik, Prüflings-Registry), *Director* mit *Builder* (Plan-Emission), *Iterator* (der lazy durchlaufene Experimentbaum), *Adapter* (Fremd-Code hinter der ABI-Grenze), *Observer* (Mess-Snapshots je Achse), *Visitor* (die Mess-Naht am `dlopen`-Übergang, ADR-15), *Chain of Responsibility* (Hardware-Erhebungskette und Auswahl-Filterkette), *Memento* (Copy-on-Write im ABI-Adapter, Zustand je Tier), *Command* und *Facade* — dieselben Rollen wie das Muster-Register in Abschnitt 4.5.1 (Abbildung 4.7), benannt nach dem Katalog von Gamma et al. [GHJV94] und als Tupel von Achsen-Policies komponiert [Ale01]. Die Muster *Composite* und *Decorator* gehören nicht dazu: Die Mess-Hüllen der Achsen halten keine Komponenten-Instanz und kein Voll-Interface und sind ausdrücklich kein Decorator, und ein Composite im Sinne des Katalogs hat keine Entsprechung im Code. *Nicht* verwendet werden im Hot-Path und in den Organ-Achsen *Singleton*, *Flyweight* und *Bridge*; host-seitige Registries nutzen Meyers-Singletons⁴, die Katalog-Erzeugung *Flyweight*-Tabellen je Achse, und „Bridge“ ist im Code nur eine umgangssprachliche Bezeichnung für Verbindungsstücke (ABI-Adapter, CI-Bridge-Jobs, Sandy Bridge), kein Muster. Das *Command*-Muster trägt die übersetzungszeitliche Bündelung von Achsen-Rekombinationen (die System-Komplex-Achse als *Command*-Wrapper, der Hub der externen Werkzeuge als Invoker, die *Command*-Basis der Achsen im Querschnitt M) und den typisierten Steuer-Befehlskanal; der Befehls-Kanal des Hybrid-Modus ist eine dieser Rollen.

⁴Meyers-Singleton: die eine Instanz als funktionslokales statisches Objekt, das beim ersten Aufruf initialisiert wird [Mey05].

Konsequenz: Jedes Muster trägt benannte Rollen mit Code-Ort in der Verkabelung des Apparats und wird übersetzungszeitlich statt laufzeit-polymorph ausgeführt. **Beleg:** Abschnitte 3.3.3, 3.6.2 und 4.5.1.

ADR-12 — Mess-Regime-Doppel: immutable Talos und root-Linux

Kontext: Produktions-Treue und Mess-Tiefe stehen im Konflikt: Ein produktionsnahes System verwehrt gerade den Hardware-Zähler-Zugriff, den tiefe Messungen brauchen. **Entscheidung:** Auf den Produktions-Zielmaschinen wird jede Messung unter zwei Betriebssystem-Regimes erhoben: einem immutable Betriebssystem (Talos⁵) als Produktiv-Spiegel und einem root-Linux mit vollem Hardware-Zähler-Zugriff (`perf` [Me110, Lin26b] und die modellspezifischen Register, MSR). **Konsequenz:** Die zeit- und observer-basierten Kategorien laufen unter beiden Regimes identisch und sichern die Vergleichbarkeit; die PMC-Kategorien werden nur unter dem privilegierten Regime erhoben. **Umsetzungsstand:** Die Entscheidung gilt; umgesetzt ist die root-Linux-Hälfte: Die berichteten Messungen stammen sämtlich vom root-Linux-Regime der beiden Produktionsmaschinen — prod1 mit der AMD-Mikroarchitektur Zen 5 und prod2 mit dem Intel Core i9-12900K (Alder Lake) —; das Talos-Regime ist vorgesehen, aber nicht gemessen. Für Intel enthält der PMC-Rohereignis-Katalog keine Belegung, für Zen 5 ist sie durch Messung gegengeprüft. **Beleg:** Abschnitte 5.1 und 1.4.

ADR-13 — Vier Träger-Stufen und ein Stempel-Vertrag

Der Stempel als Identität, Lager-Schlüssel, Wiedererkennungskriterium und Einordnung.

Kontext: Die Konfiguration wandert durch vier Träger-Stufen (Planer, CacheEngineBuilder, Tier-Binary und die optional zwischen CEB-Prüf-Dock und Tier-Binary eingeschobene Hybrid-Tier-Binary); jede Stufe braucht eine ABI-stabile, übersetzungszeitliche Identität, in die kein Messwert eingeht. **Entscheidung:** Ein einziger CRTP-Vertrag bindet alle vier Träger: sieben Stempel-Interfaces (Version, Mess-Zeile, System-Zeile, Organ-Zeile, Fingerprint, Gesamt-Stempel, Ange-schlossene) mal vier Träger ergeben 28 dreiwertige Zulassungszellen (Tabelle 4.1); die Absenz der Organ-Zeile beim CEB ist die statische Sperre „der CEB führt keine Organ-Achsen“, und die Prüfung läuft als `static_assert` unter jeder Erbin. Der Planer führt einen SHA-256-Fingerprint aus Version, ISA und Betriebssystem, die Tier-Binary einen SHA-512-Fingerprint über elf Glieder (Format 6), darunter die drei Realm-Zeilen, das Werkzeugketten-Glied und den Hash der Overlay-Quellmenge (Konkatenation in fester Ordnung, einmal SHA-512); der CEB führt einen SHA-512-Provenienz-Fingerprint, der kein Wiederverwendungs-Kriterium ist. Die Klammer-Grammatik der Stempel-Einträge ist an einer Stelle definiert (`c{p.e}`) ist `c` mit den Untergliedern `p` und `e`, nie flach), und die Klammer-Tiefe ist die Meta-Meta-Ebene des Eintrags. **Konsequenz:** Der Stempel erfüllt fünf Rollen — Identität, Cache-Schlüssel, Lager-Schlüssel, Wiedererkennungskriterium und Einordnung; der Selbst-Stempel des Treiber-Binaries (`-version`) führt nur die Einordnung und ist weder Cache-Schlüssel noch Bau-Eingang. **Umsetzungsstand:** Der Registry-Wrapper-Stempel des SOTA-Zweigs und der Stempel-Export der Hybrid-Stufe sind nicht implementiert; die Stempel-Identität in jedem Diagramm und jeder Tabelle des Anhangs ist ebenfalls nicht implementiert. **Beleg:** Abschnitte 3.4.4, 3.3.2, 3.4.6, 4.4 und 5.2.1; Abbildung 3.4.

ADR-14 — Identitäts-Schnitt: nur Organ-Achsen bilden die `binary_id`

⁵Talos Linux: das unveränderliche, API-gesteuerte Betriebssystem für Kubernetes von Sidero Labs [Sid26].

System- und Mess-Achsen sind identitätsneutral.

Kontext: Drei Achsen-Realms (Organ, System, Mess) führen je eine eigene Registry mit generierter XML; gingen Mess- oder System-Werte in die Identität ein, entstünden Doppel-Binaries derselben Permutation und ein Lager, das dieselbe Binary mehrfach hält. **Entscheidung:** Die `binary_id` ist der Pfad aus achtzehn `achse=wert`-Segmenten in kanonischer Slot-Reihenfolge (die Organ-Zahl achtzehn ist an genau einer Stelle definiert); alle Mess-Achsen und alle System-Achsen führen in ihren Registries `binary_id = never`; Unter-Achsen sind Laufzeit-Permutation und stehen in keiner Bau-Job-Legende; der Arbeitsmodus ist identitätsneutral. Die Bau-Welt reist stattdessen als Fingerprint-Glied mit — die System-Zeile und das Werkzeugketten-Glied mit `vendoropt` (ADR-17). **Konsequenz:** Lager-Schlüssel und Regressions-Detektor (Referenzkatalog 2¹⁷ mit CRC-64-Prüfsumme) sind organ-stabil; dieselbe Organ-Permutation gegen zwei Bau-Welten ist ein verschiedenes Artefakt mit verschiedenem Fingerprint. **Beleg:** Abschnitte 3.4.1, 3.4.4 und 4.5; Tabelle 3.2.

ADR-15 — Mess-Visitor-Naht (Fläche 3) statt Sidecar

Gattungs- und Genus-Interfaces bleiben unverändert.

Kontext: Ein Beobachter, der von außen Felder aus einer Tier-Binary abholt, misst die Nachbarschaft und nicht den Gegenstand: Was gemessen wird, entscheidet dann der Host durch die Wahl der Felder; Mess-Felder in den fachlichen Interfaces würden die Gattungs- und Genus-Verträge verändern. **Entscheidung:** Jede Träger-Stufe bietet drei Interface-Flächen: Fläche 1 das Genus-Interface (Laufzeit, Abstract Factory), Fläche 2 den Stempel (Übersetzungszeit, ABI-stabil), Fläche 3 den Mess-Durchstich; die Messung quert als eigene Naht (`tier_measure_accept` mit `IMessVisitor`), ein Visitor am `dlopen`-Übergang mit doppeltem Dispatch [GHJV94]; je nachdem, ob die Messeinrichtung in CEB und Tier-Binary aktiviert ist, wird am Interface ein Mess-Visitor übergeben oder nicht. **Konsequenz:** Die fachlichen Interfaces enthalten keine Mess-Felder; die Gate-Kombination CEB aus, Tier an ist durch einen Deckungs-Test belegt; die Mess-Gate-Belegung reist als eigenes Fingerprint-Glied mit eigenen Positionen für die Hybrid-Ebene. **Beleg:** Abschnitte 3.3.2, 4.3.2 und 3.4; Abbildung 3.4.

ADR-16 — Lager als Bestand mit Übersetzungszeit-Schlüsseln

Messung immer an, im Lager nur Fehlendes nachmessen.

Kontext: Ein Referenzraum von 2¹⁷ Kompositionen je System-Permutation (laut Katalogkopf rund 224 GB und 24 h vollständiger Bau) ist nur mit Wiederverwendung gebauter Binaries und gemessener Werte beherrschbar; die Messung soll immer eingeschaltet sein und im Lager nur nachmessen, was dort nicht zu finden ist. **Entscheidung:** Bestand 1 hält die Binary unter ihrem SHA-512-Fingerprint; Bestand 2 hält die Messwerte unter dem Paar aus Fingerprint der vermessenen Binary und Hardware-Identität der messenden Maschine, die Mess-Zelle steht daneben und wird nie in den Digest fusioniert; eine vorgefundene Binary wird übersprungen, wenn ihr beständenes Prüf-Testat inventarisiert ist, sonst gebaut oder gemessen; ein Versions-Lock über die Overlay-Quellmenge macht unbemerkte Quelländerungen zum CI-Fehler. **Konsequenz:** Die Identität reist unverändert vom Lager über die Mess-Zeile (`permutation_id`, `fingerprint`) in Mappe und Anhang. **Umsetzungsstand:** Bestand 1 und 2 und das Schlüssel-Schema sind implementiert; Bestand 3 und 4 (Synthese-Batches und Lösungen), die Planer-Blattfunktion, die CEB-Vollplatzierung, die

Hybrid-Ablage, der Commit-Skip, das Rebuild-Flag je Stufe und die XML-Sektion `publish` bilden den Lager-Vollausbau und sind nicht implementiert. **Beleg:** Abschnitte 3.4.5, 5.1, 3.4.4 und 3.6.2; Abbildungen 3.9 und 5.2.

ADR-17 — Optimierungsstufe als Anwender-Wahl

Haus-weit O2, O3 auf XML-Wunsch; die Bau-Welt ist identitätswirksam.

Kontext: Messreihen über verschieden optimierte Bau-Welten sind nicht vergleichbar; die maximale Optimierung muss dem Anwender wählbar bleiben. **Entscheidung:** Die Release-Flags gelten haus-weit mit O2 — einschließlich Vendor-Bau, FetchContent und Einbettung — per erzwungenem Cache-Wert; O3 wird nur auf XML-Eingangswunsch mitgebaut; die Bau-Welt-Stufe geht als Feld `vendoropt` in das Werkzeugketten-Glied des Fingerprints ein (Übersetzungsfehler statt stillem Default); ein Gate verwirft eigene Release-Optimierungsflags an der Achse vorbei; die Unter-Achse `opt_level` bietet O0 bis Ofast mit dem Determinismus-Flag nach IEEE 754 [IEE19], das allein Ofast verneint. **Konsequenz:** Zwei Baue derselben Permutation gegen eine O2- und eine O3-Welt sind verschiedene Artefakte mit verschiedenem Fingerprint; ein stiller Skip ist ausgeschlossen. **Umsetzungsstand:** O0 und O1 als Anwender-Wahl in der XML und die Durchreichung weiterer Compiler-Flags aus der XML sind vorgesehen, aber nicht implementiert (Default O2, O3 überschreibend wählbar). **Beleg:** Abschnitte 5.1.6, 4.5 und 3.4.2.

ADR-18 — Ein offizieller Bauweg als GNU-Vorbau über CMake

configure.sh, make, make check und make install.

Kontext: Das einzige unter Linux offizielle Verfahren ist `configure.sh`, `make` und `make install` beziehungsweise `make check`, und diese drei müssen im Wurzelordner liegen; eine Konfiguration darf nur eine Quelle haben. **Entscheidung:** `configure.sh` ist ein POSIX-sh-Vorbau ohne Python, gebaut wird weiterhin mit CMake; das Makefile ist statisch eingechekkt und reicht nur an CMake weiter, mit den GNU-Standardzielen [Fre26] `all`, `install`, `check`, `installcheck`, `uninstall`, `clean`, `distclean`, `mostlyclean` und `maintainer-clean` (das Test-Ziel heißt `check`); die Konfiguration ist ausschließlich in `config.status` und im CMake-Cache abgelegt, und das Makefile enthält bewusst keine Vorgabewerte — ein generiertes Makefile wäre eine zweite Konfigurationsquelle ohne Nutzen. **Konsequenz:** Es gibt keinen zweiten Bauweg neben CMake und keine zweite Konfigurationsquelle; der Vorbau ist mit `sh -n` prüfbar. **Umsetzungsstand:** `configure.sh` und Makefile liegen im Repository; der Framework-Export für Konsumenten (`install(EXPORT)`, `find_package`) und die Nachlauf-Prüfungen sind nicht implementiert. **Beleg:** Anhang B.

ADR-19 — Vier CI-Zellen ohne Skip

gcc und clang je Release und Debug; ein Job schlägt fehl oder besteht.

Kontext: Zwei Übersetzer finden verschiedene Fehler; ein stiller Job-Skip oder ein tolerierter Fehler täuscht einen bestandenen Lauf vor. **Entscheidung:** Die Test-Suite läuft in vier Zellen — `gcc` und `clang` jeweils als Release- und Debug-Bau — ohne Änderungs-Skip; die Zelle ist die Warnung, der Job schlägt fehl; `allow_failure` führt nur zwei deklarierte Ausnahmen — den `arm64-Smoke-Bau` ohne verfügbaren Runner und den manuellen Relock-Wartungsjob —, keine Bau- oder Test-Zelle; je Übersetzer und Bautyp gibt es einen Objekt-Cache-Schlüssel mit genau einem Schreiber; der Übersetzer-Mindeststand ist `g++ 15.3`; der golden-Referenzkatalog 2¹⁷ mit

CRC-64-Prüfsumme ist der Regressions-Detektor mit festgeschriebener Kardinalität. **Konsequenz:** Akzeptiert wird nur ein Lauf ohne fehlgeschlagene Tests in allen vier Zellen ohne Ausnahmeliste — ein Gate im Sinne der Continuous Delivery [HF10] —, und eine Test-Zahl wird nur mit dem Lauf genannt, der sie erzeugt hat. **Umsetzungsstand:** Die Mini-Pipeline je Träger-Stufe (vier Stufen mal gcc und clang mal Release und Debug) ist vorgesehen, aber nicht implementiert. **Beleg:** Abschnitt 4.4.

ADR-20 — XML als einzige Steuerung

Die XML trägt Was, Wo und Wann, nie das Wie.

Kontext: Der Apparat wird aus einem deklarativen Experiment-Profil betrieben; Begriffe werden nicht übersetzt, sondern müssen konform sein — wäre eine Übersetzung nötig, ist das eine Regression und ein Übersetzungszeit-Fehler. **Entscheidung:** Zwei Schemata beschreiben Profil und Messreihe (`experiment_schema.xsd`, `messreihe_v32_schema.xsd`); die Parse-Naht bricht mit Fehlermeldung ab, die Validierung ist ein eigener Baustein, und die CI prüft die Wohlgeformtheit; die XML beschreibt Was, Wo und Wann, nie das Wie; die Achsen-Registries werden als XML generiert und sind damit maschinenlesbare Abbilder; der Planer ist ein Subkommando-Werkzeug (`validate`, `plan`, `cache-key`, `fingerprint`, `status`, `check-size`, `simulate`, `version`, `help`) und der Shell-Steuerpfad; als zweiter Steuerpfad ist eine API-Kommandozeile mit headless Dienst vorgesehen, der den Planer als Zelle auf Kubernetes oder auf bare metal bedient, sowie ein kommandozeilengeführter Erstellungsmodus für die Anwender-XML, in dem nicht verfügbare Optionen nicht wählbar sind. **Konsequenz:** Es gibt keinen Nebenweg neben der XML; die SOTA-Profile sind als XML ausführbar. **Umsetzungsstand:** Der headless Steuerpfad und der Erstellungsmodus sind nicht implementiert; die Hybrid-Sektion ist geparkt, aber im Schema nicht deklariert, die Organ-Meta-Meta-Sektion deklariert, aber nicht gelesen, und die `publish`-Sektion fehlt. **Beleg:** Abschnitte 3.4.6 und 4.3.2; Abbildung 4.3.

F Vergleichsinterfaces: `std::map` und `std::vector`

Dieser Anhang führt — ergänzend zu Abschnitt 3.4 — die vollständige Auflistung aller Standard-Interface-Funktionen der beiden Vergleichshüllen `std::map` (geordnet-assoziativ) und `std::vector` (Sequenz) nach dem Stand von C++23 mit ihrer offiziell erwarteten Semantik und ihrer Komplexitäts-Garantie gemäß dem ISO-C++-Standard [ISO24]. Er dient zugleich als zentrale Referenz für die Weiterentwicklung der Cache-Engine: Da die Suchalgorithmus-Hülle ihr Innenleben zur Übersetzungszeit austauscht — je Achsen-Wahl entsteht ein eigenes Kompilat —, während zur Laufzeit nur die Parameter der dynamischen Unter-Achsen nachgestellt werden (die registrierten dynamischen Dimensionen des Mess-Realms, Abschnitt 3.4), wird je Standard-Funktion erklärungsbedürftig, welches Verhalten der äußere Vertrag garantiert.

Variadische Abbildung. Die hybride Such-Engine des Prüflings PRT-ART bindet die Parameterzahl an die Hülle: Ein Template-Parameter fordert alle Funktionsinterfaces eines `std::vector`, zwei die eines `std::map` und $N > 2$ die einer `std::map<K, std::tuple<...>>` (Abschnitt 4.3.1). Die Cache-Engine leitet aus derselben Regel die Typen ab — bei einem Parameter wird der Schlüssel implizit als monoton gezählter 64-Bit-Wert vergeben, bei $N > 2$ wird der Wert zum Tupel —; ihre beiden Vertrags-Hüllen sind als getrennte Gattungs-Adapter implementiert: die Map-Gattung über den funktionalen Antrieb der Modulgrenze mit den fünf Operationen `tier_insert`, `tier_lookup`, `tier_erase`, `tier_clear` und `tier_size`, die Sequenz-Gattung über den Sequenz-Antrieb mit `tier_push_back`, `tier_at`, `tier_size` und `tier_clear`; ein Adapter quer zur Gattung ist im Typsystem ausgeschlossen. Der Fall $N > 2$ ist Typ-Ableitung ohne eigenen Adapter; die Modulgrenze führt Schlüssel und Wert durchgängig als 64-Bit-Werte. Die geteilten Funktionen (Iteration, `size/empty/clear`, `swap`, `get_allocator`) besitzen in beiden Hüllen denselben Namen und dieselbe Rolle; über die Modulgrenze reichen beide Hüllen davon `size` und `clear`, `empty` ist host-seitig abgeleitet, Iteration und `swap` queren die Grenze nicht, und `get_allocator` ist auf der Map-Seite ein optionales Proxy-Sub-Interface außerhalb des Orakels (Abschnitt F.3).

Zusammengesetzte Funktionen. Einige Funktionen ergeben sich intern als Komposition primitiverer Operationen — etwa `operator[]` als `lower_bound` mit anschließendem Default-Einfügen bei fehlendem Schlüssel oder `at` als `find` mit Wurf einer `std::out_of_range`-Ausnahme bei Fehlen —; solche Fälle sind in der Spalte „Anmerkung“ gekennzeichnet. Die Spalte „seit“ nennt die einführende Standard-Fassung. Drei Begriffe der Tafeln stammen aus der jüngeren Standard-Entwicklung: der Node-Handle¹, die Deduktions-Leitfäden (CTAD)² und der transparente Schlüssel (Abschnitt F.1). Die exakten cache-engine-internen Funktions-Sprünge (*function-handle-hops*³) dokumentiert das Entwickler-

¹Seit C++17 kann ein Knoten eines assoziativen Containers mit `extract` ohne Kopie oder Move als Node-Handle gelöst und mit `insert` bzw. `merge` in einen anderen Container gespleißt werden [TWH16].

²Class template argument deduction, seit C++17: Die Template-Argumente eines Klassentemplates werden aus den Konstruktor-Argumenten abgeleitet, über implizit aus den Konstruktoren gebildete oder explizit angegebene Leitfäden [SVS16].

³Projektinterner Begriff der Cache-Engine für die Folge der internen Funktions-Sprünge (Handles) vom Eintritt an der Modulgrenze über die Achsen-Organen bis zum Ergebnis; das Entwickler-Dokument verzeichnet sie je Standard-Funktion und markiert nicht angebundene Funktionen als solche.

Dokument `docs/ENTWICKLER-FUNCTION-HANDLE-HOPS.md` der Cache-Engine; es verzeichnet je Standard-Funktion den Sprungpfad und den Status an der Modulgrenze.

Konformitäts-Teilmenge. Das Konformitäts-Gatter (Abschnitt 3.4) prüft vor jeder Messung je Gattung eine Kern-Teilmenge der Hüllen-Operationen gegen ein Orakel der Standardbibliothek — `std::map` für die Map-Gattung, `std::deque` für die Sequenz-Gattung —, damit nur Vergleichbares verglichen wird; die Teilmenge ist in beiden Tafeln mit † gekennzeichnet.

F.1 `std::map` (geordnet-assoziativ)

Tabelle F.1 listet die vollständige Schnittstelle von `std::map<Key, T, Compare, Allocator>` nach C++23. Ein † markiert die Kern-Operationen, die das Konformitäts-Gatter (Abschnitt 3.4) vor jeder Messung prüft, damit nur Vergleichbares verglichen wird. Komplexitäten beziehen sich auf $n = \text{size}()$; bei Bereichs-Operationen ist N die Zahl der Eingabe-Elemente; Fassungs-Marker und Komplexitäten folgen dem Normtext [ISO24] und sind an der Online-Referenz [cpp26a] gegengelesen. Die siebzehn markierten Operationen sind genau die Operationsmenge der zwölf Kern-Prüfblöcke des Gatters: Keine markierte Operation bleibt ungeprüft, keine geprüfte Operation ist unmarkiert (`size` wird in den Blöcken mitgeprüft, gehört aber zum Zufalls-Kernblock und ist deshalb nicht markiert). Vier der markierten Operationen entsprechen unmittelbar Operationen der Modulgrenze (`insert_or_assign` dem Einfüge-Antrieb, `find` der Punkt-Suche, `erase` und `clear` ihren Antrieben); `at`, `operator[]`, `count`, `contains`, `empty` sowie `insert`, `emplace` und `try_emplace` werden host-seitig komponiert — `empty` aus der Größe, die übrigen aus Punkt-Suche und Einfügen; die drei nicht überschreibenden Formen laufen über einen Pfad und werden gegen drei verschiedene Orakel-Aufrufe gestellt; `begin/end`, `lower_bound`, `upper_bound` und `equal_range` synthetisiert der Host über die additive Scan-Fähigkeit der Modulgrenze geordnet, und fehlt sie einer geladenen Binary, protokolliert das Gatter diese Blöcke als übersprungen, nicht als bestanden; `key_comp` wird am Orakel festgestellt (Schlüsselordnung kleiner-als auf 64-Bit-Werten), weil die Hülle keinen Komparator über die Grenze trägt.

Tabelle F.1: Vollständige `std::map`-Schnittstelle (C++23)

Funktion	Offizielle Semantik	Komplexität	seit
Konstruktion, Zuweisung, Allokator			
(Konstruktor)	leer; aus <code>Compare/Allocator</code> ; Bereich; Kopie/Move (auch allokator-erweitert); <code>initializer_list</code> ; ab C++23 <code>from_range</code>	$O(1)$ bis $O(N \log N)$	C++98
(Destruktor)	zerstört alle Elemente und Knoten	$O(n)$	C++98
<code>operator=</code>	Kopier-/Move- <code>/initializer_list</code> -Zuweisung mit Allokator-Propagation	$O(n)$	C++98
<code>get_allocator</code>	Kopie des zugeordneten Allokators	$O(1)$	C++98
Elementzugriff			

Funktion	Offizielle Semantik	Komplexität	seit
<code>at</code> †	Referenz auf den Mapped-Wert; wirft <code>std::out_of_range</code> bei Fehlen	$O(\log n)$	C++11
<code>operator[]</code> †	Referenz; fügt bei Fehlen wertinitialisiert ein (kein <code>std::out_of_range</code> ; das Einfügen kann <code>std::bad_alloc</code> oder Konstruktor-Ausnahmen werfen)	$O(\log n)$	C++98
Iteratoren			
<code>begin/end</code> †	Iterator auf erstes Element bzw. Ende, in Schlüsselordnung (<code>cbegin/cend</code> ab C++11)	$O(1)$	C++98
<code>rbegin/rend</code>	Rückwärts-Iteratoren (<code>crbegin/crend</code> ab C++11)	$O(1)$	C++98
Kapazität			
<code>empty</code> †	leer-Test (<code>begin() == end()</code>); <code>[nodiscard]</code> ab C++20	$O(1)$	C++98
<code>size</code>	Anzahl der Elemente	$O(1)$	C++98
<code>max_size</code>	theoretische Maximalgröße	$O(1)$	C++98
Modifikatoren			
<code>clear</code> †	alle Elemente entfernen	$O(n)$	C++98
<code>insert</code> †	Element(e) ohne Überschreiben (Wert, P&&, Hint, Bereich, <code>initializer_list</code> , Node-Handle ab C++17)	$O(\log n)$; Hint amort. $O(1)$; Bereich $O(N \log(n+N))$	C++98
<code>insert_range</code>	Eingabe-Bereich einfügen, keine Überschreibung	$O(N \log(n+N))$	C++23
<code>insert_or_assign</code> †	einfügen oder vorhandenen Wert zuweisen; <code>bool</code> meldet Einfügung	$O(\log n)$	C++17
<code>emplace</code> †	in-place konstruieren, nur falls Schlüssel fehlt (sonst verworfen)	$O(\log n)$	C++11
<code>emplace_hint</code>	wie <code>emplace</code> , positionsnah zum Hint	$O(\log n)$; amort. $O(1)$	C++11
<code>try_emplace</code> †	wie <code>emplace</code> , rührt die Argumente bei vorhandenem Schlüssel nicht an	$O(\log n)$	C++17
<code>erase</code> †	nach Iterator/Bereich/Schlüssel (Schlüssel: 0 oder 1 entfernt)	Iter. amort. $O(1)$; Key $O(\log n)$	C++98
<code>swap</code>	Inhalt und Comparator tauschen; Iteratoren bleiben gültig	$O(1)$	C++98

Funktion	Offizielle Semantik	Komplexität	seit
<code>extract</code>	Element als Node-Handle entnehmen (ohne Kopie/Move)	Iter. amort. $O(1)$; Key $O(\log n)$	C++17
<code>merge</code>	Knoten aus Quell-Map splicen; vorhandene Schlüssel bleiben dort	$O(N \log(n+N))$	C++17
Suche			
<code>find†</code>	Iterator auf den Schlüssel oder <code>end()</code>	$O(\log n)$	C++98
<code>count†</code>	Anzahl (0 oder 1)	$O(\log n)$	C++98
<code>contains†</code>	Mitgliedschaft (bool)	$O(\log n)$	C++20
<code>lower_bound†</code>	erster Schlüssel $\geq$ key	$O(\log n)$	C++98
<code>upper_bound†</code>	erster Schlüssel $>$ key	$O(\log n)$	C++98
<code>equal_range†</code>	Paar [lower_bound, upper_bound)	$O(\log n)$	C++98
Beobachter			
<code>key_comp†</code>	Kopie des Schlüssel-Comparators	$O(1)$	C++98
<code>value_comp</code>	<code>value_compare</code> (vergleicht Paare über den Schlüssel)	$O(1)$	C++98
Nicht-Member-Funktionen			
<code>operator==</code>	gleiche Größe und paarweise gleiche Elemente	$O(n)$	C++98
<code>operator<=></code>	lexikografischer Drei-Wege-Vergleich; synthetisiert <code><=>=></code>	$O(n)$	C++20
<code>std::swap</code>	Spezialisierung; ruft <code>lhs.swap(rhs)</code>	$O(1)$	C++98
<code>std::erase_if</code>	entfernt alle Elemente mit <code>pred==true</code> ; gibt die Anzahl zurück	$O(n)$	C++20
Deduktions- Leitfäden	CTAD aus Bereich/ <code>initializer_list</code> / <code>from_range</code> (from_range ab C++23)	— (Compile-Zeit)	C++17

Die vor C++20 eigenständigen Vergleichsoperatoren `<=>=>` werden seit C++20 aus `operator<=>` synthetisiert, `!=` aus `operator==` umgeschrieben. Die heterogenen Überladungen von `operator[]`, `at`, `try_emplace` und `insert_or_assign` (transparenter Schlüssel⁴) gehören erst zu C++26 und bleiben hier ausgeklammert; die C++23-Neuzugänge sind der `from_range`-Konstruktor,

⁴Heterogene Suche seit C++14: Trägt der Komparator den Typ `is_transparent`, nehmen die Suchfunktionen Argumente eines anderen Typs als `key_type` an, ohne ein temporäres Schlüsselobjekt zu bilden [WLLM13]; C++23 dehnt dies auf `erase/extract` aus [BVA21], C++26 auf `operator[]`, `at`, `try_emplace` und `insert_or_assign` [BVA23].

`insert_range`, die transparenten Schlüssel-Überladungen von `erase/extract` sowie die zugehörigen `from_range`-Deduktions-Leitfäden [JNC22, BVA21]. Auch die `constexpr`-Fähigkeit von `std::map` gehört erst zu C++26 und bleibt ausgeklammert [cpp26a].

F.2 `std::vector` (Sequenz)

Tabelle F.2 listet die vollständige Schnittstelle von `std::vector<T, Allocator>` nach C++23 ($n = \text{size}()$, bei Bereichs-Operationen N die Zahl der Eingabe-Elemente; Fassungs-Marker und Komplexitäten folgen dem Normtext [ISO24] und sind an der Online-Referenz [cpp26b] gegengelesen). Sämtliche Member sind seit C++20 `constexpr`⁵. Ein † markiert die Kern-Operationen, die das Konformitäts-Gatter der Sequenz-Gattung vor jeder Messung gegen ein `std::deque`-Orakel prüft (Anhängen, Index-Zugriff, Größe, Leeren; für diese vier Operationen ist die `deque`-Semantik mit der des `std::vector` deckungsgleich): Die eigene Sequenz-Hülle bietet genau diese vier Funktionen über die Modulgrenze an, der Index-Zugriff ist dort geprüft statt undefiniert (Status-Rückgabe: Treffer-Flag und Ausgabewert an der Modulgrenze, `std::optional` im Organ). Alle übrigen Funktionen der Tafel — Kapazitäts-Steuerung, Positions- und Bereichs-Operationen, `front/back/pop_back`, `data`, Iteratoren, `swap` und die Nicht-Member — queren die Modulgrenze nicht; das Wachstum am vorderen Ende (`push_front`), das das `deque`-Orakel zusätzlich böte, ist als Erweiterung der Modulgrenze vorgesehen, aber nicht implementiert, und wird im Gatter als übersprungen protokolliert, nicht als bestanden.

Tabelle F.2: Vollständige `std::vector`-Schnittstelle (C++23)

Funktion	Offizielle Semantik	Komplexität	seit
Konstruktion, Zuweisung, Allokator			
(Konstruktor)	leer/Allocator; $n \times$ Default/Wert; Bereich; Kopie/Move (auch allokator-erweitert); <code>initializer_list</code> ; ab C++23 <code>from_range</code>	$O(1)$ oder $O(n)$	C++98
(Destruktor)	zerstört alle Elemente, gibt Speicher frei	$O(n)$	C++98
<code>operator=</code>	Kopie/Move/ <code>initializer_list</code>	$O(n)$	C++98
<code>assign</code>	Inhalt durch $n \times$ Wert/Bereich/ <code>initializer_list</code> ersetzen	$O(n)$	C++98
<code>assign_range</code>	Inhalt durch Eingabe-Bereich ersetzen	$O(n)$	C++23
<code>get_allocator</code>	Kopie des zugeordneten Allokators	$O(1)$	C++98
Elementzugriff			
<code>at</code> †	geprüfter Zugriff; wirft <code>std::out_of_range</code>	$O(1)$	C++98

⁵Seit C++20 sind alle Elementfunktionen von `std::vector` `constexpr`; ein `constexpr`-Objekt selbst scheitert in der Regel am dynamischen Speicher [Dio19].

Funktion	Offizielle Semantik	Komplexität	seit
<code>operator[]</code>	ungeprüfter Zugriff (UB außerhalb des Bereichs)	$O(1)$	C++98
<code>front/back</code>	Referenz auf erstes/letztes Element (UB bei leer)	$O(1)$	C++98
<code>data</code>	Zeiger auf den zusammenhängenden Speicher (nicht bei <code>vector<bool></code>)	$O(1)$	C++11
Iteratoren			
<code>begin/end</code> , <code>rbegin/rend</code>	Vorwärts-/Rückwärts-Iteratoren in Indexordnung (c...-Varianten ab C++11)	$O(1)$	C++98
Kapazität			
<code>empty/size†</code> / <code>max_size</code>	leer-Test, Elementanzahl, Maximalgröße	$O(1)$	C++98
<code>reserve</code>	Kapazität $\geq n$; realloziert und invalidiert; wirft <code>length_error</code> bei $n > \text{max_size}()$	$O(n)$	C++98
<code>capacity</code>	aktuell allozierte Kapazität	$O(1)$	C++98
<code>shrink_to_fit</code>	nicht-bindende Reduktion der Kapazität auf <code>size()</code>	$O(n)$	C++11
Modifikatoren			
<code>clear†</code>	alle Elemente entfernen (Kapazität bleibt)	$O(n)$	C++98
<code>insert</code>	vor Position: Wert/ $n \times$ /Bereich/ <code>initializer_list</code> ; verschiebt den Schwanz	$O(n)$; Bereichsformen $O(n+N)$	C++98
<code>insert_range</code>	Eingabe-Bereich vor Position einfügen	$O(n+N)$	C++23
<code>emplace</code>	Element in-place vor Position konstruieren	$O(n)$	C++11
<code>erase</code>	Position/Bereich entfernen, Schwanz nachrücken	$O(n)$	C++98
<code>push_back†</code>	Element anhängen (Kopie/Move)	amort. $O(1)$	C++98
<code>emplace_back</code>	in-place anhängen; Referenz-Rückgabe ab C++17	amort. $O(1)$	C++11
<code>append_range</code>	Eingabe-Bereich anhängen	amort. $O(N)$	C++23
<code>pop_back</code>	letztes Element entfernen (UB bei leer)	$O(1)$	C++98
<code>resize</code>	auf n kürzen oder mit Default/Wert auffüllen	$O(n)$	C++98

Funktion	Offizielle Semantik	Komplexität	seit
swap	Inhalt und Kapazität mit anderem Vektor tauschen	$O(1)$	C++98
Nicht-Member-Funktionen			
operator==	gleiche Größe und elementweise Gleichheit	$O(n)$	C++98
operator<=>	lexikografischer Drei-Wege-Vergleich	$O(n)$	C++20
std::swap	Spezialisierung; ruft lhs.swap(rhs)	$O(1)$	C++98
std::erase	entfernt alle Elemente gleich dem Wert; gibt die Anzahl zurück	$O(n)$	C++20
std::erase_if	entfernt alle Elemente mit pred==true; gibt die Anzahl zurück	$O(n)$	C++20
Deduktions-Leitfäden	CTAD aus Bereich/from_range (from_range ab C++23)	— (Compile-Zeit)	C++17

Die Spezialisierung `std::vector<bool>` packt Wahrheitswerte bitweise: Sie besitzt kein `data()` und keine Zusammenhangs-Garantie, liefert über `operator[]/at/front/back` einen Proxy-Typ⁶ `reference` statt `bool&` und bietet zusätzlich `flip()` (auf Vektor- und auf `reference`-Ebene), ein statisches `swap(reference, reference)` sowie eine `std::hash`-Spezialisierung. Die Vergleichsoperatoren verhalten sich wie bei `std::map`.

F.3 Zusammengesetzte Funktionen und Konformitäts-Teilmenge

Mehrere Schnittstellen-Funktionen sind intern Kompositionen primitiverer Operationen derselben Schnittstelle (Tabelle F.3); die Tabelle beschreibt den ISO-Standardvertrag. Die eigene Mess-Hülle weicht an zwei Stellen bewusst davon ab, weil der ABI-Konformitätsvertrag `noexcept` verlangt und eine werfende Hülle als nicht-konform gilt: `at` liefert statt der Ausnahme eine Status-Rückgabe (Treffer-Flag und Ausgabewert an der Modulgrenze, `std::optional` im Organ), und `operator[]` ist an der Modulgrenze kein eigener Aufruf, sondern wird host-seitig aus Punkt-Suche und Default-Einfügen komponiert — mit der ISO-Semantik (Einfügen bei Fehlen, kein `out_of_range`), aber ohne Referenz-Rückgabe über die binäre Grenze; der Schreibpfad läuft über `insert_or_assign`. In der Sequenz-Hülle ist `operator[]` zudem geprüft statt undefiniert (Abschnitt F.2). Für diese Arbeit ist das die zentrale Beobachtung: Sämtliche Map-Zugriffe und -Modifikatoren der Hülle ruhen auf einem einzigen Such-Primitiv der Modulgrenze — der Punkt-Suche, flankiert von Einfügen und Löschen —; eine Achsen-Implementierung muss daher nur eine korrekte Punkt-Suche samt Knoten-Verkettung bereitstellen, der Rest ergibt sich als feste Komposition. Die geordneten Operationen — `begin/end`, `lower_bound`, `upper_bound`, `equal_range`

⁶Stellvertreter-Objekt: `vector<bool>::reference` verhält sich im Ausdruck wie `bool&`, bezeichnet aber ein einzelnes Bit statt eines adressierbaren Objekts, weshalb `data()` und die Zusammenhangs-Garantie entfallen [ISO24].

— setzen zusätzlich eine Ordnungs-Suche voraus und sind deshalb als eigene, additive Fähigkeit der Modulgrenze geführt; ungeordnete Achsen erfüllen dieselbe Hülle ohne sie und bezahlen die fehlende Ordnung beim geordneten Lesen mit linearem Aufwand. Genau diese Austauschbarkeit ist der Gegenstand der Messung (Abschnitt 3.4). Das Konformitäts-Gatter prüft je Gattung die in den Tabellen F.1 und F.2 mit † markierte Kern-Teilmenge.

Tabelle F.3: Zusammengesetzte Funktionen (interne Komposition primitiver Operationen)

Funktion	Zusammensetzung	Anmerkung
<code>map::operator[]</code>	<code>lower_bound</code> + Default-Einfügen bei Fehlen → Referenz	mutiert bei Fehlen; kein <code>out_of_range</code> , das Einfügen kann werfen
<code>map::at</code>	<code>find</code> + Wurf <code>std::out_of_range</code> bei Fehlen	einzigster Zugriff mit Wurf bei Fehlen; mutiert nie
<code>map::insert / emplace</code>	Ordnungs-Suche + Knoten verlinken nur bei fehlendem Schlüssel	kein Überschreiben; <code>emplace</code> kann Argumente bei Treffer dennoch konsumieren
<code>map::try_ emplace</code>	wie <code>emplace</code> , aber Argumente bei Treffer unangetastet	bewahrt move-only- Argumente
<code>map::insert_ or_assign</code>	Ordnungs-Suche + Einfügen oder Zuweisen	überschreibt (anders als <code>insert</code>)
<code>map::count / contains / equal_range</code>	reduzieren auf <code>find</code> bzw. <code>lower_bound+upper_bound</code>	bei Unikat-Map stets 0 oder 1
<code>vector:: push_back / emplace_back</code>	ggf. Wachstum (Realloc + Umzug) + Konstruktion am Ende	versteckte Kosten + Invalidierung beim Realloc
<code>vector::insert / emplace</code>	ggf. Wachstum + Schwanz verschieben + Einsetzen	zusätzlicher $O(n)$ -Shift
<code>vector::resize</code>	anhängen (Default/Wert) oder Schwanz kürzen	bidirektional; verkleinert die Kapazität nicht
<code>vector::assign</code>	<code>clear</code> + Bereich/ $n \times$ einfügen	Kapazität wird ggf. wiederverwendet

An der Modulgrenze ist die Primitivitäts-Ordnung dieser Tafel umgekehrt: Der eine Einfüge-Antrieb der Map-Gattung trägt die Semantik von `insert_or_assign` — Einfügen oder Aktualisieren, die Rückgabe meldet, ob ein neuer Schlüssel entstand —, sodass `insert_or_assign` die Durchreichung

ist und die nicht überschreibenden Formen `insert`, `emplace` und `try_emplace` host-seitig als Punkt-Suche mit anschließendem Einfügen nur bei fehlendem Schlüssel komponiert werden: ein Pfad für drei Standard-Funktionen, den das Gatter gegen drei Orakel-Aufrufe stellt. Der ISO-Vertrag führt es umgekehrt (`insert` als Grundform, `insert_or_assign` als Zusammensetzung); beide Sichten sind korrekt und beschreiben verschiedene Ebenen — genau der Kontrast, der die Austauschbarkeit hinter einer festen Schnittstelle konkret macht.

Funktionen, die beide Hüllen dem Namen nach *teilen* — `size`, `empty`, `clear`, die Iterator-Familien, `swap`, `get_allocator` sowie `insert/emplace/erase` —, besitzen dieselbe Rolle, aber verschiedene Bezugsgrößen: in der Map Schlüssel-, im Vektor Positions-/Index-Semantik; `operator[]` etwa fügt in der Map ein, ist im Vektor hingegen ein ungeprüfter Indexzugriff — in der eigenen Sequenz-Hülle geprüft (Abschnitt F.2), in der eigenen Map-Hülle host-seitig komponiert (siehe oben). Diese Trennung ist in der Cache-Engine strukturell erzwungen: Map- und Sequenz-Gattung besitzen getrennte Antriebs-Schnittstellen und getrennte Orakel, ein gattungsfremder Adapter ist im Typsystem ausgeschlossen. Welche dieser Funktionen die Modulgrenze bereitstellt, welche der Host komponiert und welche nicht angebunden sind, verzeichnet das eingangs genannte Entwickler-Dokument je Funktion mit ihrem Sprungpfad.

Danksagung

Mein Dank gilt zuerst apl. Prof. Dr.-Ing. Dirk Habich — einem weisen, freundlichen und disziplinierten Menschen — für die engagierte Betreuung dieser Arbeit: Trotz stets knapper Ressourcen an Zeit hat er sich dennoch stets die Zeit für präzise Rückfragen genommen, um klare Prioritäten und den Freiraum, was diese Arbeit weitgehend eigenständig entwickeln soll, mit punktueller Unterstützung dort, wo sie gebraucht wurde, zu unterstützen. Dr.-Ing. Alexander Krause danke ich für die Begleitung dieser Arbeit als zweiter Betreuer. Schließlich danke ich dem Team von UltiHash: Die lehrreichen Jahre in diesem Startup haben viele der Erfahrungen und Fragestellungen geprägt, die diese Arbeit nun technisch umsetzt.

Erklärungen zum Urheberrecht

Sperrvermerk (eingeschränkt)

Diese Arbeit selbst unterliegt keinem Sperrvermerk. Ein eingeschränkter Sperrvermerk betrifft den Software-Kern der `comdare-cache-engine` und den Prüfling PRT-ART: Beide sind zur Begutachtung einsehbar und testbar; eine geschäftliche Nutzung, private Einzelnutzung oder Weitergabe über die Begutachtung hinaus bedarf jeweils einer gesonderten Lizenz der Rechteinhaberin, der BEP Venture UG (haftungsbeschränkt), der Inhaberin der eingetragenen Marke Comdare. Ausgenommen ist die Forschung: Für Forschungszwecke an einer Einrichtung sind beide frei nutzbar. Die in dieser Arbeit beschriebenen Experimente verwenden die Cache-Engine als Anwender über frei wählbare Testparameter und sind von der Einschränkung nicht berührt.

Lizenzen und Copyright

Der Code des Diplomarbeits-Repositories (Mess-Treiber und Auswertungs-Pipeline) steht unter Apache-2.0; eingebundene Submodule und Fremdkomponenten behalten ihre jeweils eigene Lizenz. Der Software-Kern der `comdare-cache-engine` und der Prüfling PRT-ART stehen unter der Comdare Research License 1.0: Der Quelltext ist für alle einsehbar; Forschung an einer Einrichtung darf frei nutzen; geschäftliche Nutzung und private Einzelnutzung bedürfen jeweils einer gesonderten schriftlichen Lizenz der Rechteinhaberin. Für die `comdare-cache-engine` gilt das Change Date 2031-08-10: Ab diesem Tag steht sie allen unter der Apache License 2.0 zur Verfügung. Früher veröffentlichte Revisionen behalten ihre damalige Lizenz unwiderruflich (`comdare-cache-engine`: Apache-2.0 vor dem 02.08.2026, duales Forschungs-/Kommerz-Modell vom 02.08. bis 09.08.2026; PRT-ART: Apache-2.0 vom 02.08. bis 09.08.2026). Die Rechte an beiden Software-Kernen liegen bei der BEP Venture UG (haftungsbeschränkt), Marke Comdare. Der Text dieser Arbeit ist Copyright Benjamin-Elias Probst und steht unter der Lizenz CC BY 4.0 (Creative Commons Namensnennung 4.0 International).

Drittmaterial

Wörtliche und sinngemäße Übernahmen aus fremden Werken sind als Zitate gekennzeichnet und im Literaturverzeichnis nachgewiesen; sie bleiben Eigentum der jeweiligen Urheber und sind von der Lizenz dieser Arbeit nicht erfasst. Alle Abbildungen und Tabellen dieser Arbeit wurden vom Autor aus den eigenen Messdaten und Bauplänen erzeugt (TikZ/pgfplots bzw. Generator-Ausgaben der Auswertungs-Pipeline); fremde Grafiken sind nicht enthalten. Das Logo auf der Titelseite ist ein Kennzeichen der Technischen Universität Dresden (ZIH), wird nach deren Vorgaben für Abschlussarbeiten verwendet und ist von der CC BY-Lizenz ausgenommen. Benchmark-Datensätze Dritter (etwa die Datensätze des SOSD-Benchmarks) sind nicht Bestandteil dieser Arbeit; sie werden nur zitiert oder als Eingabe über den

Datensatz-Lader verwendet, ihre Nutzung richtet sich nach den Bedingungen ihrer Herausgeber. In der `comdare-cache-engine` vendorierter Fremdcode (Verzeichnis `ext/`) ist nicht Teil der Software im Sinne der Comdare Research License und behält seine jeweilige Originallizenz; die vollständige Zuordnung steht in den Dateien `NOTICE`, `REUSE.toml` und `LICENSE_AUDIT_EXT.md` des Repositoriums. *Comdare* ist eine eingetragene Marke der Rechteinhaberin; die Nennung in dieser Arbeit begründet keine Markenrechte Dritter.