Universidade de Aveiro – Departamento de Electrónica, Telecomunicações e Informática Laboratório de Sistemas Digitais

Ano Letivo 2013/14
Mini-teste 2

	the state of the s	
Nome:	N. Mec.:	Turma:
The state of the s		

Grupo I


Desenhe o diagrama de estados de Mealy de uma máquina de estados finitos que compara as sequências binárias apresentadas nas suas entradas A e B. A sua função é activar a saída, Y, sempre que identificar a situação A=B em pelo menos 3 bits consecutivos. Analise o exemplo seguinte para melhor perceber o funcionamento pretendido.

A: 010**101**0011**00110**10

B: 011**101**1010**00110**01

Y: 00000100000011100

Sugestão: Pode usar notação algébrica para exprimir as condições de transição de estado.



1. Identifique, justificando, o modelo de máquina de estados representada no diagrama de estados abaixo.

Mealy o'valor-do saido dependo dos entrodos e do ested atual.

2. Complete o programa abaixo de acordo com o diagrama de estados (respeite os nomes indicados).

```
I/XY
library IEEE;
use IEEE.STD_LOGIC_1164.all;
                                                                  0/10
                                                       0/00
entity MyStateMachine is
              : in std_logic;
    port (clk
                                                               1/01
                                                1/11
                  : in std_logic;
                  : out std logic);
                                            1/00
                                                              D
end MyStateMachine;
architecture STM of MyStateMachine is
  type MyST is (\triangle , B , C
  signal PS , NS :
                                       when (=>
                                          if (I=111) then whom others=>
NSC=Ej = (NSC=A;
  begin
    main: process(0, 1)
    begin
      case PS is
            when
               if (I='o') then
                 NS <= B;
                 X (= '11'
                                              NS <= (
               1/20
                 NSC=Ci
                X<= '0'
                                    when D =>
            when B=>
               if (I = 1) then
                  NS (=D;
                  X <= 141;
                  Yc=101:
                 NSC=B;
                                        if ( I = 11) thun
                                           NSC=Di
       end case;
     end process;
                                           X (= 11)
                                           Y==101;
     control : process (clk)
                                       1/se
       begin
                                         NSK=()
X(='0'
         if (rising_edge(clk)) then
             CS <= NS;
                                          4(= 11)
          end if;
                                       and if;
      end process;
  end STM;
```

Universidade de Aveiro – Departamento de Electrónica, Telecomunicações e Informática Laboratório de Sistemas Digitais

Ano letivo 2014/15

Mini-teste 2 - 8 de maio de 2015

N Mec .

Turma

Nome:

			Gru	po l				
deslocan adequad	nento coi	m entrad	a paralela de dados <i>da</i>	ral que ilustra o comport taIn e saída paralela de Ke Y (use uma cruz para as	dados dataOut. Preench			
Name	0 ps	0 ps						
clk	B 0							
dataIn	B 1100		. 1	100				
dataOut sinLeft	B 0000	0000\(0001 \) 0011 \(0111 \) 1111 \(1100 \) 0110 \(0011 \) 0001						
sintent								
X	B 0							
. Y	B 1							
Sinal	reset?	load?	deslocamento para a esquerda quando está a '0'?	deslocamento lógico para a direita quando está a '0'?	deslocamento aritmético para a direita quando está a '0'?			
Χ		X						
Υ				× .				

2. [4 valores] Complete o código VHDL da test bench que permite simular o comportamento do registo de deslocamento e leve ao diagrama temporal tão próximo quanto possível do ilustrado.

```
entity ShifterTb is
end ShifterTb;
architecture Stimulus of ShifterTb is
  signal s_clk, s_X, s_Y, s_sInLeft, s_sInRight :
  signal s_dataIn, s_dataOut : Std - logic - vector (3
begin
                                             stim_proc: process
uut: entity work.Shifter(RTL)
                                               begin
     port map(clk => s_clk,
              X => s_X, Y => s_Y,
sInLeft => s_sInLeft,
              sInRight => s_sInRight,
dataIn => s_dataIn,
               dataOut => s dataOut);
 clock_proc: process
      S-C/K(= 0;
      wait for lons;
      5-c1k <=141;
     Wait for lons;
                                                end process;
   end process;
                                             end Stimulus;
```


1. [1 valor] Identifique, justificando, o modelo de máquina de estados representada no diagrama de estados abaixo (com uma entrada, X, e uma saída, Z).

Moone, pois o valo da saido só depende do estado atual.

2. [4 valores] Complete o código abaixo de acordo com o diagrama de estados (respeite os nomes indicados).

```
library IEEE;
use IEEE.STD LOGIC 1164.all;
entity MyStateMachine is
    port (clk : in std_logic;
          X : in std_logic;
Z : out std_logic);
end MyStateMachine;
architecture STM of MyStateMachine is
  type TState is ( T, K, L signal pState, nState: TState;
begin
sync proc: process (clk)
begin
    if (rising edge(clk)) then
                                                                             Z
     end if:
end process;
comb_proc: process(pState, \times_)
begin
                                                 if (x<= 101)
   case bytate is when ____ =>
                                     n State (= J;
else n State <= L;
end if;
when others =>.
            Z \leftarrow 0; if (X = 10) then
                n State (= J;
            else n State <= K
                                                 n State <= J;
           Z <=1;
if(x=0) then
              nState <= J
              nState Z=L
            end it;
         when L'=>
             Z<= 01;
    end case;
 end process;
 end STM;
```

3. [2 valores] Analise o diagrama de estados da figura anterior e complete o diagrama temporal seguinte (sinais pState e Z – as linhas representadas servem apenas de referência visual para a sua resposta). Assuma que no momento 0 a máquina se encontra no estado J.



Grupo III

[2 valores] Analise os extratos de código seguintes e determine que hardware será sintetizado.
 Preencha a tabela com os resultados, assinalando as respostas com uma cruz.

```
-- código A
                              -- código C
process (enable, dataIn)
                              validOut <= '1';</pre>
begin
                              output <= "00";
                              if input(3) = '1' then output <= "11";</pre>
  if (enable = '1') then
    dataOut <= dataIn;</pre>
                              elsif input (2) = '1' then output <= "10";
  end if;
                              elsif input (1) = '1' then output <= "01";
end process;
                              elsif input (0) = '1' then output <= "00";
                              else validOut <= '0';
                              end if;
-- código B
                              -- código D
if (sel = '0') then
                             outputs <= "0000" when (enable = '0')
      output <= input0;
                                         "0001" when (inputs = "00") else
                                         "0010" when (inputs = "01") else
      output <= input1;
                                         "0100" when (inputs = "10") else
end if;
                                         "1000" when others;
```

Código	Latch	Flip-flop	Multiplexer	Descodificador	Codificador de prioridade	Somador
A	×					- Comado:
В			X			
С				>	X	
D				×		

Grupo IV

Analise o código VHDL seguinte.

- 1. [2 valores] Desenhe o diagrama de blocos que corresponde ao circuito descrito. Identifique claramente entradas/saídas externas, o nome de cada bloco, os seus portos e os nomes de sinais que interligam os blocos entre si. Use o espaço disponível na última página.
- 2. [1 valor] Determine a função do circuito.

	adequadamente a sua resposta.
3.	[1 valor] Determine o número de ciclos de relógio (N) necessários para calcular o resultado. Justifique

4.	[1 valor] Assumindo que SW="1111	0000	0011	1111",	determine	o valor	das	saída	LEDG,	após	N
	ciclos de relógio, em que N é o valor o										

```
entity Circuit is
                       : in std_logic;
     port(CLOCK_50
                       : in std_logic_vector(0 downto 0);
          KEY
                       : in std_logic_vector(15 downto 0);
          SW
                       : out std_logic_vector(7 downto 0));
          LEDG
end Circuit;
architecture Structural of Circuit is
      signal s en
                             : std_logic;
                             : std_logic_vector(7 downto 0);
      signal s_xored
      constant s_value : std_logic_vector(7 downto 0) := "00000001";
      signal s_acc, s_add : std_logic_vector(7 downto 0);
begin
      s_xored <= SW(15 downto 8) xor SW(7 downto 0);</pre>
                                          -- registo de deslocamento
      get: entity work.ShiftReg(RTL)
           port map (clk => CLOCK_50,
                             => KEY(0),
                      load
                      dataIn => s_xored,
serOut => s_en);
                                          -- somador: result = A + B
      add: entity work.Adder(RTL)
            port map (A
                         => s_value,
                              => s_acc,
                      В
                      result => s_add);
      store: entity work.Reg(RTL)
                                          -- registo
                             => CLOCK_50,
            port map (clk
                      reset => KEY(0), -- reset síncrono, põe o registo a 0
                                          -- enable
                             => s_en,
                      en
                      dataIn => s_add,
                      dataOut => s_acc);
      LEDG <= s_acc;
end Structural;
```

