

MRAM의 구조적 한계와 차세대 메모리-컴퓨팅으로의 확장

Spintronics-based MRAM: STT/SOT · Scaling · Process Integration · In-memory Computing

핵심 관점

MRAM은 빠른 속도와 비휘발성을 동시에 지향하는 유력 후보이지만,

실제 확장은 안정성·전력·집적도·공정성의 다중 trade-off를 푸는 문제로 귀결된다.

1. WHY MRAM?

Memory Hierarchy

속도 ↔ 비휘발성
DRAM -> 빠름 / 휘발성
NAND -> 느림 / 비휘발성

Memory Bottleneck

데이터 이동 비용 ↑
→ 성능 / 에너지 ↓

MRAM Approach

전하 저장 X
자성 상태 O
→ Fast + Non-Volatile

MRAM → DRAM의 속도 특성과 NAND의 비휘발성을 동시에 목표로 하는 구조

Then, why is MRAM not yet mainstream?


2. 스핀트로닉스와 MRAM의 물리적 원리

전하 기반 저장에서 스핀 기반 저장으로

Spintronics

전자 = Charge + Spin

- 자성체에서 Spin 정렬 → Magnetization
- Magnetization 상태 → Resistance 변화
- 데이터 저장




핵심 요약

정보 표현 방식이 전하 저장에서 스핀/자화 상태 제어로 이동

3. MTJ 구조와 동작

Magnetic Tunnel Junction



Free vs Reference layer magnetization

P (Parallel) → Low R

AP (Anti-parallel) → High R

→ ΔR enables read

$$\text{TMR} = (R_{\text{high}} - R_{\text{low}}) / R_{\text{low}}$$

핵심 trade-off

thermal stability factor (Δ) ↑ ↔ switching current ↑
Small cell + High retention + Low write current
→ Trade-off

읽기 측면

High TMR & sufficient read margin
→ Reliable sensing
→ Reduced read errors

4. 기존 메모리와의 위치 비교

MRAM의 상대적 강점과 한계

항목	DRAM	NAND Flash	RRAM / PCM	MRAM
저장 원리	전하	전하	저항 상태	자화 상태
휘발성	휘발성	비휘발성	비휘발성	비휘발성
속도	매우 빠름	느림	중간	빠름
내구성	높음	제한적	중간~높음	매우 높음
집적도	높음	매우 높음	높음 가능	낮음 (셀 크기 제한)
핵심 한계	리프레시 필요	지우기/쓰기 속도	변동성/신뢰성	스케일링·공정 trade-off

MRAM = Speed + Non-volatility but limited by **scaling & integration**

5. MRAM의 현재 발전 수준

임베디드 비휘발성 메모리로는 이미 실용 단계에 근접

산업 수준에서 확인된 지점	의미
22 nm급 embedded STT-MRAM → 높은 수율 / 고온 동작 / 장기 retention 확보	더 이상 연구실 수준 기술이 아님 → 제품 수준 신뢰성 및 수율 검증 진행
16 nm 노드 → eFlash 대체 후보로 적용 검토 (MCU / IoT / 자동차)	→ 핵심 과제는 '동작 가능성'이 아니라 '확장성과 시장 적용'
≤ 28 nm → embedded MRAM 기술 검증 완료	

MRAM is no longer a lab-only technology
→ Already validated in embedded systems
→ Not yet a mainstream memory

6. 왜 아직 주류 메모리가 아닌가

문제는 단일 성능 부족이 아니라 동시 최적화의 어려움

소자 수준

$\Delta \uparrow \rightarrow$ Write current $\uparrow$
High speed + Retention
 $\rightarrow$ Hard to achieve

회로 수준

Low TMR / Margin
 $\rightarrow$ Read sensing 어려움

배열 수준


Stray field $\uparrow \rightarrow$ Cell interference $\uparrow$
Scaling $\rightarrow$ Variability $\uparrow$

공정 수준

Process integration sensitivity $\uparrow$
+ BEOL thermal budget limit

MRAM $\neq$ 성능 부족
 $\rightarrow$ Stability / Power / Density / Process
 $\rightarrow$ Multi-dimensional trade-off

MRAM의 trade-off 구조를 시각적으로 보면 다음과 같다



7. STT-MRAM과 SOT-MRAM

현재성과 구조적 개선 방향

STT-MRAM

가장 성숙한 MRAM 구조

→ Embedded NVM에서 상용화 진행

장점

→ CMOS 호환성

→ Fast read/write

→ High endurance

→ Non-volatility

과제

→ Write current ↓

→ Scaling (cell size ↓)

→ Read margin 확보

→ Magnetic stability

SOT-MRAM

Read / Write 경로 분리 구조

→ Read disturb 감소

→ Tunnel barrier stress 완화

장점

→ Faster switching

→ Higher endurance

과제

→ Field-free switching

→ 3-terminal area overhead

→ High current requirement

→ BEOL integration

STT → 현재 주력 기술
SOT → 구조적 한계 개선을 위한 차세대 후보

8. 측정과 공정: 연구 난이도의 본질

소자 특성만으로 성과가 완성되지 않음

측정

Hall bar + AHE measurement

- Magnetization state 확인
- PMA 특성 평가

공정

BEOL process integration

- MTJ stack / Etching / Patterning
- MgO barrier quality 핵심

수율

Lab vs Fab gap 존재

- Reproducibility 문제
- Process damage & Variability 영향

Research performance = Device + Process + Yield + Reproducibility

→ MgO barrier & Patterning damage

→ Direct impact on performance

MRAM ≠ Single device problem

→ Device + Process + Reproducibility

→ Integration challenge

9. 집적도 한계와 시스템 확장

소자 연구에서 시스템 구조로

집적도 한계

Scaling ↓

- Stray field ↑
- Dipole coupling ↑
- Stability ↓

Mitigation

- PMA / Material / Switching 개선

SOT

- 3-terminal → Area overhead

확장 방향

Crossbar array

- High density + Matrix operation

In-memory computing

- Data movement ↓

Beyond memory

- Probabilistic computing
- Neuromorphic / PUF

MRAM → Beyond memory
→ Memory + Computing integration

10. 앞으로 해결되어야 할 핵심 과제

소자-배열-공정의 동시 최적화

소자 수준

Write current ↓

Δ (thermal stability) 유지

High speed + Retention
→ 동시 확보

TMR / Read margin ↑

배열 수준

Scaling ↓

→ Stray field 억제
→ Variability control

Distribution spread ↓

SOT
→ Area overhead 완화

공정 수준

MTJ stack / MgO quality 유지

BEOL thermal budget 호환

Etch damage ↓

Lab → Fab
→ Reproducibility 확보

MRAM is not about optimizing a single metric, but about co-optimizing device, array, and process under inherent trade-offs.

11. 결론

정리

MRAM is a spin-based non-volatile memory that aims to achieve both high speed and high endurance.

STT-MRAM has already reached a level of industrial validation in embedded memory, and current research is shifting from feasibility to scalability and reliability optimization.

SOT-MRAM is a promising candidate to overcome fundamental limitations such as read/write coupling, but challenges remain in field-free switching, area overhead, and process integration.

The core challenge of MRAM is not the lack of a single performance metric, but the need to balance stability, power, density, and process integration simultaneously.

In the long term, MRAM is expected to evolve beyond conventional memory, toward a unified memory-computing platform enabling in-memory computing, probabilistic computing, and hardware security applications.

MRAM is not merely a memory technology, but a transitional platform bridging memory and computing, where the key challenge lies in co-optimizing multi-dimensional trade-offs across device, circuit, and process.

References

외부 근거 자료

1. TSMC Research — 22nm STT-MRAM for reflow and automotive uses with high yield, reliability, and magnetic immunity.
<https://research.tsmc.com/page/memory/1.html>
2. TSMC VLSI 2020 — Reliability demonstration of reflow qualified 22nm STT-MRAM for embedded memory applications.
<https://www.tsmc.com/static/english/campaign/VLSI2020/index.htm>
3. Nature Reviews Electrical Engineering (2024) — Spin-transfer torque magnetoresistive random access memory technology status and future directions.
<https://www.nature.com/articles/s44287-024-00111-z>
4. npj Spintronics (2024) — Recent progress in spin-orbit torque magnetic random-access memory.
<https://www.nature.com/articles/s44306-024-00044-1>
5. imec — Bringing SOT-MRAM technology closer to last-level cache memory specifications.
<https://www.imec-int.com/en/articles/bringing-sot-mram-technology-closer-last-level-cache-memory-specifications>
6. MRS Communications (2024) — Progress of emerging non-volatile memory technologies in industry.
<https://link.springer.com/article/10.1557/s43579-024-00660-2>
7. Internal study notes used for slide framing:
메모리 반도체 기술 동향 및 MRAM 기술 전망 / STT-MRAM 기반 PUF의 한계점 분석 및 개선 전략