

Thermal Energy Scale in Semiconductor and Spintronic Devices: From Diode Carrier Transport to Stochastic MTJ-based P-bits

2022104214 김범수

경희대학교 전자공학과

NSSL Undergraduate Research Study Report

1. Introduction

반도체 및 스핀트로닉스 소자의 동작은 단순히 외부 전압이나 전류에 의해서만 결정되지 않는다. 특히 소자의 scaling이 진행될수록 thermal energy(kT)는 carrier transport, switching dynamics, memory retention과 같은 핵심 동작 특성에 직접적인 영향을 미친다. 기존의 반도체 소자에서는 thermal fluctuation이 noise 혹은 불안정성의 원인으로 여겨졌지만, 최근에는 이러한 열적 요동을 새로운 기능으로 활용하려는 방향의 연구 또한 활발히 진행되고 있다.

대표적으로 다이오드에서는 thermal voltage $V_T = kT/q$ 가 전류의 exponential 특성을 결정하는 중요한 energy scale로 등장한다. 또한 다이오드의 saturation current I_s 역시 열적으로 생성된 소수 캐리어(minority carrier)에 기반한 전류로 이해할 수 있다. 즉, 반도체 내 carrier transport 자체가 thermal activation과 밀접하게 연결되어 있음을 알 수 있다.

이러한 thermal energy의 영향은 스핀트로닉스 기반 메모리 소자인 MRAM(Magnetoresistive Random Access Memory)에서도 중요한 역할을 한다. MRAM의 핵심 소자인 MTJ(Magnetic Tunnel Junction)에서는 thermal stability factor $\Delta = E_b/kT$ 가 정보 저장 안정성을 결정하며, 이는 retention time과 memory reliability에 직접적인 영향을 미친다. 특히 MTJ scaling 과정에서는 소자 크기가 감소함에 따라 thermal stability가 저하되는 문제가 발생하며, 이는 차세대 비휘발성 메모리 구현에서 중요한 연구 주제로 다루어지고 있다.

반면 최근에는 thermal fluctuation을 억제하는 대신 오히려 활용하려는 probabilistic computing 연구가 주목받고 있다. MTJ의 thermal stability를 의도적으로 낮추면 열적 요동에 의해 자화 상태가 stochastic하게 변화하는 stochastic MTJ를 구현할 수 있으며, 이는 확률적으로 동작하는 p-bit(probabilistic bit)의 핵심 소자로 활용될 수 있다. 기존 deterministic memory와 달리 p-bit는 0과 1 사이를 확률적으로 fluctuation하며, 이러한 stochastic 특성을 기반으로 optimization problem, invertible logic, Boltzmann machine과 같은 새로운 계산 패러다임을 구현할 수 있다.

본 보고서에서는 thermal voltage에서 시작되는 thermal energy scale의 개념이 diode carrier transport, MRAM thermal stability, stochastic MTJ, 그리고 probabilistic computing 기반 p-bit까지 어떻게 확장되는지를 정리하고자 한다. 또한 기존 메모리에서는 억제 대상이었던 thermal fluctuation이 어떻게 새로운 계산 자원(computational resource)으로 활용될 수 있는지에 대해 고찰하고자 한다.

2. Thermal Voltage and Thermally Activated Carrier Transport

2.1 Thermal Voltage

반도체 소자에서 thermal voltage는 charge carrier가 가지는 평균 thermal energy를 전압 단위로 환산한 물리량으로 정의된다.

$$V_T = \frac{kT}{q}$$

여기서 k 는 Boltzmann constant, T 는 absolute temperature, q 는 electron charge를 의미한다. 상온 (300 K) 기준 thermal voltage는 약 25.8 mV의 값을 가지며, 이는 carrier transport에서 중요한 energy scale로 작용한다.

특히 thermal voltage는 실제 소자 내부에 형성되는 물리적인 전압이라기보다는, thermal energy와 electrical energy의 상대적인 크기를 비교하기 위한 기준값으로 이해할 수 있다. 따라서 $V \ll V_T$ 영역에서는 thermal fluctuation의 영향이 상대적으로 크게 나타나며, 반대로 $V \gg V_T$ 인 경우에는 외부 전기장의 영향이 지배적으로 작용하게 된다.

또한 thermal voltage는 이후 설명할 diode current equation에서 exponential current response를 결정하는 핵심 물리량으로 등장하며, thermal energy가 실제 carrier transport에 직접적으로 영향을 미친다는 점을 보여준다.

2.2 Shockley Diode Equation

PN junction diode의 전류 특성은 Shockley diode equation으로 표현할 수 있다.

$$I = I_S(e^{V_D/V_T} - 1)$$

여기서 I_S 는 saturation current, V_D 는 diode voltage, V_T 는 thermal voltage를 의미한다. 이 식에서 중요한 점은 diode current가 단순히 전압에 비례하는 것이 아니라, thermal voltage를 기준 energy scale로 하여 exponential하게 증가한다는 점이다. 즉, thermal voltage는 carrier transport의 exponential response를 결정하는 핵심 물리량으로 작용한다.

다만 thermal voltage와 실제 diode에서 관찰되는 cut-in voltage는 서로 다른 개념으로 이해할 필요가 있다. Thermal voltage V_T 는 전하 입자의 열에너지 kT 를 전압 단위로 환산한 일반적인 physical scale인 반면, cut-in voltage는 diode의 I-V 특성에서 전류가 급격히 증가하기 시작하는 전압 영역을 의미한다. 따라서 cut-in voltage는 thermal voltage처럼 특정 식으로 엄밀하게 정의되는 물리량이라기보다는, diode 특성 곡선에서 experimentally observed되는 경험적 기준으로 이해할 수 있다.

실제 silicon diode에서는 forward bias가 증가함에 따라 전류가 exponential하게 증가하며, 약 0.7 V 부근에서 이러한 current increase가 두드러지게 나타난다. 일반적으로 이 전압 영역을 cut-in voltage라고 부르며, Fig. 1에서도 이러한 diode의 exponential I-V characteristic을 확인할 수 있다.




Fig. 1. Forward-bias diode I-V characteristic showing exponential current increase and cut-in voltage behavior.

2.3 Saturation Current and Minority Carrier

Shockley diode equation에서 saturation current I_s 는 단순한 fitting parameter가 아니라, 열적으로 생성된 minority carrier에 의해 형성되는 물리적 전류를 의미한다. P형 반도체에서는 electron이 minority carrier로 존재하고, N형 반도체에서는 hole이 minority carrier로 존재한다.

이러한 minority carrier는 thermal energy에 의해 지속적으로 생성되며, PN junction 내부의 concentration gradient와 전기장에 의해 이동하게 된다. 특히 forward bias가 인가되면 depletion region 경계 부근에서 excess minority carrier concentration이 증가하게 되며, minority carrier diffusion current가 형성된다.

따라서 saturation current는 thermally activated carrier generation과 직접적으로 연결되어 있으며, 온도가 증가할수록 intrinsic carrier concentration이 증가함에 따라 I_s 역시 급격히 증가하게 된다. 즉, diode current 역시 thermal activation 기반의 carrier transport 현상으로 이해할 수 있다.

또한 Fig. 2에서는 forward-biased PN junction에서의 minority carrier diffusion과 excess carrier distribution을 확인할 수 있다. Junction 경계 부근에서는 minority carrier concentration이 thermal equilibrium 상태보다 증가하며, carrier diffusion에 의해 concentration이 점차 감소하는 모습을 볼 수 있다.




Fig. 2. Minority carrier diffusion and excess carrier distribution in a forward-biased PN junction.

3. Thermal Stability in MRAM

3.1 Magnetic Tunnel Junction and MRAM Operation

MRAM(Magnetoresistive Random Access Memory)은 스핀트로닉스 기반의 비휘발성 메모리 소자로, 핵심 구조는 MTJ(Magnetic Tunnel Junction)로 이루어진다. MTJ는 두 개의 강자성층 사이에 매우 얇은 절연층(MgO tunnel barrier)이 삽입된 구조를 가지며, 두 자성층의 상대적인 자화 방향에 따라 서로 다른 저항 상태를 나타낸다.




Fig. 3. Basic structure and resistance states of a magnetic tunnel junction (MTJ). Parallel magnetization corresponds to a low-resistance state, whereas anti-parallel magnetization results in a high-resistance state due to reduced spin-dependent tunneling probability.

자화 방향이 서로 평행(parallel, P)한 경우에는 낮은 저항 상태를 가지며, 반평행(anti-parallel, AP) 상태에서는 높은 저항 상태를 가진다. 이러한 저항 차이는 TMR(Tunneling Magnetoresistance) 효과에 의해 발생하며, MRAM에서는 이를 이용하여 binary information인 "0"과 "1"을 저장한다.

특히 MTJ 기반 MRAM은 기존 DRAM이나 SRAM과 달리 전원이 제거되어도 정보를 유지할 수 있다는 장점을 가지며, 높은 endurance와 빠른 switching speed로 인해 차세대 비휘발성 메모리 후보로 활발히 연구되고 있다.

3.2 Thermal Stability Factor

MRAM에서 가장 중요한 특성 중 하나는 information retention stability이다. MTJ 기반 메모리에서는 free layer의 자화 상태가 thermal fluctuation에 의해 쉽게 변화하지 않아야 하며, 이를 정량적으로 나타내는 물리량이 thermal stability factor Δ 이다. thermal stability factor는 열에너지 대비 자화 상태의 안정성을 나타내는 핵심 parameter로 이해할 수 있다.

$$\Delta = \frac{E_b}{kT}$$

여기서 E_b 는 자화 상태 사이의 energy barrier, k 는 Boltzmann constant, T 는 절대온도를 의미한다. 즉, thermal stability factor는 “열에너지 대비 에너지 장벽의 비율”을 의미하며, 열적 요동에 대해 자화 상태가 얼마나 안정하게 유지되는지를 나타낸다.

Δ 값이 클수록 thermal fluctuation에 의해 자화 상태가 변화할 확률이 감소하며, retention time 또한 exponential하게 증가하게 된다. 일반적으로 비휘발성 메모리로 사용되기 위해서는 약 10년 이상의 retention 특성이 요구되며, 이를 위해 보통 $\Delta \approx 60$ 이상의 thermal stability가 필요하다고 알려져 있다.

반대로 Δ 가 작아질 경우 thermal activation에 의해 자화 상태가 쉽게 변화하게 되며, 결과적으로 stochastic switching behavior가 나타날 수 있다. 이는 이후 설명할 probabilistic computing 및 stochastic MTJ의 핵심 동작 원리와 연결된다.

3.3 Scaling Issue in MTJ

차세대 MRAM에서는 높은 집적도를 위해 MTJ의 크기를 지속적으로 줄이는 scaling이 필수적으로 요구된다. 그러나 MTJ diameter가 감소할수록 free layer volume이 감소하게 되며, 이에 따라 thermal stability 역시 저하된다.

선행 연구에 따르면 MTJ diameter가 약 30 nm 이하로 감소할 경우 thermal stability factor Δ 가 급격히 감소하는 scaling behavior가 보고되었다. 이는 단순한 geometric scaling 문제뿐 아니라, 자화 reversal mechanism 자체가 변화하기 때문으로 설명된다.




Fig. 4. Thermal stability factor (Δ) as a function of MTJ junction diameter. A crossover near 30 nm indicates a transition from multi-domain to single-domain reversal behavior.

30 nm 이상의 영역에서는 multi-domain 혹은 nucleation-type magnetization reversal이 주로 나타나는 반면, 30 nm 이하에서는 single-domain reversal이 우세하게 나타난다. 이 경우 thermal stability는 다음과 같이 effective anisotropy와 volume에 의해 결정된다.

$$\Delta \propto K_{eff}V$$

여기서 K_{eff} 는 effective magnetic anisotropy, V 는 free layer volume을 의미한다. 즉, K_{eff} 가 일정하다고 가정할 경우, scaling 과정에서 volume 감소는 thermal stability 감소로 직접 연결된다.

또한 MTJ scaling 과정에서는 thermal stability와 switching current 사이의 trade-off 역시 중요한 문제로 등장한다. 일반적으로 thermal stability가 감소할수록 switching에 필요한 critical current I_c 역시 감소하게 된다. 따라서 write operation은 용이해지지만, 동시에 retention stability는 저하된다.




Fig. 5. Dependence of switching current and thermal stability on MTJ junction diameter during scaling.

즉, MTJ scaling이 극단적으로 진행될 경우 thermal fluctuation의 영향이 점차 커지게 되며, 기존 deterministic memory operation을 안정적으로 유지하기 어려워질 수 있다. 이러한 trade-off는 차세대 MRAM 설계에서 핵심적인 engineering challenge로 간주된다. 따라서 scaling 과정에서도 충분한 thermal stability를 유지하기 위해 interface engineering이 중요한 연구 방향으로 제시되고 있다. 예를 들어 CoFeB/MgO 계면 품질 향상, roughness 감소, magnetic anisotropy enhancement 등을 통해 K_{eff} 를 증가시키려는 연구가 활발히 진행되고 있다.

결과적으로 MRAM에서 thermal stability는 단순한 memory retention 문제를 넘어, scaling limit와 switching dynamics를 동시에 결정하는 핵심 물리량으로 작용한다. 또한 이후 설명할 stochastic MTJ에서는 이러한 thermal stability를 의도적으로 낮춤으로써 thermal fluctuation 기반 probabilistic switching behavior를 구현할 수 있다.

4. Stochastic MTJ and Probabilistic Switching

4.1 From Stable Memory to Stochastic Device

기존 MRAM 연구에서는 thermal fluctuation에 의한 spontaneous switching을 억제하여 안정적인 memory retention 특성을 확보하는 것이 핵심 목표였다. 즉, free layer의 자화 상태가 장시간 유지 되도록 충분히 큰 thermal stability factor Δ 를 확보하는 방향으로 연구가 진행되어 왔다.

그러나 최근에는 이러한 thermal fluctuation을 오히려 새로운 계산 자원(computational resource)으로 활용하려는 연구가 주목받고 있다. 특히 MTJ의 thermal stability를 의도적으로 낮추면, thermal activation에 의해 자화 상태가 확률적으로 변화하는 stochastic switching behavior가 나타나게 된다.




Fig. 6. Comparison between conventional MRAM and stochastic p-bit operation based on thermal stability energy barrier. A high energy barrier enables stable memory retention, whereas a reduced barrier leads to thermally activated stochastic switching.

이 경우 MTJ는 기존 deterministic memory처럼 고정된 "0" 또는 "1" 상태를 유지하는 것이 아니라, 두 상태 사이를 시간에 따라 확률적으로 fluctuation하는 특성을 가지게 된다.

이러한 stochastic MTJ는 기존 memory device와는 다른 새로운 정보 표현 방식으로 연결되며, probabilistic computing의 핵심 구성 요소인 p-bit(probabilistic bit) 구현에 활용될 수 있다.

4.2 Thermal Activation and Stochastic Fluctuation

MTJ의 stochastic switching은 thermal activation 기반 현상으로 이해할 수 있다. 자화 상태 사이의 energy barrier E_b 가 thermal energy kT 와 비슷한 수준으로 낮아질 경우, 열적 요동만으로도 자화 상태가 확률적으로 변화할 수 있게 된다.

즉, thermal stability factor

$$\Delta = \frac{E_b}{kT}$$

가 충분히 작은 경우, MTJ는 stable memory state를 유지하지 못하고 "0"과 "1" 상태 사이를 지속적으로 fluctuation하게 된다.

특히 retention time은 thermal stability에 대해 exponential dependence를 가지며, 일반적으로 다음과 같이 표현된다.

$$\tau \propto e^{\Delta}$$

따라서 Δ 가 감소하면 retention time 역시 급격히 감소하게 된다. 예를 들어 conventional MRAM에서는 수년 이상의 retention 특성을 위해 높은 Δ 값이 요구되지만, stochastic MTJ에서는 오히려 ns~ms 수준의 빠른 fluctuation을 위해 낮은 Δ 가 요구된다.

결과적으로 동일한 MTJ physics를 기반으로 하더라도 thermal stability 조건에 따라 stable memory device와 stochastic device라는 서로 다른 동작 영역이 나타나게 된다.

4.3 Probability-Controlled Switching in p-bit

확률적 연산(probabilistic computing)에서는 deterministic bit 대신 p-bit(probabilistic bit)를 사용한다. 기존 digital bit는 "0" 또는 "1" 상태 중 하나를 안정적으로 유지하지만, p-bit는 두 상태 사이를 확률적으로 fluctuation한다는 특징을 가진다.

특히 stochastic MTJ 기반 p-bit에서는 외부 입력 전압 또는 전류에 따라 "0"과 "1" 상태의 상대적인 유지 확률을 조절할 수 있다. 즉, 완전히 random한 switching이 아니라 외부 bias에 의해 probability distribution을 연속적으로 조절할 수 있다.




Fig. 7. Probabilistic response characteristics of a p-bit. The output state fluctuates stochastically between "0" and "1", while the probability distribution can be continuously controlled by the input bias, resulting in a sigmoid-like response.

입력이 없는 경우에는 "0"과 "1" 상태가 거의 동일한 확률로 나타나지만, 입력 bias가 증가하면 특정 상태가 더 높은 확률로 선택되도록 조절할 수 있다. 이러한 동작은 일반적으로 sigmoid 혹은 tanh 형태의 probability response로 표현된다.

특히 stochastic MTJ 기반 p-bit에서는 입력 bias 변화에 따라 출력 상태의 probability distribution이 연속적으로 변화하며, 이는 deterministic switching과는 다른 controllable stochastic behavior를 나타낸다. 예를 들어 특정 bias 조건에서는 "0"과 "1" 상태가 약 50:50 확률로 fluctuation하지만, bias가 증가하면 특정 상태의 유지 확률이 점차 증가하게 된다.

즉, stochastic MTJ는 단순한 random number generator를 넘어, 외부 입력에 따라 확률적 동작을 조절할 수 있는 controllable probabilistic device로 이해할 수 있다.

4.4 Physical Meaning of Stochastic MTJ

일반적인 반도체 회로에서는 thermal fluctuation이나 noise를 최대한 억제해야 할 불안정 요소로 간주한다. 그러나 stochastic MTJ에서는 오히려 이러한 thermal fluctuation 자체를 핵심 동작 원리로 활용한다는 점에서 기존 computing paradigm과 차이를 가진다.

이는 다이오드의 temperature dependence를 오히려 온도 센서로 활용하는 접근과 유사하게 볼 수 있다. 즉, 기존에는 문제로 여겨졌던 thermal effect를 engineering 관점에서 새로운 기능으로 전환한 사례라고 이해할 수 있다.

결과적으로 stochastic MTJ는 thermal fluctuation을 이용하여 low-power probabilistic switching을 구현할 수 있으며, 이러한 특성은 기존 deterministic CMOS computing과는 다른 stochastic computing framework로 연결될 수 있다.

따라서 MTJ는 단순한 비휘발성 메모리 소자를 넘어, thermal fluctuation을 활용하는 probabilistic device로 확장될 수 있으며, 이는 이후 설명할 p-bit 기반 probabilistic computing의 핵심 하드웨어 플랫폼으로 연결된다.

5. Probabilistic Computing Based on p-bits

5.1 Limitation of Conventional Deterministic Computing

기존 CMOS 기반 디지털 컴퓨팅은 deterministic logic에 기반하여 동작한다. 즉, 입력이 주어지면 항상 동일한 출력이 결정되며, binary bit는 안정적인 "0" 또는 "1" 상태를 유지한다. 이러한 방식은 arithmetic operation이나 sequential logic과 같은 일반적인 연산에서는 매우 효율적이다.

그러나 optimization problem이나 combinatorial problem과 같이 가능한 경우의 수가 매우 많은 문제에서는 계산 복잡도가 급격히 증가하게 된다. 예를 들어 traveling salesman problem(TSP), protein folding, SAT(Boolean satisfiability) 문제와 같은 경우에는 가능한 해의 조합 수가 기하급수적으로 증가하기 때문에 기존 deterministic computing 방식으로는 매우 많은 계산 시간과 에너지가 요구된다.

최근 AI, big data, edge computing 기술의 발전과 함께 데이터 처리량과 연산 복잡도 또한 급격히 증가하고 있으며, 기존 CMOS scaling만으로는 전력 효율과 연산 효율 향상에 한계가 있다는 점이 지속적으로 제기되고 있다. 특히 optimization problem이나 combinatorial problem과 같이 거대한 solution space를 가지는 문제에서는 기존 deterministic computing 방식만으로 효율적인 연산 수행이 어려워질 수 있다.

결과적으로 probabilistic computing은 deterministic logic 기반 exhaustive search 대신, stochastic fluctuation과 probabilistic state transition을 이용하여 large solution space를 보다 효율적으로 탐색할 수 있는 새로운 computing approach로 주목받고 있다.




Fig. 8. Representative application areas of probabilistic computing for solving computationally hard problems, including protein folding, combinatorial optimization, cryptography, and Monte Carlo-based computation.

이러한 배경에서 thermal fluctuation과 stochastic dynamics를 계산 과정 자체에 활용하려는 probabilistic computing이 기존 deterministic CMOS computing과는 다른 새로운 computing paradigm으로 연구되고 있다.

5.2 Concept of p-bit

Probabilistic computing에서는 stochastic MTJ와 같은 확률적 소자를 기반으로 p-bit(probabilistic bit)를 구성할 수 있다. p-bit는 deterministic bit와 달리 시간에 따라 "0"과 "1" 상태 사이를 확률적으로 fluctuation하는 stochastic binary unit으로 정의된다.

특히 p-bit의 중요한 특징은 외부 입력에 따라 특정 상태가 선택될 확률을 연속적으로 조절할 수 있다는 점이다. 따라서 p-bit는 단순한 random noise source가 아니라 controllable probabilistic computing element로 이해할 수 있다.

이러한 p-bit의 동작은 일반적으로 다음과 같은 형태로 표현된다.

$$V_{out} = \text{sgn}[\tanh(I_i) + \text{rand}(-1, +1)]$$

여기서 입력 I_i 는 p-bit의 probability distribution을 결정하며, $\text{rand}(-1, +1)$ 은 stochastic fluctuation을 나타낸다.

입력이 없는 경우 p-bit는 "0"과 "1" 상태를 거의 동일한 확률로 fluctuation하지만, 입력 bias가 증가할수록 특정 상태가 선택될 확률이 증가하게 된다.

즉, p-bit는 deterministic logic과 random noise 사이의 중간적인 특성을 가지는 controllable stochastic device라고 볼 수 있다.

5.3 Correlated p-bits and Probabilistic Networks

단일 p-bit만으로는 복잡한 계산을 수행하기 어렵기 때문에, probabilistic computing에서는 여러 개의 p-bit를 network 형태로 연결하여 사용한다. 이때 각 p-bit는 주변 p-bit의 상태에 영향을 받게 되며, 일반적으로 다음과 같은 형태의 interaction으로 표현된다.

$$I_i = \sum_j W_{ij} m_j + h_i$$

여기서 W_{ij} 는 p-bit 사이의 coupling weight, m_j 는 neighboring p-bit state, h_i 는 external bias term을 의미한다. 이러한 probabilistic network는 시스템 전체 energy를 낮추는 방향으로 동작하며, 결과적으로 optimization problem의 해를 높은 확률로 탐색할 수 있게 된다.

특히 이러한 구조는 Boltzmann machine, Bayesian network, Ising model 기반 computing과 밀접하게 연결되며, 최근 machine learning 및 optimization hardware 분야에서 활발히 연구되고 있다.




Fig. 9. Examples of probabilistic computing architectures and applications based on correlated p-bit networks, including Bayesian networks, Boltzmann machines, invertible Boolean logic, and combinatorial optimization problems.

Fig. 9는 correlated p-bit network 기반 probabilistic computing architecture의 예시를 보여준다. 여러 개의 p-bit가 coupling network를 통해 상호 연결되면 시스템 전체는 stochastic dynamics를 기반으로 동작하게 되며, 결과적으로 특정 optimization problem의 해를 높은 확률로 탐색할 수 있다. 이러한 구조는 Boltzmann machine, Bayesian network, Ising computing과 같은 probabilistic inference architecture와 밀접하게 연결된다.

즉, correlated p-bit network는 단순한 stochastic memory array를 넘어, optimization, inference, machine learning과 같은 복잡한 계산 문제를 확률적으로 해결하기 위한 hardware computing architecture로 확장될 수 있다.

5.4 Invertible Logic and Probabilistic Operation

Probabilistic computing의 가장 흥미로운 특징 중 하나는 invertible logic operation이 가능하다는 점이다. 기존 CMOS 기반 logic gate에서는 입력이 주어졌을 때 출력이 결정되는 단방향 연산만 가능하다. 예를 들어 XOR gate의 경우 입력 x_1, x_2 가 주어지면 출력 y 가 결정된다.

반면 probabilistic computing에서는 출력 상태를 고정한 뒤 가능한 입력 조합을 역으로 탐색하는 연산이 가능하다. 즉, 입력과 출력 사이의 관계를 확률적으로 탐색할 수 있다는 특징을 가진다.

예를 들어 XOR gate에서 출력값 $y = 1$ 이 고정된 경우, probabilistic network는 가능한 입력 조합인 (0,1), (1,0) 상태를 높은 확률로 탐색하게 된다.

이러한 invertible computing 특성은 기존 deterministic logic으로는 구현하기 어려운 optimization problem 해결에 활용될 가능성이 높으며, probabilistic computing이 차세대 computing architecture로 주목받는 중요한 이유 중 하나이다.

5.5 Significance of Probabilistic Computing

확률적 연산 컴퓨팅은 기존 CMOS deterministic computing과 달리 thermal fluctuation과 stochastic dynamics를 계산 과정 자체에 적극적으로 활용한다는 특징을 가진다.

특히 stochastic MTJ 기반 p-bit는:

- room-temperature operation
- CMOS compatibility
- low-power operation
- parallel probabilistic computation

등의 장점을 가진다.

또한 probabilistic computing은 optimization, machine learning, Bayesian inference, Ising computing 등 다양한 분야에 응용 가능성이 제시되고 있으며, 향후 spintronic device와 AI hardware를 연결하는 중요한 연구 방향으로 발전할 가능성이 높다.

결과적으로 stochastic MTJ 기반 p-bit는 기존 memory device를 넘어 thermal fluctuation 자체를 계산 자원으로 활용하는 stochastic computing architecture를 제시하며, 이는 future spintronic computing hardware의 핵심 기술 중 하나로 주목받고 있다.

6. Engineering Perspective and Discussion

6.1 Thermal Fluctuation as a Computational Resource

기존 반도체 및 메모리 소자에서는 thermal fluctuation과 noise를 최대한 억제하는 방향으로 연구가 진행되어 왔다. 특히 memory device에서는 thermal fluctuation에 의해 정보가 손실될 수 있기 때문에, 높은 thermal stability를 확보하여 안정적인 retention 특성을 유지하는 것이 핵심 목표였다. 대표적으로 conventional MRAM에서는 충분히 높은 thermal stability factor Δ 를 확보함으로써 free layer의 자화 상태가 장시간 안정적으로 유지되도록 설계된다. 즉, thermal activation에 의한 spontaneous switching을 최소화하는 것이 중요한 설계 방향이었다.

반면 stochastic MTJ 기반 probabilistic computing에서는 이러한 thermal fluctuation을 오히려 계산 자원(computational resource)으로 활용한다는 점에서 기존 deterministic computing과 근본적으로 다른 접근을 가진다. Thermal stability를 의도적으로 낮춘 stochastic MTJ에서는 thermal activation에 의해 자화 상태가 확률적으로 변화하며, 이러한 stochastic switching behavior 자체가 계산 과정의 핵심 동작 메커니즘으로 활용된다.

즉, 기존 memory device에서는 억제 대상이었던 thermal fluctuation이 probabilistic computing에서는 기능적 동작 원리(functional operation principle)로 전환된 것이다. 이는 단순한 device optimization을 넘어, 물리적 한계를 새로운 computing functionality로 재해석한 사례라고 볼 수 있다.

6.2 Engineering Interpretation of Thermal Effects

이러한 접근은 thermal effect를 engineering 관점에서 재해석한 사례로 이해할 수 있다. 예를 들어 diode에서는 temperature dependence가 leakage current 증가나 device variability와 같은 문제로 작용할 수 있지만, 반대로 이를 이용하여 temperature sensor로 활용할 수도 있다.

마찬가지로 stochastic MTJ에서는 기존 memory retention 관점에서는 억제 대상이었던 thermal fluctuation을 controllable probabilistic switching의 핵심 동작 원리로 활용한다. 특히 외부 입력 bias를 통해 stochastic switching probability를 조절할 수 있기 때문에, 단순한 random noise가 아니라 controllable stochastic dynamics로 동작할 수 있다는 점이 중요하다.

즉, 동일한 physical phenomenon이라 하더라도 engineering objective에 따라 instability가 되기도 하고, 새로운 functional property가 되기도 한다. 이러한 접근은 modern device engineering에서 중요한 특징 중 하나이며, 최근 emerging computing architecture 연구에서도 핵심적인 방향으로 제시되고 있다.

6.3 Unified View of Thermal Energy Scale

본 보고서에서 다룬 diode, MRAM, stochastic MTJ는 서로 다른 device처럼 보이지만, 실제로는 모두 thermal energy scale인 kT 와 밀접하게 연결되어 있다.

다이오드에서는 thermal voltage $V_T = kT/q$ 가 carrier transport의 exponential response를 결정하며, saturation current 역시 thermally generated minority carrier에 기반한다. 즉, diode current 자체가 thermal activation 기반 transport physics와 직접적으로 연결되어 있다.

반면 MRAM에서는 thermal stability factor $\Delta = E_b/kT$ 가 memory retention stability를 결정한다. 특히 scaling 과정에서 free layer volume 감소에 따라 thermal stability가 감소하며, 이는 memory reliability와 switching dynamics에 직접적인 영향을 미친다.

또한 stochastic MTJ에서는 thermal activation에 의해 자화 상태가 확률적으로 fluctuation하게 되며, 이러한 stochastic dynamics가 probabilistic computing의 핵심 동작 원리로 활용된다.

결과적으로 thermal energy는:

- carrier transport
- memory stability
- stochastic switching
- probabilistic dynamics

를 관통하는 공통적인 physical scale로 이해할 수 있으며, semiconductor 및 spintronic device physics 전반을 연결하는 핵심 parameter로 작용한다.

6.4 Future Perspective of Probabilistic Spintronic Devices

최근 AI, optimization, edge computing 분야에서는 기존 deterministic computing architecture의 전력 소모 및 연산 복잡도 문제가 지속적으로 증가하고 있다. 이에 따라 stochastic dynamics와 probabilistic inference를 hardware level에서 직접 구현하려는 연구가 활발히 진행되고 있다.

특히 stochastic MTJ 기반 p-bit는:

- CMOS compatibility
- room-temperature operation
- low-power stochastic operation
- parallel probabilistic processing

등의 장점을 가지기 때문에 future spintronic computing architecture의 유력한 후보로 주목받고 있다.

또한 기존 MRAM technology와 probabilistic computing architecture를 연결할 수 있다는 점에서, MTJ 기반 spintronic device는 단순 storage technology를 넘어 future computing platform으로 확장될 가능성을 가진다.

향후 연구에서는:

- thermal stability engineering
- stochastic dynamics control
- MTJ interface engineering
- p-bit network architecture

등이 중요한 연구 방향으로 발전할 것으로 예상된다.

결과적으로 probabilistic computing은 기존 deterministic computing과는 다른 새로운 계산 패러다임을 제시하며, stochastic MTJ 기반 p-bit는 thermal fluctuation을 활용하는 대표적인 spintronic device platform으로 발전할 가능성이 높다.

7. Conclusion

본 보고서에서는 thermal energy scale인 kT 가 반도체 및 스핀트로닉스 소자의 동작에 어떻게 영향을 미치는지를 diode, MRAM, stochastic MTJ, 그리고 probabilistic computing의 흐름을 통해 정리하였다.

먼저 diode에서는 thermal voltage $V_T = kT/q$ 가 carrier transport의 exponential response를 결정하는 핵심 energy scale로 등장하며, saturation current 또한 thermally generated minority carrier와 직접적으로 연결된다는 점을 확인하였다. 이를 통해 반도체 전류 수송 현상이 thermal activation 기반 physics와 밀접하게 연결되어 있음을 이해할 수 있었다.

이후 MRAM의 핵심 구조인 MTJ에서는 thermal stability factor $\Delta = E_b/kT$ 가 memory retention stability를 결정하는 중요한 물리량으로 작용함을 확인하였다. 특히 MTJ scaling 과정에서 free layer volume 감소에 의해 thermal stability가 저하되며, 약 30 nm 이하 영역에서는 domain reversal mechanism 자체가 변화한다는 점을 확인할 수 있었다.

또한 기존 MRAM에서는 thermal fluctuation을 억제하여 stable memory operation을 구현하는 것이 핵심 목표였지만, 최근에는 thermal stability를 의도적으로 낮춤으로써 stochastic switching behavior를 구현하려는 연구가 활발히 진행되고 있다는 점을 살펴보았다. 이러한 stochastic MTJ는 p-bit(probabilistic bit)의 핵심 소자로 활용될 수 있으며, thermal fluctuation을 계산 자원(computational resource)으로 활용하는 probabilistic computing architecture로 연결될 수 있다.

특히 probabilistic computing에서는 deterministic logic 대신 stochastic dynamics를 기반으로 optimization problem, invertible logic, Bayesian inference 등을 수행할 수 있으며, 이는 기존 CMOS deterministic computing과는 다른 stochastic dynamics 기반 computing architecture으로 볼 수 있다.

결과적으로 thermal energy는 단순한 disturbance factor나 noise source가 아니라, carrier transport, memory retention, stochastic switching, 그리고 probabilistic dynamics를 관통하는 핵심 physical scale로 이해할 수 있었다.

특히 기존 deterministic memory에서는 억제 대상이었던 thermal fluctuation이 stochastic MTJ 기반 probabilistic computing에서는 새로운 기능과 계산 패러다임을 가능하게 하는 핵심 computational resource로 활용될 수 있다는 점이 매우 인상적이었다.

향후에는 thermal stability engineering, interface engineering, stochastic dynamics control, 그리고 p-bit network architecture와 같은 연구들이 더욱 중요해질 것으로 예상되며, stochastic spintronic device는 future computing architecture의 중요한 하드웨어 플랫폼으로 발전할 가능성이 높다고 생각된다.

8. References

- [1] S. Sato et al., "Properties of magnetic tunnel junctions with a MgO/CoFeB/Ta/CoFeB/MgO recording structure down to junction diameter 11 nm," *Applied Physics Letters*, vol. 105, no. 6, 2014.
- [2] W. A. Borders et al., "Integer factorization using stochastic magnetic tunnel junctions," *Nature*, vol. 573, pp. 390–393, 2019.
- [3] O. J. Lee and S. Hong, "Probabilistic Computing Based on Random Devices," *Physics & High Technology*, vol. 32, no. 8, pp. 28–33, 2023. DOI: 10.3938/PhiT.32.028.
- [4] Sedra, A. S., & Smith, K. C., *Microelectronic Circuits*, Oxford University Press.
- [5] S. M. Sze and K. K. Ng, *Physics of Semiconductor Devices*, 3rd ed., Wiley, 2006.
- [6] B. Razavi, *Fundamentals of Microelectronics*, 2nd ed., Wiley, 2013.

9. Acknowledgement

본 보고서는 NSSL 학부연구생 활동 과정에서 진행한 self-study를 바탕으로 작성되었다.

특히 thermal stability, stochastic MTJ, probabilistic computing과 관련하여 윤주영 교수님의 피드백과 논문 추천이 큰 도움이 되었으며, 이를 통해 기존 memory device 관점뿐 아니라 thermal fluctuation을 계산 자원으로 활용하는 probabilistic computing 관점까지 확장하여 이해할 수 있었다.