

Laboratório 7: Projeto de um sistema semafórico usando VHDL

Bernardo Hoffmann da Silva Marcos Vinicius Pereira Veloso

1 Projeto do Circuito

Especificada as condições do problema, pode-se elaborar o grafo de transição de estados no Modelo Moore conforme segue na Figura 1, referente ao controlador principal. Nota-se que, além dos estados já citados na metodologia, representam-se também os estados intermediários (que variam apenas com a subida do clock).

Para exemplificar, considere o A como estado atual. Quando um dos sensores s_1 ou s_2 identifica um veículo na via secundária, é associado o valor 1 para a saída START_VP_AMAR, que por sua vez definirá quanto tempo o valor de TIMER permaneçerá em 0 após o próximo clock. Feito isso, passa-se para o estado B, em que as variáveis de saída start são resetadas e a contagem de TIMER começa. Com efeito, não se passa para o próximo estado enquanto TIMER for 0. Ao atingir valor 1, passa-se para o estado B' no próximo clock, que por sua vez associa o valor de saída 1 para START_VERM_SEG, que definirá o próximo tempo de valor baixo de TIMER. Com isso, passa-se para o estado C, em que as variáveis de saída START são resetadas e começa a nova contagem de tempo. Tal processo continua de forma análoga para os demais estados, definindo assim a transição de estados do problema.




Figura 1: Grafo de transição de estados do controlador principal para o problema especificado.

2 Descrição em VHDL

Tal como segue na metologia, é proposto o uso de duas máquinas de estado finito: Uma que rege o comportamento do TIMER conforme entradas de referência e variáveis de início de contagem, e outra que define os estados que controlam a dinâmica dos semáforos. Para a primeira máquina, denota-se o uso de código conforme segue abaixo

2.1 Código em VHDL do projeto do timer.

```
library IEEE;
   use IEEE.std_logic_1164.all;
   use IEEE.numeric_std.all;
3
4
   entity lab7 is
5
            port (START_VP_AMAR, START_VP_VERDE, START_VS_AMAR,
6
            START_VS_VERDE, START_VERM_SEG, RESET, CLOCK: in std_logic;
8
            VP_TAMAR, VS_TAMAR, TVERM_SEG : in std_logic_vector(2 downto 0);
10
            VP_TVERDE, VS_TVERDE: in std_logic_vector(7 downto 0);
11
12
```

```
TIMER_ALARM: out std_logic);
13
    end lab7;
14
15
    architecture T of lab7 is
16
            signal t_cnt : unsigned(7 downto 0);
17
18
            begin
19
            process(CLOCK,RESET)
20
                     begin
21
22
                     if (RESET = '1') then
23
                              t_cnt <= (others => '0');
24
25
                     elsif(rising_edge(CLOCK)) then
26
                     if(t_cnt = "00000000") then
27
                     if(START_VP_AMAR = '1') then
28
                              t_cnt <= unsigned('0' & '0' & '0' & '0' & '0' & VP_TAMAR);
29
                     elsif(START_VERM_SEG = '1') then
30
                              t_cnt <= unsigned('0' & '0' & '0' & '0' & '0' & TVERM_SEG);
31
                     elsif(START_VS_VERDE = '1') then
32
                              t_cnt <= unsigned(VS_TVERDE);</pre>
33
                     elsif(START_VS_AMAR = '1') then
34
                              t_cnt <= unsigned('0' & '0' & '0' & '0' & '0' & VS_TAMAR);
35
                     elsif(START_VP_VERDE = '1') then
36
                              t_cnt <= unsigned(VP_TVERDE);</pre>
37
                     end if;
38
                     else t_cnt <= t_cnt - 1;</pre>
39
                     end if;
40
                     end if;
             end process;
42
                     TIMER_ALARM <= '1' when (t_cnt = "00000000") else '0';
43
             end T;
44
```

2.2 Código em VHDL do projeto do controlador principal.

```
library IEEE;
use IEEE.std_logic_1164.all;
use IEEE.numeric_std.all;

entity controlador is
    port ( TIMER_ALARM, SENSOR1, SENSOR2, RESET, CLOCK: in std_logic;

START_VP_AMAR, START_VP_VERDE, START_VS_AMAR,
```

```
START_VS_VERDE, START_VERM_SEG, VP_VERM, VP_AMAR, VP_VERDE,
9
                      VS_AMAR, VS_VERM, VS_VERDE: out std_logic);
10
11
    end controlador;
12
13
    architecture controlArc of controlador is
14
             type state_type is (STA,STB,STC,STD1,STE,STF,STG);
15
             signal PS, NS : state_type;
16
    begin
17
18
    sync: process (CLOCK, NS, RESET)
19
             begin
20
                      if (RESET = '1') then
21
                               PS <= STA;
22
                      elsif(rising_edge(CLOCK)) then
23
                               PS <= NS;
24
                      end if;
25
    end process sync;
26
27
    comb: process(PS, SENSOR1, SENSOR2, TIMER_ALARM)
28
29
30
    begin
31
             START_VP_AMAR <= '0';
32
             START_VP_VERDE <= '0';
33
             START_VS_AMAR <= '0';
34
             START_VS_VERDE <= '0';
35
             START_VERM_SEG <= '0';
36
             VP_VERM <= '0';</pre>
37
             VP_AMAR <= '0';</pre>
38
             VP_VERDE <= '0';</pre>
39
             VS_AMAR <= '0';
40
             VS_VERM <= '0';
41
             VS_VERDE <= '0';</pre>
42
43
             case PS is
                      when STA =>
45
                               START_VP_AMAR <= '0';
46
                               START_VP_VERDE <= '0';
47
                               START_VS_AMAR <= 'O';
48
                               START_VS_VERDE <= '0';
49
                               START_VERM_SEG <= '0';
50
                               VP_VERM <= '0';</pre>
51
                               VP_AMAR <= '0';</pre>
52
```

```
VP_VERDE <= '1';</pre>
53
                                VS_AMAR <= 'O';
54
                                VS_VERM <= '1';</pre>
55
                                VS_VERDE <= '0';</pre>
56
57
                                if(SENSOR1 = '1') or (SENSOR2 = '1') then
58
                                          START_VP_AMAR <= '1';
59
                                          NS <= STB;
60
                                else
61
                                          NS <= STA;
62
                                end if;
63
64
                       when STB =>
                                START_VP_AMAR <= '0';
66
                                START_VP_VERDE <= '0';
67
                                START_VS_AMAR <= '0';
68
                                START_VS_VERDE <= '0';
69
                                START_VERM_SEG <= '0';
70
                                VP_VERM <= '0';</pre>
71
                                VP_AMAR <= '1';</pre>
72
                                VP_VERDE <= '0';</pre>
73
                                VS_AMAR <= '0';
74
                                VS_VERM <= '1';</pre>
75
                                VS_VERDE <= '0';</pre>
76
77
                                if(TIMER_ALARM = '0') then
78
                                          NS <= STB;
79
                                else
80
                                          START_VERM_SEG <= '1';
                                          NS <= STC;
82
                                end if;
83
84
85
                       when STC =>
86
                                START_VP_AMAR <= '0';
87
                                START_VP_VERDE <= '0';
88
                                START_VS_AMAR <= '0';
89
                                START_VS_VERDE <= '0';
90
                                START_VERM_SEG <= '0';
91
                                VP_VERM <= '1';</pre>
92
                                VP_AMAR <= '0';</pre>
93
                                VP_VERDE <= '0';</pre>
94
                                VS_AMAR <= '0';
95
                                VS_VERM <= '1';</pre>
96
```

```
VS_VERDE <= '0';</pre>
97
98
                                  if(TIMER_ALARM = '0') then
99
                                            NS <= STC;
100
                                  else
101
                                            START_VS_VERDE <= '1';
102
                                            NS <= STD1;
103
                                  end if;
104
105
106
                         when STD1 =>
107
108
                                  START_VP_AMAR <= '0';
109
                                  START_VP_VERDE <= '0';
110
                                  START_VS_AMAR <= '0';
111
                                  START_VS_VERDE <= '0';
112
                                  START_VERM_SEG <= '0';
113
                                  VP_VERM <= '1';</pre>
114
                                  VP_AMAR <= '0';</pre>
115
                                  VP_VERDE <= '0';</pre>
116
                                  VS_AMAR <= 'O';
117
                                  VS_VERM <= '0';</pre>
118
                                  VS_VERDE <= '1';</pre>
119
120
                                  if(TIMER_ALARM = '0') then
121
                                            NS <= STD1;
122
                                  else
123
                                            START_VS_AMAR <= '1';
124
                                            NS <= STE;
125
                                  end if;
126
127
                         when STE =>
128
129
                                  START_VP_AMAR <= '0';
130
                                  START_VP_VERDE <= '0';
131
                                  START_VS_AMAR <= '0';
132
                                  START_VS_VERDE <= '0';
133
                                  START_VERM_SEG <= '0';
134
                                  VP_VERM <= '1';</pre>
135
                                  VP_AMAR <= '0';</pre>
136
                                  VP_VERDE <= '0';</pre>
137
                                  VS_AMAR <= '1';</pre>
138
                                  VS_VERM <= '0';</pre>
139
                                  VS_VERDE <= '0';</pre>
140
```

```
141
                                  if(TIMER_ALARM = '0') then
142
                                           NS <= STE;
143
                                  else
144
                                           START_VERM_SEG <= '1';
145
                                           NS <= STF;
146
                                  end if;
147
148
                        when STF =>
149
150
                                  START_VP_AMAR <= '0';
151
                                  START_VP_VERDE <= '0';
152
                                  START_VS_AMAR <= '0';
153
                                  START_VS_VERDE <= '0';
154
                                  START_VERM_SEG <= '0';
155
                                  VP_VERM <= '1';</pre>
156
                                  VP_AMAR <= '0';</pre>
157
                                  VP_VERDE <= '0';</pre>
158
                                  VS_AMAR <= '0';
159
                                  VS_VERM <= '1';</pre>
160
                                  VS_VERDE <= '0';</pre>
161
162
                                  if(TIMER_ALARM = '0') then
163
                                           NS <= STF;
164
                                  else
165
                                           START_VP_VERDE <= '1';
166
                                           NS <= STG;
167
                                  end if;
168
169
                        when STG
                                           =>
170
171
                                  START_VP_AMAR <= 'O';
172
                                  START_VP_VERDE <= '0';
173
                                  START_VS_AMAR <= '0';
174
                                  START_VS_VERDE <= '0';
175
                                  START_VERM_SEG <= '0';
176
                                  VP_VERM <= '0';</pre>
177
                                  VP_AMAR <= '0';</pre>
178
                                  VP_VERDE <= '1';</pre>
179
                                  VS_AMAR <= '0';
180
                                  VS_VERM <= '1';</pre>
181
                                  VS_VERDE <= '0';</pre>
182
183
                                  if(TIMER_ALARM = '0') then
184
```

```
NS <= STG;
185
                                  else
186
                                            NS <= STA;
187
                                  end if;
188
189
                        when others =>
190
                                  START_VP_AMAR <= '0';
191
                                  START_VP_VERDE <= '0';
192
                                  START_VS_AMAR <= '0';
193
                                  START_VS_VERDE <= '0';
194
                                  START_VERM_SEG <= '0';
195
                                  VP_VERM <= '0';</pre>
196
                                  VP_AMAR <= '0';</pre>
197
                                  VP_VERDE <= '0';</pre>
198
                                  VS_AMAR <= '0';
199
                                  VS_VERM <= '0';
200
                                  VS_VERDE <= '0';</pre>
201
202
               end case;
203
               end process comb;
204
     end controlArc;
205
```

2.3 Código em VHDL do projeto do semáforo completo.

```
library IEEE;
    use IEEE.std_logic_1164.all;
    use IEEE.numeric_std.all;
3
    entity semaforoFINAL is
5
            port (SENSOR1s, SENSOR2s, RESETs, CLOCKs: in std_logic;
6
            VP_TAMARs, VS_TAMARs, TVERM_SEGs : in std_logic_vector(2 downto 0);
8
            VP_TVERDEs, VS_TVERDEs: in std_logic_vector(7 downto 0);
10
11
12
            VP_VERMs, VP_AMARs, VP_VERDEs,
13
            VS_AMARs, VS_VERMs, VS_VERDEs: out std_logic);
14
15
    end semaforoFINAL;
16
17
    architecture semafArc of semaforoFINAL is
18
19
```

```
component controlador is
20
            port ( TIMER_ALARM, SENSOR1, SENSOR2, RESET, CLOCK: in std_logic;
21
22
            START_VP_AMAR, START_VP_VERDE, START_VS_AMAR,
23
            START_VS_VERDE, START_VERM_SEG, VP_VERM, VP_AMAR, VP_VERDE,
24
            VS_AMAR, VS_VERM, VS_VERDE: out std_logic);
25
26
    end component;
27
28
    component lab7 is
29
            port (START_VP_AMAR, START_VP_VERDE, START_VS_AMAR,
30
            START_VS_VERDE, START_VERM_SEG, RESET, CLOCK: in std_logic;
31
32
            VP_TAMAR, VS_TAMAR, TVERM_SEG : in std_logic_vector(2 downto 0);
33
34
            VP_TVERDE, VS_TVERDE: in std_logic_vector(7 downto 0);
35
36
            TIMER_ALARM: out std_logic);
37
    end component;
38
39
    signal aux1, aux2, aux3, aux4, aux5, aux6: std_logic;
40
41
    begin
42
    CONTport: controlador port map (START_VP_AMAR => aux1, START_VP_VERDE => aux2,
43
    START_VS_AMAR => aux3, START_VS_VERDE => aux4, START_VERM_SEG => aux5,
44
    TIMER_ALARM => aux6, SENSOR1 => SENSOR1s, SENSOR2 => SENSOR2s, RESET => RESETs,
45
    CLOCK => CLOCKs, VP_VERM => VP_VERMs, VP_AMAR => VP_AMARs, VP_VERDE => VP_VERDEs,
46
    VS_AMAR => VS_AMARs, VS_VERM => VS_VERMs, VS_VERDE => VS_VERDEs);
47
   LAB7port : lab7 port map (START_VP_AMAR => aux1, START_VP_VERDE => aux2,
49
   START_VS_AMAR => aux3,START_VS_VERDE => aux4,START_VERM_SEG => aux5,
50
    TIMER_ALARM => aux6, RESET => RESETs, CLOCK => CLOCKs, VP_TAMAR => VP_TAMARs,
51
    VS_TAMAR => VS_TAMARs, TVERM_SEG => TVERM_SEGs, VP_TVERDE => VP_TVERDEs,
52
    VS_TVERDE => VS_TVERDEs);
53
    end semafArc;
54
```

3 Resultados de simulação temporal

Feita a implementação denotada na seção anterior, prossegue-se com a análise temportal da resposta do semáforo dada as entradas de sensores definidas. Com isso, pode-se denotar o correto funcionamento da MEF que rege o TIMER e da MEF principal, conforme segue nas Figuras 2 e 3.




Figura 2: Simulação temporal do timer.




Figura 3: Simulação temporal do controlador principal.

Por fim, nota-se que a implementação completa, descrita tal como no código especificado na seção anterior, atende ao comportamento esperado para o semáforo, como é denotado na Figura 4, em que se é possível ver a transição de estados da máquina após a subida do SENSOR1s. É possível visualizar a mudança dos valores da saída dos semáforos, cujas transições ocorrem conforme o intervalo de tempo especificado pela entrada da máquina de estado finito.




Figura 4: Diagrama de temporização para o semáforo completo.