```
D:/ModelsimProjects/cntr.v ==
   Ln#
   1
         module cntr#(
   2
           parameter w=8,
            parameter iv = {w{1'b0}}
   3
   4
           ) (
              input clk,
   5
             input rst_b,
   7
              input c_up,
   8
              input clr,
             output [w-1:0] q);
   9
  10
             wire [w-1:0]d;
  11
              assign d = q+\{\{(w-1)\{1'b0\}\},1'b1\};
  12
           rgst #(
  13
            .w(w),
  14
            .iv(iv))u_rgst(
  15
            .clk(clk),
  16
            .rst_b(rst_b),
  17
            .d(d),
            .ld(c_up),
  18
  19
            .clr(clr),
  20
            .q(q)
  21
           );
  22
         endmodule
  23
  1
          module decodificator #(
            parameter w = 2
  2
  3
          ) (
  4
             input [w-1:0] s,
  5
             input e,
  6
            output reg [(1<<w)-1:0] y
  7
          );
  8
  9
            always @(*) begin
               y = 'b0;
 10
 11
               y[s] = e;
 12
             end
 13
          endmodule
 14
 15
Ln#
     module pkt_mux(
     input [63:0] msg_len,
input [31:0]pkt,
     input pad_pkt,
input zero_pkt,
     input hi_mgln,
input lo_mgln,
     output [31:0]0);
     assign o = pad_pkt ? {1'b1,31'd0} : (zero_pkt ? 32'd0 : (hi_mgln ? msg_len[63:32] : (lo_mgln ? msg_len[31:0] : pkt )));
12
13
     endmodule
```

```
Ln#
      module reg_fl(
  1
      input [3:0]s,
  3
      input [31:0]d,
  4
       input en,
      input clk, rst b,
  5
      output [511:0]q);
  6
  7
                                 Ln#
      wire [15:0] o;
  8
                                   1
                                       module rgst #(
  9
                                          parameter w = 8,
                                   2
 10
      decodificator#
                                   3
                                          parameter iv = \{w\{1'b0\}\}
 11
      ( .w(4))
 12
      decl
                                   4
                                        ) (
 13
      (.s(s),
                                   5
                                          input clk,
 14
       .e(en),
                                   6
                                          input rst b,
 15
       .y(o));
                                   7
                                          input [w-1:0] d,
 16
      generate
                                   8
                                          input 1d,
 17
       genvar i;
                                         input clr,
                                   9
          for(i=0;i<16;i=i+1)
 18
                                         output reg [w-1:0] q
                                  10
 19
         begin :vect
                                  11
                                       );
 20
      rgst#
                                  12
 21
      (.w(32),
 22
       .iv(32'd0))
                                 13
                                          always @ (posedge clk, negedge rst b)
 23
      regis
                                  14
                                            if (!rst_b)
                                              q <= iv;
 24
       (.d(d),
                                  1.5
 25
      .clk(clk),
                                  16
                                            else if (clr)
 26
       .rst_b(rst_b),
                                  17
                                              q <= iv;
 27
       .ld(o[i]),
                                            else if (ld)
                                  18
       .clr(1'b0),
 28
                                 19
                                              q <= d;
 29
       .q(q[32*i+31:32*i]));
                                       endmodule
                                 20
 30
      end
                                 21
 31
      endgenerate
 32
      endmodule
 33
D:/ModelsimProjects/sum.v ==
  Ln#
        module sum#(
        parameter w=8
  2
  3
         ) (
   4
        input [w-1:0] a,
```

```
D:/ModelsimProjects/unitate.v ==
  Ln#
        module unitate(
  1
        input st pkt,
  2
  3
       input lo mgln,
  4
       input hi mgln,
  5
       input zero pkt,
       input pad pkt,
  6
  7
       input inc mgln,
  8
       input clr,
  9
       input c_up,
 10
       input clk,
 11
       input rst b,
       input [31:0] pkt,
 12
 13
       output [3:0] ldx,
 14
       output [511:0] blk);
 15
 16
      wire [63:0] q;
                                                 rgst#(.w(64))
 17
       wire [63:0] d;
                                                 rgstl(.d(d),
 18
       wire [31:0] d2;
                                                 .clk(clk),
 19
                                                 .rst b(rst b),
 20
       sum#(.w(64))
                                                 .ld(inc mgln),
 21
        sum1 (.a (64'd32),
                                                 .clr(clr),
        .b(q),
 22
                                                 .q(q));
 23
        .o(d));
 24
                                                 pkt mux pkt muxl (
 25
       cntr#(.w(4))
                                                 .msg len(q),
 26
       cntrl(
                                                 .pkt(pkt),
 27
        .clk(clk),
                                                 .pad pkt (pad pkt),
 28
        .rst b(rst b),
                                                 .zero pkt(zero pkt),
 29
        .c up(c up),
                                                 .hi mgln(hi mgln),
 30
        .clr(clr),
                                                 .lo mgln(lo mgln),
 31
        .q(ldx));
                                                 .o(d2));
 32
                                                 reg fl reg fll(
 33
                                                 .s(ldx),
 34
       rgst#(.w(64))
                                                 .d(d2),
 35
       rgstl(.d(d),
                                                 .en(st pkt),
        .clk(clk),
 36
                                                 .clk(clk),
        .rst_b(rst_b),
 37
                                                 .rst b(rst b),
 38
        .ld(inc mgln),
                                                 .q(blk));
 39
        .clr(clr),
                                                 endmodule
 40
        .q(q));
```

Testbench:

```
D:/ModelsimProjects/unitate_tb.v ======
 Ln#
 1
      module unitate tb(
 2
      output reg st_pkt,
 3
      output reg lo mgln,
 4
      output reg hi mgln,
 5
      output reg zero pkt,
      output reg pad pkt,
 6
 7
      output reg inc mgln,
 8
      output reg clr,
 9
      output reg c up,
10
      output reg clk,
11
      output reg rst b,
12
      output reg [31:0] pkt,
13
      output [3:0] ldx,
14
      output [511:0] blk);
15
16
      unitate DUT(
17
      .st pkt(st pkt),
18
      .lo mgln(lo mgln),
19
      .hi mgln(hi mgln),
20
      .zero pkt(zero pkt),
21
      .pad pkt(pad pkt),
22
       .inc mgln(inc mgln),
23
      .clr(clr),
24
      .c_up(c_up),
25
      .rst b(rst b),
26
      .clk(clk),
27
      .pkt(pkt),
28
      .ldx(ldx),
29
      .blk(blk));
30
31
      initial begin
32
      rst b=1'b0;
33
      clr=1'b0;
34
      st pkt=l'bl;
35
      c up=1'b1;
36
      clk=1'b0;
37
      inc mgln=1'b1;
38
      pad pkt=1'b0;
39
      zero pkt=1'b0;
40
      hi mgln=1'b0;
41
      lo mgln=1'b0;
42
      pkt=32'h01234567;
43
      #1
```

```
pkt=32'h01234567;
42
43
     #1
44
     rst_b=1'b1;
45
     #10 clk=~clk;
46
     #10 clk=~clk;
47
     pkt=32'haabbccdd;
     #10 clk=~clk;
48
     #10 clk=~clk;
49
50
     inc mgln=1'b0;
51
     pkt=32'h0123fedc;
     #10 clk=~clk;
52
53
     #10 clk=~clk;
54
     #10 clk=~clk;
55
     pad pkt=1'b1;
56
     pkt=32'h56788765;
57
     #10 clk=~clk;
58
     #10 clk=~clk;
59
     #10 clk=~clk;
60
     zero_pkt=l'bl;
61
    pad_pkt=1'b0;
62
    pkt=32'h00110022;
63
     #10 clk=~clk;
64
     #10 clk=~clk;
65
     hi mgln=1'b1;
66
     zero pkt=1'b0;
     pkt=32'hffff0000;
67
68
     #10 clk=~clk;
     #10 clk=~clk;
69
70
     #10 clk=~clk;
      lo mgln=1'bl;
71
72
     hi mgln=1'b0;
73
     pkt=32'ha0a0a0a0;
74
     #10 clk=~clk;
75
     #10 clk=~clk;
76
     end
77
      endmodule
78
```