# Circuite logice cu diode și tranzistoare

După cum s-a arătat circuitele logice cu diode și rezistențe introduc o atenuare a semnalului, ceea ce necesită refacerea acestuia la ieșire printr-un tranzistor.

Modulele logice cu diode și tranzistoare se clasifică după:

- funcția logică realizată (SI-NU; SAU-NU; etc.)
- modul de realizare a polarizării bazei tranzistorului: cu rezistență sau cu diode.
- Circuitul de polarizare se introduce între porțile SI sau SAU realizate cu diode și tranzistor.

# Poarta SI-NU cu diode si tranzistoare (DTL) cu deplasare de nivel cu diode.

Schema porții SI-NU este reprezentată în figura 6.8, iar funcția logică este descrisă în tabelul 6.3




Figura 6.8

Tabelul 6.3

A	В	С	$V_{\mathrm{M}}$	F
0	0	0	0,95	1
0	0	1	0,95	1
0	1	0	0,95	1
0	1	1	0,95	1
1	0	0	0,95	1

1	0	1	0,95	1
1	1	0	0,95	1
1	1	1	2,25	0

Diodele  $D_1$ ,  $D_2$  și  $D_3$  împreună cu rezistența  $R_A$  formează o poartă SI. Diodele  $D_5$  și  $D_6$  sunt diodele care asigură o deplasare de nivel a potențialului din punctului M spre valori negative, pentru a asigura în baza tranzistorului potențialele de saturare și de blocare. Se consideră că toate diodele sunt cu siliciu.

În funcție de valoarea variabilelor logice aplicate la intrările A, B și C ale circuitului, potențialul colectorului tranzistorului T poate lua următoarele valori:

a)Dacă cel puțin la o intrare se aplică nivelul de tensiune inferior ( $V_L = U_{CES} \approx 0.2V$ ), atunci în punctul M potențialul va fi egal cu tensiunea de la intrare, cea mai mică, plus căderea de tensiune pe o diodă de siliciu ( $V_D \approx 0.75~V$ ); rezultă că: $V_{Mo} = 0.95~V$ , potențial insuficient pentru deblocarea a trei joncțiuni pn ce sunt legate în serie (diodele  $D_5$ ,  $D_6$ , joncțiunea BE a tranzistorului T). În acest caz tranzistorul T este blocat și potențialul colectorului său tinde spre Vcc. Dioda  $D_4$  se polarizează direct, ceea ce determină ca la ieșire să se stabilească un potențial aproximativ  $V_0 = V_{LL} + V_D$ , valoarea stabilită cu ajutorul diodei de limitare  $D_4$ .

b)Dacă la toate intrările se aplică nivelul de tensiune superior ( $V_H = V_{LL}$ ), diodele de la intrare:  $D_1$ ,  $D_2$ ,  $D_3$  vor conduce și în punctul M potențialul va tinde spre valoarea  $V_{CC}$ , dar pentru un potențial de 2,25 V în punctul M, diodele  $D_5$ ,  $D_6$  și joncțiunea bază emitor a tranzistorului T vor intra în conducție, ceea ce va determina fixarea acestui potențial în punctul M, prin limitarea la trei căderi de tensiune pe cele trei joncțiuni. În acest caz în bază se va fixa un potențial de aproximativ 0,75V. Tranzistorul T în acest caz va conduce la saturație și în colectorul tranzistorului se va fixa un potențial  $U_{CES}$ =Vo=0,2V. Se observă că în acest caz diodele  $D_1$ ,  $D_2$  și  $D_3$  sunt blocate.

Pe baza observațiilor de mai sus se poate scrie următoarele relații:

$$Rc = \frac{Vcc - V_{CEs}}{Ic - Is}$$

- din condiția de blocare a tranzistorului, putem să scriem următoarea relație în baza tranzistorului:

$$I_B = I_1 - I_r$$

Dar I<sub>1</sub>, care este curentul prin diodele D5 și D6 poate fii neglijat având în vedere polarizarea directă mică a acestora. În acest sens se obține:

$$I_B = -I_r = \frac{V_{BEbl} - (-V_{BB})}{r}$$

se pune condiția de blocare pentru tranzistor și rezultă:

$$r \le \frac{V_{BB}}{I_B = I_{CO}}$$

sau în cazul cel mai defavorabile de funcționare:

$$r \le \frac{V_{BB}(1-tu)}{Ico\max}$$

- din condiția de saturare a tranzistorului, se scrie următoarea relație:

$$I_B=I_1-I_r$$

Sau:

$$I_B = I_{RA} - nIo-Ir$$

Unde n este numărul de intrări(diode de intrare prin care trece un curent rezidual); Io este curentul rezidual prin diodele de la intrare( în cazul nostru  $D_1$ ,  $D_2$ ,  $D_3$ ) Se pune condiția de saturare și se obține:

$$I_B = I_{RA} - nI_o - I_R \ge \frac{I_{cs}}{\beta}$$

sau:

$$\frac{V_{CC} - V_{M1}}{R_A} - nI_o - \frac{U_{BES} + V_{BB}}{r} \ge \frac{I_{CS}}{\beta_{\min}}$$

dacă se ține cont de cazul cel mai defavorabil relația devine:

$$\frac{V_{cc}(1-t_u) - V_{M1}}{R_A(1+t_r)} - nI_{o\max} - \frac{U_{BES} + V_{BB}(1+t_u)}{r(1-t_r)} \ge \frac{I_{CS}}{\beta_{\min}}$$

unde:  $V_{M1} = V_{D5} + V_{D6} + U_{BES} = 0,75 + 0,75 = 2,25 \text{ V}$  rezultă:

$$R_{A} \leq \frac{V_{CC} - V_{M1}}{nI_{o} + \frac{U_{BES} + V_{BB}}{r} + \frac{I_{CS}}{\beta_{\min}}}$$

sau pentru cazul cel mai defavorabil:

$$R_{A} \leq \frac{1}{1+t_{r}} \cdot \frac{V_{CC}(1-t_{u})-V_{M1}}{nI_{o} + \frac{U_{BES}+V_{BB}(1+t_{U})}{r(1-t_{r})} + \frac{I_{CS}}{\beta_{\min}}$$

Se verifică:

 $I_{CS} \ge I_{RC} + I_{S} = I_{RC} + N I_{I \text{ max}}$ 

Unde:

$$I_{I \text{ max}} = \frac{V_{CC} - V_{Mo}}{R_{A}} + (n-1)I_{o}$$

sau pentru cazul cel mai defavorabil:

$$I_{I \text{ max}} = \frac{V_{CC}(1+t_u) - V_{Mo}}{R_A(1-t_v)} + (n-1)I_{o \text{ max}}$$

unde: 
$$V_{Mo} = U_{CES} + V_D = 0.2 + 0.75 = 0.95 \text{ V}$$

Exemplu numeric: Dacă se dau datele. Icomax= $50\mu A$ ; Ic= 10mA;  $\beta mia=20$ ; Vcc= 5V;  $V_{LL}=2,25V$ ;  $V_L=0,2V$ ;  $V_H=3V$ ; N=5,Is=5mA;  $V_{BB}=-2V$  avem:

$$Rc = \frac{Vcc - V_{CEs}}{Ic - Is} = \frac{5 - 0.1}{10mA - 5ma} = 1\kappa\Omega$$

$$r \le \frac{V_{BB}}{I_B = I_{CO}} = \frac{2}{50} = 40 \kappa \Omega$$

$$R_{A} \leq \frac{V_{CC} - V_{M1}}{nI_{o} + \frac{U_{BES} + V_{BB}}{r} + \frac{I_{CS}}{\beta_{\min}}} = \frac{5 - 2,25}{2*50\mu A + \frac{0,75 + 2}{40K\Omega} + \frac{10mA}{20}} = 4.7K\Omega$$

$$I_{CS} = 10 \text{mA} \ge I_{RC} + I_{S} = I_{RC} + N I_{I \text{max}} = 5 \text{mA} + 5.0,83 \text{mA} = 9,15 \text{mA}$$
 ceea ce se verifică

Circuitele cu diode si tranzistoare bipolare având deplasarea de nivel cu diode (figura 6.8) stau la baza unei familii de circuite integrate digitale numite DTL (Diode-tranzistor-logic), care la rândul lor au evoluat în circuitele integrate TTL(tranzistor-tranzistor-logic).

## Poarta SI-NU cu diode și tranzistoare cu deplasare de nivel cu rezistență

## ( material suplimentar)

Circuitele logice SI-NU cu deplasare de nivel cu rezistență au cunoscut o mare utilitate în calculatoarele electronice din generația a-II-a, datorită dimensiunilor reduse, vitezei de comutare și prețului de cost relativ scăzut. În prezent aceste circuite logice au fost înlocuite în marea lor majoritate cu circuite logice integrate.

În figura 6.7 se prezintă o poartă SI-NU cu deplasare de nivel cu rezistență. Funcționarea circuitului este descrisă sistematic în tabelul 6.2.

Diodele  $D_1$ ,  $D_2$ ,  $D_3$  împreună cu rezistența  $R_A$  formează un circuit SI cu diode și rezistențe, deci funcția logică ce se obține în punctul M este;

$$M = A.B.C$$

Tranzistorul realizează funcția NU astfel că la ieșire se obține:

$$F = \overline{A.B.C}$$
.

Descrierea logică a circuitului se prezintă în tabelul 6.2

Tabelul 6.2

A	В	С	M	V <sub>BE</sub> (V)	
				, ,	F
0	0	0	0	0	1
0	0	1	0	0	1
0	1	0	0	0	1
0	1	1	0	0	1
1	0	0	0	0	1
1	0	1	0	0	1
1	1	0	0	0	1
1	1	1	1	0,75	0

Pentru ca poarta să funcționeze conform tabelului de adevăr trebuie dimensionate corespunzător rezistențe  $R_C$ ,  $R_A$ , R și r.

Ca date de proiectare se dau: tensiunile de alimentare  $V_{CC}$ ,  $V_{BB}$ ,  $V_{LL}$  unde  $V_{CC \ge V_{LL}}$ ; nivelele logice de tensiune:  $V_L = V_{CES} = 0,2$ ;  $V_S = V_{LL}$ ); parametrii tranzistorului ( $I_{CS \ opt}$ ,  $\beta_{min}$ ,  $I_{CO \ max}$ ); factorul de încărcare N.

Dimensionarea circuitului se face pe etape:

a) Calculul rezistenței R<sub>C</sub>:

Se alege  $I_{CS} = I_{CS \text{ opt}}$  și se raportează pentru  $I_{RC}$  și  $I_S$  unde:

 $I_{CS \text{ opt}}$  = curentul de colector optim, care se adoptă din caracteristica:  $I_C = f(\beta)$ .

 $I_{\rm S}$  este curentul de sarcină, care este egal cu suma curenților de intrare a porților comandate în cazul când poarta face parte dintr-un sistem numeric.

În general se alege  $I_S > I_{Rc}$ . Curentul de colector devine:

$$I_{CS} = I_{Rc} + I_S = I_{Rc} + N$$
 .  $I_i$ 

Se observă că dacă se dorește creșterea factorului de încărcare trebui să se micșoreze curentul  $I_{Rc}$  (pentru un curent de colector la saturație constant), deci creșterea rezistenței  $R_{C}$ , ceea ce duce la creșterea timpului de ridicare a tranzistorului (capacitatea parazită de ieșire a porții se încarcă cu o constantă de timp  $t_{inc} = 2,3$   $C_{p.}R_{c}$ ).

Dacă se menține constant  $I_{Rc}$  și se mărește  $I_{Cs}$  va rezulta un consum de putere sporit. În funcție de aplicația concretă se vor adopta în mod corespunzător curenții:  $I_{Rc}$ ,  $I_{Cs}$  și  $I_{S}$ . Rezistența  $R_{C}$  se calculează:

$$R_C = \frac{V_{CC} - U_{CES}}{I_{Rc}} \approx \frac{V_{CC}}{I_{Rc}}$$

b) Calculul rezistențelor R, r și R<sub>A</sub>

- Din condiția de saturare a tranzistorului:

$$\beta_{min.} I_B \geq I_{CS}$$

În nodul din bază se obține următoarele relații:

$$I_R = I_B + I_r$$




Figura 6.7

$$\frac{V_{M1} - U_{BES}}{R} = I_B + \frac{U_{BES} + V_{BB}}{r}$$

unde:

 $V_{M1} = V_{LL} + V_D$  ce corespunde valorii logice 1 la intrare.

$$I_{B} = \frac{V_{M1} - U_{BES}}{R} - \frac{U_{BES} + V_{BB}}{r}$$

Înlocuind în relația:  $\beta_{min.}$   $I_B \ge I_{CS}$  se obține:

$$\frac{V_{M1} - U_{BES}}{R} - \frac{U_{BES} + V_{BB}}{r} \ge \frac{I_{CS}}{\beta_{\min}}$$

$$(6.11)$$

sau dacă se ia în considerare toleranța tensiunilor de alimentare și a rezistențelor se obține:

$$\frac{V_{M1} - U_{BES}}{R(1 + t_r)} - \frac{U_{BES} + V_{BB}(1 + t)}{(1 - tr)r} \ge \frac{I_{CS}}{\beta_{\min}}$$

Din paragraful privind dimensionarea porții SI se știe că:  $I_{RA} \ge I_R$ 

Sau:

$$\frac{V_{CC} - V_{M1}}{R_A} \ge \frac{V_{M1} - U_{BES}}{R} \tag{6.12}$$

sau dacă se ia în considerare toleranța tensiunilor de alimentare și a rezistențelor se obține:

$$\frac{V_{CC}(1-t_u) - V_{M1}}{R_A(1+t_r)} \ge \frac{V_{M1} - U_{BSES}}{R(1-tr)}$$

- Din condiția de blocare a tranzistorului: U<sub>BEbl</sub> ≤0 se obține:

 $I_R + I_{co max.} = I_r$ 

Sau:

$$\frac{V_{M\,0}-U_{\,BEbl}}{R}+I_{\,co\,\text{max}}\,=\frac{U_{\,BEbl}+V_{\,BB}}{r}$$

unde

 $V_{\text{Mo}} = U_{\text{CES}} + V_{\text{D}} = 0.2 + 0.75 = 0.95 \text{ V}$ 

Impunând condiția de blocare a tranzistorului se obține:

$$r \le \frac{(1 - t_u)V_{BB}}{\frac{0.95}{R} + I_{co \max}}$$
(6.13)

Din inegalitățile (6.11), (6.12), (6.13) se determină o infinitate de soluții, pentru dimensionarea celor trei rezistențe care satisfac condițiile de funcționare corectă în regim static a porții.

În final se determină curentul de intrare al porții:

$$I_{i \max} = \frac{V_C - V_{Mo}}{R_A} + (n-1)I_{o \max}$$

unde: I<sub>0</sub> max. = curentul rezidual prin diodele de la intrare și care poate fi neglijat.

Se verifică dacă este îndeplinită condiția de încărcare:

$$I_{Rcmax} + N.I_{imax} \leq I_{Cs min}$$

Dacă se cunosc valorile curenților  $I_{CS}$  și  $I_{RC}$  se poate determina o relație suplimentară pentru dimensionarea rezistenței  $R_A$ , folosind relația:

$$N. \frac{V_{CC}(1+t_u) - 0.95}{(1-t_r)R_A} \le I_{CS} - I_{RC}$$
de unde:  $R_A \ge \frac{N[V_{CC}(1+t_u) - 0.95]}{(1-t_r)(I_{CS} - I_{RC})}$ 

Condensatorul de accelerare poate fi calculat din relațiile cunoscute. Se pot adapta pentru o valori cuprinse între 100 pF și 2nF.

# METODE DE PROIECTARE A CIRCUITELOR DIGITALE CU TRANZISTOARE BIPOLARE

( material suplimentar)

Pentru proiectarea circuitelor logice în literatura de specialitate nu s-a impus o metodă specifică de proiectare. Singurul criteriu de proiectare constă în dimensionarea corespunzătoare a componentelor electronice, a circuitului, încât acesta să asigure funcția logică dorită, să funcționeze corect din punct de vedere electronic, cât și asigurarea parametrii statici și dinamici impuși. În proiectarea circuitelor logice se pot distinge trei etape:


- proiectarea circuitelor logice în regim static;
- Proiectarea circuitelor logice în regim static analizând condițiile cele mai defavorabile de funcționare a acestuia;
  - Proiectarea circuitelor logice în regim dinamic.

În continuare se vor analiza cele trei metode de proiectare, exemplificându-se pe un circuit simplu.

# 6.1.1. Proiectarea în regim static

Figura

În figura 6.1 se reprezintă o schemă tipică a unui circuit invertor cu tranzistor. Circuitul trebuie să asigure următoarele condiții de funcționare în regim staționar:



- Dacă  $U_i = 0^V$ ; atunci tranzistorul T trebuie să fie blocat și  $U_O = E_c$
- Dacă  $U_i = E_c$ ; atunci tranzistorul T trebuie să fie în conducție (saturat), iar  $U_O = U_{CE} = 0.1^V$ .

Pentru ca circuitul să îndeplinească condițiile de funcționare în regim staționar, trebuie dimensionat în mod corespunzător divizorul format de rezistențele R și  $R_B$  – astfel încât tranzistorul să funcționeze în cele două regimuri cerute, atunci când la intrare avem  $0^V$  respectiv  $E_c$ .

Condiția de blocare a tranzistorului T este dată de relația:

$$U_{\text{Bes}} \le 0 \tag{6.1}$$

Condițiile de saturare a tranzistorului T sunt stabilite prin relațiile:

$$U_{BE} \le U_{CE} \tag{6.2}$$

Şi

$$I_{B}$$
.  $\beta_{min} \ge I_{Cs}$  (6.3)

Pentru ca tranzistorul că fie blocat, este necesar ca  $U_{BEb} \le 0$  și  $I_B = -I_{co}$ .

Scriind suma curenților în bază, în cazul că se presupune tranzistorul T blocat, rezultă:

$$I_R + I_{co} = I_{RB}$$

Sau

$$\frac{Ui - U_{BEb}}{R} + I_{co} = \frac{U_{BEb} + E_{B}}{R_{R}}$$

unde Ui= 0V

de unde se poate calcula UBEb:

$$U_{BEb} = \frac{R.R_B}{R + R_B} I_{co} - \frac{R}{R + R_B} E_B$$

Din condiția  $U_{BEb} \leq 0$  se obține o primă inegalitate importantă pentru dimensionarea divizorului:

$$R_{B} \le \frac{E}{I_{co}} \tag{6.4}$$

Presupunând că tranzistorul este saturat și scriind suma curenților în bază rezultă relația:

$$I_R - I_{RB} = I_{BD} \\$$

Pentru ca tranzistorul să fie saturat, este necesar ca:

$$I_{BD} \ge I_{Bs} = \frac{I_C}{\beta_{No}} = \frac{E_C}{\beta_{No} R_C}$$

sau

$$\frac{E_C - U_{BEs}}{R} - \frac{U_{BEs} + E_B}{R_B} \ge \frac{E_C}{\beta_{No}.R_C}$$

de unde:

$$R \le \frac{E_C - U_{BES}}{\frac{E_C}{\beta_{No}R_C} + \frac{U_{BES} + E_B}{R_B}}$$

$$(6.5)$$

Condițiile (6.4) și (6.5) trebuie să fie satisfăcute și în cazul cel mai defavorabil, adică pentru:  $I_{co} = I_{co \text{ max.}}$  și  $\beta_{No} = \beta_{No \text{ min}}$ .

Rezistența  $R_C$  nu este supusă de obicei unor condiții critice. În general se preferă ca valoarea curentului de colector de saturație  $I_{Cs}$  să cadă în acea zonă a caracteristicii  $\beta$ =f( $I_{Cs}$ ) unde

factorul de amplificare are valoarea maximă. Alegând din această caracteristică curentul  $I_{CS \text{ opt}}$ , valoarea rezistenței  $R_{C}$  se poate calcula din relația:

$$R_C = \frac{E_C - U_{CEs}}{I_{Cs opt}} \tag{6.6}$$

Parametrii  $R_C$ , R și  $R_B$  ai circuitului invertor determinați prin relațiile (6.4) (6.5) și (6.6) va asigura îndeplinirea sigură a condițiilor de funcționare a circuitului invertor din punct de vedere static și funcțional( asigură funcția logică NU).

Parametrii astfel dimensionați vor asigura totodată și funcționarea corectă și sigură din punct de vedere static a circuitului invertor, dar este posibil să nu se comporte suficient de bine în regim dinamic, sau în condițiile cele mai defavorabile de funcționare.

#### 6.1.2. Circuitul invertor în cazul cel mai defavorabil

Sistemele logice complexe, cum sunt calculatoarelor numerice se caracterizează prin faptul că sunt formate dintr-un număr important de circuite care aparţin însă unei game reduse de tipuri. Același tip de circuit poate fi întâlnit de mii de ori într-un sistem, în diverse condiții de încărcare, de temperatură de lucru, cu parametrii dispozitivelor semiconductoare sau electronice având valori cuprinse în anumite limite, cu valori de ale tensiunilor de alimentare ce varia în limite acceptate. În realitate, datorită dispersiei și toleranțelor componentelor folosite, două circuite de același tip (cu scheme identice) nu vor fi niciodată perfect identice. Cu toate acestea este necesar ca un circuit să funcționeze în orice parte a sistemului, fără a fi ajustat în condițiile respectării regulilor de interconectare. Pentru a se rezolva această problemă importantă, se recurge la o concepție de proiectare a circuitelor logice numită a "cazului cel mai defavorabil". Aceasta presupune analizarea influenței pe care o are modificarea valorii tuturor elementelor schemei asupra condițiilor de funcționare și determinarea combinației celei mai defavorabile pentru un caz dat.

Pentru a se ilustra metoda de proiectare a cazului cel mai defavorabil se va aplica această metodă la proiectarea circuitului invertor prezentat în paragraful precedent. Ecuațiile care determină valorile rezistențelor circuitului invertor sunt date de relațiile (6.4), (6.5) și (6.6).

Rezistența R<sub>B</sub> a fost dedusă din condiția de blocare a tranzistorului; pentru acest caz situația ca mai defavorabilă apare atunci când:

- tranzistorul funcționează la temperatura maximă admisă, adică:  $I_{Cho} = I_{CBO max}$ .
- tensiunea de alimentare Ec se găsește la valoarea minimă din cadrul câmpului de toleranțe: Ec =  $E_{CN}(1-t_u)$ ( spre exemplu.:  $t_u=0,1=10$  %)
- rezistența  $R_B$  se găsește la valoarea maximă din cadrul câmpului de toleranțe:  $R_B = R_{BN}(1+t_r)$ (exemplu:  $t_r = 0.2 = 20$  %) (în relațiile de mai sus indicii N arată că se consideră valorile nominale).

Prin urmare, ecuația (6.4.) poate fii scrisă, în noile condiții:

$$R_{BN} \le \frac{1 - t_u}{1 + t_r} \cdot \frac{E_{BN}}{I_{Co \max}} \tag{6.7}$$

În mod similar se deduce care este situația cea mai defavorabilă în cazul în care tranzistorul este saturat, condiție care s-a folosit pentru scrierea ecuației (6.5):

- curentul de colector este maxim, adică  $R_C = R_{CN}(1-t_r)$ , iar  $E_C = E_{CN}(1+t_u)$
- tranzistorul folosit are:  $\beta = \beta_{\text{No min.}}$  și  $U_{\text{BEs}} = U_{\text{BEs max.}}$
- tensiunea de alimentare  $E_C$  se găsește la valoarea maximă din cadrul câmpului de toleranțe:  $E_B = E_{BN} (1+t_u)$ .
- rezistența R se găsește la valoarea maximă  $R = R_N(1+t_r)$  și rezistența  $R_B$  la valoarea minimă  $R_B = R_{BN}(1-t_r)$ . În aceste condiții o relație pentru, dimensionarea rezistenței R, în cazul cel mai defavorabil se obține:

$$R_{N} \leq \frac{1}{1+t_{r}} \cdot \frac{E_{CN}(1-t_{u}) - U_{BEs \max}}{E_{CN}(1-t_{u})} + \frac{E_{BN}(1+t_{u}) + U_{BEs \max}}{R_{BN}(1-t_{r})}$$

$$(6.8)$$

De remarcat faptul că în relația curentului de colector cazul defavorabil apare când  $E_C = E_{CN}(1+t_u)$  iar în relația curentului de bază cazul defavorabil apare pentru  $E_C = E_{CN}(1-t_u)$ ; cum în aceeași relație(6.8) nu pot apare toleranțe diferite pentru aceeași mărime, s-a ales cazul cel mai defavorabil global, care este al doilea (ponderea termenului de la numărător este mai important decât ponderea termenului de la numitor) cel ce influențează asupra curentului de bază.

În general, proiectarea circuitelor de comutare conduce la sisteme de inecuații care se rezolvă de multe ori pe cale grafică.

Pentru circuitul invertor se obține din analiza condițiilor de blocare:

 $R_B = f_1(R)$ , Dacă nu se ia cazul particular  $U_i = 0$ .

Din analiza condițiilor de saturare rezultă:

 $R=f_2(R_B)$ 




Figura 6.2

Intersecția acestor funcții f<sub>1</sub> și f<sub>2</sub>, delimitează zonele din planul de coordonate (R<sub>B</sub>, R) care satisfac simultan ambele inecuații. Funcționarea cea mai sigură a circuitului se obține dacă

intersecția valorilor nominale ale rezistențelor se găsește în mijlocul zonei dublu hașurate (figura 6.2), care formează zona soluțiilor sistemului.

În acest caz, chiar și cazurile cele mai defavorabile de dispersii și toleranțe nu vor deplasa punctul de funcționare P în afara zonei hașurate.

În alegerea punctului de funcționare, trebuie să se țină seama de următoarele:

- dacă se aleg rezistențele  $R_B$  și R în jurul punctului a, aceste rezistențe au valori mici, de aceea se impune o putere mare a surselor de alimentare, dar efectul capacităților parazite este mai mic iar viteza de comutare este mai mare.
- Dacă se aleg rezistențele  $R_B$ , și, R în jurul punctului b, acestea au valori mari, ceea ce determină viteze de acționare mai mici, dar puterea surselor de alimentare este mică. Punctul P este o poziție de compromis a celor două cazuri anterioare.

#### 6.1.3. Circuitul invertor în regim dinamic

În paragrafele precedente proiectarea circuitului invertor s-a făcut din punct de vedere static. O proiectare corectă a circuitului invertor nu poate neglija comportarea circuitului în regim tranzitoriu. Pentru studiul circuitului invertor în regim dinamic trebuie ținut cont de parametrii dinamici ai tranzistorului circuitului funcție de curenții de bază:

$$t_{bl} = f(I_{Bi})$$
;  $t_{db} = f(BD)$ ;  $t_s = f(I_{Bi})$   $I_{BD}$ =const.

Pentru a ține cont de funcționarea optimă în regim dinamic a inventorului, se impun valorile limită superioare ale timpilor de comutare. Pe baza caracteristicilor dinamice ale tranzistorului (figurile 6.3, 6.4, 6.5) se pot determine valorile rezistențelor R<sub>B</sub> și R.

Din relația (6.4) rezistența R<sub>B</sub> este:

$$R_{B} \leq \frac{E_{B}}{I_{co}}$$

$$\operatorname{dar I_{co}} = I_{Bi} \operatorname{deci}:$$

$$R_{B} \leq \frac{E_{B}}{I_{Bi}}$$

$$\operatorname{Din relația}(6.5) \operatorname{R este}:$$

$$R \leq \frac{E_{C} - U_{BEs}}{\frac{E_{C}}{\beta \cdot R_{C}} + \frac{U_{BEs} + E_{B}}{R_{B}}}$$

$$\operatorname{dar:} \frac{E_{C}}{\beta \cdot R_{C}} = \frac{I_{Cs}}{\cdot R_{B}} = I_{BD}$$

$$\operatorname{şi Ec} > U_{BEs}(\sim 0^{\text{V}})$$

$$\operatorname{deci relația:}$$

$$\frac{U_{BEs} + E_{B}}{R_{B}} \cong \frac{E_{B}}{R_{B}} = I_{Bi}$$






Figura 6.3




Figura 6.4

Figura 6.5

Dacă se impune un anumit timp de deblocare din caracteristica  $t_{db} = f(I_{BD})$  (figura 6.4) se determină curentul de bază direct  $I_{BD}$ , ce se introduce în relația (6.10).

Dacă se impune și un anumit timp de blocare, care are două componente  $t_{b1} + t_s$ , unde  $t_s > t_{b1}$ . Curentul de bază invers se determină din caracteristicile  $t_{b1} = f(I_{BI})$  (figura 6.3) și  $t_s = f(I_{BI})I_{BD=const}$ , (figura 6.5)adoptându-se valoarea cea mai mare ce rezultă pentru curentul de bază invers, care se folosește în relațiile (6.9) și (6.10).

Exemplu numeric: Proiectarea unui circuit invertor

Alegerea parametrilor schemei unui circuit invertor, se face în funcție de condițiile de funcționare impuse, plus alte cerințe suplimentare; prețul, siguranța în funcționar, etc.

Metoda de proiectare care urmează este valabilă pentru circuitul invertor din figura 61.

Se presupune că sunt date:

- *tensiunile*:  $E_c = 10$ ,  $E_B = -5 V$
- parametrii tranzistorului BC 108:  $\beta_{No min} = 50$ ,  $I_{co max} = 50 \mu A$ ,
- $U_{BEs} = 0.7 \text{ V}, I_{Cs \text{ opt}} = 10 \text{ mA}.$

a) 
$$R_C = \frac{E_C}{I_{C_S opt}} = \frac{10}{0.01} = 1000\Omega, deci R_C = 1 K\Omega$$

b) 
$$R_B \le \frac{E_B}{I_{co\,\text{max}}} = \frac{5}{50.10^{-6}} = 100\,\text{K}\Omega$$
; se adopta  $R_B = 50\,\text{K}\Omega$  pentru a crește curentul de

bază invers la blocare și a micșora timpul de blocare a tranzistorului.

c) 
$$R \le \frac{E_C - U_{BES}}{\frac{E_C}{\beta_{N_{o \min}} \cdot R_C} + \frac{E_B + U_{BES}}{R_B}} = \frac{9.3 \cdot 10^3}{0.11 + 0.2} = 30 \text{ K}\Omega$$

 $deci\ R = 30\ K\Omega$ 

$$d) \quad C = \frac{(I_{BD} - I_{BDAS})t_r}{E_C}$$

Curentul de bază direct se determină din relația:

$$I_{BDAS} = I_R - I_r$$

Sau

$$I_{BDAS} = \frac{E_C - U_{BES}}{R} - \frac{E_B + U_{BES}}{R_B}$$

$$I_{BDAS} = \frac{9.3}{30 \cdot 10^3} - \frac{6.7}{50 \cdot 10^3} = 0.31 \cdot 10^{-3} - 0.11 \cdot 10^{-3} = 0.2mA$$

Pentru a determina curentul de supra-acționare la deblocare se pleacă de la relația (3.49)

$$N_d = \frac{\beta_{No} \cdot I_{BDAS}}{I_{Cs}}$$

pentru  $N_d=2$ ,  $I_{Cs}=10$  mA și  $\beta_{No}=36$ 

$$I_{bdo} = \frac{2.10.10^{-3}}{36} = 0.55 mA$$

Pentru un timp de deblocare de 1 µs se obține pentru capacitatea de accelerare valoarea:

$$C = \frac{(0,55 - 0,2).10^{-3}.10^{-6}}{10} = 0,35.10^{-16} = 35 \ pF$$

În unele aplicații se cere un calcul mai amănunțit, care să ia în considerare și dispersia parametrilor.

## PARAMETRII CIRCUITELOR LOGICE INTEGRATE

Analiza parametrilor electrici specifici unui circuit integrat simplu relevă nivelul performanțelor circuitului respectiv, cât și caracteristicile tehnologice de integrare.

In funcție de schema electronică de apariția cronologică cât și de modul de definire a parametrilor, circuitele logice integrate se clasifică în familii de circuite integrate numerice.

Circuitele integrate numerice sau digitale în mare parte sunt realizate din punct de vedere al tehnologiei de fabricare fie în tehnologia bipolară (TTL sau ECL) fie în tehnologia unipolară cu tranzistoare MOS sau CMOS. În ultimi ani a apărut și tehnologii mixte cum ar fi BiCMOS (bipolară-unipolară).

Circuitele logice dintr-o familie se caracterizează prin aceea că au nivele logice de tensiune egale și prezintă aceleași tipuri de parametrii, ceea ce permite o comparare simplă a performanțelor lor. Circuitele logice din familii diferite se pot compara pe baza parametrilor i-dentici definiți și prin analizarea parametrilor specifici familiei respective. Dificultăți aparte apar în aprecierea unor circuite logice complexe, caracterizate printr-un număr foarte mare de parametrii, ce nu pot fi analizați numai pe baza parametrilor prezentați în cataloage. În aceste cazuri în afara analizării parametrilor mai trebuie ținut seama de o serie de factori cum ar fii: compatibilitatea nivelelor logice a circuitului folosit cu a celorlalte circuite din sistem; complexitatea circuitelor logice periferice (de legătură); compatibilitatea funcțiilor generate de circuitul analizat cu funcțiile logice necesare sistemului logic proiectat, posibilitatea obținerii aceluiași circuit de la alte firme (în cazul producției de serie); posibilitatea furnizării (de către firmă) a unei game lărgite de circuite folosite pentru diferite aplicații; posibilitatea obținerii unor date suplimentare de documentare referitoare la caracteristicile și la aplicațiile tipice ale circuitului, și nu în ultimul rând deprinderea utilizatorului de a utiliza un anumit tip de circuit integrat.

In acest capitol se vor defini principalii parametrii ai circuitelor logice ce sunt specifici tuturor tipurilor de circuite logice integrate. În capitolele în care se vor studia diferitele familii de circuite logice se vor prezenta de asemenea parametrii caracteristici fiecărei familii de circuite logice integrate.

# 9.1. CARACTERISTICA STATICĂ DE TRANSFER

Caracteristica statică de transfer a unui circuit integrat numeric exprimă variația tensiunii de ieșire funcție de tensiunea de intrare. In figura 9.1 se reprezintă caracteristica statică de transfer a unui circuit logic tipic, cu inversare. Datorită dispersiei elementelor de circuit, a condițiilor de încărcare diferite, variația tensiunilor de alimentare și temperaturii de lucru, nu se poate defini o caracteristică de transfer unică, ceea ce înseamnă că nu se poate defini o valoare de tensiune unică pentru nivelul logic 1 respectiv, nivelul logic 0.




Figura 9.1

În practică caracteristica statică de transfer a unui circuit numeric integrat este cuprinsă între două caracteristici statice de transfer limită, astfel că fiecare variabilă binară (de intrare şi ieşire) vor fi asociate la două plaje de tensiune numite: plajă de tensiune garantată, pentru cele două nivele de tensiune de la ieşire, respectiv plajă de tensiune permisă, pentru cele două nivele de tensiune de la intrare.

Se pot definii patru plaje de tensiune, care sunt delimitate de 8 valori semnificative. Patru tensiuni de intrare limită, câte două tensiuni limită pentru fiecare nivel logic, respectiv patru tensiuni de ieșire limită, câte două tensiuni limită pentru fiecare nivel logic de ieșire. Tensiunile limită de la intrare, respectiv ieșire au următoarele denumiri tipice:

- VILmin - nivelul de tensiune minim la intrare pentru ca circuitul să interpreteze la

intrare 0 logic;

- VILmax - nivelul de tensiune maxim la intrare pentru ca circuitul să interpreteze la intrare 0 logic;

Se costată că dacă la intrarea unui circuit se aplică o tensiune (V<sub>I</sub>) cuprinsă între **VILmin** și **VILmax** circuitul va interpreta aceea valoare ca pe 0 logic.

- VIHmin -nivelul de tensiune minim la intrare pentru ca circuitul să interpreteze la intrare 1 logic;
- VIHmax- nivelul de tensiune maxim la intrare pentru ca circuitul să interpreteze la intrare 1 logic;

Se costată că dacă la intrarea unui circuit se aplică o tensiune  $(V_I)$  cuprinsă între **VIHmin** și **VIHmax** circuitul va interpreta aceea valoare ca pe 1 logic.

- VOLmin nivelul de tensiune minim la ieșire garantat pentru 0 logic la ieșire;
- VOLmax- nivelul de tensiune maxim la ieşire garantat pentru 0 logic la ieşire;
- VOHmin nivelul de tensiune minim la ieșire garantat pentru 1 logic la ieșire;
- VOHmax nivelul de tensiune maxim la ieşire garantat pentru 1 logic la ieşire.

Dacă tensiune de la intrare este cuprinsă intre una dintre cele două limite prezentate mai sus, circuitul va genera la ieșire un nivel de tensiune cuprins intre limitele **VOLmin** și **VOLmax** ce corespunde, din punct de vedere logic, lui 0 logic la ieșire, sau intre limitele **VOHmin** și **VOHmax** ce corespunde, din punct de vedere logic, lui 1 logic la ieșire. Atragem atenția că valoarea logică de la ieșire este dată de funcția logică a circuitului respectiv.

Pe baza acestor tensiuni limită, definite mai sus, se definesc următoarele intervale de tensiune:

- plaja nivelului inferior (I) admis al tensiunii de intrare: VILmax VILmin
- plaja nivelului superior (H) admis al tensiunii de intrare: VIHmax VIHmin
- plaja nivelului inferior garantat al tensiunii de iesire: :VOLmax VOLmin
- plaja nivelului superior garantat al tensiunii de ieşire: VOHmax VOHmin.

Un circuit logic va funcționa corect atâta timp cât nivelele de tensiune aplicate la intrare se încadrează în plaja admisă, în acest caz nivelele de tensiune obținute la ieșire se încadrează în plaja garantată.

Intervalul dintre nivelele de tensiune cuprinse între :VIHmin-VILmax poartă denumirea de zonă de tranziție. Pentru tensiuni de intrare cuprinse în zona de tranziție circuitul integrat poate interpreta acest nivel de tensiune fie 1 logic fie 0 logic , ceea ce determină ca la ieșire să se genereze unul din cele două nivele de tensiune garantate, dar nu tot timpul același, în funcție de alte criterii decât cele funcționale. Datorită faptului că la ieșire se creează o situație de ambiguitate zona de tranziție este de dorit să fie evitată. Acest lucru este imposibil datorită faptului că punctul de funcționare de la ieșirea circuitului integrat trece prin această zonă. Pentru funcționarea corectă a unui circuit integrat se impune ca parcurgerea zonei de tranziție să se facă într-un timp cât mai scurt, ceea ce conduce la fronturi cât mai scurte pentru semnalul numeric.

În figura 9.1 nivele de tensiune  $V_{\rm IL1}$ ,  $V_{\rm IL2}$  sunt foarte apropiate din punct de vedere valoric și reprezintă valoarea tipică pentru 0 logic iar  $V_{\rm IH1}$ ,  $V_{\rm IH2}$  reprezintă valoarea tipică pentru 1 logic. Cele două limite ale tensiuni de intrare se obțin prin intersectare caracteristicilor statice limită cu simetrica sa la  $45^{\circ}$ .