

Министерство образования Российской Федерации

МОСКОВСКИЙ ГОСУДАРСТВЕННЫЙ ТЕХНИЧЕСКИЙ УНИВЕРСИТЕТ

им. Н.Э. БАУМАНА

Факультет: Информатика и системы управления

Кафедра: Информационная безопасность (ИУ8)

Аппаратные средства вычислительной техники

Лабораторная работа №1

"Исследование функций процессора"

Преподаватель: Рафиков Андрей Гыязович


Студент: Соколов Константин Андреевич

Группа: ИУ8-62

<u>Цель работы</u>: изучение устройства МТ1804; изучение структуры, принципа действия и функций процессорного элемента KI804BCI; программирование и выполнение линейных микропрограмм.

Теоретическая часть

Структурная схема МТ1804:



Операционный автомат логической секции:




Таблица 1. Выбор функции АЛУ:

I5-3	Функция АЛУ
	(F)
000	R+S+CO
001	S-R-1+CO
010	<i>R-S-1+CO</i>
011	$R \vee S$
100	$R \cdot S$
101	$\overline{R} \cdot S$
110	$R \oplus S$
111	$\overline{R} \oplus \overline{S}$

Таблица 2. Выбор источников операндов:

I2-0	Источники					
	операндов					
	R	S				
000	POH(A)	PQ				
001	POH (A)	РОН				
		(B)				
010	0	PQ				
011	0	РОН				
		(B)				
100	0	РОН				
		(A)				
101	D	РОН				
		(A)				
110	D	PQ				
111	D	0				

Таблица 3. Выбор приемника результата:

I8-6	Тип загрузки	Выход Ү
000	$F \rightarrow PQ$	F
001	Нет загрузки	F
010	$F \rightarrow POH(B)$	A
011	$F \rightarrow POH(B)$	F
100	$F/2 \rightarrow POH(B)$,	F
	$Q/2 \rightarrow PQ$	
101	$F/2 \rightarrow POH(B)$	F
110	$2F \rightarrow POH(B)$,	F
	$2Q \rightarrow PQ$	
111	$2F \rightarrow POH(B)$	F'

Таблица 5. Формат 32-битных микрокоманд

Номер	Номер	Назначение	Функция
тетрад	бита	бита	,
Ы			
0	0	D0	Данные для D-шины
	1	D1	
	2	D2	
	3	<i>D3</i>	
1	4	B0	Адрес РОН на входах В
	5	<i>B1</i>	
	6	B2	
	7	<i>B3</i>	
2	8	A0	Адрес РОН на входах А
	9	A1	
	10	A2	
	11	A3	
3	12	<i>I3</i>	Функция АЛУ
	13	<i>I4</i>	
	14	<i>I5</i>	
	15	CO	Значение входного
			переноса в АЛУ
4	16	<i>IO</i>	Указатель операндов в
	17	<i>I1</i>	АЛУ
	18	<i>I</i> 2	
	19	MO	Нулевой бит
			управления
			мультиплексорами
			сдвига
5	20	16	Определение
	21	<i>17</i>	приемника результата
	22	<i>18</i>	операции
	23	<i>M1</i>	Первый бит управления
			мультиплексорами
			сдвига
6	24	CA0	Управление выборкой
	25	CA1	адреса следующей
	26	CA2	микрокоманды
	27	CA3	

7	28	AR0	Адрес перехода
	29	AR1	
	30	AR2	
	31	AR3	

Таблица 4. Реализация сдвигов:

Koa mi no	Εθδυς βηραδο	Cd Eur Enebo
00	0 - R3 PON RO 0 - R3 RO	- R3 PON R0 -0 - R3 B0 - 0
01	93 00	R3 PON RO -
10	R3 PON R0	R3 POV R0
#	R3 PON RO	- R3 PON R0 - Q3 PO - O

00- ποιυψεςκού εθδοί, 01- αυκπονεςκού εθδοί, 10-αυκπονεςκού εθδοί θδούνου πουνει 11 - σροφικεπονεςκού εθδοί θδούνου θλουνει

PMc. 4

Практическая часть Задание 1.

Адрес			Номе	ер тетраді	Ы			Операции
памяти	7-6	5	4	3	2	1	0	
	AR-	M1.18-	M0.12-	CO.15-	A	В	D	
	CA	6	0	3				
0		0011	0111	0011		0000		Загрузка РОН 0
1		0001	0011	0011		0000		Чтение РОН 0
2		0001	0010	0011		0000		Загрузка PQ
3		0001	0011	0011		0000		Чтение PQ
4		0000	0011	0100		0000		Установка 0 в PQ
5		0101	0011	0011		0000		Сдвиг РОН 0 вправо
6		0111	0011	0011		0000		Сдвиг РОН 0 вправо
7		1110	0011	0011		0000		Двойной сдвиг влево
8		1100	0011	0011		0000		Двойной сдвиг вправо
9		0011	0011	1000		0000		POH 0+1 -> POH 0
10		0011	0011	0001		0000		POH 0-1 -> POH 0
11		0101	0011	1000		0000		Сложение со сдвигом вправо
12		0111	0011	1000		0000		Сложение со сдвигом влево

Задание 2. А) Микропрограмма очистки регистра РОН(i)

Адрес		Операции						
памяти	7-6	5	4	3	2	1	0	
	AR-	M1.18-	M0.12-	CO.15-	A	В	D	
	CA	6	0	3				
0		0011	0111	0011		0101	0001	Загрузка единицы в РОН(5)
1		0001	0011	0100		0101		Очистка РОН (5)

Б) Обмен данными регистров РОНі и РОНј(PQ):

Адрес	Номер тетрады							Операции
памяти	7-6	5	4	3	2	1	0	
	AR-	M1.18-	M0.12-	CO.15-	A	В	D	
	CA	6	0	3				
0		0011	0111	0011		0101	0101	Загрузка числа 5 в РОН(5)
1		0011	0111	0011		0001	0011	Загрузка числа 3 в РОН(1)
2		0000	0100	0011	0101	0000		Копирование POH(5) в PQ
3		0011	0100	0011	0001	0101		Копирование РОН(1) в РОН(5)
4		0011	0010	0011		0001		Копирование PQ в POH(1)

В,Д) Алгебраическое сложение/вычитание в дополнительном/обратном коде:

Адрес			Номе	ер тетрад	Ы			Операции
памяти	7-6	5	4	3	2	1	0	
	AR-	M1.18-	M0.12-	CO.15-	A	В	D	
	CA	6	0	3				
0		0011	0111	0011		0000	1011	Загрузка числа 11 в РОН(0)
1		0011	0111	0011		0001	0001	Загрузка 1 в РОН(1)
2		0001	0001	0000	0001	0000		Сложение РОН(0) и РОН(1)

Г) Изменение знака

Адрес		Операции						
памяти	7-6	5	4	3	2	1	0	
	AR-	M1.18-	M0.12-	CO.15-	A	В	D	
	CA	6	0	3				
0		0011	0111	0011		0000	0001	Загрузка единицы в РОН(0)
1		0011	0101	0110		0000	1111	XOR с 1111 в РОН(0)
2		0011	0011	1000		0000		Прибавление единицы в РОН(0)

Вывод

В данной работе мы изучили устройства МТ1804; структуры, принципа действия и функций процессорного элемента KI804BCI; программирование и выполнение линейных микропрограмм.