SIMD

Александр Шишков Itseez, 2016


Параллелизм


- системы памяти
- системный ввод-вывод
- мультиплексирование шин
- ISA
 - конвейеризация
 - суперскалярность
 - неупорядоченная выборка
 - механизм прерываний


Классификация Флинна

Flynn M. (1966)

		Data Stream		
		Single	Multiple	
Instruction Stream	Single	SISD	SIMD	
	Multiple	MISD	MIMD	








Data Stream

SIMD:


- векторные процессоры
- матричные процессоры

• ...



Векторизация — выполнение операций над несколькими операндами (вектором) одновременно.

Векторный процессор – это процессор, поддерживающий на уровне системы команд операции для работы с одномерными массивами.



В чем плюсы?

- •эффективное декодирование
- •меньше операций с данными
- •менший размер кода

```
for i = 1 to 10 do
IF - Instruction Fetch (next) ID - Instruction Decode
Load Operand1
Load Operand2
Add Operand1 Operand2
Store Result
end for
```

В чем плюсы?

- эффективное декодирование
- меньше операций с данными
- менший размер кода

```
IF - Instruction Fetch
ID - Instruction Decode
Load Operand1[0:9]
Load Operand2[0:9]
Add Operand1[0:9] Operand2[0:9]
Store Result
```

Cray 1 (1976) 80 MHz, 8 regs, 64 elems

Специализированные процессоры для векторной обработки

Высокая скорость работы с памятью Нет кэша



Современные процессоры стандартной архитектуры (Intel и AMD) имеют векторные расширения.

Векторное расширение:

- Набор векторных регистров
- «Упаковка» запись в один векторный регистр нескольких операндов — формирование вектора
- Набор команд для векторной обработки

Анализ большого количества приложений:

- •графика
- MPEG видео
- •сжатие речи
- •обработка изображений
- •игры
- •видео конференции

Результаты:

- Небольшие целочисленные типы (8-битные в случае графики, 16-битные для аудио)
- Простые циклы с большим количеством итераций
- Простые операции: сложение, умножение с накоплением и т.д.
- Итерации большинства циклов независимы

Intel MMX, 1997, Intel Pentium MMX

Набор базисных векторных инструкций для обработки

целых чисел

- 57 новых инструкций
- 8 64-битных регистра
- 4 новых типа данных



Intel MMX: 1997, Intel Pentium MMX, IA-32

AMD 3DNow!: 1998, AMD K6-2, IA-32

Apple, IBM, Motorola AltiVec: 1998, PowerPC G4, G5, IBM Cell

Intel SSE (Streaming SIMD Extensions): 1999, Intel Pentium III

Intel SSE2: 2001, Intel Pentium 4, IA-32

Intel SSE3: 2004, Intel Pentium 4 Prescott, IA-32

Intel SSE4: 2006, Intel Core, AMD K10, x86-64

AMD SSE5 (XOP, FMA4, CVT16): 2007, 2009, AMD Buldozzer

Intel AVX: 2008, Intel Sandy Bridge


ARM Advanced SIMD (NEON): ARMv7, ARM Cortex A MIPS SIMD Architecture

(MSA): 2012, MIPS R5

Intel AVX2: 2013, Intel Haswell

Intel AVX-512: Intel Xeon Phi

. . .



Intel MMX

- •для обработки целочисленных векторов длиной 64 бит
- 8 виртуальных регистров mm0, mm1, ..., mm7 ссылки на физические регистры x87 FPU
- Типы векторов: 8 x 1 char, 4 x short int, 2 x int, 1 x int64
- MMX-инструкции разделяли x87 FPU
- •с FP-инструкциями требовалось оптимизировать поток инструкций (отдавать предпочтение инструкциям одного типа)

SSE (Streaming SIMD Extensions) 1999, Pentium III, ответ на 3DNow! от AMD Проблемы MMX:

- Регистры совмещены с FPU
- Целочисленная арифметика
- 8 регистров 128 бит xmm0, ..., xmm7
- float (4 элемента на вектор)
- 70 новых команд
- 32-битный управляющий регистр MXCSR

SSE2, Pentium IV, 2000


- Поддержка чисел с плавающей точкой двойной точности
- SSE2 содержит инструкции для потоковой обработки целочисленных данных в тех же 128-битных хmm регистрах. Вытеснение ММХ.
- 16 векторных регистров шириной 128 бит: %xmm0, %xmm1, ..., %xmm7; %xmm8, ..., %xmm15
- Добавлено 144 инструкции к 70 инструкциям SSE
- По сравнению с SSE сопроцессор FPU (x87) обеспечивает более точный результат при работе с вещественными числами


16 x char	char	char	char	ch	ar	char			char
8 x short int	short	int	short int		short in		int		
4 x float int	floa	at	float			float	floa		at
2 x double	double			double					
1 x 128-bit int	128-bit integer								

SSE3, Pentium IV, 2003

- 13 новых инструкций
- наиболее заметное изменение горизонтальная работа с регистрами

 Horizontal instruction





Advanced Vector Extensions (AVX), 2008

- Размер векторных регистров увеличивается с 128 до 256 бит (регистры YMM0 YMM15).
 - Существующие 128-битные инструкции будут использовать младшую половину новых YMM регистров.
- Неразрушающие операции.
 - Набор инструкций AVX позволяет использовать любую двухоперандную инструкцию XMM в трёхоперандном виде без модификации двух регистров-источников, с отдельным регистром для результата.

AVX-512 register scheme as extension from the AVX (YMM0-YMM15) and SSE (XMM0-XMM15) registers

	511 2	56 255 128	127 0	
-				0 4 4 5
Векторные регистры пе	ZMM0	YMM0	XMM0	0, ymm1,, ymm15
	ZMM1	YMM1	XMM1	, , , , ,
	ZMM2	YMM2	XMM2	
_	ZMM3	YMM3	XMM3	0
	ZMM4	YMM4	XMM4	
YM	ZMM5	YMM5	XMM5	MO
YM	ZMM6 ZMM7	YMM6 YMM7	XMM6 XMM7	M1
YM	ZMM8	YMM8	XMM8	M2
	ZMM9	YMM9	XMM9	
YM	ZMM10	YMM10		M3
YM_f	ZMM11		XMM11	M4
YM	ZMM12		XMM12	M5
	ZMM13		XMM13	
YM	ZMM14		XMM14	M6
YM	ZMM15		XMM15	M7
YM	ZMM16		XMM16	M8
	ZMM17		XMM17	
YM	ZMM18		XMM18	M9
YM	ZMM19		XMM19	M10
YM	ZMM20	YMM20		M11
YM	ZMM21	YMM21		M12
	ZMM22		XMM22	
YM	ZMM23		XMM23	M13
YM	ZMM24	YMM24	XMM24	M14
YM	ZMM25	YMM25	XMM25	M15
1.11	ZMM26	YMM26	XMM26	1113
	ZMM27	YMM27	XMM27	
	ZMM28		XMM28	
	ZMM29		XMM29	
	ZMM30		XMM30	
	ZMM31	YMM31	XMM31	

Формат инструкций

ADDPS

Название инструкции


- Тип инструкции
 - S над скаляром (scalar)
 - P над упакованным вектором (packed)

- ADDPS add 4 packed single-precision values (float)
- ADDSD add 1 scalar double-precision value (double)

- Тип элементов вектора/скаляра
 - S single precision (float, 32-бита)
 - D double precision (double, 64-бита)

Скалярные SSE-инструкции (scalar instruction) — в операции участвуют только младшие элементы данных (скаляры) в векторных регистрах/памяти

ADDSS, SUBSS, MULSS, DIVSS, ADDSD, SUBSD, MULSD, DIVSD, SQRTSS, RSQRTSS, RCPSS, MAXSS, MINSS, ...



SSE-инструкция над упакованными векторами (packed instruction) — в операции участвуют все элементы данных векторных регистров/памяти

ADDPS, SUBPS, MULPS, DIVPS, ADDPD, SUBPD, MULPD, DIVPD, SQRTPS, RSQRTPS, RCPPS, MAXPS, MINPS, ...



Арифметические SSE-инструкции

Arithmetic	Scalar Operator	Packed Operator
y = y + x	addss	addps
y = y - x	subss	subps
$y = y \times x$	mulss	mulps
$y = y \div x$	divss	divps
$y = \frac{1}{x}$	rcpss	rcpps
$y = \sqrt{x}$	sqrtss	sqrtps
$y = \frac{1}{\sqrt{x}}$	rsqrtss	rsqrtps
$y = \max(y, x)$	maxss	maxps
$y = \min(y, x)$	minss	minps

Операции копирования данных (mem-reg/reg-mem/reg-reg)

Scalar: MOVSS

Packed: MOVAPS, MOVUPS, MOVLPS, MOVHPS, MOVLHPS, MOVHLPS

Операции сравнения

Scalar: CMPSS, COMISS, UCOMISS

Packed: CMPPS

Поразрядные логические операции


Packed: ANDPS, ORPS, XORPS, ANDNPS


. . .

SSE-инструкции копирования данных

- MOVSS: Copy a single floating-point data
- MOVLPS: Copy 2 floating-point data (low packed)
- MOVHPS: Copy 2 floating-point data (high packed)
- MOVAPS: Copy aligned 4 floating-point data (fast)
- MOVUPS: Copy unaligned 4 floating-point data (slow)
- MOVHLPS: Copy 2 high elements to low position
- MOVLHPS: Copy 2 low elements to high position

SSE-инструкции копирования данных





Использование инструкций SSE



```
void add(float *a, float *b, float *c)
{
  int i;
  for (i = 0; i < 4; i++)
  {
    c[i] = a[i] + b[i];
}</pre>
```

```
void add sse asm(float *a, float *b, float *c)
     asm volatile (
      "movaps (%[a]), %%xmm0 \n\t"
      "movaps (%[b]), %%xmm1 \n\t"
      "addps %%xmm1, %%xmm0 \n\t"
      "movaps %%xmm0, %[c] \n\t"
          : [c] "=m" (*c)
          : [a] "r" (a), [b] "r" (b)
         : "%xmm0", "%xmm1" /* Clobbered regs */
```

```
#include <fvec.h> /* SSE classes */
void add(float *a, float *b, float *c)
   F32vec4 *av = (F32vec4 *)a;
   F32vec4 *bv = (F32vec4 *)b;
   F32vec4 *cv = (F32vec4 *)c;
   *cv = *av + *bv:
F32vec4 – класс, представляющий массив из 4 элементов типа float
```

Только для Intel C++ compiler

SSE Intrinsics (builtin functions)

Intrinsics — набор встроенных функций и типов данных, поддерживаемых компилятором, для предоставления высокоуровневого доступа к SSE-инструкциям

Компилятор самостоятельно распределяет XMM/YMM регистры, принимает решение о способе загрузки данных из памяти (проверяет выравнен адрес или нет) и т.п.

Заголовочные файлы

```
#include <mmintrin.h> /* MMX */
#include <xmmintrin.h> /* SSE, нужен также mmintrin.h */
#include <emmintrin.h> /* SSE2, нужен также xmmintrin.h */
#include <pmmintrin.h> /* SSE3, нужен также emmintrin.h */
#include <smmintrin.h> /* SSE4.1 */
#include <nmmintrin.h> /* SSE4.2 */
#include <immintrin.h> /* AVX */
```

Типы данных

```
void main() {
    m128 f; /* float[4] */
   m128d d; /* double[2] */
   m128i i; /* char[16], short int[8], int[4],
   uint64 t [2] */
```

Названия intrinsic-функций _mm_<intrinsic_name>_<suffix>

```
void main() {
  float v[4] = {1.0, 2.0, 3.0, 4.0};
  __m128 t1 = _mm_load_ps(v); // v must be 16-byte
aligned
  __m128 t2 = _mm_set_ps(4.0, 3.0, 2.0, 1.0);
}
```

```
#include <xmmintrin.h> /* SSE */
void add(float *a, float *b, float *c)
    m128 t0, t1;
    t0 = mm load ps(a);
    t1 = mm load ps(b);
    t0 = mm \text{ add ps}(t0, t1);
    mm store ps(c, t0);
```

Хранимые в памяти операнды SSE-инструкций должны быть размещены по адресу, выравненному на границу в 16 байт:

```
//MSVC
declspec(align(16)) float A[N];
#include <malloc.h>
void * aligned malloc(size t size, size t
alignment); void aligned free (void *memblock);
//qcc
float A[N] attribute ((aligned(16)))
```

Функции копирования данных

#include <xmmintrin.h> /* SSE */

Intrinsic Name	Operation	Corresponding Intel® SSE Instruction
m128 _mm_load_ss(float * p)	Load the low value and clear the three high values	MOVSS
m128 _mm_load1_ps(float * p)	Load one value into all four words	MOVSS + Shuffling
m128 _mm_load_ps(float * p)	Load four values, address aligned	MOVAPS
m128 _mm_loadu_ps(float * p)	Load four values, address unaligned	MOVUPS
m128 _mm_loadr_ps(float * p)	Load four values in reverse	MOVAPS + Shuffling

Функции копирования данных

```
1.0
                        t = _mm_set_ps(4.0, 3.0, 2.0, 1.0);
t
   4.0
        3.0
             2.0
   1.0
        1.0
            1.0
                  1.0
                        t = _mm_set1_ps(1.0);
        0.0
                        t = _mm_set_ss(1.0);
   0.0
             0.0
                  1.0
                        t = _mm_setzero_ps();
t
   0.0
        0.0
             0.0
                  0.0
```

Intrinsic Name	Operation	Corresponding SSE Instruction
_m128 _mm_add_ss(m128 a,m128 b)	Addition	ADDSS
_mm_add_ps	Addition	ADDPS
_mm_sub_ss	Subtraction	SUBSS
_mm_sub_ps	Subtraction	SUBPS
_mm_mul_ss	Multiplication	MULSS
_mm_mul_ps	Multiplication	MULPS
_mm_div_ss	Division	DIVSS
_mm_div_ps	Division	DIVPS
_mm_sqrt_ss	Squared Root	SQRTSS
_mm_sqrt_ps	Squared Root	SQRTPS
_mm_rcp_ss	Reciprocal	RCPSS
_mm_rcp_ps	Reciprocal	RCPPS
_mm_rsqrt_ss	Reciprocal Squared Root	RSQRTSS
_mm_rsqrt_ps	Reciprocal Squared Root	RSQRTPS
_mm_min_ss	Computes Minimum	MINSS
_mm_min_ps	Computes Minimum	MINPS
_mm_max_ss	Computes Maximum	MAXSS
_mm_max_ps	Computes Maximum	MAXPS

#include	<emmintrin.h></emmintrin.h>	/* SSE2 */

Intrinsic Name	Operation	Corresponding Intel® SSE Instruction
_m128d _mm_add_sd(m128d a, m128d b)	Addition	ADDSD
_mm_add_pd	Addition	ADDPD
_mm_sub_sd	Subtraction	SUBSD
_mm_sub_pd	Subtraction	SUBPD
_mm_mul_sd	Multiplication	MULSD
_mm_mul_pd	Multiplication	MULPD
_mm_div_sd	Division	DIVSD
_mm_div_pd	Division	DIVPD
_mm_sqrt_sd	Computes Square Root	SQRTSD
_mm_sqrt_pd	Computes Square Root	SQRTPD
_mm_min_sd	Computes Minimum	MINSD
_mm_min_pd	Computes Minimum	MINPD
_mm_max_sd	Computes Maximum	MAXSD
_mm_max_pd	Computes Maximum	MAXPD

Автоматическая векторизация

- Выполняется компилятором без участия программиста
- Компилятор не всегда находит возможность для векторизации
- Программист может подсказать компилятору

- Visual C++ 2012 векторизация включена по умолчанию (при использовании опции /О2, подробный отчет формируется опцией /Qvec-report)
- GNU GCC векторизация включается при использовании опции -O3 или -ftree-vectorize
- Intel C++ Compiler векторизация включена по умолчанию (при использовании опции /O2, -O2, подробный отчет формируется опцией /Qvec-report, -vec-report)

Intel C++ Compiler

Возможные типы инструкций:

AVX, SSE4.2, SSE4.1, SSSE3, SSE3, SSE2

Опции:

- -х генерирует код только для данного типа инструкций
- -m генерирует код для заданного типа инструкций с проверкой поддержки их процессором
- -ax генерирует код для заданного типа инструкций, а также универсальную версию кода
- -xhost генерирует код для компьютера, на котором запускается с максимальным уровнем инструкций

Код только для инструкций AVX: \$ icc -O2 -xAVX vect1.c -o vect1

Код для инструкций AVX с альтернативной версией для процессоров не or Intel:

\$ icc -O2 -axAVX vect1.c -o vect1


Код для инструкций SSE4.2 с проверкой совместимости:

\$ icc -O2 -mSSE4.1 vect1.c -o vect1

```
#if defined ( INTEL COMPILER)
#pragma vector always
#endif
for (i = 0; i < 100; i++)
  k = k + 10;
  a[i] = k;
```

```
movsxd rax, dword ptr [rbp - 28]
       rcx, gword ptr [rbp - 8]
mov
       xmm0, dword ptr [rcx + 4*rax]
movss
movsxd rax, dword ptr [rbp - 28]
       rcx, gword ptr [rbp - 16]
mov
addss
       xmm0, dword ptr [rcx + 4*rax]
movsxd
       rax, dword ptr [rbp - 28]
       rcx, gword ptr [rbp - 24]
MOV
movss dword ptr [rcx + 4*rax], xmm0
```

cvtColor RGB->gray



SSE операции с памятью

```
uint64 t *aPtr = ...
// Загрузить 2 unsigned 64-bit int из памяти
m128i a = mm loadu si128(aPtr);
// Coxpaнuть 2 unsigned 64-bit ints в память
mm storeu si128 (aPtr, a);
int8 t *bPtr = ...
// Загрузить 16 signed 8-bit ints из памяти
```

SSE арифметические операции

Сделать операцию <ор> для типа <type> над а и b, записать результат в с:

```
_{m128i} c = _{mm} < op > _ < type > (a, b);
```

SSE арифметические операции

суффикс <type> определяет как интерпретировать __m128:

• epi8 = extended packed 8-bit integer:

$$m128i c = mm min epi8(a, b);$$

16 попарных минимумов 8-bit signed ints

• epu16 = extended packed 16-bit unsigned integer:

```
m128i c = mm min epu16(a, b):
```

SSE арифметические операции

```
__m128i c = _mm_add_epi16(a, b);
```


8 попарных сумм **16**-bit **i**nts


$$_{m128i} c = _{mm}sub_epi32(a, b);$$


4 попарные разности 32-bit ints

```
m128i c = mm srli epi16(a, b);
```

8 попарных сдвигов вправо для 16-bit ints в а на константу b









```
c = _mm_unpacklo_epi16(a, b);
c = _mm_unpackhi_epi16(a, b);
```

```
c = mm unpacklo epi8(a, b);
                b<sub>15</sub> b<sub>14</sub> b<sub>13</sub> b<sub>12</sub> b<sub>11</sub> b<sub>10</sub> b<sub>9</sub> b<sub>8</sub> b<sub>7</sub> b<sub>6</sub> b<sub>5</sub> b<sub>4</sub> b<sub>3</sub>
c = mm unpackhi epi8(a, b);
```

RGB deinterleaving



RGB deinterleaving




BGR deinterleaving

```
m128i layer0 chunk0 = mm loadu si128(( m128i*)source pixels);
m128i layer0 chunk1 = mm loadu si128(( m128i*)(source pixels + 16));
m128i layer0 chunk2 = mm loadu si128(( m128i*)(source pixels + 32));
m128i layer0 chunk3 = mm loadu si128(( m128i*)(source pixels + 48));
m128i layer0 chunk4 = mm loadu si128(( m128i*)(source pixels + 64));
m128i layer0 chunk5 = mm loadu si128(( m128i*)(source pixels + 80));
m128i layer1 chunk0 = mm unpacklo epi8(layer0 chunk0, layer0 chunk3);
m128i layer1 chunk1 = mm unpackhi epi8(layer0 chunk0, layer0 chunk3);
m128i layer1 chunk2 = mm unpacklo epi8(layer0 chunk1, layer0 chunk4);
m128i layer1 chunk3 = mm unpackhi epi8(layer0 chunk1, layer0 chunk4);
m128i layer1 chunk4 = mm unpacklo epi8(layer0 chunk2, layer0 chunk5);
m128i layer1 chunk5 = mm unpackhi epi8(layer0 chunk2, layer0 chunk5);
m128i red chunk0 = mm unpacklo epi8(layer4 chunk0, layer4 chunk3);
m128i red chunk1 = mm unpackhi epi8(layer4 chunk0, layer4 chunk3);
m128i green chunk0 = mm unpacklo epi8(layer4 chunk1, layer4 chunk4);
m128i green chunk1 = mm unpackhi epi8(layer4 chunk1, layer4 chunk4);
m128i blue chunk0 = mm unpacklo epi8(layer4 chunk2, layer4 chunk5);
m128i blue chunk1 = mm unpackhi epi8(layer4 chunk2, layer4 chunk5);
source pixels += 96;
```

SSE shuffle инструкции

```
c = _mm_shuffle_epi32(a, n);
```


- Переупорядочивает 4 32-bit integers в __m128i
- _MM_SHUFFLE макрос для упрощения маски
 a = _mm_shuffle_epi32(b, _MM_SHUFFLE(i, j, k, l))




SSE shuffle инструкции

```
a = _mm_shuffle_epi8(b, c);
```

Если позиция <0, то в а пишется ноль



RGB deinterleaving



BGR deinterleaving

BGR deinterleaving

```
const __m128i chunk0 = _mm_loadu_si128((const __m128i*)(row_data+x*3));
const __m128i chunk1 = _mm_loadu_si128((const __m128i*)(row_data + x*3 + 16));
const __m128i chunk2 = _mm_loadu_si128((const __m128i*)(row_data + x*3 + 32));

const __m128i red = _mm_or_si128(_mm_or_si128(_mm_shuffle_epi8(chunk0,
ssse3_red_indices_0),_mm_shuffle_epi8(chunk1, ssse3_red_indices_1)),

mm_shuffle_epi8(chunk2, ssse3_red_indices_2));
```

Приведение 8bit в 16bit:

_mm_cvtepu8_epi16(...)

_mm_unpackhi_epi8(...)

Обратная склейка:

_mm_packus_epi16(...)

Отладочная печать

```
template <typename T>
std::string m128i toString(const m128i var) {
    std::stringstream sstr;
    const T^* values = (const T^*) &var;
    if (sizeof(T) == 1) {
        for (unsigned int i = 0; i < sizeof( m128i); i++) {
            sstr << (int) values[i] << " ";
    } else {
        for (unsigned int i = 0; i < sizeof( m128i) / sizeof(T); <math>i++) {
            sstr << values[i] << " ";
    return sstr.str();
std::cout << m128i toString<uint8 t>(chunk0) << std::endl;</pre>
```

Дополнительные материалы

- Курс "Высокопроизводительные вычислительные системы"
 - http://www.slideshare.net/mkurnosov
- Using Intel® AVX without Writing AVX
 - http://software.intel.com/en-us/articles/using-intel-avx-without-writing-avx
- Intel SSE4 Programming Reference
 - http://software.intel.com/sites/default/files/m/9/4/2/d/5/17971-intel_20sse4_20programming_20reference.pdf
- Intel 64 and IA-32 Architectures Software Developer's Manual (Combined Volumes: 1, 2A, 2B, 2C, 3A, 3B and 3C)
 - http://www.intel.com/content/dam/www/public/us/en/documents/manuals/ 64-ia-32-architectures-software-developer-manual-325462.pdf

Вопросы