# EHM2141 LOJİK DEVRELER


2024-2025 BAHAR DÖNEMİ

HAFTA 15 – DERS 1 27 Mayıs 2025

Dr. Sibel ÇİMEN


### 2019-2020 Final Sınavından Sorular

1) Yanda verilmiş olan ardışıl devrenin iki girişi ( $X_1$  ve  $X_2$ ) ve bir çıkışı (z) vardır. Durum tablosunu ve durum diyagramını çiziniz (20p).



#### 2019-2020 Final Sınavından Sorular

- 2) Aşağıdaki soruları yanda verilen zaman diyagramına göre cevaplayınız. Burada x giriş, q1 ve q0 durum değişkenleri, z1 ve z0 ise çıkış değişkenleridir.
  - a) Bu devrede kullanılan bellek elemanlarının saat girişleri hangi tür kenar tetiklemelidir? Açıklayınız. Bu devre bir Moore makinası olabilir mi? Açıklayınız (5p).
  - b) Devreye ait durum (doğruluk) tablosunu ve durum diyagramını oluşturunuz/çiziniz (20p).



#### 2019-2020 Final Sinavindan Sorular

3) Bir ardışıl devrenin bir girişi (X) ve iki çıkışı ( $Z_1$  ve  $Z_0$ ) vardır. Girişe "110" dizisi geldiğinde  $Z_1Z_0$ =11, "1001" dizisi geldiğinde ise  $Z_1Z_0$ =01 ve tüm diğer durumlarda  $Z_1Z_0$ =00 çıkışı verilecektir. Tanımlanan dizi içiçe geçebilir biçimde ise tasarım içiçe geçen diziyi dedekte edecek şekilde yapılmalıdır. Bu tanıma uygun lojik devre tasarımı için Moore modeli yapısında durum diyagramını çiziniz. Ardışıl lojik devre sentezi adımlarını uygulayarak sistemin devresini tasarlayınız.


Devreyi JK flip Flop'lar ve minimum sayıda lojik kapı kullanarak gerçekleyiniz (30p).

Q(†)	Q(†+1)	J	K
0	0	0	×
0	1	1	×
1	0	×	1
1	1	×	0

#### 2019-2020 Final Sınavından Sorular

4) Bir ötelemeli yazmaç devresi tasarlanacaktır. Devrenin blok olarak çizimi ve durum tablosu aşağıda verilmiştir. Burada tanımlanan giriş ve çıkış uçlarına bağlı olarak bloğun içini tasarlayınız ve <u>ayrıntılı devre şemasını çiziniz</u>. Not: Çıkarma işlemleri 2'ye tümleyen aritmatiğine uygun olarak yapılacaktır. Toplama ve çıkarma işlemi için tam toplayıcı devre yapısını blok olarak kullanabilirsiniz (25p).

reset	CE	S1	S0	Q <sub>3</sub> (t+1) Q <sub>0</sub> (t+1)	Açıklama
0	Х	Х	Х	0	Reset
1	0	Х	Х	Q(t)	Saklama
1	1	1	1	$Q(t)+V_3V_2V_1V_0$	$Q(t) + (V_3V_2V_1V_0)$
1	1	0	1	$Q_2(t)$ $Q_1(t)$ $Q_0(t)$ SL	Sola Öteleme
1	1	1	0	SR $Q_3(t)$ $Q_2(t)$ $Q_1(t)$	Sağa Öteleme
1	1	0	0	$Q(t)-V_3V_2V_1V_0$	$Q(t)-(V_3V_2V_1V_0)$



reset	CE	S1	S0	Q <sub>3</sub> (t+1) Q <sub>0</sub> (t+1)	Açıklama
0	X	Χ	Х	0	Reset
1	0	Χ	Х	Q(t)	Saklama
1	1	1	1	$Q(t)+V_3V_2V_1V_0$	$Q(t)+(V_3V_2V_1V_0)$
1	1	0	1	$Q_{2}(t) \ Q_{1}(t) \ Q_{0}(t)$	Sola Öteleme
				SL	
1	1	1	0	SR $Q_3(t)$ $Q_2(t)$	Sağa Öteleme
				Q <sub>1</sub> (t)	
1	1	0	0	$Q(t)-V_3V_2V_1V_0$	$Q(t)-(V_3V_2V_1V_0)$

#### **REFERANSLAR:**

- 1. 'Lojik Devreler', Tuncay UZUN Ders Notları, <a href="http://tuncayuzun.com/Dersnot\_LDT.htm">http://tuncayuzun.com/Dersnot\_LDT.htm</a>, 2020.
- 2. 'Lojik Devre Tasarımı', Taner ASLAN ve Rifat ÇÖLKESEN, Papatya Yayıncılık, 2013.
- 3. M. Morris Mano, Sayısal Tasarım (Çeviri), Literatür Yayıncılık: İstanbul, 2003.
- 4. 'Lojik Devreler', Prof. Dr. Ertuğrul ERİŞ Ders Notları, 1995.