İSTANBUL TEKNİK ÜNİVERSİTESİ
ELEKTRİK-ELEKTRONİK FAKÜLTESİ

FARKLI KONTROL YÖNTEMLERİNİN DA-DA ÇEVİRİCİLERE UYGULANMASI

ELEKTRİK MÜHENDİSLİĞİ TASARIM II

Berke Aziz YILMAZ

OCAK 2026

ELEKTRİK MÜHENDİSLİĞİ BÖLÜMÜ

İSTANBUL TEKNİK ÜNİVERSİTESİ
ELEKTRİK-ELEKTRONİK FAKÜLTESİ

FARKLI KONTROL YÖNTEMLERİNİN DA-DA ÇEVİRİCİLERE UYGULANMASI

ELEKTRİK MÜHENDİSLİĞİ TASARIM II

Berke Aziz YILMAZ
(040200381)

Danışmanı: Doç. Dr. Mehmet Onur GÜLBAHÇE

Bölüme Teslim Edildiği Tarih: 10/01/2026

ELEKTRİK MÜHENDİSLİĞİ BÖLÜMÜ

OCAK 2026

ÖNSÖZ

Bu çalışmamda bana yardımcı olan değerli hocam Doc. Dr. Mehmet Onur GÜLBAHÇE'ye ve benden hiçbir zaman desteğini esirgemeyen aileme teşekkür ederim.

Ocak 2026 Berke Aziz YILMAZ

İÇİNDEKİLER

Sayfa

ÖZET **8**
SUMMARY **9**
1.GİRİŞ **10**
1.1 Tezin Amacı 11
1.2 Literatür Özeti 12
1.3. Standartlar 17
1.4 Gantt Çizelgesi 17
1.5 Uygulanacak Yöntem 18
2. ALÇALTICI ve ALÇALTICI-YÜKSELTİCİ ÇEVİRİCİLER **18**
2.1 Alçaltıcı-Yükseltici Çevirici Yapısı 19
2.2 Alçaltıcı-Yükseltici Çevirici Modeli 19
2.3 Alçaltıcı Çevirici Yapısı 21
2.4 Alçaltıcı Çevirici Modeli 21
3. BULANIK MANTIK KONTROLCÜNÜN TEMELLERİ **23**
3.1 Bulanık Mantık Yapısı 23
3.1.1 Bulanık küme 23
3.1.2 Bulanık mantık üyelik fonksiyonları 24
3.1.3 Dilsel değişkenler 25
3.2 Bulanık Mantık Kontrolcü Adımları 26
3.2.1 Bulanıklaştırma 26
3.2.2 Kural tabanı 27
3.2.3 Kural çıktılarının birleştirilmesi 28
3.2.4 Keskinleştirme 29
4. TASARIM PARAMETRELERİNİN BELİRLENMESİ VE ANALİZİ **29**
4.1 Alçaltıcı Çeviricinin Devre Parametrelerinin Belirlenmesi ve Analizi 29
4.2 Alçaltıcı Çevirici için Bulanık Mantık Blogunun Tanımlanması 32
5. BULANIK MANTIK KONTROLCÜNÜN BENZETİMİ **35**
5.1 Alçaltıcı Çeviricinin MATLAB/Simulink Üzerinden Benzetimi 35
5.2 Benzetim Sonuçları Ve Deney Parametreleri 37
6. DONANIM UYGULAMASI VE DENEYLER **39**
6.1 Donanım Platformu Ve Sistem Bileşenleri 39
6.2 Çevrebirim Ayarları ve Zamanlama 42
6.3 Simulink Tabanlı Kontrol Altyapısı ve Donanım Uygulaması 44
6.3.1 Simulink model yapısı ve blok diyagramı 45
6.3.2 Kontrolcü bloklarının Simulink üzerinde uygulanması 47
6.4 Deney Düzeneği, Test Senaryoları ve Ölçüm Yöntemi 49
6.5 Deney Sonuçları ve Karşılaştırma 50
6.5.1 PI kontrolcü deney sonuçları 50
6.5.2 Bulanık Mantık kontrolcü deney sonuçları 52
6.5.3 3P3Z kontrolcü deney sonuçları 54
7. SONUÇ VE ÖNERİLER **56**
KAYNAKLAR **58**

KISALTMALAR

DA	**:** Doğru Akım
CCM	**:** Continuous Conduction Mode (Sürekli İletim Modu)
SMC	**:** Sliding Mode Control (Kayma Modlu Kontrol)
VMC	**:** Voltage Mode Control (Gerilim Modlu Kontrol)
SMPS	**:** Switched-Mode Power Supply (Anahtarlamalı Güç Kaynağı)
Hz	**:** Hertz (Frekans birimi)
MPC	**:** Model Predictive Control (Model Öngörülü Kontrol)
AC	**:** Alternating Current (Alternatif Akım)
FPGA	**:** Field-Programmable Gate Array (Programlanabilir Kapı Dizisi)
ADC	**:** Analog-Sayısal Dönüştürücü
DGM	**:** Darbe Genişlik Modülasyonu
HRTIM	**:** High-Resolution Timer (Yüksek Çözünürlüklü Zamanlayıcı)

ÇİZELGE LİSTESİ

Sayfa

Çizelge 1.1 : Gantt çizelgesi. 17
Çizelge 3.1 : Kural tablosu [24] 28
Çizelge 4.1 : Alçaltıcı devresinin devre parametreleri. 30
Çizelge 4.2 : Alçaltıcı devresinin değişken gerilim sabit yükte yapılan hesaplanan parametreleri. 31
Çizelge 4.3 : Alçaltıcı devresinin sabit gerilim ve değişken yükte hesaplanan parametreleri. 32
Çizelge 4.4 : Kural tabanı tablosu. 33
Çizelge 5.1 : Alçaltıcı'nın kontrolünde kullanılan bulanık mantık kontrolcüsünün kazanç değerleri. 36
Çizelge 5.2: Benzetim sonuçları 39
Çizelge 6.1: Senkron alçaltıcı devresi için devre parametreleri. 41
Çizelge 6.2: Deney sonuçları. 55

ŞEKİL LİSTESİ

Sayfa

Şekil 1.1 : VMC ile kontrol devresi 12
Şekil 1.2 : SMC ile kontrol devresi 13
Şekil 1.3 : SMC ve VMC'nin yük değişimlerine tepkisi. 13
Şekil 1.4 : SMC ve VMC'nin giriş gerilimleri değişimlerine tepkisi 14
Şekil 1.5 : PID kontrolcü kullanılarak elde edilen çıkış gerilimi. 15
Şekil 1.6 : SMC kontrolörüyle tasarlanan devrenin çıkış gerilimi 16
Şekil 2.1 : Alçaltıcı-Yükseltici çeviricisinin eşdeğer devresi 20
Şekil 2.2 : Alçaltıcı çeviricinin eşdeğer devresi 22
Şekil 3.1 : Bulanık küme örneği 24
Şekil 3.2 :Örnek üyelik fonksiyonu 25
Şekil 3.3 : Bulanık mantık kontrolcüsünün çalışma adımları 26
Şekil 3.4 : Bulanıklaştırma örneği 27
Şekil 3.5 : Birleştirme işlemi örneği 28
Şekil 4.1 : Alçaltıcı çevirici devre modeli. 29
Şekil 4.2 : Kontrolcünün genel yapısı 33
Şekil 4.3 : Hata girişi için bulanık mantık kontrolcüsünün üyelik fonksiyon grafiği. 34
Şekil 4.4 : Hata değişimi girişi üyelik fonksiyonları. 34
Şekil 4.5 : Bulanık mantık kontrolcüsünün çıkış üyelik fonksiyon grafiği. 34
Şekil 4.6 : Kontrol Yüzeyi. 35
Şekil 5.1 : MATLAB/Simulink Alçaltıcı çeviricinin kontrol yapısı. 35
Şekil 5.2 : Bulanık mantık kontrolcüsünün tasarımı. 36
Şekil 5.4 : Sistemin zamana bağlı direnç değeri ve çıkış geriliminin grafiği. 37
Şekil 5.5 : Sistemin zamana bağlı giriş gerilim değeri ve çıkış geriliminin grafiği. . 38
Şekil 5.6 : İndüktör akımının zamana bağlı değişimi. 38
Şekil 5.7 : Görev döngüsünün zamana bağlı değişimi. 39
Şekil 6.1 : Kartın genel görünümü 40
Şekil 6.2 : Kartın alçaltıcı-yükseltici katının genel görünümü 40
Şekil 6.3 : Basitleştirilmiş senkron alçaltıcı çevirici topolojisi 41
Şekil 6.4 : Pin atamaları ve çevrebirimi eşleştirmeleri. 42
Şekil 6.5 : Timer C periyot ayarları. 43
Şekil 6.6 : Compare unit ayarları. 43
Şekil 6.7 : Ölü zaman ayarları. 43
Şekil 6.8 : ADC örnekleme ve görev döngüsü güncelleme zamanlaması 44
Şekil 6.9 : Simulink gerçekleme yapısının üst seviye blok diyagramı. 45
Şekil 6.10 : Simulink ayrıntılı blok yapısı. 46
Şekil 6.11 : Kontrolcü için örnekleme zamanı ayarlama bloğu. 47
Şekil 6.12 : Bulanık mantık kontrolcüsünün üst katmanı. 48
Şekil 6.13 : Bulanık mantık kontrolcüsünün iç yapısı. 48
Şekil 6.14 : PI kontrolcü yapısı. 48
Şekil 6.15 : 3P3Z kontrolcüsünün iç yapısı. 49
Şekil 6.16 : Bilgisayar veri haberleşme bloğu. 50

Şekil 6.17 : PI kontrolcünün çıkış gerilimi başlangıç tepkisi. 50
Şekil 6.18 : PI kontrolcünün gerilim değişimine karşı tepkisi. 51
Şekil 6.19 : PI kontrolcünün direnç değişimine karşı tepkisi. 51
Şekil 6.20 : Bulanık mantık kontrolcünün çıkış gerilimi başlangıç tepkisi. 52
Şekil 6.21 : Bulanık mantık kontrolcünün gerilim değişimine karşı tepkisi. 53
Şekil 6.22 : Bulanık mantık kontrolcünün direnç değişimine karşı tepkisi. 53
Şekil 6.23 : 3P3Z kontrolcünün çıkış gerilimi başlangıç tepkisi. 54
Şekil 6.24 : 3P3Z kontrolcünün gerilim değişimine karşı tepkisi. 54
Şekil 6.25 : 3P3Z kontrolcünün direnç değişimine karşı tepkisi. 55

FARKLI KONTROL YÖNTEMLERİNİN DA-DA ÇEVİRİCİLERE UYGULANMASI

ÖZET

Alçaltıcı ve Alçaltıcı-Yükseltici DA-DA dönüştürücüler, sade yapıları ve yüksek verimlilikleri nedeniyle endüstriyel ve taşınabilir elektronik uygulamalarda yaygın olarak kullanılmaktadır. Alçaltıcı dönüştürücü giriş gerilimini düşürmek için kullanılırken, Alçaltıcı-Yükseltici dönüştürücü artırma ve düşürme işlevini tek bir yapıda gerçekleştirebilir. Bu çalışmada her iki dönüştürücünün temel çalışma prensibi ve modelleme yaklaşımı sunulmuş; uygulama, kontrol tasarımı ve deneysel karşılaştırmalar Alçaltıcı dönüştürücü üzerinde yürütülmüştür.

Değişken giriş gerilimi ve yük koşulları altında çıkış geriliminin kararlı tutulması için etkin bir kontrol yaklaşımı gerekmektedir. Sistem doğrusal olmaması, parametre belirsizlikleri ve modelleme zorlukları dikkate alındığında, bulanık mantık tabanlı kontrol yapıları pratik bir alternatif sunmaktadır. Bu projede Alçaltıcı çeviricinin temel devre parametreleri belirlenmiş ve sürekli iletim modu (CCM) koşullarında kararlı çalışmayı sağlayacak şekilde tasarım yapılmıştır. Akım dalgalanmasını azaltmak amacıyla gerekli hesaplamalar gerçekleştirilmiş ve sistem MATLAB/Simulink ortamında modellenmiştir. Bulanık mantık tabanlı kontrolcü önce Simulink üzerinde benzetim yapılmıştır, ardından Alçaltıcı çevirici içeren STM32G474E-DPOW1 geliştirme kartı üzerinde uygulanmıştır. Aynı test senaryolarında PI ve 3P3Z kontrol yöntemleri de çalıştırılarak yükselme süresi, aşım oranı ve yerleşme süresi ölçütleri üzerinden deneysel performans karşılaştırması yapılmıştır.

APPLICATION OF DIFFERENT CONTROL METHODS TO DC-DC CONVERTERS

SUMMARY

Buck and Buck-Boost DC-DC converters are widely used in industrial and portable electronic applications because of their simple structure and high efficiency. A buck converter is used to reduce the input voltage, while a buck-boost converter can both increase and decrease the voltage in one circuit. In this study, the basic working principle and modeling approach of both converters are presented; however, the implementation, controller design, and experimental comparisons are carried out on the buck converter.

To keep the output voltage stable under changing input voltage and load conditions, an effective control approach is required. Since the system is non-linear and has parameter uncertainties and modeling difficulties, fuzzy logic control can be a practical alternative. In this project, the main circuit parameters of the buck converter are determined, and the design is made to ensure stable operation in continuous conduction mode (CCM). To reduce current ripple, the necessary calculations are performed, and the system is modeled in MATLAB/Simulink. The fuzzy logic controller is first implemented in Simulink, and then applied on the STM32G474E-DPOW1 development board that includes the buck converter. Under the same test scenarios, PI and 3P3Z control methods are also tested, and experimental performance is compared using rise time, overshoot, and settling time metrics.

1.GİRİŞ

Doğru akım–doğru akım (DA-DA) güç çeviricileri, kişisel bilgisayarlardan uzay araçlarına, telekomünikasyon sistemlerinden dizüstü bilgisayarlara kadar çok çeşitli uygulama alanlarında yaygın olarak kullanılmaktadır. Genellikle regüle edilmemiş bir doğru gerilim (Vg) kaynağından beslenen bu dönüştürücüler, büyüklüğü ve hatta bazı durumlarda polaritesi Vg'den farklı olan, regüle edilmiş bir çıkış gerilimi (V) üretirler. Örneğin, bir bilgisayar güç kaynağında 120 V veya 240 V'luk AA şehir şebekesi gerilimi doğrultularak yaklaşık 170 V veya 340 V'luk bir DA gerilim elde edilir; ardından bu gerilim DA-DA çeviriciler aracılığıyla işlemci gibi entegre devrelerin ihtiyaç duyduğu düşük ve hassas gerilim seviyelerine düşürülür.

Modern güç elektroniği sistemlerinde yüksek verimlilik büyük önem taşımaktadır; zira düşük verimli sistemlerin soğutulması hem zor hem de maliyetlidir. Bu nedenle, DA-DA çeviricilerde genellikle anahtarlamalı (switched-mode) yapılar tercih edilmekte olup, %70 ile %95 arasında değişen verimlilik değerleri sağlanabilmektedir. Darbe genişlik modulasyonu (DGM) tekniği ile çıkış gerilimi üzerinde hassas kontrol sağlanırken, sistemin hem kararlılığı hem de dinamik performansı artırılmaktadır. Tüm bu özellikleri sayesinde DA-DA çeviriciler, modern elektronik sistemlerin vazgeçilmez bileşenlerinden biri haline gelmiştir [1].

Güç elektroniği sistemlerine olan talebin hızla artmasıyla birlikte, DA-DA çeviriciler küresel ölçekte önemli bir pazar payına ulaşmıştır. 2024 yılı itibarıyla DA-DA çevirici pazarının büyüklüğü yaklaşık 12,2 milyar dolar olarak tahmin edilmektedir. Elektrikli araçlar, yenilenebilir enerji sistemleri, endüstriyel otomasyon ve taşınabilir elektronik cihazlar gibi alanlardaki gelişmeler sayesinde bu değerin 2032 yılına kadar 28,5 milyar dolara ulaşması beklenmektedir [2]. Özellikle elektrikli taşıtlarda batarya sistemlerinden motor sürücülere kadar birçok alt bileşenin farklı gerilim ihtiyaçları, DA-DA çeviricilere olan ihtiyacı daha da artırmaktadır.

Bu büyüme trendi, sadece üretimde ki artışla sınırlı kalmamakta; aynı zamanda çevirici teknolojilerinin daha kompakt, yüksek verimli ve akıllı kontrol sistemleriyle donatılmış hale gelmesini de zorunlu kılmaktadır. Hem otomotiv sektörü hem de güneş ve rüzgâr enerjisi tabanlı sistemlerde, çok girişli ve adaptif yapıya sahip DA-DA çeviricilere yönelim artmaktadır. Bu bağlamda, DA-DA çeviriciler yalnızca güç

aktarımının değil, aynı zamanda enerji yönetiminin de merkezinde yer alan stratejik bileşenler olarak değerlendirilmektedir.

DA-DA çeviricilerde kullanılan kontrol yöntemleri, sistemin topolojisine ve uygulama amacına göre çeşitlilik göstermektedir. Literatürde en sık karşılaşılan kontrol stratejileri arasında oransal-integral-türevsel (PID) kontrol, model öngörülü kontrol (MPC), bulanık mantık kontrolü (FLC), dijital kontrol sistemleri (DCS) ve kayma kipli kontrol (SMC) yer almaktadır [3]. PID kontrol yöntemleri, basitliği ve geniş uygulama alanıyla öne çıkarken; MPC, çok değişkenli ve doğrusal olmayan sistemlerde yüksek doğruluklu tahmin yeteneğiyle kullanılmaktadır. Bulanık mantık kontrolü, sistem parametrelerindeki değişimlere karşı dayanıklılığı ile özellikle hibrit sistemlerde tercih edilmektedir.

Dijital kontrol sistemleri ise yüksek işlem gücüne sahip mikrodenetleyiciler veya FPGA'ler aracılığıyla esnek ve hızlı uygulama imkânı sağlamaktadır. Kayma kipli kontrol ise parametre belirsizliklerine ve dışsal bozuculara karşı üstün dayanıklılık ve hızlı geçici yanıt avantajı sunarak, yüksek güvenilirlik gerektiren uygulamalarda tercih edilmektedir.

1.1 Tezin Amacı

Bu çalışmanın temel amacı, güç elektroniği uygulamalarında yaygın olarak kullanılan alçaltıcı DA-DA çeviricinin kontrolü için klasik yöntemlere alternatif bir bulanık mantık tabanlı kontrolcü geliştirmektir. Bu kapsamda alçaltıcı çevirici modellenmiş, bulanık mantık tabanlı kontrolcü tasarlanarak MATLAB/Simulink ortamında benzetim yapılmıştır. Önerilen kontrolcü, alçaltıcı güç katını içeren STM32G474E-DPOW1 geliştirme kartı üzerinde uygulanmış ve performansı deneysel veriler üzerinden değerlendirilmiştir. Karşılaştırmalı analiz amacıyla aynı platformda PI ve 3P3Z kontrolcüleri de test edilmiş; yükselme süresi, aşım oranı ve yerleşme süresi ölçütleri kullanılarak kontrol yöntemlerinin performansları karşılaştırılmıştır.

1.2 Literatür Özeti

Himanshu ve Khanna (2012) tarafından gerçekleştirilen çalışmada, alçaltıcı tipi bir çevirici üzerinde gerilim modu kontrolü (Voltage Mode Control – VMC) ile kayan kipli kontrol (Sliding Mode Control – SMC) yöntemleri karşılaştırmalı olarak incelenmiştir. Her iki kontrol yöntemi, ani yük değişimleri ve giriş gerilimindeki dalgalanmalara karşı verdikleri tepkiler açısından değerlendirilmiştir. Çalışmada, VMC yapısına ait devre şeması 1. Şekil 1'de, SMC yapısına ait devre şeması ise Şekil 1.2'de sunulmuştur. Yük direnci 15 Ω'dan 10 Ω'a ani şekilde değiştirildiğinde elde edilen çıkış gerilimi dalga şekli Şekil 1.3'te verilmiştir. Bu grafik üzerinden yapılan analizde, VMC yöntemiyle kontrol edilen sistemde belirgin bir aşım (overshoot) meydana gelmiş, çıkış gerilimi 5 V hedef değerinin oldukça üzerine çıkarak geçici rejimde yüksek genlikli salınımlar sergilemiştir. VMC'nin yükselme süresi yaklaşık 10ms saniye, kararlı duruma ulaşma süresi ise yaklaşık 70 ms olarak ölçülmüştür. Buna karşın, SMC yöntemiyle sistemin geçici rejim davranışı çok daha dengeli olup aşım neredeyse tamamen ortadan kaldırılmıştır. Yükselme süresi VMC'ye göre biraz daha uzun olmakla birlikte, sistem yaklaşık 10ms saniye içinde kararlı hâle gelmiştir. Ek olarak, giriş geriliminin 0.5 saniye boyunca 10 V seviyesinde uygulanıp ardından 5 V'a düşürüldüğü bir senaryo değerlendirilmiştir (Şekil 1.4). Bu durumda, VMC kontrolü altındaki sistem 10 V giriş seviyesinde kararlılığa ulaşamamış; ancak gerilim 5 V'a düştükten sonra daha dengeli bir çıkış üretmiştir. Öte yandan, SMC yöntemi bu değişimden neredeyse hiç etkilenmeden istikrarlı bir çıkış üretmeye devam etmiştir [4].



Şekil 1.1 : VMC ile kontrol devresi [4].



Şekil 1.2 : SMC ile kontrol devresi [4].



Şekil 1.3 : SMC ve VMC'nin yük değişimlerine tepkisi [4].



Şekil 1.4 : SMC ve VMC'nin giriş gerilimleri değişimlerine tepkisi [4].

Ounnas ve ekibinin (2019) çalışmasında, DA–DA yükseltici çeviricinin kontrolü amacıyla Arduino Mega tabanlı dijital bir PID kontrolcü tasarlanmış ve hem simülasyon hem de fiziksel donanım üzerinde test edilmiştir. PID parametreleri, sistemin küçük sinyal modeli üzerinden elde edilen transfer fonksiyonuna göre Ziegler–Nichols yöntemiyle ayarlanmıştır. Uygulanan sistemde giriş gerilimi 5 V, referans çıkış gerilimi ise 12 V olarak belirlenmiştir. Simülasyon sonuçları, çıkış geriliminin hedef değere çok kısa sürede ulaştığını ve yaklaşık 50 ms'lik bir tepki süresi (response time) ile sistemin kararlı duruma geçtiğini göstermiştir. Ayrıca, deneysel sonuçların simülasyonla yüksek oranda örtüştüğü görülmüş ve dijital PID kontrolörünün hem geçici rejim hem de kararlı durum performansı açısından başarılı olduğu ispatlanmıştır. Sistemde IRFZ44N tipi bir MOSFET, 180 μH'lık bir endüktör, 100 μF kapasitör ve 56 Ω'luk bir yük direnciyle birlikte 31.4 kHz anahtarlama frekansı kullanılmıştır. Elde edilen bulgular, PID kontrol yönteminin düşük maliyetli mikrodenetleyici tabanlı uygulamalarda çıkış gerilimini hassas ve kararlı bir şekilde kontrol etmek için etkili bir çözüm sunduğunu göstermiştir.[5].



Şekil 1.5 : PID kontrolcü kullanılarak elde edilen çıkış gerilimi [5].

Choubey ve ekibi (2021) tarafından gerçekleştirilen çalışmada, DA-DA yükseltici çeviricisinin kontrolü için Model Öngörülü Kontrol (Model Predictive Control – MPC) yöntemi uygulanmıştır. Çalışmada, sistemin durum uzayı ortalama modeli (average model in state-space) oluşturulmuş ve bu model temelinde MPC algoritması geliştirilmiştir. Bu yapının avantajı, giriş ve çıkış değişkenlerine ait kısıtların doğrudan kontrol algoritmasına entegre edilebilmesidir. Gerçekleştirilen simülasyon sonuçlarına göre, MPC kontrolcü yaklaşık 4.4 milisaniyelik bir yerleşme süresi ile kararlı duruma ulaşmıştır; herhangi bir aşım (%0 overshoot) veya alçak geçiş (%0 undershoot) gözlemlenmemiştir. Doğru ayarlamalar yapıldığında, MPC'nin yüksek hızlı, aşım içermeyen ve hassas bir gerilim kontrolü sağladığı gösterilmiştir [6].

Bensaada ve ekibi (2012) tarafından yapılan çalışmada, alçaltıcı tipi bir DA-DA çeviricinin kontrolü için kayan kipli kontrol (Sliding Mode Control – SMC) yönteminin performansı hem teorik olarak hem de simülasyon ortamında analiz edilmiştir. Araştırmada, sabit frekansta çalışan DGM tabanlı bir SMC yapısı önerilmiş ve buna ek olarak, indüktör akımını sınırlayan bir devre sisteme entegre edilmiştir. Geliştirilen kontrol yapısı, ani yük değişimleri ve giriş gerilimindeki bozulmalar gibi zorlu koşullarda sistemin kararlılığını koruyup koruyamayacağını test etmek amacıyla

değerlendirilmiştir. Simülasyon sonuçlarına göre; sistem, 2.8 V'luk referans çıkış gerilimiyle çalışacak şekilde yapılandırılmış, giriş gerilimi 48 V, çıkış gerilimi 28 V, kapasitans 250 µF, endüktans 125 µH ve anahtarlama frekansı ise 100 kHz olarak belirlenmiştir. Yük direnci 15 Ω'dan 20 Ω'a çıkarıldığında, çıkış gerilimi çok kısa sürede tekrar hedef değere ulaşmış ve sistem kararlılığını korumuştur (Şekil 1.6). Kontrol parametreleri $K_r = 55$ $K_v = 0.045$ $K_i = 1$ ve $K_{ref} = 1$ olacak şekilde optimize edilmiştir. Ayrıca, indüktör akımının ani sıçramalarını önlemek amacıyla sisteme bir akım limitleyici fonksiyon eklenmiş ve bu sayede akımın güvenli sınırlar içinde kalması sağlanmıştır. Elde edilen bulgular, SMC yapısının doğrusal olmayan koşullarda yüksek kararlılık sağladığını ve sabit frekanslı kontrol yaklaşımının pratik uygulamalar için uygun olduğunu ortaya koymuştur [7].



Şekil 1.6 : SMC kontrolörüyle tasarlanan devrenin çıkış gerilimi [7].

Bhat ve ekibinin (2020) çalışmasında, DA-DA alçaltıcı çevirici için bulanık mantık (fuzzy logic) tabanlı bir kontrolör tasarlanmış ve bu kontrol yapısı MATLAB/Simulink ortamında uygulanmıştır. Tasarlanan bulanık mantık kontrol sistemi, çıkış gerilimi ile referans gerilimi arasındaki hata ve bu hatadaki değişimi giriş olarak alarak, DGM sinyali üretmekte ve MOSFET'in anahtarlamasını bu sinyal aracılığıyla gerçekleştirmektedir. Kontrolör üç temel bileşenden oluşmaktadır: bulanıklaştırma (fuzzification), çıkarım mekanizması (inference mechanism) ve durulaştırma (defuzzification). Her bir giriş ve çıkış değişkeni için 7 adet üyelik

fonksiyonu (NB, NM, NS, ZE, PS, PM, PB) tanımlanmış ve toplamda 49 adet IF-THEN kuralı oluşturulmuştur. Üyelik fonksiyonları üçgensel ve yamuksal biçimde tanımlanırken, çıkış durulaştırma işlemi 'merkezi ağırlık yöntemi' (centroid method) ile gerçekleştirilmiştir. Simülasyon sonuçları, fuzzy kontrolörün farklı yük koşulları altında dahi kararlı bir çıkış sağladığını ve hata azaldıkça hedef gerilime hızlı şekilde ulaştığını göstermektedir. 24 V'luk giriş gerilimi altında, 12 V hedef çıkış gerilimi için yapılan testlerde; yük 50 Ω, 70 Ω ve 30 Ω olduğunda sistem sırasıyla 16.164 ms, 15.374 ms ve 17.983 ms yükselme süresi göstermiştir. Her bir senaryoda aşım oranı %0.505'in altında kalmıştır. Bu bulgular, fuzzy logic kontrolünün karmaşık matematiksel modellere ihtiyaç duymadan, değişken yük koşullarında güvenilir ve kararlı bir performans sunabildiğini ortaya koymaktadır [8].

1.3. Standartlar

Bu çalışmada Alçaltıcı çeviricinin bir DA çıkışlı güç kaynağı olarak performansının ifade edilmesinde IEC 61204 serisinin sunduğu genel performans çerçevesi dikkate alınmış; kontrolcü performansının zaman alanı ölçütleri (yükselme süresi, aşım oranı ve yerleşme süresi) için ise IEC 60050-351 (IEV: kontrol teknolojisi terimleri) kapsamındaki tanımlar referans alınmıştır [9,10]. Deneylerin yürütülmesi ve ölçüm güvenliği açısından ise ölçme-kontrol-laboratuvar ekipmanlarına yönelik genel güvenlik yaklaşımı IEC 61010-1 çerçevesinde ele alınmıştır [11].

1.4 Gantt Çizelgesi

Çizelge 1.1 : Gantt çizelgesi.

	2 Ekim	22 Ekim	11 Kasım	1 Aralık	8 Ocak
Giriş, Literatür ve Teorik Altyapı Hazırlığı					
Bulanık Mantık ve Çevirici Analizi					
Simülasyon Modellerinin Kurulması ve Testi					
Donanım Kurulumu ve Simulink Entegrasyonu					
Deneysel Verilerin Alınması ve Analiz					
Sonuçların Karşılaştırılması ve Raporlama					

1.5 Uygulanacak Yöntem

Bu çalışmada, öncelikle DA-DA alçaltıcı çeviricinin güç katı tasarlanmış ve MATLAB/Simulink ortamında modellenmiştir. Çıkış gerilimini kararlı ve hızlı bir şekilde düzenlemek amacıyla bulanık mantık tabanlı bir kontrolcü geliştirilmiştir. Kontrol yapısında, çıkış gerilimi ile referans gerilimi arasındaki hata ve hatanın değişimi kontrolcü girişleri olarak kullanılmış, kontrolcü çıkışında anahtarlama elemanını sürmek üzere darbe genişlik modülasyonu (DGM) sinyali üretilmiştir. Bulanık mantık tabanlı kontrolcü üçgensel üyelik fonksiyonları ile tanımlanmış ve 25 kuraldan oluşan bir kural tabanı kullanılarak yapılandırılmıştır. Tasarım ve doğrulama süreci MATLAB/Simulink ortamında benzetim edilmiş, geçici rejim performansı yükselme süresi, aşım oranı ve yerleşme süresi ölçütleri üzerinden değerlendirilmiştir. Son aşamada bulanık mantık tabanlı kontrolcü, tasarlanan alçaltıcı çeviriciye sahip STM32G474E-DPOW1 geliştirme kartı üzerinde uygulanmış, aynı ortamda PI ve 3P3Z kontrol yöntemleri de test edilerek deneysel sonuçlar üzerinden kontrol performansları karşılaştırılmıştır.

2. ALÇALTICI ve ALÇALTICI-YÜKSELTİCİ ÇEVİRİCİLER

Alçaltıcı ve alçaltıcı-yüksektici çeviriciler, doğru akım (DA) gerilimlerinin dönüştürülmesinde yaygın olarak kullanılan anahtarlamalı güç çeviricileridir. Bu çeviriciler; yüksek verimlilikle çalışmaları, kompakt ve hafif yapıda olmaları, hızlı geçici yanıt verebilmeleri, hassas gerilim regülasyonu sağlayabilmeleri ve farklı gerilim ihtiyaçlarına esnek çözümler sunmaları gibi avantajları sayesinde oldukça tercih edilmektedir. Bu özellikleriyle, güç elektroniği sistemlerinden yenilenebilir enerji kaynaklarına, taşınabilir elektronik cihazlardan endüstriyel uygulamalara kadar birçok alanda etkili bir şekilde kullanılmaktadırlar.

2.1 Alçaltıcı-Yükseltici Çevirici Yapısı

Alçaltıcı-yükseltici çevirici, anahtarlamalı güç dönüştürücü (SMPS) ailesinin hem gerilim düşürme hem de gerilim yükseltme işlevini aynı yapıda gerçekleştirebilen bir üyesidir. Bu çevirici tipi, girişten aldığı doğru akım (DA) gerilimini belirli koşullara bağlı olarak artırabilir veya azaltabilir. Çalışma oranına bağlı olarak çıkış gerilimi, giriş geriliminden hem büyük hem de küçük olabilir; ancak her durumda çıkış geriliminin polaritesi giriş gerilimine göre ters olur. Alçaltıcı-yükseltici çeviricilerde anahtarlama elemanı olarak genellikle bir MOSFET kullanılır ve bu eleman yüksek frekansta açılıp kapanarak enerji dönüşümünü sağlar. Anahtarlama sırasında endüktör, enerji depolama ve boşaltma görevini üstlenirken; diyot ve kondansatör yardımıyla bu enerji yük devresine aktarılır. Devrenin temel bileşenleri bir anahtarlama elemanı, bir diyot, bir endüktör ve bir çıkış filtresi kondansatörüdür. Yapısı itibarıyla gerilim yükseltici (boost) hem de gerilim alçaltıcı (buck) işlevini bir arada gerçekleştirebilmesi, Alçaltıcı-Yükseltici çeviricilerini özellikle değişken giriş gerilimi altında sabit çıkış ihtiyacı duyulan uygulamalarda oldukça kullanışlı hale getirmektedir. [15].

2.2 Alçaltıcı-Yükseltici Çevirici Modeli

Alçaltıcı-yükseltici çeviricinin dinamik davranışı, anahtarın açık ve kapalı olduğu iki farklı çalışma durumuna bağlı olarak modellenmektedir. Bu anahtarlama durumları, dönüştürücünün çıkış gerilimini kontrol etmesini sağlar ve sistemin analizinde ayrı ayrı ele alınmalıdır. Anahtar iletimdeyken endüktör, giriş geriliminden enerji depolar; bu esnada yük yalnızca kondansatör tarafından beslenir. Anahtar kesime geçtiğinde ise endüktörde biriken enerji, diyot üzerinden kondansatöre ve yük devresine aktarılır. Bu iki temel durum, alçaltıcı-yükseltici çeviricinin çalışma çevrimini oluşturan yapısal bileşenlerdir [16].

Modelleme aşamasında, her iki anahtarlama durumuna ait devre denklemleri ayrı ayrı oluşturulur ve bu ifadelerin ortalaması alınarak genel sistem modeli elde edilir. Özellikle sürekli iletim modu (CCM) altında, endüktör akımının sıfıra düşmeden devam etmesi sayesinde sistem kararlı çalışır ve çıkış gerilimindeki dalgalanmalar en aza indirilir. Bu çalışmada yapılan analizler, sürekli iletim modu ve ideal devre koşulları dikkate alınarak gerçekleştirilmiştir. Görev döngüsü, giriş gerilimi,

endüktans değeri ve anahtarlama frekansı gibi parametreler üzerinden çıkış gerilimi ile doğrudan ilişkili matematiksel ifadeler elde edilmiştir. Alçaltıcı-Yükeltici çeviriciye ait genel eşdeğer devre yapısı Şekil 2.1'de gösterilmiştir. İlgili matematiksel denklemler Eşitlik (2.1) ile Eşitlik (2.5) arasında gösterilmiştir.



Şekil 2.1 : Alçaltıcı-Yükseltici çeviricisinin eşdeğer devresi [17].

Alçaltıcı-Yükseltici çevirici analizinde kullanılan değerler şu şekilde tanımlanmıştır: V_o , çıkış gerilimini; V_s, giriş gerilimini; D, anahtarın açık kalma süresine bağlı olarak tanımlanan görev döngüsünü (duty cycle) ifade etmektedir. I_{max} , endüktör akımının maksimum değerini, I_{min} ise minimum değerini temsil eder. L_{min} , devrenin sürekli iletim modu (CCM) koşullarında çalışabilmesi için gerekli olan en düşük endüktans değerini gösterirken; $\frac{\Delta V_o}{V_o}$, oranı, çıkış geriliminde meydana gelen bağıl dalgalanmayı ifade etmektedir.

$$D = \frac{V_o}{-V_s + V_o} \tag{2.1}$$

$$I_{max} = \frac{V_s D}{R(1-D)^2} + \frac{V_s D\, T}{2L} \tag{2.2}$$

$$I_{min} = \frac{V_s D}{R(1-D)^2} - \frac{V_s D\, T}{2L} \tag{2.3}$$

$$L_{min} = \frac{(1-D)^2 R}{2\, f} \tag{2.4}$$

$$\frac{\Delta V_o}{V_o} = \frac{D}{R\, C\, f} \tag{2.5}$$

2.3 Alçaltıcı Çevirici Yapısı

Alçaltıcı çevirici, anahtarlamalı güç dönüştürücü (SMPS) ailesinin en temel ve yaygın kullanılan üyelerindendir. Bu yapı, girişten aldığı doğru akım (DA) gerilimini belirli oranlarda azaltarak çıkışa iletir; dolayısıyla çıkış gerilimi her zaman girişten daha düşük olur. Gerilim düşürme işlemi, genellikle bir MOSFET üzerinden yüksek frekansta yapılan anahtarlama ile sağlanır. Anahtarın iletim süresinin toplam çevrim süresine oranı olan görev döngüsü (duty ratio, D), çıkış gerilimini doğrudan belirler.

Alçaltıcı çevirici devresi; bir anahtarlama elemanı, bir diyot, bir endüktör ve bir çıkış filtresi kondansatörden oluşur. Endüktör, anahtarlama sırasında enerjiyi depolayarak yükün kararlı bir şekilde beslenmesini sağlar. Yüksek verimlilik, düşük çıkış dalgalanması ve kompakt yapısı gibi avantajları sayesinde alçaltıcı çeviriciler, mobil cihazlardan endüstriyel kontrol sistemlerine kadar geniş bir uygulama alanında tercih edilmektedir [12].

2.4 Alçaltıcı Çevirici Modeli

Alçaltıcı çeviricinin dinamik davranışı, anahtarlama elemanının açık (iletimde) ve kapalı (kesimde) olduğu iki temel çalışma durumuna göre modellenmektedir. Bu iki durum, çıkış geriliminin kontrolünü sağlar ve sistemin analizi için ayrı ayrı ele alınmalıdır. Anahtar iletimdeyken endüktör, girişten aldığı enerjiyi depolar ve aynı anda yük devresi de doğrudan beslenir. Anahtar kesime geçtiğinde ise endüktörde biriken enerji, diyot üzerinden kondansatöre ve yük devresine aktarılır. Bu iki anahtarlama evresi, Alçaltcı çeviricinin temel çalışma çevrimini oluşturur [13].

Modelleme aşamasında, her bir anahtarlama durumuna ait devre denklemleri ayrı ayrı tanımlanır ve bu ifadelerin görev döngüsüne bağlı zaman ortalamaları alınarak genel sistem modeli oluşturulur. Özellikle sürekli iletim modu (CCM) altında, endüktör akımının sıfıra düşmeden devam etmesi sayesinde sistemin kararlılığı sağlanır ve çıkış gerilimindeki dalgalanmalar azaltılır. Bu çalışmada yapılan analizler, sürekli iletim modu ve ideal devre koşulları kullanılarak yapılmıştır. Alçaltıcı çeviriciye ait eşdeğer devre yapısı Şekil 2.2'da verilmiştir; ilgili denklemler ise Eşitlik (2.6) ile Eşitlik (2.10) arasında sunulmuştur.



Şekil 2.2 : Alçaltıcı çeviricinin eşdeğer devresi [14].

Şekil 1.8'de verilen alçaltıcı çevirici devresi, temel olarak bir doğru akım–doğru akım (DA-DA) çevirici yapısını göstermektedir. Devredeki bileşenler sırasıyla; V_s giriş gerilimini, L endüktörü, C kapasitörü ve R yük direncini göstermektedir. Ayrıca, devrede yer alan diyot; anahtar kapalıyken kesimde, açıkken ise iletimde çalışarak devredeki enerji akışının sürekliliğini sağlar. Devredeki akımlar ise şu şekilde tanımlanır: i_L endüktör akımı, i_C kondansatör akımı ve i_R yük üzerinden akan çıkış akımı. Gerilim değişkenleri olarak da v_L endüktör gerilimini, V_o çıkış gerilimini ve v_x diyot üzerindeki gerilimi göstermektedir.

Bu projede kullanılan alçaltıcı çevirici modeli, sürekli iletim modu (CCM) altında çalışan ideal bir sistem varsayımıyla ele alınmıştır. Şekil 1.9'daki devre yapısı esas alınarak oluşturulan matematiksel ifadeler, Eşitlik (2.6) ile Eşitlik (2.10) arasında sunulmuştur. Bu eşitliklerde; Δi_L endüktör akımındaki dalgalanmayı, D görev döngüsünü, T anahtarlama periyodunu ve f anahtarlama frekansını; ayrıca I_L ortalama endüktör akımını, I_{max} ve I_{min} ise endüktör akımının maksimum ve minimum değerlerini ifade etmektedir. Sürekli akımın korunabilmesi için gereken minimum endüktans L_{min} ile gösterilirken, çıkış gerilimindeki dalgalanma ΔV_o ile ifade edilmiştir.

$$D = \frac{V_o}{V_s} \tag{2.6}$$

$$I_{max} = V_o\left(\frac{1}{R} + \frac{1-D}{2\,L\,f}\right) \tag{2.7}$$

$$\mathrm{I_{min}} = \mathrm{V_o}\left(\frac{1}{\mathrm{R}} - \frac{1-\mathrm{D}}{2\,\mathrm{L\,f}}\right) \tag{2.8}$$

$$L_{min} = \frac{(1-D)R}{2\,f} \tag{2.9}$$

$$\frac{\Delta V_o}{V_o} = \frac{T\,\Delta i_L}{8CV_o} \tag{2.10}$$

3. BULANIK MANTIK KONTROLCÜNÜN TEMELLERİ

Klasik kontrol sistemleri, çoğunlukla kontrol edilen sistemin matematiksel bir modeline dayanır. Bu sistemler genellikle doğrusal kabul edilir ve teorik olarak oldukça güçlüdür; çünkü kararlılık gibi önemli özellikler analitik olarak kanıtlanabilir. Ancak, bu yöntemler karmaşık ya da doğrusal olmayan sistemler için genellikle yetersiz kalır. Modelleme sürecinde yapılan basitleştirmeler, gerçek sistemi yeterince temsil edemeyebilir ve sistem davranışı tam olarak açıklanamayabilir. İşte bu noktada, bulanık mantık kontrol sistemleri devreye girer. Bulanık mantık kontrolcüsü (FLC), klasik yöntemin aksine sistemin davranışını matematiksel denklemlerle değil, tanımlanan linguistik (dilsel) kurallarla ifade eder. Sistem tasarımı, genellikle "IF–THEN" şeklindeki kural kümeleri üzerinden yapılır ve bu sayede karmaşık, doğrusal olmayan ve çok girişli-çıkışlı (MIMO) sistemler üzerinde daha başarılı sonuçlar elde edilir. Fuzzy kontrol genellikle daha az aşırı salınım (overshoot) üretir, hızlı yanıt verir ve bazı durumlarda PID gibi klasik kontrolörlere kıyasla daha kolay tasarlanabilir. Bu nedenlerle bulanık kontrolcüsünü mühendislik uygulamalarında tercih edilen bir alternatif haline getirir [18].

Kısacası, bulanık mantık kontrolcüleri klasik kontrol yöntemlerinin sınırlı kaldığı alanlarda daha esnek ve sezgisel çözümler sunarak çözüm sağlayabilir.

3.1 Bulanık Mantık Yapısı

3.1.1 Bulanık küme

Klasik (Crisp) kümeler, bir elemanın bir kümeye aitliğini mutlak biçimde tanımlar; yani bir eleman ya tamamen kümeye üyedir (üyelik değeri 1) ya da hiç üye değildir (üyelik değeri 0). Bu yaklaşım, kesin sınırlarla çalıştığı için, gerçek dünya sistemlerinde sıkça karşılaşılan belirsizlik durumlarını yeterince yansıtamaz. Öte yandan, bulanık kümeler (fuzzy sets), bir elemanın belirli bir kümeye kısmen ait olabileceği fikrine dayanır. Eleman kümeye tamamen aitse ($\mu = 1$), sınır bölgelerde

kısmen aitse ($0 < \mu < 1$) ve tamamen dışındaysa ($\mu = 0$) bu durum üyelik derecesiyle tanımlanır [19].



Şekil 3.1 : Bulanık küme örneği [18].

3.1.2 Bulanık mantık üyelik fonksiyonları

Fuzzy mantık sistemlerinde, üyelik fonksiyonları (Membership Functions - MF), bir giriş değişkeninin belirli bir bulanık kümeye ne derece ait olduğunu sayısal olarak ifade eder ve bu değerler 0 ile 1 aralığında tanımlanır. Üyelik fonksiyonunun doğru seçimi, sistemin hem doğruluğunu hem de genel performansını doğrudan etkiler. Literatürde en sık karşılaşılan üyelik fonksiyonu türleri arasında üçgensel, yamuksal ve Gauss tipi fonksiyonlar yer almaktadır. Üçgensel üyelik fonksiyonu, yapısının sade olması ve hesaplamalarının hızlı gerçekleştirilmesi nedeniyle sıklıkla tercih edilmektedir. Yamuksal MF, daha geniş tanım aralıklarına olanak tanıyarak esnek modelleme imkânı sağlar. Gauss tipi MF ise yumuşak geçiş özellikleriyle daha gerçekçi çıktılar üretmesine rağmen, daha yüksek hesaplama kabiliyeti gerektirir. Uygulamalı araştırmalar, örneğin güneş paneli performansının öngörülmesi gibi senaryolarda, üçgensel MF'nin en düşük ortalama kare hata (MSE) değerleriyle en başarılı sonuçları verdiğini göstermiştir. Bu da, uygun üyelik fonksiyonu seçiminin uygulamaya özgü olarak dikkatle değerlendirilmesi gerektiğini ortaya koymaktadır. [20].



Şekil 3.2 :Örnek üyelik fonksiyonu [23].

3.1.3 Dilsel değişkenler

Bulanık mantık sistemlerinde yer alan dilsel değişkenler (linguistic variables), belirli bir kavramı doğrudan sayısal bir değerle ifade etmek yerine, bu kavramı nitel tanımlarla açıklayan değişkenlerdir. Bu değişkenler, değer aralıklarını üyelik derecelerine göre tanımlayan bulanık kümeler aracılığıyla modellenir. Bu sayede, klasik sistemlerdeki katı sınırların aksine, daha esnek ve gerçekçi bir yaklaşım sunulur. Örneğin, "yüksek sıcaklık" ifadesi farklı koşullarda farklı anlamlar taşıyabilir. 0 °C gibi bir sıcaklık değeri bu kategoriye hiç uymadığından, üyelik derecesi sıfır olarak değerlendirilir. Öte yandan, 30 °C ve üzerindeki sıcaklıklar tamamen bu kümeye ait kabul edilir ve üyelik derecesi 1 olur. 20 °C ile 30 °C arasındaki değerler ise bu kümeye kademeli olarak, artan bir üyelik derecesiyle dahil edilir. Bu geçiş, üyelik fonksiyonu adı verilen bir matematiksel yapı ile tanımlanır. Üyelik fonksiyonu, evrensel kümedeki her bir girdinin, örneğin "yüksek sıcaklık" gibi bir dilsel terime ne ölçüde uyduğunu sayısal olarak belirtir. Bu yöntem, klasik eşik temelli sistemlerden farklı olarak, belirsizliğin daha hassas bir şekilde modellenmesine olanak tanır. Lotfi Zadeh'in tanımlamasına göre, bir elemanın bir bulanık kümeye aitliği 0 ile 1 arasında herhangi bir değeri alabilir ve bu durum, klasik küme teorisinin daha genel bir biçimi olarak değerlendirilebilir [21].

3.2 Bulanık Mantık Kontrolcü Adımları

Sistemin temel işlem süreci; sayısal girişlerin (crisp input) bulanıklaştırılması (fuzzification), tanımlı kural tabanı üzerinden karar verilmesi (inference) ve elde edilen bulanık çıktının tekrar sayısal forma çevrilmesi (defuzzification) adımlarını içerir. Bu süreçte kontrolcüye verilen girişler, genellikle sensörlerden alınan kesin (crisp) verilerden oluşur. Söz konusu adımlar, Şekil 3.3'de gösterilmiştir. Bu adımların her biri, sistemin değişken ve doğrusal olmayan yapılarla başa çıkabilmesini sağlar ve bulanık mantık tabanlı kontrolün etkinliğini belirleyen temel bileşenlerdir [22].



Şekil 3.3 : Bulanık mantık kontrolcüsünün çalışma adımları [22].

3.2.1 Bulanıklaştırma

Bulanıklaştırma, sistemin aldığı sayısal (crisp) giriş değerlerinin uygun bulanık kümelere dönüştürülmesi sürecidir. Bu adımda, giriş değişkeni x, tanımlı bir üyelik fonksiyonu $\boldsymbol{\mu_A(x)}$ ile [0, 1] aralığında bir aitlik derecesi alır:

$$\boldsymbol{\mu_A(x): X \rightarrow [0, 1]} \tag{3.1}$$

Bu fonksiyon, x'in A bulanık kümesine ne ölçüde ait olduğunu ifade eder. Örneğin, 28°C sıcaklık değeri hem "orta" hem de "yüksek" kümelerine farklı oranlarda ait olabilir. Bu durum, klasik sistemlerdeki keskin sınırların aksine daha esnek bir modelleme sağlar. Bulanıklaştırma işlemi, bulanık mantık kontrol sisteminin ilk adımıdır ve üyelik dereceleri aracılığıyla karar mekanizmasının devreye girmesini sağlar [18].



Şekil 3.4 : Bulanıklaştırma örneği [23].

3.2.2 Kural tabanı

Bulanık mantık kontrol sistemlerinde kural tabanı, sistemin karar alma sürecinde temel rol oynayan ve "IF–THEN" yapısıyla tanımlanan mantıksal ifadelerden oluşur. Bu kurallar, sistem davranışını yansıtan deneysel verilere dayalı olarak tanımlanır ve giriş ile çıkış değişkenlerini dilsel terimler (örneğin "yüksek", "orta", "düşük") aracılığıyla ilişkilendirir. Örneğin, “Eğer hata büyük ve değişimi pozitifse, çıkış küçük olmalıdır” şeklindeki bir ifade, sistemin giriş verilerine göre nasıl tepki vereceğini belirtir. Bulanık sistemlerde bu kuralların her biri, giriş değişkenlerinin üyelik derecelerine bağlı olarak kısmi düzeyde tetiklenebilir. Bu durum, klasik sistemlerin ikili mantığına kıyasla daha esnek ve çok değerli bir karar yapısı sağlar.

Her bir kural R_i , şu genel biçimde ifade edilir:

$$R_i\text{:IF } x_1 \text{ is } A_1^i \text{ AND } x_2 \text{ is } A_2^i \text{ THEN } y \text{ is } B^i \quad \textbf{(3.2)}$$

Burada x_1 ve x_2 giriş değişkenlerini, A_1^i , A_2^i bulanık giriş kümelerini ve B^i bulanık çıkış kümesini temsil eder. Tüm kurallar bir araya geldiğinde, sistemin giriş-çıkış davranışını belirleyen bir kural tabanı (rule base) oluşturur [23].

Çizelge 3.1 : Kural tablosu [24] .

Change In Error \ Error	PS	PB	ZE	NS	NB
PB	PB	PB	PB	PS	ZE
PS	PB	PB	PS	ZE	NS
ZE	PS	PB	ZE	NS	NB
NS	ZE	PS	NS	NB	NB
NB	NS	ZE	NB	NB	NB

3.2.3 Kural çıktılarının birleştirilmesi

Bulanık kontrol sistemlerinde, aynı anda birden fazla kuralın aktif olması durumunda, bu kuralların ürettiği çıktılar farklı bulanık kümeler şeklinde ifade edilir. Bu nedenle, sistemin nihai çıktısını oluşturmak için tüm bu sonuçların tek bir birleşik bulanık küme altında toplanması gerekir. Bu işleme birleştirme (aggregation) adı verilir. Her bir kuralın sonucu, ilgili çıkış değişkeni için ortak bir üyelik fonksiyonu içinde birleştirilir.

Bu birleştirme işlemi, mantıksal bağlayıcılara göre farklılık gösterir. Örneğin kurallar "ve" (AND) bağlacıyla bağlıysa, çıktılar bulanık kesişim (fuzzy intersection) yoluyla birleştirilir:

$$\mu_y(y) = min\left(\mu_{y_1}(y), \mu_{y_2}(y), \dots, \mu_{y_r}(y)\right) \qquad \textit{(3.3)}$$

Eğer kurallar "veya" (OR) bağlacıyla ifade ediliyorsa, bu durumda bulanık birleşim (fuzzy union) kullanılır:

$$\mu_y(y) = \max\left(\mu_{y_1}(y), \mu_{y_2}(y), \dots, \mu_{y_r}(y)\right) \qquad \textbf{(3.4)}$$

Bu işlemler sonucunda elde edilen birleşik üyelik fonksiyonu, defuzzification adımında sayısal (crisp) çıkışa dönüştürülmek üzere kullanılır [19].



Şekil 3.5 : Birleştirme işlemi örneği [23].

3.2.4 Keskinleştirme

Bulanık kontrol sistemlerinde son aşama olan keskinleştirme (defuzzification), elde edilen bulanık çıktıların net (sayısal) değerlere dönüştürülmesini sağlar. Çünkü gerçek dünyadaki fiziksel sistemler, bulanık ifadeleri değil, yalnızca açık ve kesin komutları uygulayabilir. Bu işlem, önceki adımlarda birleştirilmiş olan bulanık çıktı kümesinin tek bir sayısal değere indirgenmesiyle gerçekleştirilir.

Bu amaçla en sık tercih edilen yöntem, ağırlık merkezi (centroid) yöntemidir. Bu yaklaşım, çıktı üyelik fonksiyonunun denge noktası olan $z*$ değerini hesaplayarak sistemin uygulaması gereken nihai kontrol sinyalini belirler. Sürekli (continuous) formdaki matematiksel ifadesi aşağıda verilmiştir:

$$z^* = \frac{\int_a^b \mu_C(z) \cdot z \, dz}{\int_a^b \mu_C(z) \, dz}$$

Bunun dışında maksimum üyelik, maksimumların ortalaması ve toplamların merkezi gibi farklı durulaştırma yöntemleri de bulunmaktadır. Ancak ağırlık merkezi yöntemi, fiziksel olarak anlamlı bir karşılık sunması ve yaygın kullanımı nedeniyle literatürde en çok tercih edilen yaklaşımdır [18].

4. TASARIM PARAMETRELERİNİN BELİRLENMESİ VE ANALİZİ

4.1 Alçaltıcı Çeviricinin Devre Parametrelerinin Belirlenmesi ve Analizi

Alçaltıcı çeviricinin sürekli iletim modunda (CCM) çalışmasını sağlamak ve gerilim dalgalanmasını en düşük seviyede tutmak amacıyla, eşitlikler kullanılarak gerekli sistem hesaplamaları yapılmış ve uygun bileşen değerleri belirlenmiştir.



Şekil 4.1 : Alçaltıcı çevirici devre modeli.

Alçaltıcı devresinin temel parametreleri çizelge 4.1'de belirlenmiştir.

Çizelge 4.1 : Alçaltıcı devresinin devre parametreleri.

Parametre	**Sembol**	**Değer**	**Birim**
Yük Direnci	R_{yuk}	16.5 / 33	Ω
Endüktans	L	51	μH
Kapasitans	C	100	μF
Giriş Gerilimi	V_{giris}	5 / 4	V
Çıkış Gerilimi	V_{cikis}	3.3	V
Anahtarlama Frekansı	f_s	200	kHz

Alçaltıcı çeviricinin değişken giriş koşullarına karşı bulanık mantık kontrolcünün tepkisini incelemek amacıyla sistem, 5 V ve 4 V olmak üzere iki farklı giriş gerilimi için tasarlanmış ve değerlendirilmiştir.

Çizelge 4.2'de, yük direnci 16.5 Ω sabit tutulurken alçaltıcı çeviricinin 5 V ve 4 V giriş gerilimleri altında elde edilen tasarım değerleri verilmiştir. Her iki durumda da çıkış gerilimi 3.3 V olarak hedeflenmiştir. Giriş gerilimi 5 V iken görev döngüsü 0.66 olarak hesaplanmış, bu koşulda maksimum akım 0.255 A ve minimum akım 0.145 A bulunmuştur. Bu değerlere karşılık indüktör akım dalgalanması 0.110 A'dır.

Giriş gerilimi 4 V'a düşürüldüğünde görev döngüsü 0.825'e yükselmiş, maksimum ve minimum akım değerleri sırasıyla 0.228 A ve 0.172 A olarak elde edilmiştir. Buna bağlı olarak indüktör akım dalgalanması 0.056 A seviyesine düşmüştür. Sonuçlar, giriş gerilimi arttıkça görev döngüsünün azaldığını ve anahtarın iletim süresinin kısaldığını göstermektedir.

Ayrıca çeviricinin sürekli iletim modunda (CCM) çalışabilmesi için gerekli minimum endüktans değeri 5 V girişte 14.03 µH, 4 V girişte ise 7.22 µH olarak hesaplanmıştır. Devrede kullanılan endüktans bu minimum değerlerden büyük seçildiği için sistem CCM'de çalışmıştır. Çıkış gerilimi dalgalanma oranı 100 µF kapasitans değerinde her iki koşulda da düşük kalmış, 5 V giriş için %0.021 ve 4 V giriş için %0.011 olarak hesaplanmıştır.

Çizelge 4.2 : Alçaltıcı devresinin değişken gerilim sabit yükte yapılan hesaplanan parametreleri.

Parametre	**5 V Giriş**	**4 V Giriş**
Görev Döngüsü (D)	0.66	0.825
Maksimum Akım (I_{max})	0.255 A	0.228 A
Minimum Akım (I_{min})	0.145 A	0.172 A
Minimum Endüktans (L_{min})	14.03 μH	7.22 μH
Çıkış Gerilimi Dalgalanma Oranı ($\frac{\Delta V_o}{V_o}$)	% 0.021	% 0.011
İndüktör Akım Dalgalanması (ΔI_L)	**0.110 A**	**0.056 A**

Alçaltıcı çeviricinin yük değişimlerine verdiği tepkiyi incelemek amacıyla giriş gerilimi 5 V'ta sabit tutulmuş, yük direnci 16.5 Ω'dan 33 Ω'a çıkarılarak devre parametreleri yeniden hesaplanmıştır. Elde edilen sonuçlar Çizelge 4.3'te sunulmuştur. Çizelge 4.6'da alçaltıcı çeviricinin R = 16.5 Ω ve R = 33 Ω yükleri altında gösterdiği performans değerleri karşılaştırmalı olarak verilmiştir.

Her iki yük durumunda da görev döngüsü 0.66 olarak aynı kalmıştır. R = 16.5 Ω iken maksimum akım 0.255 A ve minimum akım 0.145 A olarak bulunurken, yük direnci R = 33 Ω'a çıkarıldığında maksimum ve minimum akım değerleri sırasıyla 0.155 A ve 0.045 A seviyelerine düşmüştür. Bu sonuç, yük direncinin artmasıyla akımın azaldığını göstermektedir. İndüktör akım dalgalanması ΔI_L her iki durumda da 0.110 A olarak aynı kalmıştır.

CCM koşulu için gerekli minimum endüktans değeri R = 16.5 Ω için 14.03 µH, R = 33 Ω için ise 28.05 µH olarak hesaplanmıştır. Devrede seçilen endüktans bu minimum değerlerden büyük olduğundan sistemin sürekli iletim modunda (CCM) çalıştığı görülmüştür. Çıkış gerilimi dalgalanma oranı her iki yük durumunda da %0.021 olarak elde edilmiştir.

Çizelge 4.3 : Alçaltıcı devresinin sabit gerilim ve değişken yükte hesaplanan parametreleri.

Parametre	**R= 16.5 Ω**	**R= 33 Ω**
Görev Döngüsü (D)	0.66	0.66
Maksimum Akım (I_{max})	0.255 A	0.155 A
Minimum Akım (I_{min})	0.145 A	0.045 A
ΔI_L	0.110 A	0.110 A
Minimum Endüktans (L_{min})	14.03 μH	28.05 μH
Çıkış Gerilimi Dalgalanma Oranı ($\frac{\Delta V_o}{V_o}$)	% 0.021	% 0.021

4.2 Alçaltıcı Çevirici için Bulanık Mantık Blogunun Tanımlanması

Alçaltıcı çeviricide bulanık mantık tabanlı bir kontrolcü (FLC) kullanılmıştır. Bu bölümde FLC'nin yapısı; giriş–çıkış değişkenleri, üyelik fonksiyonları, dilsel terimler, kural tabanı ve keskinleştirme adımları üzerinden tanımlanmıştır. Kontrolcü, iki giriş (hata E ve hata değişimi dE) ve bir çıkıştan (dD) oluşan Mamdani tip bir bulanık çıkarım sistemi olarak kurulmuştur. Şekil 4.2'de kontrolcünün genel yapısı ve kullanılan yöntemler özetlenmiştir.

Giriş ve çıkış değişkenleri beş dilsel terimle ifade edilmiştir: NL (Negatif Büyük), NS (Negatif Küçük), Z (Sıfır), PS (Pozitif Küçük) ve PL (Pozitif Büyük). E, dE ve dD değişkenlerine ait üyelik fonksiyonları üçgensel yapıda tanımlanmış ve ilgili grafikler Şekil 4.3 ve Şekil 4.5 arasında verilmiştir. Bu terimlere dayalı kural tabanı, E ve dE kombinasyonlarına karşılık dD çıkışını belirleyen karar tablosu olarak Çizelge 4.4'te sunulmuştur.

Bulanık çıkarımda AND yöntemi min, OR yöntemi max, çıkarım (implication) min ve birleştirme (aggregation) max olarak seçilmiştir. Keskinleştirme (defuzzification) aşamasında ise ağırlık merkezi (centroid) yöntemi kullanılmıştır. Oluşturulan kural tabanının giriş ve çıkış ilişkisini gösteren kontrol yüzeyi Şekil 4.6'da verilmiştir.



Şekil 4.2 : Kontrolcünün genel yapısı

Çizelge 4.4 : Kural tabanı tablosu.

Hata Değişimi / HATA	NL	NS	Z	PS	PL
NL	NL	NL	NL	NS	Z
NS	NL	NL	NS	Z	PS
Z	NL	NS	Z	PS	PL
PS	NS	Z	PS	PL	PL
PL	Z	PS	PL	PL	PL



Şekil 4.3 : Hata girişi için bulanık mantık kontrolcüsünün üyelik fonksiyon grafiği.



Şekil 4.4 : Hata değişimi girişi üyelik fonksiyonları.



Şekil 4.5 : Bulanık mantık kontrolcüsünün çıkış üyelik fonksiyon grafiği.



Şekil 4.6 : Kontrol Yüzeyi.

5. BULANIK MANTIK KONTROLCÜNÜN BENZETİMİ

5.1 Alçaltıcı Çeviricinin MATLAB/Simulink Üzerinden Benzetimi

Şekil 5.1'de Alçaltıcı çevirici, MATLAB/Simulink ortamında modellenmiş olup, belirlenen sistem parametrelerine göre 0 ile 1 saniye aralığında gerçekleştirilmiştir. Benzetim süresince Kontrol sistemi, 100 mikrosaniyelik örnekleme periyodu ile çalışacak şekilde yapılandırılmıştır.



Şekil 5.1 : MATLAB/Simulink Alçaltıcı çeviricinin kontrol yapısı.

Şekil 5.2'da bulanık mantık kontrolcünün benzetim aşamasında kullanılan iç yapısı verilmiştir. Referans ile çıkış arasındaki farktan hata E elde edilmekte, "Hafıza E" bloğu ile bir önceki hata saklanarak hata değişimi dE hesaplanmaktadır. E ve dE uygun kazançla ölçeklendirilip bulanık çıkarım bloğuna uygulanarak görev döngüsü için bir düzeltme üretilmektedir. Üretilen düzeltme, "Hafıza D" üzerinden bir önceki görev döngüsü değeriyle toplanarak güncellendiği için düzeltmeler örnekler boyunca birikmekte ve kontrol yapısına integral benzeri etki kazandırmaktadır.



Şekil 5.2 : Bulanık mantık kontrolcüsünün tasarımı.

Çizelge 5.1'de, alçaltıcı çeviricinin kontrolünde kullanılan bulanık mantık kontrolcü bloğunun girişindeki hata ve hata değişimi sinyallerine ile kontrolcü çıkışında üretilen kontrol sinyaline uygulanan kazanç değerleri ayrı ayrı verilmiştir.

Çizelge 5.1 : Alçaltıcı'nın kontrolünde kullanılan bulanık mantık kontrolcüsünün kazanç değerleri.

PARAMETRE	ALÇALTICI
Hata Kazancı $K_e(t)$	1
Hata Değişim Kazancı $K\left(\frac{de(t)}{dt}\right)$	1
Çıkış Kazancı K_c	0.04

5.2 Benzetim Sonuçları Ve Deney Parametreleri

Benzetim deneylerinde alçaltıcı çevirici başlangıçta 5 V giriş gerilimi altında çalıştırılmış ve çıkış gerilimi referansı 3.3 V olarak belirlenmiştir. Sistem, giriş gerilimi adım değişimleri ve yük direnci adım değişimleri altında test edilmiştir. Giriş gerilimi testinde giriş 5 V'tan 4 V'a düşürülmüş ve ardından tekrar 5 V'a yükseltilmiştir. Yük testinde ise yük direnci 16.5 Ω'dan 33 Ω'a çıkarılmış ve daha sonra tekrar 16.5 Ω'a indirilmiştir.

Şekil 5.4'te, giriş gerilimi 5 V'ta sabit tutulurken yük direnci 0.4 s anında 33 Ω'a yükseltilmiş ve 0.6 s anında tekrar 16.5 Ω'a düşürülmüştür. Şekil üzerinde okunabilirlik amacıyla yük direnci 1/20 ölçeğiyle gösterilmiştir. Yük değişimi anlarında çıkış gerilimi en yüksek 3.724 V'a yükselmiş, en düşük 3.229 V seviyesine gerilemiştir. Ortalama toparlanma süresi yaklaşık 20 ms olarak gözlenmiştir. Ayrıca yükselme zamanı 3.75 ms, yerleşme zamanı yaklaşık 10 ms olarak ölçülmüş; başlangıçta aşım gözlenmemiştir ve belirgin bir kararlı hâl salınımı oluşmamıştır.



Şekil 5.4 : Sistemin zamana bağlı direnç değeri ve çıkış geriliminin grafiği.

Şekil 5.5'te, yük direnci 16.5 Ω'da sabit tutulurken yalnızca giriş gerilimindeki değişimlerin sistem üzerindeki etkisi incelenmiştir. Sistem başlangıçta 5 V giriş gerilimi altında çalıştırılmış; 0.1 s anında giriş gerilimi ani bir adım ile 4 V seviyesine düşürülmüş ve 0.2 s anında tekrar 5 V seviyesine yükseltilmiştir. Bu süreçte çıkış gerilimi en yüksek 4.750 V değerine çıkmış, en düşük 2.624 V seviyesine gerilemiştir. Sistemin ortalama toparlanma yaklaşık 10 ms olarak ölçülmüştür.



Şekil 5.5 : Sistemin zamana bağlı giriş gerilim değeri ve çıkış geriliminin grafiği.

Şekil 5.6'da indüktör akımının zamana bağlı değişimi görülmektedir. Kararlı çalışma bölgelerinde akım, anahtarlama etkisiyle üçgensel dalgalanma gösterirken ortalama değeri yük ve giriş gerilimine bağlı olarak değişmektedir. Yük ve giriş gerilimindeki adım değişimleri sırasında geçici rejim nedeniyle akımda kısa süreli düşüşler ve aşım oluşmaktadır. Giriş geriliminin tekrar yükseltildiği anda görülen sivri tepe ve bazı anlarda sıfıra yaklaşma, kararlı hâl dalgalanması değil; hızlı tepki ve ideal eleman kabullerinin etkisiyle oluşan geçici bir davranış olarak yorumlanmıştır.



Şekil 5.6 : İndüktör akımının zamana bağlı değişimi.

Şekil 5.7'de görüldüğü üzere, görev döngüsü hızlı bir şekilde istenen seviyeye yükselmiş ve aşım oluşturmadan kararlı hâle gelmiştir. Giriş gerilimi ve yük değişimleri sırasında da görev döngüsü, sistemi hedef çıkış gerilimine taşıyacak şekilde kararlı biçimde gerekli seviyelere ayarlanmıştır.



Şekil 5.7 : Görev döngüsünün zamana bağlı değişimi.

Çizelge 5.2‘de benzetim sonuçları tablo halinde verilmiştir.

Çizelge 5.2: Benzetim sonuçları

Deney Koşulu	Zaman Aralığı (s)	Çıkış Gerilimi (V)	Performans Parametreleri
Sistem Başlangıcı ($V_{ref} = 3,3V$)	0	3,30 (Aşım Gözlenmedi)	Yükselme Zamanı: 3,75 ms Yerleşme Zamanı: 10 ms
Giriş Gerilimi Değişimi (5V – 4V – 5V)	0,1 – 0,2	2,62 (En Küçük) / 4,75 (En Büyük)	Toparlanma Süresi: ~10 ms
Yük Direnci Değişimi (16,5 Ω – 33 Ω)	0,4 – 0,6	3,23 (En Küçük) / 3,72 (En Büyük)	Toparlanma Süresi: ~20 ms

6. DONANIM UYGULAMASI VE DENEYLER

Bu bölümde devrenin gerçekleştirileceği geliştirme kartı seçilmiştir. Seçilen kart üzerinde tasarlanan bulanık mantık tabanlı kontrolcü çalıştırılmış; PI ve 3P3Z kontrolcüleri ile aynı test koşullarında karşılaştırılmıştır. Yük ve giriş gerilimi değişimleri altında sistemin geçici ve kararlı durum tepkileri ölçülerek, kontrolcüler kontrol kalitesi açısından değerlendirilmiştir.

6.1 Donanım Platformu Ve Sistem Bileşenleri

Bu kısımda alçaltıcı çeviricinin donanım üzerinde gerçeklenmesi ve kontrol yapılarının deneysel olarak karşılaştırılabilmesi için B-G474E-DPOW1 geliştirme

kartı seçilmiştir. Kart üzerinde güç dönüştürücü yapısı ve kart üstü direnç yüklerinin bulunması, test koşullarının hızlı kurulmasına ve ölçümlerin tekrar edilebilir şekilde alınmasına imkân sağlamıştır. STM32G474 tabanlı kart 512 KB Flash ve 128 KB SRAM kapasitesine sahiptir. İşlemcinin 170 MHz'e kadar çalışabilmesi sayesinde kontrol algoritmaları gerçek zamanlı olarak uygulanabilmiştir. Kartın genel görünümü Şekil 6.1'de, güç katının şematik gösterimi ise Şekil 6.2'de verilmiştir [26].

Şekil 6.1 : Kartın genel görünümü [25].



Şekil 6.2 : Kartın alçaltıcı-yükseltici katının genel görünümü [25].

Kart seçiminde önemli bir diğer etken, kapalı çevrim gerilim kontrolünün donanım birimleriyle pratik ve kararlı biçimde kurulabilmesidir. ADC birimi çıkış geriliminin geri besleme olarak ölçülmesini sağlarken, HRTIM birimi DGM sinyallerinin yüksek çözünürlükle üretilmesine ve anahtarlama darbelerinin hassas zamanlanmasına imkân vererek yarı iletken elemanların daha kontrollü ve tekrarlanabilir şekilde sürülmesine katkı sunar.

Bu çalışmada 3P3Z kontrolcü yeniden tasarlanmamış, dokümantasyondaki temel yaklaşım esas alınarak karta uygulanmış ve deneysel karşılaştırmada referans yöntem olarak kullanılmıştır.

Deneylerin uygulanabilmesi için kullanılan geliştirme kartı üzerindeki güç katına ait basitleştirilmiş senkron alçaltıcı çevirici topolojisi Şekil 6.3'te verilmiş, devre parametreleri ise Çizelge 6.1'de verilmiştir.



Şekil 6.3 : Basitleştirilmiş senkron alçaltıcı çevirici topolojisi [25].

Çizelge 6.1: Senkron alçaltıcı devresi için devre parametreleri.

Bileşen / Parametre	**Sembol**	**Değer**
Güç İndüktörü Değeri	L_O	51 µH
İndüktör DC Direnci (DCR)	R_{DCR}	380 mΩ
Çıkış Filtre Kapasitörü	C_O	100 µF
Kapasitör Eşdeğer Seri Direnç	R_{ESR}	170 mΩ
Yük Direnci (%100 Yükte)	R	16.5 Ω
Yük Direnci (%50 Yükte)	R	33 Ω

6.2 Çevrebirim Ayarları ve Zamanlama

Bu bölümde MATLAB/Simulink üzerinde geliştirilen kontrolcülerin donanım üzerinde çalıştırılabilmesi için B-G474E-DPOW1 geliştirme kartına ait çevrebirim altyapısı STM32CubeMX program üzerinden yapılandırılmıştır. Öncelikle saat ağacı ayarlanmış; ADC12 saat frekansı 56.66 MHz, HRTIM ve USART3 saat frekansı ise 170 MHz olacak şekilde seçilmiştir. Geri besleme ölçümü için çıkış gerilimi, PA3 pinine bağlı ADC Kanal 4 üzerinden okunacak şekilde tanımlanmış ve "BUCKBOOST VOUT" olarak etiketlenmiştir. Ayrıca alçaltıcı güç katının sürme sinyalleri, kart üzerindeki ilgili sürücü pinleri üzerinden alınacak şekilde belirlenmiştir. Bu sürme sinyalleri, senkron alçaltıcı yapısında üst ve alt anahtarları oluşturan MOSFET'lerin kapılarının uygun zamanlamayla sürülmesi için kullanılan tamamlayıcı DGM çıkışlarıdır; böylece kontrolcü tarafından hesaplanan görev döngüsü güç katına uygulanarak anahtarlama gerçekleştirilir. Deneyde kullanılan temel pin atamaları ve çevrebirim eşleştirmeleri Şekil 6.4'te verilmiştir.



Şekil 6.4 : Pin atamaları ve çevrebirimi eşleştirmeleri.

Anahtarlama sinyallerinin üretilmesi için HRTIM çevrebirimi aktif edilmiş ve alçaltıcı güç katı Timer C tarafından sürülecek şekilde yapılandırılmıştır. DGM frekansı 200 kHz olacak şekilde periyot değeri 27200 seçilmiş; görev döngüsünün kontrolcü tarafından güncellenmesi için Compare Unit 1 etkinleştirilmiştir. ADC ölçümünün anahtarlama çevrimi ile senkron alınabilmesi amacıyla Compare Unit 3 kullanılarak ADC dönüşümü tetiklenmiş, ayrıca senkron anahtarlamada iki anahtarın aynı anda iletime girmesini engellemek için ölü-zaman ayarları yapılmıştır. HRTIM Timer C'ye ait periyot ve compare ayarları Şekil 6.5 ve Şekil 6.6'te, ölü-zaman ayarları ise Şekil 6.7'da gösterilmiştir.

General	
Timer Idx	Timer C
Basic/Advanced Configuration	Advanced (using HAL_Waveform methods)
Time Base Setting	
Prescaler Ratio	HRTIM Clock Multiplied by 32 (HRTIM Clock is set in Clock Config...
fHRCK Equivalent Frequency	5.44E9 Hz
Period	27200
Resulting PWM Frequency	200000 Hz
Repetition Counter	0x00
Up Down Mode	Timer counter is operating in up-counting mode
Mode	The timer operates in continuous (free-running) mode

Şekil 6.5 : Timer C periyot ayarları.

Compare Unit 1	
Compare Unit 1 Configuration	Enable
Compare Value	0
Greater-than comparison	Timer Compare 1 event is generated when counter is equal
Compare Unit 2	
Compare Unit 2 Configuration	Disable
Compare Unit 3	
Compare Unit 3 Configuration	Enable
Compare Value	50
Greater-than comparison	Timer Compare 3 event is generated when counter is equal

Şekil 6.6 : Compare unit ayarları.

Dead Time	
Dead Time Configuration	Enable
Prescaler (PSC - 16 bits value)	fDTG = fHRTIM * 8
Rising Value	75
Rising Sign	Positive deadtime on rising edge
Rising Lock	Deadtime rising value and sign is writable
Rising Sign Lock	Deadtime rising sign is writable
Falling Value	300
Falling Sign	Positive deadtime on falling edge
Falling Lock	Deadtime falling value and sign is writable
Falling Sign Lock	Deadtime falling sign is writable

Şekil 6.7 : Ölü zaman ayarları.

ADC örnekleme ve görev döngüsü güncelleme zamanlaması Şekil 6.8'de özetlenmiştir. Buna göre ADC örneklemesi DGM çevrimi içinde belirlenen bir anda alınmakta, dönüşüm tamamlandığında kesme rutini çalıştırılarak yeni görev döngüsü hesaplanmakta ve bu değer bir sonraki anahtarlama çevriminde uygulanmaktadır. Böylece alçaltıcı sürme sinyali ile ADC geri beslemesi aynı anahtarlama çevrimi referans alınarak senkron şekilde yürütülmektedir.



Şekil 6.8: ADC örnekleme ve görev döngüsü güncelleme zamanlaması [25].

6.3 Simulink Tabanlı Kontrol Altyapısı ve Donanım Uygulaması

Bu bölümde, kontrolcülerin donanım üzerinde çalıştırılabilmesi için MATLAB/Simulink ortamında model tabanlı bir geliştirme yapısı oluşturulmuştur. Kurulan Simulink modeli; ölçüm alma, kontrol hesaplama ve DGM sinyali üretme adımlarını tek bir ortak akış içinde toplamaktadır. PI, 3P3Z ve bulanık mantık tabanlı kontrolcüler ise bu ortak yapı korunarak yalnızca kontrolcü bloğu değiştirilerek uygulanmıştır.

Ayrıca her kontrolcü için kontrol döngüsünün çalışma koşullarına uyum sağlaması amacıyla örnekleme zamanı ayarları da kontrolcüye bağlı olarak güncellenmiştir.

6.3.1 Simulink model yapısı ve blok diyagramı

Bu kısımda MATLAB/Simulink'de ana geliştirme ortamı olusturulmuş Şekil 6.9'da gösterilmiştir. Bu yapıda ADC dönüşümünün tamamlanmasıyla tetiklenen kesme rutini (ISR) üzerinden ölçüm akışı başlatılmakta ve ADC1'in "End of Conversion" olayı ile elde edilen çıkış gerilimi bilgisi kontrolcü bloğuna aktarılmaktadır. Kontrolcü bloğunda ölçülen çıkış gerilimi kullanılarak görev oranı hesaplanmakta ve hesaplanan değer PWM üretim bloğuna iletilmektedir. Deneysel karşılaştırmalar sırasında farklı çıkış gerilimi yükleri altında sistem tepkisi incelendiğinden, yük senaryoları "Çıkış Gerilimi Yükleri" bloğu üzerinden belirlenmiştir. Ayrıca ölçülen büyüklüklerin ve kontrolcünün ürettiği çıkışların izlenebilmesi için veriler "Host'a veri gönderme" bloğu aracılığıyla ana bilgisayara aktarılmıştır.



Şekil 6.9: Simulink gerçekleme yapısının üst seviye blok diyagramı.

Şekil 6.10'da kontrol döngüsünün ayrıntılı blok yapısı gösterilmiştir. ADC1 üzerinden alınan ölçüm değeri (Cnts) önce ADC ölçeği (3.3/4095) ile gerilim birimine çevrilmekte, ardından kart üzerindeki ölçümün gerilim bölücü üzerinden alınması nedeniyle gerilim bölücü kazancı dikkate alınarak gerçek çıkış gerilimi

hesaplanmaktadır. Elde edilen çıkış gerilimi, 3.3 V referans değeri ile birlikte kontrolcü bloğuna giriş olarak verilmekte ve kontrolcü her örnekleme anında 0–1 aralığında görev oranı üretmektedir. Üretilen bu görev çevrimi, Timer C periyodu ile uyumlu olacak şekilde kontrolcü bloğu içerisinde 27200 ile çarpılarak Compare değeri biçimine dönüştürülmekte ve HRTIM Timer C'nin CMP1 birimine uygulanmaktadır. Böylece DGM sinyali güncellenerek güç katındaki anahtarlama elemanlarının sürülmesi sağlanmaktadır.



Şekil 6.10 : Simulink ayrıntılı blok yapısı.

Ayrıca Şekil 6.11'de gösterilen "kontrolcü için örnekleme zamanı ayarlama" bloğu ile kontrol bloğunun örnekleme zamanı ayarlanmıştır ve karta güç verildikten sonra kontrol bloğunun ne kadar zaman sonra çalışmaya başlayacağı belirlenmiştir. Kontrol bloğunun ne zaman devreye gireceğini ayarlayabilmemiz, ölçüm alırken başlangıç eğrilerinin tahlil edilmesinde kullanılmıştır. Kontrolcünün örnekleme zamanını ayarlayabilmemiz ise kontrolcünün kart üzerinde daha optimize şekilde çalışabilmesini sağlamıştır. Örneğin bu şekilde kontrolcünün 10khz örnekleme frekansında ve 10 saniye sonra çalışmaya baslayabilecegi şekilde ayarlanmıstır.



Şekil 6.11: Kontrolcü için örnekleme zamanı ayarlama bloğu.

6.3.2 Kontrolcü bloklarının Simulink üzerinde uygulanması

Bu bölümde PI, 3P3Z ve bulanık mantık tabanlı kontrolcüler, 6.3.1'de verilen ortak Simulink gerçekleme altyapısı üzerinde uygulanmıştır. Kontrolcülerin donanım üzerinde çalıştırılabilmesi için her yöntemde kontrolcü bloğu ayrı olarak yapılandırılmış, ilgili kazanç ve katsayı değerleri modele tanımlanmış ve kontrol döngüsünün örnekleme zamanı kontrolcüye bağlı olarak ayarlanmıştır.

Şekil 6.12'de bulanık mantık kontrolcünün üst katmanı, Şekil 6.13'te ise kontrolcü yapısı gösterilmektedir. Bu bölümde daha önce tasarlanan bulanık mantık kontrolcü doğrudan kullanılmıştır. Sistemin anahtarlama frekansı 200 kHz olmasına rağmen kontrol döngüsü 10 kHz örnekleme frekansında çalıştırılmıştır. Deneysel gözlemlerde örnekleme frekansı 10 kHz'in üzerine çıkarıldığında, kontrol hesaplarının ayrılan süre içinde tamamlanamadığı ve kontrol döngüsü zamanlamasının bozulduğu görülmüştür. Bu nedenle gerçek zamanlı çalışmayı ve tekrar edilebilirliği korumak amacıyla örnekleme frekansı 10 kHz ile sınırlandırılmıştır.

Kontrolcü çıkışı görev oranı olarak 0–1 aralığında üretilmiş, bu değer Timer C periyoduna karşılık gelecek şekilde 27200 ile ölçeklenerek CMP1 değerine dönüştürülmüştür. Ayrıca kontrolcü çıkış kazancı 0.04 olarak seçilmiştir.



Şekil 6.12 : Bulanık mantık kontrolcüsünün üst katmanı.



Şekil 6.13 : Bulanık mantık kontrolcüsünün iç yapısı.

Şekil 6.14'te PI kontrolcünün Simulink ortamında donanım uygulamasına uygun şekilde hazırlanmış modeli gösterilmektedir. PI kontrolcü parametreleri Kp = 0.001 ve Ki = 86.866 olarak seçilmiştir. Kontrolcünün örnekleme frekansı, anahtarlama frekansı ile aynı olacak şekilde 200 kHz olarak ayarlanmıştır. Ayrıca kontrolcü çıkışının görev oranı sınırları içinde kalması için çıkış doyma (saturation) bloğu etkinleştirilmiş, alt sınır 0 ve üst sınır 0.95 olarak tanımlanmıştır.



Şekil 6.14 : PI kontrolcü yapısı.

3P3Z kontrolcü bu çalışmada tasarlanmamış olup, hazır bir kontrolcü yapısı olarak MATLAB/Simulink ortamına yerleştirilmiştir. Kontrolcü, kartın alçaltıcı güç katı için önerilen 3P3Z yaklaşımı temel alınarak uygulanmış ve deneysel karşılaştırmalarda

referans kontrol yöntemi olarak kullanılmıştır. 3P3Z kontrolcünün Simulink üzerindeki blok yapısı Şekil 6.15'te gösterilmiştir. Kontrolcüde kullanılan kazançlar Kp = 0.02 ve Ki = 0.008 olarak belirlenmiş, örnekleme frekansı ise 200 kHz olarak ayarlanmıştır.



Şekil 6.15 : 3P3Z kontrolcüsünün iç yapısı.

6.4 Deney Düzeneği, Test Senaryoları ve Ölçüm Yöntemi

Deneyler, çıkış gerilimi referansı 3.3 V olacak şekilde gerçekleştirilmiştir. Giriş gerilimi değişken bir DA güç kaynağı ile sağlanmış ve 5 V ile 4 V seviyeleri arasında değiştirilmiştir. Yük koşulları, geliştirme kartı üzerindeki dirençler kullanılarak 16.5 Ω ve 33 Ω değerlerine ayarlanmıştır. Her bir kontrolcü için aynı test koşulları altında çıkış gerilimi tepkisi kaydedilmiştir

.Çıkış gerilimi ölçümleri kart üzerindeki ADC birimi ile alınmış, ölçüm verileri kartın seri haberleşme arayüzü üzerinden bilgisayara aktarılmıştır. Bilgisayar tarafında Simulink ortamında alınan ADC verileri gerilime dönüştürülerek işlenmiş ve çizdirilmiştir. Bu işleme ait blok diyagram Şekil 6.16'da verilmiştir. Aktarılan veriler MATLAB/Simulink ortamında değerlendirilerek çıkış gerilimi grafikleri elde edilmiştir. Kontrolcü performans karşılaştırması yükselme zamanı, aşım, yerleşme zamanı ve kararlı hâl davranışı ölçütleri üzerinden yapılmıştır. Yükselme zamanı, çıkış geriliminin 3.3 V referans değerinin %10 seviyesinden %90 seviyesine ilk kez ulaşması için geçen süre olarak tanımlanmıştır. Aşım, çıkış geriliminin maksimum değerinin 3.3 V referans değerine göre yüzde sapması olarak hesaplanmıştır.

Yerleşme zamanı, çıkış geriliminin 3.3 V referans değerinin +-%2 tolerans bandı içinde kalıcı olarak kaldığı an esas alınarak belirlenmiştir.



Şekil 6.16: Bilgisayar veri haberleşme bloğu.

6.5 Deney Sonuçları ve Karşılaştırma

6.5.1 PI kontrolcü deney sonuçları

Şekil 6.17'da PI kontrolcünün çıkış gerilimi başlangıç tepkisi gösterilmektedir. Deney sonucunda PI kontrolcünün aşım oranı %0.24 olarak ölçülmüştür. Yükselme zamanı yaklaşık 3.8 ms, yerleşme zamanı ise 8 ms'dir. Kararlı hâlde belirgin bir salınım gözlenmemiştir.



Şekil 6.17 : PI kontrolcünün çıkış gerilimi başlangıç tepkisi.

Şekil 6.18'de giriş gerilimi değişiminin çıkış gerilimine etkisi gösterilmektedir. Giriş gerilimi 5 V'dan 4 V'a düşürüldüğünde çıkış gerilimi yaklaşık 3.286 V seviyesine kadar gerilemiş, giriş gerilimi tekrar 5 V'a çıkarıldığında ise yaklaşık 3.316 V seviyesine yükselmiştir. Güç kaynağının gerilim adımını ideal biçimde anlık uygulayamaması ve ölçüm gürültüsü nedeniyle toparlanma süresi bu grafikten güvenilir şekilde belirlenememiştir. Bu nedenle değerlendirme, gözlenen en büyük gerilim sapmaları üzerinden yapılmıştır.



Şekil 6.18: PI kontrolcünün gerilim değişimine karşı tepkisi.

Şekil 6.19'de yük direnci 16.5 Ω'dan 33 Ω'a artırıldığında çıkış geriliminin yaklaşık 3.373 V seviyesine yükseldiği görülmektedir. Yük direnci 33 Ω'dan tekrar 16.5 Ω'a düşürüldüğünde ise çıkış gerilimi yaklaşık 3.223 V seviyesine kadar gerilemiştir. Direnç değişimlerine karşı sistemin toparlanma süresi yaklaşık 8.6 ms olarak ölçülmüştür.



Şekil 6.19: PI kontrolcünün direnç değişimine karşı tepkisi.

6.5.2 Bulanık Mantık kontrolcü deney sonuçları

Şekil 6.20'da bulanık mantık kontrolcünün çıkış gerilimi başlangıç tepkisi gösterilmektedir. Deney sonucunda kontrolcünün aşım oranı %0.1212 olarak ölçülmüştür. Yükselme zamanı yaklaşık 3.8 ms, yerleşme zamanı ise 6.3 ms'dir. Kararlı hâlde belirgin bir salınım gözlenmemiştir.



Şekil 6.20 : Bulanık mantık kontrolcünün çıkış gerilimi başlangıç tepkisi.

Şekil 6.21'de giriş gerilimi değişiminin çıkış gerilimine etkisi gösterilmektedir. Giriş gerilimi 5 V'dan 4 V'a düşürüldüğünde çıkış gerilimi yaklaşık 3.286 V seviyesine kadar gerilemiş, giriş gerilimi tekrar 5 V'a çıkarıldığında ise yaklaşık 3.316 V seviyesine yükselmiştir. Güç kaynağının gerilim adımını ideal biçimde anlık uygulayamaması ve ölçüm gürültüsü nedeniyle toparlanma süresi bu grafikten güvenilir şekilde belirlenememiştir. Bu nedenle değerlendirme, gözlenen en büyük gerilim sapmaları üzerinden yapılmıştır.



Şekil 6.21: Bulanık mantık kontrolcünün gerilim değişimine karşı tepkisi.

Şekil 6.22'de yük direnci 16.5 Ω'dan 33 Ω'a artırıldığında çıkış geriliminin yaklaşık 3.369 V seviyesine yükseldiği görülmektedir. Yük direnci 33 Ω'dan tekrar 16.5 Ω'a düşürüldüğünde ise çıkış gerilimi yaklaşık 3.231 V seviyesine kadar gerilemiştir. Direnç değişimlerine karşı sistemin toparlanma süresi yaklaşık 7 ms olarak ölçülmüştür.



Şekil 6.22: Bulanık mantık kontrolcünün direnç değişimine karşı tepkisi.

6.5.3 3P3Z kontrolcü deney sonuçları

Şekil 6.23'de 3P3Z kontrolcünün çıkış gerilimi başlangıç tepkisi gösterilmektedir. Deney sonucunda kontrolcünün aşım oranı %0.1212 olarak ölçülmüştür. Yükselme zamanı yaklaşık 4.5 ms, yerleşme zamanı ise 10 ms'dir. Kararlı hâlde belirgin bir salınım gözlenmemiştir.



Şekil 6.23: 3P3Z kontrolcünün çıkış gerilimi başlangıç tepkisi.

Şekil 6.24'te giriş gerilimi değişiminin çıkış gerilimine etkisi gösterilmektedir. Giriş gerilimi 5 V'dan 4 V'a düşürüldüğünde çıkış gerilimi 3.113 V seviyesine kadar gerilemiş ve 3.3 V referans değerine yeniden ulaşamamıştır. Giriş gerilimi tekrar 5 V'a çıkarıldığında ise çıkış gerilimi 3.527 V seviyesine yükselerek tekrar toparlanmıştır. Ayrıca kontrolcünün değişime karşı tepki süresi belirlenememiştir.



Şekil 6.24: 3P3Z kontrolcünün gerilim değişimine karşı tepkisi.

Şekil 6.25'te yük direnci 16.5 Ω'dan 33 Ω'a artırıldığında çıkış geriliminin yaklaşık 3.377 V seviyesine yükseldiği görülmektedir. Yük direnci 33 Ω'dan tekrar 16.5 Ω'a düşürüldüğünde ise çıkış gerilimi yaklaşık 3.227 V seviyesine kadar gerilemiştir. Direnç değişimlerine karşı sistemin toparlanma süresi yaklaşık 16 ms olarak ölçülmüştür.



Şekil 6.25: 3P3Z kontrolcünün direnç değişimine karşı tepkisi.

Deney sonuçları Çizelge 6.2'de verilmiştir.

Çizelge 6.2: Deney sonuçları.

Kontrolcü	Aşım (%)	Yükselme Zamanı	Yerleşme Zamanı	Direnç Değ. Tepkisi (V)	Toparlanma Süresi
PI Kontrol	% 0.24	3.8 ms	8.0 ms	3.223 - 3.373	8.6 ms
Bulanık Mantık	% 0.1212	3.8 ms	6.3 ms	3.231 - 3.369	7.0 ms
3P3Z	% 0.1212	4.5 ms	10.0 ms	3.227 - 3.377	16.0 ms

7. SONUÇ VE ÖNERİLER

Bu çalışmada DA-DA alçaltıcı çeviricinin çıkış gerilimi regülasyonu için bulanık mantık tabanlı bir kontrolcü geliştirilmiş, MATLAB/Simulink ortamında modellenmiş ve STM32G474E-DPOW1 geliştirme kartı üzerinde gerçek zamanlı olarak uygulanmıştır. Geliştirilen kontrolcü, aynı donanım üzerinde uygulanan PI ve 3P3Z kontrol yöntemleri ile karşılaştırmalı olarak değerlendirilmiştir. Karşılaştırmalar; başlangıç tepkisi (aşım, yükselme zamanı, yerleşme zamanı), yük (direnç) değişiminde oluşan gerilim sapması ve toparlanma süresi ile giriş gerilimi değişimlerine karşı regülasyon davranışı üzerinden yapılmıştır. Bulanık mantık kontrolcünün hesap yükü daha yüksek olduğundan, kontrol döngüsü en fazla 10 kHz örnekleme frekansında çalıştırılabilmiş, daha yüksek örnekleme frekanslarında kontrol hesaplarının çevrim süresi içinde tamamlanamadığı gözlenmiştir.

Başlangıç tepkisi sonuçlarına göre aşım oranı PI kontrolcüde %0.24 ile en yüksek değerde ölçülmüştür. Bulanık mantık ve 3P3Z kontrolcülerde ise aşım oranı %0.1212 ile daha düşük gerçekleşmiştir. Yükselme zamanı PI ve bulanık mantık kontrolcüde 3.8 ms olup eşit bulunmuştur; 3P3Z kontrolcüde yükselme zamanı 4.5 ms ile daha uzundur. Yerleşme zamanı açısından en hızlı kontrol yapısı bulanık mantık kontrolcü olup 6.3 ms'de yerleşmiştir. PI kontrolcü 8.0 ms'de, 3P3Z kontrolcü ise 10.0 ms'de yerleşmiştir. Bu sonuçlar, başlangıç performansı açısından bulanık mantık kontrolcünün düşük aşım ve daha kısa yerleşme zamanı ile daha avantajlı olduğunu göstermektedir. Ayrıca üç kontrolcüde de kararlı hâlde belirgin bir salınım gözlenmemiştir.

Yük (direnç) değişimi testlerinde üç kontrolcü de çıkış gerilimini 3.3 V referansı etrafında kararlı tutmuştur. Gerilim sapma aralığı PI kontrolcüde 3.223–3.373 V, bulanık mantık kontrolcüde 3.231–3.369 V ve 3P3Z kontrolcüde 3.227–3.377 V olarak ölçülmüştür. Bu ölçümlere göre en dar sapma aralığı bulanık mantık kontrolcüde gözlenmiştir. Toparlanma süreleri karşılaştırıldığında da en hızlı tepki 7.0 ms ile bulanık mantık kontrolcüde ölçülmüş, PI kontrolcü 8.6 ms ile benzer performans göstermiştir. 3P3Z kontrolcü ise 16.0 ms ile yük değişimlerine en yavaş toparlanan yapı olmuştur. Dolayısıyla bu çalışmadaki deney koşullarında, yük değişiminde hem gerilim sapması hem de toparlanma süresi açısından en iyi sonuç bulanık mantık kontrolcü ile elde edilmiştir.

Giriş gerilimi değişimi testlerinde güç kaynağının gerilim adımını ideal biçimde anlık uygulayamaması ve ölçüm gürültüsü nedeniyle toparlanma süresini her koşulda güvenilir biçimde belirlemek mümkün olmamıştır. Bu nedenle PI, bulanık mantık ve 3P3Z kontrolcüleri için değerlendirmeler ağırlıklı olarak gözlenen gerilim sapmaları üzerinden yapılmıştır ve 3P3Z kontrolcü de giriş gerilimi 5 V'tan 4 V'a düştüğünde çıkış gerilimi 3.113 V seviyesine kadar gerilemiş ve 3.3 V referans değerine geri dönememiştir. Giriş gerilimi tekrar 5 V'a çıkarıldığında ise çıkış gerilimi 3.527 V seviyesine yükselerek yeniden toparlanmıştır. Bu sonuç, 3P3Z kontrolcünün mevcut parametrelerle düşük giriş gerilimi koşullarında yeterli regülasyon sağlayamadığını göstermektedir.

Gelecek çalışmalarda bulanık mantık tabanlı kontrolcünün daha yüksek güçlü DA-DA çeviriciler üzerinde denenmesi ve farklı çalışma koşullarını kapsayacak şekilde daha geniş test aralıklarında doğrulanması önerilmektedir. Ayrıca bu çalışmada bulanık mantık kontrol döngüsü işlemci yükü nedeniyle en fazla 10 kHz örnekleme frekansında çalıştırılabildiğinden, daha yüksek işlem gücüne sahip bir işlemci kullanılarak kontrolcünün daha yüksek örnekleme frekanslarında gerçek zamanlı uygulanması ve bunun geçici rejim performansına etkisinin deneysel olarak incelenmesi planlanabilir.

KAYNAKLAR

[1]URL-1, https://onlinelibrary.wiley.com/doi/full/10.1002/047134608X.W5808.pub2, (Erişim Tarihi: 01.06.2025).

[2]URL-2,https://www.fortunebusinessinsights.com/dc-dc-converter-market-106558, (Erişim Tarihi: 01.06.2025).

[3] Waghmare, T. ve Chaturvedi, P., "Study of Bidirectional DC-DC Converter: Control Schemes and Switching Techniques," Department of Electrical Engineering, VNIT, Nagpur, Hindistan.

[4] Himanshu, H. ve Khanna, R., "Various Control Methods for DC-DC Buck Converter," IEEE Member.

[5] Ounnas, D., Guiza, D., Soufi, Y. ve Maamri, M., "Hardware Implementation of Digital PID Controller for DC–DC Boost Converter," Larbi Tebessi University ve Skikda University, Cezayir.

[6] Choubey, A., Padhy, P. K. ve Jain, S. K., "Model Predictive Control for DC–DC Boost Converter," Department of ECE, PDPM IIITDM, Jabalpur, Hindistan.

[7] Bensaada, M., Stambouli, A. B., Bekhti, M., Krachai, S. D., ve ark., "Sliding Mode Controller for Buck DC–DC Converter," Mohammed Boudiaf University of Sciences & Technology, Oran, Cezayir.

[8] Bhat, N. D., Kanse, D. B., Patil, S. D. ve Pawar, S. D., "DC/DC Buck Converter Using Fuzzy Logic Controller," Annasaheb Dange College of Engineering and Technology, Ashta, Hindistan.

[9] International Electrotechnical Commission (IEC), "IEC 61204: Low-voltage power supply devices, d.c. output – Performance characteristics," 1993.

[10] International Electrotechnical Commission (IEC), "IEC 60050-351: International Electrotechnical Vocabulary (IEV) – Part 351: Control technology," 2013.

[11] International Electrotechnical Commission (IEC), "IEC 61010-1: Safety requirements for electrical equipment for measurement, control, and laboratory use," 2010.

[12] Mohan, N., Undeland, T. M. ve Robbins, W. P., "Power Electronics: Converters, Applications, and Design," 3. Baskı, University of Minnesota, Minneapolis, 2003.

[13] Hart, D. W., "Power Electronics," Pearson Education, 1. Baskı, ss. 196–225, 2011.

[14] Singh, A., Bharti, K. ve Kumar, N., "Comparative Study Between DC-DC Buck Converter and Zero Voltage Switching Buck Converter," National Institute of Technology, Jamshedpur, Hindistan.

[15] Rashid, M. H., "Power Electronics: Devices, Circuits, and Applications," 4. Baskı, Pearson Education, ss. 265–269, 2013.

[16] Çalışkan, A., Ünal, S. ve Orhan, A., "Buck-Boost Dönüştürücü Tasarımı, Modellenmesi ve Kontrolü," Fırat Üniversitesi Mühendislik Fakültesi, Elazığ, Türkiye.

[17] Vatansever, F. ve Kuyu, Y. Ç., "Buck, Boost and Buck-Boost Converter Designs with Various Metaheuristic Methods," Türkiye.

[18] Ross, T. J., "Fuzzy Logic with Engineering Applications," 3. Baskı, John Wiley & Sons, 2010.

[19] Klir, G. J. ve Yuan, B., "Fuzzy Sets and Fuzzy Logic: Theory and Applications," Prentice Hall, ss. 5–30, 1995.

[20] Prajapati, S. ve Fernandez, E., "Performance Evaluation of Membership Function on Fuzzy Logic Model for Solar PV Array," Indian Institute of Technology Roorkee, Hindistan.

[21] Fernández, A. ve Herrera, F., "Linguistic Fuzzy Rules in Data Mining: Follow-Up Mamdani Fuzzy Modeling Principle," İspanya.

[22] Roy, S., "Optimization of PID Controller Response using Fuzzy Inference System," Atomic Energy Regulatory Board, Mumbai, Hindistan, 2016.

[23] Negnevitsky, M., "Artificial Intelligence: A Guide to Intelligent Systems," 2. Baskı, Addison Wesley, ss. 89-114, 2005.

[24] Bendaoud, K., Krit, S., Kabrane, M., ve ark., "Fuzzy Logic Controller (FLC): Application to Control DC-DC Buck Converter," ICEMIS 2017, Monastir, Tunus, IEEE.

[25] STMicroelectronics, "Guidelines for the buck voltage mode on the B-G474E-DPOW1 Discovery kit," Application Note AN5496, Rev. 4, Şubat 2024.

[26] STMicroelectronics, "B-G474E-DPOW1 – Discovery kit with STM32G474RE MCU," *Data brief* DB3835, Rev. 2, Nisan 2020.

ÖZGEÇMİŞ

Ad Soyad: Berke Aziz YILMAZ

Doğum Yeri ve Tarihi: ÜSKÜDAR – 02.04.2001

Adres: Tokatköy Mah. Hacıveli Sokak No:5/2 Beykoz/İstanbul

Lisans Üniversite: İstanbul Teknik Üniversitesi