
Laboratório 01

Instruções:

- Este laboratório é um tutorial para familiarização com a ferramenta. Leia todas as instruções com atenção e faça todos os passos.
- A entrega deve ser feita pelo CANVAS.
- A última página deste documento contém um checklist com todos os arquivos que fazem parte da entrega.


Parte I - Iniciando o Quartus pela primeira vez

I-1. Ao abrir o Quartus pela primeira vez, você verá a seguinte janela:




Selecione Run the Quartus Prime software e clique OK.


I-2. Você verá a janela inicial do Quartus. Se ela não aparecer dentro de alguns instantes, pode ser necessário executar o Quartus novamente.



I-2. No menu da barra horizontal de cima, clique em Tools>Options e aparecerá a janela abaixo



Nesta janela escolha EDA tool Options e aparecerá:




No item MODELSIM escolha o caminho:

C:\IntelFPGA lite\19.1\moelsin ase\win21aloem,


que é o caminho onde está instalado o simulador MODELSIM. Isto tem que ser feito toda vez que for usar o Quartus pela primeira vez, se estiver no computador do laboratório. No seu computador, basta fazer apenas uma vez.

Parte II - Criando um projeto


II-1. Da janela principal do Quartus, selecione File > New Project Wizard...




II-2. Na janela New Project Wizard, parte Introduction, pressione Next >.




II-3. Em Directory, Name, Top-Level Entity, indique o caminho onde o projeto será salvo (por exemplo, c:\tem\seuRA\Lab01), o nome do projeto (por exemplo, Lab01) e o nome da entidade top-level (por exemplo, Lab01). A entidade top-level é a entidade mais acima na hierarquia do projeto.




II-4. Em **Project Type** selecione **Empty project** e deixe a janela seguinte, **Add Files**, em branco.




II.5 . Em Family, Device & Board Settings clique em Next, pois não iremos usar a placa no momento.



II-5. Em EDA Tool Settings configure a ferramenta de simulação como ModelSim-Altera e o formato como VHDL, conforme a imagem abaixo.




Por fim, clique em **Finish** na etapa de **Summary**, como abixo. Seu projeto está criado




Parte II - Editando o primeiro esquemático de um circuito


Vamos editar o circuito:




Para isto, no menu File>New, escolha Blok Diagrama/Schematic File e clique OK




Irá aparecer uma janela pontilhada que é o editor gráfico




Para inserir portas lógicas e/ou inputs e outputs, use o menu de cima da janela, no icone da porta (para portas lógicas) e no ícone ao lado para inputs e outputs. Agora é só desenha o circuito, que deverá ter a aparência baixo:



Para simular, antes tem que gerar o EDA Netlist Writer. Na janela task, escolha Gate Level Simulation e clique em EDA Netlist Writer.




Quando terminar e não aparecer nenhum erro na janela de mensagem, vá para o menu superior, em Tools>Runa Simulation Tooll> Gate level Simulation. Irá aparecer um M na barra de início do Windows. Clique e aparecerá o ModelSim.




PARA A SIMULAÇÃO VÁ AO ITEM IV-4.

Parte III - Escrevendo o primeiro código VHDL

III-1. Nosso circuito de exemplo será um circuito de controle de interruptores do tipo "chave-hotel", em que dois interruptores controlam uma mesma lâmpada, permitindo acendê-la em um interruptor e apagá-la em outro. Veja o diagrama do circuito lógico e a tabela-verdade abaixo, em que \mathbf{x}_1 e \mathbf{x}_2 são os interruptores e \mathbf{f} é a lâmpada.



III-2. Crie um novo arquivo a partir da janela principal do Quartus, dentro de um projeto, em File > New.... Selecione um arquivo do tipo Design Files > VHDL File.




III-3. Escreva no novo arquivo o código em VHDL que representa o circuito:

```
Text Editor - C:/Users/ibfel/MC613/Lab01/Lab01 - Lab01 - [Vhdl1.vhd]*
                                                                             X
File Edit View Project Processing Tools Window Help
                                                                Search altera.com
             事事 图 图 和
        LIBRARY ieee;
USE ieee.std_logic_1164.all;
 1
 2
 3
 4 5
      ⊟ENTITY light IS
      □ PORT(
            x1, x2 : IN STD_LOGIC;
f : OUT STD_LOGIC
 6789
       -);
       END light;
10
      □ARCHITECTURE LogicFunction OF light IS
11
12
13
           f \leftarrow (x1 \text{ AND NOT } x2) \text{ OR (NOT } x1 \text{ AND } x2);
14
        END LogicFunction;
<
                                                                       0%
       Ln 14
              Col 19
                               VHDL File
                                                                              00:00:00
```

III-4. Salve o arquivo (**File > Save**) com o nome **light.vhd**. Certifique-se de marcar a caixa **Add file to current project**.


ENTREGA: arquivo **light.vhd**.

III-5. No código VHDL, nós chamamos a entidade principal de **light**. Como essa será a entidade top-level do projeto, temos que instruir o Quartus a buscar a entidade certa. Para isso, vá em **Assignments** > **Settings**, na aba **General** e escreva o nome da entidade top-level como **light**.




Parte IV - Simulando o circuito


IV-1. Para iniciar a simulação, vamos utilizar as tarefas disponíveis no painel Tasks, à esquerda da tela. Se o painel não estiver visível, exiba-o pelo menu View > Utility Windows > Tasks.



IV-2. Selecione RTL Simulation no menu drop-down do painel Tasks . Você verá duas tarefas disponíveis: Analysis & Elaboration e RTL Simulation. Execute primeiro Analysis & Elaboration clicando duas vezes sobre ela. Se tudo estiver certo com o seu código, a tarefa terminará de executar com sucesso.




IV-3. Na parte inferior da janela principal do Quartus você verá o painel de log, Messages (se não estiver visível, exiba-o em View > Utility Windows > Messages). Se tudo estiver certo, você verá ao fim uma mensagem indicando que Analysis & Elaboration executou com sucesso, sem nenhum erro e com muitos warnings.




É normal que o código VHDL compile com muitos warnings. Apesar disso, vale a pena reservar um tempo para analisar os warnings, pois muitos erros comuns podem ser mais facilmente identificados a partir deles.

De volta ao painel **Tasks**, dê um clique duplo na tarefa **RTL Simulation**.


IV-4. O Quartus executará a aplicação ModelSim. Dentro do ModelSim, você verá o painel Library (se não estiver visível, exiba-o em View > Library), listando várias bibliotecas. Dentro da biblioteca work, você verá a entidade light que acabou de criar. Clique com o botão direito sobre a entidade light e selecione Simulate.




IV-5. O painel Objects (se não estiver visível, exiba-o em em View > Objects) será populado com os elementos da entidade escolhida, no caso as entradas \mathbf{x}_1 e \mathbf{x}_2 e a saída \mathbf{f} .




IV-6. Clique com o botão direito sobre o sinal x₁, selecione Modify > ApplyWave... para começar a criar uma onda de entrada para este sinal.




IV-7. Na janela Create Pattern Wizard, selecione o Pattern como Constant, e configure Start Time e End Time como 0 e 400 ps. Clique Next >.




IV-8. Na janela seguinte, dê o valor **0** para o período especificado da onda de entrada e clique **Finish.**




IV-9. O ModelSim exibirá o painel **Wave** com a onda de entrada \mathbf{x}_1 e o valor 0 entre os tempos 0 e 400 ps.




IV-10. Para adicionar um segundo valor à onda, clique com o botão direito sobre ela no painel Wave e selecione Edit > Wave Editor > Create/Modify Waveform . Você verá novamente a janela Create Pattern Wizard. Utilize-a para incluir na onda o valor 1 nos tempos entre 400 e 800 ps.




IV-11. Uma outra maneira de definir ondas que oscilam entre 0 e 1 é definindo a elas um formato de sinal de relógio (clock). Para isso, clique com o botão direito no sinal x₂ no painel Objects e selecione Modify > Apply Wave... novamente. Na janela Create Pattern Wizard selecione o Pattern como Clock e Start Time e End Time como os tempos totais para a onda, no caso, 0 e 800 ps.



IV-12. Na janela seguinte, marque o valor inicial (Initial Value) da onda como 0 e o período (Clock Period) como 400 ps. Observe a forma de onda resultante no painel Wave.




- **IV-13.** Adicione o sinal de saída **f** no painel **Wave** simplesmente clicando e arrastando ele desde o painel **Objects**.
- **IV-14.** Na barra de tarefas do ModelSim, procure pelas opções de simulação, que têm a seguinte aparência:




Caso não estejam visíveis, exiba-as em Window > Toolbars > Simulate.


IV-15. Configure o tempo de simulação como 800 ps ()) e inicie a simulação clicando em Run (). O simulador completará as formas de onda do painel Wave com a onda de saída do sinal f. Compare a saída com a tabelaverdade esperada para atestar sua corretude.

ENTREGA: uma screenshot desta simulação, onde apareçam os sinais **x1**, **x2** e **f**, no arquivo **simulation.png**.



IV-16. Agora que você criou sua forma de onda de teste, salve-a para uso futuro,
 para que não precise redesenhá-la novamente. Para isso, selecione File > Save
 Format... e escolha o nome do arquivo na janela Save Format.





IV-17. Para recuperar a forma de onda salva após fechar o ModelSim, inicie uma nova simulação (passos 1-4) e selecione File > Load > Macro File.... e escolha o arquivo *.do salvo.

