<u>Introdução à Arquitetura de Computadores</u>

Aulo 2A

μArquitetura Single-cycle - III - Exercícios

Instruções adicionais Single-cycle

- sll shift left logical
- lui load upper immediate
- slti set on less than immediate
- jal jump and link
- jr jump register
- ori or immediate

Exercícios SC (1) - Enunciado

Consulte o Apêndice B para a definição das instruções (Tabelas B.1 e B.2).

Faça uma cópia da Figura 7.11 (Datapath) para desenhar as modificações.

Assinale os novos sinais de controlo.

Faça uma cópia da Tabela 7.3 (*Main Decoder*) e da Tabela 7.2 (ALU Decoder) para anotar as modificações. Descreva quaisquer outras alterações relevantes.

Exercício 7.3

Modifique o CPU Single-cycle para adicionar suporte para uma das seguintes instruções:

(a) sll

(b) lui

(c) slti

(d) blez

ori (extra)

Exercício 7.4

Repita o Exercício 7.3 para as seguintes instruções:

(a) jal

(b) Ih

(c) jr

(d) srl

Exercícios SC (2) - ApdxB - B.1- Operation Codes - tipo-I

Opcode	Name	Description	Opcode	Name	Description
000000 (0)	R-type	all R-type instructions	011100 (28)	mul rd, rs, rt	multiply (32-bit result)
000001 (1)		branch less than zero/branch	(func = 2)		1 11 .
(rt = 0/1)	bgez rs, label	greater than or equal to zero	100000 (32)	lb rt, imm(rs)	load byte
000010 (2)	j label	jump	100001 (33)	lh rt, imm(rs)	load halfword
000011 (3)	jal label	jump and link	100011 (35)	lwrt, imm(rs)	load word
000100 (4)	beq rs, rt, label	branch if equal	100100 (36)	lburt, imm(rs)	load byte unsigned
000101 (5)	bne rs, rt, label	branch if not equal	100101 (37)	lhu rt, imm(rs)	load halfword unsigned
000110 (6)	blez rs, label	branch if less than or equal to zero	101000 (40)	sb rt, imm(rs)	store byte
000111 (7)	bgtz rs, label	branch if greater than zero	101001 (41)	sh rt, imm(rs)	store halfword
001000 (8)	addi rt, rs, imm	add immediate	101011 (43)	sw rt, imm(rs)	store word
001001 (9)	addiu rt, rs, imm	add immediate unsigned	110001 (49)	lwcl ft, imm(rs)	load word to FP coprocessor 1
001010 (10) sltirt,rs,imm	set less than immediate	111001 (56)	swcl ft, imm(rs)	store word to FP coprocessor 1
001011 (11) sltiurt,rs,imm	set less than immediate unsigned			
001100 (12) andirt,rs,imm	and immediate			
001101 (13) orirt,rs,imm	or immediate		tipo-J	: j, jal
001110 (14	xori rt, rs, imm	xor immediate		tipo-l:	slti, ori, lui
001111 (15) luirt,imm	load upper immediate			
010000 (16 (rs = 0/4)	mfc0 rt, rd / mtc0 rt, rd	move from/to coprocessor 0			
010001 (17) F-type	fop = 16/17: F-type instructions			
010001 (17 (rt = 0/1)) bclflabel/ bcltlabel	fop = 8: branch if fpcond is FALSE/TRUE			

ExercSC (2) - ApdxB - B.2- Function Codes - tipo-R

Table B.2 R-type instructions, sorted by funct t

Table B.2 R-type instructions, sorted by funct field-

Funct	Name	Description	Funct	Name	Description
000000 (0)	sll rd, rt, shamt	shift left logical	100000 (32)	add rd, rs, rt	add
000010 (2)	srl rd, rt, shamt	shift right logical	100001 (33)	addu rd, rs, rt	add unsigned
000011 (3)	sra rd, rt, shamt	shift right arithmetic	100010 (34)	sub rd, rs, rt	subtract
000100 (4)	sllv rd, rt, rs	shift left logical variable	100011 (35)	subu rd, rs, rt	subtract unsigned
000110 (6)	srlv rd, rt, rs	shift right logical variable	100100 (36)	and rd, rs, rt	and
000111 (7)	srav rd, rt, rs	shift right arithmetic variable	100101 (37)	or rd, rs, rt	or
001000 (8)	jr rs	jump register	100110 (38)	xor rd, rs, rt	xor
001001 (9)	jalr rs	jump and link register	100111 (39)	nor rd, rs, rt	nor
001100 (12)	syscal1	system call	101010 (42)	slt rd, rs, rt	set less than
001101 (13)	break	break	101011 (43)	sltu rd, rs, rt	set less than unsigned
010000 (16)	mfhi rd	move from hi			
010001 (17)	mthi rs	move to hi			
010010 (18)	mflo rd	move from lo			
010011 (19)	mtlo rs	move to lo		tipo-R: s	ll, jr
011000 (24)	mult rs, rt	multiply			
011001 (25)	multurs, rt	multiply unsigned			
011010 (26)	div rs, rt	divide			
011011 (27)	divu rs, rt	divide unsigned			

ExercSC (3) - Figura 7.11 - Datapath





Figura 7.11 Processador MIPS Single-cycle completo

ExercSC (4) - Tabelas de Verdade - ALU + Main Decoders



ALUOp _{1:0}	Funct _{5:0}	ALUControl _{2:0}
00	X	010 (Add)
X1	X	110 (Subtract)
1X	100000 (add)	010 (Add)
1X	100010 (sub)	110 (Subtract)
1X	100100 (and)	000 (And)
1X	100101 (or)	001 (Or)
1X	100110 (xor)	100 (Xor)
1X	100111 (nor)	101 (Nor)
1X	101010 (slt)	111 (Slt)


Tabela 7.2 Tabela de verdade do *ALU decoder* (+ xor e nor)

Instruction	OpCode _{5:0}	RegWrite	RegDst	AluSrc	Branch	MemWrite	MemToReg	ALUOp _{1:0}
R-type	000000	1	1	0	0	0	0	10
lw	100011	1	0	1	0	0	1	00
SW	101011	0	X	1	0	1	X	00
beq	000100	0	Х	0	1	0	Х	01

Tabela 7.3 Tabela de verdade do Main decoder

ProbSC (1), P7.3a (1) - SLL: Datapath

_	31:26	25:21	20:16	15:11	10:6	5:0	_	tipo-R
	0	rs=0	rt	rd	shamt	0	sll rd, rt, shamt	



Modificações:


Datapath single-cycle modificado para sll

- 1. ALU: tem uma entrada extra, shamt_{4.0}; implementa sll.
- 2. ALUControl_{3:0} tem 4 bits

```
(rd) = (rt) << shamt
  (rs=0,ignorado!)</pre>
```

ProbSC (1), P7.3a (1) - SLL: Datapath - animado

_	31:26	25:21	20:16	15:11	10:6	5:0	_	tipo-R
	0	rs=0	rt	rd	shamt	0	sll rd, rt, shamt	



Modificações:

Datapath single-cycle modificado para sll

- 1. ALU: tem uma entrada extra, shamt_{4.0}; implementa sll.
- 2. ALUControl_{3:0} tem 4 bits

```
(rd) = (rt) << shamt
  (rs=0,ignorado!)</pre>
```


ProbSC (1), P7.3a (2) - SLL: ALU Decoder + ALU

31:26	25:21	20:16	15:11	10:6	5:0
0	rs=0	rt	rd	shamt	0

tipo-R

ALUOp _{1:0}	Funct _{5:0}	ALUControl _{3:0}
00	X	0010 (Add)
X1	X	0110 (Subtract)
1X	100000 (add)	0010 (Add)
1X	100010 (sub)	0110 (Subtract)
1X	100100 (and)	0000 (And)
1X	100101 (or)	0001 (Or)
1X	100110 (xor)	0100 (Xor)
1X	100111 (nor)	0101 (Nor)
1X	101010 (slt)	0111 (Slt)
1X	000000 (sll)	1000 (Shift Left Logical)

ALUCtrl _{3:0}	Função
0000	A & B
0001	A B
0010	A + B
0011	not used
0100	A ^ B
0101	~(A B)
0110	A - B
0111	Slt
1000	SII
1001	Srl



SLL:

sll rd, rt, shamt

Result = B << shamt
(A ignorado)</pre>

Tabela de verdade do ALU decoder para sll

ALU para sll


Modificações:

- 1. ALU: tem uma entrada extra, shamt_{4:0}; implementa sll.
- 2. ALUControl_{3:0} tem agora 4 bits (+1bit para suportar outros *shifts*).

(rd) = (rt) << shamt
 (rs=0,ignorado!)</pre>

ProbSC (2), P7.3b (1) - LUI: Datapath

31:26	25:21	20:16	15:0	_	tipo-I
15	rs=0	rt	imm	<pre>lui rt,imm(\$0)</pre>	



1. lmm << 16

2. AluSrc: 3 inputs

Datapath single-cycle modificado para lui

(rt):= imm<<16

ProbSC (2), P7.3b (2) - LUI: Main Decoder

Instruction	Op _{5:0}	RegWrite	RegDst	AluSrc _{1:0}	Branch	MemWrite	MemToReg	ALUOp _{1:0}
R-type	000000	1	1	00	0	0	0	10
lw	100011	1	0	01	0	0	1	00
SW	101011	0	X	01	0	1	X	00
beq	000100	0	Χ	00	1	0	X	01
lui	001111	1	0	10	0	0	0	00

$$AluSrc_{1:0} = 10 e ALUOp_{1:0} = 00$$



Tabela de verdade do ALU decoder para lui

ProbSC (3), P7.3c (1) - SLTI: ALU + Main Decoders

10 rs rt imm slti rt,rs,imm

tipo-I

slti é uma instrução do **tipo-I**, por isso precisamos de usar um novo código ALUOp=11.

No caso de addi (vide aula anterior) não era necessário porque o código ALUOp=00 já existia.

ALUOp _{1:0}	Funct _{5:0}	ALUControl _{2:0}	
00	X	010 (Add)	
01	X	110 (Subtract)	
10	100000 (add)	010 (Add)	
10	100010 (sub)	110 (Subtract)	
10	100100 (and)	000 (And)	
10	100101 (or)	001 (Or)	
10	101010 (slt)	111 (Slt)	
11	X	111 (Slt)	

O datapath não precisa de ser modificado! Só a Unidade de Controlo tem de ser adaptada.

Tabela de verdade do ALU decoder para siti




Instruction	OpCode _{5:0}	RegWrite	RegDst	AluSrc	Branch	MemWrite	MemToReg	ALUOp _{1:0}
R-type	000000	1	1	0	0	0	0	10
lw	100011	1	0	1	0	0	1	00
SW	101011	0	Х	1	0	1	Х	00
beq	000100	0	Х	0	1	0	Х	01
slti	001010	1	0	1	0	0	0	11 ←

Tabela de verdade do *Main decoder* para slti

ProbSC (4), P7.4a (1) - JAL: Datapath

	31:26	25:0	_	
jal label	3	imm26	<pre>jal imm26</pre>	tipo-J

Datapath single-cycle modificado para jal



Modificações Datapath:

- 1. RegDst: +1 bit e +entrada 31
- 2. Mux Jal: PC4 ->RF


```
jal label:
```

1. $PC' := JTA = (PC + 4)_{31:28} : (Imm_{25:0} << 2); 2. $ra (31) := PC + 4$

ProbSC (4), P7.4a (1) - JAL: Datapath - animado

	31:26	25:0		
jal label	3	imm26	jal imm26	tipo-J

Datapath single-cycle modificado para jal



- 1. RegDst: +1 bit e +entrada 31
- 2. Mux Jal: PC4 ->RF

jal label:

1. PC' := JTA = (PC + 4)_{31:28} : (Imm_{25:0} <<2); 2. \$ra (31) := PC + 4

ProbSC (4), P7.4a (2) - JAL: Main Decoder

Instruction	Op _{5:0}	RegWrite	RegDst _{1:0}	AluSrc	Branch	MemWrite	MemToReg	ALUOp _{1:0}	Jump	Jal
R-type	000000	1	01	0	0	0	0	10	0	0
lw	100011	1	00	1	0	0	1	00	0	0
SW	101011	0	XX	1	0	1	Х	00	0	0
beq	000100	0	XX	0	1	0	Х	01	0	0
addi	001000	1	00	1	0	0	0	00	0	0
j	000010	0	XX	X	X	0	X	XX	1	0
jal	000011	1	10	X	X	0	X	XX	1	1
	•	•	A						A	A


Tabela de Verdade do Main decoder para jal

Modificações *Main decoder*:

- 1. +1 linha para OpCode=jal
- 2. +1 saída = Jal
- 3. Jump: Esta saída tb está activa.
- 4. RegDst: +1 bit e valor=10 para \$ra (31)

JTA

ProbSC (5), P7.4c (1) - JR: Datapath



Modificações Datapath:

1. MuxJr: RD1 ->PC'; 2. Ligar RD1 a MuxJr entrada_1.


ProbSC (5), P7.4c (2) - JR: ALU Decoder

|--|

> jr é uma instrução de tipo-R, com a particularidade de ambos rt e rd serem zero.

ALUOp _{1:0}	Funct _{5:0}	ALUControl _{2:0}	Jr
00	Χ	010 (Add)	0
01	Х	110 (Subtract)	0
10	100000 (add)	010 (Add)	0
10	100010 (sub)	110 (Subtract)	0
10	100100 (and)	000 (And)	0
10	100101 (or)	001 (Or)	0
10	100110 (xor)	100 (Xor)	0
10	100111 (nor)	101 (Nor)	0
10	101010 (slt)	111 (Slt)	0
10	001000 (jr)	XXX	1

Tabela de verdade do *ALU decoder* para jr




O sinal Jr é gerado no *ALU decoder*, porque é aí que o Funct_{5:0} está ligado.

Tabela de verdade do *Main decoder* para jr : sem modificações!

Modificação *ALU decoder*:


1. +1 saída = Jr para $Funct_{5:0} = 001000$

ProbSC (6), P7.4a + P7.4c - JAL + JR: Datapath



Datapath single-cycle modificado para jal + jr (jal precisa de jr)

ProbSC (6), P7.4a + P7.4c - JAL + JR: Datapath - v2



Datapath single-cycle modificado para jal + jr (jal precisa de jr)

ProbSC (7), Extra (1) - ORI: ALU Decoder

13 rs rt imm ori rt,rs,imm tipo-I


ori é uma instrução do **tipo-I**. Precisamos de criar um novo código ALUOp? Não. Vamos reutilizar o código ALUOp=11 já usado para slti.

ALUOp _{1:0}	OpCode _{5:0}	Funct _{5:0}	ALUControl _{2:0}
00		X	010 (Add)
01		X	110 (Subtract)
10		100000 (add)	010 (Add)
10		100010 (sub)	110 (Subtract)
10		100100 (and)	000 (And)
10		100101 (or)	001 (Or)
10		100110 (xor)	100 (Xor)
10		101010 (slt)	111 (Slt)
11	001010	Χ	111 (Slt)
11	001101	X	001 (Or)

O datapath precisa de ser modificado!
O Main Decoder to tem de ser adaptado.

Tabela de verdade do ALU decoder para ori

O ALU Decoder precisa agora também do OpCode para poder gerar o ALUControl qdo o ALUOp=11 (por este passar a ser partilhado pelas instruções imediatas).



ProbSC (7), Extra (2) - ORI: Main Decoder

		13	rs	rt	imm	ori rt,rs,imm	tipo-I
--	--	----	----	----	-----	---------------	--------




Instruction	Op _{5:0}	RegWrite	RegDst	AluSrc _{1:0}	Branch	MemWrite	MemToReg	ALUOp _{1:0}
R-type	000000	1	1	00	0	0	0	10
lw	100011	1	0	01	0	0	1	00
SW	101011	0	Х	01	0	1	Х	00
beq	000100	0	Х	00	1	0	Х	01
lui	001111	1	0	10	0	0	0	00
slti	001010	1	0	01	0	0	0	11
ori	001101	1	0	11	0	0	0	11

Tabela de verdade do *Main decoder* para tb suportar slti e ori.


ori é uma instrução lógica do **tipo-I**, por isso o valor imediato (im16) deve ser estendido com zeros, i.e., ignorando o bit de sinal. Assim, temos de adicionar uma nova entrada ao multiplexer AluSrc (como aliás já tinhamos feito para lui).

ProbSC (8), Extra (3) - LUI + ORI: Datapath






ProbSC (8), Extra (3) - LUI + ORI: Datapath - v2




15:0

Zero Extend

ProbSC (9) - LUI + ORI & JAL + JR



A seguir: Datapath Multicycle



- * Uma única Memória (von Neumann) e uma única ALU
- * Unidade de Controlo mais complexa: FSM.

Z - Programa das Teóricas

Datapath do μP MIPS: Single-cycle

Aula	Data	Descrição
22	13/Mai (4ª)	VI - Organização interna do processador: Unidades operativas e de controlo. Datapath: Pressupostos para a construção de um datapath genérico para uma arquitectura tipo MIPS. Análise dos blocos constituintes necessários à execução de cada tipo de instruções básicas: tipo R; load e store; salto condicional.
23	15/Mai	Unidade de Controlo Descodificador da ALU; Exemplo de ALU Principal Descodificador Principal Exercício: Execução da instrução or Instruções adicionais: addi e j(ump)
24	20/Mai (4ª)	Resolução de problemas sobre uArquiteturas Single-cycle.

Z - Programa das Teóricas

Datapath do μP MIPS: Multicycle

Aula	Data	Descrição
25	22/Mai	Multicycle: Limitações das uArquiteturas Single-cycle; Versão de referência duma uArquitetura Multicycle; Exemplos do processamento das instruções numa uArquitetura Multicycle.
26	27/Mai (4ª)	Unidade de Controlo para datapath Multicycle: Diagrama de estados. Sinais de controlo e valores do datapath Multicycle. Exemplos da execução sequencial de algumas instruções no datapath multicycle.
27	29/Mai	Resolução de problemas sobre uArquiteturas <i>Multicycle</i> .

Z - Programa das Teóricas

Comunicação do µP com o exterior (I/O)

Aula	Data	Descrição
28	3/Jun	VII - Comunicação com o exterior: Entrada e saída de dados (I/O) Acesso a dispositivos de I/O: I/O Memory-Mapped Hardware e Software (Asm). Dispositivos de I/O Embedded uControlador PIC32 (MIPS): I/O Digital: Switches e LEDs I/O Série : SPI e UART.
29	5/Jun	I/O sob interrupção: Timers e Interrupções I/O analógico: ADC e DAC; Outros periféricos: LCD e Bluetooth.