#### Introdução à Arquitetura de Computadores

# Os Blocos Combinatórios Básicos Circuitos Sequenciais e Máquinas de Estados

Pedro M. Lavrador

Departamento de Electrónica, Telecomunicações e Informática Universidade de Aveiro plavrador@ua.pt

1

#### Índice

- Os Blocos Combinatórios Básicos.
  - Multiplexers
  - Descodificadores
  - Somadores
- Circuitos Sequenciais
  - Latch R-S e Flip-Flops tipo D
  - Registos e Memórias
  - Máquinas e diagramas de estado

PML – IAC - 2025

2

1

2

#### Índice

- Os Blocos Combinatórios Básicos.
  - Multiplexers
  - Descodificadores
  - Somadores
- Circuitos Sequenciais
  - Latch R-S e Flip-Flops tipo D
  - Registos e Memórias
  - Máquinas e diagramas de estado

PML – IAC - 2025

3

3

# Multiplexer

Blocos Combinatórios Básicos

- Um Multiplexer (multiplexador) ou Mux é um circuito com N entradas de dados e 1 saída, e com log<sub>2</sub>N entradas de seleção que especificam qual das entradas liga à saída.
- Um Mux 2:1 tem 2 entradas de dados, uma entrada de seleção e uma saída.



S Y

0 D<sub>0</sub>
1 D<sub>1</sub>

PML – IAC - 2025

4

2

Δ

# Multiplexer

- Exercício:
  - Escrever a tabela de verdade do Mux 2:1, simplificá-la e representar uma implementação do circuito usando portas lógicas.



PML – IAC - 2025

5


5

#### Blocos Combinatórios Básicos

# Multiplexer

- O multiplexer pode também ser implementado usando portas *tristate*.
- Uma porta tristate, pode ser descrita de modo simplista como uma porta de admite um terceiro estado isto é ela pode ter à saída o estado lógico '0', '1' ou 'alta impedância'.





PML – IAC - 2025


6

3

6

# Funções Lógicas com Multiplexers

- O multiplexer pode ser usado para implementar funções lógicas, servindo como implementação direta de uma tabela de verdade:
  - As variáveis lógicas são usadas como entradas de seleção;
  - As entradas do multiplexer são as constantes '0' ou '1' que implementam a função pretendida.
- Por exemplo: Implementação de uma AND com mux.



PML – IAC - 2025

7

7

Blocos Combinatórios Básicos

# Funções Lógicas com Multiplexers

- Exercício:
  - Usar um multiplexer 8:1 para implementar a seguinte função:
  - $Y = A. \overline{B} + \overline{B}. \overline{C} + \overline{A}. B. C$
  - É possível implementar a função anterior usando um multiplexer 4:1?

PML – IAC - 2025

8

8

PML - 2025

1

#### Índice

- Os Blocos Combinatórios Básicos.
  - Multiplexers
  - Descodificadores
  - Somadores
- Circuitos Sequênciais
  - Latch R-S e FlipFlops tipo D
  - Registos e Memórias
  - Máquinas e diagramas de estado

PML – IAC - 2025

9

9

Blocos Combinatórios Básicos

#### Descodificador

- Um descodificador é um circuito com N entradas e 2<sup>N</sup> saídas.
- Em cada instante está ativa a saída correspondente ao número que está representado na entrada.
  - Só está ativa uma saída em cada instante;
- O descodificador é um circuito necessário por exemplo para aceder a memórias:
  - permite selecionar a célula a partir do seu endereço.

PML – IAC - 2025


10

5

10

#### **Descodificador**

• Um descodificador de 2 entradas tem 4 saídas.



_	$A_1$	$A_0$	Y <sub>3</sub>	$Y_2$	<b>Y</b> <sub>1</sub>	$Y_0$
	0	0	0	0	0	1
	0	1	0	0	1	0
	1	0	0	1	0	0
	1	1	1	0	0	0

$$Y_0 = \overline{A_1}.\overline{A_0} = m_0$$
  
 $Y_1 = \overline{A_1}.\overline{A_0} = m_1$   
 $Y_2 = A_1.\overline{A_0} = m_2$   
 $Y_3 = A_1.A_0 = m_3$ 

PML – IAC - 2025


11

Blocos Combinatórios Básicos

11

# Descodificador


• A equação da saída  $Y_x$  corresponde ao mintermo x.



12

#### **Descodificador**

- O descodificador pode ser visto como um "gerador de mintermos" e portanto usado como uma base para a implementação de equações lógicas escritas na forma de soma de produtos.
- Por exemplo o operador XNOR ( $Y = AB + \bar{A}\bar{B}$ ) pode ser implementado usando um descodificador como:



13

#### Índice

- · Os Blocos Combinatórios Básicos.
  - Multiplexers
  - Descodificadores
  - Somadores
- Circuitos Sequênciais
  - Latch R-S e FlipFlops tipo D
  - Registos
  - Máquinas e diagramas de estado

PML – IAC - 2025


14

7

14

#### Somador Completo de um bit

 Quando fazemos uma adição em binário, de dois números: A mais B:



Na coluna i temos que considerar os bits A<sub>i</sub>, B<sub>i</sub>, o
 Carry In<sub>i</sub> e calcular as saídas Y<sub>i</sub> e Carry Out<sub>i</sub>.

PML – IAC - 2025


15

15

Blocos Combinatórios Básicos

# Somador Completo de um bit


- Exercício:
  - Escreva a tabela de verdade do somador completo, considerando:
    - como entradas A, B e C<sub>in</sub>
    - como saídas Y e Cout
  - Represente uma implementação possível do somador completo.



16

8


16



17

# **Somador Completo**

- Somador de N bits:
  - Uma possível implementação de um somador de N bits é cascatear vários somadores



- Esta solução tem um tempo de atraso muito grande porque a soma do último bit depende do resultado do primeiro.
  - Os tempos de atraso de cada somador propagam-se.
  - Existem melhores implementações.

PML – IAC - 2025 18

Blocos Combinatórios Básicos

9

18

#### **Outros Circuitos Básicos**

- Além dos Multiplexers, Descodificadores e Somadores são ainda blocos fundamentais:
  - Comparadores
  - Unidades aritméticas e lógicas
    - Realizam uma de várias operações possíveis.
    - A saída é escolhida com um multiplexer.
  - e Shifters

PML – IAC - 2025

19

19

#### Índice

- Os Blocos Combinatórios Básicos.
  - Multiplexers
  - Descodificadores
  - Somadores
- Circuitos Sequenciais
  - Latch R-S e FlipFlops tipo D
  - Registos e Memórias
  - Máquinas e diagramas de estado

PML – IAC - 2025


20


20

Circuitos Sequenciais

# **Circuitos Sequenciais**

- Circuitos sequenciais são aqueles em que a saída depende do valor atual e do valor passado das entradas.
- Mas, como pode um circuito manter informação sobre o valor passado das entradas?
- O circuito Bi-estável:





PML – IAC - 2025


1


Circuitos Sequenciais

21

#### A latch SR

- O circuito bi-estável guarda um bit, mas não tem entrada que permita controlar o seu estado.
- Substituindo os NOT's por NOR's criamos duas entradas no circuito:
  - O SET e o RESET.







PML – IAC - 2025


22


22





24





26

A latch SR

A latch SR permite guardar um bit de estado (Q)

O valor armazenado pode ser controlado usando as entradas Set ou Reset


SR Latch Symbol

Tem um estado inválido. (S=1 e R=1)


Precisa de ser melhorada para evitar esse estado proibido.

PML – IAC - 2025


27




28




29



30



31



32

#### Índice

- Os Blocos Combinatórios Básicos.
  - Multiplexers
  - Descodificadores
  - Somadores
- Circuitos Sequenciais
  - Latch R-S e FlipFlops tipo D
  - Registos e Memórias
  - Máquinas e diagramas de estado

PML – IAC - 2025


33

Circuitos Sequenciais

33

Registos

- Um Flip-Flop D, consegue armazenar um bit.
- Para armazenar N bits podemos agrupar N flip-flops D.
  - Chamamos a essa estrutura um registo de N bits.



D<sub>3:0</sub> 4/ Q<sub>3:0</sub>

PML – IAC - 2025

34

34

#### **Memórias**

Armazenam de modo eficiente grandes quantidades de dados.


• Os três tipos mais comuns são:

DRAM: Dynamic Random Access MemorySRAM: Static Random Access Memory

ROM: Read Only Memory

• As memórias RAM são voláteis.

• As memórias ROM são não voláteis.




PML – IAC - 2025

35

# Arrays de Memória

- A memória organiza-se como um array bidimensional de células de 1 bit.
- Com N bits de endereço e M bits de dados, a memória tem:
  - Número de Palavras (Depth): 2<sup>N</sup> linhas
  - Número de bits de cada palavra (Width): M colunas
  - Tamanho: Depth x Width =  $2^N$  x M



36


Memórias

36

Memórias

# Arrays de Memória

- Espaço de endereçamento vs Endereçabilidade
- Espaço de endereçamento
  - Conjunto de endereços possíveis = 0 a 2<sup>N</sup> -1
  - Dimensão do Espaço de endereçamento = número de palavras.
- Endereçabilidade
  - Número de bits em cada Endereço = M = tamanho da palavra.




37

Memórias

37

# Exemplo de um Array de memória

- Um *array* de memória com 2 bits de endereço e 3 bits de dados.
  - Número de Palavras (Depth): 2<sup>2</sup> = 4
  - Tamanho da palavra: 3 bits
  - É um array de  $2^2$  x 3 bits.
- A palavra armazenada no endereço 01 é 110.



38

#### Memória: Endereço e Espaço de Endereçamento

- Endereço (address) um número (único) que identifica cada posição de memória. Os endereços são contados sequencialmente, começando em 0
- Espaço de endereçamento (address space) a gama total de endereços que o CPU consegue referenciar (depende da dimensão do barramento de endereços).
  - Exemplo: um CPU com um barramento de endereços de 16 bits pode gerar endereços na gama: 0x0000 a 0xFFFF (i.e., 0 a 2<sup>16</sup>-1)
- Seja uma memória com 2<sup>k</sup> x m bits
  - O endereço é um identificador de localização com k bits.
  - O espaço de endereçamento é o conjunto de endereços entre 0 e 2<sup>k</sup>-1.
  - O conteúdo da memória são as palavras de m bits guardadas em cada endereço.


PML – IAC - 2025

39

39

# Exemplo de um Array de memória


- Um array de memória com 10 bits de endereço e 32 bits de dados.
  - Número de Palavras (Número de Endereços): 2<sup>10</sup> = 1024
  - Tamanho da palavra: 32 bits
  - É um array de 1024 x 32 bits = 1k x 32.




40

PML - 2025

Memórias




41



42

# Ciclo Básico de Acesso à Memória • Para uma Leitura (LOAD) A CPU: — ativa o sinal de CE (seleciona a memória) — Coloca o endereço a ler no barramento de endereços. — Envia o sinal de Read (não escrita) — Lê o conteúdo da memória no barramento de dados. CE Address Lines Read/Write \* Data Lines

43



44

Células de memória
Uma célula de memória é a unidade básica capaz de armazenar um bit
A célula de memória tem pelo menos dois interfaces
Um para saber quando é endereçada
Um para receber/transmitir a informação
Como a memória está organizada em "palavras" o endereçamento é comum a todos os bits de cada palavra: wordline.
wordline funciona como um enable, i.e., seleciona a linha a ser acedida.
Só pode haver uma wordline ativa de cada vez.

bit

PML – IAC - 2025

45

Funcionamento da Célula de memória

• Quando a wordline está ativa o conteúdo da célula passa para a bitline.
• Quando a wordline está inativa a célula não interfere com a bitline.

- Está em alta impedância ou tristate.

bitline = 0

wordline = 1

wordline = 1

wordline = 1

(a)

46

#### Organização da memória • Um array de memória com dois bits de endereço e 3 bits de dados, pode esquematizar-se como: 2:4 Decoder bitline<sub>0</sub> bitline, bitline<sub>1</sub> wordline, stored stored stored Address 2 bit = 0bit = 1 bit = 0wordline 10 stored stored stored bit = 1 bit = **0** bit = **0** wordline 01 stored stored stored bit = 1bit = 1 bit = 0wordline, 00 stored stored stored bit = **0** bit = 1 bit = 1 Data<sub>0</sub> PML – IAC - 2025

47

#### (Nota Histórica) Um visionário: Robert Dennard

Inventou a DRAM em 1966 na IBM

- Enfrentou o ceticismo dos colegas que não acreditavam que o processo funcionaria.
- Por volta de 1975 a DRAM estava em "todos" os computadores.



PML – IAC - 2025


48

Memórias

48

# RAM estática vs Dinâmica • SRAM: Static RAM - O bit é guardado em dois inversores acoplados. - O valor é mantido enquanto o circuito estiver alimentado, por isso se chama estática. - Cada célula de memória precisa de um circuito complexo. bitline wordline wordline

49



50

Memórias


### **Tipos de Memórias**

- RAM: Random Access Memory
  - Volátil: perde a informação quando é desligada.
  - Pode ser lida e escrita rapidamente.
    - Chama-se Random Access Memory, porque se pode aceder com igual facilidade a qualquer posição de memória, ao contrário das memórias de acesso sequencial como as cassetes de fita.
- ROM: Read Only Memory
  - Não volátil: mantém a informação mesmo quando é desligada.
  - O acesso para leitura é rápido.
  - Acesso para escrita é impossível ou lento.
    - Chama-se Read Only Memory, porque as primeiras memórias de facto eram programadas ainda em fábrica ou escritas por um processo destrutivo.
    - Atualmente isto já não é verdade com a tecnologia Flash Memory.


PML – IAC - 2025

51


51



52



53



54

Memórias

#### (Nota Histórica) Outro Visionário: Fujio Masuoka

- Trabalhou na Toshiba em circuitos rápidos e memórias.
- De forma não autorizada conduziu um projeto à noite e aos fins de semana no final da década de 70.
- O processo de limpar a memória pareceu-lhe semelhante ao flash de uma máquina.
- A Toshiba demorou a comercializar.
- A Intel lançou a memória flash no mercado em 1988.
- No ano 2022 foi um negócio de 72 mil milhões de dólares.



PML – IAC - 2025

55

55

#### Índice

- · Os Blocos Combinatórios Básicos.
  - Multiplexers
  - Descodificadores
  - Somadores
- Circuitos Sequenciais
  - Latch R-S e FlipFlops tipo D
  - Registos e Memórias
  - Máquinas e diagramas de estado

PML – IAC - 2025

56

56

Circuitos Sequenciais: Máquinas e Diagramas de Estado

### Máquinas e Diagramas de Estado


- Uma máquina de estados é um circuito que:
  - Tem vários estados possíveis;
  - O estado atual é armazenado num registo (conjunto de flip-flops);
  - O estado muda na transição do relógio;
    - O sistema é sincronizado pelo relógio
- Regras de composição de circuitos sequenciais:
  - Cada elemento do circuito é um registo ou um circuito combinatório
  - Pelo menos um elemento do circuito é um registo
  - Todos os registos partilham o mesmo relógio
  - Todos os caminhos cíclicos têm de conter pelo menos um registo

PML – IAC - 2025

57

Máquinas e Diagramas de Estado

- Um registo de estado:
  - Guarda o estado atual
  - Carrega o próximo estado na transição do relógio
- Lógica combinatória:
  - Calcula o próximo estado
  - Calcula as saídas




58

### Máquinas e Diagramas de Estado

- Máquinas de estado síncronas (Máquinas de Moore):
  - A saída depende apenas do estado atual.
  - i.e., só há mudanças na saída quando há transições de estado.
- Máquinas de estado assíncronas (Máquinas de Mealy):
  - A saída depende do estado e das entradas.

#### Moore FSM



PML – IAC - 2025

59

59

Circuitos Sequenciais: Máquinas e Diagramas de Estado


# Máquinas e Diagramas de Estado

- Procedimento de projeto de Máquinas de Estados (Moore)
  - 1. Identificar entradas e saídas.
  - 2. Desenhar o diagrama de estados e transições.
  - 3. Escrever a tabela de transição de estados.
    - Em função do estado atual e das entradas.
  - 4. Escrever a tabela das saídas (em função do estado).
  - 5. Escrever (e simplificar) as equações booleanas:
    - da lógica do próximo estado
    - da lógica de saída.
  - 6. Desenhar o esquema do circuito.

PML – IAC - 2025 60

60

- Implementar uma máquina de estados que controle as luzes de um semáforo.
  - Deve implementar a sequência Verde, Amarelo, Vermelho.



- Assume-se que os tempos de ativação de cada cor são iguais.
- Para já assume-se que não existe nenhuma intervenção dos utilizadores.

PML – IAC - 2025

61

61

#### **Exercício: Semáforo**



62


- 1º passo: Identificação de Entradas e Saídas
  - Entradas: Não tem. (não existe nenhuma intervenção dos utilizadores)
  - Saídas: G,Y, R (as cores do semáforo)
    - 1 = cor acesa
    - 0 = cor apagada

PML – IAC - 2025

62



- 2º passo: Desenhar o Diagrama de Estados e transições:
  - O Sistema terá três estados: Verde, Amarelo e Vermelho
  - As transições entre estados são também indicadas.



63

#### **Exercício: Semáforo**



- 3º passo: Escrever a tabela de transições entre estados (em função do estado atual e das entradas):
  - Neste caso não há entrada!
- Primeira etapa é arranjar (escolher) a codificação de cada estado.
- Temos 3 estados -> precisamos de 2 bits para codificar cada estado.
  - Chamamos aos bits de estado S<sub>1</sub> e S<sub>0</sub>

Estado	Codificação S <sub>1</sub> S <sub>0</sub>
Estado Verde	0 0
Estado Amarelo	0 1
Estado Vermelho	10



PML – IAC - 2025

64



• 3º passo: Escrever a tabela de transições entre estados (em função do estado atual e das entradas):


Neste caso não há entrada!

• 2ª etapa é a tabela de transições

-  $S_1^+$  e  $S_0^+$ representam o próximo valor de  $S_1^-S_0^-$ 

Estado	Codificação S <sub>1</sub> S <sub>0</sub>
Estado Verde	0 0
Estado Amarelo	0 1
Estado Vermelho	10

Estado Atual S <sub>1</sub> S <sub>0</sub>	Estado Seguinte S <sub>1</sub> + S <sub>0</sub> +		
0 0	0 1		
0 1	1 0		
1 0	0 0		
1 1	X X		



PML – IAC - 2025

65

# **Exercício: Semáforo**



• 4º passo: Escrever a tabela das saídas (em função do estado).

Estado Atual	Saídas			
S <sub>1</sub> S <sub>0</sub>	G	Υ	R	
0 0	1	0	0	
0 1	0	1	0	
10	0	0	1	
11	Х	Х	Х	



PML – IAC - 2025

66



• 5º passo: Escrever e simplificar as equações da lógica do estado seguinte e das saídas.

Estado Atual S <sub>1</sub> S <sub>0</sub>	Estado Seguinte S <sub>1</sub> + S <sub>0</sub> +
0 0	0 1
0 1	1 0
1 0	0 0
1 1	X X

$S_1^+$	=	$\overline{S_1}S_0$
$\mathcal{S}_1$	=	$\mathcal{S}_1 \mathcal{S}_0$

$$S_0^+ = \overline{S_1} \overline{S_0}$$

Estado Atual	Saídas		
S <sub>1</sub> S <sub>0</sub>	G	Υ	R
00	1	0	0
01	0	1	0
10	0	0	1
11	Χ	Х	Χ

$$G = \overline{S_1} \overline{S_0}$$
$$Y = \overline{S_1} S_0$$

$$R = S_{\star} \overline{S_{\circ}}$$






PML – IAC - 2025

67

# **Exercício: Semáforo**




• 6º passo: Desenhar o esquema do circuito.



68

#### Exercício: Semáforo (com entrada de peões)

- Implementar uma máquina de estados que controle as luzes de um semáforo.
  - Deve implementar a sequência Verde, Amarelo, Vermelho.



- Assume-se que os tempos de ativação de cada cor são iguais.
- Se o peão pressionar o botão o próximo estado é Vermelho independentemente do estado atual.

PML - IAC - 2025

69

# Exercício: Semáforo (com entrada de peões)




- 1º passo: Identificação de Entradas e Saídas
  - Entradas: Peão (P)
  - Saídas: G,Y, R (as cores do semáforo)
    - 1 = cor acesa
    - 0 = cor apagada

PML – IAC - 2025

70

# Exercício: Semáforo (com entrada de peões) 2º passo: Desenhar o Diagrama de Estados e transições: O Sistema terá três estados: Verde, Amarelo e Vermelho As transições entre estados são também indicadas em função da entrada P.

71



72

# Exercício: Semáforo (com entrada de peões)



• 3º passo: Escrever a tabela de transições entre estados (em função do estado atual e das entradas):

Neste caso há entrada P.


• A tabela de transições agora depende do

estado atual e da entrada P.

Estado Atual	Entrada	Estado Seguinte
S <sub>1</sub> S <sub>0</sub>	P	S <sub>1</sub> + S <sub>0</sub> +
0 0	0	0 1
0 0	1	1 0
0 1	0	10
0 1	1	10
10	0	0 0
10	1	1 0
11	0	X X
11	1	X X

PML – IAC - 2025

Estado	Codificação S <sub>1</sub> S <sub>0</sub>
Estado Verde	00
Estado Amarelo	01
Estado Vermelho	10



73


# Exercício: Semáforo (com entrada de peões)



- 4º passo: Escrever a tabela das saídas (em função do estado).
- Igual ao exemplo anterior:
  - A saída só depende do estado atual.

Estado Atual S <sub>1</sub> S <sub>0</sub>	G	Saídas Y	R
00	1	0	0
01	0	1	0
10	0	0	1
11	Χ	Χ	Χ

PML – IAC - 2025



74

# Exercício: Semáforo (com entrada de peões)



- 5º passo: Escrever e simplificar as equações da lógica do estado seguinte e das saídas.
- As equações das saídas G,Y e R mantêm-se.

Estado Atual S <sub>1</sub> S <sub>0</sub>	Entrada P	Estado Seguinte S <sub>1</sub> <sup>+</sup> S <sub>0</sub> <sup>+</sup>
0 0	0	0 1
0 0	1	1 0
0 1	0	10
0 1	1	10
10	0	0 0
10	1	1 0
1 1	0	X X
1 1	1	X X

S₁ S	n	$S_1^+$			
P	00	01	11	10	
0	0	1	Х	0	$S_1^+ = P + S_0$
1	1	1	Х	1	

•	S₁ S	0	$S_0^+$			
	P	00	01	11	10	
	0	1	0	Х	0	$S_0^+ = \bar{P} \overline{S_1} \overline{S_0}$
	1	0	0	Χ	0	$\begin{vmatrix} 3_0 - 1 & 3_{1} & 3_{0} \end{vmatrix}$


PML – IAC - 2025

75

# Exercício: Semáforo (com entrada de peões)




• 6º passo: Desenhar o esquema do circuito.



76

# **Exercício 2: Detetor de sequências**

- Exercício:
- A Alice quer implementar um detetor de sequências que recebe como entrada 0's e 1's e ativa a saída sempre que detetar a sequência 01.
- 1º identificar entradas e saídas:
  - Entradas: o bit da sequência
  - Saída: 1 se as entradas anteriores foram 01, 0 nos outros casos.
- 2º desenhar o diagrama de estados e transições



State	Encoding
S0	00
S1	01
S2	10

PML – IAC - 2025

77

77


Circuitos Sequenciais: Máquinas e Diagramas de Estado

# **Exercício: Detetor de sequências**

• 3º escrever a tabela de transições de estados:

Current				
State		Inputs	Next State	
$S_1$	$S_0$	A	$S'_1$	$S'_0$
0	0	0	0	1
0	0	1	0	0
0	1	0	0	1
0	1	1	1	0
1	0	0	0	1
1	0	1	0	0

State	Encoding
S0	00
S1	01
S2	10




78

78

# **Exercício: Detetor de sequências**

• 4º escrever a tabela das saídas em função do estado:

Curren	Output	
$S_1$	$S_0$	Y
0	0	
0	1	
1	0	



79

Circuitos Sequenciais: Máquinas e Diagramas de Estado

# **Exercício: Detetor de sequências**

- 5º escrever as equações booleanas da lógica de saída e da lógica do próximo estado:
  - S<sub>0</sub>'= ...
  - S<sub>1</sub>'= ...

Current State		Inputs	Next State	
$S_1$	$S_0$	A	$S'_1$	$S'_0$
0	0	0	0	1
0	0	1	0	0
0	1	0	0	1
0	1	1	1	0
1	0	0	0	1
1	0	1	0	0

 $S_1' = AS_0$ 

 $S_0'=\bar{A}$ 

PML – IAC - 2025

80

#### **Exercício: Detetor de sequências**


 5º escrever as equações booleanas da lógica de saída e da lógica do próximo estado:

 $-S_1' = AS_0$ 

 $-S_0'=\bar{A}$ 

 $-Y=S_1$ 

• 6º desenhar o circuito



PML – IAC - 2025

81

81

Circuitos Sequenciais: Máquinas e Diagramas de Estado

# Máquinas e Diagramas de Estado

- Exercício:
- Projetar uma máquina de estados que implemente um contador módulo 4.
- A sequência de contagem é 0, 1, 2, 3, 0, 1, 2, 3, 0, ...
- Esta máquina de estados tem duas particularidades:
  - A saída atual é igual ao estado atual
  - O próximo estado apenas depende do estado atual

PML – IAC - 2025

82

82