

μArquitetura MIPS Multicycle: II

Unidade de Controlo MC

Controlador Principal (FSM)

- Entradas e Saídas
- Máquina de Estados
 - *Fetch e Decode*
 - Execução de Instruções do tipo *lw* e *sw*
Cálculo do endereço de memória
 - Execução de Instruções do tipo-R
 - Execução da Instrução *beq*


Mais Instruções

addi e *j*

Unidade de Controlo MC - Principal + ALU Decoder

1. O Controlador Principal

É uma máquina síncrona.




2. O ALU Decoder

É igual ao do *Single-cycle*.

ALUOp _{1:0}	Func _{5:0}	ALUControl _{2:0}
00	X	010 (Add)
01	X	110 (Subtract)
10	100000 (add)	010 (Add)
10	100010 (sub)	110 (Subtract)
10	100100 (and)	000 (And)
10	100101 (or)	001 (Or)
10	100110 (xor)	100 (Xor)
10	100111 (nor)	101 (Nor)
10	101010 (slt)	111 (Slt)

Controlador FSM (1) - Tipos de Sinais


- O *Controlador Principal* gera 3 tipos de sinais:



- **Seleção** de *Muxes*
- *Enable*
- **ALUOp_{1:0}**

- O *ALU Decoder* gera: **ALUControl_{2:0}**.

Controlador FSM (2) - Estado e Sinais de Controlo



Tipos de sinais dentro de cada **estado**:

1. **Seleção** de multiplexers: exibem o respectivo valor binário.
2. **Enable**: **só** estão indicados **quando activos**.
3. ALUOp: o valor **não** aparece **explicitado** no *datapath*, sendo substituído pelo **ALUControl** (gerado pelo ALU Decoder).

Exemplo:

IorD = 0
AluSrcA = 0
ALUSrcB = 01
PCSrc = 0
IRWrite
PCWrite
ALUOp = 00

Sobre os diagramas temporais seguintes:

1. Podem ser ignorados numa primeira leitura.
2. Complementam a explicação sobre o funcionamento da FSM da Unidade de Controlo.

Controlador FSM (3) - Reset e Fetch: S0


Reset

S0: Fetch

O primeiro passo da execução consiste na leitura da instrução cujo endereço está contido no registo **PC**.

A FSM entra no estado de *Fetch* após o sinal de *Reset*.

(O sinal de *Reset* tb pode estar ligado a alguns registos, e.g., o **PC**)




Controlador FSM (4) - Fetch e IncPC (1): S0

S0-1: Fetch: Lê a instrução da Memória com $\text{Adr} = \text{PC}$ ($\text{lorD} = 0$).

- A instrução (RD) é escrita no Registo de Instrução activando IRWrite .

S0-1
 $\text{lorD} = 0$
 IRWrite



S0-2: IncPC: Em paralelo com o *Fetch*, é calculado $\text{PC}' = \text{PC} + 4$:

$\text{ALUSrcA} = 0 \Rightarrow \text{SrcA} = \text{PC}$; $\text{ALUSrcB} = 01 \Rightarrow \text{SrcB} = 4$;

$\text{ALUOp} = 00 \Rightarrow \text{ALUControl} = 010$ (soma).

- PC será atualizado com PC' , fazendo:


$\text{PCSrc} = 0 \Rightarrow \text{PC}' = \text{ALUResult}$;

PCWrite activo $\Rightarrow \text{PCEn} = 1$.

S0: Fetch + IncPC


$\text{lorD} = 0$
 IRWrite
 $\text{AluSrcA} = 0$
 $\text{ALUSrcB} = 01$
 $\text{ALUOp} = 00$
 $\text{PCSrc} = 0$
 PCWrite

Controlador FSM (5) - Fetch e IncPC (2) - Timing




O *fetch* da instrução atual e o cálculo do *PC-seguinte* são feitos em paralelo.

Controlador FSM (6) - Decode: S1



S1-1: O Banco de Registos lê sempre os dois operandos, especificados pelos campos **rs** e **rt** da instrução, e coloca-os nos registos **A** e **B**, respetivamente.


S1-2: Em paralelo, o valor imediato é *sign-extended*.



A fase de decodificação (UC) usa o **opcode** da instrução para decidir o que fazer **a seguir**.


Não são necessários sinais de controlo nesta fase. Todavia, a FSM deve **aguardar** um ciclo de *clock* para que as operações de leitura (RF) e decodificação se completem.

Controlador FSM (7) - Decode (2) - Timing



A FSM **aguarda** um ciclo de *clock* para que as operações de leitura (RF) e descodificação se completem.

Control. FSM (8) - lw/sw - Cálculo do Endereço: S2



S2: Se a instrução for **lw** ou **sw**, é **calculado o endereço efetivo**, adicionando ao Endereço Base (A) o valor imediato depois de *sign-extended* (SignImm).


Isto requer:

ALUSrcA = 1 para selecionar o registo **A**

ALUSrcB = 10 para selecionar **SignImm**

ALUOp = 00 para a ALU somar (**ALUControl = 010**).

O endereço é armazenado no registo **ALUOut**.



*Após S1 os estados seguintes **dependem** da instrução. **Começamos** com lw/sw.


Controlador FSM (10) - lw (2): S3 + S4

Leitura do valor da memória e **escrita** no Banco de Registos (**rt**):

S3: **lorD** = 1, seleciona o endereço (**Adr**) que se encontra em **ALUOut**.
O valor lido (**RD**) é guardado no registo **Data**.

S3

lorD = 1



S4: O valor em **Data** é escrito no **Banco de Registos**.


RegDst = 0 seleciona o registo **rt**, e **MemToReg** = 1 seleciona **Data**.

RegWrite é ativado para escrever, **completando** a execução de **lw**.

S4

RegDst = 0
MemToReg = 1
RegWrite

Controlador FSM (9) - lw (1): S3 + S4



Leitura do valor da memória e escrita no Banco de Registos:

S3: `lorD = 1`, seleciona o endereço que se encontra em `ALUOut`. O valor lido da memória é armazenado no registo `Data`.

S4: O valor em `Data` é escrito no Banco de Registos.

`RegDst = 0`, seleciona o registo `rt`;


`MemToReg = 1`, seleciona `Data`;

`RegWrite`: é ativado para escrever no RF, completando a execução de `lw`.

S0: Regresso ao estado inicial, para o `fetch` da instrução seguinte.

`lw rt, imm(rs)`

Controlador FSM (11) - Iw (3): Timing - 5 ciclos




Controlador FSM (13) - sw (2): S5


O valor lido do segundo porto do RF (**B**) é escrito na memória:
S5: **lorD** = 1 seleciona o endereço guardado em **ALUOut** (calc. em S2).
MemWrite é ativado para escrever na **memória** o valor **B**.

S5

lorD = 1
MemWrite



Controlador FSM (12) - sw (1): S5 - 4 ciclos



O valor do registo **B** é escrito na memória.


S5: lorD = 1 seleciona o endereço guardado em **ALUOut** (calculado em **S2**)

MemWrite é ativado para escrever na memória o valor **B**, completando a execução de **sw**.

(**Menos** um ciclo que **lw**!)

sw **rt**, **imm**(**rs**)

Controlador FSM (14) - sw (3): Timing - 4 ciclos



Controlador FSM (16) - tipo-R (2): S6 + S7

Calcula o resultado da operação na ALU e **escreve-o** no RF:


S6: Seleciona os registos **A** e **B** (**ALUSrcA** = 1, **ALUSrcB** = 00);

O valor de **ALUOp** é igual a 10 para todas instruções do tipo-R;

Guarda o resultado da operação em **ALUOut**.

S6

ALUSrcA = 1
ALUSrcB = 00
ALUOp = 10



S7: O valor em **ALUOut** é escrito no Banco de Registos:

RegDst = 1 seleciona o registo destino **rd**;


MemToReg = 0 o valor a escrever (**WD3**) vem do registo **ALUOut**;

RegWrite é activado para escrever no RF.

S7

RegDst = 1
MemToReg = 0
RegWrite

Controlador FSM (15) - tipo-R (1): S6 + S7



Calcula o resultado da operação na ALU e escreve-o no Banco de Registos:

S6: São seleccionados os registos **A** e **B** (`ALUSrcA = 1`, `ALUSrcB = 00`) e calculada a operação indicada pelo campo *Func* da instrução.

O valor de `ALUOp` é igual a **10** para *todas* instruções do tipo-R.

O `ALUResult` é guardado em `ALUOut`.


S7: O valor em `ALUOut` é escrito no Banco de Registos:

`RegDst = 1`, selecciona o registo **rd**.

`MemToReg = 0`, o valor **WD3** vem do registo `ALUOut`.

`RegWrite` é activado para escrever, completando a execução.

Controlador FSM (17) - tipo-R (3): Timing - 4 ciclos



Controlador FSM (19) - beq (2): S1 + S8


Após S0, a instrução **beq** usa a ALU mais **duas** vezes:

S1: Calcula o endereço-alvo (**BTA**) e guarda-o em **ALUOut** (linha azul).
Este será, **eventualmente**, usado em **S8**.

$$\text{BTA} = (\text{PC}+4) + (\text{SignImm} \ll 2)$$

S1

ALUSrcA = 0
ALUSrcB = 11
ALUOp = 00




S8: 1. **Compara** os valores de **rs** (A) e **rt** (B). Caso sejam iguais **Zero**=1.
Com **Branch**=1 temos **PCEn**=1.

2. Fazendo **PCSrc**=1, o valor de **PC'** = **BTA** (armazenado em **ALUOut**).

S8

ALUSrcA = 1
ALUSrcB = 00
ALUOp = 01
PCSrc = 1
Branch

Controlador FSM (18) - beq (1): S1 + S8



O CPU calcula o **BTA** e compara (**rs**) com (**rt**); ambas as operações requerem a ALU

Precisa da ALU **duas** vezes:

- **Uma** para calcular o **BTA**
- **Outra** para decidir se os valores de **rs** e **rt** são iguais


Tira partido do facto da ALU estar livre durante o estado S1 e usa-a para calcular o **BTA** (não há problema se o **BTA** não chegar a ser usado).

S1: Calcula (sempre) **BTA**

S8: Compara o conteúdo dos registos **rs** e **rt**. Caso sejam iguais -> **PC' = BTA**.

beq rs, rt, imm

Controlador FSM (20) - beq (3): Timing - 3 ciclos




A **ALU** é usada nos 3 ciclos:

S0: Calcula $PC + 4$

S1: Calcula o BTA

S8: Compara A com B


Controlador FSM (21) - Completo



O número de ciclos depende da instrução!

Extensão (1) - addi: FSM (1)

P: Como modificar o CPU para suportar **addi**?



R: O *datapath* já é capaz de adicionar o conteúdo dum registo com o valor imediato!

➤ Só precisamos de adicionar **novos estados** à FSM do controlador para **addi**.

Os estados são semelhantes aos usados pelas instruções do **tipo-R**.

S9: Ao registo **A** é somado **SignImm** e **ALUResult** é guardado em **ALUOut**.

S10: **ALUOut** é escrito no RF.


addi **rt**, **rs**, **imm**

Extensão (2) - addi: FSM (2) - S9 + S10

O CPU calcula o resultado na ALU e escreve-o no Banco de Registos:

S9: São seleccionados o reg. **A** e **SignImm** (**ALUSrcA** = 1, **ALUSrcB** = 10) e calculada a operação na ALU. O valor de **ALUOp** é igual a **00** para somar. O **ALUResult** é guardado em **ALUOut**.

S9
ALUSrcA = 1
ALUSrcB = 10
ALUOp = 00



S10: O valor em **ALUOut** é escrito no Banco de Registos. **RegDst** = 0 selecciona o registo destino **rt**.


MemToReg = 0, significa que o valor a escrever em **WD3** vem de **ALUOut**.

RegWrite é activado para escrever no RF, completando a execução da instrução do tipo-I.

S10
RegDst = 0
MemToReg = 0
RegWrite

Extensão (3) - j: Datapath

P: Como modificar o CPU para suportar j?



S11

PCSrc = 10
PCWrite

$$JTA = (PC+4)_{31:28} : (Imm_{25:0} \ll 2)$$

R: 1. Modificamos o datapath para calcular o valor PC' no caso da instrução 'j'.

JTA (Jump Target Address) = $(PC + 4)_{31:28} : Imm_{25:0} \ll 2$; (requer mais um "<<2")


O multiplexer PCSrc aceita uma terceira entrada JTA, selecionada com PCSrc = 10 .

2. Adicionamos um estado (S11) ao controlador FSM para gerar PCSrc = 10 e PCWrite.

(O PCWrite é ativado para forçar PCEn=1).

Extensão (3) - j: Datapath

P: Como modificar o CPU para suportar j?



R: 1. Modificamos o *datapath* para calcular o valor PC' no caso da instrução 'j'.

JTA (Jump Target Address) = $(PC + 4)_{31:28} : Imm_{25:0} \ll 2$; (requer mais um "<<2")

O multiplexer PCSrc aceita uma terceira entrada JTA, selecionada com PCSrc = 10 .

2. Adicionamos um estado (S11) ao controlador FSM para gerar PCSrc = 10 e PCWrite.

(O PCWrite é ativado para forçar PCEn=1).

Extensão (4) - j: FSM






Figura 7.42 Controlador FSM com as extensões addi e j

Revisão (1) - MIPS Single-Cycle



Revisão (2) - MIPS Multicycle



*O *instruction set* suporta: lw/sw, tipo-R, beq + addi e j.

A seguir: MC Performance e Exercícios



Datapath do μ P MIPS: Multicycle

Aula	Data	Descrição
25	22/Mai	<i>Multicycle</i> : Limitações das arquiteturas <i>single-cycle</i> ; Versão de referência duma arquitetura <i>multicycle</i> ; Exemplos do processamento das instruções numa arquitetura <i>multicycle</i> .
26	27/Mai	<i>Unidade de Controlo para datapath multicycle</i> : diagrama de estados. Sinais de controlo e valores do <i>datapath multicycle</i> . Exemplos da execução sequencial de algumas instruções <i>no datapath multicycle</i> .
27	29/Mai	Resolução de <i>problemas</i> sobre uArquiteturas Multicycle.