



EXPERIMENTO 6.

-Bernardo Rizzone (232013194)

Introdução: Este relatório tem como objetivos a implementação de circuitos sequenciais (um flip-flop e um registrador de deslocamento bidirecional) ambos em VHDL, e a simulação no ModelSim usando a estrutura “process” da linguagem VHDL.

- 1) O objetivo do primeiro exercício é a implementação de um flip-flop JK gatilhado pela borda de subida usando a linguagem VHDL. O flip-flop JK é um dispositivo de armazenamento binário que pode ser usado em uma variedade de aplicações de circuitos digitais, incluindo contadores e registradores.

***Implementação e simulação:** A entidade flipflopJK é definida com cinco entradas (pr,clr,clk,j,k) e uma saída (Q). As entradas pr e clr são usadas para as funções preset e clear, respectivamente. A entrada clk é o clock do sistema, e J e K são as entradas de controle do flip-flop. A arquitetura, contém a implementação do comportamento do flip-flop. Um sinal auxiliar JK é usado para concatenar as entradas J e K, e um sinal Q_buffer é utilizado para armazenar o valor intermediário de Q. O processo principal é sensível às entradas pr, clr e clk. Dentro do processo, as condições para as operações de preset e clear são verificadas primeiro. Se pr for ‘1’, Q_buffer é definido como ‘1’. Se clr for ‘1’, Q_buffer é definido como ‘0’. Se nenhuma dessas condições for verdadeira, o processo verifica a borda de subida do clock (clk). Dependendo do valor do sinal JK, Q_buffer é atualizado de acordo com a tabela verdade do flip-flop.

CÓDIGO:

```
1  library IEEE;
2  use IEEE.std_logic_1164.all;
3  use ieee.numeric_std.all;
4
5
6
7  entity flipflopJK is
8  port (
9      pr, clr, clk, J, K :in std_logic;
10     Q : out std_logic
11 );
12 end flipflopJK;
13 architecture flipflopJK_arch of flipflopJK is
14
15
16
17     signal JK :std_logic_vector(1 downto 0);
18     signal Q_buffer :std_logic := '0';
19 begin
20     JK <= J & K;
21
22
23
24     process(pr, clr, clk)
25     begin
26         if pr = '1' then
27             Q_buffer <= '1';
28         elsif clr = '1' then
29             Q_buffer <= '0';
30         elsif rising_edge(clk) then
31             if JK = "01" then Q_buffer <= '0'; end if;
32             if JK = "10" then Q_buffer <= '1'; end if;
33             if JK = "11" then Q_buffer <= not(Q_buffer); end if;
34         end if;
35     end process;
36     Q <= Q_buffer;
37
38 end flipflopJK_arch;
39
40
```



TESTBENCH:





```

1  entity tb_flipflopJK is end;
2  L
3  library ieee;
4  use ieee.std_logic_1164.ALL;
5  use std.textio.all;
6  use ieee.numeric_std.all;
7
8
9  architecture tb_flipflopJK_arch of tb_flipflopJK is
10
11     component flipflopJK is
12     port (
13         pr, clr, clk, J, K :in std_logic;
14         Q : out std_logic
15     );
16     end component;
17     signal s : std_logic_vector(1 downto 0);
18     signal clk : std_logic := '0';
19     signal jk :std_logic_vector(1 downto 0);
20
21 begin
22     ul: flipflopJK PORT MAP (pr => s(1), clr => s(0), J => jk(1), K => jk(0), clk => clk, Q => open);
23
24     clk <= not clk after 5 ns;
25
26     estimulo: process
27     begin
28         for i in 0 to 4 loop
29             for j in 0 to 4 loop
30                 s <= std_logic_vector(to_unsigned(i, 2));
31                 jk <= "00";
32                 wait for 10 ns;
33                 jk <= "01";
34                 wait for 10 ns;
35                 jk <= "11";
36                 wait for 10 ns;
37                 jk <= "10";
38                 wait for 10 ns;
39             end loop;
40         end loop;
41         wait;
42     end process;
43
44 END;

```

SIMULAÇÃO:






CÓDIGO:


```
1  library IEEE;
2  use IEEE.std_logic_1164.all;
3  use ieee.numeric_std.all;
4
5
6
7  entity reg_bidirecional is
8  port (
9      clk, rst, load, dir, L, R :in std_logic;
10     D : in std_logic_vector(3 downto 0);
11     Q : out std_logic_vector(3 downto 0)
12 );
13 end reg_bidirecional;
14
15 architecture reg_bidirecional_arch of reg_bidirecional is
16
17
18     signal Q_buffer :std_logic_vector(3 downto 0);
19
20 begin
21
22
23
24     process(clk)
25     begin
26         if (rising_edge(clk)) then
27             if (rst = '1') then Q_buffer <= "0000";
28             elsif (load = '1') then Q_buffer <= D;
29             elsif (dir = '0') then Q_buffer <= std_logic_vector(unsigned(Q_buffer) srl 1); Q_buffer(0) <= L;
30             elsif (dir = '1') then Q_buffer <= std_logic_vector(unsigned(Q_buffer) srl 1); Q_buffer(3) <= R;
31             end if;
32         end if;
33     end process;
34     Q <= Q_buffer;
35
36 end reg_bidirecional_arch;
37
```


TESTBENCH:

```
1  entity tb_reg_bidirecional is end;
2
3  library ieee;
4  use ieee.std_logic_1164.ALL;
5  use std.textio.all;
6  use ieee.numeric_std.all;
7
8
9
10 architecture tb_reg_bidirecional_arch of tb_reg_bidirecional is
11
12
13     component reg_bidirecional is
14     port (
15         clk, rst, load, dir, L, R :in std_logic;
16         D : in std_logic_vector(3 downto 0);
17         Q : out std_logic_vector(3 downto 0)
18     );
19     end component;
20
21     signal clk : std_logic := '0';
22     signal rst, load, dir : std_logic;
23     signal LR : std_logic_vector(1 downto 0);
24     signal d : std_logic_vector(3 downto 0);
25
26
27
28     begin
29         u0: reg_bidirecional port map (clk, rst, load, dir, LR(1), LR(0), D, Q => open);
30
31         clk <= not clk after 5 ns;
32
33         estimulo: process
34         begin
35             D <= "1010"; rst <= '1'; load <= '1';
36             wait for 10 ns;
37             rst <= '0';
38             wait for 10 ns;
39
40             dir <= '0'; load <= '0';
41             for i in 0 to 3 loop
42                 LR <= std_logic_vector(to_unsigned(i, 2));
43                 wait for 10 ns;
44             end loop;
45
46             dir <= '1';
47             for i in 0 to 3 loop
48                 LR <= std_logic_vector(to_unsigned(i, 2));
49                 wait for 10 ns;
50             end loop;
51
52             rst <= '1';
53             wait;
54
55         end process;
56
57     END;
```

SIMULAÇÃO:







SIMULAÇÃO: A instância u0 do componente reg_bidirecional mapeia os sinais auxiliares aos pinos correspondentes do registrador de deslocamento. O pino Q é deixado aberto (open) porque não estamos interessados em sua saída para este teste. O processo de estímulo é responsável por gerar os sinais de teste. O sinal de clock (clk) é alternado a cada 5 nanossegundos para simular a borda de subida. Dentro do processo estímulo, diferentes combinações de sinais são aplicadas para testar o comportamento do registrador.

Inicialmente, o registrador é carregado com o valor “1010”, o reset (rst) e o load (load) são ativados.

Após 10 ns, o reset é desativado, permitindo que o registrador opere normalmente.

O sinal de direção (dir) é definido para ‘0’ para testar o deslocamento para a esquerda, e o sinal de load é desativado.

Um loop é executado para aplicar diferentes valores ao vetor LR, que representa os sinais L e R.

O sinal de direção (dir) é alterado para ‘1’ para testar o deslocamento para a direita, e o mesmo loop é repetido.

Finalmente, o reset é ativado novamente para reiniciar o processo.

CONCLUSÃO: foram implementados com sucesso um flip-flop JK e um registrador de deslocamento bidirecional de 4 bits. Ambos os componentes são fundamentais para a eletrônica digital e foram validados através de simulações no ModelSim, demonstrando a eficácia do VHDL na modelagem de circuitos lógicos complexos.