# Es08A: Amplificatore JFET

#### Gruppo 1.AC Matteo Rossi, Bernardo Tomelleri

2 marzo 2022

# Misura componenti dei circuiti

$R_1$	$100\pm1\Omega$
$C_{in}$	$99 \pm 4 \mathrm{F}$
$C_{out}$	$9.6 \pm 0.4 \mathrm{nF}$
$C_E$	$88 \pm 5 \mu F$
$R_s$	$217 \pm 3\Omega$
$R_d$	$996 \pm 8\Omega$
$R_g$	$1.02 \pm 0.1 \mathrm{M}\Omega$
$R_S$	$99.6 \pm 0.8 \mathrm{k}\Omega$

Tabella 1: Valori di resistenza e capacità misurate per i componenti dei circuiti studiati.

$R_1$	$100\pm1\Omega$
$C_{in}$	$99 \pm 4F$
$C_{out}$	$9.6 \pm 0.4 \mathrm{nF}$
$C_E$	$88 \pm 5 \mu F$
$R_s$	$217 \pm 3\Omega$
$R_d$	$996 \pm 8\Omega$
$R_g$	$1.02 \pm 0.1 \mathrm{M}\Omega$
$R_S$	$99.6 \pm 0.8 \mathrm{k}\Omega$

Tabella 2: Valori di resistenza e capacità misurate per i componenti dei circuiti studiati.

#### Nota sul metodo di fit

Per determinare i parametri ottimali e le rispettive covarianze si è implementato in Python un algoritmo di fit basato sui minimi quadrati mediante la funzione  $\mathit{curve\_fit}$  della libreria SciPy.

#### 1 Studio del funzionamento

Come primo passo abbiamo verificato il corretto funzionamento del JFET utilizzando lo schema seguente:




Figura 1: Schema circuitale per la verifica di funzionamento del JFET

Vista la struttura del jfet, sappiamo che aumentando  $V_{GS}$  le zone della giunzione vengono svuotate dai portatori di carica, fino a che non si raggiunge un potenziale di pinch-off  $V_p$  in cui il canale risulta completamente svuotato e la corrente di drain tende a 0. Al contrario invece, quando  $V_{GS}=0$  il canale risulta "aperto", perciò misureremo in questa situazione il massimo di corrente; quando invece  $V_{GS}>V_p$  la corrente sarà pressoché nulla. Abbiamo quindi inviato a  $V_{SS}$  una tensione continua di -4.75 V, a WG1 una rampa a scalini di 250 mV partendo da -4.75 V fino a 0 V, e a WG2 che per ogni gradino fatto da WG1 genera una rampa che parte dal valore corrente di WG1 e arriva fino a 5 V. Di seguito quello che otteniamo dall'oscilloscopio:




Figura 2: Grafici di CH1, CH2 e math1 (definito come CH2/R1) in funzione del tempo a sinistra, grafico di math1 in funzione di CH1 a destra

Come detto prima, il momento in cui la corrente è maggiore (nel grafico a sinistra è sufficiente soffermarsi a vedere l'andamento di CH2) si ottiene quando  $V_{GS}$  è pari a 0, che nello stesso grafico è quando la rampa di WG2 misurata da CH1 è più alta (perchè in quel caso  $V_S$  è pari a  $V_G$  ovvero  $V_{SS}$ . Inoltre si può vedere che oltre un certo punto l'andamento di CH2 risulta approssimativamente costante: questo si ottiene quando viene superata la tensione di pinch-off, che siamo andati a misurare tramite cursori:

$$V_p = -2.62 \pm 0.03V$$

Infine, sempre utilizzando i cursori, abbiamo misurato la corrente nella traccia in cui  $V_{GS} = 0$ , nel grafico di sinistra è la curva più alta; da cui abbiamo ricavato:

$$I_{dss} = 9.4 \pm 0.1 mA$$

Confrontando col datasheet risulta che entrambi i valori risultano compatibili con gli intervalli dichiarati dai costruttori (dato che noi abbiamo utilizzato valori di  $V_{DS}$  minori di quelli utilizzati nel datasheet)

#### 2 Amplificatore e punto di lavoro

A questo punto abbiamo costruito il circuito per l'amplificatore di tensione: Quindi si è collegato  $V_{CC}$  a 5V e




Figura 3: Schema circuitale per l'amplificazione di segnale tramite JFET

 $V_{EE}$  a -5V tenendo scollegato  $V_{in}$  per verificare il punto di lavoro del JFET. Misurando la Caduta di potenziale ai capi della resistenza  $R_D$  abbiamo calcolato la corrente di quiescenza con la legge di ohm, da cui si ricava  $I_{ds} = 4.09 \pm 0.04 mA$  che risulta essere circa la metà della  $I_{dss}$ . Si è quindi proseguito con la misura di  $V_{GS}$  e di  $V_DS$  per verificare quello che abbiamo appena misurato. Sappiamo infatti che dato  $V_{GS}$  e  $V_p$  e se il JFET è in regime di saturazione:

$$I_{ds} = \frac{I_{dss}}{V_p^2} (V_{GS} - V_p)^2 \tag{1}$$

Per misurare  $V_{GS}$  abbiamo si è calcolata la differenza tra le misure di  $V_G$  e  $V_S$ :

$$V_{GS} = -882 \pm 7 mV$$

$$V_{DS} = 4.94 \pm 0.03V$$

Dato che  $V_{DS} > V_{GS} - V_p$  si ricava che siamo in zona di saturazione, a questo punto basta applicare l'equazione; si ottiene quindi

$$I_{ds}(V_{GS}, V_p, I_{dss}) = 4.14 \pm 0.07 mA$$

Che risulta essere compatibile con quanto misurato. Stimiamo infine la transconduttanza tramite la formula

$$g_m = \frac{2I_{dss}}{|V_p|} \sqrt{\frac{I_d}{I_{dss}}} \tag{2}$$

da cui ricaviamo  $g_m = 4.73 \text{m} \odot$ , andando quindi a ricercare nel datasheet il valore fornito da costruttore, troviamo un grafico di  $g_m$  in funzione della frequenza a cui opera il JFET, in particolare notiamo che per frequenze minori di circa 500 Mhz la transconduttanza deve essere compresa approssimativamente tra 4 e 5, similarmente anche la transammettenza deve essere compresa tra 3 e 6.5 m $\odot$ ; il valore misurato rissulta quindi compatibile.

## 3 Amplificatore di segnale

A questo punto si è collegato l'ingresso  $V_i n$  all'entrata dell'amplificatore, e lo abbiamo pilotato con un'onda sinusoidale di 1 kHz con un'ampiezza compresa tra 100 mV e 2.8 V a passi di 100 mV.

$V_{in}[V]$	$\Delta V_{in}[V]$	$V_{out}[V]$	$\Delta V_{out}[V]$	A	$\Delta A$
100 m	1 m	$206 \mathrm{m}$	2 m	2.06	0.02
$200~\mathrm{m}$	$2 \mathrm{m}$	$411 \mathrm{m}$	$4 \mathrm{m}$	2.05	0.02
$300~\mathrm{m}$	$3 \mathrm{m}$	$616~\mathrm{m}$	$7 \mathrm{m}$	2.05	0.03
$400 \mathrm{m}$	$4 \mathrm{m}$	$821~\mathrm{m}$	$7 \mathrm{m}$	2.05	0.02
$501 \mathrm{m}$	$4 \mathrm{m}$	1.03	8 m	2.05	0.02
$601~\mathrm{m}$	$7 \mathrm{m}$	1.22	18 m	2.04	0.04
$701~\mathrm{m}$	$7 \mathrm{m}$	1.42	$19 \mathrm{m}$	2.03	0.03
$801 \mathrm{m}$	$7 \mathrm{m}$	1.62	$20 \mathrm{m}$	2.02	0.03
$901 \mathrm{m}$	$7 \mathrm{m}$	1.80	0.02	2.00	0.03
1.00	8 m	1.99	0.02	1.99	0.03
1.10	8 m	2.16	0.02	1.96	0.02
1.20	8 m	2.31	0.02	1.93	0.02
1.30	$9 \mathrm{m}$	2.46	0.02	1.89	0.02
1.40	$9 \mathrm{m}$	2.59	0.03	1.86	0.02
1.50	0.02	2.71	0.04	1.82	0.03
1.60	0.02	2.84	0.04	1.78	0.03
1.70	0.02	2.93	0.04	1.72	0.03
1.80	0.02	3.05	0.04	1.69	0.03
1.90	0.02	3.15	0.04	1.65	0.03
2.00	0.02	3.25	0.04	1.62	0.03
2.10	0.02	3.34	0.04	1.59	0.02
2.20	0.02	3.48	0.04	1.56	0.02
2.30	0.02	3.53	0.04	1.53	0.02
2.40	0.02	3.59	0.04	1.49	0.02
2.50	0.02	3.61	0.04	1.44	0.02
2.60	0.03	3.63	0.04	1.39	0.02
2.71	0.03	3.63	0.04	1.34	0.02
2.81	0.04	3.64	0.04	1.29	0.02

Data la caratteristica del circuito di essere in configurazione common source, possiamo modellare il guadagno come

$$A_v = -\frac{g_m R_d}{1 + g_m R_s} \tag{3}$$

Utilizzando i dati ottenuti prima possiamo ricavare il valore atteso:

$$A_v = -2.33 \pm 0.02$$

Ci accorgiamo subito che questo risultato non risulta essere compatibile con quanto misurato prima. Essendo il guadagno negativo se ne deduce che l'amplificatore sarà di tipo invertente, cosa che si vede immediatamente dai grafici di  $V_{in}$  e  $V_{out}$ .




Figura 4: Grafici di  $V_{in}$  e  $V_{out}$  in funzione del tempo con ampiezza  $V_{in}=200mV$ 




Figura 5: Grafici di  $V_{in}$  e  $V_{out}$  in funzione del tempo con ampiezza  $V_{in} = 1000 mV$ ; in questa situazione si nota una distorsione nel segnale in uscita, in particolare la parte inferiore dell'onda risulta schiacciata verso lo 0




Figura 6: Grafici di  $V_{in}$  e  $V_{out}$  in funzione del tempo con ampiezza  $V_{in}=2000mV$ ; qua la distorsione della parte inferiore dell'onda è molto più pronunciata




Figura 7: Grafici di  $V_{in}$  e  $V_{out}$  in funzione del tempo con ampiezza  $V_{in}=2500mV$ ; si inizia a intravedere un taglio nella parte superiore dell'onda, mentre la parte inferiore risulta ancora distorta




Figura 8: Grafici di  $V_{in}$  e  $V_{out}$  in funzione del tempo con ampiezza  $V_{in} = 3000 mV$ ; il taglio della parte alta dell'onda risulta ora più evidente

### 4 Risposta in frequenza

Utilizzando lo strumento Network analyzer siamo passati a misurare la risposta in frequenza del circuito tra i 5Hz e i 10 Mhz utilizzando una  $V_{in}=200mV$ 




Figura 9: Risposta in frequenza del circuito amplificatore a common source

Si è quindi misurato il guadagno di centro banda, che risulta essere pari a 6.31dB che convertendolo in  $A_v$  si ottiene 2.07, che risulta compatibile con quanto misurato al punto precedente. A partire da ciò abbiamo ricavato le frequenze di taglio (basso e alto) tramite cursori, ricercando quando la curva del guadagno vale 3.31 dB:

$$F_{TA} = 3.54 \pm 0.02 Mhz$$
  
 $F_{TB} = 16.0 \pm 0.1 Hz$ 

### 5 Aumento del guadagno

Abbiamo ora inserito un condensatore elettrolitico in parallelo a  $R_s$ , chiamato  $C_E$ .




Figura 10: Grafici di  $V_{in}$  e  $V_{out}$  in funzione del tempo con ampiezza  $V_{in}=200mV$  con condensatore elettrolitico  $C_E$  in parallelo a  $R_s$ 

Aggiungendo il condensatore  $C_E$  viene a modificarsi l'impedenza in parallelo con  $R_s$ , di conseguenza l'equazione (3) diverrà

$$A_v = -\frac{g_m R_d}{1 + g_m \frac{R_s}{1 - \omega^2 R_c^2 C_E^2}} \tag{4}$$

Possiamo subito notare che il guadagno è aumentato come ci si aspettava ed è passato ad  $A_v = 3.20 \pm 0.04$ 

### 6 Impedenza in ingresso

Si è infine provata a misurare l'impedenza in ingresso al circuito mettendo in serie a  $V_{in}$  un resistenza  $R_S$  dello stesso ordine di grandezza dell'impedenza del circuito attesa, ed utilizzando lo strumento impedance analyzer di waveform in configurazione "W1-C1-R-C2-DUT-GND"; si è così valutata l'impedenza  $Z_{IN}$  e la reattanza in parallelo  $X_P$  in funzione della frequenza, compresa tra 1 e 10 kHz.




Figura 11: Grafici di impedenza in ingresso e reattanza parallelo in funzione della frequenza per  $R_S=100\mathrm{k}\Omega$ 

### Conclusioni e commenti finali

## Dichiarazione

I firmatari di questa relazione dichiarano che il contenuto della relazione è originale, con misure effettuate dai membri del gruppo, e che tutti i firmatari hanno contribuito alla elaborazione della relazione stessa.