



UNIVERSITÀ DI PISA

# AMPLIFICATORE CON JFET

## GUIDA PRATICA

# Breve riepilogo sui JFET

2

- Dispositivi a svuotamento → larghezza del canale controllata dalla d.d.p. con il Gate (giunzioni polarizzate inversamente) → modulazione della corrente S → D

- Per JFET a canale n

- regione ohmica

$$V_P < 0, V_{GS} > V_P, 0 < V_{DS} < V_{GS} - V_P$$


$$I_{DS}(V_{GS}, V_{DS}) = K [2(V_{GS} - V_P) - V_{DS}] V_{DS}$$

- regione di saturazione

$$V_{DS} > V_{GS} - V_P > 0$$


$$I_{DS}(V_{GS}) = K (V_{GS} - V_P)^2,$$

$$\text{con } K = I_{DSS}/V_P^2$$



# Caratteristica

3



# Amplificatore Common Source

4

- Modello a piccolo segnale con doppio bipolo a parametri g


$$\left\{ \begin{array}{l} i_{gs} \sim 0 \leftarrow \text{ingresso ad alto } Z_{in} \\ i_{ds} = g_{fs} v_{gs} + g_{os} v_{ds} \quad \text{con} \\ g_{fs} = \partial I_{DS} / \partial V_{GS} |_Q \sim 2\sqrt{I_{DS}^Q I_{DSS}} / V_P \\ g_{os} = \partial I_{DS} / \partial V_{DS} |_Q \end{array} \right.$$

( $\sim 0$  in saturazione e trascurando l'effetto Early)

- Guadagno

$$\left\{ \begin{array}{l} v_{in} = v_{gs} + R_S i_{ds} \\ v_{out} = -R_D i_{ds} = -R_D g_{fs} v_{gs} \end{array} \right. \Rightarrow A_v = \frac{v_{out}}{v_{in}} = -\frac{g_{fs} R_D}{1 + g_{fs} R_S}$$


( $A_v \sim -g_{fs} R_D$  con condensatore di bypass)



# Polarizzazione del JFET

5

- $V_{DD} = +5V, V_{SS} = -5V$
- $R_G$  necessaria a tenere il gate agganciato a  $V_{SS}$
- doppio bipolo a parametri g
- Parametri JFET (valori tipici)
- $V_P \sim -4V, I_{DSS} \sim 12 \text{ mA}$
- Scegliamo  $I_{DS}^Q \sim I_{DSS}/2 \sim 6 \text{ mA}$



$$I_{DS}^Q = I_{DSS} \left( 1 - \frac{V_{GS}^Q}{V_P} \right)^2 = I_{DSS} \left( 1 - \frac{R_S I_{DS}^Q}{|V_P|} \right)^2 = \frac{I_{DSS}}{2}$$

$$\Rightarrow R_S = \frac{|V_P|}{I_{DS}^Q} (1 - 1/\sqrt{2}) \simeq 200 \Omega \rightarrow 220 \Omega$$


- $R_D$  deve essere grande compatibilmente con saturazione JFET

$$V_{DS}^Q = (V_{DD} - V_{SS}) - (R_D + R_S) I_{DS}^Q > V_{GS}^Q - V_P = |V_P| - R_S I_{DS}^Q$$

$$\Rightarrow R_D < \frac{V_{DD} - V_{SS} - |V_P|}{I_{DS}^Q} \sim 1 \text{ k}\Omega$$


# Punto di lavoro e retta di carico

6




# Schemi circuitali

7



curve caratteristiche e misura dei parametri



amplificatore

# Operazioni richieste (1)

8

- (punto 2) Studio caratteristica JFET (uso del workspace)
  - ▣ montaggio del primo circuito
  - ▣  $V_G = V_{SS} = -5V$ , generazione di segnale di rampa  $-5V \rightarrow 0$  in S
  - ▣ per ogni  $V_S$  generazione di rampa di  $V_{DD}$  tale che  $V_{DS} > 0$
  - ▣ stima dei parametri del JFET ( $V_P$  e  $I_{DSS}$ ) dalle curve ottenute
- (punto 3) Montaggio amplificatore e verifica del punto di lavoro
  - ▣ Montaggio secondo circuito, con ingresso scollegato
  - ▣ Misura componente quiescente di  $I_{DS}$ ,  $V_{DS}$ ,  $V_{GS}$  (quest'ultima come differenza di  $V_G$  e  $V_S$ ), verifica che il punto di lavoro sia in zona di saturazione
  - ▣ stima della transconduttanza



# Operazioni richieste (2)

9

- (punto 4) Amplificatore CS
  - ▣ misura di guadagno, fase, regime lineare in modalità oscilloscopio a 1 kHz
- (punto 5) Risposta in frequenza
  - ▣ uso del Network Analyzer
  - ▣ connessione delle frequenze di taglio ai componenti reali e parassiti nel circuito
- (punto 6) Misura del guadagno con condensatore di Source
- (punto 7) Misura dell'impedenza di ingresso
  - ▣ uso della modalità Impedance Analyzer dell'AD2

# Impedance analyzer

10

