

AMPLIFICATORE CON JFET

GUIDA PRATICA

Breve riepilogo sui JFET


- Dispositivi a svuotamento larghezza del canale controllata dalla d.d.p. con il Gate (giunzioni polarizzate inversamente)
 - → modulazione della corrente S→D
- Per JFET a canale n
 - regione ohmica


$$V_{P} < 0, V_{GS} > V_{P}, 0 < V_{DS} < V_{GS} - V_{P}$$

$$I_{DS}(V_{GS}, V_{DS}) = K [2(V_{GS} - V_{P}) - V_{DS}] V_{DS}$$


regione di saturazione

$$V_{DS} > V_{GS} - V_{P} > 0$$
 $I_{DS}(V_{GS}) = K (V_{GS} - V_{P})^{2}$,
con $K = I_{DSS}/V_{P}^{2}$






Caratteristica



Amplificatore Common Source

 Modello a piccolo segnale con doppio bipolo a parametri g

$$\begin{cases} \mathbf{i}_{gs} \sim \mathbf{0} \leftarrow \text{ingresso ad alto } \mathbf{Z}_{in} \\ \mathbf{i}_{ds} = \mathbf{g}_{fs} \, \mathbf{v}_{gs} + \mathbf{g}_{os} \, \mathbf{v}_{ds} \quad \text{con} \quad \mathbf{v}_{in} \\ \mathbf{g}_{fs} = \partial \mathbf{I}_{DS} / \partial \mathbf{V}_{GS} \, \mathbf{I}_{Q} \sim 2 \sqrt{\mathbf{I}_{DS}^{Q}} \, \mathbf{I}_{DSS} / \mathbf{v}_{P} \\ \mathbf{g}_{os} = \partial \mathbf{I}_{DS} / \partial \mathbf{V}_{DS} \, \mathbf{I}_{Q} \end{cases}$$



(~0 in saturazione e trascurando l'effetto Early)

Guadagno

$$\begin{cases} v_{in} = v_{gs} + R_S i_{ds} \\ v_{out} = -R_D i_{ds} = -R_D g_{fs} v_{gs} \end{cases} \Rightarrow A_v = \frac{v_{out}}{v_{in}} = -\frac{g_{fs} R_D}{1 + g_{fs} R_S}$$

 $(A_v \sim -g_{fs}R_D$ con condensatore di bypass)

Polarizzazione del JFET

- $V_{DD} = +5V, V_{SS} = -5V$
- \square R_G necessaria a tenere il gate agganciato a V_{SS} doppio bipolo a parametri g
- Parametri JFET (valori tipici
- \Box $V_P \sim -4V$, $I_{DSS} \sim 12$ mA
- □ Scegliamo $I_{DS}^{Q} \sim I_{DSS}/2 \sim 6 \text{ mA}$

$$I_{DS}^{Q} = I_{DSS} \left(1 - \frac{V_{GS}^{Q}}{V_{P}} \right)^{2} = I_{DSS} \left(1 - \frac{R_{S}I_{DS}^{Q}}{|V_{P}|} \right)^{2} = \frac{I_{DSS}}{2}$$


$$\Rightarrow R_{S} = \frac{|V_{P}|}{I_{DS}^{Q}} (1 - 1/\sqrt{2}) \simeq 200\Omega \implies 220 \Omega$$

R_D deve essere grande compatibilmente con saturazione JFET


$$V_{DS}^{Q} = (V_{DD} - V_{SS}) - (R_D + R_S)I_{DS}^{Q} > V_{GS}^{Q} - V_P = |V_P| - R_S I_{DS}^{Q}$$

$$\Rightarrow R_D < \frac{V_{DD} - V_{SS} - |V_P|}{I_{DS}^{Q}} \sim 1 \, k\Omega$$

Punto di lavoro e retta di carico



Schemi circuitali



curve caratteristiche e misura dei parametri

amplificatore

Operazioni richieste (1)

- (punto 2) Studio caratteristica JFET (uso del workspace)
 - montaggio del primo circuito
 - $\square V_G = V_{SS} = -5V$, generazione di segnale di rampa $-5V \rightarrow 0$ in S
 - \square per ogni V_S generazione di rampa di V_{DD} tale che $V_{DS} > 0$
 - stima dei parametri del JFET (V_P e I_{DSS}) dalle curve ottenute
- (punto 3) Montaggio amplificatore e verifica del punto di lavoro
 - Montaggio secondo circuito, con ingresso scollegato
 - Misura componente quiescente di I_{DS} , V_{DS} , V_{GS} (quest'ultima come differenza di V_G e V_S), verifica che il punto di lavoro sia in zona di saturazione
 - stima della transconduttanza

Operazioni richieste (2)

- (punto 4) Amplificatore CS
 - misura di guadagno, fase, regime lineare in modalità oscilloscopio a 1kHz
- (punto 5) Risposta in frequenza
 - uso del Network Analyzer
 - connessione delle frequenze di taglio ai componenti reali e parassiti nel circuito
- (punto 6) Misura del guadagno con consendatore di Source
- (punto 7) Misura dell'impedenza di ingresso
 - uso della modalità Impedance Analyzer dell'AD2

Impedance analyzer

