Es08A: Amplificatore di tensione con JFET a emettitore comune

Gruppo 1.AC Matteo Rossi, Bernardo Tomelleri

7 marzo 2022

1 Misura componenti dei circuiti

Resistenze $[\Omega]$	R	σR	Capacità [F]	C	σC
R_1	100	1	$C_{ m in}$	95 n	4 n
R_S	219	3	$C_{ m out}$	$9.6~\mathrm{n}$	0.4 n
R_D	997	8	C_S	$95~\mu$	5μ
R_G	$1.02~\mathrm{M}$	$0.1 \mathrm{M}$			
R_s	$99.6 \mathrm{\ k}$	$0.8 \mathrm{\ k}$			

Tabella 1: Valori di resistenza e capacità misurate per i componenti dei circuiti studiati.

Resistenze $[\Omega]$	R	σR	Capacità [F]	C	σC
R_1	100.2	0.9	$C_{ m in}$	99 n	4 n
R_S	217	3	$C_{ m out}$	$10.4 \mathrm{n}$	0.4 n
R_D	993	8	C_S	96μ	4μ
R_G	994 k	8			
R_s	996 k	8			

Tabella 2: Valori di resistenza e capacità misurate per i componenti dei circuiti studiati.

Riportiamo per completezza anche i valori delle tensioni di alimentazione continue per gli op-amp misurate con il multimetro

$$V_{DD} = 4.99 \pm 0.03 \text{V}$$

 $V_{SS} = -4.99 \pm 0.03 \text{V}$

Nota sul metodo di fit

Per determinare i parametri ottimali e le rispettive covarianze si è implementato in Python un algoritmo di fit basato sui minimi quadrati mediante la funzione *curve_fit* della libreria SciPy.

2 Studio del funzionamento

Come primo passo abbiamo verificato il corretto funzionamento del JFET a canale N 2N3819 studiandone le caratteristiche dalla configurazione circuitale riportata in 1

Dal nostro modello sulla struttura del JFET sappiamo che all'aumentare di V_{GS} (in negativo verso $V_{SS} = -5$ V) le zone della giunzione vengono svuotate dai portatori di carica, fino a che non si raggiunge una tensione di pinch-off V_p . Per valori di tensione $V_{GS} < V_P$ il canale risulta completamente svuotato e la corrente di drain I_{DS} tende a 0, condizione che indichiamo con il nome regime di interdizione. Al contrario, quando $V_{GS} = 0$ V il canale risulta "aperto", quindi ci aspettiamo di trovare in questa situazione la massima intensità di corrente che può scorrere attraverso il transistor.




Figura 1: Schema circuitale per la verifica di funzionamento del JFET

2.a Curve tracer

Abbiamo applicato al gate una tensione di polarizzazione continua V_{SS} di -5 V in modo da polarizzare inversamente la giunzione np⁺ (gate-canale). Dunque si invia in WG1 una rampa a scalini equispaziati di 250 mV partendo da -5 V fino a 0 V, mentre in WG2 per ogni gradino step di WG1 si genera una rampa che parte dal valore corrente di WG1 e arriva fino a 5 V. Di seguito quello che otteniamo dall'oscilloscopio.




Figura 2: Acquisizione all'oscilloscopio di V_{DS} (CH1), V_{R_1} (CH2) e $I_{DS} = V_{R_1}/R_1$ in funzione del tempo

Notiamo esplicitamente come V_{DS} risulta sempre positivo, mentre V_{GS} è sempre negativo, in accordo con le condizioni $V_{DS} > 0$ e $V_{GS} < 0$ da verificare.

2.b Curve caratteristiche ottenute

Riportiamo inoltre i grafici ottenuti di I_{DS} vs V_{DS} , ovvero le curve caratteristiche di collettore del JFET dall'alto verso il basso in ordine decrescente di $V_{GS} \in [0, -5]$ V.

2.c Confronto con datasheet

A conferma di quanto detto prima, si registra la massima intensità di corrente quando $V_{GS} = 0$ V, che come si può vedere dalla fig. 2 (in particolare nel grafico vedere l'andamento di CH2) corrisponde al momento in cui la




Figura 3: Curve caratteristiche di I_{DS} in funzione di V_{DS} al variare di V_{GS} tra -5 e 0 V per il primo JFET.




Figura 4: Curve caratteristiche di I_{DS} in funzione di V_{DS} al variare di V_{GS} tra -5 e 0 V per il secondo JFET.

rampa di WG2 misurata da CH1 è alla sua massima ampiezza (perchè in quel caso V_S è pari a V_G ovvero V_{SS}).

Inoltre si può vedere che oltre un certo punto l'andamento di CH2 risulta approssimativamente costante:

Inoltre si può vedere che oltre un certo punto l'andamento di CH2 risulta approssimativamente costante: questo si ottiene quando viene superata la tensione di pinch-off, che abbiamo misurato tramite cursori:

$$V_p = -3.0 \pm 0.2 \text{ V}$$

 $V_p = -4.0 \pm 0.2 \text{ V}$

dove abbiamo preso come incertezza associata il passo dei nostri scalini di tensione (0.25 V).

Infine, sempre utilizzando i cursori, abbiamo misurato l'intensità di corrente della traccia per cui vale $V_{GS} = 0$ (nel grafico 3 è la curva più alta; da cui si trova:

$$I_{DSS} = 8.62 \pm 0.07 \text{ mA}$$

 $I_{DSS} = 12.6 \pm 0.2 \text{ mA}$

Confrontando i risultati ottenuti dalla nostra analisi con quanto riportato nel datasheet troviamo che entrambi i valori sono compatibili con gli intervalli dichiarati dai costruttori (dal momento che noi prendiamo in considerazione valori di V_{DS} minori di quelli presi di riferimento nel datasheet).

3 Amplificatore di tensione e punto di lavoro

A questo punto abbiamo costruito il circuito per l'amplificatore di tensione: Quindi si è collegato V_{DD} a 5V e




Figura 5: Schema circuitale per l'amplificazione di segnale tramite JFET

 V_{SS} a -5V tenendo scollegato $v_{\rm in}$ per individuare il punto di lavoro del JFET.

3.a Corrente di quiescenza

Misurando la caduta di potenziale ai capi della resistenza R_D abbiamo ricavato la corrente di quiescenza tramite la legge di ohm, da cui si ha

$$I_{DS}^Q = 4.06 \pm 0.05 \; \mathrm{mA}$$

$$I_{DS}^Q = 6.42 \pm 0.08 \; \mathrm{mA}$$

che risultano essere circa la metà delle rispettive I_{DSS} , come voluto per avere regime di linearità più ampio possibile al variare di v_{in} .

Si è quindi proseguito con la misura di V_{GS} e di V_{DS} per poter confrontare il valore di I_{DS} appena trovato con il suo valore atteso quando il JFET è in regime di saturazione:

$$I_{DS} = \frac{I_{DSS}}{V_p^2} (V_{GS} - V_p)^2 \tag{1}$$

3.b Tensioni ai terminali del JFET

Non potendo misurare direttamente la differenza di potenziale tra gate e source a causa dell'elevata impedenza in ingresso del JFET (per cui l'inserimento in parallelo di uno strumento di misura perturberebbe in maniera non trascurabile il circuito) per misurare V_{GS} si è calcolata la differenza tra le misure di V_G e V_S :

$$V_{GS} = -886 \pm 7 \text{ mV}$$

 $V_{DS} = 2.35 \pm 0.01 \text{ V}$

mentre per il secondo JFET risulta:

$$V_{GS} = -994 \pm 8 \text{ mV}$$

 $V_{DS} = 2.10 \pm 0.02 \text{ V}$

Dal momento che è soddisfatta la condizione $V_{DS} > V_{GS} - V_p$ notiamo che siamo in zona di saturazione nel caso del primo JFET, mentre il secondo sembra ancora trovarsi in zona ohmica. Quindi possiamo confrontare il valore di I_{DS}^Q previsto dall'eq. (1) solo per il primo, da cui risulta

$$I_{DS}(V_{GS}, V_p, I_{DSS}) = 4.3 \pm 0.4 \text{ mA}$$

che risulta compatibile con quanto misurato.

Dato che il secondo JFET non sembra essere entrato in saturazione impieghiamo invece la seguente formula per stimare I_{DS} nella regione ohmica:

$$I_{DS} = \frac{I_{DSS}}{V_P^2} [2(V_{GS} - V_P) - V_{DS}] V_{DS} = 6.47 \pm 0.06 \text{ mA}$$
 (2)

che risulta pienamente compatibile con la misura di I_{DS} sul secondo JFET.

3.c Stima della transconduttanza g_m

Stimiamo infine la transconduttanza nel punto di lavoro grazie alla formula

$$g_m = \frac{2I_{DSS}}{|V_p|} \sqrt{\frac{I_d}{I_{DSS}}} \tag{3}$$

da cui otteniamo i nostri valori indirettamente misurati

$$g_m = 3.9 \pm 0.3 \text{ m}$$
 $\sigma_m = 4.5 \pm 0.2 \text{ m}$

A questo punto abbiamo invece provato a misurare la stessa g_m dal grafico, dal rapporto tra la differenza nella corrente I_{DS} e la differenza di potenziale di V_{GS} tra le 2 curve associate più vicine al punto di lavoro (vista la "risoluzione" di 250 mV abbiamo preso come punti per effettuare la misura $V_{GS}=-0.75$ V e $V_{GS}=-1$ V) (a parità di V_{DS}) da cui si trova:

$$g_m = 3.92 \pm 0.05 \text{ mW}$$

 $g_m = 4.49 \pm 0.05 \text{ mW}$

Successivamente siamo andati a ricercare nel datasheet il valore fornito dal costruttore, in cui troviamo un grafico di g_m in funzione della frequenza a cui opera il JFET. In particolare notiamo che per frequenze minori di circa 500 MHz la transconduttanza deve essere compresa approssimativamente tra 4 e 5 m \mho , similmente anche la transammettenza deve essere compresa tra 3 e 6.5 m \mho .

I valori da noi misurati sono quindi compatibili sia con quelli riportati nel datasheet che con quelli ricavati dall'eq. (3).

4 Amplificazione di piccoli segnali a frequenza fissa

A questo punto si è collegato WG1 all'ingresso dell'amplificatore e lo abbiamo pilotato con un'onda sinusoidale di frequenza fissata a f = 1 kHz. Al variare dell'ampiezza $v_{\rm in}$ tra 100 mV e 2.8 V a passi di 100 mV, dall'ampiezza (e la fase) della risposta in uscita $v_{\rm out}$ abbiamo misurato il guadagno $A_v = \frac{v_{\rm out}}{v_{\rm in}}$

$v_{\rm in}[V]$	$\sigma v_{\rm in}[V]$	$v_{\mathrm{out}}[V]$	$\sigma v_{ m out}[V]$	$ A_v $	σA_v
100 m	1 m	206 m	2 m	2.06	0.02
$200 \mathrm{m}$	$2 \mathrm{m}$	$411 \mathrm{m}$	$4 \mathrm{m}$	2.05	0.02
$300~\mathrm{m}$	$3 \mathrm{m}$	$616~\mathrm{m}$	$7 \mathrm{m}$	2.05	0.03
$400 \mathrm{m}$	$4 \mathrm{m}$	$821~\mathrm{m}$	$7 \mathrm{m}$	2.05	0.02
$501~\mathrm{m}$	$4 \mathrm{m}$	1.03	8 m	2.05	0.02
$601~\mathrm{m}$	$7 \mathrm{m}$	1.22	18 m	2.04	0.04
$701~\mathrm{m}$	$7 \mathrm{m}$	1.42	$19 \mathrm{m}$	2.03	0.03
$801 \mathrm{m}$	$7 \mathrm{m}$	1.62	$20 \mathrm{m}$	2.02	0.03
$901 \mathrm{m}$	$7 \mathrm{m}$	1.80	0.02	2.00	0.03
1.00	8 m	1.99	0.02	1.99	0.03
1.10	8 m	2.16	0.02	1.96	0.02
1.20	8 m	2.31	0.02	1.93	0.02
1.30	$9 \mathrm{m}$	2.46	0.02	1.89	0.02
1.40	$9 \mathrm{m}$	2.59	0.03	1.86	0.02
1.50	0.02	2.71	0.04	1.82	0.03
1.60	0.02	2.84	0.04	1.78	0.03
1.70	0.02	2.93	0.04	1.72	0.03
1.80	0.02	3.05	0.04	1.69	0.03
1.90	0.02	3.15	0.04	1.65	0.03
2.00	0.02	3.25	0.04	1.62	0.03
2.10	0.02	3.34	0.04	1.59	0.02
2.20	0.02	3.48	0.04	1.56	0.02
2.30	0.02	3.53	0.04	1.53	0.02
2.40	0.02	3.59	0.04	1.49	0.02
2.50	0.02	3.61	0.04	1.44	0.02
2.60	0.03	3.63	0.04	1.39	0.02
2.71	0.03	3.63	0.04	1.34	0.02
2.81	0.04	3.64	0.04	1.29	0.02

Per l'amplificatore invertente con JFET in configurazione a emettitore comune ci aspettiamo un valore di guadagno dato dalla formula

$$A_v = -\frac{g_m R_D}{1 + g_m R_S} = -2.10 \pm 0.03 \tag{4}$$

Ci accorgiamo subito che questo non risulta compatibile in modulo con quanto misurato (a piccole ampiezze di segnale), mentre dal segno negativo ci aspettiamo che l'amplificatore sia di tipo invertente, come ben visibile dalle acquisizioni di $v_{\rm in}$ e $v_{\rm out}$ all'oscilloscopio riportate sotto.

Infatti, se i due segnali sono in opposizione di fase il passaggio per 0 con la stessa pendenza/slope devono distare un semi-periodo dall'altro; per cui ai massimi del segnale in ingresso (la traccia gialla) corrispondono i minimi del segnale in uscita (la traccia blu)

Da una misura con i cursori troviamo

$$\Delta t = 50.2 \pm 1.0 \text{ ns}$$

$$\Delta \varphi = 2\pi f \Delta t = 3.14 \pm 0.06 \text{ rad}$$

mentre con la funzione di misura automatica definita con uno script di Wavegen risulta:

$$\varphi = 179.4 \pm 0.5$$
 °

che sono entrambi compatibili con il valore atteso di $\Delta \varphi_{\rm exp} = \pi$ rad per la natura invertente dell'amplificatore.

Dalle nostre misure notiamo una deviazione significativa dal regime di amplificazione lineare (definibile arbitrariamente come una deviazione di più di 3 barre d'errore rispetto al valore di guadagno atteso) quando l'ampiezza del segnale in ingresso risulta compatibile con la tensione V_{GS} . Questo risulta ragionevole, dal momento che -quando la piccola tensione di disturbo $v_{\rm in}$ è abbastanza grande da condurre il JFET fuori dal regime di saturazione- cessa di essere valida relazione che lega l'intensità della corrente erogata dal generatore variabile (che scorre dal drain verso il source) alla tensione tra gate e source $i_{ds} = -g_m v_{gs}$.

A maggior ragione non possono continuare ad essere valide le espressioni attese per il guadagno dell'amplificatore che discendono da questa

$$\begin{cases} v_{\rm in} = v_{gs} + R_S i_{ds} \\ v_{\rm out} = -R_D i_{ds} = -R_D g_m v_{gs} \end{cases} \implies A_v = \frac{v_{\rm out}}{v_{\rm in}} = -\frac{g_m R_D}{1 + g_m R_S}$$




Figura 6: Acquisizione all'oscilloscopio di $v_{\rm in}(t)$ (CH1) e $v_{\rm out}(t)$ (CH2) in funzione del tempo con ampiezza $v_{\rm in}=200~{\rm mV}$



Figura 7: Acquisizione all'oscilloscopio di $v_{\rm in}(t)$ (CH1) e $v_{\rm out}(t)$ (CH2) in funzione del tempo con ampiezza $v_{\rm in}=1$ V. In cui si nota una distorsione nel segnale in uscita, in particolare la parte inferiore dell'onda risulta "schiacciata" verso lo 0.




Figura 8: Acquisizione all'oscilloscopio di $v_{\rm in}(t)$ (CH1) e $v_{\rm out}(t)$ (CH2) in funzione del tempo con ampiezza $v_{\rm in}=2$ V. In cui la distorsione della parte inferiore dell'onda per effetto di clipping è molto più pronunciata




Figura 9: Acquisizione all'oscilloscopio di $v_{\rm in}(t)$ (CH1) e $v_{\rm out}(t)$ (CH2) in funzione del tempo con ampiezza $v_{\rm in}=2.5$ V; si inizia a intravedere un taglio nella parte superiore dell'onda, mentre la parte inferiore risulta ancora distorta




Figura 10: Acquisizione all'oscilloscopio di $v_{\rm in}(t)$ (CH1) e $v_{\rm out}(t)$ (CH2) in funzione del tempo con ampiezza $v_{\rm in}=3$ V; il taglio della parte alta dell'onda risulta ora più evidente

5 Risposta in frequenza

5.a Network Analyzer

Si è inviato come segnale in ingresso all'amplificatore a emettitore comune una sinusoide di frequenza compresa tra 5 Hz e 10 MHz di ampiezza costante pari a $v_{\rm in}=200~{\rm mV}$ e si è registrata la risposta in frequenza del sistema monitorandone l'uscita in $v_{\rm out}$ con lo strumento Network dell'AD2




Figura 11: Plot di Bode ottenuto dallo scan con Network tra 5 Hz e 10 MHz con un segnale sinusoidale in ingresso di ampiezza costante $v_{\rm in}=200~{\rm mV}.$

Si è quindi misurato il guadagno di centro banda con i cursori, che risulta essere pari a

$$A_v = 6.31 \pm 0.07 \text{ dB} = 2.07 \pm 0.02$$

quindi compatibile con quanto misurato al punto precedente.

5.b Misura delle frequenze di taglio

Partendo dalla misura del guadagno a centro banda, possiamo ottenere una stima del valore delle frequenze di taglio a bassa f_L e ad alta frequenza f_H dai punti in cui il guadagno diminuisce di un fattore $1/\sqrt{2}$, cioè di circa -3.01 dB rispetto ad A_v .

$$F_H = 3.54 \pm 0.02 \text{ MHz}$$

 $F_L = 16.0 \pm 0.1 \text{ Hz}$

Trascurando le capacità delle giunzioni nel transistor ci aspettiamo che la frequenza di taglio "bassa" corrisponda a quella di un filtro passa-alto costituito dalla serie $C_{\rm in} + R_G$:

$$\frac{1}{2\pi R_G C_{\rm in}} = 1.64 \pm 0.07 \text{ Hz} \tag{5}$$

La misura della frequenza di passa alto non risulta compatibile con il suo valore atteso, anzi, i due risultati differiscono per un fattore di scala di circa 10.

Nella configurazione ad emettitore comune con guadagno superiore all'unità, l'impedenza in uscita dell'amplificatore risulta sempre più grande al crescere del guadagno (in valore assoluto). Per cui, dal Teorema di Miller ci aspettiamo che anche le piccole capacità parassite (dell'ordine del pF) tra gate e canale portino ad una sensibile diminuzione del guadagno come quella osservata all'aumentare della frequenza, per $f \gg f_H$.

Possiamo provare a dare una stima dell'ordine di grandezza della capacità parassita C_p corrispondente alla frequenza di taglio "alta" trovata; sapendo che la resistenza in uscita è data da R_D ci aspettiamo

$$C_p = \frac{1}{2\pi R_C f_H} = 45.0 \pm 0.3 \text{ pF}$$

che seppur non dello stesso ordine di grandezza dei valori di capacità tipiche riportate nel datasheet del 2N3819, come prima non se ne discosta per molto più di un fattore 10.

6 Aumento del guadagno con passa-alto all'emettitore

6.a Modifica del ramo di emettitore

Inserendo il condensatore elettrolitico C_S in parallelo con R_S viene a modificarsi l'impedenza del ramo di emettitore che diminuisce, aumentando di conseguenza il guadagno come in:

$$A_v = -\frac{g_m R_D}{1 + g_m |Z_S|} \tag{6}$$

dove Z_S è l'impedenza data dal parallelo di R_S e C_S :

$$Z_S(\omega) = \frac{R_S}{j\omega C_S R_S + 1} \tag{7}$$

Calcolandone il modulo si ottiene un valore di resistenza parallelo $|Z_S|=1.68\pm0.09~\Omega$ per una frequenza di 1 kHz. Dunque possiamo ricalcolare il guadagno atteso dalla eq. (6), che per la stessa frequenza ora risulta pari a

$$A_v = 3.88 \pm 0.06$$

6.b Misura del guadagno con C_S

A questo punto siamo passati a prendere delle misure per il guadagno per un piccolo segnale sinusoidale a frequenza f=1 kHz con un'ampiezza in ingresso $v_{\rm in}=100$ mV, da cui otteniamo

$$A_v = \frac{v_{\text{out}}}{v_{\text{in}}} = 3.89 \pm 0.05$$

. Risultato compatibile entro una barra di errore con l'aspettativa¹.

¹Per effettuare al meglio questa misura è stato necessario agire più volte sul circuito, smontandolo e rimontandolo in seguito, e spostando i componenti (lasciando invariata la schematica), perché lo stesso era estremamente instabile e il fattore di amplificazione cambiava notevolmente anche al più piccolo urto sul tavolo, rendendo da quel momento in poi impossibile effettuare la misura.




Figura 12: Acquisizione presa dall'oscilloscopio dell'andamento nel tempo dei segnali $v_{\rm in}(t)$ (CH1) e $v_{\rm out}(t)$ (CH2) con ampiezza $v_{\rm in}=200$ mV con condensatore elettrolitico C_S in parallelo a R_S

7 Impedenza in ingresso

7.a Stima dell'impedenza in ingresso

Si è infine provato a misurare l'impedenza in ingresso al circuito inserendo tra il generatore e l'ingresso dell'amplificatore una resistenza R_S dello stesso ordine di grandezza dell'impedenza in ingresso attesa per il circuito $Z_{\rm in} \approx R_G \sim 1~{\rm M}\Omega$.

7.b Impedance Analyzer

Utilizzando lo strumento Impedance Analyzer dell'AD2 in configurazione "W1-C1-R-C2-DUT-GND" si è potuto visualizzare l'andamento in frequenza dell'impedenza $Z_{\rm in}$ e la reattanza in parallelo X_P in un intervallo compreso tra 1 e 10 kHz.




Figura 13: Grafici di impedenza in ingresso e reattanza parallelo in funzione della frequenza per $R_S=1\mathrm{M}\Omega$

7.c Confronto le caratteristiche del JFET reale

Ipotizziamo che l'andamento simile ad un passa-basso trovato per l'impedenza dipenda ancora una volta dalla presenza di capacità parassite tra le zone di svuotamento e il canale in parallelo di cui si è provato a dare una stima in sezione 5.b.

Conclusioni e commenti finali

Si è riusciti a costruire e caratterizzare un amplificatore di tensione invertente con un JFET in configurazione a emettitore comune. In particolare si è riusciti ad apprezzare il differente comportamento (anche non lineare) del circuito in vari regimi, dare una stima di guadagno, impedenza in ingresso e frequenze caratteristiche della sua risposta in frequenza.

Dichiarazione

I firmatari di questa relazione dichiarano che il contenuto della relazione è originale, con misure effettuate dai membri del gruppo, e che tutti i firmatari hanno contribuito alla elaborazione della relazione stessa.