



الجامعة الافتراضية السورية
SYRIAN VIRTUAL UNIVERSITY

الكترونيات رقمية

د. محمد سويدان



ISSN: 2617-989X



Books & References

الكترونيات رقمية

الدكتور محمد سويدان

من منشورات الجامعة الافتراضية السورية

الجمهورية العربية السورية 2018

هذا الكتاب منشور تحت رخصة المشاع المبدع – النسب للمؤلف – حظر الاشتقاق (CC-BY-ND 4.0)

<https://creativecommons.org/licenses/by-nd/4.0/legalcode.ar>

يحق للمستخدم بموجب هذه الرخصة نسخ هذا الكتاب ومشاركته وإعادة نشره أو توزيعه بأية صيغة وبأية وسيلة للنشر ولأية غاية تجارية أو غير تجارية، وذلك شريطة عدم التعديل على الكتاب وعدم الاشتقاق منه وعلى أن ينسب للمؤلف الأصلي على الشكل الآتي حصرًا:

د. محمد سويدان، الإجازة في تقانة الاتصالات BACT، من منشورات الجامعة الافتراضية السورية، الجمهورية العربية السورية، 2020

متوفّر للتحميل من موسوعة الجامعة <https://pedia.svuonline.org/>

Digital Electronics

Dr. Mohammad Ali Soueidan

Publications of the Syrian Virtual University (SVU)

Syrian Arab Republic, 2020

Published under the license:

Creative Commons Attributions- NoDerivatives 4.0

International (CC-BY-ND 4.0)

<https://creativecommons.org/licenses/by-nd/4.0/legalcode>

Available for download at: <https://pedia.svuonline.org/>



الفهرس

الفصل الأول: مفاهيم رئيسة في الدارات الإلكترونية الرقمية	1
..... 1. مقدمة Introduction	3
..... 2. الخانة الإثنانية، المستويات المنطقية، والإشارات الرقمية Binary Digits, Logic Level, and Digital	6
..... 3. العمليات المنطقية الرئيسية Basic Logic Operations	14
..... 4. مدخل إلى الوظائف المنطقية الرئيسية Introduction to the System Concepts	16
..... 5. الدارات المتكاملة الرقمية ذات الوظائف الثابتة Fixed Function Integrated Circuits	24
..... 6. خلاصة Summary	29
..... أسئلة ومسائل الفصل الأول Questions and Problems	31
الفصل الثاني: أنظمة العد، العمليات الحسابية، والرموز الرقمية	42
..... 1. نظام العد العشري Decimal Numbers	44
..... 2. نظام العد الثنائي Binary Numbers	45
..... 3. التحويل من النظام العشري إلى النظام الثنائي وبالعكس Decimal (Binary) to Binary (Decimal)	47
..... 4. العمليات الحسابية في النظام الثنائي Binary Arithmetic	50
..... 5. المتمم الأحادي والإثنائي للأعداد الثنائية 1's and 2's Complements of Binary Numbers	56
..... 6. العمليات الحسابية باستعمال المتمم الثنائي Arithmetic Operations with Signed numbers	60
..... 7. نظام العد العشري المرمز الثنائي Binary Coded Decimal (BCD)	70
..... 8. الترميز الرقمي Digital Codes	74

77.....	9. كشف الخطأ نتيجة إرسال الرموز Error Detection Codes
82.....	10. خلاصة Summary
84.....	أسئلة ومسائل الفصل الثاني Questions and Problems
98.....	الفصل الثالث: الجبر البوليفاني وتبسيط التوابع المنطقية.....
100.....	1. العمليات البوليفانية والتوابع المنطقية Boolean Operations and Expressions
100.....	2. قواعد وقوانين الجبر البوليفاني Laws and Rules of Boolean Algebra
101.....	3. نظريات دومورغان DeMorgan's Theorems
103.....	4. العلاقات البوليفانية وجداول الحقيقة Boolean Expressions and Truth Tables
105.....	5. جداول كارنو The Karnaugh Maps
113.....	6. خلاصة Summary
114.....	أسئلة ومسائل الفصل الثالث Questions and Problems
127.....	الفصل الرابع: البوابات والتوابع المنطقية.....
129.....	1. البوابات المنطقية Logic gates
140.....	2. دارة الجامع Adder circuit
143.....	3. دارة المقارن Comparator Circuit
145.....	4. دارة المرمز ودارة كشف الترميز Encoder and Decoder Circuits
152.....	5. دارة الناخب، ودارة الناخب العكسي Multiplexer and Demultiplexer Circuits
155.....	6. خلاصة Summary
157.....	أسئلة ومسائل الفصل الرابع Questions and Problems

الفصل الخامس: السجلات والقلابات والمؤقتات.....	175.....
1.تصنيف عناصر الذاكرة Memory Elements classifications	177.....
السجلات Latches.....	178.....
القلابات Edge-Triggered Flip-Flops.....	184.....
دارة المؤقت The 555 Timer (555).....	188.....
5. خلاصة Summary.....	193.....
أسئلة ومسائل الفصل الخامس Questions and Problems.....	194.....
الفصل السادس: سجلات الإزاحة.....	210.....
1. العمليات الرئيسية لسجلات الإزاحة Basic Shift Registers Operation	212.....
2. سجلات الإزاحة ذات الدخل التسلسلي/الخرج التسلسلي Serial In/Serial Out Shift Registers	212.....
3. سجلات الإزاحة ذات الدخل التسلسلي/الخرج التفرعي Serial In/Parallel Out Shift Registers	214.....
4. سجلات الإزاحة ذات الدخل التفرعي /الخرج التسلسلي Parallel In/ Serial Out Shift Registers	215.....
5. سجلات الإزاحة ذات الدخل التفرعي/ الخرج التفرعي Parallel In/ Parallel Out Shift Registers	217.....
6. سجلات الإزاحة العامة Bidirectional Shift Registers.....	218.....
7. خلاصة Summary.....	221.....
أسئلة ومسائل الفصل السادس Questions and Problems.....	222.....
الفصل السابع: العدادات.....	236.....
1. العدادات غير المتزامنة Asynchronous Counters.....	238.....
2. العدادات المتزامنة Synchronous Counters.....	242.....

248.....	العدادات المتزامنة التصاعدية/ التنازلية Up/Down Synchronous Counters	3
252.....	العدادات المتسلسلة (المتعاقبة) Cascaded Counters	4
254.....	5. خلاصة Summary	
256.....	أسئلة ومسائل الفصل السابع Questions and Problems	
270.....	الفصل الثامن: آلات الحالة المنتهية	
272.....	1. مدخل إلى الدارات التتابعية Introduction to Sequential Circuits	
277.....	2. خطوات تصميم آلات الحالة Basic Design Steps	
289... Encoding Style: From Binary to One-Hot	3. أنواع الترميز: من الترميز الثنائي إلى ترميز الواحد الساخن	
294.....	4. خلاصة Summary	
295.....	مسائل الفصل الثامن Questions and Problems	



الفصل الأول

مفاهيم رئيسة في الدارات الإلكترونية الرقمية

كلمات مفتاحية Keywords

رقمي Digital، إثناني Binary، خانة إثنانية Bit، النبضة Pulse، إشارة ساعة دورية Clock، المخطط الزمني Timing diagram، منطقى Logic، مدخل Input، مخرج Output، بوابة Gate، عكس منطقى NOT، بوابة Inverter، بوابة الجاء المنطقى AND، بوابة الجمع المنطقى OR، الدارة المتكاملة Integrated Circuit (IC).

الملخص Abstract

يهدف الفصل الأول إلى إدخال بعض المفاهيم والمصطلحات الرئيسية المتعلقة بالإلكترونيات الرقمية. يشتق مصطلح الرقمية من طريقة تنفيذ الكمبيوتر للعمليات، وذلك من خلال تعامله مع الكلمات الإثنانية. سنوات عديدة مضت، اقتصرت تطبيقات الإلكترونيات الرقمية على أنظمة الكمبيوتر. أما اليوم، فستعمل التقانات الرقمية في مجموعة واسعة من المجالات. بالإضافة إلى أجهزة الكمبيوتر، هناك التلفزيون الرقمي، وأنظمة الاتصالات الرقمية، والرادار والملاحة وأنظمة التوجيه والأنظمة العسكرية، وأجهزة القياسات الطبية، ومراقبة العمليات الصناعية والتحكم بها، والأجهزة الإلكترونية الاستهلاكية.

تطورت التقانات الرقمية على مر السنين. فمن دارات الصمامات المفرغة، إلى الدارات الترانزistorية، ثم إلى الدارات المتكاملة المعقدة، والتي تحتوي بعضاً على بعض بلايين من الترانزistorات المتكاملة.

يقدم هذا الفصل لـ الإلكترونيات الرقمية، كما يقدم لمحة عامة عن العديد من المفاهيم الهامة والمكونات والأدوات المستعملة في هذا المجال. سندرس، على وجه الخصوص، الخانة الإثنانية، والمستويات المنطقية، والإشارات الرقمية ومحدداتها. ثم نعرض للعمليات المنطقية الرئيسية وللوحدات المنطقية ثابتة الوظيفة أيضاً، وأخيراً نعطي فكرة عن بنية وتصنيف الدارات المتكاملة الرقمية.

ILO1 الأهداف التعليمية للفصل الأول

يهدف هذا الفصل إلى تمكين الطالب من استيعاب بعض المفاهيم الرئيسية والمصطلحات المتعلقة بالإلكترونيات الرقمية. وبشكل خاص الإشارات الرقمية ومعاملاتها، والخانة الإثنانية، والمستوى المنطقى، وتعريف البوابات والوحدات المنطقية الرئيسية. ودراسة بنية وتصنيف الدارات الرقمية المتكاملة.


ILO1 مخرجات الفصل الأول

استيعاب المفاهيم الرئيسية في الدارات الإلكترونية الرقمية كـ الإشارات الرقمية ومحدداتها، وتعريف البوابات والوحدات المنطقية الرئيسية، والتعرف على بنية وتصنيف الدارات الرقمية المتكاملة.

1. مقدمة Introduction

نهدف من خلال هذه المادة إلى تمكين الطالب من تحليل وفهم النظم المنطقية البسيطة، ومن فهم عمل مجموعة وظائف منطقية متراكبة بعضها مع بعض. وأن يبدأ بالتفكير بعمل الأنظمة وليس فقط في عمل الوظائف المنطقية الجزئية. لكن كي يفهم الطالب عمل النظم لابد أولاً من أن يفهم عمل العناصر الأولية، والوظائف الرئيسية التي بها تبني النظم الأكثر تعقيداً.

ليكن النظام المنطقي البسيط الذي يتحكم بتباعية عبوات من الأدوية بعدد مبرمج من الحبات الدوائية والموضح في الشكل 1.1.



الشكل 1.1: مخطط صناديق لنظام منطقي يتحكم بتباعية حبوب دوائية محددة في عبوات.

- لوحة مفاتيح رقمية لإدخال عدد الحبات في كل عبوة (قارورة) : Keypad for entering number of tablets per bottle
- مرمز : Encoder : مرمز (Encoder)
- السجل (A) : Regiser A : السجل (A)
- مفك الترميز (A) : Decoder A : مفك الترميز (Decoder A)
- وحدة إظهار في المكان On – site display : وحدة إظهار في المكان (On – site display)
- عدد الحبات في كل عبوة (قارورة) : Number of tablets per bottle : عدد الحبات في كل عبوة (قارورة)
- محول الترميز (A) : Code Converter A : محول الترميز (Code Converter A)
- بinary code for preset number of tablets per bottle : الترميز الثنائي لوضع عدد الحبات في كل عبوة (قارورة) : بinary code for preset number of tablets per bottle
- مقارن : Comparator : مقارن (Comparator)
- القيمة المنطقية (1) : LOW keeps valve open, HIGH closes valve and advances conveyor : القيمة المنطقية (1) : القيمة المنطقية (1)
- تغلق الصمام وتؤدي إلى تحريك السير الناقل إلى الأمام، والقيمة المنطقية (0) تفتح الصمام : تغلق الصمام وتؤدي إلى تحريك السير الناقل إلى الأمام، والقيمة المنطقية (0) تفتح الصمام
- بinary code for actual number of tablets in bottle : الترميز الثنائي لعدد الحبات الفعلي في العبوة (القارورة) : بinary code for actual number of tablets in bottle
- وحدة إظهار في المكان لعدد الحبات الكلي في العبوات : On – site display of total tablets bottled : وحدة إظهار في المكان لعدد الحبات الكلي في العبوات (On – site display of total tablets bottled)
- الصمام : Valve : الصمام (Valve)
- الحساس : Sensor : الحساس (Sensor)
- تحكم السير الناقل : Conveyor control : تحكم السير الناقل (Conveyor control)
- نبضة واحدة من الحساس One pulse from sensor for each tablet advances counter by 1 : نبضة واحدة من الحساس (One pulse from sensor for each tablet advances counter by 1)
- لكل حبة تسقط في العبوة، وتؤدي إلى زيادة قيمة العداد بمقدار (1) : لكل حبة تسقط في العبوة، وتؤدي إلى زيادة قيمة العداد بمقدار (1) (1)
- العداد : Counter : العداد (Counter)
- الجامع : Adder : الجامع (Adder)
- المجموع الكلي الجديد New total sum : المجموع الكلي الجديد (New total sum)
- تؤدي القيمة المنطقية (1) لتخزين قيمة الجمع الجديدة HIGH causes new sum to be stored : تؤدي القيمة المنطقية (1) لتخزين قيمة الجمع الجديدة (HIGH causes new sum to be stored)
- نبضة تصفيير العداد (إعطائه القيمة صفر)، عندما تأخذ العبوة التالية مكانها Pulse resets counter to zero when next bottle is in place : نبضة تصفيير العداد (إعطائه القيمة صفر)، عندما تأخذ العبوة التالية مكانها (Pulse resets counter to zero when next bottle is in place)
- قيمة الجمع الآنية Current total sum : قيمة الجمع الآنية (Current total sum)
- A binary code for the total number of tablets is transferred in serial form along this line for remote display and computer inventory control : الترميز الثنائي لعدد الحبات الدوائية على هذا الخط إلى وحدة الإظهار البعيدة وحاسب التحكم بمخزون الحبات الدوائية (A binary code for the total number of tablets is transferred in serial form along this line for remote display and computer inventory control)

- Switching sequence control input: مدخل التحكم بالناخب
- DEMUX: الناخب العكسي
- Remote unit: وحدة الإظهار البعيدة عن موقع العمل (المصنع)

يقدم الشكل 1.1 مثلاً توضيحاً لمفهوم النظام المنطقي، وليس بالضرورة نموذجاً عملياً. لنتصور معملاً لتصنيع وتعليب الأدوية. يستعمل نظاماً للتحكم بتعبئة الحبات الدوائية في عبوات مناسبة، ويحسب عددها. تأتي الحبات الدوائية إلى قمع ذي عنق ضيق لا يتسع إلا إلى حبة واحدة تسقط في العبوة التي تأتي إلى فوهة القمع عبر حامل سيار. يتحكم النظام المنطقي بعدد الحبات في كل عبوة، ويظهر بشكل مستمر العدد الكلي للحبات قرب السير الناقل وفي مكان ما من المصنع. يستعمل هذا النظام وظائف منطقية رئيسية، ندرسها لاحقاً. والهدف الوحيد هنا هو إعطاء الطالب فكرة عن كيفية ربط هذه الوظائف القيام بوظيفة أكبر محددة.

يمكن شرح العمل الإجمالي للنظام كما يلي: يكتشف الحساس الضوئي (Optical Sensor) الموضوع تحت عنق القمع كل حبة تمر منه، وينتج نبضة كهربائية عند مرور كل حبة. تدخل هذه النبضات إلى عداد منطقي (Counter) يعمل على عدتها، وبالتالي يعد العداد كل حبة تمر من عنق القمع وتسقط في العبوة، ويحتوي العداد في كل لحظة على عدد حبات العبوة. تطبق قيمة العداد على المدخل (B) لدارة مقارن (Comparator)، ويطبق على المدخل الآخر (A) للمقارن العدد الكلي الافتراضي لحبات العبوة الواحدة. يأتي هذا العدد عن طريق لوحة مفاتيح رقمية (Keypad) والدارات الملحقة بها، والتي تشمل دارة المرمز (Encoder)، والسجل (A) (Register A)، ومحول الترميز (A) (Code converter A). عندما يُدخل عدد الحبات المطلوب في كل عبوة عن طريق لوحة المفاتيح الرقمية، تُرمز وتخزن في السجل (A) إلى أن يتقرر عدد مختلف للحبات في كل عبوة.

لنفترض أن عدد الحبات المطلوب في كل عبوة (50)، عندما يصل العدد في العداد إلى (50)، يأخذ خرج المقارن (A=B) القيمة المنطقية (1)، مشيراً إلى امتلاء العبوة. ويعمل خرج المقارن على إغلاق صمام عنق القمع مانعاً مرور الحبات الدوائية منه، ويُفعل في نفس الوقت السير الناقل ليحرك عبوة تالية كي تتوضع أسفل عنق القمع. عندما تأخذ العبوة التالية مكانها الصحيح تحت عنق القمع، يعطي السير الناقل نبضة تتحكم في الدارة وتؤدي إلى وضع العداد على القيمة صفر. مما يجعل خرج المقارن (A=B) يأخذ القيمة المنطقية (0)، التي تعيد فتح صمام عنق قمع الحبات الدوائية لتبدأ عملية تعبئة مرة أخرى.

2. الخانة الإثنانية، المستويات المنطقية، والإشارات الرقمية Logic , Binary Digits and Digital Waveforms, Levels

تشمل الإلكترونيات الرقمية الدارات والنظم التي لا توجد فيها سوى حالتين ممكنتين هما: القيمة العالية (HIGH)، والقيمة المنخفضة (LOW). يمكن تمثيل الحالتين باستعمال جهدين مختلفين، واستعمال الإرتفاعات والانخفاضات في الأقراص المرنة (Compact Disc) أو أقراص الفيديو الرقمية (Digital Video Disc). وفي النظم الرقمية مثل أجهزة الكمبيوتر، تسمى مجموعة من الحالتين رموزاً (Codes)، وتستعمل لتمثيل الأعداد (Numbers) والرموز (Symbols) والأحرف الأبجدية (Alphabetic characters)، وأنواع أخرى من المعلومات. وبُسمى نظام الأعداد بحالتين بنظام العد الثنائي (Binary)، وفيه قيمتان (0) و (1). تُسمى الخانة الإثنانية (Binary digit) أو اختصاراً (Bit).

الخانة الإثنانية (Binary Digits)

يُسمى كل من الرقمين (0) و (1) في النظام الثنائي، خانة إثنانية (Bit)، وهذا اختصار من كلمتين (Binary) و (Digit). يُستعمل في الدارات الرقمية، مستويان من الجهد لتمثيل خانة إثنانية (Bit)، يمثل الجهد المرتفع (1)، ويُشار إليه بالقيمة العالية (HIGH)، ويمثل الجهد المنخفض (0)، ويُشار إليه بالقيمة المنخفضة (LOW). ويعرف هذا التمثيل بالمنطق الموجب (Positive logic) وسيُستعمل في هذا المقرر.

$$\text{LOW} = 0, \text{HIGH} = 1$$


هناك أسلوب آخر للتمثيل، إذ يُمثل (1) بالقيمة المنخفضة (LOW)، ويُمثل (0) بالقيمة العالية (HIGH)، ويُسمى هذا التمثيل المنطقي السالب (Negative logic).

تُسمى المجموعة من البتات رموز (Codes)، وتُستعمل لتمثيل الأرقام والحراف والرموز والتعليمات وأي شيء آخر مطلوب في تطبيق معين.

المستويات المنطقية (Logic Levels)

يطلق على الجهد المستعملة لتمثيل (0) و (1) المستويات المنطقية. من الناحية المثالية، يمثل أحد مستويات الجهد القيمة المنطقية العالية (HIGH)، ويُمثل مستوى الجهد الآخر القيمة المنطقية المنخفضة (LOW). ومع ذلك، في الدارات الرقمية العملية يمكن أن تكون القيمة المنطقية العالية (HIGH) أي جهد يقع بين القيمة المحددة الدنيا والقيمة المحددة القصوى. وبالمثل، يمكن أن تكون القيمة المنطقية المنخفضة (LOW) أي جهد يقع بين القيمة المحددة الدنيا والقيمة المحددة القصوى. يجب أن لا يكون تداخل بين مجال قيم الجهد التي تمثل القيمة المنطقية العالية (HIGH) وتلك التي تمثل القيمة المنطقية المنخفضة (LOW).

يوضح الشكل 2.1 المجال العام للقيمة المنطقية المنخفضة (LOW) وللقيمة المنطقية العالية (HIGH) للدارات الرقمية.




الشكل 2.1: قيم مجالات الجهد للمستويات المنطقية للدارات الرقمية.

(Unacceptable): المجال الممنوع لتمثيل المستويات المنطقية.

يتمثل المتتحول $VH(\max)$ (القيمة العظمى للجهد الذي يمثل المستوى المنطقي العالى (HIGH)، ويمثل المتتحول $VH(\min)$ (القيمة الدنيا للجهد الذي يمثل المستوى المنطقي العالى (HIGH). كما يمثل المتتحول $VL(\max)$ (القيمة العظمى للجهد الذي يمثل المستوى المنخفض (LOW)، ويمثل المتتحول $VL(\min)$ (القيمة الدنيا للجهد الذي يمثل المستوى المنخفض (LOW)). ثُرُفَ قيم الجهد المحدودة في المجال بين القيمتين $VH(\min)$ و $VL(\max)$ بالقيم غير المسموح بها وبالتالي هي قيم ممنوعة في الدارات الرقمية. على سبيل المثال، تتراوح قيم جهود المستوى المنطقي العالى في الدرات الرقمية نوع (CMOS) بين (2V) و (3.3V). وتتراوح قيم جهود المستوى المنخفض في الدرات الرقمية نوع (CMOS) بين (0V) و (0.8V). وبالتالي لو كان لدينا جهاً مقداره (2.5V) مطبقاً على دخل دارة رقمية، فإن الدارة تتعامل معه على أنه مستوى منطقي عال (HIGH) أو بت قيمته (1). وإذا طبق جهد مقداره (0.5V) على دخل دارة رقمية، فإن الدارة تعامله على أنه مستوى منطقي منخفض (LOW) أو بت قيمته (0). وبالتالي فإن مجال الجهد الممنوعة في هذا النوع من الدارات يقع بين (0.8V) و (2V).

الإشارات الرقمية (Digital Waveforms)

ت تكون الإشارات الرقمية من مستويين للجهود يتغيران بين قيمتين أو حالتين: المستوى العالى والمستوى المنخفض. يعطي الشكل 3.1 (a) نبضة رقمية موجبة تنشأ من انتقال الجهد من المستوى المنخفض، الذي يمثل (0) منطقي، إلى المستوى العالى، والذي يمثل (1) منطقي، والعودة إلى المستوى المنخفض. ويبين الشكل 3.1 (b) نبضة رقمية سالبة تنشأ من انتقال الجهد من المستوى العالى، الذي يمثل (0) منطقي، إلى المستوى المنخفض، والذي يمثل (1) منطقي، والعودة إلى المستوى العالى. تكون الإشارات الرقمية من سلسلة من تلك النبضات.




الشكل 3.1: نبضات رقمية مثالية.

- (Rising or leading edge) : جبهة الصعود أو الجبهة الأمامية
 - (Falling or trailing edge) : جبهة الهبوط أو الجبهة الخلفية
 - (Falling or leading edge) : جبهة الهبوط أو الجبهة الأمامية
 - (Rising or trailing edge) : جبهة الصعود أو الجبهة الخلفية
 - (Positive-going pulse) : النبضة الموجبة
 - (Negative-going pulse) : النبضة السالبة

النقطة: للنقطة جبهتان كما هو مبين في الشكل 3.1 (a)، جبهة الأمامية تحدث عند الزمن (t_0)، وجبهة الخلفية تحدث عند الزمن (t_1). في حالة النقطة الموجبة، الجبهة الأمامية هي جبهة الصعود، والجبهة الخلفية هي جبهة الهبوط. النقطات المبينة في الشكل 3.1 هي نبضات مثالية، لأن جبهات الصعود والهبوط تحدث آنياً، أي دون أي تأخير. على الرغم من أنه في الحالات العملية، لا تحدث هذه الجبهات بشكل فوري، إلا أننا يمكن أن نفترض، في كثير من الدارات الرقمية، وجود نبضات مثالية.


يبين الشكل 4.1 نبضة حقيقة (غير مثالية). وتبدى في الواقع جميع الإشارات النبضية بعض أو كل خصائص النبضة الحقيقة. إذ تحدث ظاهرة تجاوز القيمة الاسمية للمطال (Overshoot)، أو ظاهرة الاهتزاز المتiamond (Ringing) بسبب وجود فعل حثي أو سعوي شارد.



الشكل 4.1: خصائص النبضة الحقيقة.

ويحصل هبوط عن القيمة الاسمية للمطال (Droop) بسبب فعل السعات الشاردة ومقاومات الدارة، مما يشكل دارة (RC) لها ثابت زمني منخفض. يسمى الزمن اللازم لانتقال النبضة من المستوى المنخفض إلى المستوى العالي زمن الصعود (Rise time) واختصاراً (t_r)، ويسمى الزمن اللازم لانتقال النبضة من المستوى العالي إلى المستوى المنخفض زمن الهبوط (Fall time) واختصاراً (t_f). يُقاس زمن الصعود عملياً، بين الزمن عند (10%) والزمن عند (90%) من مطال النبضة. ويُقاس زمن الهبوط من الزمن عند (90%) إلى الزمن عند (10%) من مطال النبضة، وهو ما يبيّنه الشكل 4.1. وذلك لتجاوز (10%) من مطال النبضة فوق الخط المرجعي لقياس المطال و (10%) أدنى من مطالها لخطي المناطق اللاخطية في النبضة ضمن المجالين المذكورين لقياس زمني صعود وهبوط النبضة. ويُقاس عرض النبضة عند الفاصل الزمني لقططي تقاطع خط (50%) من مطال النبضة عند صعودها وهبوطها، كما هو مبين في الشكل 4.1.

خصائص الإشارات الرقمية: تكون معظم الإشارات التي تتعامل معها الأنظمة الرقمية من سلسلة من النبضات، تُدعى أحياناً قطار النبضات. ويمكن تصنيفها على أنها إما إشارات دورية أو إشارات غير دورية. يكرر قطار النبضات الدوري نفسه خلال فترة زمنية محددة، تُسمى دور الإشارة (T). ويُعرف تردد الإشارة الدورية (f) على أنه معدل تكرار الإشارة الدوري مقاساً بالهيرتز (Hz). أما قطار النبضات غير الدوري فلا يكرر نفسه خلال فترات زمنية محددة، ويختلف عرض النبضة فيه بشكل عشوائي وأو تختلف الفترات الزمنية عشوائياً بين النبضات. يعطي الشكل 5.1 مثالاً لكلا النوعين.



الشكل 5.1: مثال لقطار نبضات. (a) دوري، (b) غير دوري.

يتنااسب تردد قطار النبضات الدوري عكساً مع الدور.

$$f = \frac{1}{T}, \quad T = \frac{1}{f}$$


من الخصائص الهمامة لقطار النبضات الدوري هو النسبة المئوية للمستوى المنطقي العالي بالنسبة للدور (Duty cycle)، وهو نسبة عرض النبضة (t_w) إلى الدور (T).

$$\text{Duty cycle} = \left(\frac{t_w}{T} \right) 100\%$$

المثال 1.1

لنفترض الإشارة الرقمية الدورية المبينة في الشكل 6.1، والتي يقاس الزمن فيها بالمليلي ثانية (ms). والمطلوب تحديد ما يلي:

(a) الدور (Duty)，(b) التردد (Frequency)، (c) النسبة المئوية للمستوى المنطقي العالي بالنسبة للدور (cycle).



الشكل 6.1: إشارة رقمية دورية.

الحل

(a) دور الإشارة الرقمية الدورية: يقاس الدور من حافة صعود نبضة ما إلى حافة صعود النبضة التالية لها.

$$T = 10 \text{ ms}$$

$$(b) \text{ تردد الإشارة الرقمية الدورية: } f = \frac{1}{T} = \frac{1}{10 \text{ ms}} = \frac{1}{10 \times (10^{-3} \text{ s})} = 100 \text{ Hz}$$

$$(c) \text{ النسبة المئوية للمستوى المنطقي العالي: } \text{Duty cycle} = \left(\frac{t_w}{T} \right) 100\% = \left(\frac{1 \text{ ms}}{10 \text{ ms}} \right) 100\% = 10\%$$

الإشارات الرقمية تحمل معلومات إثنانية

المعلومات الإثنانية التي تتعامل معها النظم الرقمية تظهر على شكل إشارات رقمية تمثل تتابعاً من البتات (الخانات الإثنانية). عندما تكون الإشارة الرقمية عند المستوى المنطقي العالي فإنها تمثل القيمة المنطقية (1)، وفي الحال المعاكسة، أي عندما تكون عند المستوى المنطقي المنخفض فإنها تمثل القيمة المنطقية (0). يشغل كل بت حيزاً زمنياً يسمى زمن البت (Bit time).

إشارة الساعة (The Clock)

تنزامن الإشارات الرقمية في النظم الرقمية مع إشارة تزامن تسمى إشارة الساعة (clock). إشارة الساعة هي إشارة دورية، دوريها (T) يساوي زمن البت الواحد.


يبين الشكل 7.1 مثلاً لإشارة الساعة. لاحظ في هذه الحالة، أن كل تغيير في مستوى الإشارة (A) يحدث عند الحافة الصاعدة لإشارة الساعة. في حالات أخرى، يمكن أن تحدث تلك التغيرات عند الحافة الهابطة لإشارة الساعة. تأخذ الإشارة الرقمية (A) خلال كل زمن بت من إشارة الساعة، إما الحالة المنطقية العالية (HIGH)، أو الحالة المنطقية

المنخفضة (LOW). وتمثل الحالات المنطقية تلك تتابع البتات. ويمكن استعمال مجموعة من هذه البتات لتمثيل رقم (Number)، أو حرف (Letter)، أو إشارة الساعة نفسها فلا تحمل أية معلومات.

المخططات الزمنية (Timing Diagrams)

المخطط الزمني هو رسم بياني للإشارات الرقمية التي تبين العلاقة الزمنية الفعلية بين إشارتين رقميتين أو أكثر وكيف تتغير كل إشارة رقمية بالنسبة لبقية الإشارات. من خلال النظر في المخطط الزمني، يمكنك تحديد حالات الإشارات (عالية أو منخفضة) في أي زمن ترغبه، والزمن الدقيق لتغيرات حالة بالنسبة للإشارات الرقمية الأخرى. يبين الشكل


8.1 مثالاً لمخطط زمني لأربع إشارات رقمية.



الشكل 7.1: مثال لإشارة ساعة تزامن لإشارة رقمية تمثل تتابعاً من البتات.

- تتابع من البتات ممثلة في الإشارة الرقمية (A): Bit sequence represented by waveform A.

يمكن أن نلاحظ من المخطط الزمني التالي، على سبيل المثال، أن الإشارات الرقمية الثلاث (A)، و (B)، و (C) تأخذ الحالة المنطقية العالية خلال زمان البت السابع، وتأخذ الحالة المنطقية المنخفضة جميعها عند نهاية البت السابع (المنطقة المظللة).




الشكل 8.1: مثال على المخطط الزمني.

نقل المعطيات (Timing Diagrams)

المعطيات هي مجموعات من البتات تنقل بعض أنواع المعلومات. تنتقل المعطيات الإثنانية (البتات)، الممثلة بالإشارات الرقمية، من دارة إلى أخرى داخل النظام الرقمي أو من نظام رقمي إلى آخر من أجل تحقيق هدف معين. فعلى سبيل المثال، تُنقل الأرقام الإثنانية المخزنة في ذاكرة الكمبيوتر إلى وحدة المعالجة المركزية لإجراء العمليات الحسابية عليها. ثم تُنقل نتيجة الحسابات إلى شاشة الكمبيوتر لعرضها وأو نقلها إلى الذاكرة. تُنقل المعطيات الإثنانية في نظم الكمبيوتر بطريقتين: تسلسليّة وتفرعيّة، كما هو موضح في الشكل 9.1.

عندما تُنقل البتات تسلسليًّا من نقطة إلى أخرى، يُرسل بت واحد على خط واحد في لحظة معينة، كما هو الحال عند نقل المعطيات بين الكمبيوتر والموdem (الشكل 9.1(a)). يجري نقل البت الأول خلال الفترة الزمنية من (t_0) إلى (t_1) والبت الثاني خلال الفترة الزمنية من (t_1) إلى (t_2) ، وهلم جرا. يلزمنا في هذه الحالة لنقل ثمانية بتات تسلسليًّا ثمانية فترات زمنية.

وعندما تُنقل البتات الثمانية تفرعيًّا، مثل نقل ثمانية بتات من الكمبيوتر إلى الطابعة، تُرسل جميع البتات على ثمانية خطوط منفصلة في نفس الوقت، ويُخصص خط واحد لكل بت (الشكل 9.1(b)), ونحتاج في هذه الحالة إلى زمن نقل بت واحد فقط.



الشكل 9.1: مثال على النقل التسلسلي والتفرعي لثمانية بتات.

Serial transfer of 8 bits of binary data from computer to modem. Interval t_0 to t_1 is (first).

: النقل التسلسلي لثمانية بتات من الكمبيوتر إلى المودم. يُنقل البت بين t_0 و t_1 أولاً.


Parallel transfer of 8 bits of binary data from computer to printer. The beginning (time is t_0).

: النقل التفرعي لثمانية بتات من الكمبيوتر إلى الطابعة. بداية النقل عند الزمان t_0 .

يتميز النقل التسلسلي للمعطيات الإثنانية عن النقل التفرعي باختصار خطوط النقل إلى خط واحد فقط. أما في حالة نقل المعطيات الإثنانية التفرعية، فإن عدد خطوط النقل يساوي إلى عدد البتات المطلوب نقلها على التفرع. مع ذلك، للنقل التسلسلي عيب هو حاجته إلى زمن أكبر من زمن النقل التفرعي لعدد محدد من البتات. فعلى سبيل المثال، إذا كان زمن نقل البت الواحد ($1 \mu s$)، فإننا نحتاج إلى ($8 \mu s$) لنقل ثمانية برات بالطريقة التسلسليّة، بينما نحتاج فقط إلى ($1 \mu s$) لنقلها بالطريقة التفرعية. أما سلبيّة النقل التفرعي فهي حاجته إلى خطوط أكثر من النقل بالطريقة التسلسليّة.

المثال 2.1

- (a) لنفترض الإشارة الرقمية (A) الممثلة في الشكل 10.1، والمطلوب تحديد الزمن الكلي لنقل ثمانية برات تسلسلياً، وتحديد تسلسل نقلها أو إرسالها، علماً أن البت الذي على أقصى اليسار هو البت الذي سيُرسل أولاً، وأن تردد إشارة الساعة المستعملة كمرجع زمني هو ($100 kHz$).
(b) ما هو الزمن الكلي المطلوب لإرسال نفس المعطيات تفرعياً.



الشكل 10.1: مثال لقطار من النبضات.

الحل

- (a) بما أن تردد إشارة الساعة ($f = 100 kHz$), يكون دورها

$$T = \frac{1}{f} = \frac{1}{100 kHz} = \frac{1}{(100 \times 10^3 Hz)} = 10 \mu s$$

وهو الزمن اللازم لنقل كل بت. وبالتالي يكون زمن إرسال ثمانية برات

$$8 \times 10 \mu s = 80 \mu s$$

كي نحدد تسلسل إرسال البتات نعود إلى الإشارة الرقمية (A) في الشكل 10.1 عند كل زمن للبت. إذا كان المستوى المنطقي عالياً قيمة البت (1)، وإذا كان المستوى المنطقي منخفضاً قيمة البت (0)، وعليه يكون تسلسل إرسال البتات

كما هو مبين في الشكل 11.1:



الشكل 11.1: تسلسل إرسال البتات من اليسار إلى اليمين.

- (b) الزمن اللازم لنقل البتات تفرعياً ($10 \mu s$)


3. العمليات المنطقية الرئيسية Basic Logic Operations

تشكل مجموعة من العبارات افتراضاً، أو منطقاً، أو وظيفة. فعلى سبيل المثال، تكون العبارة المفترضة "المصباح مضيء" صحيحة عندما تكون الحالة "المصباح غير تالف" صحيحة، والحالة "المفتاح على وضع التشغيل" صحيحة أيضاً. لذلك، يمكن صياغة العبارة المنطقية على الشكل التالي: يضيء المصباح فقط إذا لم يكن تالفاً وإذا كان مفتاح التحكم به على وضع التشغيل. في هذا المثال لا تكون العبارة الأولى صحيحة إلا إذا كانت العبارتان التاليتان صحيحتين. فالعبارة الأولى ("المصباح مضيء") هي الفرضية الأساسية، والعبارتان الأخريتان هما الشرطان اللذان تتعلق الفرضية بهما.

في عام 1850، طور عالم المنطق والرياضيات الإيرلندي جورج بول (George Boole) نظاماً رياضياً لصياغة العبارات المنطقية باستعمال الرموز بحيث يمكن صياغة المسائل وحلها بطريقة مماثلة لتلك المستعملة في الجبر العادي. طُبِّقَ الجبر البوليانى، كما هو معروف اليوم، في تصميم وتحليل النظم الرقمية وسيجري تغطيته بالتفصيل في الفصل الثالث.

يُطبق المنطق (Logic) على الدارات الرقمية المستعملة في تنفيذ الوظائف المنطقية. وتوجد عدة أنواع من الدارات المنطقية الرقمية التي هي العناصر الرئيسية التي تشكل اللبنات الأساسية لبناء النظم الرقمية المعقدة مثل الكمبيوتر وغيرها. ستتطرق الآن في هذه العناصر ونناقش وظائفها بطريقة عامة.

يبين الشكل 12.1 رموز البوابات المنطقية الثلاث التي تمثل العمليات المنطقية الأساسية وهي: (NOT, AND, OR). وتمثل الخطوط المستمرة الموصولة بالرموز مداخل (Inputs) ومخارج (Outputs) البوابات. تقع المدخل على الجهة اليسرى من كل رمز، وتقع المخرج على الجهة اليمنى منه. تسمى الدارات التي تقوم بإجراء العمليات المنطقية المعينة مثل (OR, AND) بالبوابات المنطقية (Gates). يمكن أن يكون للبوابات المنطقية (OR, AND) أي عدد من المداخل، كما هو مبين في الشكل 12.1.



الشكل 12.1: العمليات المنطقية الرئيسية ورموزها.

في العمليات المنطقية، يمثل الشرط، صحيح / خطأ (true / false)، المذكور في وقت سابق المستوى المنطقي العالى (صحيح) أو المستوى المنطقي المنخفض (خطأ). وكل من العمليات المنطقية الأساسية الثلاثة استجابة وحيدة لمجموعة معينة من الشروط.

عملية العكس المنطقية (NOT)


تتغير عملية العكس المنطقية (NOT) المستوى المنطقي إلى المستوى المنطقي المعاكس، كما هو مبين في الشكل 13.1. عندما يكون المدخل (1) منطق، يكون المخرج (0) منطق. وعندما يكون المدخل (0) منطق، يكون المخرج (1) منطق. في كلتا الحالتين، لا تكون حالة المخرج مماثلة لحالة الدخل. يجري تنفيذ العملية المنطقية العاكس (NOT) باستعمال البوابة المنطقية المعروفة باسم العاكس (Inverter).



الشكل 13.1: عملية العكس المنطقية (NOT).

عملية الجداء المنطقي (AND)


تعطي عملية الجداء المنطقي خرجاً قيمته المنطقية (1)، عندما تكون القيمة المنطقية لكل المدخل (1) كما هو مبين في الشكل 14.1 في حالة بوابة (AND) بمدخلين. عندما يأخذ أحد المدخلين القيمة المنطقية (1)، ويأخذ المدخل الآخر أيضاً القيمة المنطقية (1)، يأخذ المخرج عندها القيمة المنطقية (1). وعندما يأخذ أحد المدخلين على الأقل القيمة المنطقية (0)، يأخذ المخرج أيضاً القيمة المنطقية (0). وعندما يأخذ كلا المدخلين القيمة المنطقية (0)، يأخذ المخرج القيمة المنطقية (0). يجري تنفيذ عملية الجداء المنطقي باستعمال البوابة المنطقية (AND).



الشكل 14.1: عملية الجدائ المنطقي (AND).

عملية الجمع المنطقية (OR)

تعطي عملية الجمع المنطقي خرجاً قيمته المنطقية (1)، عندما تكون القيمة المنطقية لأحد المدخل (1) كما هو مبين في الشكل 15.1 في حالة بوابة (OR) بمدخلين. عندما يأخذ أحد المدخلين القيمة المنطقية (1)، ويأخذ المدخل الآخر أيضاً القيمة المنطقية (1)، يأخذ المخرج عندها القيمة المنطقية (1). وعندما يأخذ أحد المدخلين على الأقل القيمة المنطقية (1)، يأخذ المخرج أيضاً القيمة المنطقية (1). وعندما يأخذ كلا المدخلين القيمة المنطقية (0)، يأخذ المخرج القيمة المنطقية (0). يجري تنفيذ عملية الجمع المنطقي باستعمال البوابة المنطقية (OR).




الشكل 15.1: عملية الجمع المنطقي (OR).

4. مدخل إلى الوظائف المنطقية الرئيسية (Introduction to the System Concepts)

تشكل العناصر المنطقية الأساسية الثلاثة (AND)، و (NOT)، و (OR)، اللبنات الأساسية التي بها يتم بناء الدارات المنطقية الأكثر تعقيداً، والتي بدورها تتفذ العديد من العمليات المستعملة في بناء النظم الرقمية الكاملة. من الوظائف المنطقية شائعة الاستعمال وظيفة المقارنة، والحساب، وتحويل الرموز، والترميز، وانتخاب المعطيات، وتخزينها، والعد. نعطي هنا لمحه عامة عن هذه الوظائف الهامة التي تشكل اللبنات الأساسية للأنظمة الرقمية مثل أجهزة الكمبيوتر.

وظيفة المقارنة (The Comparison Function)

تُسمى الدارة المنطقية التي تتفذ عملية المقارنة بين مقدارين دارة المقارنة (Comparator). تقارن دارة المقارنة بين قيمتين وتشير إلى أنهما متساويتين أم لا. لنفترض، على سبيل المثال، أنه لدينا رقمان ونرغب في معرفة ما إذا كانوا متساوين أم لا، إن لم يكونا متساوين، فأيهما هو الأكبر. يبيّن الشكل 16.1 مخططًا صنديقًا لدارة المقارن. يُطبق عدد إثنانى (ممثل بالمستويات المنطقية) على المدخل (A)، ويُطبق عدد إثنانى آخر (ممثل بالمستويات المنطقية) على المدخل (B). تشير مخارج المقارن إلى العلاقة بين الرقمين من خلال وضع المستوى المنطقي العالى على المخرج المناسب. لنفترض أن العدد 2 الممثل بالنظام الثنائى مطبق على المدخل الأول (A)، والعدد 5 الممثل بالنظام الثنائى مطبق على المدخل الآخر (B). سيأخذ المخرج ($A < B$) القيمة المنطقية (1)، مما يدل على العلاقة بين الرقمين (2 أصغر من 5). وتمثل الأسهم العريضة مجموعة من الخطوط المتوازية التي تحمل قيم البتات.




الشكل 16.1: وظيفة المقارنة (The comparison function).

- (Two binary numbers) : عددين ممثلان في النظام الثنائي
- (Binary code for) : الترميز الثنائي لـ
- (Basic magnitude comparator) : دارة المقارن الرئيسية لمقدارين
- (Example: A is less than B ($2 < 5$) as indicated by the HIGH output ($A < B$)) : مثال: (A) أصغر من (B) كما هو مشار إليه عند المخرج (A < B) بالقيمة المنطقية العالية (HIGH)

وظيفة الحساب (The Arithmetic Functions)

الجمع (Addition)

تُنفذ عملية الجمع دارة منطقية تسمى دارة الجامع (Adder) (الشكل 17.1 (a)). تجمع دارة الجامع (الشكل 17.1 (a)) عددين ثنائيين (Binary numbers) يطبق أحدهما على المدخل (A)، ويطبق الآخر على المدخل (B)، ويوجد مدخل المنقول من مرحلة سابقة في المدخل (Carry input) أو اختصاراً (Cin)، ويولد الجامع مخرجين: مخرج المجموع (Sum) واحتصاراً (Σ)، ومخرج المنقول إلى مرحلة تالية (Carry output) واحتصاراً (Cout). يوضح الشكل 17.1 (b) دارة جامع تجمع العددين 3 و 9. تعطي الدارة ناتجاً هو العدد 12، يشير الجامع إلى هذه النتيجة من خلال وضع 2 على مخرج المجموع و 1 على مخرج المنقول في الخرج. نفترض في هذا المثال أن المنقول في المدخل هو 0.



.(The addition function) (الشكل 17.1: وظيفة الجمع).

- (Two binary numbers) : عددان ممثلان في النظام الثنائي (عددان ثنائيان)
- (Binary code for) : الترميز الثنائي لـ
- (Basic adder) : جامع بسيط
- (Example: A plus B) : مثال: (A) زائد (B)

الطرح (Subtraction)

تُنفذ عملية الطرح دارة منطقية تسمى دارة الطارح (Subtractor). تتطلب دارة الطارح ثلاثة مداخل: اثنان منها للعدين المراد طرحهما والثالث هو مدخل المستعار من المرحلة الأعلى وزناً في الدخل (Borrow input). ولدارة الطارح مخرجان مخرج الفرق (Difference)، ومخرج المستعار في الخرج (Borrow output). على سبيل المثال، عندما يجري طرح 5 من 8 مع عدم وجود مستلف في الدخل، سيكون الفرق هو 3 مع عدم وجود مستلف في الخرج.

الضرب (Multiplication)

تُنفذ عملية الضرب دارة منطقية تسمى الضارب (Multiplier). للضارب مدخلان يطلق عليهما العددان المطلوب ضربهما، ومخرج يمثل ناتج جداء العدددين المضروبين (Product). الضرب ببساطة هو سلسلة من عمليات الجمع والإزاحة للجاءات الجزئية. يمكن تنفيذ الضارب باستعمال دارة الجامع ودارات أخرى.

القسمة (Division)


يمكن إجراء عملية القسمة بإجراء سلسلة من عمليات الطرح والمقارنة والإزاحة. يمكن تنفيذ دارة القسمة باستعمال دارة الجامع ودارات أخرى. تتطلب دارة القسمة مدخلين للعدين المراد تقسيمهما، ولها مخرجان أحدهما يمثل نتيجة القسمة (Quotient)، ويمثل الآخر باقي القسمة (Remainder).

وظيفة تحويل الرموز (The Code Conversion Function)

الرمز (Code) هو مجموعة من البتات مرتبة في نمط فريد من نوعه، وتستعمل لتمثيل معلومات معينة. يغير محول الرموز بتات الرمز للمعلومة من شكل إلى شكل آخر. ومن الأمثلة على ذلك التحويل بين الرموز الإثنانية (Binary) وأخرى مثل الأعداد العشرية المرمزة إثنانياً (Gray Code) أو الترميز غري (Binary Coded Decimal).

وظيفة الترميز (The Encoding Function)

تُنفذ وظيفة الترميز دارة منطقية تسمى المرمز (Encoder). يحول المرمز المعلومات، مثل الأرقام العشرية أو الأحرف الأبجدية، إلى شكل من أشكال الترميز. على سبيل المثال، يحول أحد أنواع المرميزات الأرقام العشرية (0) إلى (9)، إلى رموز إثنانية (Binary code). تمثل القيمة المنطقية العالية (HIGH) على مدخل رقمياً عشرياً محدداً، يحولها المرمز في خرجه إلى عدد إثناني مكافئ لذلك الرقم العشري. يبين الشكل 18.1 دارة مرمز لوحة مفاتيح رقمية لآلية حاسبة إلى أعداد إثنانية مقابلة لمعالجتها في دارات الآلة الحاسبة.




الشكل 18.1: وظيفة الترميز (The Encoding function).

- لوحة أرقام لآلية حاسبة (Calculator keypad)
- الترميز الثنائي للعدد 9 المستعمل للتخزين و/أو للحساب (Binary code for 9 used for storage and/or calculation)

وظيفة فك الترميز (The Decoding Function)

تُنفذ وظيفة فك الترميز دارة منطقية تسمى مفكك الترميز (Decoder). يحول مفكك الترميز المعلومات المرمزة، مثل الأعداد الثنائية، إلى أعداد غير مرمزة كالأعداد العشرية. على سبيل المثال، يحول نوع معين من مفككات الترميز الترميز الثنائي الممثل على 4 بت إلى عدد عشري مناسب. يبين الشكل 19.1 نوعاً من مفككات الترميز الذي يستعمل لتفعيل وحدة إطلاع رقمية سباعية المقاطع، عن طريق وصل كل مقطع من المقاطع السبعة بمخرج من مخرج وحدة فك الترميز. عندما يظهر رمز الثنائي خاص على مدخل مفكك الترميز، تتعقل الخطوط المناسبة على خرجه لتضيء المقاطع المناسبة لوحدة الإظهار لعرض الرقم العشري المقابل للرمز الثنائي.



الشكل 19.1: وظيفة مفكك الترميز (The Decoding function).


- مدخل مرمز الثنائي (Binary-coded input)

• (7-segment display) : وحدة إظهار رقمية سباعية المقاطع

وظيفة انتخاب المعطيات (The Data Selection Function)

توجد دارتان لانتخاب المعطيات هما: دارة الناخب (Multiplexer) ودارة الناخب العكسي (Demultiplexer). إن دارة الناخب (Mux) هي دارة منطقية تنقل معطيات المدخل إلى خرج الناخب وفق تتابع زمني محدد. يمكن أن نمثل عملية التبديل وظيفياً بقواطع إلكترونية تصل بين المدخل والمخرج، وترتبط على التتابع كل مدخل من المدخل بالخرج. والناخب العكسي هو دارة منطقية تحول المعطيات الرقمية من خط المدخل الوحيد إلى عدة مخارج وفق تسلسل زمني محدد.

يُستعمل الناخب والناخب العكسي عند نقل المعطيات من عدة مصادر عبر خط واحد إلى مكان بعيد وإعادة توزيعها على عدة جهات. يوضح الشكل 20.1 هذا النوع من التطبيقات حيث يتم إرسال المعطيات الرقمية من ثلاثة مصادر على طول خط واحد إلى ثلاث محطات في موقع آخر.



الشكل 20.1: وظيفة الناخب والناخب العكسي (The Data selection function)

• (Data from) : المعطيات من

• (Switching sequence control input) : مدخل التحكم بتتابع التبديل

في الشكل 20.1، تُنقل معطيات المدخل (A) إلى مخرج الناخب ثم إلى الخط الواسط إلى مدخل الناخب العكسي خلال الفترة الزمنية (Δt_1) ومنه إلى مخرج الناخب العكسي (D). ثم أثناء الفترة الزمنية (Δt_2)، ينفصل الناخب معطيات المدخل (B) إلى مخرج الناخب ثم إلى الخط الواسط إلى مدخل الناخب العكسي ومنه إلى المخرج (E). وخلال الفترة الزمنية (Δt_3)، ينفصل الناخب معطيات المدخل (C) إلى مخرج الناخب ثم إلى الخط الواسط إلى مدخل الناخب العكسي ومنه إلى المخرج (F).

أي يجري وصل معطيات المدخل (B) إلى المخرج (A) أثناء الفترة الزمنية الأولى، ويجري وصل معطيات المدخل (B) إلى المخرج (E) أثناء الفترة الزمنية الثانية. وخلال الفترة الزمنية الثالثة، يجري وصل معطيات المدخل (C) إلى المخرج

(F). وينتكرر هذا التتابع بحيث يبدو الاتصال مستمراً بين عدة مصادر في جهة الإرسال وعدة جهات في طرف الاستقبال باستعمال خط اتصال واحد، وهذا ما يسمى بعملية الانتخاب وفق التقسيم الزمني Time Division (TDM) أو اختصاراً (Multiplexing).

وظيفة التخزين (The Storage Function)

التخزين (Storage) هو وظيفة مطلوبة في معظم الأنظمة الرقمية، والهدف منه هو حفظ المعطيات الإثنانية لفترة من الزمن. تُستعمل بعض عناصر التخزين لتخزين المعطيات لفترة زمنية قصيرة، ويُستعمل بعضها الآخر لتخزين المعطيات لفترة زمنية طويلة. ويمكن لعنصر التخزين أن "يحفظ" بتاً واحداً أو مجموعة من البتات طالما كان ذلك ضرورياً. من الأنواع الشائعة لعناصر التخزين القلابات (Flip-Flops)، والسجلات (Registers)، والذواكر النصف الناقلة (Semiconductor Memories)، والأقراص المغنة (Magnetic Disks)، والأشرطة المغناطيسية (Magnetic Tapes)، والأقراص الضوئية (Optical Disks) أو الأقراص المدمجة (CDs).


القلابات (Flip-flops)

القلاب هو دارة منطقية إثنانية الاستقرار (Two Stable States)، يمكن أن تخزن في كل مرة بتاً واحداً فقط، إما (1) منطقياً أو (0) منطقياً. يشير خرج القلاب إلى قيمة البت المخزنة. إذا أخذ الخرج القيمة المنطقية العالية (HIGH) يكون قد خزن (1) منطقياً، وإذا أخذ الخرج القيمة المنطقية المنخفضة (LOW) يكون قد خزن (0) منطقياً. وينفذ القلاب باستعمال البوابات المنطقية الرئيسية.

السجلات (Registers)


يتكون **السجل** من عدة قلابات، وبالتالي يمكن أن يُخزن مجموعة من البتات. على سبيل المثال، يجري إنشاء سجل 8-بت من ثنائية قلابات. بالإضافة إلى تخزين البتات، يمكن استعمال السجلات لإزاحة البتات من موقع إلى آخر داخل السجل أو من السجل إلى دارة أخرى. لذلك، تُعرف هذه السجلات بسجلات الإزاحة (Shift Registers).

يوجد نوعان من سجلات الإزاحة: السجلات التسلسلية والسجلات التفرعية. يجري تخزين البتات في سجل الإزاحة التسلسلي بتاً وراء بت، كما هو موضح في الشكل 21.1. يمكن تشبيه سجل الإزاحة التسلسلي بعملية تحميل الركاب في حافلة واحداً واحداً من خلال بابها، وكذلك خروجهم واحداً واحداً من خلال نفس الباب.



الشكل 21.1: مثال لعمل سجل إزاحة تسلسلي 4 - بت. تمثل كل خلية من الخلايا الأربعية عنصر تخزين، أو قلاب.

- **البيانات التسلسلية على خط الدخول (Serial bits on input line):** البيانات التسلسلية على خط الدخول (Serial bits on input line) :
- **بداية (Initially):** (the register contains only invalid data or all zeros as shown here,Initially) :
- يحتوي السجل على معطيات غير صالحة، أو أصفار كما هو مبين
- **أولاً، يُزاح (1) المنطقى تسلسلياً داخل السجل (First bit (1) is shifted serially into the register):** (First bit (1) is shifted serially into the register) :
- **ثانياً، يُزاح (0) المنطقى تسلسلياً داخل السجل ويزاح أولى إلى اليمين (Second bit (0) is shifted serially into register and first bit is shifted right):** (Second bit (0) is shifted serially into register and first bit is shifted right) :
- **(0) المنطقى تسلسلياً داخل السجل، ويزاح أولى إلى اليمين (Third bit (1) is shifted into register and the first and second bits are shifted right):** (Third bit (1) is shifted into register and the first and second bits are shifted right) :
- **ثالثاً، يُزاح (1) المنطقى تسلسلياً داخل السجل، ويزاح أولى والثانية إلى اليمين and third bits are shifted ، second,Fourth bit (0) is shifted into register and the first (Fourth bit (0) is shifted into register and the first):** (Fourth bit (0) is shifted into register and the first) :
- **رابعاً، يُزاح (0) المنطقى تسلسلياً داخل السجل، ويزاح أولى والثانية والثالث إلى اليمين (right. The register now stores all four bits and is full):** (right. The register now stores all four bits and is full) :
- **يجري تخزين البيانات في السجل التفرعي في وقت واحد من الخطوط التفرعية، كما هو مبين في الشكل 22.1. يمكن تشبيه التخزين التفرعي بحافلة ركاب لها أربعة أبواب تسمح بتحميل أربعة ركاب في كل دفعه.**



الشكل 22.1: مثال لعمل سجل إزاحة تفرعي 4-بت.

- (Parallel bits on input lines) : البتات التفرعية على خطوط الدخل
- (Initially, يحتوي السجل على أصفار) : بداية، يحتوي السجل على
- (All bits are shifted in and stored simultaneously) : كل البتات أُزيحت إلى السجل، وخزنت معاً

الدواكر نصف الناقلة (Semiconductor Memories)


الدواكر النصف الناقلة هي وحدات تخزين لعدد كبير من البتات. في حالة ذوايا القراءة فقط (Read-Only Memory) أو اختصاراً (ROM)، تُخزن المعلومات الإثنانية بشكل دائم أو شبه دائم بحيث لا يمكن تغييرها بسهولة. وفي حالة ذاكرة القراءة / الكتابة (Ram Access Memory) أو (RAM)، يمكن تخزين المعلومات الإثنانية أي كتابتها في الذاكرة بشكل مؤقت ثم قرأتها في أي وقت نريده، كما يمكن إعادة الكتابة مما يغير محتوى الذاكرة.

الدواكر المغناطية (Magnetic Memories)

تُستعمل ذوايا الأقراص المغناطية لتخزين كميات كبيرة من المعلومات الإثنانية. ومن الأمثلة على ذلك ما يسمى الأقراص المرنة (Floppy Disks)، والأقراص الصلبة الداخلية (Hard disks) المستعملة في أجهزة الكمبيوتر. وتُستعمل الأقراص الضوئية المغناطية (Magneto-optical disks) أشعة الليزر لتخزين واسترجاع المعلومات.

وظيفة العد (The Counting Function)

إن وظيفة العد هي وظيفة مهمة في الأنظمة الرقمية. ويوجد عدة أنواع من العدادات الرقمية، والهدف الأساسي منها هو عد الأحداث الممثلة بتغيير المستويات المنطقية، أو عد النبضات. حتى يعد العدد عدًا صحيحاً، يجب أن يتذكر قيمة العدد الحالي بحيث يمكن أن يذهب إلى العدد التالي في حلقة العد. لذلك، فإن القدرة على التخزين هي السمة الهامة لجميع العدادات، وتُستعمل عموماً القلابات لتنفيذها. يوضح الشكل 23.1 الفكرة الأساسية لعمل العداد.



الشكل 23.1: توضيح عمل العداد.


- (Input pulses): نبضات الدخول
- (Parallel output lines): خطوط الخرج التقرعية
- (Binary code for): الترميز الثنائي لـ
- (Sequence of binary codes that represent the number of input pulses counted): تتابع لنترميز الثنائي يمثل عدد نبضات الدخول التي جرى عدتها

5. الدارات المتكاملة الرقمية ذات الوظائف الثابتة Fixed Function Integrated Circuits

إن كل العناصر والوظائف المنطقية التي جرى نقاشهما متوفرة على شكل دارات متكاملة (Integrated circuit) أو (IC). تتكون الأنظمة المنطقية، ومنذ سنوات عديدة، من مجموعة من الدارات المتكاملة صغيرة الحجم (Small size)، وعالية الوثوقية (High reliability)، ورخيصة الثمن (Low cost)، ومنخفضة الاستهلاك للطاقة (Low power consumption). لذلك من الأهمية بمكان أن نتعرف على تعليب الدارات المتكاملة، وأن نتعرّف على كيفية ترقيم أطرافها، وأن نتألف مع الطريقة التي يجري بها تصنيفها تبعاً لنقانتها وتعقيدها.

الدارة المتكاملة (A monolithic integrated circuit (IC))

الدارة المتكاملة (IC) هي دارة إلكترونية مصنعة كليّة على رقاقة (Chip) واحدة صغيرة من السيليكون. وإن جميع العناصر التي تشكّل الدارة كالترانزستورات، والديودات، والمقاومات، والمكثفات هي جزء لا يتجزأ من الرقاقة. تتقسّم الدارات الإلكترونية الرقمية إلى قسمين رئيسيين: دارات إلكترونية رقمية محددة الوظيفة (Fixed function logic)، ودارات إلكترونية رقمية تُبرمج (Programmable logic). في الدارات الإلكترونية الرقمية محددة الوظائف تكون الوظائف المنطقية محددة ومعرفة من قبل الشركة المصنعة ولا يمكن تغييرها. يبيّن الشكل 24.1 مقطعاً في عبة (Package) دارة متكاملة رقمية محددة الوظيفة، مبين عليها توضع الرقاقة السيليكونية. توصل مداخل/مخارج الرقاقة مع أطراف العبة لتسمح بتوصيلها إلى العالم الخارجي.




الشكل 24.1: مقطع في دارة متكاملة رقمية محددة الوظائف، موضح عليها الرقاقة الإلكترونية مع توصيل مداخلها وخارجها بأطراف العلبة البلاستيكية.

- (Chip) : رقاقة إلكترونية
- (Plastic case) : علبة بلاستيكية
- (Pins) : أطراف

أغلفة الدارات المتكاملة (IC Packages)

تصنف علب (أغلفة) الدارات المتكاملة (IC)، وفقاً للطريقة التي يجري تجميعها فيها على لوحات الدارات المطبوعة (Printed circuit boards)، إلى الدارات المتكاملة المجمعة عبر الثقوب (Through-hole mounted)، أو المجمعة على السطح (Surface mounted). في حالة التجميع عبر الثقوب، يكون للعلبة أطراف تدخل عبر الثقوب الموجودة على الدارة المطبوعة والنافذة إلى السطح الآخر حيث يجري تلحيمها إلى الخطوط الناقلة الموجودة عليه. النوع الأكثر شيوعاً للتعليق عبر الثقوب هو العلب مزدوجة الأطراف (Dual In-line Package (DIP)) والمبينة في

الشكل 25.1 (a).



(a) Dual in-line package (DIP)


(b) Small-outline IC (SOIC)

الشكل 25.1: أمثلة لدارات متكاملة ذات التجميع عبر الثقوب والتجميع السطحي. الدارة المتكاملة ذات التعليب (DIP) أكبر من الدارة المتكاملة ذات التعليب (SOIC) مع نفس العدد من الأطراف. طول الدارة المتكاملة ذات التعليب (DIP) (0.385 in)، وطول الدارة المتكاملة ذات التعليب (SOIC) (0.785 in).

- (Dual In-line Package (DIP)) : تعليب مزدوج الصنوف
- (Small-outline IC (SOIC)) : تعليب صغير

يستخدم النوع الآخر من تعليب الدارات المتكاملة (IC) تقنية التجميع السطحي (Surface-Mount Technology (SMT)). فتقانة التجميع السطحي هي التقانة البديلة لتقانة التجميع عبر الثقوب والتي تختزل مساحة الدارات المطبوعة. في حالة تقانة التجميع السطحي لا توجد حاجة إلى الثقوب العابرة للوحة الدارة المطبوعة. إذ تلتحم أطراف دارات التجميع السطحي إلى الموصلات النحاسية الموجودة على نفس السطح أو الموجودة في طبقة داخلية، وببقى السطح الآخر حرًّا لتجميع دارات أخرى عليه. لنفترض دارة لها عدد معين من الأطراف، ستكون المساحة التي تشغله في حالة تعليب التجميع السطحي أصغر بكثير من تعليب التجميع عبر الثقوب (تعليب الدارات ذات الأطراف بصفين)، لأن حجمها أصغر والبعد بين طرفيها أصغر أيضاً. يعطي الشكل 25.1 (b) مثلاً عن تعليب التجميع السطحي للدارات المتكاملة الصغيرة (Small-Outline Integrated Circuit (SOIC)).

يوجد ثلاثة أنواع شائعة لتعليب التجميع السطحي (SMT): التعليب الصغرى (Small-Outline IC (SOIC))، والتعليب البلاستيكى مظهر الأطراف (PLCC) (Plastic Leaded Chip Carrier)، والتعليب السيراميكى مخفى الأطراف (LCCC) (Leadless Ceramic Chip Carrier). تتوفر دارات تعليب التجميع السطحي (SMT) في أحجام مختلفة تبعاً لعدد أطراف الدارة (يزداد عدد الأطراف كلما ازداد تعقيد الدارة). يعطي الشكل 26.1 مثلاً لعدة أنواع من تعليب التجميع السطحي.



الشكل 26.1: أمثلة على تعليب التجميع السطحي.

- (Shrink Small-Outline Package (SSOP)): تعليب مصغر جداً
- (Plastic Leaded Chip Carrier (PLCC)): تعليب بلاستيكى مظهر الأطراف
- (Leadless Chip Carrier (LCC)): تعليب مخفى الأطراف
- (Low-Profile Quad Flat Package (LQFP)): تعليب مسطح رياضي الأطراف ورقيق
- (Laminate Chip Scale Package (Laminate CSP)): تعليب بحجم رقاقة السيليكون


• تعليب مصفوفة أطراف كروية متقاربة (Fine pitch Ball Grid Array (FBGA))

ترقيم الأطراف (Pins Numbering)

لدى جميع الدارات المتكاملة IC معيار رسمي لترقيم أطرافها. يعطي الشكل 27.1 (a) مثلاً لترقيم كل من التعليب عبر التقويب مزدوجة الأطراف (DIP)، والتعليب الصغرى (SOICs)، التي لها (16) طرفاً. بالنظر إلى المسقط العلوي للدارة المتكاملة، يُشار إلى الرقم (1) بمحدد يمكن أن يكون نقطة صغيرة، أو حفرة جانبية أو حافة مشطوفة.

تجاوز النقطة دائماً الطرف رقم (1). وفي حالة التعليم بالحفرة الجانبية، نوجه طرف الجهة التي تحوي على الحفرة إلى الأعلى فيقع الطرف رقم (1) في الأعلى وعلى أقصى اليسار. ويببدأ العد بدءاً منه وباتجاه الأسفل، وعند آخر طرف في هذه الجهة ننظر إلى الطرف المقابل له ونستأنف العد صعوداً إلى الأعلى حتى نصل إلى الطرف الأخير الذي يحمل الرقم الأعلى.

وفي حالة التعليب السيراميكى مخفي الأطراف (LCCC) أو البلاستيكى مظهر الأطراف (PLCC) تتوزع الأطراف على الجهات الأربع للعلبة. يُشار إلى الطرف رقم (1) بنقطة أو بآية علامة أخرى وتقع عادة في منتصف صف الأطراف. وبالنظر إلى المسقط العلوي للعلبة يبدأ العد من الطرف (1) وباتجاه عكس عقارب الساعة. يقع آخر طرف، والذي يحمل الرقم الأعلى، على يمين الرقم (1). يوضح الشكل 27.1 (b) مثلاً لترقيم التعليب السيراميكى (LCCC)، لدارة لها (20) طرفاً.



الشكل 27.1: ترميم الأطراف لنوعي تعليب الدارات المتكاملة، المسقط العلوي هو المسقط المبين.

• (Pin 1 Identifier) : علام الطرف رقم (1)

• (Notch) : حفرة

تصنيف الدارات المتكاملة محددة الوظائف المنطقية وفقاً لكثافة التكامل (Complexity Classifications for Fixed-Function ICs)

تصنف الدارات المتكاملة الرقمية وفقاً لتعقيدها (كثافة تكاملها). نسردها هنا وفق تسلسل تعقيدها أي من الأقل تعقيداً إلى الأكثر تعقيداً وهي: الدارات المتكاملة منخفضة التكامل (SSI)، والدارات المتكاملة متوسطة التكامل (MSI)، والدارات المتكاملة عالية التكامل (LSI)، والدارات المتكاملة عالية التكامل جداً (VLSI). تتفق المصادر على هذا التصنيف ولكنها تختلف على تعريف كل منها.

الدارات المتكاملة منخفضة التكامل (SSI)

نقول عن دارة متكاملة أنها من الصنف (SSI)، عندما تحتوي شريحتها على أقل من (10) بوابات مكافئة. وتشمل عادة البوابات المنطقية الأساسية (Basic gates) أو القلابات (Flip-flops).

الدارات المتكاملة متوسطة التكامل (MSI)

نقول عن دارة متكاملة أنها من الصنف (MSI)، عندما تحتوي شريحتها على عدد من البوابات المكافئة يتراوح بين (10) و (100). وتشمل عادة وظائف منطقية مثل المرموزات (Encoders)، ومفككات الترميز (Decoders)، والعدادات (Counters)، والسجلات (Registers)، والنواхب (Multiplexers)، والدارات الحسابية (Arithmetic)، والذواكر الصغيرة (Small memories)، والذواكر (circuits)، وغيرها.

الدارات المتكاملة عالية التكامل جداً (LSI)

نقول عن دارة متكاملة أنها من الصنف (LSI)، عندما تحتوي شريحتها على عدد من البوابات المكافئة يتراوح بين (100) و (10000). وتشمل عادة الذواكر (Memories).

الدارات المتكاملة عالية التكامل جداً (VLSI)

نقول عن دارة متكاملة أنها من الصنف (VLSI)، عندما تحتوي شريحتها على عدد من البوابات المكافئة يتراوح بين (10000) و (100000). وتشمل عادة المعالجات الصغيرة (Microprocessors) والذواكر (Memories).

الدارات المتكاملة فائقة التكامل (ULSI)

نقول عن دارة متكاملة أنها من الصنف (ULSI)، عندما تحتوي شريحتها على أكثر من (100000) بوابة. وتشمل عادة المعالجات الصغيرة (Microprocessors) الأكثر تعقيداً، وكذلك الذواكر (Memories) الأكثر تعقيداً أيضاً، والحاصل على شريحة واحدة (Single-chip computers).

تقانات الدارات المتكاملة (Integrated Circuit Technologies)

تعتمد صناعة الدارات المتكاملة على أحد نوعي الترانزستورات المعروفيين وهما: الترانزستورات المعروفة بإسم (معدن - أوكسيد - نصف ناقل) (Metal-oxide semiconductor field effect transistors) أو الترانزستورات ذات الوصلتين (Bipolar junction transistors). تقانة الدارات التي تستعمل النوع الأول من الترانزستورات هي تقانة (Transistor Transistor Logic (TTL)، والتقانة التي تستعمل النوع الثاني من الترانزستورات هي تقانة (complementary MOS (CMOS))، وتقانة BiCMOS (BiCMOS) كلا النوعين من الترانزستورات.

تصنع كل البوابات والوظائف المنطقية الأخرى باستعمال إحدى التقانتين المذكورتين. وتتوفر الدارات المتكاملة نوع (SSI)، و (MSI) بتقانة (TTL) و (CMOS). وتتوفر الدارات المتكاملة نوع (LSI)، و (VLSI)، و (ULSI) بتقانة (NMOS) أو تقانة (CMOS) لأنها تحتاج إلى مساحة أقل على الرقاقة، وتستهلك طاقة أقل أيضاً.

6. خلاصة Summary

1. يأخذ المقدار الرقمي مجموعة من القيم المنفصلة.
2. تسمى الخانة الإثنانية بت.
3. تتميز النسبة بزمن صعودها (Rise time)، وزمن هبوطها (Fall time)، وبعرضها (Pulse width)، وبمطالها (Amplitude).
4. يتضاعف تردد إشارة دورية عكساً مع دورها، وتعطى علاقتا التردد والدور بما يلي:


$$T = \frac{1}{f}, \quad f = \frac{1}{T}$$

5. النسبة المئوية للمستوى المنطقي العالي بالنسبة للدور (Duty cycle) لإشارة دورية هو النسبة المئوية لعرض النسبة (t_w) إلى الدور (T).

$$\text{Duty cycle} = \left(\frac{t_w}{T} \right) 100\%$$

6. المخطط الزمني هو رسم بياني للإشارات الرقمية التي تبين العلاقة الزمنية الفعلية بين إشارتين أو أكثر وكيفية تغير كل إشارة رقمية بالنسبة لبقية الإشارات.

7. البوابات المنطقية الأساسية هي العاكس المنطقي، والجاء المنطقي، والجمع المنطقي (NOT, AND, OR)، ويعطى رموزها في الشكل 28.1.



الشكل 28.1: رموز البوابات المنطقية الرئيسية.

8. الوظائف المنطقية الأساسية هي: المقارنة (Comparison)، والحساب (Arithmetic)، وتحويل الرموز (Code conversion)، والترميز (Encoding)، وفك الترميز (Decoding)، وانتخاب المعطيات (Data selection)، وتخزينها (Storage)، والعد (Counting).

9. تصنف علب الدارات المتكاملة (IC)، وفقاً للطريقة التي يجري تجميعها فيها على لوحات الدارات المطبوعة (Printed circuit boards)، إلى المجمعة عبر الثقوب (Through-hole mounted)، أو المجمعة على السطح (Surface mounted)

١٠. تصنف الدارات المتكاملة الرقمية وفقاً لتعقيدها (كثافة تكامليها). نسردها هنا وفق تسلسل تعقيدها أي من الأقل تعقيداً إلى الأكثر تعقيداً وهي: الدارات المتكاملة منخفضة التكامل ((Small-Scale Integration (SSI))، والدارات المتكاملة متوسطة التكامل ((Medium-Scale Integration (MSI))، والدارات المتكاملة عالية التكامل Very Large-Scale Integration (LSI))، والدارات المتكاملة عالية التكامل جداً (Large-Scale Integration (VLSI))، والدارات المتكاملة فائقة التكامل (Ultra-Scale Integration (ULSI)).

أسئلة وسائل الفصل الأول Questions and Problems

أسئلة الفصل الأول

اختر الإجابة الصحيحة

1. عدد القيم التي يمكن أن يحتويها البت هي:

- (a) قيمة وحيدة
- (b) قيمتان
- (c) ثلاث قيم
- (d) عشرة قيم

2. تسمى القيمة المقاسة بين (50%) من جبهة الصعود و (50%) من جبهة الهبوط لنسبة:

- (a) زمن الصعود (rise time)
- (b) زمن الهبوط (fall time)
- (c) الدور (period)
- (d) عرض النبضة (pulse width)

3. تسمى القيمة المقاسة بين (90%) من جبهة الهبوط و (10%) منها لنسبة:

- (a) زمن الصعود (rise time)
- (b) زمن الهبوط (fall time)
- (c) الدور (period)
- (d) عرض النبضة (pulse width)

4. يسمى مقلوب التردد لإشارة ساعة دورية:

- (a) زمن الصعود (rise time)
- (b) زمن الهبوط (fall time)
- (c) الدور (period)
- (d) عرض النبضة (pulse width)

5. إذا كان دور إشارة ساعة (500 ps)، يكون ترددتها:

- (20 MHz) (a)
- (200 MHz) (b)
- (2 GHz) (c)
- (20 GHz) (d)

6. تستعمل البوابات (Not) و (AND) و (OR) لبناء:

- عنصر التخزين (storage devices) (a)
- المقارنات (comparators) (b)
- النواخوب (data selectors) (c)
- كل ما ذكر (all of the above) (d)

7. سجل الإزاحة هو مثال لـ:

- عنصر تخزين (storage device) (a)
- مقارن (comparator) (b)
- ناخب (data selector) (c)
- عداد (counter) (d)

8. يُسمى العنصر الذي يستعمل لوصل مدخل ما من عدة مداخل إلى خرج وحيد... :

- مقارن (comparator) (a)
- مفكك ترميز (decoder) (b)
- عداد (counter) (c)
- ناخب (multiplexer) (d)

9. عند نقل معطيات (8 bit) تفريعاً، وبفرض أن زمن نقل البت الواحد هو (1 μ s) نحتاج إلى زمن مقداره:

- (1 μ s) (a)
- (8 μ s) (b)
- (1/8 μ s) (c)
- (64 μ s) (d)

10. تسمى الدارة المتكاملة التي تحتوي على أقل من (10) بوابات منطقية مكافئة.... :

- (LSI) (a)
- (MSI) (b)
- (SSI) (c)
- (VLSI) (d)

الإجابة الصحيحة	أسئلة الفصل الأول
b	1
d	2
b	3
c	4
c	5
d	6
a	7
d	8
a	9
c	10

مسائل الفصل الأول

• مقدمة Introduction

• الخانة الإثنانية، المستويات المنطقية، والإشارات الرقمية and Digital Logic Levels, Binary Digits

• Waveforms


1. في حالة النبضة المبينة في الشكل 29.1 ، حدد بيانيًّا ما يلي:

(a) زمن الصعود (rise time)

(b) زمن الهبوط (fall time)

(c) عرض النبضة (pulse width)


(d) مطال النبضة (amplitude)



الشكل 29.1: نبضة رقمية.

$$\text{Ans. } (a) t_r = 550 \text{ ns} \quad (b) t_f = 600 \text{ ns} \quad (c) t_w = 2.7 \mu\text{s} \quad (d) \text{Amplitude} = 10 \text{ V}$$

2. حدد دور الإشارة الرقمية المبينة في الشكل 30.1 .



الشكل 30.1: إشارة رقمية.

$$\text{Ans. } T = 4 \text{ ms}$$

3. ما هو تردد الإشارة الرقمية المبينة في الشكل 30.1؟

Ans. $f = 250 \text{ Hz}$

4. هل الإشارة الرقمية المبينة في الشكل 30.1 دورية أم غير دورية؟


Ans. The signal is periodic.

5. ما هي النسبة المئوية للمستوى المنطقي العالي بالنسبة للدور (Duty cycle) للإشارة الرقمية المبينة في الشكل 30.1؟

?30.1

Ans. % duty cycle = 50%

6. حدد تتابع البتات للإشارة الرقمية المبينة في الشكل 31.1، علماً أن زمن البت ($1 \mu\text{s}$) .



الشكل 31.1: إشارة رقمية.

Ans. (10101110)

7. ما هو زمن الإرسال الكلي التسلسلي للثمانية بتات المبينة في الشكل 30.1؟ وما هو زمن الإرسال الكلي التفرعي لها؟

Ans. Serial transfer time = $(8 \text{ bits})(1 \mu\text{s}/\text{bit}) = 8 \mu\text{s}$ Parallel transfer time = 1 bit time = $1 \mu\text{s}$

• العمليات المنطقية الرئيسية Basic Logic Operations

8. تتطلب بوابة منطقية مستوى منطقياً عالياً (HIGH) على كل مداخلها لتعطي مستوى منطقياً عالياً (HIGH) على مخرجها. ما هي هذه البوابة المنطقية؟

Ans. AND gate

9. لدينا بوابة منطقية بمدخلين، طبقنا على أحد مدخليها مستوى منطقياً عالياً (HIGH)، وطبقنا على المدخل الآخر مستوى منطقياً منخفضاً (LOW)، فكان على مخرجها مستوى منطقياً منخفضاً (LOW). ما هي هذه البوابة المنطقية؟


Ans. AND gate

10. لدينا بوابة منطقية بمدخلين، طبقنا على أحد مدخليها مستوى منطقياً عالياً (HIGH)، وطبقنا على المدخل الآخر مستوى منطقياً منخفضاً (LOW)، فكان على مخرجها مستوى منطقياً عالياً (HIGH). ما هي هذه البوابة المنطقية؟

Ans. OR gate

• مدخل إلى الوظائف المنطقية الرئيسية

11. سمي الوظائف المنطقية للوحدات المنطقية المبينة في الشكل 32.1 بناء على مراقبتك لمداخل ومخارج الوحدات المنطقية.



الشكل 32.1: وحدات منطقية.

Ans. (a) Adder (b) Multiplier (c) Multiplexer (d) Comparator

12. طبق قطار نبضات تردد (10 kHz) على مدخل عداد، كم نبضة يعد العداد خلال (100 ms)؟

Ans. Pulses counted = 1000

13. نفترض وجود سجل إزاحة (4-bit). ولنفترض أنه يحتوي في البداية على أصفار. إذا أدخلنا إليه تسلسلياً أربع بنايات (0 1 0 1)، مبتدئين بـ (1) وكانت الإزاحة إلى اليمين. بين محتوى السجل بعد أربعة أدوار.

Ans. After shifting in four bits = 0 1 0 1 0 0 0 0


• الدارات المتكاملة الرقمية الثابتة Fixed Function Integrated Circuits

14. يبلغ تعقيد دارة منطقية متكاملة للوظائف الثابتة (200) بوابة مكافئة. ما هو تصنيف هذه الدارة؟

Ans. LSI

15. اشرح الفرق الرئيسي بين الدارات المتكاملة ذات التجميع باستعمال التقوب الخارقة للوحات الدارات المطبوعة (SMT)، وتلك ذات التجميع السطحي (DIP).

16. رقم أطراف الدارتين المتكاملتين المبينتين على شكل مسقط أفقي في الشكل 33.1.



الشكل 33.1: دارات متكاملة.

نموذج مذكرة للفصل الأول

كلية
جامعة

نموذج امتحان للفصل الأول: مفاهيم رئيسة في

Digital Electronics

الإلكترونيات الرقمية

أستاذ المادة:

العلامة: 10

المدة: ساعة واحدة

ملاحظات هامة:

- المادة مغلقة
- يسمح باستعمال الآلات الحاسبة

اختر الإجابة الصحيحة (10 علامات)

1. يعني التعبير بت (bit) :

- (a) مقدار صغير من المعلومات
- (b) القيمتان المنطقيتان (0) و (1)
- (c) خانة إثنانية (binary digit)
- (d) كلا الجوابين (b) و (c)

2. تسمى الفترة الزمنية المقاسة بين (10%) و (90%) من مطال نبضة عند جبهتها الأمامية:

- (a) زمن الصعود (rise time)
- (b) زمن الهبوط (fall time)
- (c) الدور (period)
- (d) عرض النبضة (pulse width)

3. عندما تتكرر نبضة في إشارة رقمية كل (10 ms)، يكون ترددتها:

- (1 kHz) (a)
- (1 Hz) (b)
- (100 Hz) (c)
- (10 Hz) (d)

4. في إشارة دورية رقمية الدور هو ضعف عرض النبضة، تكون النسبة المئوية لمستوى المنطقي العالي بالنسبة للدور

: (Duty cycle)

(100 %) (a)

(200 %) (b)

(50 %) (c)

(25 %) (d)

5. العاكس المنطقي :

(a) ينفذ عملية العاكس المنطقي (Not)

(b) يغير المستوى العالي على دخله إلى المستوى المنخفض على خرجه

(c) يغير المستوى المنخفض على دخله إلى المستوى العالي على خرجه

(d) يقوم بكل ما ذكر

6. يأخذ خرج بوابة الجداء المنطقي (AND) القيمة المنطقية العالية عندما يكون:

(a) أي من مدخلها على المستوى المنطقي العالي

(b) كل مدخلها على المستوى المنطقي العالي

(c) كل مدخلها على المستوى المنطقي المنخفض

(d) كلا الجوابين (a) و (b)

7. يأخذ خرج بوابة الجمع المنطقي (OR) القيمة المنطقية العالية عندما يكون:

(a) أي من مدخلها على المستوى المنطقي العالي

(b) كل مدخلها على المستوى المنطقي العالي

(c) كل مدخلها على المستوى المنطقي المنخفض

(d) كلا الجوابين (a) و (b)

8. تسمى الدارة المنطقية التي تستعمل لتحويل عدد إثنانى إلى الشكل الموافق لوحدة إظهار سباعية المقاطع.... :

(a) ناخب (multiplexer)

(b) مرمز (encoder)

(c) مفكك ترميز (decoder)

(d) سجل (register)

9. المثال على العنصر الذي يخزن المعلومات هو.... :

- (a) البوابة المنطقية (gate)
- (b) القلاب (flip-flop)
- (c) المقارن (comparator)
- (d) السجل (register)
- (e) الجوابان (b) و (d)

10. الدارة المتكاملة التي تصنف على أنها دارة متكاملة عالية التكامل (LSI) هي الدارة التي تحتوي على... :

- (a) (10) إلى (100) بوابة منطقية مكافئة
- (b) (100) إلى (000,10) بوابة منطقية مكافئة
- (c) (2000) إلى (5000) بوابة منطقية مكافئة
- (d) (000,10) إلى (100,000) بوابة منطقية مكافئة

الإجابة الصحيحة لنموذج مذاكرة الفصل الأول (10 علامات)

Ans. 1 (d), 2 (a), 3 (c), 4 (c), 5 (d), 6 (d), 7 (d), 8 (c), 9 (e), 10 (b).

التغذية الراجعة للسؤال الأول

1 مراجعة الخانة الإثنانية، المستويات المنطقية، والإشارات الرقمية

Waveforms

2 مراجعة الخانة الإثنانية، المستويات المنطقية، والإشارات الرقمية

Waveforms

3 مراجعة الخانة الإثنانية، المستويات المنطقية، والإشارات الرقمية

Waveforms

4 مراجعة الخانة الإثنانية، المستويات المنطقية، والإشارات الرقمية

Waveforms

5 مراجعة العمليات المنطقية الرئيسية

Basic Logic Operations

6 مراجعة العمليات المنطقية الرئيسية

Basic Logic Operations

7 مراجعة العمليات المنطقية الرئيسية

Basic Logic Operations

Introduction to the System Concepts

Introduction to the System Concepts

10 مراجعة الدارات المتكاملة الرقمية ذات الوظائف الثابتة

Fixed Function Integrated Circuits

علامة النجاح بالمذاكرة هي : 6/10

نهاية الفصل الأول

الإجابة الصحيحة	نموذج مذاكرة الفصل الأول
d	1
a	2
c	3
c	4
d	5
d	6
d	7
c	8
e	9
b	10



الفصل الثاني

أنظمة العد، العمليات الحسابية، والرموز الرقمية

كلمات مفتاحية **Keywords**

الخانة ذات الوزن الأدنى LSB، الخانة ذات الوزن الأعلى MSB، الكلمة الإثنانية Byte، العدد العشري المرمز إثنانِيًّا BCD، الترميز الحرفـي - الرقمي Alphanumeric، الترميز أسكى ASCII، التماثل Parity، الترميز المعتمد على باقي القسمة في الحقل (2) Cyclic Redundancy Code.

الملخص **Abstract**

نظام العد الثنائي والترميز الرقمي من الأمور الأساسية في أجهزة الكمبيوتر وفي نظم الإلكترونيات الرقمية. ندرس في هذا الفصل نظام العد الثنائي وعلاقته بأنظمة عد أخرى مثل نظام العد العشري. كما ندرس العمليات الحسابية في نظام العد الثنائي التي تقينا في فهم عمل أجهزة الكمبيوتر والأنواع الأخرى العديدة من النظم الرقمية. يجري أيضاً تغطية الترميز الرقمي (Digital Codes) مثل النظام العشري المرمز إثنانِياً (Binary Coded Decimal)، وترميز غري (Gray Code)، وترميز أسكى (ASCII Code). ويعرض هذا الفصل أخيراً لتصحيح الأخطاء باستعمال التماثل الزوجي أو الفردي (Odd-Even Parity) في حالة الخطأ الوحيد، والترميز المعتمد على باقي القسمة في الحقل (2) (Cyclic Redundancy Code) في حالة الأخطاء المتعددة.

الأهداف التعليمية للفصل الثاني ILO2

يهدف هذا الفصل إلى تمكين الطالب من فهم مبدأ أنظمة العد وخاصة نظام العد العشري ونظام العد الثنائي وتمكينه من إجراء العمليات الحسابية في النظام الثنائي، وباستعمال المتمم الثنائي للأعداد الثنائية، وفهم بعض الكودات (الرموز) الرقمية، وطرق كشف الأخطاء باستعمال التماثل الزوجي أو الفردي، وباستعمال الترميز المعتمد على باقي القسمة في الحقل (2).

مخرجات الفصل الثاني ILO2

فهم أنظمة العد العشري والإثناني والعمليات الحسابية في النظام الثنائي، وباستعمال المتمم الثنائي، وفهم بعض الكودات (الرموز) الرقمية، وطرق كشف الأخطاء.

1. نظام العد العشري Decimal Numbers

يعتمد نظام العد العشري كغيره من أنظمة العد على الخانات الموزونة وفقاً لأساس نظام العد (Radix). أساس نظام العد العشري هو العدد (10)، لأنه يتضمن عشرة أرقام (Digits) مختلفة هي:

9	8	7	6	5	4	3	2	1	0
---	---	---	---	---	---	---	---	---	---

يبين الشكل 1.2 مبدأ أوزان الخانات الصحيحة والكسرية، ومثالاً على عدد حقيقي في نظام العد العشري.

...	1000	100	10	1	.	0.1	0.01	0.001	...
...	10^3	10^2	10^1	10^0	.	10^{-1}	10^{-2}	10^{-3}	...
		7	6	5	.	3	2		

الشكل 1.2: مبدأ أوزان الخانات الصحيحة والكسرية ومثال على عدد حقيقي في نظام العد العشري.

يسمى الجزء الموجود على يسار الفاصلة العشرية بالجزء الصحيح من العدد (Whole part or Integer part). ويسمى الجزء الموجود على يمين الفاصلة العشرية بالجزء العشري أو بالجزء الكسري من العدد (Fractional part). الخانة الأولى للجزء الصحيح من العدد العشري والتي تقع على يسار الفاصلة العشرية (Decimal point)، وزنها $10^0 = 1$ ، وتسمى خانة الأحاد. والخانة الثانية للجزء الصحيح من العدد، والتي تقع على يسار الخانة الأولى، وزنها $10^1 = 10$ ، وتسمى خانة العشرات، وهكذا... أما خانة الجزا الكسري للعدد العشري التي تقع مباشرة على يمين الفاصلة العشرية، وزنها $10^{-1} = 0.1$ ، وزن الخانة الثانية للجزء الكسري من العدد، والتي تقع على يمين الخانة الأولى، وزنها $10^{-2} = 0.01$ ، وهكذا...

فمثلاً العدد الحقيقي (765.32) المعطى في الشكل 1.2 يساوي إلى:

$$(7 \times 100) + (6 \times 10) + (5 \times 1) \cdot (3 \times 0.1) + (2 \times 0.01) = \\ (700) + (60) + (5) \cdot (0.3) + (0.02) = 765.32$$

2. نظام العد الثنائي Binary Numbers

يعتمد نظام العد الثنائي كغيره من أنظمة العد على الخانات الموزونة وفقاً لأساس نظام العد. أساس نظام العد الثنائي هو (2)، لأنّه يتضمن رقمان (Two Digits) فقط هما:

1	0
---	---

يبين الشكل 2.2 مبدأ أوزان الخانات الصحيحة والكسرية ومثلاً على عدد حقيقي في نظام العد الثنائي.

...	8	4	2	1	.	0.5	0.25	0.125	...
...	2^3	2^2	2^1	2^0	.	2^{-1}	2^{-2}	2^{-3}	...
	1	0	1	.	1	1	1		

الشكل 2.2: مبدأ أوزان الخانات الصحيحة والكسرية ومثال على عدد حقيقي في نظام العد الثنائي.

يسمى الجزء الموجود على يسار الفاصلة الثنائية بالجزء الصحيح من العدد (Whole part or Integer part)، ويسمى الجزء الموجود على يمين الفاصلة الثنائية بالجزء الكسري من العدد (Fractional part). الخانة الأولى للجزء الصحيح من العدد الثنائي والتي تقع على يسار الفاصلة الثنائية (Binary point)، وزنها ($2^0 = 1$)، وتسمى الخانة الأقل وزناً (Low Significant Bit). والخانة الثانية للجزء الصحيح من العدد، والتي تقع على يسار الخانة الأولى، وزنها ($2^{-1} = 0.5$)، وتسمى الخانة الأقل وزناً (Most Significant Bit)، وهكذا... أما خانة الجزء الكسري للعدد الثنائي التي تقع على يمين الفاصلة الثنائية، وزنها ($2^{-2} = 0.25$)، وزن الخانة الثانية للجزء الكسري من العدد، والتي تقع على يمين الخانة الأولى، ($2^{-3} = 0.125$)، وهكذا... فمثلاً العدد الحقيقي (101.11) المعطى في الشكل 2.2 يساوي إلى:

$$\begin{aligned}(1 \times 4) + (0 \times 2) + (1 \times 1) \cdot (1 \times 0.5) + (1 \times 0.25) &= \\ (4) + (0) + (1) \cdot (0.5) + (0.25) &= 5.75_{10}\end{aligned}$$

يبين الشكل 3.2 العد الثنائي لتنابع الأعداد من (0) إلى (15)، والأعداد المقابلة له في النظام العشري.


نظام العد العشري		نظام العد الثنائي			
10	1	8	4	2	1
0	0	0	0	0	0
0	1	0	0	0	1
0	2	0	0	1	0
0	3	0	0	1	1
0	4	0	1	0	0
0	5	0	1	0	1
0	6	0	1	1	0
0	7	0	1	1	1
0	8	1	0	0	0
0	9	1	0	0	1
1	0	1	0	1	0
1	1	1	0	1	1
1	2	1	1	0	0
1	3	1	1	0	1
1	4	1	1	1	0
1	5	1	1	1	1

الشكل 3.2: جدول يوضح العد الثنائي من (0) إلى (15) والأعداد العشرية المقابلة.

مثال على العد الثنائي

يساعدنا تعلم العد في النظام الثنائي على فهم أساس عمل الدارات الرقمية، التي يمكن استعمالها لعد الأحداث، مثل عد المواد على خطوط التجميع، وعد العمليات في الكمبيوتر. دعونا نأخذ مثلاً بسيطاً على عد كرات التنس القادمة على سير متحرك والتي نرغب في تجميعها في علب كرتونية خاصة. نفترض أننا نرغب في وضع كل تسعة كرات في علبة واحدة.

يقوم العداد المبين في الشكل 4.2 بعد النبضات الآتية من الحساس الذي يكتشف مرور الكرة ويعطي تتابعاً من المستويات المنطقية على كل واحد من مخارجه الأربع المتوازية.



الشكل 4.2: مثال يوضح العد الثنائي من (0) إلى (9).

تمثل كل مجموعة من المستويات المنطقية عدداً إثنائياً بأربع خانات (المستوى المنطقي العالي = 1 والمنخفض = 0)، كما هو مبين. يتلقى مفكك الترميز هذا التتابع المنطقي، ويترجم كل مجموعة مكونة من أربع خانات، ويحولها إلى رقم عشري مكافئ يعرض على وحدة الإظهار السباعية. عندما يصل العدد إلى القيمة الإثنائية (1001)، يكون قد دع عشرى مكافئ يعرض على وحدة الإظهار السباعية. وتوضع علبة جديدة تحت الناقل، ثم يعود العدد تسعأً من كرات التنس، ويظهر العدد (9) على وحدة الإظهار السباعية. وتتوسيع علبة جديدة تحت الناقل، ثم يعود العدد إلى حالة الصفر (0000)، وتبدأ عملية جديدة. (استعملنا في هذا المثال العدد 9 فقط لاستعمال وحدة إظهار سباعية واحدة بهدف التبسيط).

3. التحويل من النظام العشري إلى الثنائي وبالعكس (Decimal) Conversion

التحويل من نظام العد الثنائي إلى نظام العد العشري

يمكن إيجاد العدد العشري المكافئ لعدد الثنائي بجمع أوزان خانات الأخير التي قيمتها (1).

المثال 1.2

حول العدد الصحيح الثنائي (1 1 0 1 1 0 1) إلى عدد صحيح عشري مكافئ.

الحل

$$\begin{array}{ccccccc} 64 & 32 & 16 & 8 & 4 & 2 & 1 \\ 1 & 1 & 0 & 1 & 1 & 0 & 1_2 \end{array} = 64 + 32 + 8 + 4 + 1 = 109_{10}$$

المثال 2.2

حول العدد الكسري الثنائي (0.1 0 1 1) إلى عدد كسري عشري مكافئ.

الحل

$$\begin{array}{cccccc} 0.5 & 0.25 & 0.125 & 0.0625 \\ 0. & 1 & 1 & 0 & 1_2 = (1 \times 0.5) + (1 \times 0.25) + (0 \times 0.125) + (1 \times 0.0625) = 0.6875_{10} \end{array}$$

التحول من نظام العد العشري إلى نظام العد الثنائي

توجد طريقتان لتحويل عدد عشري إلى عدد ثنائي: طريقة جمع أوزان الخانات في حالتي العدد الصحيح أو الكسري، وطريقة التقسيم المترالي على العدد (2) - وهو أساس نظام العد الثنائي - في حالة العدد الصحيح، والضرب المترالي بالعدد (2) في حالة العدد الكسري.

المثال 3.2

حول العدد الصحيح العشري (58) إلى عدد صحيح إثناني باستعمال طريقة جمع أوزان الخانات.

الحل

نكتب وزن العدد الثنائي (1) للخانة الأولى ثم ضعف وزن الخانة الثانية، ثم ضعف وزن الخانة الثانية (4) كوزن للخانة الثالثة إلى أن نصل إلى عدد أكبر أو يساوي العدد العشري المطلوب تحويله إلى عدد إثنائي والعدد الأخير هنا هو (64). نقارن العدد العشري (58) مع وزن الخانة الأكثر وزناً (64)، إذا كان العدد أكبر أو يساوي وزن الخانة نضع (1) تحت هذه الخانة ونطرح وزن الخانة هذه من العدد الأصلي (هنا هذه الحالة غير محققة). وإذا كان العدد الأصلي أصغر من وزن الخانة المعنية (هذه الحالة محققة) نضع (0) تحت هذه الخانة، ونقارن العدد الأصلي أو العدد الباقي (هذا العدد الأصلي) مع وزن الخانة التالية (32) والواقعة على يمين الخانة الأكثر وزناً، بما أن العدد (58) أكبر من وزن الخانة (32) نضع (1) تحت الخانة المعنية التي وزنها (32) ونطرح هذا الوزن من العدد الأصلي (58) فنحصل على باقي الطرح ($58 - 32 = 26$). نقارن العدد الباقي (26) مع وزن الخانة التالية (16)، بما أنه أكبر منه نضع (1) تحت الخانة المعنية (16) ونطرح وزنها مع آخر باقي ($26 - 16 = 10$)، فيكون الباقي الجديد (10). نقارن العدد الباقي (10) مع وزن الخانة التالية (8)، بما أنه أكبر منه نضع (1) تحت الخانة المعنية (8)، ونطرح وزنها مع آخر باقي ($10 - 8 = 2$)، فيكون الباقي الجديد (2). نقارن العدد الباقي (2) مع وزن الخانة التالية (4)، بما أنه أصغر منه نضع (0) تحت الخانة المعنية (4). نقارن العدد الباقي (2) مع وزن الخانة التالية (2)، بما أنه يساويه نضع (1) تحت الخانة المعنية (2)، ونطرح وزنها منه ($2 - 2 = 0$)، فيكون الباقي الجديد (0). وأخيراً نقارن هذا الباقي مع وزن الخانة التالية والأخيرة فنجد أنه أصغر منه، نضع صفرًا تحت هذه الخانة فنحصل على العدد الثنائي المكافئ للعدد العشري المطلوب تحويله.

$$\begin{array}{r} 64 \quad 32 \quad 16 \quad 8 \quad 4 \quad 2 \quad 1 \\ 0 \quad 1 \quad 1 \quad 1 \quad 0 \quad 1 \quad 0_2 \\ \hline 0 + \quad 32 + \quad 16 + \quad 8 + \quad 0 + \quad 2 + \quad 0 = \quad 58_{10} \end{array}$$

المثال 4.2

حول العدد الكسري العشري (0.58) إلى عدد صحيح إثناني بدقة خمس خانات بعد الفاصلة الثنائية باستعمال طريقة جمع أوزان الخانات.

الحل

نكتب وزن العدد الثنائي ($\frac{1}{2} = 0.5$) للخانة الأولى، التي تقع على يمين الفاصلة الثنائية مباشرة، ثم نصف وزن الخانة الأولى ($\frac{0.25}{2} = 0.125$) كوزن للخانة الثانية، ثم نصف وزن الخانة الثانية ($\frac{0.125}{2} = 0.0625$) كوزن للخانة الثالثة

إلى أن نصل إلى الخانة الخامسة، وهي الدقة المطلوبة في تمثيل العدد الكسري. نقارن العدد الكسري (0.58) مع وزن الخانة الأولى الأكثر وزناً (0.5)، إذا كان العدد الكسري العشري أكبر أو يساوي وزن الخانة المعنية نضع (1) تحت هذه الخانة ونطرح وزن الخانة هذه من العدد الأصلي (هذا هذه الحالة محققة) $(0.5 - 0.58 = 0.08)$. وإذا كان العدد الأصلي أصغر من وزن الخانة المعنية (هذه الحالة غير محققة هنا) نضع (0) تحت هذه الخانة، ونقارن العدد الأصلي مع وزن الخانة الباقية (هذا العدد الباقى) مع وزن الخانة التالية (0.25) والواقعة على يمين الخانة الأكثر وزناً، بما أن العدد الباقى (0.08) أصغر من وزن الخانة (0.25)، نضع (0) تحت هذه الخانة المعنية. نقارن الباقى مع وزن الخانة التالية (0.125) فنجد أنه أصغر منه، نضع (0) تحت هذه الخانة المعنية. نقارن الباقى مع وزن الخانة التالية (0.0625) فنجد أنه أكبر منه، نضع (1) تحت هذه الخانة المعنية، ونطرح وزنها من الباقى (0.03125) فنجد أنه أصغر منه، نضع صفرًا تحت هذه الخانة فنحصل على العدد الثنائي المكافئ للعدد العشري المطلوب تحويله.

0.5 0.25 0.125 0.0625 0.03125

0. 1 0 0 1 0₂ = 0.5 + 0 + 0 + 0.0625 + 0 = 0.5625₁₀ ≈ 0.58₁₀

المثال 5.2

حول العدد الصحيح العشري (58) إلى عدد صحيح إثناني باستعمال طريقة القسمة المتتالية على العدد (2).

الحل

نجري عملية القسمة الأولى ($58 \div 2 = 29$, remainder : 0) تحت الخانة الأولى الأقل وزناً. ونجري عملية القسمة الثانية ($29 \div 2 = 14$, remainder : 1) تحت الخانة الثانية، وهي الخانة التي تقع على يسار الخانة الأولى. ثم نكرر هذه العملية حتى تصبح نتيجة القسمة صفرًا فتنتهي عملية التحويل. لاحظ أننا نحصل على نفس النتيجة التي حصلنا عليها باستعمال الطريقة الأولى (طريقة جمع أوزان الخانات).

$58 \div 2 = 29$	remainder: 0 - - - - -
$29 \div 2 = 14$	remainder: 1 - - - - -
$14 \div 2 = 7$	remainder: 0 - - - - -
$7 \div 2 = 3$	remainder: 1 - - - - -
$3 \div 2 = 1$	remainder: 1 - - - - -
$1 \div 2 = 0$	remainder: 1 - - - - -
↓	↓ ↓ ↓ ↓ ↓
stop	1 1 1 0 1 0
	MSB
	LSB

المثال 6.2

حول العدد الكسري العشري (0.58) إلى عدد صحيح إثنانى بدقة خمس خانات بعد الفاصلة الإثانية باستعمال طريقة الضرب المتنالى بالعدد (2).

الحل

نجري عملية الضرب الأولى ($0.58 \times 2 = 1.16$, *whole* : 1), نضع قيمة الجزء الصحيح لنتيجة الضرب (1) تحت الخانة الأولى الأكثر وزناً. ونجرى عملية الضرب الثانية بين الجزء الكسري لنتائج عملية الضرب السابقة والعدد (2)، فنحصل على ($0.16 \times 2 = 0.32$, *whole* : 0), نضع قيمة الجزء الصحيح لنتيجة الضرب (0) تحت الخانة الثانية، وهي الخانة التي تقع على يمين الخانة الأولى. ثم نكرر هذه العملية عدداً من المرات بعده خانات الدقة المطلوبة. لاحظ أننا نحصل على نفس النتيجة التي حصلنا عليها باستعمال الطريقة الأولى (طريقة جمع أوزان الخانات).

		MSB		LSB	
		0.	1	0	0 1 0
			↑	↑	↑ ↑ ↑ ↑ ↑
$0.58 \times 2 = 1.16$	<i>whole</i> :	1	-	-	
$0.16 \times 2 = 0.32$	<i>whole</i> :	0	-	-	-
$0.32 \times 2 = 0.64$	<i>whole</i> :	0	-	-	-
$0.64 \times 2 = 1.28$	<i>whole</i> :	1	-	-	-
$0.28 \times 2 = 0.56$	<i>whole</i> :	0	-	-	-

4. العمليات الحسابية في النظام الثنائى Binary Arithmetic

تستعمل الحواسيب الرقمية والعديد من الأنواع الأخرى لأنظمة الرقمية النظام الثنائى لإجراء العمليات الحسابية. لفهم العمليات الحسابية في الأنظمة الرقمية، علينا أن نفهم أساسيات الجمع والطرح والضرب والقسمة في نظام العد الثنائى.

الجمع في النظام الثنائى

نبين فيما يلى قواعد الجمع الأربع لرقمين (بىتين) في النظام الثنائى.

A	+	B	=	Cout	Σ
0	+	0	=	0	0
0	+	1	=	0	1
1	+	0	=	0	1
1	+	1	=	1	0

نلاحظ في السطر الأخير أن $(0+0=0)$ ويكتب في النظام الثنائي (01) . وفي السطر الأول $(0+0=0)$ ، ويكتب في النظام الثنائي (00) . ونتيجة الجمع في السطرين المتبقين $(1+0=1, 1+1=0)$ ويكتب في النظام الثنائي (10) . نلاحظ أن عملية الجمع على خانة واحدة في النظام الثنائي تحتاج إلى خانتين لكتابة النتيجة. عندما يكون هناك منقول قيمته (1) من مرحلة سابقة، تحتاج إلى جمع ثلات خانات في المرتبة الواحدة (الرقمان A, B ، والمنقول من المرتبة الأدنى). يبين الجدول التالي جمع ثلاثة بิตات:

A	+	B	+	Cin	=	Cout	Σ
0	+	0	+	0	=	0	0
0	+	0	+	1	=	0	1
0	+	1	+	0	=	0	1
0	+	1	+	1	=	1	0
1	+	0	+	0	=	0	1
1	+	0	+	1	=	1	0
1	+	1	+	0	=	1	0
1	+	1	+	1	=	1	1

المثال 7.2

اجمع الأعداد التالية في النظام الثنائي:

$$8\ 4\ 2\ 1 \quad 8\ 4\ 2\ 1$$

$$(a) 1001 + 1001 \Leftrightarrow 9 + 9 = 18$$

$$(b) 1011 + 1111 \Leftrightarrow 11 + 15 = 26$$

$$(c) 0011 + 0111 \Leftrightarrow 3 + 7 = 10$$

$$(d) 1011 + 0101 \Leftrightarrow 11 + 5 = 16$$

الحل

$$(a) 1001 + 1001 \Leftrightarrow 9 + 9 = 18 \quad (b) 1011 + 1111 \Leftrightarrow 11 + 15 = 26$$

$$\begin{array}{r} 16 \ 8 \ 4 \ 2 \ 1 \\ \underline{\quad \quad \quad \quad \quad} \\ 1 \end{array}$$

$$\begin{array}{r} 16 \ 8 \ 4 \ 2 \ 1 \\ \underline{\quad \quad \quad \quad \quad} \\ 1 \ 1 \ 1 \end{array}$$

$$\begin{array}{r} 1 \ 0 \ 0 \ 1 \\ \underline{\quad \quad \quad \quad} \\ 1 \ 0 \ 0 \ 1 \end{array}$$

$$\begin{array}{r} 1 \ 0 \ 1 \ 1 \\ \underline{\quad \quad \quad \quad} \\ 1 \ 0 \ 1 \ 1 \end{array}$$

$$\pm \begin{array}{r} 1 \ 0 \ 0 \ 1 \\ \underline{\quad \quad \quad \quad} \\ 1 \ 0 \ 0 \ 1 \end{array}$$

$$\pm \begin{array}{r} 1 \ 1 \ 1 \\ \underline{\quad \quad \quad} \\ 1 \ 1 \ 1 \end{array}$$

$$1 \ 0 \ 0 \ 1 \ 0 \Leftrightarrow 16 + 2 = 18$$

$$1 \ 1 \ 0 \ 1 \ 0 \Leftrightarrow 16 + 8 + 2 = 26$$

$$(c) 0011 + 0111 \Leftrightarrow 3 + 7 = 10$$

$$(d) 1011 + 0101 \Leftrightarrow 11 + 5 = 16$$

$$\begin{array}{r}
 \begin{array}{r}
 16 & 8 & 4 & 2 & 1 \\
 1 & 1 & 1 \\
 0 & 0 & 1 & 1 \\
 \pm & \underline{0} & \underline{1} & \underline{1} & \underline{1} \\
 1 & 0 & 1 & 0 & \Leftrightarrow 8 + 2 = 10
 \end{array}
 \quad
 \begin{array}{r}
 16 & 8 & 4 & 2 & 1 \\
 1 & 1 & 1 \\
 1 & 0 & 1 & 1 \\
 \pm & \underline{0} & \underline{1} & \underline{0} & \underline{1} \\
 1 & 0 & 0 & 0 & 0 \Leftrightarrow 16
 \end{array}
 \end{array}$$

الطرح في النظام الثنائي

نبين فيما يلي قواعد الطرح الأربع لرقمين (ببتيين) في النظام الثنائي.

A	-	B	=	Borrow	D
0	-	0	=	0	0
1	-	0	=	0	1
1	-	1	=	0	0
10	-	1	=	1	1

نلاحظ في السطر الأخير أن $(? - 1 = 0)$ غير ممكن لذلك نستعيير (1) من المرتبة الأعلى، فتكون قيمة (2) في المرتبة الحالية وبالتالي لدينا $(2 - 1 = 1)$ ، أي تكون نتيجة الطرح ($D = 1$)، ولدينا مستلف من المرتبة الأعلى أي $(Borrow = 1)$. وفي السطر الأول $(0 - 0 = 0)$ ، ويكتب في النظام الثنائي على مرتبتين (0 0). ونتيجة الطرح في السطر الثاني $(1 - 0 = 1)$ ويكتب في النظام الثنائي على مرتبتين (0 1). ونتيجة الطرح في السطر الثالث $(1 - 1 = 0)$ ويكتب في النظام الثنائي على مرتبتين (0 0).

المثال 8.2

اطرح الأعداد التالية في النظام الثنائي:

$$\begin{array}{r}
 8421 \quad 8421 \\
 (a) 1001 - 0111 \Leftrightarrow 9 - 7 = 2 \\
 (b) 1111 - 1001 \Leftrightarrow 15 - 9 = 6 \\
 (c) 1000 - 0110 \Leftrightarrow 8 - 6 = 2 \\
 (d) 1100 - 0111 \Leftrightarrow 12 - 7 = 5
 \end{array}$$

الحل

$$(a) 1001 - 0111 \Leftrightarrow 9 - 7 = 2 \quad (b) 1111 - 1001 \Leftrightarrow 15 - 9 = 6$$

$$\begin{array}{r}
 \begin{array}{r}
 16 & 8 & 4 & 2 & 1 \\
 & 1 \\
 & 0 & \cancel{2} \\
 & \cancel{\times} & 0 & 0 & 1 \\
 = & \underline{0} & \underline{1} & \underline{1} & \underline{1} \\
 & 0 & 0 & 1 & 0 \end{array} \Leftrightarrow 2
 \end{array}
 \quad
 \begin{array}{r}
 \begin{array}{r}
 8 & 4 & 2 & 1 \\
 & 1 & 1 & 1 & 1 \\
 & \underline{1} & \underline{0} & \underline{0} & \underline{1} \\
 & 0 & 1 & 1 & 0 \end{array} \Leftrightarrow 4 + 2 = 6
 \end{array}$$

$$(c) 1000 - 0110 \Leftrightarrow 8 - 6 = 2 \quad (d) 1100 - 0111 \Leftrightarrow 12 - 7 = 5$$

$$\begin{array}{r}
 \begin{array}{r}
 8 & 4 & 2 & 1 \\
 & 1 \\
 & 0 & \cancel{2} \\
 & \cancel{\times} & 0 & 0 & 0 \\
 = & \underline{0} & \underline{1} & \underline{1} & \underline{0} \\
 & 0 & 0 & 1 & 0 \end{array} \Leftrightarrow 2
 \end{array}
 \quad
 \begin{array}{r}
 \begin{array}{r}
 8 & 4 & 2 & 1 \\
 & 2 & 1 \\
 & 0 & 0 & \cancel{2} \\
 & \cancel{\times} & \cancel{\times} & 0 & 0 \\
 = & \underline{0} & \underline{1} & \underline{1} & \underline{1} \\
 & 0 & 1 & 0 & 1 \end{array} \Leftrightarrow 4 + 1 = 5
 \end{array}$$

الضرب في النظام الثنائي

نبين فيما يلي قواعد الضرب الأربع لرقمين (بيتين) في النظام الثنائي.

A	x	B	=	Π
0	x	0	=	0
0	x	1	=	0
1	x	0	=	0
1	x	1	=	1

يجري تنفيذ الضرب في النظام الثنائي بنفس الطريقة التي يجري بها في النظام العشري. فهـي تتطـوي على تشكـيل الجـداءـاتـ الـجزـئـيـةـ،ـ وإـزـاحـةـ كلـ جـدائـ جـزـئـيـ مـرـتـبـةـ إـلـىـ الـيسـارـ بـعـدـ الجـدائـ الـجزـئـيـ الأولـ،ـ وـمـنـ ثـمـ جـمـعـ كـافـةـ الجـدائـاتـ الـجزـئـيـةـ.

المثال 8.2

أجر عمليات الضرب التالية في النظام الثنائي:

$$\begin{array}{r}
 8\ 4\ 2\ 1\quad 8\ 4\ 2\ 1 \\
 (a) 1\ 0\ 0\ 1 \times 0\ 1\ 1\ 1 \Leftrightarrow 9 \times 7 = 63 \\
 (b) 1\ 1\ 1\ 1 \times 1\ 0\ 0\ 1 \Leftrightarrow 15 \times 9 = 135 \\
 (c) 1\ 0\ 0\ 0 \times 0\ 1\ 1\ 0 \Leftrightarrow 8 \times 6 = 48 \\
 (d) 1\ 1\ 0\ 0 \times 0\ 1\ 1\ 1 \Leftrightarrow 12 \times 7 = 84
 \end{array}$$

الحل

$$(a) 1\ 0\ 0\ 1 \times 0\ 1\ 1\ 1 \Leftrightarrow 9 \times 7 = 63$$

$$\begin{array}{r}
 128\quad 64\quad 32\quad 16\quad 8\quad 4\quad 2\quad 1 \\
 \quad \underline{1}\quad 0\quad 0\quad 1 \\
 \times\quad \underline{0}\quad \underline{1}\quad \underline{1}\quad \underline{1}
 \end{array}$$

$$\begin{array}{r}
 \quad \underline{1}\quad 0\quad 0\quad 1 \\
 \quad 1\quad 0\quad 0\quad 1 \\
 1\quad 0\quad 0\quad 1
 \end{array}$$

$$\begin{array}{r}
 \pm\quad \underline{0}\quad \underline{0}\quad \underline{0}\quad \underline{0} \\
 0\quad 1\quad 1\quad 1\quad 1\quad 1\quad 1\quad \Leftrightarrow\quad 32 +\quad 16 +\quad 8 +\quad 4 +\quad 2 +\quad 1 =\quad 63
 \end{array}$$

$$(b) 1\ 1\ 1\ 1 \times 1\ 0\ 0\ 1 \Leftrightarrow 15 \times 9 = 135$$

$$\begin{array}{r}
 128\quad 64\quad 32\quad 16\quad 8\quad 4\quad 2\quad 1 \\
 \quad \underline{1}\quad 1\quad 1\quad 1
 \end{array}$$

$$\begin{array}{r}
 \times\quad \underline{1}\quad \underline{0}\quad \underline{0}\quad \underline{1} \\
 1\quad 1\quad 1
 \end{array}$$

$$\begin{array}{r}
 \quad \underline{1}\quad 1\quad 1\quad 1 \\
 \quad 0\quad 0\quad 0\quad 0 \\
 0\quad 0\quad 0\quad 0
 \end{array}$$

$$\begin{array}{r}
 \pm\quad \underline{1}\quad \underline{1}\quad \underline{1}\quad \underline{1}\quad \underline{1} \\
 1\quad 0\quad 0\quad 0\quad 0\quad 1\quad 1\quad 1\quad \Leftrightarrow\quad 128 +\quad 4 +\quad 2 +\quad 1 =\quad 135
 \end{array}$$

$$(c) \begin{array}{r} 1000 \\ \times 0110 \\ \hline \end{array} \Leftrightarrow 8 \times 6 = 48$$

$$\begin{array}{ccccccccc}
 128 & 64 & 32 & 16 & 8 & 4 & 2 & 1 \\
 & & & & 1 & 0 & 0 & 0 \\
 & & & & \times & 0 & 1 & 1 & 0
 \end{array}$$

$$\begin{matrix} & 0 & 0 & 0 & 0 \\ 1 & 0 & 0 & 0 \\ 1 & 0 & 0 & 0 \end{matrix}$$

$$\begin{array}{r} + \quad \underline{0} \quad \underline{0} \quad \underline{0} \quad \underline{0} \\ \quad \quad 0 \quad 1 \quad 1 \quad 0 \quad 0 \quad 0 \quad 0 \end{array} \Leftrightarrow 32 + 16 = 48$$

$$(d) \begin{array}{r} 1100 \\ \times 0111 \\ \hline \end{array} \Leftrightarrow 12 \times 7 = 84$$

128	64	32	16	8	4	2	1
				1	1	0	0
			<u>x</u>	<u>0</u>	<u>1</u>	<u>1</u>	<u>1</u>
1	1	1					
				1	1	0	0
				1	1	0	0
1	1	0	0				

$$\begin{array}{r} + \quad 0 \quad 0 \quad 0 \quad 0 \\ \quad 1 \quad 0 \quad 1 \quad 0 \quad 1 \quad 0 \quad 0 \end{array} \Leftrightarrow \begin{array}{r} 64 + 16 + 4 = 84 \end{array}$$

القسمة في النظام الثنائي

يُجري تفاصيل عملية القسمة في النظام الثنائي بنفس الطريقة التي يجري بها في النظام العشري.

المثال 9.2

يطلب إجراء عمليات القسمة التالية في النظام الثنائي:

8 4 2 1

$$(a) 1\ 0\ 0\ 1 \div 1\ 0 \Leftrightarrow 9 \div 2 = 4 \quad remainder : 1$$

$$(b) \quad 1111 \div 100 \Leftrightarrow 15 \div 4 = 3 \quad \text{remainder : } 3$$

$$(c) \quad 1000 \div 10 \Leftrightarrow 8 \div 2 = 4 \quad \text{remainder : } 0$$

$$(d) \quad 1100 \div 101 \Leftrightarrow 12 \div 5 \equiv 2 \quad \text{remainder : } 2$$

الحل

<i>quotient</i>	i	ö	ö	<i>quotient</i>	i	ü	<i>quotient</i>	i	ö	ö	<i>quotient</i>	i	ö
	↑↑			i	ö	ö		↑↑				ö	2↑
(a)	i	ö		<u> </u> j	ö	ö	<u> </u> j	i	ö	ö	(d)	i	ö
	<u>-</u> i	<u> </u> ö	↓↓	<u>-</u> i	<u> </u> ö	↓↓	<u>-</u> i	<u> </u> ö	↓↓	<u>-</u> i	<u> </u> ö	i	↓
<i>remainder</i>	ö	ö	ö	<i>remainder</i>	ö	ö	<i>remainder</i>	ö	ö	ö	<i>remainder</i>	ö	ö
				ö	ü	ü		ö	ö	ö		i	ö

5. المتم الأحادي والإثناني للأعداد الإثنانية 1's and 2's Complements of

Binary Numbers


تمكن أهمية المتم الأحادي والإثناني للأعداد الإثانية في تمثيل الأعداد السالبة. يستعمل الحاسب أكثر ما يستعمل في عملياته الحسابية الأعداد الممثلة بالمتم الإثناني. أما تمثيل الأعداد بالمتم الأحادي، فهو معبر للوصول إلى المتم الإثناني:

المتمم الأحادي

والمتم الأحادي لرقم في نظام عد ما هو الرقم المتم لأكبر رقم فيه. ففي حالة النظام العشري المتم الأحادي للرقم (5) هو الرقم (4 = 5 - 9). وفي نظام العد الثنائي متم الرقم (1) هو الرقم (1 - 1 = 0)، ومتم الرقم (0) هو الرقم (1 - 0 = 1). لإيجاد المتم الأحادي لعدد الثنائي يتم تغيير كل (1) فيه إلى (0)، وكل (0) إلى (1). فمثلاً:

1	0	1	1	0	0	1	0		<i>Binary number</i>
↓	↓	↓	↓	↓	↓	↓	↓		
0	1	0	0	1	1	0	1		<i>1's complement</i>

أبسط طريقة للحصول على المتمم الأحادي لعدد إثناني علیاً هي استعمال العواكس المنطقية كما هو موضح في الشكل 5.2.



الشكل 5.2 : مثال على استعمال العواكس المنطقية للحصول على المتمم الأحادي لعدد إثناني.

المتمم الإثنتانى

المتمم الإثنتانى لعدد هو المتمم الأحادي لعدد إثنانى مضافاً إليه واحداً. أي:

$$2's \ complement = (1's \ complement) + 1$$

يُستعمل المتمم الإثنتانى في الكمبيوتر لتمثيل الأعداد الموجبة والسلبية (الأعداد الجبرية أو الأعداد بإشارة)، عوضاً عن استعمال المتمم الأحادي لأن هذا الأخير يعطي للصفر قيمتين ممكنتين. يوضح الجدول التالي تمثيلاً لبعض الأعداد في النظام الإثنتانى الممثلة على أربعة بناres وتمثيلاً للمتممين الأحادي والإثنتانى لها.

نظام العد الثنائي	العشري المقابل لنظام العد الثنائي	المتم الأحادي للعدد الثنائي	العشري المقابل للمتم الأحادي	المتم الثنائي للعدد الثنائي	العشري المقابل للمتم الثنائي
0 0 0 0	0	0 0 0 0	+0	0 0 0 0	+0
0 0 0 1	1	0 0 0 1	+1	0 0 0 1	+1
0 0 1 0	2	0 0 1 0	+2	0 0 1 0	+2
0 0 1 1	3	0 0 1 1	+3	0 0 1 1	+3
0 1 0 0	4	0 1 0 0	+4	0 1 0 0	+4
0 1 0 1	5	0 1 0 1	+5	0 1 0 1	+5
0 1 1 0	6	0 1 1 0	+6	0 1 1 0	+6
0 1 1 1	7	0 1 1 1	+7	0 1 1 1	+7
1 0 0 0	8	1 0 0 0	-7	1 0 0 0	-8
1 0 0 1	9	1 0 0 1	-6	1 0 0 1	-7
1 0 1 0	10	1 0 1 0	-5	1 0 1 0	-6
1 0 1 1	11	1 0 1 1	-4	1 0 1 1	-5
1 1 0 0	12	1 1 0 0	-3	1 1 0 0	-4
1 1 0 1	13	1 1 0 1	-2	1 1 0 1	-3
1 1 1 0	14	1 1 1 0	-1	1 1 1 0	-2
1 1 1 1	15	1 1 1 1	-0	1 1 1 1	-1

نلاحظ من الجدول أعلاه أن الخانة الأكثر وزناً في حالتي تمثيل الأعداد بالمتم الأحادي والمتم الثنائي تمثل إشارة العدد، إذا كانت هذه الخانة (0) يكون العدد موجباً، وإذا كانت (1) يكون العدد سالباً. نلاحظ أن تمثيل الأعداد الموجبة من (+0) إلى (+7) هي نفسها في الحالات الثلاث، وتسمى الأعداد الموجبة في حالتي التمثيل بالمتم الأحادي والمتم الثنائي (True form)، وتسمى الأعداد السالبة في حالتي التمثيل بالمتم الأحادي والمتم الثنائي (Complement form). للحصول على العدد (-5) في حالة التمثيل بالمتم الأحادي، نأخذ العدد (+5) ونوجد المتمم الأحادي له، والعكس بالعكس. أي:

$$\begin{array}{rcc}
 8 & 4 & 2 & 1 \\
 0 & 1 & 0 & 1 & +5 \\
 \downarrow & \downarrow & \downarrow & \downarrow & 1's complement \\
 1 & 0 & 1 & 0 & -(4+0+1) = -5
 \end{array}
 \quad
 \begin{array}{rcc}
 8 & 4 & 2 & 1 \\
 1 & 0 & 1 & 0 & -(4+1=5) \\
 \downarrow & \downarrow & \downarrow & \downarrow & 1's complement \\
 0 & 1 & 0 & 1 & +(4+0+1) = +5
 \end{array}$$

للحصول على العدد (-5) في حالة التمثيل بالمتتم الثنائي، نأخذ العدد (+5) ونوجد المتتم الأحادي له، ثم نجمع له (1). والعكس بالعكس. أي:


$$\begin{array}{rcc}
 8421 & & 8421 \\
 0101 & +5 & 1011 & -8+3=-5 \\
 1010 & 1's complement + & 0100 & 1's complement + \\
 +0001 & 1= & +0001 & 1= \\
 =1011 & 2's complement & =0101 & 2's complement & (+4+1=+5)
 \end{array}$$

للحصول على المتتم الثنائي عموماً، بطريقة أخرى، ننظر إلى الخانة الأقل وزناً، إذا كانت (1) نأخذها كما هي ثم عكس بقية الخانات التي تقع على يسارها. أما إذا كانت (0) ويليها (1) أو عدد من الخانات (0) ويليها (1)، نأخذ هذه الخانات كما هي ثم نعكس بقية الخانات التي على يسار الخانة (1) المسبوقة بـ (0) أي:

$$\begin{array}{rcc}
 168421 & & 168421 & & 168421 \\
 0101\boxed{1} & +8+3=+11 & 010\boxed{1}\boxed{0} & +8+2=+10 & 01\boxed{1}\boxed{0}\boxed{0} & +8+4=+12 \\
 \downarrow \downarrow \downarrow \downarrow & 2's complement + & \downarrow \downarrow \downarrow \downarrow & 2's complement + & \downarrow \downarrow \downarrow \downarrow & 2's complement + \\
 10101 & -16+5=-11 & 10110 & -16+6=-10 & 10100 & -16+4=-12
 \end{array}$$

لإيجاد العدد العشري المقابل لعدد ممثل بالمتتم الثنائي، ننظر إلى الخانة الأكثر وزناً، إذا كانت (0) يكون العدد موجباً ويجري استنتاجه بنفس الطريقة التي نوجد فيها المكافئ العشري لعدد ممثل بالنظام الثنائي. وإذا كانت (1) يكون العدد سالباً ويجري استنتاجه بأخذ وزن الخانة الأكثر وزناً كقيمة سالبة والخانات المتبقية التي قيمة كل منها (1) كقيمة موجبة وأخذ المحصلة نحصل على العدد العشري السالب المقابل. فمثلاً قيمة العدد (1 0 1 1 0) الممثل بالمتتم الثنائي بالنظام العشري هو (-8+2+1=-5).

للحصول على المتتم الثنائي عملياً، نعكس العدد، فنحصل على المتتم الأحادي له ثم نجمعه مع (1) الموجود على مدخل المنقول في الدخل (carry in) لدارة الجامع، كما هو موضح في الشكل 6.2.



الشكل 6.2: مثال على كيفية الحصول عملياً على المتمم الثنائي لعدد.

6. العمليات الحسابية باستعمال المتمم الثنائي

Signed numbers

نظرأً لأن الأعداد المرمزة بالمتمم الثنائي هي الأكثر استعمالاً في أجهزة الكمبيوتر والأنظمة المستندة إلى المعالجات الصغيرة، نعرض للعمليات الحسابية الأربع المعروفة (الجمع، والطرح، والضرب، والقسمة) عليها.

عملية الجمع (Addition)

يسمى العددان المطلوب جمعهما على التوالي، المجموع (addend) والمجموع إليه (augend)، وتسمى نتيجة الجمع (sum). في عملية الجمع، هناك أربع احتمالات هي:

1. العددان موجبان

2. عدد أول موجب طولته أكبر من طولية العدد الآخر السالب

3. عدد أول سالب طولته أكبر من طولية العدد الآخر الموجب

4. العددان سالبان

سنجري عمليات الجمع على أعداد ممثلة بالمتمم الثنائي وعلى ثمانية خانات أو الأعداد بإشارة بثمانية خانات (8-bit signed numbers)، وستكون النتيجة ممثلة على ثمانية خانات.

العداد موجبان والنتيجة موجبة

	128	64	32	16	8	4	2	1	
								1	
	0	0	0	0	0	1	1	1	addend
±	0	0	0	0	0	1	0	0	augend

	0	0	0	0	1	0	1	1	sum	7
±	0	0	0	0	0	1	0	0	augend	4

عدد أول موجب طولته أكبر من طولية العدد الآخر السالب والنتيجة موجبة

$$\begin{array}{r}
 128 \quad 64 \quad 32 \quad 16 \quad 8 \quad 4 \quad 2 \quad 1 \\
 1 \quad 1 \quad 1 \quad 1 \quad 1 \quad 1 \\
 0 \quad 0 \quad 0 \quad 0 \quad 1 \quad 1 \quad 1 \quad 1 \quad addend \quad +15 \\
 \pm \quad \underline{1} \quad \underline{1} \quad \underline{1} \quad \underline{1} \quad \underline{0} \quad \underline{1} \quad \underline{0} \quad augend \quad \pm \quad \underline{-6} \\
 \times \quad 0 \quad 0 \quad 0 \quad 0 \quad 1 \quad 0 \quad 0 \quad 1 \quad sum \quad +9
 \end{array}$$

عدد أول سالب طولته أكبر من طولية العدد الآخر الموجب والنتيجة سالبة

$$\begin{array}{r}
 128 \quad 64 \quad 32 \quad 16 \quad 8 \quad 4 \quad 2 \quad 1 \\
 0 \quad 0 \quad 0 \quad 1 \quad 0 \quad 0 \quad 0 \quad 0 \quad addend \quad +16 \\
 \pm \quad \underline{1} \quad \underline{1} \quad \underline{1} \quad \underline{0} \quad \underline{1} \quad \underline{0} \quad \underline{0} \quad \underline{0} \quad augend \quad \pm \quad \underline{-24} \\
 1 \quad 1 \quad 1 \quad 1 \quad 1 \quad 0 \quad 0 \quad 0 \quad sum \quad -8
 \end{array}$$

العدان سالبان والنتيجة سالبة

$$\begin{array}{r}
 128 \quad 64 \quad 32 \quad 16 \quad 8 \quad 4 \quad 2 \quad 1 \\
 1 \quad 1 \\
 1 \quad 1 \quad 1 \quad 1 \quad 1 \quad 0 \quad 1 \quad 1 \quad addend \quad -5 \\
 \pm \quad \underline{1} \quad \underline{1} \quad \underline{1} \quad \underline{1} \quad \underline{0} \quad \underline{1} \quad \underline{1} \quad \underline{1} \quad augend \quad \pm \quad \underline{-9} \\
 \times \quad 1 \quad 1 \quad 1 \quad 1 \quad 0 \quad 0 \quad 1 \quad 0 \quad sum \quad -14
 \end{array}$$

يجري تجاهل بت الحامل النهائي. نتيجة الجمع سالبة، ومكتوبة بصيغة المتمم الإثاني. يجري في الكمبيوتر تخزين الأرقام السالبة في شكل صيغة المتمم الإثاني لذلك، فإن عملية الجمع كما رأينا هي عملية بسيطة جداً: يجري جمع العددين وتتجاهل بت الحامل النهائي.

شرط الطفح (Overflow Condition) عندما يتجاوز ناتج جمع عددين عدد البتات المطلوبة لتمثيلهما، تحصل ما يسمى بالطفح ويمكن تحسس الطفح عن طريق بت إشارة النتيجة غير الصحيح: فالطفح يمكن أن يحدث فقط عندما يُجمع عدادان موجبان وتكون النتيجة سالبة، أو عندما يُجمع عدادان سالبان وتكون النتيجة موجبة. وفيما يلي مثال لتوضيح شرط الطفح.

	128	64	32	16	8	4	2	1	
	1	1	1	1					
	0	1	1	1	1	1	0	1	<i>addend</i>
\pm	<u>0</u>	<u>0</u>	<u>1</u>	<u>1</u>	<u>1</u>	<u>0</u>	<u>1</u>	<u>0</u>	<i>augend</i>
<i>Sign incorrect</i>	<u>1</u>	0	1	1	0	1	1	1	\pm <u>+58</u>
									<i>Magnitude incorrect</i> (-73) $+183$

يتطلب تمثيل ناتج الجمع (183) ثمانية بذات. وبما أن هناك سبعة بذات فقط مخصصة للطويلة لكل من العدددين والنتيجة (وبيت واحد للإشارة)، فإن هناك طفح يشير إليه بيـت الإشارة السالب (1).

الأعداد المجموعة مثى مثى دعونا ننظر إلى جمع سلسلة من الأعداد، فالجمع بجري مثى مثى. ويمكن تحقيق ذلك عن طريق جمع أول عددين، ثم جمع العدد الثالث إلى ناتج جمع العددين الأوليين، فجمع العدد الرابع لهذه النتيجة، وهلم جرا. هذه هي طريقة جمع الكمبيوتر لسلسلة أعداد. والمثال التالي يوضح ذلك.

المثال 10.2

اجماع الأعداد الجبرية التالية:

	0	1	0	0	<u>0</u>	0	1	0	0	+	0	0	0	<u>1</u>	1	0	1	1	+	0	0	0	<u>0</u>	1	1	1	0
	+	0	0	0	<u>0</u>	1	<u>0</u>	0	1	0																	
		1				128	64	32	16	8	4	2	1														
		6	8			0	1	0	0	0	1	0	0														
±		<u>2</u>	<u>7</u>			±	<u>0</u>	<u>0</u>	<u>0</u>	<u>1</u>	<u>1</u>	<u>0</u>	<u>1</u>													<i>Add 1st two numbers</i>	
										1	1	1	1														
		9	5			0	1	0	1	1	1	1	1												<i>First sum</i>		
±	-	<u>1</u>	<u>4</u>			±	<u>0</u>	<u>0</u>	<u>0</u>	<u>0</u>	<u>1</u>	<u>1</u>	<u>1</u>	<u>0</u>											<i>Add 3rd number</i>		
										1																	
		1	0	9		0	1	1	0	1	1	0	1												<i>2nd sum</i>		
±	-	<u>1</u>	<u>8</u>			±	<u>0</u>	<u>0</u>	<u>0</u>	<u>1</u>	<u>0</u>	<u>0</u>	<u>1</u>	<u>0</u>											<i>Add 4th number</i>		
										1	2	7		0	1	1	1	1	1	1					<i>Final sum</i>		

عملية الطرح (Subtraction)

عملية الطرح هي حالة خاصة من عملية الجمع. على سبيل المثال، طرح العدد $(+6)$ ، ويسمى المطروح (Subtrahend) من العدد $(+9)$ ، ويسمى المطروح منه (Minuend)، يكفيء جمع (-6) مع $(+9)$. أي أن تحويل عملية الطرح إلى عملية جمع تقضي بغير إشارة العدد المطروح وجمعه مع المطروح منه. وتسمى نتيجة الطرح بالفرق $(Difference)$.

يجري تغيير إشارة العدد موجباً كان أم سالباً بأخذ المنم الإثني له.
على سبيل المثال، عند أخذ المتمم الإثني للعدد الموجب (0000_0100) أي (+4)، نحصل على العدد السالب (1111_1100) أي (-4).
وكمثال آخر، عند أخذ المتمم الإثني للعدد السالب (1110_1101) أي (-19)، نحصل على العدد الموجب (0001_0011) أي (+19).

لطرح عددين جبريين نأخذ المنم الإثني للمطروح ونجمعه مع المطروح منه، ونهمل الحامل (المنقول) النهائي.
يوضح المثال 11.2 عملية الطرح هذه.

المثال 11.2

اطرح الأعداد التالية باستعمال المتمم الإثني:

$$(a) \quad 0 \ 0 \ 0 \ 0 \ 0 \ 1 \ 0 \ 0 \ 0 - 0 \ 0 \ 0 \ 0 \ 0 \ 0 \ 0 \ 1 \ 1$$

$$(b) \quad 0 \ 0 \ 0 \ 0 \ 1 \ 1 \ 0 \ 0 - 1 \ 1 \ 1 \ 1 \ 0 \ 1 \ 1 \ 1$$

$$(c) \quad 1 \ 1 \ 1 \ 0 \ 0 \ 1 \ 1 \ 1 - 0 \ 0 \ 0 \ 1 \ 0 \ 0 \ 1 \ 1$$

$$(d) \quad 1 \ 0 \ 0 \ 0 \ 1 \ 0 \ 0 \ 0 - 1 \ 1 \ 1 \ 0 \ 0 \ 0 \ 1 \ 0$$

الحل

$$8 \quad - \quad 3 \quad = \quad 8 \quad + \quad (-3) \quad = \quad 5$$

$$\begin{array}{r}
 & 128 & 64 & 32 & 16 & 8 & 4 & 2 & 1 \\
 (a) & 1 & 1 & 1 & 1 & \\
 & 0 & 0 & 0 & 0 & 1 & 0 & 0 & 0 & Minuend (+8) \\
 \pm & - & 1 & 1 & 1 & 1 & 1 & 0 & 1 & 2^{\text{'}}\text{s complement of} \\
 Discard & \cancel{X} & 0 & 0 & 0 & 0 & 0 & 1 & 0 & subtrahend (-3) \\
 & & & & & & & & Difference (+5)
 \end{array}$$

$$12 \quad - \quad (-9) \quad = \quad 12 \quad + \quad 9 \quad = \quad 21$$

$$\begin{array}{r}
 & 128 & 64 & 32 & 16 & 8 & 4 & 2 & 1 \\
 (b) & & & & 1 & & & & \\
 & 0 & 0 & 0 & 0 & 1 & 1 & 0 & 0 & Minuend (+12) \\
 \pm & - & 0 & 0 & 0 & 0 & 1 & 0 & 0 & 1 & 2^{\text{'}}\text{s complement of} \\
 & & & & & & & & & subtrahend (+9) \\
 & 0 & 0 & 0 & 1 & 0 & 1 & 0 & 1 & Difference (+21)
 \end{array}$$

$$-25 - (+19) = -25 + (-19) = -44$$

	128	64	32	16	8	4	2	1	
(c)	1	1		1	1	1	1		
	1	1	1	0	0	1	1	1	<i>Minuend</i> (-25)
	+	-	1	1	0	1	1	0	<i>2's complement of subtrahend</i> (-19)
	<i>Discard</i>	X	1	1	0	1	0	0	<i>Difference</i> (-44)

$$-25 - (+19) = -25 + (-19) = -44$$

	128	64	32	16	8	4	2	1	
(d)			1	1					
	1	0	0	0	1	0	0	0	<i>Minuend</i> (-120)
	+	-	0	0	0	1	1	1	<i>2's complement of subtrahend</i> (+30)
			1	0	1	0	0	1	<i>Difference</i> (-90)

عملية الضرب (Multiplication)

تسمى الأعداد في عملية الضرب المضروب به (Multiplier)، والضارب (Multiplicand) والجداء (Product). وهذا ما يوضحه المثال التالي.

$$\begin{array}{r} 8 \quad \textit{Multiplicand} \\ \times \quad \underline{3} \quad \textit{Multiplier} \\ \hline 2 \quad 4 \quad \textit{Product} \end{array}$$

تستعمل معظم أجهزة الكمبيوتر عملية الجمع لتحقيق ضرب الأعداد. وكما مر معنا، فإن عملية الجمع تستعمل أيضاً لتحقيق عملية الطرح. دعونا الآن نرى كيف يجري تنفيذ عملية الضرب باستعمال الجمع.

الجمع المباشر والجاءات الجزئية هما طريقتان رئيستان لتنفيذ الضرب باستعمال الجمع. في حالة طريقة الجمع المباشر، يُجمع المضروب به عدد من المرات مساوياً إلى قيمة الضارب. لإيجاد نتيجة ضرب ($24 \times 3 = 24 + 24 + 24 = 72$)، نجمع المضروب به (8) ثلاثة مرات ($24 = 8 + 8 + 8$). وعيوب هذه الطريقة هو أن عملية الجمع تصبح طويلة جداً إذا كان العدد الضارب هو عدد كبير. على سبيل المثال عملية ضرب ($75 \times 350 = 26250$) يتطلب جمع العدد (350) مع نفسه (75) مرة. بالمناسبة، هذا هو السبب في استخدام مصطلح مرات (Times) لمعنى ضرب (Multiply).

عندما يجري ضرب عددين في نظام المتم الإثنتي، يجب أن يكون كلاً من العددين موجباً. يوضح المثال التالي عملية الضرب المعتمدة على جمع عددين معاً.

المثال 12.2

يُطلب إجراء عملية ضرب العددين الجبريين $(0\ 0\ 0\ 0\ 0\ 1\ 0\ 1\ 0\ 0\ 1)$ و $(0\ 0\ 1\ 0\ 0\ 1\ 1\ 0\ 1\ 0\ 1)$ باستخدام طريقة الجمع المباشر.

الحل

بما أن العددين موجبان، فهما بالصيغة الصحيحة (true)، فالجاء سيكون موجباً. القيمة العشرية للضارب (77)، لذلك يجمع المضروب به مع نفسه أربع مرات.

$$\begin{array}{cccccccccc}
 256 & 128 & 64 & 32 & 16 & 8 & 4 & 2 & 1 \\
 & 1 & & & 1 & 1 & & 1 \\
 & 0 & 1 & 0 & 0 & 1 & 1 & 0 & 1 \\
 \pm & - & 0 & 1 & 0 & 0 & 1 & 1 & 0 & 1 \\
 & & & & 1 & 1 & & \\
 & & 1 & 0 & 0 & 1 & 1 & 0 & 1 & 0 \\
 & \pm & 0 & 1 & 0 & 0 & 1 & 1 & 0 & 1 \\
 & & & & 1 & 1 & 1 & 1 \\
 & & 1 & 1 & 1 & 0 & 0 & 1 & 1 & 1 \\
 & \pm & 0 & 1 & 0 & 0 & 1 & 1 & 0 & 1 \\
 & & & & 1 & 0 & 0 & 1 & 0 & 0 \\
 & & & & & & & & & \text{Product}
 \end{array}$$

1st time
2nd time
partial sum
3rd time
partial sum
4th time

بما أن إشارة العدد المضروب به (0)، فسوف لن يكون له أثر على النتيجة. فكل بذات النتيجة هي قيمة الجداء. طريقة الجداءات الجزئية وربما كانت الأكثر شيوعاً لأنها تعكس الطريقة اليدوية في الضرب. يجري ضرب المضروب به بكل رقم من أرقام الضارب بدءاً من الرقم الأقل وزناً. وتسمى نتائج ضرب المضروب به برقم من أرقام الضارب بالنتائج الجزئي (Partial product). يزاح كل ناتج جزئي على التوالي خانة واحدة إلى اليسار، وعندما يجري الحصول على كل الجداءات الجزئية، تجمع بعضها مع بعض للحصول على الجداء النهائي. يوضح المثال التالي هذه الإجرائية.

$$\begin{array}{r}
 1 \quad 2 \\
 2 \quad 3 \quad 9 \quad \text{\textit{Multiplicand}} \\
 \times \quad 1 \quad 2 \quad 3 \quad \text{\textit{Multiplier}} \\
 \hline
 2 \quad / \\
 7 \quad 1 \quad 7 \quad \text{1st} \quad \text{\textit{partial product}} \quad (3 \times 293) \\
 4 \quad 7 \quad 8 \quad \text{2nd} \quad \text{\textit{partial product}} \quad (2 \times 293) \\
 \pm \quad 2 \quad 3 \quad 9 \quad - \quad \text{3rd} \quad \text{\textit{partial product}} \quad (1 \times 293) \\
 2 \quad 9, \quad 3 \quad 9 \quad 7 \quad \text{\textit{Final product}}
 \end{array}$$

تحدد إشارة نتائج الضرب وفقاً لإشارة المضروب به، وإشارة الضارب ووفقاً للقواعدتين التاليتين:

- إذا كانت إشارتا العدد المطلوب ضربهما متماثلين، تكون إشارة نتيجة الضرب موجبة.
 - وإذا كانت إشارتا العدد المطلوب ضربهما مختلفين، تكون إشارة نتيجة الضرب سالبة.
- تتلخص الخطوات الرئيسية لعملية الضرب باستعمال طريقة الجداءات الجزئية بما يلي:
- الخطوة 1. تحديد ما إذا كانت إشارات المضرب به والضارب متماثلين أم لا. وهذا ما يحدد علامة الجداء.
- الخطوة 2. تغيير أي عدد سالب إلى آخر موجب. لأن معظم أجهزة الكمبيوتر تخزن الأعداد السالبة في صيغة المتمم الإثاني، والمطلوبأخذ المتمم الإثاني للعدد السالب لتحويله إلى عدد موجب.
- الخطوة 3. بدءاً من البت الأقل وزناً للعدد الضارب، تتولد الجداءات الجزئية. عندما يكون البت (1)، يكون الجداءجزئي هو نفسه العدد المضرب به. وعندما يكون البت (0)، يكون الجداءجزئي هو الصفر. يُزاح كل جداءجزئي على التبالي خانة واحدة إلى اليسار.

- الخطوة 4. يُجمع كل جداءجزئي على التبالي مع المجموع السابق للجاءاتجزئية للحصول على الجداء النهائي.
- الخطوة 5. إذا كان بت الإشارة للجاء المحدد في الخطوة 1 سالباً، نأخذ المتمم الإثاني للجاء. وإذا كان بت الإشارة موجباً، نترك نتيجة الجاء كما هي. ونرفق معه بت الإشارة المناسب لهذا الجاء.

المثال 13.2

يطلب ضرب العددان الجبريين $(1\ 1\ 0\ 0\ 0\ 1\ 0\ 1\ 0\ 0\ 1\ 0)$ كمضرب به و $(1\ 0\ 1\ 0\ 0\ 1\ 0\ 1\ 0\ 0\ 1\ 0)$ كمضروب باستعمال طريقة الجداءاتجزئية.

الحل

- الخطوة 1: بت إشارة المضرب به هي (0) و بت إشارة المضروب هي (1). وبالتالي ستكون إشارة بت الجاء (1).
- الخطوة 2: نأخذ المتمم الإثاني للعدد الضارب لنضعه بالقيمة المطلقة. $110001011 <----> 00111011$
- الخطوتن 3 و 4: تكون إجرائية الضرب على النحو المبين أدناه. للاحظ أن العددان المستعملين في هذه الخطوات متماثلين بالقيمة المطلقة (موجبين).
- الخطوة 5: بما أن إشارة ناتج الضرب المحددة في الخطوة 1 هي (1)، نأخذ المتمم الإثاني لنتيجة الضرب ونضيف لها بت الإشارة (1).

8192	4096	2048	1024	512	256	128	64	32	16	8	4	2	1		
							1	0	1	0	0	1	1	<i>Multiplicand</i>	
							\times	0	1	1	1	0	1	1	<i>Multiplier</i>
										1	1				
								1	0	1	0	0	1	1	<i>1st partial product</i>
							\pm	1	0	1	0	0	1	1	<i>2nd partial product</i>
									1	1	1	1	0	0	<i>sum</i>
							\pm	0	0	0	0	0	0	0	<i>3rd partial product</i>
								1	1	1	1	1			
									0	1	1	1	1	0	<i>sum</i>
							\pm	1	0	1	0	0	1	1	<i>4th partial product</i>
								1	1		1				
									1	1	1	0	0	0	<i>sum</i>
							\pm	1	0	1	0	0	1	1	<i>5th partial product</i>
									1	1					
										1	0	0	0	1	<i>sum</i>
							\pm	1	0	1	0	0	1	1	<i>6th partial product</i>
								1	0	1	0	0	0	1	<i>sum</i>
							\pm	0	0	0	0	0	0	0	<i>7th partial product</i>
								1	0	0	0	0	0	1	<i>Final product</i>
1	0	1	1	0	0	1	1	0	1	1	1	1	1	1	2's complement + sign

عملية القسمة (Division)

تسمى الأعداد في عملية القسمة المقسم (Dividend)، والقاسم (Divisor) وناتج القسمة (Quotient)، وبباقي القسمة (Remainder). وهذا موضح في عملية القسمة التالية.

$$\frac{\text{dividend}}{\text{divisor}} = \text{quotient, and remainder}$$

تنفذ عملية القسمة في أجهزة الكمبيوتر باستعمال الطرح. وبما أن عملية الطرح تجري باستعمال دارة الجامع، فإن عملية القسمة تجري أيضاً باستعمال دارة الجامع.

ويطلق على ناتج القسمة الحاصل (Quotient). والحاصل هو عدد مرات طرح القاسم. كما يتضح من تقسيم العدد (21) على العدد (7).

2	1	<i>Dividend</i>
=	-	<i>1st subtraction of divisor</i>
1	4	<i>1st partial remainder</i>
=	-	<i>2nd subtraction of divisor</i>
	7	<i>2nd partial remainder</i>
=	-	<i>3rd subtraction of divisor</i>
	0	<i>Zero remainder</i>

وفي هذا المثال البسيط، كان قد طرح القاسم من المقسم ثلث مرات قبل أن يصبح الباقي صفرًا. ولذلك، فإن نتيجة القسمة هي (3)، وبافي القسمة هو (0).

تعتمد إشارة حاصل القسمة على إشاراتي العدد المقسم والعدد الفاسم وفقاً للقواعدتين التاليتين:

- إذا كان للعددين المطلوب قسمتهما نفس الإشارة، تكون إشارة حاصل القسمة موجبة.
 - إذا كانت إشاراتي العددان المطلوب ضريهما مختلفتين، تكون إشارة حاصل القسمة سالبة.
- ينبغي أن يكون العددان المطلوب إجراء عملية القسمة عليهم بالقيمة المطلقة.

تتلخص الخطوات الرئيسية في عملية القسمة على النحو التالي:

الخطوة 1. تحديد ما إذا كانت إشاراتي المقسم والقاسم متماثلتين أو مختلفتين. وهذا يحدد إشارة حاصل القسمة. وتهيئة حاصل القسمة على الصفر بداية.

الخطوة 2. طرح المقسم عليه (القاسم) من المقسم باستعمال الجمع بالمتتم الثنائي للحصول على أول باقي جزئي وإضافة (1) إلى حاصل القسمة. إذا كان هذا الباقي الجزئي موجباً نننقل إلى الخطوة 3. وإنما كان صفرراً تكتمل عملية القسمة، أما إنما إذا كان سالباً نلغى عملية الطرح الأخيرة ونأخذ النتيجة السابقة.

الخطوة 3. طرح القاسم من المقسم وإضافة (1) إلى حاصل القسمة. إذا كانت النتيجة موجبة، نكرر ذلك على الباقي الجزئي. وإذا كانت النتيجة صفرأ أو سالبة، تكتمل عملية القسمة.

نستمر في طرح المقسم عليه من المقسم والباقي الجزئي حتى نحصل على باقي يساوي إلى الصفر أو باقي سالب. ثم نعد عدد مرات عمليات الطرح فيكون هو حاصل القسمة. يبين المثال التالي هذه الخطوات باستعمال عددين مماثلين على 8 بت.

المثال 13.2

يُطلب إجراء عملية قسمة العدد (0 0 0 1 1 0 0 1) على العدد (1 0 0 0 0 0 0 0).

الحل

الخطوة 1: العددان موجبان. وبالتالي سيكون حاصل القسمة موجباً. والقيمة الابتدائية لحاصل القسمة (0 0 0 0 0 0 0 0).

الخطوة 2: نطرح القاسم من المقسم باستعمال الجمع بالمتتم الثنائي (ونذكر بإهمال المنقول النهائي)

$$\begin{array}{r}
 128 \quad 64 \quad 32 \quad 16 \quad 8 \quad 4 \quad 2 \quad 1 \\
 1 \quad 1 \quad & 1 \\
 0 \quad 1 \quad 1 \quad 0 \quad 0 \quad 1 \quad 0 \quad 0 \quad \text{Dividend} \\
 + \quad 1 \quad 1 \quad 1 \quad 0 \quad 0 \quad 1 \quad 1 \quad 1 \quad 2's complement of divisor \\
 \times \quad 0 \quad 1 \quad 0 \quad 0 \quad 1 \quad 0 \quad 1 \quad 1 \quad \text{Positive 1st partial remainder}
 \end{array}$$

نضيف (1) إلى حاصل القسمة:

$$0 \quad 0 \quad 0 \quad 0 \quad 0 \quad 0 \quad 0 \quad 0+0 \quad 0 \quad 1=0 \quad 0 \quad 0 \quad 0 \quad 0 \quad 0 \quad 1$$

الخطوة 3: نطرح القاسم من الباقي الجزئي الأول باستعمال الجمع بالمتتم الثنائي.

$$\begin{array}{r}
 128 \quad 64 \quad 32 \quad 16 \quad 8 \quad 4 \quad 2 \quad 1 \\
 1 \quad & 1 \quad 1 \quad 1 \quad 1 \\
 0 \quad 1 \quad 0 \quad 0 \quad 1 \quad 0 \quad 1 \quad 1 \quad 1st partial remainder \\
 + \quad 1 \quad 1 \quad 1 \quad 0 \quad 0 \quad 1 \quad 1 \quad 1 \quad 2's complement of divisor \\
 \times \quad 0 \quad 0 \quad 1 \quad 1 \quad 0 \quad 0 \quad 1 \quad 0 \quad \text{Positive 2nd partial remainder}
 \end{array}$$

نضيف (1) إلى حاصل القسمة:

$$0 \quad 0 \quad 0 \quad 0 \quad 0 \quad 0 \quad 0 \quad 1+0 \quad 0 \quad 1=0 \quad 0 \quad 0 \quad 0 \quad 0 \quad 1 \quad 0$$

الخطوة 4: نطرح القاسم من الباقي الجزئي الثاني باستعمال الجمع بالمتتم الثنائي.

$$\begin{array}{r}
 128 \quad 64 \quad 32 \quad 16 \quad 8 \quad 4 \quad 2 \quad 1 \\
 1 \quad 1 \quad & 1 \quad 1 \\
 0 \quad 0 \quad 1 \quad 1 \quad 0 \quad 0 \quad 1 \quad 0 \quad 2nd partial remainder \\
 + \quad 1 \quad 1 \quad 1 \quad 0 \quad 0 \quad 1 \quad 1 \quad 1 \quad 2's complement of divisor \\
 \times \quad 0 \quad 0 \quad 0 \quad 1 \quad 1 \quad 0 \quad 0 \quad 1 \quad \text{Positive 3rd partial remainder}
 \end{array}$$

نضيف (1) إلى حاصل القسمة:

$$0 \quad 0 \quad 0 \quad 0 \quad 0 \quad 0 \quad 1 \quad 0+0 \quad 0 \quad 1=0 \quad 0 \quad 0 \quad 0 \quad 0 \quad 0 \quad 1 \quad 1$$

الخطوة 5: نطرح القاسم من الباقي الجزئي الثالث باستعمال الجمع بالمتتم الثنائي.

128	64	32	16	8	4	2	1	
1	1	1	1	1	1	1	1	
0	0	0	1	1	0	0	1	3rd partial remainder
+	1	1	1	0	0	1	1	2's complement of divisor
X	0	0	0	0	0	0	0	Zero remainder

نضيف (1) إلى حاصل القسمة:

$$0 \ 0 \ 0 \ 0 \ 0 \ 0 \ 1 \ 1 + 0 \ 0 \ 0 \ 0 \ 0 \ 0 \ 1 = 0 \ 0 \ 0 \ 0 \ 0 \ 0 \ 1 \ 0 \ 0$$

وبذلك تكون قد انتهت الإجرائية.

7. نظام العد العشري المرمز الثنائيًّا (BCD)

النظام العشري المرمز الثنائيًّا (BCD) هو طريقة لتمثيل كل خانة عشرية بالترميز الثنائي. هناك عشر مجموعات من الرموز في نظام الأعداد العشرية المرمز الثنائيًّا (BCD)، لذلك من السهل جداً الانتقال بين النظام العشري والنظام العشري المرمز الثنائيًّا. لأننا نرغب أن نقرأ ونكتب في النظام العشري، ويوفر النظام العشري المرمز الثنائيًّا وجيهة ممتازة للأنظمة الثنائية. ومن أمثلة هذه الوجيئات هي لوحة المفاتيح كوسائل إدخال والشاشات كوسائل إخراج وإظهار.

الترميز (8421) هو نوع من التمثيل العشري المرمز الثنائيًّا (BCD). يعني هذا التمثيل أن كل رقم عشري، من (0) إلى (9)، يمثل بأربعة خانات ثنائية.

تشير التسمية (8421) إلى الأوزان الثنائية للبتات الأربع (20، 21، 22، 23). سهولة التحويل بين الأعداد المرمز وفق الترميز الثنائي (8421) والأعداد العشرية المallowفة هي الميزة الرئيسية لهذا الترميز. كل ما علينا فعله هو أن تتنكر عشرة مجموعات ثنائية تمثل الأرقام العشرية العشرة وفق ما هو مبين أدناه.

Decimal Digit	0	1	2	3	4	5	6	7	8	9
BCD	0000	0001	0010	0011	0100	0101	0110	0111	1000	1001

باستعمال أربع خانات ثنائية، يمكن تمثيل ستة عشر رقمًا (من 0000 إلى 1111) ولكن الترميز (8421) يستعمل فقط عشرة منها، تسمى الترميزات 1010، 1011، 1100، 1101، 1110، 1111، الترميزات الغير صالحة (codes Invalid).

لكتابة أي عدد عشري باستعمال الترميز (BCD)، يكتب كل رقم عشري بالصيغة الثنائية مماثلة على (4) بت.

المثال 13.2

حول كلاً من الأعداد العشرية التالية إلى (BCD).

- (a) 35 (b) 98 (c) 170 (d) 2469

الحل

3	5	9	8	1	7	0
(a)	\downarrow	\downarrow	\downarrow	(c)	\downarrow	\downarrow
0011	0101	1001	1000	0001	0111	0000

2	4	9	6
(d)	\downarrow	\downarrow	\downarrow
0010	0100	1001	0110

من السهل أيضاً تحديد عدد عشري لعدد ممثل بصيغة (BCD). نبدأ من أقصى اليمين ونقسم الباتات إلى مجموعات تتكون كلاً منها من أربعة باتات. ثم نكتب الرقم العشري الذي تمثله كل مجموعة.

المثال 14.2

حول كلاً من الأعداد المكتوبة بصيغة (BCD) إلى أعداد عشرية.

- (a) 10001_0110 (b) 0011_0101_0001 (c) 1001_0100_0111_0000

الحل

1000	0110	0011	0101	0001	1001	0100	0111	0000
(a)	\downarrow	\downarrow	(b)	\downarrow	\downarrow	(c)	\downarrow	\downarrow
8	6	3	5	1	9	4	7	0

جمع الأعداد العشرية المرمزة إثنانِيًّا (BCD Addition)

ترميز الأعداد بصيغة (BCD) هو ترميز رقمي يمكن استعماله في العمليات الحسابية. عملية الجمع هي العملية الحسابية الأكثر أهمية لأن العمليات الحسابية الثلاث الأخرى (الطرح والضرب والقسمة) يمكن تحقيقها باستعمال عملية الجمع. نبين فيما يلي كيفية جمع عددين بصيغة (BCD):

الخطوة 1. جمع العددين الممثلين بصيغة (BCD)، وذلك باستعمال قواعد الجمع في النظام الثنائي.

الخطوة 2. إذا كان ناتج جمع مجموعتين (كل منها 4 بت) يساوي أو أقل من (9)، تكون النتيجة رمز (BCD) صحيح (Valid code).

الخطوة 3. إذا كان ناتج جمع مجموعتين (كل منها 4 بت) أكبر من (9) أو يوجد منقول إلى المجموعة التالية، تكون النتيجة رمز (BCD) غير صحيح ويجري إضافة (0110) إلى النتيجة لإرجاعها رمزاً صحيحاً.

المثال 15.2

يُطلب إجراء عمليات الجمع التالية بصيغة (BCD).

(a) $0011 + 0100$

(b) $0010_0011 + 0001_0101$

(c) $1000_0110 + 0001_0011$

(d) $0100_0101_0000 + 0100_0001_0111$

الحل

$$\begin{array}{r}
 8_4_2_1 \\
 \underline{0011} \\
 \pm \underline{0100} \\
 0111
 \end{array}
 \quad
 \begin{array}{r}
 8_4_2_1 \\
 \underline{0010} \\
 \pm \underline{0001} \\
 0011
 \end{array}
 \quad
 \begin{array}{r}
 8_4_2_1 \\
 \underline{111_} \\
 \underline{0011} \\
 \underline{0101} \\
 1000
 \end{array}
 \quad
 \begin{array}{r}
 2 \quad 3 \\
 \underline{1} \quad \underline{5} \\
 3 \quad 8
 \end{array}$$

$$\begin{array}{r}
 8_4_2_1 \quad 8_4_2_1 \quad 8_4_2_1 \quad 8_4_2_1 \quad 8_4_2_1 \\
 \underline{\quad} \quad \underline{11_} \quad \underline{\quad} \quad \underline{1_} \quad \underline{\quad} \\
 (c) \quad \underline{1000} \quad \underline{0110} \quad \underline{86} \quad \underline{0100} \quad \underline{0101} \quad \underline{0000} \quad 450 \\
 \pm \quad \underline{0001} \quad \underline{0011} \quad \underline{+13} \quad \underline{0100} \quad \underline{0001} \quad \underline{0111} \quad \underline{+417} \\
 1001 \quad 1001 \quad 99 \quad 1000 \quad 0110 \quad 0111 \quad 867
 \end{array}$$

نلاحظ أن نتيجة جمع أية مجموعة لم يتجاوز العدد (1001) والنتيجة هي رموز (BCD) صحيحة.

المثال 16.2

يُطلب إجراء عمليات الجمع التالية بصيغة (BCD).

(a) $1001 + 0100$

(b) $1001 + 1001$

(c) $0001_0110 + 0001_0101$

(d) $0110_0111 + 0101_0011$

الحل

$$\begin{array}{r}
 8_4_2_1 \\
 \underline{\quad} \\
 1001 \\
 \pm \underline{0100} \\
 1_\underline{ } \\
 1 \quad 1101 \quad \text{Invalid BCD number } (>9) \\
 \pm \underline{0110} \quad \text{Add 6} \\
 0001 \quad 0011 \quad \text{Valid BCD number} \\
 \downarrow \quad \downarrow \\
 1 \quad 3
 \end{array}$$

	8_4_2_1	
	<u> 1 </u>	
1	1001	9
\pm	<u>1001</u>	\pm <u>9</u>
	11 <u> </u>	18
(b)	1 0010	<i>Invalid because of carry</i>
	\pm <u>0110</u>	<i>Add 6</i>
0001	1000	<i>Valid BCD number</i>
	\downarrow \downarrow	
	1 8	

	8_4_2_1 8_4_2_1	
	<u> 1 </u>	
	0001 0110	16
\pm	<u>0001</u> <u>0101</u>	\pm <u>15</u>
	<u> 1 </u> 11 <u> </u>	31
(c)	0010 1011	<i>Right group is invalid (>9) Left group is valid</i>
\pm	<u> -</u> <u>0110</u>	<i>Add 6 to invalid code Add carry (0001)</i>
	0011 0001	<i>Valid BCD number to next group</i>
	\downarrow \downarrow	
	3 1	

	8_4_2_1 8_4_2_1	
	1 <u> </u> 111 <u> </u>	
	0110 0111	67
\pm	<u>0101</u> <u>0011</u>	\pm <u>53</u>
1	1111 11 <u> </u>	120
	1011 1010	<i>Both groups are invalid (>9)</i>
\pm	<u>0110</u> <u>0110</u>	<i>Add 6 to Both groups</i>
0001	0010 0000	<i>Valid BCD number</i>
	\downarrow \downarrow \downarrow	
	1 2 0	

8. الترميز الرقمي Digital Codes

يُستعمل الترميز كثيراً في الأنظمة الرقمية. فالترميز (BCD) الذي درسناه لتوна هو ترميز رقمي صرف، ويوجد أنواع أخرى للترميز مثل الترميز الحرف-رقمي (Alphanumeric)، الذي يُستعمل لتمثيل الأرقام والحراف والرموز والتعليمات. سندرس هنا نوعين من الترميز يُسمى الأول ترميز غري (Gray code)، ويُسمى الآخر ترميز أسكى (ASCII code).

ترميز غري (Gray code)

لا يعتمد ترميز غري على أوزان الخانات فهو ليس ترميزاً حسابياً، وبالتالي لا توجد أوزان محددة مخصصة لموقع البت. الميزة الرئيسية الهامة لترميز غري هو تغير بت واحد عند الانتقال من ترميز إلى آخر في تتابع ما. هذه الخاصية مهمة في العديد من التطبيقات، مثل مرمز الوضع، حيث تزداد إمكانية الخطأ مع عدد تغيرات البتات بين الأرقام المجاورة. يبين الجدول التالي ترميز غري على (4) بت للأعداد العشرية من (0) إلى (15)، وبظهور يبين الجدول أيضاً الأعداد الإثنانية المقابلة. يمكن أن يكون ترميز غري على أي عدد من البتات كما هو الحال في تمثيل الأعداد في النظام الإثني. للاحظ في هذا التتابع أن بتاً واحداً يتغير في ترميز غري فمثلاً عند الانتقال من العدد (3) إلى العدد (4) يتغير ترميز غري من (0010) إلى (0110)، وفي حالة الترميز الإثني يتغير من (0011) إلى (0100)، أي تتغير حالة ثلاثة برات. البت الوحيد الذي يتغير في ترميز غري هو البت الثالث من اليمين، بينما تبقى بقية البتات على حالها.

Decimal	Binary	Gray Code
0	0 0 0 0	0 0 0 0
1	0 0 0 1	0 0 0 1
2	0 0 1 0	0 0 1 1
3	0 0 1 1	0 0 1 0
4	0 1 0 0	0 1 1 0
5	0 1 0 1	0 1 1 1
6	0 1 1 0	0 1 0 1
7	0 1 1 1	0 1 0 0
8	1 0 0 0	1 1 0 0
9	1 0 0 1	1 1 0 1
10	1 0 1 0	1 1 1 1
11	1 0 1 1	1 1 1 0
12	1 1 0 0	1 0 1 0
13	1 1 0 1	1 0 1 1
14	1 1 1 0	1 0 0 1
15	1 1 1 1	1 0 0 0

التحويل من الترميز الثنائي إلى الترميز غري (Binary to Gray Code Conversion)

تبين الخطوات التالية كيفية الانتقال من الترميز الثنائي إلى ترميز غري:

1. البت الموجود في أقصى اليسار لترميز غري هو نفسه البت الأكثر وزناً في الترميز الثنائي.
2. نبدأ من اليسار إلى اليمين ونجمع البتين من أقصى اليسار في الترميز الثنائي بدون باقي فنحصل على البت الثاني من أقصى اليسار في ترميز غري، نزيل خانة إلى اليمين ونكرر ذلك حتى الحصول على بت غري في أقصى اليمين.

يبين المثال التالي التحويل من الترميز الثنائي للعدد (10110) إلى ترميز غري.

1	+	0	+	1	+	1	+	0	Binary
↓		↓		↓		↓		↓	
1		1		1		0		1	Gray

فترميز غري للعدد الثنائي (10110) هو (11101).

التحول من الترميز غري إلى الترميز الثنائي (Gray to Binary Code Conversion)

تبين الخطوات التالية كيفية الانتقال من الترميز غري إلى الترميز الثنائي:

1. البت الأكثر وزناً في الترميز الثنائي هو نفسه البت الموجود على أقصى اليسار في ترميز غري.
2. نبدأ من اليسار إلى اليمين ونجمع بت النتيجة في الترميز الثنائي مع البت التالي في ترميز غري بدون باقي فنحصل على البت التالي في أقصى اليسار للترميز الثنائي. ونكرر ذلك حتى نحصل على آخر بت في الترميز الثنائي.

يبين المثال التالي التحويل من الترميز غري (11011) إلى الترميز الثنائي.

1	1	1	0	1	Gray				
↓	+	↓	+	↓	+	↓	+	↓	
1	0	1	1	0	Binary				

الترميز الثنائي للترميز غري (11011) هو (10110).

الترميز الحرف - رقمي (Alphanumeric Codes)

كي نتمكن من التواصل، لا نحتاج فقط إلى الأرقام (Numbers) لكننا نحتاج أيضاً إلى الحروف (Letters) وبعض الرموز (Symbols). الترميز الحرف-رقمي هو ترميز يمثل الحروف والأرقام. ويشمل الكثير من هذا النوع من الترميز بالإضافة إلى الحروف والأرقام بعض الرموز والتعليمات الضرورية لنقل المعلومات.

في الحد الأدنى يشمل الترميز الحرف-رقمي (10) أرقام و (26) حرفأً أبجدياً أي ما مجموعه (36) رمزاً. يتطلب ذلك (6) برات لتتمثيل تلك الرموز، لأن (5) برات لا تكفي لمثل هذا التمثيل ($2^5 = 32$). يمكن تمثيل (4) رمزاً ($2^6 = 64$) ممكناً في (6) برات، أي يبقى (28 = 64 - 36) رمزاً ممكناً غير مستعمل. وكما أسلفنا تحتاج بعض التطبيقات إلى

رموز أخرى غير الأرقام والحروف لإجراء تواصل مكتمل. تحتاج مثلاً إلى إشارات الفراغات (Spaces)، والنقط (Periods)، والنقطتين فوق بعض (Colons)، والفاصل المنقطة (Semicolons)، وإشارات الاستفهام (Question Marks)، وإلى ما هنالك من إشارات التقسيط. كما تحتاج إلى بعض التعليمات للطلب من المستقبل ماذا يفعل بالمعلومات المستقبلة. يمكن أن نتعامل بالترميز على (6) برات مع الأرقام العشرة ، والحروف الستة والعشرون، و (28) رمزاً آخر.

الترميز أ斯基 (ASCII Code)

الاختصار (ASCII) يعني الترميز المعياري الأمريكي لتبادل المعلومات (American Standard Code for Information Interchange)， وهو ترميز معياري للأحرف والأرقام وإشارات التقسيط وبعض إشارات التحكم ممثلاً على (7) برات، وقد اعتمد في العام (1963). يشمل هذا الترميز ترميزاً لـ ($2^7 = 128$) حرفاً ورمزاً. يبين الجدول أدناه هذا الترميز. الترميزات (32) الأولى هي ترميزات لحروف التحكم بالطابعات عن بعد (Teletype) والمنسقة حالياً، لذلك تستعمل هذه الترميزات في وظائف أخرى حالياً.

	0	1	2	3	4	5	6	7	8	9	A	B	C	D	E	F
0	N U L	S O H	S T X	E T X	E O T	E N Q	A C K	B E L	B S T	H T F	L T T	V F F	F C R	C S O	S S I	
1	D L E	D C 1	D C 2	D C 3	D A 4	N Y K	S T N	E C B	C E N	S U B	E S C	S F B	G R S	R S S	U S	
2		!	"	#	\$	%	&	'	()	*	+	,	-	.	/
3	0	1	2	3	4	5	6	7	8	9	:	;	<	=	>	?
4	@	A	B	C	D	E	F	G	H	I	J	K	L	M	N	O
5	P	Q	R	S	T	U	V	W	X	Y	Z	[\]	^	_

6	'	a	b	c	d	e	f	g	h	j	i	k	l	m	n	O
7	p	q	r	s	t	u	v	w	x	y	z	{		}	~	

كيف يُستعمل هذا الجدول؟

الترميز أ斯基 للحرف الصغير (h) هو تقاطع العمود (8) ممثلاً على (4) بت من أقصى اليمين، والسطر (6) ممثلاً على (3) بت ويقع على يسار الجزء الأول أي: (110_1000). ويمثل الكود أ斯基 (3D) أي (1101_110) الرمز (=).

أدخلت شركة (IBM) كود أ斯基 الموسع (Extended ASCII) على (8) بت، مما سمح بترميز أ斯基 لـ (256) حرفاً. وكان ذلك في العام (1981). وأدخل الترميز الموحد (Unicode) والمماثل على (8) بait أي ($4 \times 8 = 32\text{ bit}$) في العام (1991)، مما سمح بتمثيل كل أبجديات العالم، ومكنا من تمثيل ($2^{32} = 4,294,967,296$) حرفاً أو رمزاً.

9. كشف الخطأ نتيجة إرسال الرموز (Parity Method)

طريقة التماش هي طريقة لاكتشاف أخطاء الإرسال البسيطة التي تحدث على بت واحد فقط. بت التماش (parity bit) هو بت إضافي يضاف على يسار مجموعة من البتات ليجبر عدد (1's) الكلي ليكون زوجياً فيكون بت التماش زوجياً (even parity) أو يجبر عدد (1's) الكلي ليكون فردياً فيكون بت التماش فردياً (odd parity).

يبين المثال التالي إضافة بت التماش الفردي لکود أ斯基 (110_0001) و(100_0001) لكل من الحرفين (a) و(A) على التتالي. عدد الوحدات في کود أ斯基 للحرف (a) فردي لذلك يكون بت التماش الفردي المضاف على يسار الكود (0) كي يبقى العدد الكلي للوحدات بما فيها بت التماش فردياً، أي يصبح الكود بعد إضافة بت التماش (0110_0001). وعدد الوحدات في کود أ斯基 للحرف (A) زوجي لذلك يكون بت التماش الفردي المضاف على يسار الكود (1) كي يبقى العدد الكلي للوحدات بما فيها بت التماش فردياً، أي يصبح الكود بعد إضافة بت التماش (1100_0001).

طريقة اختبار باقي القسمة الدوري (Cyclic Redundancy Check)


طريقة اختبار باقي القسمة الدوري هي طريقة لاكتشاف أخطاء الإرسال لأكثر من خانة ثنائية. يجري في قسم الإرسال إحقاق باقي القسمة في الحقل الثنائي إلى المعطيات، وفي قسم الاستقبال يولد باقي القسمة ويفارن باقي القسمة المرسل، في حالة التتطابق تكون المعطيات المرسلة صحيحة، وفي الحالة المعاكسة تكون المعطيات المرسلة غير صحيحة، فيطلب إعادة إرسالها.

جهة الإرسال (Transmitting end of communication link)


لنفترض أن المعطيات المراد إرسالها هي معطيات إثنانية ممثلة على ثمانية بитات ($y = 1101_0011$)، وأن مفتاح توليد الرموز ممثل على أربعة بิตات ($G = 1010$)، يضاف إلى المعطيات وعلى أقصى اليمين القيمة الابتدائية لباقي القسمة ($Cheek sum = 0000$)، فتصبح المعطيات إضافة لباقي القسمة الابتدائي ($y' = 1101_0011_0000$)، الآن يجري قسمة المعطيات المضاف إليها باقي القسمة الابتدائي (y') على مفتاح توليد الترميز (G) باستخدام عملية الطرح في الحقل (2)، فنحصل على باقي القسمة ($Cheek sum = 0100$)، التي نضعها بدلاً من القيمة الابتدائية، فنحصل على المعطيات قيد الإرسال ($y' = 1101_0011_0100$).

جهة الاستقبال (Receiving end of communication link)

يجري استقبال المعطيات المرسلة المضاف إليها باقي القسمة (y'), وتقسيمها على مفتاح توليد الترميز (G) نفسه المستعمل في جهة الإرسال وباستعمال عملية الطرح في الحقل (2)، فنحصل على باقي القسمة ($Cheek sum$)، إذا كانت قيمته صفرًا، تكون المعطيات المرسلة خالية من الأخطاء، يجري أخذها وإهمال حقل باقي القسمة. وفي حالة المعاكسة يطلب من المرسل إعادة الإرسال، وتتجاهل المعطيات المرسلة الخاطئة.



(a) Transmitting end of communication link



(b) Receiving end of communication link

- جهة إرسال المعطيات، (Transmitting end of communication link)
- بذات المعطيات (y data bits)
- أضف أصفاراً إلى المعطيات في البداية وفي مكان باقي القسمة المفترض (Append data bits with remainder (initially with x zeros))
- نفذ عملية القسمة في الحقل (2) باستخدام الطرح (Divide using modulus-2 subtraction)
- مفتاح توليد الترميز (x -bit Generator code)
- اختبر باقي القسمة (Check remainder)
- باقي القسمة يساوي (0) (Remainder = 0)
- باقي القسمة لا يساوي (0) (Remainder $\neq 0$)
- المعطيات بالإضافة إلى باقي القسمة (Data bits plus appended bits)
- أرسل (Send)

- (Receiving end of communication link) : جهة استقبال المعطيات
- (Data bits plus appended bits) : المعطيات بالإضافة إلى باقي القسمة
- (x-bit Generator code) : مفتاح توليد الترميز (X)
- (Divide using modulus-2 subtraction) : نفذ عملية القسمة في الحقل (2) باستخدام الطرح
- (Check remainder) : اختبر باقي القسمة
- (Remainder ≠ 0) : باقي القسمة لا يساوي (0)
- (Error(s) request transmission) : يوجد أخطاء يطلب إعادة الإرسال
- (Data bits) : باتات المعطيات

إجراءات اختبار باقي القسمة الدوري (Cyclic Redundancy Check)

1. اختيار مفتاح توليد الترميز ($G=1010$)، في قسمي الإرسال والاستقبال، ولتكن المعطيات المراد إرسالها ($D=1101_0011$).
2. إضافة عدد من الأصفار متساوية إلى عدد باتات مفتاح توليد الرموز إلى أقصى يمين المعطيات ($D'=1101_0011_0000$).
3. تقسيم المعطيات المضاف إليها الأصفار على مفتاح توليد الرموز في الحقل (2) باستخدام الطرح في الحقل (2) الذي هو جمع في النظام الثنائي مع عدمأخذ المنقول بعين الاعتبار، وذلك وفقاً لما يلي:

$$\begin{array}{r}
 1 \ 1 \ 0 \ 1 \ 0 \ 0 \ 1 \ 1 \ 0 \ 0 \ 0 \ 0 \\
 1 \underline{\ 0 \ } \underline{\ 1 \ } \underline{\ 0 \ } \downarrow \\
 1 \ 1 \ 1 \ 0 \\
 1 \underline{\ 0 \ } \underline{\ 1 \ } \underline{\ 0 \ } \downarrow \\
 1 \ 0 \ 0 \ 0 \\
 1 \underline{\ 0 \ } \underline{\ 1 \ } \underline{\ 0 \ } \downarrow \downarrow \\
 1 \ 0 \ 1 \ 1 \\
 1 \underline{\ 0 \ } \underline{\ 1 \ } \underline{\ 0 \ } \downarrow \downarrow \downarrow \\
 1 \ 0 \ 0 \ 0 \\
 1 \underline{\ 0 \ } \underline{\ 1 \ } \underline{\ 0 \ } \downarrow \\
 \boxed{0} \ 1 \ 0 \ 0
 \end{array}$$

4. إذا كان باقي القسمة صفرًا ترسل المعطيات ($D'=1101_0011_0000$) كما هي.

5. وإذا لم يكن باقي القسمة صفرًا ترسل المعطيات بعد استبدال باقي القسمة الحالي بالقيمة الابتدائية لباقي القسمة $D' = 1101_0011_0100$ بحيث إذا قسم على مفتاح الرموز يعطى باقي قسمة مساو إلى الصفر .

$$\cdot \left(\frac{D' = 1101_0011_0100}{G = 1010} \Rightarrow \text{Cheek sum} = 0000 \right)$$

6. في قسم الاستقبال يقوم بتقسيم المعطيات المستقبلة على نفس مفتاح توليد الرموز المستعمل في قسم الإرسال وفقاً لما يلي :

$$\begin{array}{cccccccccc}
 1 & 1 & 0 & 1 & 0 & 0 & 1 & 1 & 0 & 1 & 0 & 0 \\
 1 & 0 & 1 & 0 & & & & & & & & \\
 & & & & & & & & & & & \downarrow \\
 1 & 1 & 1 & 0 & & & & & & & & \\
 1 & 0 & 1 & 0 & & & & & & & & \downarrow \\
 & 1 & 0 & 0 & 0 & & & & & & & \\
 1 & 0 & 1 & 0 & & & & & & & & \downarrow \quad \downarrow \\
 & 1 & 0 & 1 & 1 & & & & & & & \\
 1 & 0 & 1 & 0 & & & & & & & & \downarrow \quad \downarrow \quad \downarrow \\
 & 1 & 0 & 1 & 0 & & & & & & & \\
 & & 1 & 0 & 1 & 0 & & & & & & \\
 & & 1 & 0 & 1 & 0 & & & & & & \downarrow \\
 & & & & & & & & & & & \\
 & & & & & & & & & & & \boxed{0} \quad \boxed{0} \quad \boxed{0} \quad 0
 \end{array}$$

لفترض أن خطأ حدث أثناء الإرسال على البت الثاني للمعطيات من اليسار، فتكون المعطيات المستقبلة $D' = 1\boxed{0}01_0011_0100$ ، بتطبيق إجرائية (CRC) على هذه المعطيات في جهة الاستقبال بما أن باقي القسمة أو ما يعرف بـ (Cheek sum) ليس $\left(\frac{D' = 1\boxed{0}01_0011_0100}{G = 1010} \Rightarrow \text{Cheek sum} = 0100 \right)$

صفراً، فهذا يعني وجود خطأ في المعلومات المستقبلة، أي أنه طرأ تغييراً ما على المعلومات المرسلة. بتنفيذ إجرائية (CRC) في قسم الاستقبال نجد:

$$\begin{array}{cccccccccc}
 1 & \boxed{0} & 0 & 1 & 0 & 0 & 1 & 1 & 0 & 1 & 0 & 0 \\
 1 & 0 & 1 & 0 & & & & & & & & \\
 & & & & & & & & & & & \downarrow \quad \downarrow \\
 1 & 1 & 0 & 0 & & & & & & & & \\
 1 & 0 & 1 & 0 & & & & & & & & \downarrow \\
 & 1 & 1 & 0 & 1 & & & & & & & \\
 1 & 0 & 1 & 0 & & & & & & & & \downarrow \\
 & 1 & 1 & 1 & 1 & & & & & & & \\
 1 & 0 & 1 & 0 & & & & & & & & \downarrow \\
 & 1 & 0 & 1 & 0 & & & & & & & \\
 & & 1 & 0 & 1 & 0 & & & & & & \downarrow \quad \downarrow \quad \downarrow \\
 & & & & & & & & & & & \\
 & & & & & & & & & & & \boxed{0} \quad 1 \quad 0 \quad 0
 \end{array}$$

7. إذا كان باقي القسمة صفرًا ، يعني هذا عدم وجود خطأ في المعطيات المستقبلة (من المحتمل في حالات نادرة أن يلغى خطأ بعضهما البعض). وإذا كان باقي القسمة مختلفاً عن الصفر فهذا يعني أن خطأ ما حدث في المعطيات المستقبلة، مما يتضمن طلب إعادة الإرسال.

Summary . 10 خلاصة

1. العدد الثنائي هو عدد بخانات ذات أوزان. وزن خانات الجزء الصحيح من العدد هي من قوى العدد (2) الموجبة، وتبدأ من الخانة الأقل وزناً، وزن خانات الجزء الكسري من العدد هي من قوى العدد (2) السالبة وتبدأ من الخانة الأكثر وزناً.
2. يمكن تحويل العدد الثنائي إلى عدد عشري بجمع وزن خاناته التي قيمتها (1) منطق.
3. يمكن تحويل العدد العشري الصحيح إلى عدد الثنائي باستعمال طريقة جمع أوزان الخانات أو بطريقة التقسيم المتكرر على العدد (2).
4. يمكن تحويل العدد العشري الكسري إلى عدد الثنائي باستعمال طريقة جمع أوزان الخانات أو بطريقة الضرب المتكرر بالعدد (2).

5. قواعد الجمع الأساسية في النظام الثنائي هي:

$$\begin{array}{rcl} 0 & + & 0 = 0 \\ 0 & + & 1 = 1 \\ 1 & + & 0 = 1 \\ 1 & + & 1 = 01 \end{array}$$

6. قواعد الطرح الأساسية في النظام الثنائي هي:

$$\begin{array}{rcl} 0 & - & 0 = 0 \\ 1 & - & 1 = 0 \\ 1 & - & 0 = 1 \\ 10 & - & 1 = 1 \end{array}$$

7. يستنتج المتم الأحادي لعدد الثنائي باستبدال الواحدات بالأصفار والأصفار بالواحدات.
8. يستنتج المتم الثنائي لعدد الثنائي بجمع واحد إلى المتم الأحادي.
9. يمكن إجراء عملية الطرح باستعمال عملية الجمع بعدأخذ المتم الثنائي للعدد المطروح منه.
10. يمثل العدد الموجب بوضع بت الإشارة على القيمة واحد.
11. يمثل العدد السالب بوضع بت الإشارة على القيمة واحد.
12. في حالة العمليات الحسابية، تمثل الأعداد الثنائية السالبة بصيغة المتم الأحادي أو المتم الثنائي.
13. في حالة عملية الجمع، يمكن أن يحصل طفح على النتيجة (Overflow)، عندما يكون العددان موجبان أو سالبان، ولا يدل بت الإشارة على ذلك.

14. يمكن تحويل العدد العشري إلى عدد عد عشري مرمز إثنانبياً (BCD) باستبدال القيمة الإثنانية لكل خانة عشرية بمثلة على أربع بات.

15. الترميز أسكى هو ترميز حرف - رقمي ممثل على سبعة بات، ويستعمل على نطاق واسع في أنظمة الكمبيوتر لإدخال وإخراج المعلومات.

16. يستعمل بت التمايز (Parity bit) لكشف خطأ بت واحد لمعطيات مرسلة، ويستعمل مبدأ كشف باقي القسمة المتكرر (Cyclic Redundancy Check) لكشف خطأ أكثر من بت لمعطيات مرسلة.

أسئلة وسائل الفصل الثاني Questions and Problems

أسئلة الفصل الثاني

اختر الإجابة الصحيحة

1. في حالة العدد الثنائي (1000) وزن العمود الذي قيمته (1) هو :

- (4) (a)
- (6) (b)
- (8) (c)
- .(10) (d)

2. المتمم الثنائي للعدد (1000) هو :

- (0111) (a)
- (1000) (b)
- (1001) (c)
- .(1010) (d)

3. القيمة العشرية للعدد الثنائي الكسري (0.11) هي :

- $(\frac{1}{4})$ (a)
- $(\frac{1}{2})$ (b)
- $(\frac{3}{4})$ (c)
- .(غير ذلك) (d)

4. لنفترض عدداً إثنانياً ممثلاً بالفاصلة العائمة، إذا كان بت الإشارة له (1)، يكون العدد :

- (سالباً) (a)
- (موجباً) (b)
- (القوة سالبة) (c)
- .(القوة موجبة) (d)

5. عند جمع عددين جبريين موجبين، يمكن أن يتجاوز عدد بذات النتيجة عدد بذات أي من العددين، فيحدث ما يسمى طفح النتيجة، يشير إلى هذا الطفح:

- (a) (التغير في بت الإشارة)
- (b) (المنقول من بت الإشارة)
- (c) (النتيجة الصفرية)
- (d) (الدخان).

6. العدد (1010) في صيغة (BCD) هو:

- (a) ثمانية في النظام العشري
- (b) عشرة في النظام العشري
- (c) إثنا عشرة في النظام العشري
- (d) غير نظامي (غير صحيح).

7. مثال على الترميز الذي لا يعتمد على أوزان الخانات هو:

- (a) الثنائي
- (b) العشري
- (c) BCD
- (d) ترميز غري.

8. مثال على الترميز الحرف - رقمي:

- (a) ترميز أسكى
- (b) ترميز غري
- (c) BCD
- (d) .CRC

9. مثال على طريقة كشف الخطأ لمعطيات مرسلة:

- (a) اختبار التماثل
- (b) CRC
- (c) ما ورد في (a) و (b)
- (d) غير ما ذكر.

10. يمثل العدد العشري (473) بصيغة (BCD) بالشكل:

- (1110_1101_0) (a)
- (1100_0111_0011) (b)
- (0100_0111_0011) (c)
- .(0100_1111_0011) (d)

Ans .1 (c) ,2 (b) ,3 (c) ,4 (a) ,5 (a) ,6 (d) ,7 (d) ,8 (a) ,9 (c) ,10 (c)

الإجابة الصحيحة	أسئلة الفصل الثاني
c	1
b	2
c	3
a	4
a	5
d	6
d	7
a	8
c	9
c	10

مسائل الفصل الثاني

- نظام العد العشري Decimal Numbers
 - نظام العد الثنائي Binary Numbers
 - التحويل من النظام العشري إلى الثنائي وبالعكس Decimal (Binary) to Binary (Decimal) Conversion
1. حدد قيمة كل خانة من خانات الأعداد العشرية التالية:

(a) 471 (b) 9356 (c) 125,000

Ans. (a) $400 + 70 + 1$, (b) $9,000 + 300 + 50 + 6$,
(c) $100,000 + 20,000 + 5,000$,

2. حول الأعداد الإثانية التالية إلى أعداد عشرية.

- | | | | |
|-------------------|------------------|------------------|-------------------|
| (a) 1 10011.11 | (b) 10 1010.01 | (c) 10 00001.111 | (d) 11 11000.101 |
| (e) 1011100.10101 | (f) 1110001.0001 | (g) 1011010.1010 | (h) 1111111.11111 |
- Ans. (a) 51.75, (b) 42.25, (c) 65.875, (d) 120.625,
 (e) 92.65625, (f) 113.0625, (g) 90.625, (h) 127.96875,

3. حول الأعداد العشرية الصحيحة التالية إلى أعداد إثنانية، باستعمال طريقة أوزان الخانات.

- | | | | | | | | |
|--------|--------|--------|--------|--------|--------|---------|---------|
| (a) 10 | (b) 17 | (c) 24 | (d) 48 | (e) 61 | (f) 93 | (g) 125 | (h) 186 |
|--------|--------|--------|--------|--------|--------|---------|---------|
- Ans. (a) 1010, (b) 10001, (c) 11000, (d) 110000,
 (e) 111101, (f) 1011101, (g) 1111101, (h) 10111010,

4. حول الأعداد العشرية الكسرية الصحيحة التالية إلى أعداد إثنانية، باستعمال طريقة أوزان الخانات.

- | | | |
|------------|-----------|----------|
| (c) 0.0981 | (b) 0.246 | (a) 0.32 |
|------------|-----------|----------|
- Ans. (a) 0.0101001, (b) 0.001111, (c) 0.0001101,

5. حول الأعداد العشرية الصحيحة التالية إلى أعداد إثنانية، باستعمال طريقة التقسيم المتتالي على 2.

- | | | | |
|--------|--------|--------|--------|
| (a) 15 | (b) 21 | (c) 28 | (d) 34 |
| (e) 40 | (f) 59 | (g) 65 | (h) 73 |
- Ans. (a) 1111, (b) 10101, (c) 11100, (d) 100010,
 (e) 101000, (f) 111011, (g) 1000001, (h) 1001001,

6. حول الأعداد العشرية الكسرية التالية إلى أعداد إثنانية، باستعمال طريقة الضرب المتتالي بالعدد 2.

- | | | |
|----------|-----------|------------|
| (a) 0.98 | (b) 0.347 | (c) 0.9028 |
|----------|-----------|------------|
- Ans. (a) 0.111110, (b) 0.0101100, (c) 0.1110011,

• عمليات الحسابية في النظام الثنائي Binary Arithmetic

7. اجمع الأعداد الإثانية التالية:

- | | | |
|---------------|----------------|-----------------|
| (a) 1 1 + 0 1 | (b) 1 0 + 1 0 | (c) 101 + 11 |
| (d) 111+110 | (e) 1001 + 101 | (f) 1101 + 1011 |
- Ans. (a) 100, (b) 100, (c) 1000, (d) 1101,
 (e) 1110, (f) 11000,

8. اطرح الأعداد الإثنانية التالية بالطريقة المباشرة:

- | | | |
|---------------|-----------------|-------------------|
| (a) 11 - 1 | (b) 101 - 100 | (c) 110 - 101 |
| (d) 1110 - 11 | (e) 1100 - 1001 | (f) 11010 - 10111 |

Ans. (a) 10, (b) 001, (c) 001, (d) 1011,
 (e) 0011, (f) 00011,

9. اجر عملية الضرب على الأعداد الإثنانية التالية:

- | | | |
|-----------------------|------------------------|------------------------|
| (a) 11×11 | (b) 100×10 | (c) 111×101 |
| (d) 1001×110 | (e) 1101×1101 | (f) 1110×1101 |

Ans. (a) 1001, (b) 1000, (c) 100011, (d) 110110,
 (e) 10101001, (f) 10110110,

10. اجر عملية القسمة على الأعداد الإثنانية التالية:

- | | | |
|-------------------|--------------------|---------------------|
| (a) $100 \div 10$ | (b) $1001 \div 11$ | (c) $1100 \div 100$ |
|-------------------|--------------------|---------------------|

Ans. (a) 010, (b) 0011, (c) 0100,

• المتمم الأحادي والإثناني للأعداد الإثنانية 1's and 2's Complements of Binary Numbers

11. حدد المتمم الأحادي لكل من الأعداد الإثنانية التالية:

- | | | |
|--------------|-------------|-----------|
| (a) 101 | (b) 110 | (c) 1010 |
| (d) 11010111 | (e) 1110101 | (f) 00001 |

Ans. (a) 010, (b) 001, (c) 0101, (d) 00101000,
 (e) 0001010, (f) 11110,

12. حدد المتمم الثنائي لكل من الأعداد الإثنانية التالية:

- | | | | |
|-----------|-----------|--------------|--------------|
| (a) 10 | (b) 111 | (c) 1001 | (d) 1101 |
| (e) 11100 | (f) 10011 | (g) 10110000 | (h) 00111101 |

Ans. (a) 10, (b) 001, (c) 0111, (d) 0011,
 (e) 00100, (f) 01101, (g) 01010000, (h) 11000011,

13. حدد المتمم الأحادي ممثلاً على (8 bit) لكل من الأعداد العشرية التالية:

- (a) -34 (b) +57 (c) -99 (d) +115

Ans. (a) 11011101, (b) 00111001, (c) 10011100,
 (d) 01110011,

14. حدد المتمم الإثاني ممثلاً على (8 bit) لكل من الأعداد العشرية التالية:

- (a) +12 (b) -68 (c) +101 (d) -125

Ans. (a) 00001100, (b) 10111100, (c) 01100101,
 (d) 10000011,

15. مثل الأعداد الإثنانية التالية بصيغة الفاصلة العائمة وحيدة الدقة:

- (a) 011110000101011 (b) 0110000011000

(a) $sign = 0$, $Exponent = 10001101$,

Ans. $Mantissa = 11110000101011000000000$

(b) $sign = 0$, $Exponent = 10001010$,

$Mantissa = 11000001100000000000000$,

16. حدد قيم الأعداد التالية الممثلة بصيغة الفاصلة العائمة وحيدة الدقة:

- (a) 1100 0000 1010 0100 1110 0010 0000 0000

- (b) 0110 0110 0100 0011 1110 1001 0000 0000

Ans. (a) $-101.001001110001 = -5.15258789$

(b) $1.10000110001111101001 \times 2^{77}$

• العمليات الحسابية باستعمال المتمم الإثاني Arithmetic Operations with Signed numbers

17. أجر عملية الجمع باستعمال المتمم الإثاني على الأعداد التالية:

- (a) 00010110 + 00110011

- (b) 01110000 + 10101111

Ans. (a) 01001001 (b) 10001111

18. أجر عملية الطرح باستعمال المتمم الثنائي على الأعداد التالية:

(a) $00110011 - 00010000$

(b) $01100101 - 11101000$

Ans. (a) 00100011 (b) 01111101

19. أجر عملية ضرب العدد (11110001) بالعدد (01101010)، باستعمال المتمم الثنائي.

Ans. 100111001010

20. أجر عملية قسمة العدد (01000100) على العدد (00011001)، باستعمال المتمم الثنائي.

Ans. Quotient = 00000010, Remainder = 00010010,

• نظام العد العشري المرمز الثنائياً (Binary Coded Decimal (BCD))

21. حول الأعداد العشرية التالية إلى صيغة BCD.

(a) 10 (b) 13 (c) 18 (d) 21 (e) 25 (f) 36

(g) 44 (h) 57 (i) 69 (j) 98 (k) 125 (l) 156

(a) $10 = 0001\ 0000$ (b) $13 = 0001\ 0011$ (c) $18 = 0001\ 1000$

(d) $21 = 0010\ 0001$ (e) $25 = 0010\ 0101$ (f) $36 = 0011\ 0110$

Ans. (g) $44 = 0100\ 0100$ (h) $57 = 0101\ 0111$ (i) $69 = 0110\ 1001$

(j) $98 = 1001\ 1000$ (k) $125 = 0001\ 0010\ 0101$

(l) $156 = 0001\ 0101\ 0110$

22. حول الأعداد التالية من صيغة BCD إلى أعداد عشرية.

(a) 0001 (b) 0110 (c) 1001

(d) 00011000 (e) 00011001 (f) 00110010

(g) 01000101 (h) 10011000 (i) 100001110000

Ans. (a) 1 (b) 6 (c) 9 (d) 18 (e) 19 (f) 32 (g) 45

(h) 98 (i) 870

23. اجمع الأعداد التالية في صيغة BCD.

- (a) $1000 + 0110$ (b) $0111 + 0101$
 (c) $1001 + 1000$ (d) $1001 + 0111$
 (e) $00100101 + 00100111$ (f) $01010001 + 01011000$
 (g) $10011000 + 10010111$ (h) $010101100001 + 011100001000$

Ans.

- (a) 0001 0100 (b) 0001 0010 (c) 0001 0111 (d) 0001 0010
 (e) 0101 0010 (f) 0001 0000 1001 (g) 0001 1001 0101
 (h) 0001 0010 0110 1001

• الترميز الرقمي Digital Codes

24. حول كلاً من الأعداد الثنائية إلى ترميز غري.

- (a) 11011 (b) 1001010 (c) 1111011101110

Ans. (a) 10110 (b) 1101111 (c) 1000110011001 **Gray**

25. حول كلاً من ترميزات غري إلى أعداد ثنائية.

- (a) 1010 (b) 00010 (c) 11000010001

Ans. (a) 1100 (b) 00011 (c) 10000011110 **Binary**

26. حول كلاً من الأعداد العشرية التالية إلى ترميز أسكى، استناداً إلى الجدول التالي.

- (a) 1 (b) 3 (c) 6 (d) 10 (e) 18 (f) 29
 (g) 56 (h) 75 (i) 107

	0	1	2	3	4	5	6	7	8	9	A	B	C	D	E	F
0	N	S	S	E	E	E	A	B	B	H	L	V	F	C	S	S
	U	O	T	T	O	N	C	E	S	T	F	T	F	R	O	I
	L	H	X	X	T	Q	K	L								
1	D	D	D	D	D	N	S	E	C	E	S	E	F	G	R	U
	L	C	C	C	C	A	Y	T	A	M	U	S	S	S	S	S
	E	1	2	3	4	K	N	B	N	B	C					

2		!	"	#	\$	%	&	'	()	*	+	,	-	.	/
3	0	1	2	3	4	5	6	7	8	9	:	;	<	=	>	?
4	@	A	B	C	D	E	F	G	H	I	J	K	L	M	N	O
5	P	Q	R	S	T	U	V	W	X	Y	Z	[\]	^	_
6	'	a	b	c	d	e	f	g	h	j	i	k	l	m	n	o
7	p	q	r	s	t	u	v	w	x	y	z	{		}	~	

Ans.

- (a) 011_0001 (b) 011_0011 (c) 011_0110
 (d) 011_0001 011_0000 (e) 011_0001 011_1000
 (f) 011_0010 011_1001 (g) 011_0101 011_0110
 (h) 011_0111 011_0101 (i) 011_0001 011_0000 011_0111

27. حول كل ترميز أسكى إلى عدد عشري، استناداً إلى الجدول السابق.

- (a) 0011000 (b) 1001010 (c) 0111101 (d) 1000011
 (e) 0111110 (f) 1000010

Ans. (a) CAN (Cancel) (b) J (c) = (d) C (e) > (f) B

• كشف الخطأ نتيجة إرسال الرموز Error Detection Codes

28. حدد ترميزات التماثل الزوجي الخاطئة.

- (a) 100110010 (b) 011101010 (c) 10111111010001010

Ans. (b) 011101010

29. حدد ترميزات التماثل الفردي الخاطئة.

- (a) 11110110 (b) 00110001 (c) 01010101010101010

Ans. (a) 11110110, (c) 01010101010101010

30. أضف بـ التماثـل الـزوجـي لـكل وـاحـدة مـن كـلمـات المـعـطـيات التـالـية:

Ans. (a)1 (b)0 (c)1

31. يُطلب تطبيق إجرائية (CRC) على المعطية (1010_0010) باستعمال مفتاح مولد الترميز (1010 للحصول على الترميز (CRC) المرسل.

Ans. **Remainder = 0110**

32. يفترض أن خطأ في البت الأعلى وزناً في الترميز المبين في المسألة السابقة قد حصل خلال عملية الإرسال، يطلب تطبيق إجرائية (CRC) لاكتشاف هذا الخطأ.

Ans. *Remainder* = 10

نموذج مذكرة للفصل الثاني

كلية
جامعة

المادة: الإلكترونيات الرقمية Digital Electronics نموذج امتحان للفصل الثاني: أنظمة العد، العمليات الحسابية، الرموز الرقمية
أستاذ المادة:
العلامة: 10 المدة: ساعة واحدة

ملاحظات هامة:

- المادة مغلقة
- يسمح باستعمال الآلات الحاسبة

اختر الإجابة الصحيحة (10 علامات)

1. العدد الثنائي (1101) يساوي إلى العدد العشري:

- (a) (13)
- (b) (49)
- (c) (11)
- (d) .(3)

2. العدد الثنائي (11011101) يساوي إلى العدد العشري:

- (a) (121)
- (b) (221)
- (c) (441)
- (d) .(256)

3. العدد العشري (17) يساوي إلى العدد الثنائي:

- (a) (10010)
- (b) (11000)
- (c) (10001)
- (d) .(01001)

4. العدد العشري (175) يساوي إلى العدد الثنائي:

- (11001111) (a)
- (10101110) (b)
- (10101111) (c)
- .(11101111) (d)

5. تؤدي عملية جمع العددين $(11010 + 01111)$ إلى النتيجة:

- (101001) (a)
- (101010) (b)
- (110101) (c)
- .(101000) (d)

6. تؤدي عملية طرح العددين $(110 - 010)$ إلى النتيجة:

- (001) (a)
- (010) (b)
- (101) (c)
- .(100) (d)

7. المتمم الأحادي للعدد الثنائي (10111001) هو :

- (01000111) (a)
- (01000110) (b)
- (11000110) (c)
- .(10101010) (d)

8. المتمم الثنائي للعدد الثنائي (11001000) هو :

- (00110111) (a)
- (00110001) (b)
- (01001000) (c)
- .(00111000) (d)

9. العدد العشري (374) بصيغة BCD هو:

- (0100_0111_0011) (a)
- (0111_0100_0011) (b)
- (0111_0011_0100) (c)
- (0011_0111_0100) (d).

10. الترميز الذي يحتوي خطأ التماثل الزوجي هو:

- (1010011) (a)
- (1101000) (b)
- (1001000) (c)
- (1110111) (d).

الإجابة الصحيحة لنموذج مذاكرة الفصل الثاني

1 (a), 2 (b), 3 (c), 4 (c), 5 (a), 6 (d), 7 (b), 8 (d), 9 (d), 10 (b)

التغذية الراجعة

1 مراجعة التحويل من النظام العشري إلى الثنائي وبالعكس
Conversion

2 مراجعة التحويل من النظام العشري إلى الثنائي وبالعكس
Conversion

3 مراجعة التحويل من النظام العشري إلى الثنائي وبالعكس
Conversion

4 مراجعة التحويل من النظام العشري إلى الثنائي وبالعكس
Conversion

5 مراجعة العمليات الحسابية في النظام الثنائي Binary Arithmetic

6 مراجعة العمليات الحسابية في النظام الثنائي Binary Arithmetic

7 مراجعة المتمم الأحادي والإثنائي للأعداد الثنائية 1's and 2's Complements of Binary Numbers

8 مراجعة المتمم الأحادي والإثنائي للأعداد الثنائية 1's and 2's Complements of Binary Numbers

9 مراجعة نظام العد العشري المرمز الثنائياً Binary Coded Decimal (BCD)

10 مراجعة كشف الخطأ نتيجة إرسال الرموز Error Detection Codes

علامة النجاح بالمذاكرة هي: 6/10

نهاية الفصل الثاني.

الإجابة الصحيحة	نموذج مذاكرات الفصل الثاني
a	1
b	2
c	3
c	4
a	5
d	6
b	7
d	8
d	9
b	10



الفصل الثالث

الجبر البوليفاني وتبسيط التوابع المترافقية

كلمات مفتاحية Keywords

متتحول Variable، متتم متتحول Product term، مجموع حدود Sum term، جداء حدود Complement، مجموع جداءات حدود Product-of-sums (POS)، جداء مجاميع حدود Sum-of-products (SOP)، جداول كارنو "Don't care"، اختصار (أمثلة) Minimization، المتتحول المنطقي "لا يهم" Karnaugh map.

الملخص Abstract

في عام 1854، نشر جورج بوول (George Boole) عملاً بعنوان البحث في قوانين المنطق (التكير)، التي تقوم على أساس النظريات الرياضية للمنطق والاحتمالات. وكان في هذا العمل المنشور قد صيغ "الجبر المنطقي"، المعروف اليوم باسم الجبر البولياني. فالجبر البولياني هو الوسيلة المناسبة وال مباشرة للتعبير عن عمل الدارات الرقمية وتحليلها. وكان كلود شانون (Claude Shannon) أول من طبق عمل بوول في تحليل وتصميم الدارات الرقمية. في عام 1938، كتب شانون أطروحة الدكتوراه في معهد ماساتشوستس للتكنولوجيا (MIT) بعنوان التحليل الرمزي لدارات الحواكم والقواطع (A Symbolic Analysis of Relay and Switching Circuits). سندرس في هذا الفصل بإيجاز قوانين وقواعد ونظريات الجبر البولياني وتطبيقاتها على الدارات الرقمية. ونعرف الدارات المعطاة بمعادلات منطقية (بوليانية). كما سنعرض لكيفية تبسيط الدارات الرقمية باستعمال أداة مهمة من أدوات تبسيط المعادلات المنطقية ألا وهي جداول كارنو.

الأهداف التعليمية للفصل الثالث ILO3

يهدف هذا الفصل إلى التمكن من استعمال قواعد وقوانين الجبر البولياني، وكذلك جداول كارنو بغية اختصار المعادلات المنطقية، ومن ثم الحصول على تنفيذ أمثل لدارة المنطقية.

مخرجات الفصل الثالث ILO3

فهم قواعد وقوانين الجبر البولياني، واستعمال جداول كارنو لاختصار العلاقات المنطقية.

1. العمليات البوليانية والتوابع المنطقية Boolean Operations and Expressions

في الجبر البولياني، المتتحول المنطقي (variable) هو رمز يستعمل لتمثيل فعل (action)، أو شرط (condition) أو معطية (data). يمكن أن يأخذ المتتحول المنطقي إحدى القيمتين (0) أو (1).

يمثل المتمم (complement) القيمة المنطقية العكسية للمتتحول المنطقي. ويشار إليه بخط في أعلى المتتحول ويحفظ بالإنكليزية (overbar)، فمتمم (A) هو (\bar{A}). ونسمى المتتحول أو متممه حرفاً (literal).

تكافئ عملية الجمع في الجبر البولياني عملية (OR)، ويكون مجموع الحدود (1) إذا كان واحداً من الأحرف (1) على الأقل. ويكون مجموع الحدود (0) إذا كان كل حرف من الأحرف (0).

المثال 1.3

حدد قيم المتغيرات (A) و (B) و (C) ليكون مجموع الحدود للمعادلة المنطقية معدوماً ($(\bar{A} + B + \bar{C}) = 0$?).

الحل

يجب أن يأخذ كل حرف من الأحرف القيمة (0)، وعليه يكون ($A = 1$)، و ($B = 0$)، و ($C = 0$). وتكافئ عملية الضرب في الجبر البولياني عملية (AND)، ويكون جداء الحدود (1) إذا كان كل حرف من حروفه (1). ويكون جداء الحدود (0) إذا كان على الأقل واحداً من الأحرف (0).

المثال 2.3

حدد قيم المتغيرات (A) و (B) و (C) ليكون جداء الحدود للمعادلة المنطقية واحداً ($(A \bar{B} \bar{C}) = 1$?).

الحل

يجب أن يأخذ كل حرف من الأحرف القيمة (1)، وعليه يكون ($A = 1$)، و ($B = 0$)، و ($C = 0$).

2. قواعد وقوانين الجبر البولياني Laws and Rules of Boolean Algebra

يوجد ثلاثة قوانين وإثنتا عشرة قاعدة. قوانين الجبر البولياني هي:

القانون التبديلـي (commutative laws)

يُطبق القانون التبديلـي على عمليتي الجمع والضرب، بالنسبة لعملية الجمع نجد:

$$A + B = B + A$$

ونجد في عملية الضرب،

$$AB = BA$$

نلاحظ في كلا الحالتين أن الترتيب ليس مهمـاً.

القانون التجميعي (Associative laws)

يُطبق القانون التجميعي أيضاً على عمليتي الجمع والضرب. بالنسبة لعملية الجمع نجد:

$$A + (B + C) = (A + B) + C$$

ونجد في عملية الضرب

$$A(BC) = (AB)C$$

نلاحظ في كلا الحالتين أن كيفية التجميع بوضع الأقواس ليس مهمًا.

القانون التوزيعي (Distributive laws)

القانون التوزيعي هو قانون إخراج العامل المشترك فمثلاً:

$$AB + AC = A(B + C)$$

نبين فيما يلي قواعد الجبر البوليانى للإثنتا عشرة.

$$1. A + 0 = A$$

$$5. A + A = A$$

$$9. \overline{\overline{A}} = A$$

$$2. A + 1 = 1$$

$$6. A + \overline{A} = 1$$

$$10. A + AB = A$$

$$3. A \cdot 0 = 0$$

$$7. A \cdot A = A$$

$$11. A + \overline{A}B = A + B$$

$$4. A \cdot 1 = A$$

$$8. A \cdot \overline{A} = 0$$

$$12. (A + B)(A + C) = A + BC$$

3. نظريات دومورغان DeMorgan's Theorems

(DeMorgan's 1st Theorem) نظرية دمورغان 1

متقم جداء متحولين يساوي إلى مجموع متتم كل منهما.

$$\overline{AB} = \overline{A} + \overline{B}$$

(DeMorgan's 2nd Theorem) نظرية دمورغان 2

متقم مجموع متحولين يساوي إلى جداء متتم كل منهما.

$$\overline{A+B} = \overline{A} \cdot \overline{B}$$

لتطبيق نظرية دمورغان نغير (OR) إلى (AND)، ونغير (AND) إلى (OR)، ونعكس المتحولات.

المثال 3.3

استعمل نظرية دمورغان لإزالة المتتم لكلا الحدين في المعادلة المنطقية $(X = \overline{\overline{C}} + D)$.

الحل

$$X = \overline{\overline{C} + D} = \overline{\overline{C}} \overline{D} = C \overline{D}$$

المثال 4.3

أوجد المعادلة المنطقية المختصرة باستعمال قوانين وقواعد الجذر البوليفاني.

$$X = [A \overline{B} (C + BD) + \overline{A} \overline{B}] C$$

الحل

$$\begin{aligned} & [A \overline{B} (C + BD) + \overline{A} \overline{B}] C = (A \overline{B} C + A \overline{B} BD + \overline{A} \overline{B}) C \\ & = (A \overline{B} C + 0 + \overline{A} \overline{B}) C = (A \overline{B} C + \overline{A} \overline{B}) C \\ & = A \overline{B} C + \overline{A} \overline{B} C = \overline{B} C (A + \overline{A}) = \overline{B} C \end{aligned}$$

المثال 5.3

أوجد المعادلة المنطقية المختصرة باستعمال قوانين وقواعد الجذر البوليفاني.

$$\overline{ABC} + A \overline{B} \overline{C} + \overline{A} \overline{B} \overline{C} + A \overline{B} C + ABC$$

الحل

$$\begin{aligned} & [\overline{ABC}] + A \overline{B} \overline{C} + \overline{A} \overline{B} \overline{C} + A \overline{B} C + [\overline{ABC}] \\ & = BC (\overline{A} + A) + [\overline{AB} \overline{C}] + \overline{A} \overline{B} \overline{C} + [\overline{ABC}] \\ & = BC + A \overline{B} (\overline{C} + C) + \overline{A} \overline{B} \overline{C} = BC + A \overline{B} + \overline{A} \overline{B} \overline{C} = BC + \overline{B} (A + \overline{A} \overline{C}) \\ & = BC + \overline{B} (A + \overline{C}) = BC + A \overline{B} + \overline{B} \overline{C} \end{aligned}$$

المثال 6.3

أوجد المعادلة المنطقية المختصرة باستعمال قوانين وقواعد الجذر البوليفاني.

$$\overline{AB + AC} + \overline{A} \overline{B} C$$

الحل

$$\begin{aligned} & \overline{AB + AC} + \overline{A} \overline{B} C = (\overline{AB})(\overline{AC}) + \overline{A} \overline{B} C = (\overline{A} + \overline{B})(\overline{A} + \overline{C}) + \overline{A} \overline{B} C \\ & = \overline{A} + \overline{B} \overline{C} + \overline{A} \overline{B} C = \overline{A} (1 + \overline{B} C) + \overline{B} \overline{C} \\ & = \overline{A} + \overline{B} \overline{C} \end{aligned}$$

4. العلاقات البوليانية وجدول الحقيقة Boolean Expressions and Truth Tables

لتكن المعادلة المنطقية التالية، والتي تمثل مجموع جداءات (sum of product) :

$$X = \overline{A}\overline{B}C + A\overline{B}\overline{C} + ABC$$

ولنكتب جدول الحقيقة الذي يمثلها. يكفي الجداء الأول ($\overline{A}\overline{B}C$) الترميز الثنائي (0 0 1)، ويكفي الجداء الثاني ($A\overline{B}\overline{C}$) الترميز الثنائي (1 0 0)، ويكفي الجداء الثالث (ABC) الترميز الثنائي (1 1 1). ننشئ جدول الحقيقة بثلاثة متحولات، ونضع في كل سطر مكافئ لجاء من الجداءات الثلاثة في حقل التابع أو حقل الخرج (X) واحداً، ونضع في الحقول المتبقية أصفاراً فنحصل على جدول الحقيقة المكافئ للمعادلة المنطقية المفترضة، وهذا ما يبينه الجدول المبين في الشكل (1.3).

Inputs (مداخل)	Output (مخرج)	Product terms (جاءات)
A B C	X	
0 0 0	0	
0 0 1	1	$\overline{A}\overline{B}C$
0 1 0	0	
0 1 1	0	
1 0 0	1	$A\overline{B}\overline{C}$
1 0 1	0	
1 1 0	0	
1 1 1	1	ABC

الشكل (1.3): جدول الحقيقة المكافئ للمعادلة المنطقية المفترضة (مجموع جاءات).

لتكن المعادلة المنطقية التالية، والتي تمثل جداء مجاميع (product of sum) :

$$X = (A+B+C)(A+\overline{B}+C)(A+\overline{B}+\overline{C})(\overline{A}+B+\overline{C})(\overline{A}+\overline{B}+C)$$

ولنكتب جدول الحقيقة الذي يمثلها. يكفي المجموع الأول ($A+B+C$) الترميز الثنائي (0 0 0)، ويكفي المجموع الثاني ($A+\overline{B}+C$) الترميز الثنائي (0 1 0)، ويكفي المجموع الثالث ($A+\overline{B}+\overline{C}$) الترميز الثنائي (0 1 1)، ويكفي المجموع الرابع ($\overline{A}+B+\overline{C}$) الترميز الثنائي (1 0 1)، ويكفي المجموع الخامس ($\overline{A}+\overline{B}+C$) الترميز الثنائي (1 1 0). ننشئ جدول الحقيقة بثلاثة متحولات، ونضع في كل سطر مكافئ لمجموع من المجاميع الخمسة في حقل التابع أو حقل الخرج (X) صفراءً، ونضع في الحقول المتبقية واحداً، فنحصل على جدول الحقيقة المكافئ للمعادلة

المنطقية المفترضة، وهذا ما يبينه الشكل (2.3). نلاحظ أن جدول الحقيقة هو نفسه في حالة معادلة مجموع الجداءات، وبالتالي فإنه يمثل نفس التابع المنطقي الذي يمكن كتابته أيضاً على شكل جداء مجاميع.

Inputs (مداخل)	Output (مخرج)	Sum terms (مجموع)
A B C	X	
0 0 0	0	$A + B + C$
0 0 1	1	
0 1 0	0	$A + \bar{B} + C$
0 1 1	0	$A + \bar{B} + \bar{C}$
1 0 0	1	
1 0 1	0	$\bar{A} + B + \bar{C}$
1 1 0	0	$\bar{A} + \bar{B} + C$
1 1 1	1	

الشكل (2.3): جدول الحقيقة المكافئ لمعادلة المنطقية المفترضة (جاء مجاميع).

يمكن أيضاً كتابة المعادلة المنطقية لجدول حقيقة معطى. ليكن جدول الحقيقة المبين في الشكل (3.3) والمطلوب كتابة المعادلة المنطقية المكافئة له بصيغة مجموع الجداءات ثم بصيغة جداء المجاميع.

Inputs (مداخل)	Output (مخرج)	Product terms and sum terms (جاءات ومجاميع)
A B C	X	
0 0 0	0	$A + B + C$
0 0 1	0	$A + B + \bar{C}$
0 1 0	0	$A + \bar{B} + C$
0 1 1	1	$\bar{A}BC$
1 0 0	1	$A\bar{B}\bar{C}$
1 0 1	0	$\bar{A} + B + \bar{C}$
1 1 0	1	$AB\bar{C}$
1 1 1	1	ABC

الشكل (3.3): جدول الحقيقة المكافئ لمعادلة منطقية.

من جدول الحقيقة نستنتج تابع مجموع الجداءات

$$X = \bar{A}BC + A\bar{B}\bar{C} + AB\bar{C} + ABC$$

ونستخرج أيضاً تابع جداء المجاميع

$$X = (A+B+C)(A+B+\bar{C})(A+\bar{B}+C)(\bar{A}+B+\bar{C})$$

5. جداول كارنو The Karnaugh Maps

جدول كارنو بثلاثة متغيرات

يبين الشكل 4.3 جدول كارنو بثلاثة متغيرات. يمثل العمود الموجود على أقصى اليسار القيم الممكنة للمتغيرين المنطقيين في الدخل (AB) بtermiz غري، كي يؤدي الانتقال من خلية إلى خلية مجاورة إلى تغيير قيمة بت واحد فقط. ويمثل السطر العلوي قيم متتحول الدخل الثالث (C). تمثل الخلايا الثمانية قيم التابع الممكنة لثلاثة متغيرات، وتأخذ كل خلية القيمة المنطقية (1) أو (0) وفقاً للتتابع المنطقي المفروض تمثيله.

مخطط كارنو هو أداة لتبسيط التوابع المنطقية بثلاثة أو أربعة متغيرات، يتطلب التابع التتابع بثلاثة متغيرات ثمانية خلايا ($2^3 = 8$)، تمثل القيم الثمانية الممكنة للتتابع المنطقي.

	C	0	1
$A \ B$			
السطر الأول	0 0	$\bar{A}\bar{B}\bar{C}$	$\bar{A}\bar{B}C$
	0 1	$\bar{A}B\bar{C}$	$\bar{A}BC$
	1 1	$A\bar{B}\bar{C}$	ABC
السطر الرابع	1 0	$A\bar{B}\bar{C}$	$A\bar{B}C$

الشكل 4.3: جدول كارنو بثلاثة متغيرات

تمثل كل خلية من الخلايا الثمانية جداء ممكناً بثلاثة متغيرات. وتختلف كل خلية عن الخلية المجاورة لها بمتحول واحد فقط. يستطيع مخطط كارنو أن يختصر التابع المنطقي عن طريق إنشاءمجموعات من الخلايا المجاورة التي يكون عددها من مضاعفات العدد (2)، وحذف المتغيرات التي تتغير ضمن المجموعة الواحدة. فالمجموعات الممكنة هي مجموعة تحتوي على خلية واحدة أو مجموعة تحتوي على خلتين، أو مجموعة تحتوي على أربع خلايا، أو مجموعة تحتوي على ثمانية خلايا. لنأخذ مجموعة أمثلة توضح هذه الفكرة.

المثال 7.3

أوجد التابع المنطقي المختصر والمحدد في جدول كارنو المبين في الشكل (5.3).

	C	0	1
	$A \ B$		
السطر الأول	0 0	[1]	
	0 1	1	[1]
	1 1		1
السطر الرابع	1 0		

الشكل 5.3: جدول كارنو لتابع منطقي

الحل

شكل مجموعتين منفصلتين تحتوي كل منهما على خلبيتين. تعطي المجموعة الأولى في السطرين الأول والثاني الجداء ($\bar{A}C$)، حيث اختصر المتحول (B) لأنه يتغير من (0) في السطر الأول إلى (1) في السطر الثاني، أما المتحولين (A, C) لا يتغيران ويحافظان على قيمتيهما ($A = 0, C = 0$). وتعطي المجموعة الثانية في السطرين الثاني والثالث (جاء (BC))، حيث اختصر المتحول (A) لأنه يتغير من (0) في السطر الثاني إلى (1) في السطر الثالث، أما المتحولين (B, C) لا يتغيران ويحافظان على قيمتيهما ($B = 1, C = 1$).

بالتالي يكون التابع المنطقي بعد الاختصار وباستعمال مخطط كارنو ($X = \bar{A}C + BC$).

المثال 8.3

أوجد التابع المنطقي المختصر والمحدد في جدول كارنو المبين في الشكل (5.3).

	C	0	1
	$A \ B$		
السطر الأول	0 0	[1]	
	0 1	1	1
	1 1		
السطر الرابع	1 0		

الشكل 5.3: جدول كارنو لتابع منطقي

الحل

شكل مجموعتين من الخلايا تحتوي كل منها على خلتين. تعطي المجموعة الأولى في السطرين الأول والثاني الجداء $(\bar{A}\bar{C})$, حيث اختصر المتحول (B) لأنه يتغير من (0) في السطر الأول إلى (1) في السطر الثاني، أما المتحولين (A, C) لا يتغيران ويحافظان على قيمتيهما $(A = 0, C = 0)$. تبقى مجموعة واحدة يمكن أن تحتوي على خلية واحدة منفصلة أو مجموعة تحتوي على خلتين إداتها مشتركة مع المجموعة السابقة، وهذا هو الخيار الصحيح لأنه ينبغي أن تحتوي المجموعة على أكبر عدد من الخلايا المجاورة. تعطي المجموعة الثانية في السطر الثاني الجداء $(\bar{A}B)$, حيث اختصر المتحول (C) لأنه يتغير من (1) إلى (0) في السطر الثاني نفسه، أما المتحولين (A, B) لا يتغيران ويحافظان على قيمتيهما $(A = 0, B = 1)$.

بالتالي يكون التابع المنطقي بعد الاختصار وباستعمال مخطط كارنو $(X = \bar{A}\bar{C} + \bar{A}B)$.

المثال 9.3

أوجد التابع المنطقي المختصر والمحدد في جدول كارنو المبين في الشكل (6.3).

\bar{A} \ \bar{B}	C	0	1
السطر الأول	0 0	1	1
	0 1		
	1 1		
السطر الرابع	1 0	1	1

الشكل 6.3: جدول كارنو لتابع منطقي

الحل

شكل مجموعة واحدة تحتوي على أربع خلايا. تعطي هذه المجموعة الجداء (\bar{B}) , حيث اختصر المتحولان (A, C) , لأنهما يتغيران من (0) إلى (1) في السطرين الأول والرابع، أما المتحول (B) لا يتغير ويحافظ على قيمته (0) وبالتالي يكون التابع المنطقي بعد الاختصار وباستعمال مخطط كارنو $(X = \bar{B})$.

المثال 10.3

أوجد التابع المنطقي المختصر والمحدد في جدول كارنو المبين في الشكل (7.3).

C \ A B		0	1
C	A B	0	1
0	0 0	1	1
0	0 1	1	1
1	1 1	1	1
1	1 0	1	1

الشكل 7.3: جدول كارنو لتابع منطقي

الحل

شكل مجموعة واحدة تحتوي على ثمانى خلايا. تعطى هذه المجموعة الجداء (1)، حيث اختصرت المتغيرات الثلاثة (A, B, C) لأن كل منها يتغير من (0) إلى (1). وبالتالي يكون التابع المنطقي بعد الاختصار وباستعمال مخطط كارنو ($X = 1$).

المثال 11.3

أوجد التابع المنطقي المختصر والمحدد في جدول كارنو المبين في الشكل (8.3).

C \ A B		0	1
C	A B	0	1
0	0 0	1	1
0	0 1	1	
1	1 1	1	
1	1 0	1	1

الشكل 8.3: جدول كارنو لتابع منطقي

الحل

شكل مجموعتين تحتوي كل منها على أربع خلايا. تعطى المجموعة الأولى الجداء (\bar{B})، حيث اختصر المتغيران (A, C) لأن كل منها يتغير من (0) إلى (1). وتعطى المجموعة الثانية الجداء (\bar{C})، حيث اختصر المتغيران (A, B) لأن كل منها يتغير من (0) إلى (1).

بالتالي يكون التابع المنطقي بعد الاختصار وباستعمال مخطط كارنو ($X = \bar{B} + \bar{C}$).

المثال 12.3

أوجد التابع المنطقي المختصر والمحدد في جدول كارنو المبين في الشكل (9.3).

C \ A B	0	1
0 0	1	1
0 1	1	1
1 1	1	
1 0	1	1

الشكل 9.3: جدول كارنو لتابع منطقي

الحل

نشكّل ثلاثة مجموعات تحتوي كل منها على أربع خلايا. تعطي المجموعة الأولى الجداء (\bar{B})، حيث اختصر المتحولان (A, C) لأن كل منها يتغير من (0) إلى (1). وتعطي المجموعة الثانية الجداء (\bar{C})، حيث اختصر المتحولان (A, B) لأن كل منها يتغير من (0) إلى (1). وتعطي المجموعة الثالثة الجداء (\bar{A} ، حيث اختصر المتحولان (B, C) لأن كل منها يتغير من (0) إلى (1)).

بالتالي يكون التابع المنطقي بعد الاختصار وباستعمال مخطط كارنو ($X = \bar{A} + \bar{B} + \bar{C}$).

جدول كارنو بأربعة متحولات

يبين الشكل 10.3 جدول كارنو بأربعة متحولات. يمثل العمود الموجود على أقصى اليسار القيم الممكنة للمتحولين المنطقين في الدخل (AB) بترميز غري، كي يؤدي الانتقال من خلية إلى خلية مجاورة إلى تغيير قيمة بت واحد فقط. ويمثل السطر العلوي القيم الممكنة للمتحولين المنطقين في الدخل (CD) بترميز غري أيضاً، كي يؤدي الانتقال من خلية إلى خلية مجاورة إلى تغيير قيمة بت واحد فقط. وتمثل الخلايا السنت عشرة قيم التابع الممكنة لأربعة متحولات، وتأخذ كل خلية القيمة المنطقية (1) أو (0) بشكل يتناسب مع التابع المفترض.

يتطلب التابع بأربعة متحولات ست عشرة خلية ($16 = 2^4$)، تمثل القيم السنت عشرة الممكنة للتابع المنطقي. فالمجموعات الممكنة هي مجموعة تحتوي على خلية واحدة أو مجموعة تحتوي على خليتين، أو مجموعة تحتوي على أربع خلايا، أو مجموعة تحتوي على ثمانين خلايا، أو مجموعة تحتوي على ست عشرة خلية.

$C \backslash A B$	0 0	0 1	1 1	1 0
0 0	$\bar{A} \bar{B} \bar{C} \bar{D}$	$\bar{A} \bar{B} \bar{C} D$	$\bar{A} \bar{B} C \bar{D}$	$\bar{A} \bar{B} C D$
0 1	$\bar{A} B \bar{C} \bar{D}$	$A \bar{B} \bar{C} D$	$A \bar{B} C \bar{D}$	$A \bar{B} C D$
1 1	$A \bar{B} \bar{C} \bar{D}$	$A \bar{B} C \bar{D}$	$A B \bar{C} \bar{D}$	$A B \bar{C} D$
1 0	$A \bar{B} \bar{C} D$	$A \bar{B} C \bar{D}$	$A \bar{B} C D$	$A \bar{B} C \bar{D}$

الشكل 10.3: جدول كارنو بأربعة متغيرات

المثال 13.3

أوجد التابع المنطقي المختصر والمحدد في جدول كارنو المبين في الشكل (11.3).

$C \backslash A B$	0 0	0 1	1 1	1 0
0 0	1			1
0 1	1			1
1 1		1	1	
1 0		1	1	

الشكل 11.3: جدول كارنو لتابع منطقي

الحل

شكل مجموعتين تحتوي كل منها على أربع خلايا. تعطي المجموعة الأولى الجداء ($\bar{A} \bar{D}$)، حيث اختصر المتغيران (B, C) لأن كلاً منها يتغير من (0) إلى (1). وتعطي المجموعة الثانية الجداء (AD)، حيث اختصر المتغيران (B, C) لأن كلاً منها يتغير من (0) إلى (1).

بالتالي يكون التابع المنطقي بعد الاختصار وباستعمال مخطط كارنو ($X = \bar{A} \bar{D} + AD$)

المثال 14.3

أوجد التابع المنطقي المختصر للتابع

$$(X = \overline{A}\overline{B}CD + \overline{A}B\overline{C}\overline{D} + A\overline{B}\overline{C}D + ABCD + A\overline{B}\overline{C}\overline{D} + \overline{A}\overline{B}\overline{C}D + A\overline{B}C\overline{D})$$

باستعمال جدول كارنو.

الحل

رسم جدول كارنو بأربعة متحولات كما هو مبين في الشكل (12.3).

C D A B	0 0	0 1	1 1	1 0
0 0	1	1		
0 1	1			
1 1	1	1	1	
1 0				1

الشكل 12.3: جدول كارنو للتابع المنطقي الخاص بالمثال 11.3

نشكل ثلات مجموعات تحتوي كل منها على خلتين، ومجموعة مكونة من خلية واحدة.

بالنالي يكون التابع المنطقي بعد الاختصار وباستعمال مخطط كارنو .
 $(X = \overline{B}\overline{C}\overline{D} + \overline{A}\overline{B}D + ABD + A\overline{B}C\overline{D})$

المثال 15.3

أوجد التابع المنطقي المختصر للتابع المنطقي المعطى بجدول الحقيقة المبين في الشكل (13.3) باستعمال جدول كارنو.

Inputs (مداخل)	Output (مخرج)
A B C D	X
0 0 0 0	1
0 0 0 1	0
0 0 1 0	1
0 0 1 1	1
0 1 0 0	0
0 1 0 1	1
0 1 1 0	0
0 1 1 1	1
1 0 0 0	1
1 0 0 1	1
1 0 1 0	-
1 0 1 1	-
1 1 0 0	-
1 1 0 1	-
1 1 1 0	-
1 1 1 1	-

الشكل 13.3: جدول الحقيقة الخاص بالمثال 15.3

نشير هنا إلى أن المتحول المنطقي (-) يقال له لا يهم (Don't care).

الحل

نرسم جدول كارنو بأربعة متحولات كما هو مبين في الشكل (14.3).

C D \ A B	0 0	0 1	1 1	1 0
0 0	1	0	1	1
0 1	0	1	1	0
1 1	-	-	-	-
1 0	1	1	1	-

الشكل 14.3: جدول كارنو للتابع المنطقي الخاص بالمثال 15.3

نشكل ثلاث مجموعات تحتوي كل منها على أربع خلايا، ومجموعة مكونة من ثمانى خلايا.
بالتالي يكون التابع المنطقى بعد الاختصار وباستعمال مخطط كارنو $(X = A + BD + \overline{B}C + \overline{B}\overline{D})$.

6. خلاصة Summary

1. القانون التبديلـي $A + B = B + A, A \cdot B = B \cdot A$: (Commutative laws)
2. القانون التجميعـي $A + (B + C) = (A + B) + C, A \cdot (B \cdot C) = (A \cdot B) \cdot C$: (Associative laws)
3. القانون التوزيعـي $A(B + C) = AB + AC$: (Distributive laws)
4. القواعد البوليانـية : (Boolean rules)

1. $A + 0 = A$	5. $A + \overline{A} = 1$	9. $\overline{\overline{A}} = A$
2. $A + 1 = 1$	6. $A \cdot \overline{A} = 0$	10. $A + \overline{AB} = A$
3. $A \cdot 0 = 0$	7. $A \cdot A = A$	11. $A + \overline{A}B = A + B$
4. $A \cdot 1 = A$	8. $A \cdot \overline{A} = 0$	12. $(A + B)(A + C) = A + BC$

5. نظريات دمورغان (DeMorgan's theorems)

(أ) متمم الجداء يساوى إلى مجموع متممات حدود الجداء أي: $\overline{XY} = \overline{X} + \overline{Y}$

(ب) متمم المجموع يساوى إلى جداء متممات حدود المجموع أي: $\overline{X + Y} = \overline{X} \cdot \overline{Y}$

6. بيبـن الشـكـل (15.3) مـخطـط (جـدول) كـارـنو بـثـلـاثـة وـأـرـبـعـة متـحـولات.

C A B	0	1
0 0		
0 1		
1 1		
1 0		

C D A B	0 0	0 1	1 1	1 0
0 0				
0 1				
1 1				
1 0				

الشكل (15.3): مـخطـط (جـدول) كـارـنو بـثـلـاثـة وـأـرـبـعـة متـحـولات.

أسئلة وسائل الفصل الثالث

أسئلة الفصل الثالث

اختر الإجابة الصحيحة

1. يكون متمم المتتحول عادة.

0 (a)

1 (b)

(c) مساوياً إلى المتتحول

(d) عكس المتتحول.

2. المعادلة البوليانية $(A + \bar{B} + C)$ هي:

(a) مجموع حدود

(b) أحرف حدود

(c) جداءات حدود

(d) متمم حدود.

3. المعادلة البوليانية $(A \bar{B} C \bar{D})$ هي:

(a) مجموع حدود

(b) جداءات حدود

(c) أحرف حدود

(d) دائمًا 1.

4. وفقاً للقانون التبديلـي للجمع:

$$AB = BA \quad (\text{a})$$

$$A + A = A \quad (\text{b})$$

$$A + (B + C) = (A + B) + C \quad (\text{c})$$

$$. A + (B + C) = (A + B) + C \quad (\text{d})$$

5. وفقاً للقانون التجمعي للضرب:

$$B = BB \quad (\text{a})$$

$$A(BC) = (AB)C \quad (\text{b})$$

$$A + B = B + A \quad (\text{c})$$

$$\cdot B + B(B + 0) \quad (\text{d})$$

6. وفقاً للقانون التوزيعي:

$$A(B + C) = AB + AC \quad (\text{a})$$

$$A(BC) = A \cdot B \cdot C \quad (\text{b})$$

$$A(A + 1) = A \quad (\text{c})$$

$$\cdot A + AB = A \quad (\text{d})$$

7. أي من القواعد التالية ليست قاعدة بوليانية صحيحة:

$$A + 1 = 1 \quad (\text{a})$$

$$A = \bar{A} \quad (\text{b})$$

$$AA = A \quad (\text{c})$$

$$\cdot A + 0 = A \quad (\text{d})$$

8. أي من القواعد التالية تنص على أنه إذا كان أحد مداخل بوابة (AND) واحد دوماً يكون الخرج مساوياً إلى المدخل

الثاني.

$$A + 1 = 1 \quad (\text{a})$$

$$A + A = A \quad (\text{b})$$

$$AA = A \quad (\text{c})$$

$$\cdot A \cdot 1 = A \quad (\text{d})$$

9. وفقاً لنظرية دمورغان، أي واحدة من المساوات التالية صحيحة:

$$\overline{AB} = \overline{A} + \overline{B} \quad (\text{a})$$

$$\overline{XYZ} = \overline{X} + \overline{Y} + \overline{Z} \quad (\text{b})$$

$$\overline{A+B+C} = \overline{ABC} \quad (\text{c})$$

كل ما ذكر. **(d)**

10. مخطط كارنو بثلاثة متغيرات له:

(a) ثماني خلايا

(b) ثلاث خلايا

(c) ستة عشرة خلية

(d) أربع خلايا.

Ans 1 (d), 2 (a), 3 (b), 4 (b), 5 (b), 6 (a), 7 (b), 8 (d), 9 (d), 10 (a).

الإجابة الصحيحة	أسئلة الفصل الثالث
d	1
a	2
b	3
b	4
b	5
a	6
b	7
d	8
d	9
a	10

مسائل الفصل الثالث

• العمليات البوليانية والتوابع المنطقية Boolean Operations and Expressions

1. أوجد ناتج العمليات التالية:

$$(a) 0 + 0 + 1 \quad (b) 1 + 1 + 1 \quad (c) 1 \cdot 0 \cdot 0 \quad (d) 1 \cdot 1 \cdot 1 \quad (e) 1 \cdot 0 \cdot 1 \quad (f) 1 \cdot 1 + 0 \cdot 1 \cdot 1$$

Ans

2. أوجد قيم المتغيرات التي تجعل كل جداء حدود مساوياً إلى الواحد، وكل مجموع حدود مساوياً إلى الصفر.

$$(a) AB \quad (b) A\bar{B}C \quad (c) A+B \quad (d) \bar{A}+B+\bar{C} \quad (e) \bar{A}+\bar{B}+C$$

$$(f) \bar{A}+B \quad (g) A\bar{B}\bar{C}$$

Ans

• قواعد وقوانين الجبر البوليني Laws and Rules of Boolean Algebra

3. حدد القانون البوليني الذي بمقتضاه وضعت كل من المساواة التالية.

$$(a) A\bar{B} + C D + A\bar{C} D + B = B + A\bar{B} + A\bar{C} D + C D$$

$$(b) A B \bar{C} D + \bar{A} \bar{B} C = D \bar{C} B A + \bar{C} B A$$

$$(c) A B (C D + E \bar{F} + G H) = A B C D + A B E \bar{F} + A B G H$$

Ans

4. حدد الفاصلة البولينية التي بمقتضها وضعت كل من المساواة التالية.

$$(a) \overline{\overline{A} B + C D} + \overline{E F} = A B + C D + \overline{E F}$$

$$(b) A \bar{A} B + A B \bar{C} + A B \bar{B} = B \bar{C}$$

$$(c) A (B C + B \bar{C}) + A C = A (B C) + A C$$

$$(d) A B (C + \bar{C}) + A C = A B + A C$$

$$(e) A \bar{B} + A \bar{B} C = A \bar{B}$$

$$(f) A B C + \overline{A B} + \overline{A B C} D = A B C + \overline{A B} + D$$

Ans

• نظريات دمورغان DeMorgan's Theorems

5. استعمل نظريات دمورغان في تبسيط كل من المعادلات التالية:

$$(a) \overline{A + \bar{B}}$$

$$(b) \overline{\bar{A} B}$$

$$(c) \overline{A + B + C}$$

$$(d) \overline{ABC}$$

$$(e) \overline{A(B+C)}$$

$$(f) \overline{AB} + \overline{CD}$$

$$(g) \overline{AB+CD}$$

$$(h) \overline{(A+\bar{B})(\bar{C}+D)}$$

Ans

6. استعمل نظريات دمورغان في تبسيط كل من المعادلات التالية:

$$(a) \overline{A \bar{B} (C + \bar{D})}$$

$$(b) \overline{AB(CD+EF)}$$

$$(c) \overline{A+\bar{B}+C+\bar{D}} + \overline{ABC\bar{D}}$$

$$(d) \overline{\overline{\overline{A+B+C+D}}(\overline{ABC\bar{D}})}$$

$$(e) \overline{\overline{AB}(CD+E\bar{F})(\overline{AB}+\overline{CD})}$$

Ans

7. باستعمال الجبر البوليانى، بسط العلاقات المنطقية التالية:

$$(a) X = (A + \bar{B})(A + C) \quad (b) X = \bar{A}B + \bar{A}BC + \bar{A}BCD + \bar{A}B\bar{C}\bar{D}E$$

$$(c) X = AB + \overline{ABC} + A \quad (d) X = (A + \bar{A})(AB + ABC)$$

$$(e) X = AB + (\bar{A} + \bar{B})C + AB$$

Ans

8. باستعمال الجبر البوليانى، بسط العلاقات المنطقية التالية:

$$(a) X = BD + B(D + E) + \bar{D}(D + F)$$

$$(b) X = \bar{A}\bar{B}C + \overline{A + B + \bar{C}} + \bar{A}\bar{B}\bar{C}D$$

$$(c) X = (B + BC)(B + \bar{B}C)(B + D)$$

$$(d) X = ABCD + AB(\overline{CD}) + \overline{(AB)}CD$$

$$(e) X = ABC[AB + \bar{C}(BC + AC)]$$

Ans

• المعادلات البوليانية وجدول الحقيقة Boolean Expressions and Truth Tables

9. أوجد جدول الحقيقة الذى يمثل كلاً من المعادلات المنطقية (SOP).

$$(a) X = \bar{A}B\bar{C}D + \bar{A}BC\bar{D} + A\bar{B}\bar{C}D + \bar{A}\bar{B}\bar{C}\bar{D}$$

$$(b) X = WXYZ + WX\bar{Y}\bar{Z} + \bar{W}XYZ + W\bar{X}\bar{Y}Z + W\bar{X}\bar{Y}\bar{Z}$$

Ans

10. أوجد جدول الحقيقة الذى يمثل كلاً من المعادلات المنطقية (POS).

$$(a) X = (\bar{A} + \bar{B} + \bar{C})(A + B + C)(A + \bar{B} + C)$$

$$(b) X = (\bar{A} + B + \bar{C} + D)(A + \bar{B} + C + \bar{D})(A + \bar{B} + \bar{C} + D)(\bar{A} + B + C + \bar{D})$$

Ans

11. استنتج المعادلة المنطقية (SOP)، والمعادلة المنطقية (POS) المماثلان في جدول الحقيقة المبين في الشكل .(16.3)

A	B	C	D	X
0	0	0	0	1
0	0	0	1	1
0	0	1	0	0
0	0	1	1	1
0	1	0	0	0
0	1	0	1	1
0	1	1	0	1
0	1	1	1	0
1	0	0	0	0
1	0	0	1	1
1	0	1	0	0
1	0	1	1	0
1	1	0	0	1
1	1	0	1	0
1	1	1	0	0
1	1	1	1	0

الشكل (16.3): جدول الحقيقة للمسألة (11.3).

Ans

12. أوجد المعادلات المنطقية (SOP) المختصرة للمعادلات المنطقية التالية، باستعمال جدول كارنو:

$$(a) X = \overline{A}\overline{B}\overline{C} + \overline{A}\overline{B}C + A\overline{B}C \quad (b) X = AC(\overline{B} + C)$$

$$(c) X = \overline{A}(BC + B\overline{C}) + A(BC + B\overline{C}) \quad (d) X = \overline{A}\overline{B}\overline{C} + A\overline{B}\overline{C} + \overline{A}B\overline{C} + AB\overline{C}$$

Ans

$$(a) X = \overline{A}\overline{B} + \overline{B}C \quad (b) X = AC$$

$$(c) X = B \quad (d) X = \overline{C}$$

13. أوجد المعادلات المنطقية (SOP) المختصرة للمعادلات المنطقية التالية، باستعمال جدول كارنو:

- (a) $X = A + B\bar{C} + CD$
- (b) $X = \bar{A}\bar{B}\bar{C}\bar{D} + \bar{A}\bar{B}\bar{C}D + ABCD + ABC\bar{D}$
- (c) $X = \bar{A}B(\bar{C}\bar{D} + \bar{C}D) + AB(\bar{C}\bar{D} + \bar{C}D) + A\bar{B}\bar{C}D$
- (d) $X = (\bar{A}\bar{B} + A\bar{B})(CD + C\bar{D})$
- (e) $X = \bar{A}\bar{B} + A\bar{B} + \bar{C}\bar{D} + C\bar{D}$

Ans

- | | |
|--------------------------------|---------------------------------------|
| (a) $X = A + B\bar{C} + CD$ | (b) $X = \bar{A}\bar{B}\bar{C} + ABC$ |
| (c) $X = B\bar{C} + A\bar{C}D$ | (d) $X = \bar{B}C$ |
| (e) $X = \bar{B} + \bar{D}$ | |

14. استنتاج المعادلة المنطقية (SOP) المختصرة، باستعمال جدول كارنو التابع المنطقي المعرف بجدول الحقيقة المعطى في الشكل (14.3):

A	B	C	X
0	0	0	1
0	0	1	1
0	1	0	0
0	1	1	1
1	0	0	1
1	0	1	1
1	1	0	0
1	1	1	1

الشكل (17.3): جدول الحقيقة للمسألة (14.3).

Ans. $X = \bar{B} + C$

15. استنتاج المعادلة المنطقية (SOP) المختصرة، باستعمال جدول كارنو للتتابع المنطقي المعرف بجدول الحقيقة المعطى في الشكل (15.3):

A	B	C	D	X
0	0	0	0	0
0	0	0	1	1
0	0	1	0	1
0	0	1	1	0
0	1	0	0	0
0	1	0	1	0
0	1	1	0	1
0	1	1	1	1
1	0	0	0	1
1	0	0	1	0
1	0	1	0	1
1	0	1	1	0
1	1	0	0	1
1	1	0	1	1
1	1	1	0	0
1	1	1	1	1

الشكل (18.3): جدول الحقيقة للمسألة (15.3).

$$\text{Ans. } X = A\bar{C}\bar{D} + ABD + \bar{A}BC + \bar{B}C\bar{D} + \bar{A}\bar{B}\bar{C}D$$

نموذج مذكرة لالفصل الثالث

كلية
جامعةالمادة: الإلكترونيات الرقمية Digital Electronics نموذج امتحان الفصل الثالث: الجبر البولاني وتبسيط التوابع
المنطقية

أستاذ المادة:

العلامة: 10

المدة: ساعة واحدة

ملاحظات هامة:

- المادة مغلقة
- يسمح باستعمال الآلات الحاسبة

اختر الإجابة الصحيحة (10 علامات)

1. يكتب القانون التجمعي كما يلي:

(a) $A + B = B + A$

(b) $(A + B) + C = A + (B + C)$

(c) $AB = BA$

(d) $A + AB = A$

2. توضح المعادلة المنطقية $(AB + AC = A(B + C))$:

(a) القانون التوزيعي

(b) القانون التبديل

(c) القانون التجمعي

(d) نظرية دمورغان

3. المعادلة المنطقية $(A \cdot 1)$ تساوي إلى:(a) A (b) B (c) 0 (d) 1

4. المعادلة المنطقية $(A + 1)$ تساوي إلى:

- A (a)
- B (b)
- 0 (c)
- 1 (d)

5. توضح المعادلة المنطقية $\overline{AB + AC} = \overline{AB} \cdot \overline{AC}$

- القانون التوزيعي (a)
- القانون التبديل (b)
- القانون التجميلي (c)
- نظرية دمورغان (d)

6. تختلف الخلايا المجاورة في جدول كارنو فيما بينها:

- متتحول واحد (a)
- متتحولين (b)
- بثلاثة متحوالات (c)
- يرتبط الجواب بحجم الجدول (d)

7. المعادلة المنطقية المختصرة التي يعطيها جدول كارنو التالي هي:

C A B	0	1
0 0		
0 1		
1 1	1	1
1 0	1	1

- $X = A$ (a)
- $X = \overline{A}$ (b)
- $X = B$ (c)
- $X = \overline{B}$ (d)

8. يبلغ عدد خلايا جدول كارنو بثلاثة متغيرات،

(a) خلستان

(b) أربع خلايا

(c) ثمانى خلايا

(d) ست عشرة خلية.

9. يبلغ عدد خلايا جدول كارنو بأربع متغيرات،

(a) خلستان

(b) أربع خلايا

(c) ثمانى خلايا

(d) ست عشرة خلية.

10. المعادلة المنطقية المختصرة التي يعطيها جدول كارنو التالي هي:

$$X = AB + AD + BD \quad (a)$$

$$X = A\bar{B} + AD + \bar{B}\bar{D} \quad (b)$$

$$X = \bar{A}B + AD + \bar{B}\bar{D} \quad (c)$$

$$. X = A\bar{B} + AD + \bar{B}D \quad (d)$$

C D \\ A B	0 0	0 1	1 1	1 0
0 0	1			1
0 1				
1 1		1	1	
1 0	1	1	1	1

الإجابة الصحيحة لنموذج مذاكرة الفصل الثالث

1 (b) ، 2 (a) ، 3 (a) ، 4 (d) ، 5 (d) ، 6 (a) ، 7 (a) ، 8 (c) ، 9 (d) ، 10 (b).

التغذية الراجعة

- 1 مراجعة العمليات البوليانية والتتابع المنطقية & قواعد وقوانين الجبر
Laws and Rules of Boolean Algebra
البوليانى
- 2 مراجعة العمليات البوليانية والتتابع المنطقية & قواعد وقوانين الجبر
Laws and Rules of Boolean Algebra
البوليانى
- 3 مراجعة العمليات البوليانية والتتابع المنطقية & قواعد وقوانين الجبر
Laws and Rules of Boolean Algebra
البوليانى
- 4 مراجعة العمليات البوليانية والتتابع المنطقية & قواعد وقوانين الجبر
Laws and Rules of Boolean Algebra
البوليانى
- 5 مراجعة العمليات البوليانية والتتابع المنطقية & قواعد وقوانين الجبر
Laws and Rules of Boolean Algebra
البوليانى
- 6 مراجعة جداول كارنو
The Karnaugh Maps
- 7 مراجعة العلاقات البوليانية وجداول الحقيقة
The Boolean Expressions and Truth Tables
Karnaugh Maps
- 8 مراجعة جداول كارنو
The Karnaugh Maps
- 9 مراجعة جداول كارنو
The Karnaugh Maps
- 10 مراجعة العلاقات البوليانية وجداول الحقيقة
The Boolean Expressions and Truth Tables
The Karnaugh Maps

علامة النجاح بالمذاكرة هي : 6/10

نهاية الفصل الثالث

الإجابة الصحيحة	نموذج مذاكرة الفصل الثالث
b	1
a	2
a	3
d	4
d	5
a	6
a	7
c	8
d	9
b	10



الفصل الرابع

البوابات والتوابع المنطقية

كلمات مفتاحية KEYWORDS

دارة الجامع Adder، السلسلة Cascading، انتشار المنقول Ripple Carry، دارة الترميز Encoder، دارة فك الترميز Decoder، دارة الناخب Demultiplexer (DEMUX)، دارة الناخب العكسي Multiplexer (MUX).

الملخص Abstract

سندرس في هذا الفصل بإيجاز عمل وتطبيقات البوابات المنطقية، والتتابع المنطقية الرئيسية المتكاملة على دارات متكاملة من العائلة المنطقية المعروفة بعائلة TTL. تستعمل رموز البوابات المعتمدة في التوثيق الداخلي للتطبيقات الصناعية والعسكرية، وفي الأدبيات المنشورة عنها، وذلك وفقاً للمعيار AN51/IEEE Standard 91-1984. كما سندرس عدة أنواع من الدارات المنطقية التراكيبية مثل دارات الجوامع (Adders)، ودارات المقارنة (Comparators)، ودارات الترميز (Encoders) ودارات فك الترميز (Decoders)، ودارات النواكب (Multiplexers) والنواكب العكسية (Demultiplexers).

الأهداف التعليمية للفصل الرابع ILO4

يهدف هذا الفصل إلى فهم عمل البوابات المنطقية الرئيسية كالعاكس المنطقي وبوابة الجداء المنطقي، وبوابة الجمع المنطقي والتي تدخل في بناء أي تابع منطقي، والتتابع المنطقية الرئيسية كالجوامع، والمقارنات، ودارات الترميز وكواشف الترميز، والنواكب، والنواكب العكسية، والتي تدخل في بناء النظم المنطقية.

مخرجات الفصل الرابع ILO4

فهم عمل البوابات والتتابع المنطقية الرئيسية كدارات الجوامع، والمقارنات، ودارات الترميز وكشفه، والنواكب، والنواكب العكسية.

1. البوابات المنطقية الرئيسية Logic gates

البوابات المنطقية الثلاث الرئيسية هي بوابة العاكس المنطقي (*Inverter or NOT*)، وبوابة الجداء المنطقي (*AND*)، وبوابة الجمع المنطقي (*OR*). يمكن بناء أي نظام منطقي باستعمال البوابات المنطقية الرئيسية هذه.

العاكس المنطقي (Inverter or Not)

ينفذ العاكس المنطقي عملية العكس المنطقي أو النفي (*NOT*)، أي إذا كان دخله (1) يكون خرجه (0) والعكس بالعكس.

رمز بوابة العاكس المنطقي (Inverter Gate Symbol)
يبين الشكل (1.4) رمزاً بوابة العاكس المنطقي.



(a) Distinctive shape symbols
with negation indicators

(b) Rectangular outline symbols
with polarity indicators

الشكل 1.4: رمزاً بوابة العاكس المنطقي: (a) الرمز التقليدي مع إشارة النفي، (b) الرمز المستطيل مع محدد القطبية.

جدول الحقيقة للعاكس المنطقي (Inverter truth table)
يبين الشكل (2.4) جدول الحقيقة للعاكس المنطقي.

Input (مدخل)	Output (مخرج)
A	X
LOW (0)	HIGH (1)
HIGH (1)	LOW (0)


الشكل 2.4: جدول الحقيقة للعاكس المنطقي.

التابع المنطقي (Boolean expression)
يعطى التابع المنطقي للعاكس بالعلاقة المنطقية التالية:

$$X = \overline{A}$$

مثال عن الإشارات الرقمية (Example waveforms)


يبين الشكل (3.4) مخططًا زمنيًّا لإشارتي دخل وخرج العاكس المنطقي.



الشكل 3.4: المخطط الزمني لإشارتي الدخول والخروج للعاكس المنطقي.

مثال على تطبيقات العاكس المنطقي (Application Example)

يبين الشكل (4.4) دارة الحصول على المتمم الأحادي (1' s complement) لعدد إثباتي (Binary number) (4.4) دارة الحصول على المتمم الأحادي (1' s complement) لعدد إثباتي (Binary number) (4.4) لعدد إثباتي (1' s complement) لعدد إثباتي (Binary number) (4.4) بثمانية بิตات.




الشكل 4.4: دارة الحصول على المتمم الأحادي لعدد إثباتي بثمانية بิตات.

الجاء المنطقي (AND Gate)

تعطي بوابة الجاء المنطقي على خرجها القيمة المنطقية (1)، عندما تأخذ كل مداخلها القيم المنطقية (1) ويأخذ الخرج القيمة المنطقية (0) عندما يأخذ على الأقل أحد مداخلها القيمة المنطقية (0).

رمز بوابة الجداء المنطقي (AND Gate Symbol)

يبين الشكل (5.4) رمز بوابة الجداء المنطقي.



(a) Distinctive shape



(b) Rectangular outline with the AND (&) qualifying symbol

الشكل 5.4: رمزاً بوابة الجداء المنطقي: (a) رمز البوابة التقليدي، (b) رمز البوابة المستطيل مع إشارة الجداء المنطقي .(&)

جدول الحقيقة للجاء المنطقي (AND truth table)

يبين الشكل (6.4) جدول الحقيقة لبوابة الجداء المنطقي بمدخلين.

Inputs (مداخل)	Output (مخرج)
A B	X
0 0	0
0 1	0
1 0	0
1 1	1

الشكل 6.4: جدول الحقيقة لبوابة الجداء المنطقي بمدخلين.


التابع المنطقي (Boolean expression)

يعطى التابع المنطقي لبوابة الجداء المنطقي بمدخلين بالعلاقة المنطقية التالية:

$$X = A \cdot B$$

مثال عن الإشارات الرقمية (Example waveforms)

يبين الشكل (7.4) مخططاً زمنياً لإشارات الدخل والخرج لبوابة الجداء المنطقي بمدخلين.



الشكل 7.4: المخطط الزمني لإشارات الدخول والخرج لبوابة الجداء المنطقي بمدخلين.

مثال على تطبيقات بوابة الجداء المنطقي (Application Example)


يمكن استعمال عملية الجداء المنطقي في برامج الكمبيوتر لتحقيق القناع الانتقائي. إذا أردنا الحفاظ على قيم بعض البิตات ووضع البعض الآخر على القيمة المنطقية (0). نستعمل قناعاً بوضع القيم المنطقية (1) في الأماكن المراد الحفاظ على قيم بيتها، ونضع القيم المنطقية (0) في الأماكن التي لا نهتم في الحفاظ على قيم بيتها. إذا أجرينا جداء منطقياً بين العدد الثنائي (110000101)، والقناع (111100000000)، ستكون نتيجة الجداء المنطقي بينهما هي (111100000000). تكون قد حافظنا على البิตات الأربعية الدنيا، وأهملنا البิตات الأربعية العليا.

الجمع المنطقي (OR Gate)

تعطي بوابة الجمع المنطقي على خرجها القيمة المنطقية (0)، عندما تأخذ كل مداخلها القيمة المنطقية (0). ويأخذ الخرج القيمة المنطقية (1) عندما يأخذ على الأقل أحد مداخلها القيمة المنطقية (1).

رمز بوابة الجمع المنطقي (OR Gate Symbol)

يبين الشكل (8.4) رمزي بوابة الجمع المنطقي.



الشكل 8.4: رمزاً بوابة الجمع المنطقي: (a) رمز البوابة التقليدي، (b) رمز البوابة المستطيل مع إشارة الجمع المنطقي.

جدول الحقيقة للجمع المنطقي (OR truth table)

يبين الشكل (9.4) جدول الحقيقة لبواية الجمع المنطقي بمدخلين.

Inputs (مداخل)		Output (مخرج)
A	B	X
0	0	0
0	1	1
1	0	1
1	1	1

الشكل 9.4: جدول الحقيقة لبواية الجمع المنطقي بمدخلين.


التابع المنطقي (Boolean expression)

يعطى التابع المنطقي لبواية الجمع المنطقي بمدخلين بالعلاقة المنطقية التالية:

$$X = A + B$$

مثال عن الإشارات الرقمية (Example waveforms)

يبين الشكل (10.4) مخطط زمنياً لإشارات الدخول والخرج لبواية الجمع المنطقي بمدخلين.



الشكل 10.4: المخطط الزمني لإشارات الدخول والخرج لبواية الجمع المنطقي بمدخلين.

مثال على تطبيقات بوابة الجمع المنطقي (Application Example)


يمكن استعمال عملية الجمع المنطقي في برامج الكمبيوتر لوضع بعض البتات على القيمة المنطقية (1). يحتوي الكود أسكى للأحرف الصغيرة في بته الخامس على القيمة المنطقية (1)، و(0) في حالة الأحرف الكبيرة (يبدأ ترقيم بتات الكود من اليمين إلى اليسار ويعطى للبت على أقصى اليمين الرقم 0). يمكن استعمال قناع بوضع القيم المنطقية (1)

في الأماكن المراد تغيير قيمها إلى القيمة المنطقية (1)، ووضع القيم المنطقية (0) في الأماكن المراد المحافظة على قيمها الأصلية. إذا أجرينا جمعاً منطقياً بين كود الحرف الكبير والقناع (0 0 1 0 0 0 0)، نحصل على كود أسكى للحرف الصغير المقابل.

نفي الجداء المنطقي (NAND Gate)

تعطي بوابة نفي الجداء المنطقي على خرجها القيمة المنطقية (0) عندما تأخذ كل مداخلها القيمة المنطقية (1)، ويأخذ الخرج القيمة المنطقية (1) عندما يأخذ على الأقل أحد مداخلها القيمة المنطقية (0).

رمز بوابة نفي الجداء المنطقي (AND Gate Symbol) يبين الشكل (11.4) رمزي بوابة نفي الجداء المنطقي.



(a) Distinctive shape, 2-input NAND gate and its NOT/AND equivalent

(b) Rectangular outline, 2-input NAND gate with polarity indicator

الشكل 11.4: رمزاً بوابة نفي الجداء المنطقي: (a) رمز البوابة التقليدي لنفي الجداء المنطقي ومكافئها بوابة الجداء المنطقي والعاكس، (b) رمز البوابة المستطيل مع إشارة النفي.

جدول الحقيقة لنفي الجداء المنطقي (NAND truth table)

يبين الشكل (12.4) جدول الحقيقة لبوابة نفي الجداء المنطقي بمدخلين.

Inputs (مداخل)	Output (مخرج)
A B	X
0 0	1
0 1	1
1 0	1
1 1	0

الشكل 12.4: جدول الحقيقة لبوابة نفي الجداء المنطقي بمدخلين.


التابع المنطقي (Boolean expression)

يعطي التابع المنطقي لبوابة نفي الجداء المنطقي بمدخلين بالعلاقة المنطقية التالية:

$$X = \overline{A \cdot B}$$

مثال عن الإشارات الرقمية (Example waveforms)


يبين الشكل (13.4) مخططًا زمنيًّا لإشارات الدخول والخرج لبوابة نفي الجداء المنطقي بمدخلين.



الشكل 13.4: المخطط الزمني لإشارات الدخول والخرج لبوابة نفي الجداء المنطقي بمدخلين.

مثال على تطبيقات بوابة الجداء المنطقي (Application Example)

بوابة نفي الجداء المنطقي بوابة مفيدة، خصوصاً لأنها بوابة عامة يمكن بناء البوابات المنطقية الرئيسية الثلاث منها، وبالتالي يمكن بناء أي نظام منطقي من بوابات نفي الجداء المنطقي فقط. عندما نقصر مدخل بواية نفي الجداء المنطقي نحصل على بوابة العاكس (الشكل 14.4).




الشكل 14.4: بوابة نفي الجداء المنطقي بمدخلين المكافئة لبوابة العاكس.

نفي الجمع المنطقي (NOR Gate)

تعطي بوابة نفي الجمع المنطقي على خرجها القيمة المنطقية (1)، عندما تأخذ كل مداخلها القيمة المنطقية (0). ويأخذ الخرج القيمة المنطقية (1) عندما يأخذ على الأقل أحد مداخلها القيمة المنطقية (1).

رمز بوابة نفي الجمع المنطقي (NOR Gate Symbol)

يبين الشكل (15.4) رمزي بوابة نفي الجمع المنطقي.



الشكل 15.4: رمز بوابة نفي الجمع المنطقي: (a) رمز البوابة التقليدي، ومكافئه المكون من بوابة الجمع والعاكس (b) رمز البوابة المستطيل مع إشارة النفي.

جدول الحقيقة لـ بوابة نفي الجمع المنطقي (NOR truth table)
يبيّن الشكل (16.4) جدول الحقيقة لـ بوابة نفي الجمع المنطقي بمدخلين.

Inputs (مدخل)		Output (مخرج)
A	B	X
0	0	1
0	1	0
1	0	0
1	1	0


الشكل 16.4: جدول الحقيقة لـ بوابة نفي الجمع المنطقي بمدخلين.

التابع المنطقي (Boolean expression)
يعطى التابع المنطقي لـ بوابة نفي الجمع المنطقي بمدخلين بالعلاقة المنطقية التالية:

$$X = \overline{A + B}$$

مثال عن الإشارات الرقمية (Example waveforms)


يبيّن الشكل (17.4) مخططًا زمنيًّا لإشارات الدخل والخرج لـ بوابة نفي الجمع المنطقي بمدخلين.



الشكل 17.4: المخطط الزمني لإشارات الدخل والخرج لبوابة نفي الجمع المنطقي بمدخلين.

مثال على تطبيقات بوابة الجمع المنطقي (Application Example)

يمكن استعمال عملية الجمع المنطقي وغيرها من البوابات المنطقية للتحكم في إضاءة وإطفاء الديودات الضوئية. يبين الشكل (18.4) دارة التحكم هذه باستعمال بوابة نفي الجمع بأربعة مداخل. يضاء الديود الضوئي عندما يأخذ أحد مداخل بوابة نفي الجمع المنطقي القيمة المنطقية (1).



الشكل 18.4: بوابة نفي الجمع المنطقي بأربعة مداخل للتحكم بديود ضوئي.

التكافؤ المنطقي (XOR Gate)


تعطي بوابة التكافؤ المنطقي على خرجها القيمة المنطقية (1) عندما يتطابق مدخلاتها، ويأخذ الخرج القيمة المنطقية (0) عندما يتعاكسان.

رمز بوابة التكافؤ المنطقي (XOR Gate Symbol)

يبين الشكل (19.4) رمزي بوابة التكافؤ المنطقي.



(a) Distinctive shape



(b) Rectangular outline

الشكل 19.4: رمزاً بواية التكافؤ المنطقي: (a) رمز البوابة التقليدي، (b) رمز البوابة المستطيل.

جدول الحقيقة للتكافؤ المنطقي (XOR truth table)

يبين الشكل (20.4) جدول الحقيقة لبواية التكافؤ المنطقي بمدخلين.

Inputs (مداخل)		Output (مخرج)
A	B	X
0	0	0
0	1	1
1	0	1
1	1	0

الشكل 20.4: جدول الحقيقة لبواية التكافؤ المنطقي بمدخلين.


التابع المنطقي (Boolean expression)

يعطى التابع المنطقي لبواية التكافؤ المنطقي بمدخلين بالعلاقة المنطقية التالية:

$$X = A \oplus B = A\bar{B} + \bar{A}B$$

مثال عن الإشارات الرقمية (Example waveforms)

يبين الشكل (21.4) مخطط زمنياً لإشارات الدخول والخرج لبواية التكافؤ المنطقي بمدخلين.



الشكل 21.4: المخطط الزمني لإشارات الدخول والخرج لبواية التكافؤ المنطقي بمدخلين.

مثال على تطبيقات بوابة التكافؤ المنطقي (Application Example)


يمكن استعمال بوابة التكافؤ المنطقي بمدخلين كعاكس منطقي، عند إعطاء أحد المدخلين القيمة المنطقية (1)، يكون الخرج هو نفي المدخل الثاني.

نفي التكافؤ المنطقي (XNOR Gate)

تعطي بوابة نفي التكافؤ المنطقي على خرجها القيمة المنطقية (0) عندما يتعاكس مدخلاتها، ويأخذ الخرج القيمة المنطقية (1) عندما يتطابقان.

رمز بوابة التكافؤ المنطقي (XOR Gate Symbol)

يبين الشكل (22.4) رمزي نفي بوابة التكافؤ المنطقي.



الشكل 22.4: رمزاً نفي بوابة التكافؤ المنطقي: (a) رمز بوابة التقليدي (b) رمز بوابة المستطيل.

جدول الحقيقة لنفي التكافؤ المنطقي (XNOR truth table)

يبين الشكل (23.4) جدول الحقيقة لبوابة نفي التكافؤ المنطقي بمدخلين.

Inputs (مدخل)	Output (مخرج)
A B	X
0 0	1
0 1	0
1 0	0
1 1	1

الشكل 23.4: جدول الحقيقة لبوابة نفي التكافؤ المنطقي بمدخلين.


التابع المنطقي (Boolean expression)

يعطى التابع المنطقي لبوابة نفي التكافؤ المنطقي بمدخلين بالعلاقة المنطقية التالية:

$$X = A \odot B = \overline{A \oplus B} = \overline{AB} + \overline{A}\overline{B} = AB + \overline{AB}$$

مثال عن الإشارات الرقمية (Example waveforms)

يبين الشكل (24.4) مخطط زمنياً لإشارات الدخل والخرج لبوابة نفي التكافؤ المنطقية بمدخلين.



الشكل 24.4: المخطط الزمني لإشارات الدخل والخرج لبوابة نفي التكافؤ المنطقية بمدخلين.


مثال على تطبيقات بوابة نفي التكافؤ المنطقية (Application Example)

يمكن استعمال بوابة نفي التكافؤ المنطقية بمدخلين كعاكس منطقى، عند إعطاء أحد المدخلين القيمة المنطقية (0)، يكون الخرج هو نفي المدخل الثاني.

2. دارة الجامع Adder circuit

دارة الجامع النصفي Half Adder

يمكن تنفيذ قواعد الجمع الرئيسية في النظام الثنائي باستعمال دارة الجامع النصفي. لهذا الجامع مدخلان (A) و (B) ومخرجان (Σ) و (C_{out}). يبين الشكل (25.4) المخطط الصندوقى لدارة الجامع النصفي، كما يبين الشكل (26.4) جدول الحقيقة لعمله.




الشكل 25.4: المخطط الصندوقى لدارة الجامع النصفي.

Inputs (مداخل)	Outputs (مخارج)	
A B	Cout	Σ
0 0	0	0
0 1	0	1
1 0	0	1
1 1	1	0

الشكل 26.4: جدول الحقيقة لدارة الجامع النصفي.

دارة الجامع الكلي Full Adder

لدارة الجامع الكامل ثلاثة مدخل (A) و (B) و (C_{in})، ومخرجان (C_{out}) و (Σ). يبين الشكل (27.4) المخطط الصندوقي لدارة الجامع الكامل، كما يبين الشكل (28.4) جدول الحقيقة لعمله.




الشكل 27.4: المخطط الصندوقي لدارة الجامع الكامل.

Inputs (مداخل)			Outputs (مخارج)	
A	B	C_{in}	C_{out}	Σ
0	0	0	0	0
0	0	1	0	1
0	1	0	0	1
0	1	1	1	0
1	0	0	0	1
1	0	1	1	0
1	1	0	1	0
1	1	1	1	1

الشكل 28.4 : جدول الحقيقة لدارة الجامع الكامل.

المثال 1.4

يطلب تحديد قيم مخارج دارات الجوامع المبينة في الشكل (29.4) وفقاً لمدخل كل منها والمحددة على نفس الشكل.



الشكل 29.4: ثلاثة دارات للجامع الكامل.

الحل

$$(a) \text{ The inputs are } A = 1, B = 0, C_{in} = 0 \Rightarrow \begin{array}{r} A \\ B \\ \hline C_{in} \end{array} + \begin{array}{r} 1 \\ 0 \\ \hline - \end{array} \Rightarrow \Sigma = 1, C_{out} = 0$$

$$\begin{array}{r} 0 \\ C_{out} \\ \hline \Sigma \end{array}$$

$$(b) \text{ The inputs are } A = 1, B = 1, C_{in} = 0 \Rightarrow \begin{array}{r} A \\ B \\ \hline C_{in} \end{array} + \begin{array}{r} 1 \\ 1 \\ \hline - \end{array} \Rightarrow \Sigma = 0, C_{out} = 1$$


$$\begin{array}{r} 1 \\ C_{out} \\ \hline \Sigma \end{array}$$

$$(c) \text{ The inputs are } A = 1, B = 0, C_{in} = 1 \Rightarrow \begin{array}{r} A \\ B \\ \hline C_{in} \end{array} + \begin{array}{r} 1 \\ 0 \\ \hline - \end{array} \Rightarrow \Sigma = 0, C_{out} = 1$$

$$\begin{array}{r} 1 \\ C_{out} \\ \hline \Sigma \end{array}$$

دارة الجامع التفرعي Parallel Adder


لجمع عددين كل منهما ببتيين في النظام الثنائي نحتاج إلى جامعين كاملين، ولجمع عددين كل منهما بأربع ببات في النظام الثنائي نحتاج إلى أربعة جوامع كافية. سيجري ربط المنقول في الخرج (C_{out}) للمرحلة الأولى مع منقول الدخل (C_{in}) للمرحلة التالية كما هو موضح في الشكل (30.4) لدارة الجمع التفرعي الثنائي ببتيين.



الشكل 30.4: المخطط الصنوفي لدارة الجامع التقرعي ببنتين.

المثال 2.4

يطلب تحديد قيم مخارج دارة الجامع التقرعي لعددين كل منهما بثلاثة بنتات والمبين في الشكل (31.4)، وتحديد قيم المنقول لكل مرحلة إذا كان العددان المطلوب جمعهما هما (1 0 1) و (0 1 1).




الشكل 31.4: ثلات دارات للجامع الكامل.

الحل

$$\begin{array}{r}
 1 \quad 1 \quad 1 \quad 0 \quad \text{Carries} \\
 1 \quad 0 \quad 1 \quad A(3:1) \\
 + \quad 0 \quad 1 \quad 1 \quad B(3:1) \\
 - \quad - \quad - \quad - \\
 1 \quad 0 \quad 0 \quad 0 \quad \Sigma(4:1)
 \end{array}$$

3. دارة المقارن Comparator Circuit


تتيح لنا دارة المقارن بمقارنة عددين في النظام الثنائي وتعطي على خرجها دلالات تشير إلى أن أحد العددين أكبر أو يساوي أو أصغر من العدد الثاني. يصمم عادة المقارن بناءً على الصفات لبت واحد قابل للربط مع أمثلة لتشكيل مقارن على أي عدد من البتات. يبين الشكل (32.4) دارة مقارن لعددين (A) و (B) كل منهما بأربعة بنتات.



الشكل 32.4: دارة مقارن عددين بأربعة بิตات، (a) مخطط الأطراف، (b) المخطط الصندوقي.

للدارة ثلاثة مخارج: المخرج الأول ($A \succ B$) ويأخذ القيمة المنطقية (1) منفرداً عندما يكون العدد (A) أكبر من العدد (B)، والمخرج الثاني ($A = B$) ويأخذ القيمة المنطقية (1) منفرداً عندما يكون العدد (A) يساوي إلى العدد (B)، والمخرج الثالث ($A \prec B$) ويأخذ القيمة المنطقية (1) منفرداً عندما يكون العدد (A) أصغر من العدد (B). كما تتضمن الدارة ثلاثة مداخل ($A \succ B$) و($A = B$) و($A \prec B$) لربطها مع دارة مماثلة أو أكثر لمقارنة كلمات من المعطيات من مضاعفات (4-bit).


يبين الشكل (33.4) دارتي مقارن كل منها بأربعة بิตات موصولتين بعضهما مع بعض لتشكيل مقارن إجمالي بثمانية بิตات.



الشكل 32.4: دارة مقارن عددين بثمانية بات، مشكل من دارتي مقارن كل منها بأربعة بات.

المثال 3.4

يطلب تحديد قيم مخارج دارة المقارن بأربعة باتات ($A > B, A = B, A < B$) والمبين في الشكل (33.4)، من أجل قيم الدخل المبينة على الشكل نفسه.



الشكل 33.4: ثلات دارات للجامع الكامل.

الحل


$$Inputs : A = 0110, B = 0011 \Rightarrow$$

$$Outputs : (A > B) = 1, (A = B) = 0, (A < B) = 0$$

4. دارة المرمز ودارة كشف الترميز Encoder and Decoder Circuits

دارة المرمز (Encoder)

يبين الشكل (34.4) مخططاً صندوقياً لدارة مرمز لها (2^n) مدخلاً إثنانياً و (n) مخرجاً إثنانياً. يكون أحد المدخل فعالاً في لحظة معينة، وهذا ما يبينه جدول الحقيقة لمرمز بأربعة مدخل ($2^n = 4$) ومخرجان ($n = 2$)، والمبين في الشكل 35.4.



الشكل 34.4: المخطط الصندوقي لدارة مرمز.


w3	w2	w1	w0	y1	y0
0	0	0	1	0	0
0	0	1	0	0	1
0	1	0	0	1	0
1	0	0	0	1	1

الشكل 35.4: جدول الحقيقة لمرمز بأربعة مداخل.

نلاحظ أن الخرج ($y = y_1 y_0$) هو لوغاريثم الدخل ($w = w_3 w_2 w_1 w_0$) للأساس (2). يمكن أن يكون المرمز مرمزاً بأفضلية (priority encoder)، وهذا ما يبينه جدول الحقيقة لمرمز بأفضلية وبأربعة مدخل ($w_3 w_2 w_1 w_0$) ومخرجان ($y_1 y_0$ ، والمبين في الشكل 36.4).


w3	w2	w1	w0	y1	y0	z
0	0	0	0	-	-	0
0	0	0	1	0	0	1
0	0	1	-	0	1	1
0	1	-	-	1	0	1
1	-	-	-	1	1	1

الشكل 36.4: جدول الحقيقة لمرمز بأفضلية وبأربعة مدخل. يبين الشكل 37.4 مرمز عملي له تسعه مدخل (1, 2, ..., 9) كل منها فعال على المستوى المنطقي المنخفض، وخرج (BCD) فعال على المستوى المنطقي المنخفض أيضاً.



الشكل 37.4: جدول الحقيقة لمرمز بأفضلية عملية.

يبين الشكل 38.4 تطبيقاً للمرمز العملي، وقد وصلت مداخله التسعة (9, 1, 2, ..., 1) إلى لوحة مفاتيح تمثل الأرقام العشرية (1, 2, ..., 9) ويحول كل رقم إلى كود (BCD) معكوس.




الشكل 38.4: ربط المرمز بلوحة مفاتيح.

All BCD complement lines are HIGH indicating a 0. No encoding is necessary;) •
(this line may be connected to other circuits that detect the key press.,however
عندما تأخذ كل خطوط الخرج المعاكسة، والتي تمثل صيغة (BCD)، المستوى المنطقي العالى تكون قيمة
الخرج الفعلية (0). لا توجد حاجة للترميز، ومع ذلك، الخط الذى يمثل (0) يمكن وصله إلى دارات أخرى
تكشف وضعه فيما إذا كان مفعلاً أم لا.

دارة كاشف الترميز (Decoder)

يبين الشكل (39.4) مخططاً صنديقياً لدارة كاشف ترميز لها (n) مدخلًا و(2^n) مخرجاً. يكون مخرج واحد فعالاً
في لحظة معينة، وهذا ما يبينه جدول الحقيقة لدارة كاشف الترميز بمدخلين (w_1 w_0) ومدخل تأهيل (En)، وأربعة
مخارج (y_3 y_2 y_1 y_0)، والمبين في الشكل 40.4



الشكل 39.4: المخطط الصندوقي لدارة كاشف الترميز.


En	w1	w0	y3	y2	y1	y0
1	0	0	0	0	0	1
1	0	1	0	0	1	0
1	1	0	0	1	0	0
1	1	1	1	0	0	0
0	-	-	0	0	0	0

الشكل 40.4: جدول الحقيقة لدارة كاشف الترميز بمدخلين.

في حالة ($En = 1$) وهو مدخل تأهيل الدارة، نلاحظ أن الخرج في السطر الأول ($y = 0\ 0\ 0\ 1$) يقابل الدخل ($w = 0\ 0$), أي أن الخانة رقم (0) أخذت القيمة المنطقية (1). وفي السطر الثاني يقابل الخرج ($y = 0\ 0\ 1\ 0$) الدخل ($w = 0\ 1$), أي أن الخانة رقم (1) أخذت القيمة المنطقية (1). يعطي الدخل ($w = 1\ 0$) في السطر الثالث خرجاً ($y = 0\ 1\ 0\ 0$), أي أن الخانة رقم (2) أخذت القيمة المنطقية (1). يقابل الخرج في السطر الرابع ($y = 1\ 0\ 0\ 0$) الدخل ($w = 1\ 1$), أي أن الخانة رقم (3) أخذت القيمة المنطقية (1).


وفي حالة ($En = 0$) يقابل الخرج في السطر الخامس ($y = 0\ 0\ 0\ 0$) الدخل ($w = --$).

يبين الشكل 41.4 المخطط الصندوقي وتوزع الأطراف لدارة كشف ترميز من النظام الثنائي إلى النظام العشري (4-to-16 decoder). للدارة أربعة مداخل ثنائية ($A_3\ A_2\ A_1\ A_0$) تأخذ القيم من (0 0 0 0) إلى (1 1 1 1)، ومخارج فعالة على المستوى المنطقي المنخفض (0, 1, ..., 15), كما يوجد مدخلان لتأهيل الدارة ($\overline{CS}_1, \overline{CS}_0$), فعالين على المستوى المنخفض.



الشكل 41.4: مخطط صندوقى ونوز الأطراف لدارة كاشف ترميز اثنانى/عشري.


يبين الشكل 42.4 تطبيقاً لكاشف ترميز يكشف وجود قيمة محددة على دخله وهي هنا العدد الثنائى (1 0 0 1)، ويعطي على خرجه القيمة المنطقية (1).



الشكل 42.4: كاشف ترميز لقيمة عدديّة في النّظام الإثناي.


يبين الشكل 43.4 تطبيقاً آخر لكاشف ترميز يحول العدد في صيغة (BCD) إلى وحدة إظهار سباعية لإظهار الرقم العشري عليها، ومخارجها فعالة على المستوى المنطقي المنخفض. لدارة مدخل (BCD) هو (DCBA)، ومدخل ($\overline{RBI} LT$) فعال على المستوى المنخفض، ويستعمل لاختبار المقاطع السبعة المضيئة لوحدة الإظهار، ومدخل

فعال على المستوى المنخفض، ويستعمل مع المدخل/المخرج ($\overline{BI} / \overline{RBO}$) الفعال على المستوى المنخفض أيضاً لإطفاء الأصفار على يسار الجزء الصحيح من العدد، أو الأصفار على يمين الجزء العشري (الكسري) منه.




الشكل 43.4: كاشف ترميز من رقم (BCD) إلى وحدة إظهار سباعية.

يبين الشكل 44.4 ربط عدد من كواشف الترميز إلى عدد من وحدات الإظهار السباعية لإظهار عدد حقيقي عشري جزءه الصحيح ممثل على أربع مراتب عشرية، وجزءه الكسري ممثل أيضاً على أربع مراتب عشرية.



(a) Illustration of leading zero suppression




الشكل 44.4: ربط كاشف الترميز مع وحدات إظهار سباعية.

5. دارة الناخب، ودارة الناخب العكسي Multiplexer and Demultiplexer Circuits

دارة الناخب (Multiplexer)

يبين الشكل (45.4) مخططاً صنديقياً لدارة الناخب، ولها (n) مدخلاً ومخرجاً واحداً، بالإضافة إلى مداخل انتخاب عددها ($\log_2(n)$). يأخذ الخرج قيمة أحد المدخلات الممكنة والتي يحددها مدخل الانتخاب، وهذا ما يبينه جدول الحقيقة لدارة الناخب بأربعة مدخلات ($S_1 S_0$)، ومدخل انتخاب ($w_3 w_2 w_1 w_0$)، ومخرجاً واحداً (f)، والمبين في الشكل 46.4.



الشكل 45.4: المخطط الصنديقي لدارة الناخب.


S1	S0	f
0	0	w0
0	1	w1
1	0	w2
1	1	w3

الشكل 46.4: جدول الحقيقة لدارة الناخب.

نلاحظ أن الخرج في السطر الأول ($f = w_0$) يقابل الدخل ($S_1 S_0 = 0 0$). وفي السطر الثاني، يقابل الخرج ($f = w_1$) الدخل ($S_1 S_0 = 0 1$). وفي السطر الثالث، يعطي الدخل ($S_1 S_0 = 1 0$) خرجاً ($f = w_2$). ويقابل الخرج في السطر الرابع ($f = w_3$) الدخل ($S_1 S_0 = 1 1$).

المثال 4.4

يخترق الناخب خط معطيات واحد من عدة خطوط متاحة في دخله، يحدده مدخل التحكم. نفترض في الشكل (47.4) ناخبًا بأربع خطوط معطيات في الدخل ($D_3 D_2 D_1 D_0$)، وخطي انتخاب ($S_1 S_0$)، ومخرج واحد (f). إذا كان مدخل الانتخاب ($S_1 S_0 = 1 0$ ، فما هو المدخل الذي يظهر على مخرجه؟



الشكل 47.4: دارة ناخب بأربع خطوط معطيات.


الحل

$$\text{Data select : } S_1 \ S_0 = 1 \ 0 \Rightarrow \text{Data output} = D_2$$

دارة الناخب العكسي (DeMultiplexer)

يبين الشكل (48.4) مخططًا صنديقًاً لدارة الناخب العكسي، لها مدخلًا واحدًا، و (n) مخرجًاً ومدخل انتخاب عددها $\log_2(n)$). يأخذ الخرج المحدد بمدخل الانتخاب قيمة المدخل الوحيد، وهذا ما يبينه جدول الحقيقة لدارة الناخب العكسي بأربعة مخارج (w_0, w_1, w_2, w_3) ومدخل انتخاب (S_1, S_0)، ومخرجًا واحدًا (f), والمبين في الشكل 49.4.

$\log_2 n$ selection inputs



الشكل 48.4: المخطط الصنديقى لدارة الناخب العكسي.


S1	S0	O3	O2	O1	O0
0	0	0	0	0	Data in
0	1	0	0	Data in	0
1	0	0	Data in		
1	1	Data in	0	0	0

الشكل 49.4: جدول الحقيقة لدارة الناخب العكسي.

لنلاحظ أن الخرج في السطر الأول ($O_0 = Data\ in$) يحدده مدخل الانتخاب ($S_1 S_0 = 0\ 0$). وفي السطر الثاني، يحدد الخرج ($O_1 = Data\ in$) مدخل الانتخاب ($S_1 S_0 = 0\ 1$). وفي السطر الثالث، يحدد مدخل الانتخاب ($O_2 = Data\ in$) مدخل الانتخاب ($S_1 S_0 = 1\ 0$). وأخيراً يحدد الخرج في السطر الرابع ($O_3 = Data\ in$) مدخل الانتخاب ($S_1 S_0 = 1\ 1$).


المثال 4.4

يحدد الناخب العكسي بواسطة خطوط الانتخاب الخرج المناسب الذي ينقل قيم الدخل الوحيد. نفترض في الشكل (50.4) ناخباً عكسيّاً بأربعة مخارج ($D_3 D_2 D_1 D_0$)، ومدخل انتخاب ($S_1 S_0$)، ومدخل وحيد للمعطيات (I). يطلب تحديد إشارات الخرج الأربع وفقاً لإشارة مدخل المعطيات، وإشارتي مدخل انتخاب.



الشكل 50.4: دارة ناخب عكسي بأربع خطوط معطيات للخرج.

الحل



6. خلاصة Summary

1. الجامع النصفي (Half-adder) هو دارة منطقية تجمع بتين وتعطي مخرجاً هو ناتج الجمع، ومخرجاً يمثل المنقول.

2. الجامع الكامل (Full-adder) هو دارة منطقية تجمع بتين مع المنقول في الدخل وتعطي مخرجاً هو ناتج الجمع، ومخرجاً يمثل المنقول.

يلخص الشكل (51.4) عمل الجامع النصفي والجامع الكامل.

		Half-adder		Full-adder				
INPUTS		CARRY OUT	SUM	INPUTS	CARRY IN	CARRY OUT	SUM	
A	B	C_{out}	Σ	A	B	C_{in}	C_{out}	Σ
0	0	0	0	0	0	0	0	0
0	1	0	1	0	0	1	0	1
1	0	0	1	0	1	0	0	1
1	1	1	0	0	1	1	1	0

الشكل (51.4): عمل الجامع النصفي والجامع الكامل.

3. المقارن (Comparator) هو دارة منطقية تقارن بين عددين اثنين في الدخل، وتعطي ثلاثة مخارج يكون أحدها فعالاً وفقاً لقيمتى العددين على المدخل. تحدد دارة المقارن فيما إذا كان العددان متساوين أو أحدهما أكبر أو أصغر من الآخر.

4. المرمز (Encoder) هو دارة منطقية لها (2^n) دخلاً، وتعطي (n) مخرجاً. يكون أحد المداخل فعالاً ويكون الخرج هو لوغاريتم المدخل للأساس (2). كمثال على دارة المرمز، الدارة التي ترمز أرقام لوحة الإدخال الرقمية العشرية وتعطي الترميز (BCD) على الخرج المقابل لكل مفتاح.

5. كاشف الترميز (Decoder) هو دارة منطقية لها (n) دخلاً، وتعطي (2^n) مخرجاً. يكون أحد المداخل فعالاً ويكون الخرج هو لوغاريتم المدخل للأساس (2). كمثال على دارة كاشف الترميز، الدارة التي تحول الترميز (BCD) إلى وحدة إظهار سباعية لإظهار الأرقام العشرية المقابلة.

6. الناخب (Multiplexer) هو دارة منطقية لها (n) دخلاً، ومخرجاً واحداً ينقل معطيات أحد المداخل إلى الخرج وفقاً لقيمة مدخل الانتخاب التي عددها هو لوغاريتم عدد المداخل للأساس (2).

7. الناخب العكسي (Demultiplexer) هو دارة منطقية لها دخلاً واحداً، يجري نقله إلى أحد المخارج التي عددها (n) مخرجاً، وفقاً لقيمة مدخل الانتخاب التي عددها هو لوغاريتم عدد المخارج للأساس (2).

Questions and Problems

أسئلة الفصل الرابع

اختر الإجابة الصحيحة

1. يسمِّي الجامع النصفي:

(a) بمدخلين ومخرجين

(b) بثلاثة مدخل ومحررين

(c) بمدخلين وثلاثة مخارج

(d) بمدخلين ومخرج واحد

2. يسمِّي الجامع الكامل:

(a) بمدخلين ومخرجين

(b) بثلاثة مدخل ومحررين

(c) بمدخلين وثلاثة مخارج

(d) بمدخلين ومخرج واحد

3. يعطي الجامع الكامل، الذي تأخذ مداخله القيم $(A = 1, B = 1, C_{in} = 0)$ ، قيمتي المخرجين التاليتين:

$(\Sigma = 1, C_{out} = 1)$ (a)

$(\Sigma = 1, C_{out} = 0)$ (b)

$(\Sigma = 0, C_{out} = 1)$ (c)

. $(\Sigma = 0, C_{out} = 0)$ (d)

4. يعطي مقارن مدخلاته $(A = 1011, B = 1001)$ ، المخارج التالية:

$((A \succ B) = 0, (A \prec B) = 1, (A = B) = 0)$ (a)

$((A \succ B) = 1, (A \prec B) = 0, (A = B) = 0)$ (b)

$((A \succ B) = 1, (A \prec B) = 1, (A = B) = 0)$ (c)

. $((A \succ B) = 0, (A \prec B) = 0, (A = B) = 1)$ (d)

5. ببين الشكل (52.4) دارة مرمز بأفضلية عشري-BCD، بفرض أن كلاً من المدخلين رقم (3)، ورقم (1) يأخذان


القيمة المنطقية العالية، يكون خرجه:

$$((\overline{A_3} \overline{A_2} \overline{A_1} \overline{A_0}) = 0110) \quad (\text{a})$$

$$((\overline{A_3} \overline{A_2} \overline{A_1} \overline{A_0}) = 0111) \quad (\text{b})$$

$$((\overline{A_3} \overline{A_2} \overline{A_1} \overline{A_0}) = 1110) \quad (\text{c})$$

$$((\overline{A_3} \overline{A_2} \overline{A_1} \overline{A_0}) = 1001) \quad (\text{d})$$



.(52.4)


6. ببين الشكل (53.4) كاشف ترميز BCD إلى وحدة إظهار سباعية. وبفرض أن مدخله (0100)، يكون خرجه:

$$(a, c, f, g) \quad (\text{a})$$

$$(b, c, f, g) \quad (\text{b})$$

$$(b, c, e, f) \quad (\text{c})$$

$$.(b, d, e, g) \quad (\text{d})$$



(53.4)

7. الناخب بشكل عام:

- (a) مدخل وحيد وعدة مخارج ومداخل انتخاب
- (b) مدخل وحيد وخرج وحيد ومدخل انتخاب وحيد
- (c) عدة مداخل وعدة مخارج ومداخل انتخاب
- (d) عدة مداخل وخرج وحيد ومداخل انتخاب

8. ناخب المعطيات هو أساساً نفس دارة:

- (a) كاشف الترميز
- (b) الناخب العكسي
- (c) الناخب
- (d) المرمز

9. الجامع النصفي الذي خرجه $(\Sigma = 1, C_{out} = 0)$ يكون مدخلاته:

- $(A = 1, B = 0)$ (a)
- $(A = 1, B = 0)$ (b)
- $(a, \text{and } b)$ (c)
- $(A = 1, B = 1)$ (d)

10. الجامع الكامل الذي خرجه $(\Sigma = 1, C_{out} = 1)$ يكون مدخلاته:

- $(A = 1, B = 0, C_{in} = 0)$ (a)
- $(A = 0, B = 0, C_{in} = 0)$ (b)
- $(A = 1, B = 0, C_{in} = 1)$ (c)
- $(A = 1, B = 1, C_{in} = 1)$ (d)

Ans 1 (a) , 2 (b) , 3 (c) , 4 (b) , 5 (d) , 6 (b) , 7 (d) , 8 (c) , 9 (c) , 10 (d).

أسئلة الفصل الرابع	الإجابة الصحيحة
1	a
2	b
3	c
4	b
5	d
6	b
7	d
8	c
9	c
10	d

مسائل الفصل الرابع

1. تطبق الإشارة المبينة في الشكل (54.4) على مدخل عاكس، ارسم إشارة خرجه الموافقة لإشارة مدخله.




الشكل (54.4): إشارة مدخل عاكس.

Ans.

2. بيبن الشكل (55.4) شبكة عواكس موصولة فيما بينها. إذا طبق على الطرف (A) المستوى المنطقي العالي، حدد


المستويات المنطقية عند النقاط (B) إلى (F).



الشكل (55.4): شبكة عواكس.

Ans.


3. ارسم إشارة الخرج (X) لبواية الجداء المنطقي الموافقة لإشارتي المدخلين المبيتين في الشكل (56.4).



الشكل (56.4): إشارتا مدخلى بواية الجداء المنطقي.

Ans.


4. ارسم إشارة الخرج (X) لبواية الجداء المنطقي الموافقة لإشارتي المدخلين المبيتين في الشكل (57.4).



الشكل (57.4): إشارتا مدخلى بواية الجداء المنطقي.

Ans.


5. ارسم إشارة الخرج (X) لبواية الجداء المنطقي الموافقة لإشارتي المدخلين المبيتين في الشكل (58.4).



الشكل (58.4): إشارتا مدخلى بواية الجمع المنطقي.

Ans.


6. ارسم إشارة الخرج (X) لبوابة الجمع المنطقي بثلاثة مداخل الموافقة لإشارات مداخلها والمبيبة في الشكل (59.4).



الشكل (59.4): إشارات مدخل بوابة الجمع المنطقي.

Ans


7. ارسم إشارة الخرج (X) لبوابة نفي الجداء المنطقي الموافقة لإشارتي المدخلين المبيبتين في الشكل (60.4).



الشكل (60.4): إشارات مدخلي بوابة نفي الجداء المنطقي.

Ans


8. ارسم إشارة الخرج (X) لبوابة نفي الجداء المنطقي بثلاثة مداخل الموافقة لإشارات مداخلها والمبيبة في الشكل (61.4).



الشكل (61.4): إشارات مدخل بوابة نفي الجداء المنطقي.

Ans

9. ارسم إشارة الخرج (X) لبواية نفي الجمع المنطقي الموافقة لإشارتي المدخلين المبينتين في الشكل (62.4).




الشكل (62.4): إشارتا مدخلـي بواية نفي الجمع المنطقي.

Ans

10. ارسم إشارة الخرج (X) لبواية نفي الجمع المنطقي بثلاثة مدخلـي الموافقة لإشارات مدخلـها والمبيـنة في الشكل (63.4).


.(63.4)



الشكل (63.4): إشارات مدخلـي بواية نفي الجمع المنطقي.

Ans


11. ارسم إشارة الخرج (X) لبواية التكافـف المنطـقي الموافـقة لإشارـتي المدخلـين المـبيـنـتين في الشـكـل (64.4).



الشكل (64.4): إشارـتا مدخلـي بواية التكافـف المنطـقي.

Ans

12. ارسم إشارة الخرج (X) لبواية نفي التكافؤ المنطقى الموافقة لإشارتي المدخلين المبينتين في الشكل (65.4).



الشكل (65.4): إشارتا مدخلى بواية نفي التكافؤ المنطقى.

Ans.

13. حدد كل قيم مدخل دارة الجامع الكامل الممكنة (A, B, C_{in}) إذا كانت مخارجه:

- | | |
|-------------------------------|-------------------------------|
| (a) $\Sigma = 0, C_{out} = 0$ | (b) $\Sigma = 1, C_{out} = 0$ |
| (c) $\Sigma = 1, C_{out} = 1$ | (d) $\Sigma = 0, C_{out} = 1$ |

Ans


14. حدد قيم مخرجى دارة الجامع الكامل فى حالة قيم مداخله التالية:

- | | |
|--------------------------------|--------------------------------|
| (a) $A = 1, B = 0, C_{in} = 0$ | (b) $A = 0, B = 0, C_{in} = 1$ |
| (c) $A = 0, B = 1, C_{in} = 1$ | (d) $A = 1, B = 1, C_{in} = 1$ |

Ans

15. في حالة الجامع التفرعي المبين في الشكل (66.4)، حدد قيم مخارجه بمعرفة جدول الحقيقة لدارة الجامع الكامل،


وتحقق من النتيجة بالجمع اليدوي للعددين.



الشكل (66.4): دارة جامع تفرعي لعددين كل منهما بثلاثة بิตات.

Ans


16. في حالة الجامع التفرعي المبين في الشكل (67.4)، حدد قيم مخارجـه بمعرفة جدول الحقيقة لدارة الجامع الكامل، وتحقق من النتيجة بالجمع اليدوي للعددين.



الشكل (67.4): دارة جامع تفرعي لعددين كل منها بخمسة بิตات.

Ans


17. طبقت الإشارات المبينة في الشكل (68.4) على دارة مقارن بمدخلين كل منها ببتين. حدد إشارة الخرج الموققة لمداخله.



الشكل (68.4): دارة مقارن بمدخلين كل منها ببتين وإشارات دخله.

Ans


18. طبقت الإشارات المبينة في الشكل (69.4) على دارة مقارن بمدخلين كل منهما بأربعة بิตات. حدد إشارة الخرج الموافقة لمداخله.



الشكل (69.4): دارة مقارن لمدخلين كل منهما بأربعة بิตات واسارات دخله.

Ans


19. طبق على طرفي الدخل رقم (2) ورقم (5) ورقم (12) المستوى المنخفض لدارة المرمز بأفضلية المبين في الشكل (70.4). ما هي قيمة كود (BCD) على مخرجه؟




الشكل (70.4): دارة مرمز بأفضلية.

Ans


20. إذا كان خرج كل واحدة من بوابات كشف الترميز على المستوى المنطقي العالي والمبينة في الشكل (72.4). ما هي قيمة مدخل كل منها؟ البت ذو الوزن الأعلى هو A3.




(a)



(b)



(c)




(d)

الشكل (72.4): بوابات كشف الترميز.

Ans

21. طبقت أعداد مرمرة بصيغة (BCD) تسلسلياً على مدخل كاشف ترميز من (BCD) إلى عشري والمبين في الشكل (73.4). ارسم المخطط الزمني للمخارج المتواقة مع المدخلات المبينة على نفس الشكل.




الشكل (73.4): دارة كشف ترميز من (BCD) إلى عشري مع إشارات الدخول.

Ans

22. في حالة دارة الناخب المبينة في الشكل (74.4). ارسم المخطط الزمني للمخرج المتواافق مع المدخل (


$$\cdot (D_0 = 0, D_1 = 1, D_2 = 1, D_3 = 0, \quad S_1 = 0, S_0 = 1,$$




الشكل (74.4): دارة ناخب بأربعة مدخل.

Ans

23. في حالة مدخلات الانتخاب المبينة في الشكل (75.4) لدارة الناخب المبين في الشكل (467). ارسم المخطط الزمني للمخرج المتواافق مع المدخل المعرفة في المسألة (22.4).



الشكل (75.4): إشارات الانتخاب لدارة الناخب.



الشكل (76.4): دارة الناخب.

Ans

نموذج مذكرة للفصل الرابع

كلية

الجامعة

المادة: الإلكترونيات الرقمية Digital Electronics نموذج امتحان للفصل الرابع: البوابات والتتابع المنطقية

أستاذ المادة:

العلامة: 10

المدة: ساعة واحدة

ملاحظات هامة:

- المادة مغلقة
- يسمح باستعمال الآلات الحاسبة

اختر الإجابة الصحيحة (10 علامات)

1. جدول الحقيقة لبوابة (AND) بمدخلين هو:

(a)

Inputs (مدخل)	Output (مخرج)
A B	X
0 0	0
10	1
01	1
1 1	0

(b)

Inputs (مدخل)	Output (مخرج)
A B	X
0 0	1
10	0
01	0
1 1	0

(c)

Inputs (مداخل)	Output (مخرج)
A B	X
0 0	0
0 1	0
1 0	0
1 1	1

(d)

Inputs (مداخل)	Output (مخرج)
A B	X
0 0	0
0 1	1
1 0	1
1 1	1

2. البوابة المنطقية بمدخلين التي تعطي على خرجها المستوى المنطقي العالي عندما يتطابق المدخلان هي:


(OR) بوابة (a)

(AND) بوابة (b)

(NOR) بوابة (c)

.(XNOR) بوابة (d)

3. بوابة كشف الترميز للعدد (0011) بخرج فعال على المستوى المنخفض هي:




(AND) بوابة (a)

(OR) بوابة (b)

(NAND) بوابة (c)


.(NOR) بوابة (d)

4. بوابة كشف الترميز للعدد (0011) بخرج فعال على المستوى العالي هي:




- (a) بوابة (AND)
- (b) بوابة (OR)
- (c) بوابة (NAND)
- .(d) بوابة (NOR)

5. إذا افترضنا أن مدخل الاتخاب ($S_1 = 1, S_0 = 1$) سيكون الخرج:




- (a) على المستوى المنخفض
- (b) على المستوى العالي
- (c) مساوياً إلى (D0)
- .(d) مساوياً إلى (D3).

6. إذا كان مخرجا دارة الجامع النصفي المبين في الشكل التالي ($\Sigma = 1, C_{out} = 0$), تكون مداخله:



- (a) فقط ($A = 1, B = 0$)
- (b) فقط ($A = 0, B = 1$)
- (c) ($A = 1, B = 0$ or $A = 0, B = 1$)
- .(d) ($A = 1, B = 1$)

7. إذا كان مخرجا دارة الجامع الكامل المبين في الشكل التالي ($\Sigma = 1, C_{out} = 1$) تكون مداخله:




$$(A=1, B=0, C_{in}=0) \quad (\text{a})$$

$$(A=1, B=0, C_{in}=1) \quad (\text{b})$$

$$(A=0, B=0, C_{in}=0) \quad (\text{c})$$

$$\cdot (A=1, B=1, C_{in}=1) \quad (\text{d})$$

8. في مخارج دارة المقارن المبين في الشكل التالي هي:



$$((A > B) = 0, (A = B) = 0, (A < B) = 0) \quad (\text{a})$$

$$((A > B) = 1, (A = B) = 0, (A < B) = 0) \quad (\text{b})$$

$$((A > B) = 1, (A = B) = 0, (A < B) = 1) \quad (\text{c})$$

$$\cdot ((A > B) = 0, (A = B) = 1, (A < B) = 0) \quad (\text{d})$$

9. عندما يجري تفعيل المفتاح رقم (4) في لوحة المفاتيح المبينة في الشكل أدناه، تكون قيمة خرج المرمز:

$$(\overline{A_3} \overline{A_2} \overline{A_1} \overline{A_0} = 1011) \quad (\text{a})$$

$$(\overline{A_3} \overline{A_2} \overline{A_1} \overline{A_0} = 0100) \quad (\text{b})$$

$$(\overline{A_3} \overline{A_2} \overline{A_1} \overline{A_0} = 1001) \quad (\text{c})$$

$$\cdot (\overline{A_3} \overline{A_2} \overline{A_1} \overline{A_0} = 1111) \quad (\text{d})$$


١٠. عندما يجري تفعيل المفتاح رقم (٠) في لوحة المفاتيح المبينة في الشكل أدناه، تكون قيمة خرج المرمز:

$$(\overline{A_3} \overline{A_2} \overline{A_1} \overline{A_0}) = 1011) \quad (\text{a})$$

$$(\overline{A_3} \overline{A_2} \overline{A_1} \overline{A_0}) = 0100) \quad (\text{b})$$

$$(\overline{A_3} \overline{A_2} \overline{A_1} \overline{A_0}) = 1001) \quad (\text{c})$$

$$(\overline{A_3} \overline{A_2} \overline{A_1} \overline{A_0}) = 1111) \quad (\text{d})$$



الإجابة الصحيحة لنموذج مذاكرة الفصل الرابع

١ (c) ، ٢ (d) ، ٣ (c) ، ٤ (a) ، ٥ (d) ، ٦ (c) ، ٧ (d) ، ٨ (b) ، ٩ (a) ، ١٠ (d).

التغذية الراجعة

١ مراجعة البوابات المنطقية الرئيسية Logic gates

٢ مراجعة البوابات المنطقية الرئيسية Logic gates

٣ مراجعة دارة المرمز ودارة كشف الترميز Encoder and Decoder Circuits

٤ مراجعة دارة المرمز ودارة كشف الترميز Encoder and Decoder Circuits

٥ مراجعة دارة الناخب، ودارة الناخب العكسي Multiplexer and Demultiplexer Circuits

٦ مراجعة دارة الجامع Adder circuit

٧ مراجعة دارة الجامع Adder circuit

8 مراجعة دارة المقارن Comparator Circuit

9 مراجعة دارة المرمز ودارة كشف الترميز Encoder and Decoder Circuits

10 مراجعة دارة المرمز ودارة كشف الترميز Encoder and Decoder Circuits

علامة النجاح بالمذاكرة هي : 6/10

نهاية الفصل الرابع

الإجابة الصحيحة	نموذج مذاكرة الفصل الرابع
c	1
d	2
c	3
a	4
d	5
c	6
d	7
b	8
a	9
d	10



الفصل الخامس

السجلات والقلابات والمؤقتات

كلمات مفتاحية Keywords

السجل Latch، المهتر ثنائي الاستقرار Bistable، المدخل المتزامن للوضع على الحالة المنطقية (1) SET، المدخل المتزامن لإعادة الوضع على الحالة المنطقية (0) RESET، إشارة الساعة Clock، القلاب الذي يعمل على جبهة إشارة الساعة Edge-triggered flip-flop، القلاب نوع (D) D flip-flop، القلاب نوع (T) T flip-flop، القلاب نوع (J-K) J-K flip-flop، تغيير الحالة المنطقية Toggle، المدخل غير المتزامن للوضع على الحالة المنطقية (1) One-shot، المدخل غير المتزامن لإعادة الوضع على الحالة المنطقية (0) Clear، مولد النبضة الوحيدة Preset، المهتر وحيد الاستقرار Monostable، المؤقت Timer، المهتر عديم الاستقرار Astable.

الملخص Abstract

ندرس في هذا الفصل اللبنات الرئيسية التي تدخل في بناء الدارات الرقمية التتابعية، وخاصة السجل (Latch)، والقلاب (Flip-flop). تسمى هذه العناصر المهترات ثنائية الاستقرار (Bistable) لأن مخارجها تستقر على إحدى الحالتين المنطقيتين المعروفتين وهما: الحالة المنطقية (1) وتعرف بحالة الوضع (Set)، والحالة المنطقية (0)، وتعرف بإعادة الوضع (Reset). وبالتالي من الممكن استعمال هذا النوع من العناصر كعناصر ذاكرة. يمكن الفرق الرئيسي بين السجل والقلاب في طريقة تغير حالة كل منها من حالة مستقرة إلى حالة مستقرة أخرى. تدخل القلابات في بنية سجلات الإزاحة، والعدادات، وفي دارات التحكم التتابعية، وبعض أنواع الذواكر. للمهتر الوحيد الاستقرار (One-shot) أو (Monostable) حالة مستقرة وحيدة، وينتقل لفترة محددة إلى حالة أخرى عند تحريضه ثم يعود إلى حالته المستقرة. بمعنى أنه يقوم المهتر الوحيد الاستقرار عند تفعيله بتوليد نبضة وحيدة متحكم بعرضها. وأخيراً يتناول هذا الفصل بالدراسة دارة المهتر عديم الاستقرار الذي يستعمل لتوليد الإشارات الدورية التي تستعمل كمصادر توقيت الدارات الرقمية.

الأهداف التعليمية للفصل الخامس ILO5

يهدف هذا الفصل إلى دراسة اللبنات الرئيسية المستعملة في بناء الدارات التتابعية مثل السجلات، وفهم عملها. وتصنيف عناصر الذاكرة وأنواعها وشرح عمل كل منها من خلال جداول الحقيقة لها، وشرح الفرق بين السجل والقلاب، والقلابات بين بعضها البعض. كما يهدف هذا الفصل إلى دراسة المؤقتات ومبدأ عملها وتطبيقاتها.

مخرجات الفصل الخامس ILO5

فهم عمل عناصر الذواكر كالسجلات، والقلابات المنطقية التي تشكل حجر الأساس في بناء الدارات المنطقية التتابعية، والمؤقتات.

1. تصنيف عناصر الذاكرة Memory Elements classifications

يمكن تصنیف عناصر الذاكرة بأربعة أصناف هي: عنصر الذاكرة ($S - R$)، وعنصر الذاكرة (D)، وعنصر الذاكرة (T)، وعنصر الذاكرة ($J - K$). يمكن أن يكون لكل صنف من الأصناف المذكورة أعلاه واحد أو أكثر من الأنواع التالية: سجل (Latch)، سجل محكم بأمر (Gated Latch)، سجل محكم بحافة (Edge Triggered Latch).

يبين الشكل (1.5) تصنیف وأنواع عناصر الذاكرة.

/Types Classifications (تصنيف)	Latch (سجل)	Gated Latch (سجل محكم بأمر)	Edge Triggered Latch (سجل محكم بحافة لنبضة)
$S - R$	✓	Enable	(↓), Clock (↑)
D	X	Enable	(↓), Clock (↑)
T	X	X	(↓), Clock (↑)
$J - K$	X	Enable	(↓), Clock (↑)

الشكل 1.5: تصنیف وأنواع عناصر الذاكرة.

يمكن أن يكون عنصر الذاكرة الأساس ($S - R$) سجلًا (Latch)، أو سجلًا محكمًا بأمر (Gated Latch)، أو سجلًا محكمًا بحافة صاعدة لنبضة أو بحافة هابطة لنبضة (Edge Triggered Latch) أو يقال عنه عادة قلاب (S-R Flip-Flop) ($S - R$).

ويمكن أن يكون عنصر الذاكرة (D) سجلًا محكمًا بأمر (Gated Latch)، أو سجلًا محكمًا بحافة صاعدة لنبضة أو بحافة هابطة لنبضة (Edge Triggered Latch) أو يقال عنه عادة قلاب (D) (D Flip-Flop).


ويكون عنصر الذاكرة (T) سجلًا محكمًا بحافة صاعدة لنبضة أو بحافة هابطة لنبضة (Edge Triggered Latch) أو يقال عنه عادة قلاب (T) (T Flip-Flop).

ويمكن أن يكون عنصر الذاكرة ($J - K$) سجلًا محكمًا بأمر (Gated Latch)، أو سجلًا محكمًا بحافة صاعدة لنبضة أو بحافة هابطة لنبضة (Edge Triggered Latch) أو يقال عنه عادة قلاب (J - K) (J-K Flip-Flop).

2. السجلات Latches

السجل (S-R)

السجل ($S-R$) هو عنصر ذاكرة يخزن بتأخيراً واحداً، له مدخلان: المدخل (S) هو مدخل وضع القلاب على القيمة المنطقية (1)، والمدخل (R) وهو مدخل وضع القلاب على القيمة المنطقية (0)، وله خرج (Q) يظهر القيمة المخزنة فيه، وخرج (\bar{Q}) يظهر عكس القيمة المخزنة. يبين الشكل (2.5) المخطط الصنديقي للسجل ($S-R$)، والمخطط الصنديقي للسجل ($\bar{S}-\bar{R}$) ويبيّن الشكل (3.5) جدول الحقيقة الذي يلخص عمله.




الشكل 2.5: المخطط الصنديقي للسجل ($S-R$).

Inputs (مداخل)	Output (مخرج)	Function (عمل القلاب)
S R	Q^+	
0 0	Q	الحالة السابقة (لا يوجد تغيير)
0 1	0	وضع الخرج على القيمة (0)
1 0	1	وضع الخرج على القيمة (1)
1 1	-	غير مسموح به

الشكل 3.5: جدول الحقيقة للسجل ($S-R$).


نلاحظ من جدول الحقيقة أنه عندما يكون ($S=0, R=0$) فإن الخرج (Q) يحافظ على قيمته السابقة. وبأخذ الخرج (Q) القيمة (0) عندما يكون ($S=0, R=1$), بينما يأخذ القيمة (1) من أجل ($S=1, R=0$). وأخيراً يكون الخرج (Q) غير معروف في الحالة ($S=1, R=1$) وهي حالة محظوظة لا ينبغي استعمالها. يبيّن الشكل (4.5) مخططاً زمنياً يوضح عمل السجل ($\bar{S}-\bar{R}$).



الشكل 4.5: المخطط الزمني الذي يوضح عمل السجل ($\bar{S} - \bar{R}$).


(Contact-bounce eliminator circuit)

يبين الشكل (5.5) دارة حذف الاهتزازات الكهربائية الناتجة عن الاهتزازات الميكانيكية عند انتقال المفتاح الميكانيكي من وضعية أولى إلى وضعية أخرى لإعطاء مستوى منطقي.



الشكل 5.5: دارة السجل ($\bar{S} - \bar{R}$) الحاذف للاهتزازات.

يبين الشكل (6.5) المخطط الزمني الذي يوضح مبدأ عمل دارة حذف الاهتزازات الكهربائية الناتجة عن الاهتزازات الميكانيكية عند انتقال المفتاح الميكانيكي من وضعية أولى إلى وضعية أخرى لإعطاء مستوى منطقي.




الشكل 6.5: المخطط الزمني الموضح لمبدأ عمل دارة السجل ($\bar{S} - \bar{R}$) الحاذف للاهتزازات.

عندما يكون المفتاح الميكانيكي في الوضعية (1) يكون ($\bar{S}=1, \bar{R}=0 \Leftrightarrow S=0, R=1 \Rightarrow Q=0$)، الآن عندما ينتقل المفتاح من الوضعية (1) إلى الوضعية (2)، يأخذ المدخل ($\bar{R}=1 \Leftrightarrow R=0$) بشكل مستمر، ويتأرجح تماًس المفتاح حول النقطة (2) ملامساً لها ومنفصلاً عنها عدداً من المرات حتى يستقر التماًس في النهاية موصلاً بها ومستقراً عليها. عندما يحصل التماًس للمرة الأولى مع النقطة (2) يكون ($S=1, R=0 \Rightarrow Q=1$)، وعندما ينفصل التماًس للمرة الأولى عن النقطة (2) يكون ($S=0, R=0 \Rightarrow Q=1$) (No change). وهكذا يتآرجح التماًس بين متصل ومنفصل عدداً من المرات بينما يبقى الخرج ثابتاً على القيمة المنطقية (1)، وبهذا تكون الدارة قد منعت الاهتزاز الذي يظهر على المدخل (\bar{S}) الموصول بالنقطة (2)، من الظهور على المخرج (Q). طالما يبقى المفتاح الميكانيكي مستقراً على الوضعية (2) يكون ($\bar{S}=0, \bar{R}=1 \Leftrightarrow S=1, R=0 \Rightarrow Q=0$)، الآن عندما ينتقل المفتاح من الوضعية (2) إلى الوضعية (1)، يأخذ المدخل ($S=0 \Leftrightarrow \bar{S}=1$) بشكل مستمر، ويتأرجح تماًس المفتاح حول النقطة (1) ملامساً لها ومنفصلاً عنها عدداً من المرات حتى يستقر التماًس في النهاية متصلًا بها ومستقراً عليها. . عندما يحصل التماًس للمرة الأولى مع النقطة (1) يكون ($\bar{S}=1, \bar{R}=0 \Leftrightarrow S=0, R=1 \Rightarrow Q=0$)، وعندما ينفصل التماًس للمرة الأولى عن النقطة (1) يكون ($\bar{S}=1, \bar{R}=1 \Leftrightarrow S=0, R=0 \Rightarrow Q=0$) (No change)). وهكذا يتآرجح التماًس بين متصل ومنفصل عدداً من المرات بينما يبقى الخرج ثابتاً على القيمة المنطقية (0)، وبهذا تكون الدارة قد منعت الاهتزاز الذي يظهر على المدخل (\bar{R}) الموصول بالنقطة (1)، من الظهور على المخرج (Q). وهكذا نحصل على انتقال من المستوى المنطقي المنخفض إلى المستوى المنطقي العالي عندما ينتقل المفتاح الميكانيكي من الوضعية (1) إلى الوضعية (2)، بغض النظر عن الاهتزازات التي تحصل على تماًس المفتاح الميكانيكي، وبالمثل ينتقل الخرج من المستوى المنطقي العالي إلى المستوى المنطقي المنخفض عندما ينتقل المفتاح من الوضعية (2) إلى الوضعية (1).

السجل ($S-R$) المحكم بأمر (Gated S-R Latch)

السجل ($S-R$) المحكم بأمر هو عنصر ذاكرة يخزن بتاً واحداً، له ثلاثة مداخل وخرج واحد : المدخل (S) هو مدخل وضع القلاب على القيمة المنطقية (1)، والمدخل (R) هو مدخل وضع القلاب على القيمة المنطقية (0)، ومدخل أمر التحكم (En)، وله خرج (Q) يظهر القيمة المخزنة فيه، وخرج (\bar{Q}) يظهر عكس القيمة المخزنة. يبين الشكل (7.5) المخطط الصنديوني للسجل ($S-R$)، والمخطط الصنديوني للسجل ($\bar{S}-\bar{R}$) ويبين الشكل (8.5) جدول الحقيقة الذي يلخص عمله.

Gated S-R Latch




الشكل 7.5: المخطط الصنديقي للسجل (S-R) المحكم بأمر.

Inputs (مداخل)			Output (مخرج)	Function (عمل القلاب)
En	S	R	Q^+	
1	0	0	Q	الحالة السابقة (لا يوجد تغيير)
1	0	1	0	وضع الخرج على القيمة (0)
1	1	0	1	وضع الخرج على القيمة (1)
1	1	1	-	غير مسموح به
0	-	-	Q	الحالة السابقة (لا يوجد تغيير)

الشكل 8.5: جدول الحقيقة للسجل (S-R) المحكم بأمر.

نلاحظ من جدول الحقيقة أنه عندما يكون ($S = 0, R = 0, \text{and } En = 1$) فإن الخرج (Q) يحافظ على قيمته السابقة. ويأخذ الخرج (Q) القيمة (0) عندما يكون ($S = 0, R = 1, \text{and } En = 1$). وعندما يكون ($S = 1, R = 0, \text{and } En = 1$) فإنه يأخذ القيمة (1). وأخيراً يحضر استعمال القيم ($S = 1, R = 1, \text{and } En = 1$) لأن الخرج (Q) يكون في هذه الحالة غير معرف. وهذه الحالة هي حالة ممنوعة.


يبين الشكل (9.5) مخططاً زمنياً يوضح عمل السجل (S-R) المحكم بأمر.



الشكل 9.5: المخطط الزمني الذي يوضح عمل السجل (S-R) المحكم بأمر.

السجل (D) المحكم بأمر (Gated D Latch)

السجل (D) المحكم بأمر هو عنصر ذاكرة يخزن بتناً واحداً، وله مدخلان وخرج واحد: مدخل المعطيات (D) ومدخل أمر التحكم (En). وله خرج (Q) يظهر القيمة المخزنة فيه، وخرج (\bar{Q}) يظهر عكسها. يبين الشكل (10.5) المخطط الصندوقي للسجل (D)، ويبيّن الشكل (11.5) جدول الحقيقة الذي يلخص عمله.




الشكل 10.5: المخطط الصندوقي للسجل (D) المحكم بأمر.

Inputs (مداخل)		Output (مخرج)	Function (عمل القلاب)
En	D	Q^+	
1	D	D	$Q = D$
0	-	Q	الحالة السابقة (لا يوجد تغيير)

الشكل 11.5: جدول الحقيقة للسجل (D) المحكم بأمر.

نلاحظ من جدول الحقيقة أنه عندما يكون ($D=0, \text{and } En=1$) فإن الخرج (Q) يأخذ قيمة مدخل المعطيات (0). وعندما يكون ($D=1, \text{and } En=1$) فإن الخرج (Q) يأخذ قيمة مدخل المعطيات (1). وعندما يكون ($D=-, \text{and } En=0$) فإن الخرج (Q) يأخذ قيمته السابقة.

يبين الشكل (12.5) مخططاً زمنياً يوضح عمل السجل (D) المحكم بأمر.




الشكل 12.5: المخطط الزمني الذي يوضح عمل السجل (D) المحكم بأمر.

السجل ($J-K$) المحكم بأمر (Gated J-K Latch)

السجل ($J-K$) المحكم بأمر هو عنصر ذاكرة يخزن بتأخيراً واحداً، له ثلاثة مدخل وخرج واحد: المدخل (J) هو مدخل وضع القلاب على القيمة المنطقية (1)، والمدخل (K) هو مدخل إعادة وضع القلاب على القيمة المنطقية (0) ومدخل أمر التحكم (En)، وله خرج (Q) يظهر القيمة المخزنة فيه، وخرج (\bar{Q}) يظهر عكسها. يبين الشكل (13.5) المخطط الصنديقي للسجل ($J-K$)، ويبيّن الشكل (14.5) جدول الحقيقة الذي يلخص عمله.

Gated J-K Latch




الشكل 13.5: المخطط الصنديقي للسجل ($J-K$) المحكم بأمر.

Inputs (مداخل)		Output (مخرج)	Function (عمل القلاب)
En	J K	Q^+	
1	0 0	Q	الحالة السابقة (لا يوجد تغيير)
1	0 1	0	وضع الخرج على القيمة (0)
1	1 0	1	وضع الخرج على القيمة (1)
1	1 1	\bar{Q}	وضع الخرج على عكس الحالة السابقة
0	- -	Q	الحالة السابقة (لا يوجد تغيير)

الشكل 14.5: جدول الحقيقة للسجل ($J-K$) المحكم بأمر.

نلاحظ من جدول الحقيقة أنه عندما يكون ($J = 0, K = 0, \text{and } En = 1$) فإن الخرج (Q) يحافظ على قيمته السابقة ويأخذ الخرج (Q) القيمة (0) عندما يكون ($J = 0, K = 1, \text{and } En = 1$) بينما يأخذ الخرج (Q) القيمة (1) عندما يكون ($J = 1, K = 0, \text{and } En = 1$) وأخيراً يأخذ الخرج (Q) القيمة (\bar{Q}) عندما يكون ($J = 1, K = 1, \text{and } En = 1$).

يبين الشكل (9.5) مخططاً زمنياً يوضح عمل السجل ($J-K$) المحكم بأمر.




الشكل 15.5: المخطط الزمني الذي يوضح عمل السجل ($J-K$) المحكم بأمر.

3. القلابات Edge-Triggered Flip-Flops

القلاب ($S-R$ Flip-Flop) $S-R$

القلاب نوع ($S-R$) هو عنصر ذاكرة لتخزين بت واحد، له مدخلان: المدخل (S) هو مدخل وضع القلاب على القيمة المنطقية (1)، والمدخل (R) وهو مدخل إعادة وضع القلاب على القيمة المنطقية (0)، بالإضافة إلى مدخل إشارة الساعة (C (Clock))، وله خرج (Q) يظهر القيمة المخزنة فيه وخرج (\bar{Q}) يظهر عكسها. يبين الشكل (4.8) المخطط الصنديقي للقلاب نوع ($S-R$)، ويبيّن الشكل (16.5) جدول الحقيقة الذي يلخص عمله.




الشكل 16.5: المخطط الصنديقي للقلاب نوع ($S-R$).

Inputs (مداخل)	Output (مخرج)	Function (عمل القلاب)
Clock S R	Q^+	
↑ 0 0	Q	الحالة السابقة (لا يوجد تغيير)
↑ 0 1	0	وضع الخرج على القيمة (0)
↑ 1 0	1	وضع الخرج على القيمة (1)
↑ 1 1	-	غير مسموح به
-- --	Q	الحالة السابقة (لا يوجد تغيير)

الشكل 17.5: جدول الحقيقة للقلاب نوع ($S-R$).

نلاحظ من جدول الحقيقة أنه عندما يكون ($S = 0, R = 0$) ويوجد صعود إشارة ساعة فإن الخرج (Q) يحافظ على قيمته السابقة دوراً كاملاً. وبأخذ الخرج (Q) القيمة (0) دوراً كاملاً عند صعود إشارة الساعة وعندما يكون ($S = 1, R = 1$). بينما يأخذ الخرج (Q) القيمة (1) دوراً كاملاً عند صعود إشارة الساعة وعندما يكون ($S = 0, R = 1$). ونشير إلى أن الحالة ($S = 1, R = 1$) هي حالة محظوظة لأن الخرج (Q) غير معرف عنده. يبين الشكل (18.5) المخطط الزمني الذي يوضح عمل القلاب ($S-R$).



الشكل 18.5: المخطط الزمني الذي يوضح عمل القلاب ($S-R$).

القلاب D (D Flip-Flop)


القلاب D هو عنصر ذاكرة لتخزين بت واحد، له مدخل معطيات (D) بالإضافة إلى مدخل إشارة الساعة ($Clock (C)$)، وله خرج (Q) يظهر القيمة المخزنة فيه وخرج (\bar{Q}) يظهر عكسها. يبين الشكل (19.5) جدول الحقيقة الذي يلخص عمله.

Inputs (مداخل)	Output (مخرج)	Function (عمل القلاب)
Clock	Q^+	
↑ 0	0	الحالة السابقة (لا يوجد تغيير)
↑ 1	1	وضع الخرج على القيمة (0)
-	Q	الحالة السابقة (لا يوجد تغيير)

الشكل 19.5: جدول الحقيقة للقلاب نوع (D).

نلاحظ من جدول الحقيقة أن القلاب D يأخذ قيمة مدخل المعطيات (D) عند صعود إشارة الساعة ويعطيها إلى الخرج خلال دور كامل من أدوار إشارة الساعة.

يبين الشكل (20.5) المخطط الصندوقي للقلاب D ، والمخطط الزمني الذي يوضح مبدأ عمله.



الشكل 20.5: المخطط الصنديقي للقلاب D ، والمخطط الزمني الذي يوضح مبدأ عمله.

القلاب T (T Flip-Flop)


القلاب T له مدخل تحكم (T)، بالإضافة إلى مدخل إشارة الساعة ($Clock(C)$)، وله خرج (Q) يظهر القيمة المخزنة فيه وخرج (\bar{Q}) يظهر عكس القيمة المخزنة. يبين الشكل (21.5) جدول الحقيقة الذي يلخص عمله.

Inputs (مداخل)	Output (مخرج)	Function (عمل القلاب)
Clock T	Q^+	
\uparrow 0	Q	الحالة السابقة (لا يوجد تغيير)
\uparrow 1	\bar{Q}	معكوس الخرج
-	Q	الحالة السابقة (لا يوجد تغيير)

الشكل 21.5: جدول الحقيقة للقلاب T .

نلاحظ من جدول الحقيقة أن مخرج القلاب T لا يتغير خلال دور كامل عندما يكون مدخل التحكم ($T=0$) وعند صعود إشارة الساعة. وعندما يكون مدخل التحكم ($T=1$) تتعكس قيمة خرجه (Q) عند صعود إشارة الساعة دوراً كاملاً.

يبين الشكل (22.5) المخطط الصنديقي للقلاب T ، والمخطط الزمني الذي يوضح مبدأ عمله.



الشكل 22.5: المخطط الصنديقي للقلاب T ، والمخطط الزمني الذي يوضح مبدأ عمله.

(J-K Flip-Flop) $J-K$ القلاب


القلاب $J-K$ هو عنصر ذاكرة يخزن بتأخيراً واحداً، له مدخلان: المدخل (J) ويسمى مدخل وضع القلاب على القيمة المنطقية (1)، والمدخل (K) ويسمى مدخل وضع القلاب على القيمة المنطقية (0)، بالإضافة إلى مدخل إشارة الساعة ($Clock(C)$)، وله خرج (Q) يظهر القيمة المخزنة فيه وخرج (\bar{Q}) يظهر عكسها. يبين الشكل (23.5) جدول الحقيقة الذي يلخص عمله.

Inputs (مداخل)	Output (مخرج)	Function (عمل القلاب)
Clock J K	Q^+	
↑ 0 0	Q	الحالة السابقة (لا يوجد تغيير)
↑ 0 1	0	وضع الخرج على القيمة (0)
↑ 1 0	1	وضع الخرج على القيمة (1)
↑ 1 1	\bar{Q}	معكوس الخرج
- - -	Q	الحالة السابقة (لا يوجد تغيير)


الشكل 23.5: جدول الحقيقة للقلاب $J-K$.

نلاحظ من جدول الحقيقة أنه عندما يكون ($J=0, K=0$) ويوجد صعود إشارة ساعة فإن الخرج (Q) يحافظ على قيمته السابقة دوراً كاملاً. وبأخذ الخرج (Q) القيمة (0) عند صعود إشارة الساعة وعندهما يكون ($J=0, K=1$). كما يأخذ الخرج (Q) القيمة (1) دوراً كاملاً عند صعود إشارة الساعة وعندهما ($J=1, K=0$). وأخيراً عندما يكون ($J=1, K=1$) ويوجد صعود إشارة ساعة فإن الخرج (Q) يأخذ عكس قيمته السابقة دوراً كاملاً. وفي الزمن المتبقى لدور إشارة الساعة باستثناء لحظة الصعود لا يتغير خرج القلاب.

يبين الشكل (24.5) المخطط الصنديوني للقلاب $J-K$ ، والمخطط الزمني الذي يوضح مبدأ عمله.

الشكل 24.5: المخطط الصنديوني للقلاب ($J-K$) ، والمخطط الزمني الذي يوضح مبدأ عمله.

يمكن أن يكون لأي من القالب المذكورة أعلاه مدخل غير متزامن، أحدهما للتحكم بوضع القالب على القيمة المنطقية (1) وهو المدخل (Preset)، ويكون فعالاً عادة عند المستوى المنطقي المنخفض. والآخر للتحكم بوضع القالب على القيمة المنطقية (0) وهو المدخل (Reset) أو المدخل (Clear)، ويكون فعالاً أيضاً عادة عند المستوى المنطقي المنخفض. يبين الشكل (25.5) المخطط الصندي للقالب $J-K$ بمدخل التحكم غير المتزامن، والمخطط الزمني الذي يوضح عمله.




الشكل 25.5: المخطط الصندي للقالب ($J-K$) بمدخل تحكم غير متزامنة، والمخطط الزمني الذي يوضح عمله.

4. دارة المؤقت (555) The 555 Timer (555)

دارة المؤقت 555 كمولد نبضة (The 555 Timer as a One-Shot)


يبين الشكل (26.5) كيفية توصيل دارة المؤقت 555 كمولد نبضة (One-Shot) أو كمهتر وحيد الاستقرار .(Monostable)



الشكل 26.5: المخطط الصنديقي لدارة المؤقت 555 كمولد نبضة.

لدارة المؤقت المدخل والمخرج الرئيسية التالية:

- (RESET): مدخل إعادة وضع الخرج (OUT) على القيمة المنطقية (0)، وهو فعال على المستوى المنطقي المنخفض، وهذا المدخل غير مستعمل في هذا التطبيق لأنّه موصّل بجهد التغذية ($+V_{CC}$).
 - (DISCH): مدخل تفريغ الشحنة (DISCH) •
 - (THRESH): مدخل جهد العتبة، يوصل في هذا التطبيق المدخلان (DISCH) و (THRESH) مع طرف مقاومة (R_1) يوصل طرفاها الآخر إلى جهد التغذية ($+V_{CC}$)، ويوصل أيضاً إلى طرف مكثف (C_1) ويوصل طرفة الآخر إلى الأرضي.
 - (TRIG): مدخل التحكم بـتغيير حالة الخرج، وهو فعال على المستوى المنطقي المنخفض، يطبق على هذا المدخل نبضة سالبة، تتحكم بإشارة الخرج.
 - (CONT): مدخل تحكم يوصل إلى طرف مكثف ($C_2 = 0.01 \mu F$) ويوصل طرفة الآخر إلى الأرضي.
 - (OUT): خرج الدارة المستقر على المستوى المنطقي المنخفض ويولّد نبضة لفترة زمنية محددة يتعلّق عرضها بقيمة كل من المقاومة (R_1) والمكثف (C_1) ثم يعود إلى حالته المستقرة.
- يبين الشكل (27.5) المخطط الزمني الذي يوضح عمل دارة مولد النبضة.



الشكل 27.5: المخطط الزمني الذي يوضح عمل مولد النبضة.

يبين لنا من الشكل (27.5) أن الخرج (OUT) يولد نبضة متزامنة مع هبوط نبضة الدخل المطبقة على المدخل ($TRIG$) عرضها (t_w) يعطى بالعلاقة التالية:

$$t_w = 1.1 R_1 C_1$$

مثال 1.5

حدد عرض النبضة (t_w) التي تولدها دارة توليد النبضة المبينة في الشكل (26.5)، إذا علمت أن قيمة المقاومة ($R_1 = 10 k\Omega$) وأن قيمة المكثف ($C_1 = 2.2 \mu F$).
الحل

$$t_w = 1.1 R_1 C_1 = 1.1 (10 k\Omega) (2.2 \mu F) = 24.2 ms$$

مثال 2.5

يحتاج أحد التطبيقات توليد نبضة عرضها ($t_w = 15 ms$) استجابة لتطبيق نبضة ضيقة على مدخل دارة توليد النبضة المبينة في الشكل (26.5). إذا علمت أن قيمة المكثف المتوفر في مستودع العناصر الإلكترونية ($C_1 = 2.2 \mu F$ ،
احسب قيمة المقاومة المناسبة.
الحل

$$t_w = 1.1 R_1 C_1 \Rightarrow R_1 = \frac{t_w}{1.1 C_1} = \frac{15 ms}{1.1 (2.2 \mu F)} = 6.2 k\Omega$$


مثال 3.5

يحتاج أحد التطبيقات توليد نبضة عرضها ($t_w = 20 ms$) استجابة لتطبيق نبضة ضيقة على مدخل دارة توليد النبضة المبينة في الشكل (26.5). إذا علمت أن قيمة المقاومة المتوفرة في مستودع العناصر الإلكترونية ($R_1 = 7.5 k\Omega$ ،
احسب قيمة المكثف المناسبة.
الحل

$$t_w = 1.1 R_1 C_1 \Rightarrow C_1 = \frac{t_w}{1.1 R_1} = \frac{20 ms}{1.1 (7.5 k\Omega)} = 2.9 \mu F$$

دالة المؤقت 555 كمولد إشارة ساعة (The 555 Timer as an Astable)


يبين الشكل (28.5) كيفية توصيل دارة المؤقت 555 كمولد إشارة ساعة (Clock Generator) أو كمهدئ عديم الاستقرار (Astable).



الشكل 28.5: المخطط الصنديقي لدارة المؤقت 555 كمولد إشارة ساعة.

لدارة المؤقت المدخل والمخرج الرئيسية التالية:

- (RESET): مدخل إعادة وضع الخرج (OUT) على القيمة المنطقية (0)، وهو فعال على المستوى المنطقي المنخفض، وهذا المدخل غير مستعمل في هذا التطبيق لأنّه موصّل بجهد التغذية ($+V_{CC}$)
 - (DISCH): مدخل تفريغ الشحنة، يوصل هذا المدخل في هذا التطبيق إلى طرفي المقاومتين (R_1 و(R_2))، ويوصل الطرف الآخر للمقاومة (R_1) إلى جهد التغذية ($+V_{CC}$)
 - (THRESH): مدخل جهد العتبة
 - (TRIG): مدخل التحكم بتغيير حالة الخرج، يوصل هذا المدخل مع المدخل (THRESH) وطرفي المقاومة (والمكثف (C_1) حيث يوصل طرفه الآخر إلى الأرضي (R_2))
 - (CONT): مدخل تحكم يوصل إلى طرف المكثف ($C_2 = 0.01 \mu F$) ويصل طرفه الآخر إلى الأرضي
 - (OUT): خرج الدارة الذي يعطي إشارة الساعة عند تطبيق التغذية عليها
- يبين الشكل (29.5) المخطط الزمني الذي يوضح عمل دارة مولد إشارة الساعة.



الشكل 29.5: المخطط الزمني الذي يوضح عمل مولد النبضة.

يبين لنا من الشكل (29.5) أن الخرج (OUT) يولد قطار نبضات يسمى إشارة الساعة، يكون فيها عرض النبضة التي تأخذ المستوى المنطقي العالي ($t_H = 0.7(R_1 + R_2)C_1$) وזמן استمرار المستوى المنخفض ($t_L = 0.7R_2C_1$) يكون وبالتالي دور إشارة الساعة:

$$T = t_H + t_L = 0.7(R_1 + R_2)C_1 + 0.7R_2C_1 = 0.7(R_1 + 2R_2)C_1$$

أي يكون تردد़ها:


$$f = \frac{1}{T} = \frac{1}{0.7(R_1 + 2R_2)C_1} = \frac{1.43}{(R_1 + 2R_2)C_1}$$

وتكون النسبة المئوية لاستمرار المستوى المنطقي العالي إلى دور الساعة، والذي يعرف (Duty Cycle)

$$\text{Duty Cycle} = \frac{t_H}{T} \times 100\% = \frac{0.7(R_1 + R_2)C_1}{0.7(R_1 + 2R_2)C_1} \times 100\% = \frac{(R_1 + R_2)}{(R_1 + 2R_2)} \times 100\%$$

مثال 4.5

جرى توصيل دارة المؤقت 555 لتعمل كدارة مهتز عديم الاستقرار كما هو مبين في الشكل (30.5)، حدد قيمة تردد إشارة الساعة التي يعطيها خرج دارة المؤقت، واحسب النسبة المئوية لاستمرار المستوى المنطقي العالي إلى دور الساعة، والذي يسمى (Duty Cycle).



الشكل 30.5: المخطط الصنودي لدارة المؤقت 555 كمولد إشارة ساعة.


الحل

$$f = \frac{1.43}{(2.2 \text{ k}\Omega + 2 \times 4.7 \text{ k}\Omega) 0.022 \mu\text{F}} = 5.6 \text{ kHz}$$

$$\text{Duty Cycle} = \frac{(R_1 + R_2)}{(R_1 + 2R_2)} \times 100\% = \frac{(2.2 \text{ k}\Omega + 4.7 \text{ k}\Omega)}{(2.2 \text{ k}\Omega + 2 \times 4.7 \text{ k}\Omega)} \times 100\% = 59.5\%$$

5. خلاصة Summary

1. يعطي الشكل (31.5) المخططات الصندوقية للسجلات والقلابات.



الشكل 31.5: المخطط الصندوقي للسجلات والقلابات.

2. السجلات (Latches) هي مهتزات ثنائية الاستقرار (Bistable)، تتعلق حالتيها بمداخلها غير المترادفة.

3. القلابات هي مهتزات ثنائية الاستقرار، بمدخل متزامنة تتعلق حالاتها بمدخالتها عند حافة إشارة الساعة. ويحصل تغير الخرج عند تلك الحافة أيضاً.

4. المهتزات وحيدة الاستقرار (Monostable Multivibrators) لها حالة مستقرة واحدة، تستعمل لتوليد نبضة بعرض يحدده ثابت زمني يتناسب طرداً مع قيمتي مكثفة ومقاومة توصلان بدارة المهرز.

5. المهتزات عديمة الاستقرار (Astable Multivibrators)، ليس لها حالات مستقرة، تولد إشارات دورية، تعرف بإشارات الساعة، وتستعمل في الأنظمة المنطقية.

أسئلة وسائل الفصل الخامس

أسئلة الفصل الخامس

اختر الإجابة الصحيحة

1. في حالة سجل $S-R$ ، عندما يأخذ مدخل الوضع القيمة المنطقية ($S=1$) ، ومدخل إعادة الوضع القيمة المنطقية ($R=0$) ، ثم يتغير بعدها مدخل الوضع إلى القيمة المنطقية ($S=0$) ، يكون السجل في حالة:

(a) وضع الخرج (Q) على القيمة المنطقية (1)

(b) إعادة وضع الخرج (Q) على القيمة المنطقية (0)

(c) غير مسموح بها

(d) هي غير ما ذكر

2. تكون الحالة المحظورة لسجل $S-R$ من أجل:

$(S=1, R=0)$ (a)

$(S=0, R=1)$ (b)

$(S=1, R=1)$ (c)

$(S=0, R=0)$ (d)

3. يكون خرج سجل D محكم بأمر (Gated D Latch) دوماً مساوياً إلى الدخل:

(a) قبل نبضة أمر التأهيل

(b) خلال نبضة أمر التأهيل

(c) مباشرةً بعد نبضة أمر التأهيل

(d) الجوابان (a) و (c)

4. تتنمي القلابات (Flip-Flops) كما السجلات (Latches) إلى دارات تعرف:

(a) بالمهتزات وحيدة الاستقرار (Monostable)

(b) بالمهتزات ثنائية الاستقرار (Bistable)

(c) بالمهتزات عديمة الاستقرار (Astable)

(d) بمولدات النبضات (One-Shots)

5. يعمل مدخل إشارة الساعة في القلابات على:

- (a) وضع القلاب على القيمة المنطقية (0)
- (b) وضع القلاب على القيمة المنطقية (1)
- (c) تغيير حالة الخرج باستمرار
- (d) إعطاء الخرج قيمة تتعلق بقيم المدخل ($S - R, J - K, or D$)

6. في حالة قلاب D:

- (a) يتغير الخرج عند حافة نبضة الساعة
- (b) تتعلق حالة القلاب بمدخل المعطيات (D)
- (c) يتبع الخرج دخل المعطيات عند كل حافة إشارة ساعة
- (d) كل الأجوبة السابقة (a, b, and c)

7. الميزة التي تفرق بين القلاب $J - K$ والقلاب $S - R$ هي:

- (a) شرط تغيير الخرج
- (b) مدخل الوضع على القيمة المنطقية (1) غير المتزامن (Preset)
- (c) نوع إشارة الساعة
- (d) مدخل إعادة الوضع على القيمة المنطقية (0) غير المتزامن (Clear)

8. يكون القلاب في شرط تغيير الخرج عندما يكون مدخلاه:

- (a) $(J = 1, K = 0)$
- (b) $(J = 1, K = 1)$
- (c) $(J = 0, K = 0)$
- (d) $.(J = 0, K = 1)$

9. مولد النبضات هو نوع من:

- (a) المهزات وحيدة الاستقرار
- (b) المهزات عديمة الاستقرار
- (c) المؤقتات
- (d) الجوابان (a) و (c)
- (e) الجوابان (b) و (c)

10. المهمتر عديم الاستقرار:


- (a) يتطلب مدخل أمر تغيير دوري
- (b) ليس لديه حالة مستقرة
- (c) هو دارة اهتزاز
- (d) يعطي على خرجه نبضات دورية
- (e) الأجوبة (a) و (b) و (c) و (d)
- (f) الأجوبة (b) و (c) و (d) فقط.

Ans. 1 (a), 2 (c), 3 (d), 4 (b), 5 (d), 6 (d), 7 (a), 8 (b), 9 (d), 10 (f).

الإجابة الصحيحة	أسئلة الفصل الخامس
a	1
c	2
d	3
b	4
d	5
d	6
a	7
b	8
d	9
f	10

مسائل الفصل الخامس


1. ارسم إشارة الخرج (Q) للسجل ($S - R$) الموقفة لإشارات دخله ($\bar{S} - \bar{R}$) المبينة في الشكل (32.5)، بافتراض أن مدخله فعالة على المستوى المنطقي المنخفض، وأن خرجه (Q) يأخذ بداية المستوى المنخفض.



.(\bar{S}, \bar{R}) سجل ($S - R$) بمدخل فعال على المستوى المنخفض، وإشارات الدخول (S, R).

Ans

2. ارسم إشارة الخرج (Q) للسجل ($S - R$) الموقفة لإشارات دخله ($S - R$) المبينة في الشكل (33.5)، بافتراض أن مدخله فعال على المستوى المنطقي العالي، وأن خرجه (Q) يأخذ بداية المستوى المنخفض.



.(S, R) إشارات الدخول ($S - R$) لسجل (S, R).

Ans


3. ارسم إشارة الخرج (Q) للسجل ($S - R$) الموقفة لإشارات دخله (\bar{S}, \bar{R}) المبينة في الشكل (34.5)، بافتراض أن مدخله فعال على المستوى المنطقي المنخفض، وأن خرجه (Q) يأخذ بداية المستوى المنخفض.



.(\bar{S}, \bar{R}) إشارات الدخول ($S - R$) لسجل (\bar{S}, \bar{R}).


Ans

4. ارسم إشارتي الخرج ($S - R$) للسجل (S, EN, R) المحكم بأمر، والموافقتين لإشارات دخله (Q) المبينة في الشكل (35.5). بافتراض أن مدخله فعالة على المستوى المنطقي العالي، وأن حالة الخرج (Q) الابتدائية هي المستوى المنخفض.



الشكل 35.5: سجل ($S - R$) محكم بأمر ومدخله فعالة على المستوى العالي، وإشارات دخله (S, R, EN)
Ans

5. ارسم إشارتي الخرج ($S - R$) للسجل (EN, S, R) المحكم بأمر، والموافقتين لإشارات دخله (Q) المبينة في الشكل (36.5). بافتراض أن مدخله فعال على المستوى المنطقي العالي، وأن حالة الخرج (Q) الابتدائية هي المستوى المنخفض.



الشكل 36.5: إشارات الدخل (EN, S, R) لسجل ($S - R$) محكم بأمر.

Ans


6. ارسم إشارتي الخرج ($S - R$) للسجل (EN, S, R) المحكم بأمر، والموافقتين لإشارات دخله (Q) المبينة في الشكل (37.5). بافتراض أن مدخله فعال على المستوى المنطقي العالي، وأن حالة الخرج (Q) الابتدائية هي المستوى المنخفض.



الشكل 37.5: إشارات الدخل (EN, S, R) لسجل ($S - R$) محكم بأمر.

Ans


7. ارسم إشارة الخرج (Q) لكل من القلابين المبينين مع إشارات دخل كل منها (CLK, S, R) في الشكل (38.5)، واشرح الفرق بينهما. وافترض أن حالة الخرج (Q) الابتدائية لكل منها هي المستوى المنخفض.



الشكل 38.5: إشارات الدخل (CLK, S, R) لقلاب ($S - R$).

Ans


8. ارسم إشارة خرج القلاب (D) الموافق لإشاراتي الدخل (CLK, D) في الشكل (39.5). واففترض أن حالة الخرج (Q) الابتدائية هي المستوى المنخفض.



الشكل 39.5: إشارات الدخل (CLK, D) لقلاب (D).

Ans


9. ارسم إشارة خرج القلاب (D) الموافق لإشاراتي الدخل (CLK, D) في الشكل (40.5). واففترض أن حالة الخرج (Q) الابتدائية هي المستوى المنخفض.



الشكل 40.5: إشارات الدخل (CLK, D) لقلاب (D).

Ans


10. ارسم إشارة خرج القلاب (D) المعاون لإشاراتي الدخل (CLK, D) في الشكل (41.5). وافترض أن حالة الخرج (Q) الابتدائية هي المستوى المنخفض.



الشكل 41.5: إشارات الدخل (CLK, D) لقلاب (D).

Ans


11. ارسم إشارة الخرج (Q) للقلاب ($J - K$) المعاون لإشارات الدخل (CLK, J, K) في الشكل (42.5). وافترض أن حالة الخرج (Q) الابتدائية هي المستوى المنخفض.



الشكل 42.5: إشارات الدخل (CLK, J, K) لقلاب ($J - K$).

Ans


12. ارسم إشارة الخرج (Q) للقلاب ($J - K$) المعاون لإشارات الدخل (CLK, J, K) في الشكل (43.5). وافترض أن حالة الخرج (Q) الابتدائية هي المستوى المنخفض.



الشكل 43.5: إشارات الدخل (CLK, J, K) لقلاب ($J - K$).

Ans


13. ارسم إشارة الخرج (Q) للقاب (J-K) الموافقة لإشارات الدخل (CLK, J, K) في الشكل (44.5). وافتراض أن حالة الخرج (Q) الابتدائية هي المستوى المنخفض.



الشكل 44.5: إشارات الدخل ($J - K$) لقاب (CLK, J, K, PRE, CLR).


Ans

14. ارسم إشارة الخرج (Q) للقاب (J-K) المبين في الشكل (45.5)، والموافقة لإشارات الدخل (Q) (Q) ($CLK, J_i, K_i, \overline{PRE}, \overline{CLR}$) الابتدائية هي المستوى المنخفض، وأن ($\overline{PRE} = \overline{CLR} = 1$).



الشكل 45.5: قلاب (J-K) بمدخل متعدد للوضع والإعادة.


Ans



.($J - K$) لقلاب ($CLK, J_i, K_i, \overline{PRE} = \overline{CLR} = 1$)

Ans


15. ارسم إشارة الخرج (Q) للقلاب ($J - K$) في الشكلين ($CLK, J_i, K_i, \overline{PRE} = \overline{CLR} = 1$) (الابتداية هي المستوى المنخفض).



.($J - K$) لقلاب ($CLK, J_i, K_i, \overline{PRE}, \overline{CLR}$)

Ans

16. ارسم إشارة الخرج (Q) للقلاب (D) والمموافقة لإشارة الساعة المبينة في الشكل (48.5). وافتراض أن حالة الخرج (Q) الابتداية هي المستوى المنخفض. ما هو التابع المحدد الذي تتحقق هذه الدارة؟




.(CLK) وإشارة الساعة (T) المخطط الصندي لقلاب (T)

Ans

17. أنشئ دارة مولد نبضات باستعمال الدارة المتكاملة (555)، للحصول على نبضة عرضها (0.25 s)، إذا افترضنا أن قيمة المكثف ($1\text{ }\mu\text{F}$).

Ans

18. لنفترض الدارة المتكاملة (555)، المستعملة لتوليد إشارة ساعة والمبينة في الشكل (49.5). أوجد تردد إشارة الساعة الناتجة.



الشكل 49.5: مخطط توصيل الدارة المتكاملة (555) للحصول على إشارة ساعة.

Ans

نموذج مذكرة لالفصل الخامس

كلية

الجامعة الافتراضية

نموذج امتحان للفصل الخامس: السجلات والقلابات

المادة: الإلكترونيات الرقمية Digital Electronics

والمؤقتات

أستاذ المادة:

العلامة: 10

المدة: ساعة واحدة


ملاحظات هامة:

- المادة مغلقة
- يسمح باستعمال الآلات الحاسبة

اختر الإجابة الصحيحة (10 علامات)


1. سوف لا يتغير خرج السجل D إذا كان:

- (a) خرجه على القيمة المنطقية (0)
- (b) مدخل أمر التأهيل ليس فعالاً ($En=0$)
- (c) مدخل المعطيات D على القيمة المنطقية (0)
- (d) كل ما ذكر.

2. القلاب D المبين أدناه:


- (a) سيأخذ القيمة المنطقية (1) عندنسبة الساعة التالية
- (b) سيأخذ القيمة المنطقية (0) عندنسبة الساعة التالية
- (c) سوف لا تتغير حالته المنطقية عندنسبة الساعة التالية
- (d) سوف تتغير حاته المنطقية عندنسبة الساعة التالية.

3. في حالة القلاب $J-K$ المبين أدناه، عدد المدخل غير المترامنة هو:




- 1 (a)
- 2 (b)
- 3 (c)
- 4 (d)

4. بفرض أن الخرج بداية على المستوى المنطقي العالي قبل أول جبهة صعود لإشارة الساعة للقلاب $J-K$ ويفرض المخطط الزمني المبين أدناه، سينتقل الخرج من المستوى المنطقي العالي إلى المستوى المنطقي المنخفض عند أية حافة صعود لإشارة الساعة؟




- 1 (a)
- 2 (b)
- 3 (c)
- 4 (d)

5. التطبيق المبين أدناه هو:




- (a) مهتر عديم الاستقرار
- (b) عنصر تخزين معلومات
- (c) ضارب تردد
- (d) مقسم تردد

6. التطبيق المبين أدناه :




- (a) مهتر عديم الاستقرار
- (b) عنصر تخزين معلومات
- (c) ضارب تردد
- (d) مقسم تردد

7. الدارة المبينة أدناه هي:



- (a) مهتر عديم الاستقرار
- (b) مهتر وحيد الاستقرار
- (c) ضارب تردد
- (d) مقسم تردد

8. الدارة المبينة أدناه هي:



- (a) مهتر عديم الاستقرار
- (b) مهتر وحيد الاستقرار
- (c) ضارب تردد
- (d) مقسم تردد

9. مولد النبضات هو نوع من:

- (a) المهترات وحيدة الاستقرار
- (b) المهترات عديمة الاستقرار
- (c) المؤقتات
- (d) الجوابان (a) و (c)
- (e) الجوابان (b) و (c)

10. المهتر عديم الاستقرار:

- (a) يتطلب مدخل أمر تغيير دوري
- (b) ليس لديه حالة مستقرة
- (c) هو دارة انتظار
- (d) يعطي على خرجه نبضات دورية
- (e) الأجوبة (a) و (b) و (c) و (d)
- (f) الأجوبة (b) و (c) و (d) فقط

الإجابة الصحيحة لنموذج مذاكرة الفصل الخامس

1 (b)، 2 (d)، 3 (b)، 4 (c)، 5 (d)، 6 (b)، 7 (a)، 8 (b)، 9 (d)، 10 (f)

1. تصنيف عناصر الذاكرة Memory Elements classifications

2. السجلات Latches

3. القلابات Edge-Triggered Flip-Flops

4. دارة المؤقت The 555 Timer (555)

التغذية الراجعة للسؤال

1 مراجعة السجلات Latches

2 مراجعة القلابات Edge-Triggered Flip-Flops

3 مراجعة القلابات Edge-Triggered Flip-Flops

4 مراجعة القلابات Edge-Triggered Flip-Flops

5 مراجعة القلابات Edge-Triggered Flip-Flops

6 مراجعة القلابات Edge-Triggered Flip-Flops

7 مراجعة دارة المؤقت The 555 Timer (555)

8 مراجعة دارة المؤقت The 555 Timer (555)

9 مراجعة دارة المؤقت (555) The 555 Timer (555)

10 مراجعة دارة المؤقت (555) The 555 Timer (555)

علامة النجاح بالمذاكرة هي : 6/10

نهاية الفصل الخامس

الإجابة الصحيحة	نموذج مذاكرة الفصل الخامس
b	1
d	2
b	3
c	4
d	5
b	6
a	7
b	8
d	9
f	10



الفصل السادس

سجلات الازاحة

كلمات مفتاحية Keywords

سجل Register، مرحلة Stage، إزاحة Shift، تحميل Load، ثنائي الاتجاه Bidirectional.

الملخص Abstract

يهدف الفصل السادس إلى دراسة سجلات الإزاحة، التي هي نوع من أنواع الدارات التتابعية Sequential logic (circuit). تستعمل سجلات الإزاحة لتخزين المعطيات، بطريقة تسلسلية أو تفرعية، كما يمكن إزاحة المعطيات فيها يمنة أو يسراً.

الأهداف التعليمية للفصل السادس ILO6


يهدف هذا الفصل إلى دراسة البنية العامة لسجلات الإزاحة، ووظائفها ومبدأ عملها.

مخرجات الفصل السادس ILO6

فهم وظيفة ومبدأ عمل سجلات الإزاحة.

1. العمليات الرئيسية لسجلات الإزاحة Basic Shift Registers Operations

يتكون سجل الإزاحة من مجموعة من القلابات، وله وظيفتان: تخزين المعطيات وإزاحتها بمنة أو يسراً. يبين الشكل (1.6) طرق إدخال وإخراج المعطيات في سجلات الإزاحة وبالتالي أنواع سجلات الإزاحة.




الشكل 1.6: البنية الأساسية لسجل إزاحة بأربعة مراحل وأنواعه الأربع.

النوع الأول (a) سجل دخل تسلسلي / خرج تسلسلي مع إزاحة نحو اليمين (Serial in / shift right / serial out)، والنوع الثاني (b) سجل دخل تسلسلي / خرج تسلسلي مع إزاحة نحو اليسار (Serial in / shift left / serial out). النوع الثالث (c) سجل دخل تفريعي / خرج تسلسلي مع إزاحة نحو اليمين (Parallel in / serial out). النوع الثالث (d) سجل دخل تسلسلي / خرج تفريعي مع إزاحة نحو اليمين (Serial in/parallel out). النوع الرابع (e) سجل دخل تفريعي / خرج تفريعي (Parallel in / parallel out). كما يمكن استعمال سجل الإزاحة لتفيذ ما يعرف بالدوران نحو اليمين (Rotate right) أو الدوران نحو اليسار (Rotate left) (f)، أو الدوران نحو اليسار (right Rotate) (g).

2. سجلات الإزاحة ذات الدخل التسلسلي/الخرج التسلسلي Serial In/Serial Out Shift Registers


يمكن بناء سجل الإزاحة من قلابات (D). يبين الشكل (2.6) سجل إزاحة يتكون من أربعة مراحل ($FF0, FF1, FF2, FF3$).



الشكل 2.6: البنية الأساسية لسجل إزاحة تسلسلي / تسلسلي بأربعة مراحل.


مع كل صعود إشارة ساعة تنتقل المعطية (0) كانت أو (1) من المدخل التسلسلي (Serial data input) إلى مخرج المرحلة الأولى (Q_0)، والمعطية التي كانت في (Q_0) تنتقل إلى (Q_1) و(Q_2) إلى (Q_3) الذي هو المخرج التسلسلي (Serial data output) لسجل الإزاحة.

يبين الشكل (3.6) إدخال المعطيات التسلسلية (1010) إلى سجل إزاحة (4-bit) تسلسلي / تسلسلي.



الشكل 3.6: الإدخال التسلسلي في سجل إزاحة تسلسلي/تسلسلي بأربعة مراحل.


كما يبين الشكل (4.6) المخطط الزمني لإدخال المعطيات التسلسلية (11010) إلى سجل إزاحة (5-bit) تسلسلي / تسلسلي.



الشكل 4.6: المخطط الزمني للإدخال التسلسلي في سجل إزاحة (5-bit) تسلسلي / تسلسلي.

3. سجلات الإزاحة ذات الدخل التسلسلي / الخرج التفرعي Registers


يبين الشكل (5.6) سجل إزاحة (4-bit) تسلسلي/تفرعي يتكون من أربعة مراحل.



الشكل 5.6: البنية الأساسية لسجل إزاحة تسلسلي / تسلسلي بأربعة مراحل.

مع كل صعود إشارة ساعة تنتقل المعطية من المدخل التسلسلي (Serial data input) إلى مخرج المرحلة الأولى (Q_0)، والمعطية التي كانت في (Q_0) تنتقل إلى (Q_1) و(Q_1) إلى (Q_2) و(Q_2) إلى (Q_3)، إذ بعد أربعة أدوار من أدور الساعة تكون المعطيات التسلسلية الأربع قد خزنت في سجل الإزاحة ويمكن الحصول عليها تفريعاً من المخارج الأربع (Q_0, Q_1, Q_2, Q_3).


يبين الشكل (6.6) المخطط الزمني لإدخال المعطيات التسلسلية (0110) إلى سجل إزاحة (4-bit) تسلسلي / تفريعي.




الشكل 6.6: المخطط الزمني للإدخال التسلسلي والإخراج التفريعي في سجل إزاحة (4-bit) تسلسلي / تفريعي.

4. سجلات الإزاحة ذات الدخل التفريعي / الخرج التسلسلي Shift Registers

يبين الشكل (7.6) سجل إزاحة (4-bit) تفريعي/تسلسلي يتكون من أربعة مراحل. عندما يكون أمر التحكم ($SHIFT / \overline{LOAD} = 0$) تكون العملية عند صعود إشارة الساعة التحميل التفريعي لقيم المدخل التفريعي ($Q_0 = D_0, Q_1 = D_1, Q_2 = D_2, Q_3 = D_3$) إلى سجل الإزاحة فيكون في هذه الحالة (D_0, D_1, D_2, D_3). وعندما يكون هذا الأمر ($SHIFT / \overline{LOAD} = 1$) فتكون العملية هي إزاحة خانة إلى اليمين عند كل صعود لإشارة الساعة.




(a) Logic diagram



(b) Logic symbol

الشكل 7.6: البنية الأساسية لسجل إزاحة تفرعي / تسلسلي بأربعة مراحل.


يبين الشكل (8.6) المخطط الزمني لإدخال المعلومات التفرعية (1010) إلى سجل إزاحة (4-bit) تفرعي / تسلسلي وإزالتها إلى اليمين.



الشكل 8.6: المخطط الزمني للإدخال التفرعي والإخراج التسلسلي في سجل إزاحة (4-bit) تفرعي / تسلسلي.

5. سجلات الإزاحة ذات الدخل التفرعي / الخرج التفرعي / Shift Registers


يبين الشكل (9.6) سجل إزاحة (4-bit) تفرعي/تقرعي يتكون من أربعة مراحل. تكون العملية، عند صعود إشارة الساعة، التحميل التفرعي لقيم المدخل التفرعية (D_0, D_1, D_2, D_3) إلى سجل الإزاحة فيكون في هذه الحالة $(Q_0 = D_0, Q_1 = D_1, Q_2 = D_2, Q_3 = D_3)$.



الشكل 9.6: البنية الأساسية لسجل إزاحة تفرعي / تفرعي بأربعة مراحل.

6. سجلات الإزاحة العامة Bidirectional Shift Registers

يبين الشكل (10.6) سجل إزاحة عام (4-bit) وهو الدارة المتكاملة (74HC194). تملك هذه الدارة أمر تحكم \overline{CLR} يضع محتوى السجل على القيمة الصفرية ($Q_0 Q_1 Q_2 Q_3 = 0000$)، وهو مدخل تحكم غير متزامن (Asynchronous) وفعال عند المستوى المنطقي المنخفض. كما يملك هذا السجل مدخل تحكم بعمله متزامنين ($S_1 S_0$)، بالإضافة إلى كل من مدخل إشارة الساعة (CLK)، والمدخلين التسلسليين وهما: ($SR SER$) المدخل التسلسلي عند الإزاحة نحو اليمين، و($SL SER$) المدخل التسلسلي عند الإزاحة نحو اليسار. ولسجل الإزاحة أربعة مداخل تفرعية ($D_0 D_1 D_2 D_3$)، وله أربعة مخارج تفرعية أيضاً ($Q_0 Q_1 Q_2 Q_3$). أما العمليات المتزامنة الممكنة في هذا السجل العام هو عدم تغيير الخرج (Inhibit) أي المحافظة على الحالة السابقة (No change)، وذلك من أجل ($S_1 S_0 = 00$)، أو إزاحة نحو اليمين (Shift right) من أجل ($S_1 S_0 = 01$)، وإزاحة نحو اليسار (Shift left) من أجل ($S_1 S_0 = 11$)، أو التحميل التفرعي (Load) من أجل ($S_1 S_0 = 10$). وهذا ما يوضحه جدول الحقيقة المبين في الشكل (11.6).




الشكل 10.6: البنية الأساسية لسجل إزاحة عام (74HC194).

S1 S0	Function
0 0	Inhibit
0 1	Shift right
1 0	Shift left
1 1	Load

الشكل 11.6: جدول الحقيقة لعمل سجل الإزاحة العام (74HC194).

ويبين الشكل (12.6) المخطط الزمني الذي يوضح عمل سجل الإزاحة العام (4-bit). يستجيب السجل لأمر وضع السجل على القيمة الصفرية (\overline{CLR}) عند هبوط إشارة الأمر على أقصى يسار المخطط الزمني، ويستمر تأثير الأمر بعد صعود إشارة وضع السجل على القيمة الصفرية (\overline{CLR}) وإلى أول صعود لإشارة الساعة التالية ($CLK2$)، إذن يأخذ الخرج ($Q_0 Q_1 Q_2 Q_3$) القيمة (0000). وعند صعود إشارة الساعة (2) يكون أمر التحكم بعمل السجل ($S_1 S_0 = 11$)، فالعملية هي تحويل أي أن الخرج ($Q_0 Q_1 Q_2 Q_3$) يأخذ قيمة الدخل التقرعي ($D_0 = 1, D_1 = 0, D_2 = 1, D_3 = 0$) خلال دور كامل. خلال الأدوار الستة التالية من ($CLK3$) إلى ($CLK8$) يكون أمر التحكم بعمل السجل ($S_1 S_0 = 01$)، فالعملية هي إزاحة نحو اليمين، أي أن المدخل التسلسلي ($SR\ SER$) هو مدخل القلاب (Q_0) و(Q_1) هو مدخل القلاب (Q_1)، و(Q_2) هو مدخل القلاب (Q_2)، و(Q_3) هو مدخل القلاب (Q_3). خلال الأدوار الخمسة التي تليها وهي ($CLK9$) إلى ($CLK13$) يكون أمر التحكم بعمل

السجل ($S_1 S_0 = 10$)، فالعملية هي إزاحة نحو اليسار، أي أن المدخل التسلسلي ($SL SER$) هو مدخل القلاب (Q_3) و (Q_2) هو مدخل القلاب (Q_1)، و (Q_1) هو مدخل القلاب (Q_0). أما خلال الأدوار الأربع التي تليها وهي ($CLK14$) إلى ($CLK17$) يكون أمر التحكم بعمل السجل ($S_1 S_0 = 00$)، فالعملية هي عدم تغيير قيم المخرج خلال الأدوار الأربع التالية. وأخيراً يستجيب السجل لأمر وضع السجل على القيمة الصفرية (\overline{CLR}) عند هبوط إشارة الأمر على أقصى يمين المخطط الزمني، ويستمر تأثير الأمر إلى آخر المخطط الزمني، إذن يأخذ الخرج ($Q_0 Q_1 Q_2 Q_3$) القيمة (0000).



الشكل 12.6: المخطط الزمني الذي يوضح عمل سجل الإزاحة العام.

قبل أن ننتقل إلى الخلاصة نذكر بأهم تطبيقات سجلات الإزاحة وهي:

- العداد جونسون (Johnson counter)
- العداد الحلقي (Ring counter)
- عناصر التأخير الزمني (Time-delay devices)
- محولات المعطيات التسلسليّة / التفرعية (Serial-to-parallel converters)

7. خلاصة Summary

1. يوجد أربعة أنواع رئيسية لسجلات الإزاحة: تسلسلي / تسلسلي، تسلسلي / تفريعي، تفريعي / تسلسلي، تسلسلي / تفريعي. وتنحصر وظيفة سجل الإزاحة في تخزين المعطيات وإزاحتها أو دورانها يمنة أو يسرا.
2. من تطبيقات سجلات الإزاحة كعدادات مثل عداد جونسون أو العداد الحقي.

أسئلة وسائل الفصل السادس

أسئلة الفصل السادس

اختر الإجابة الصحيحة

1. تتكون المرحلة في سجل الإزاحة من:

(a) سجل (Latch)

(b) قلاب (Flip-flop)

(c) كلمة تخزين (8-bit)

(d) نصف كلمة تخزين (4-bit)

2. يتطلب الإدخال التسلسلي لكلمة معطيات (8-bit):

(a) نبضة إشارة ساعة

(b) نبضة أمر تحميل

(c) ثمانى نبضات ساعة

(d) نبضة ساعة لكل معطية قيمتها (1)

3. كي نحمل الكلمة معطيات (8-bit) تفريعاً في سجل إزاحة بوجود أمر تحميل متزامن، يقتضي ذلك.

(a) نبضة إشارة ساعة

(b) نبضة ساعة لكل معطية قيمتها (1)

(c) ثمانى نبضات ساعة

(d) نبضة ساعة لكل معطية قيمتها (0)

4. جرى إدخال البتات (10110101) تسلسلياً في سجل إزاحة (8-bit) بخرج تفرعي (البت في أقصى اليمين أولاً)

إذا كان محتوى السجل بداية (11100100) يكون محتواه بعد نبضتي ساعة.

(01011110) (a)

(10110101) (b)

(01111001) (c)

(00101101) (d)

5. يمكن إدخال كلمة معطيات (8-bit) تسلسلياً إلى سجل إزاحة تردد إشارة ساعته (100 kHz) بزمن مقداره.

- (a) $(80\text{ }\mu\text{s})$
- (b) $(8\text{ }\mu\text{s})$
- (c) (80 ms)
- (d) $(10\text{ }\mu\text{s})$

6. يمكن إدخال كلمة معطيات (8-bit) تفريعاً إلى سجل إزاحة تردد إشارة ساعته (1 MHz) بزمن مقداره.

- (a) $(8\text{ }\mu\text{s})$
- (b) زمن تأخير ثمانية قلابات
- (c) $(1\text{ }\mu\text{s})$
- (d) زمن تأخير قلاب واحد.

7. من تطبيقات سجلات الإزاحة.

- (a) دارة الجامع
- (b) دارة الحساب والمنطق
- (c) عداد جونسون
- (d) دارة المعالج الصغرى

8. من تطبيقات سجلات الإزاحة.

- (a) العداد الحلقى
- (b) دارة الحساب والمنطق
- (c) دارة الضارب الثنائى،
- (d) دارة المعالج الصغرى

9. عندما يستعمل سجل إزاحة (8-bit) تسلسلي/تسلسلي كدارة تأخير مقداره ($24\text{ }\mu\text{s}$) يجب استعمال إشارة ساعة ترددتها.

- (a) (41.67 kHz)
- (b) (333 kHz)
- (c) (125 kHz)
- (d) (8 MHz)

10. من تطبيقات سجلات الإزاحة.

- (a) العداد الحلقي
- (b) دارات التأخير
- (c) الجوابان (a) و (b)
- (d) ذاكرة (ROM)

Ans.

$1 \rightarrow (b), 2 \rightarrow (c), 3 \rightarrow (a), 4 \rightarrow (c), 5 \rightarrow (a),$
 $6 \rightarrow (d), 7 \rightarrow (c), 8 \rightarrow (a), 9 \rightarrow (b), 10 \rightarrow (c),$

الإجابة الصحيحة	أسئلة الفصل السادس
b	1
c	2
a	3
c	4
a	5
d	6
c	7
a	8
b	9
c	10

مسائل الفصل السادس

العمليات الرئيسية لسجلات الإزاحة Basic Shift Registers Operations

1. لماذا يعتبر سجل الإزاحة عنصر ذاكرة؟

Ans


2. ما هي سعة تخزين سجل يخزن كلمتي معطيات (2 bytes)؟

Ans


سجلات الإزاحة ذات الدخل التسلسلي/الخرج التسلسلي Serial In/Serial Out Shift Registers

3. ارسم المخطط الزمني لمخارج سجل الإزاحة المبين في الشكل (13.6)، وفقاً للمخطط الزمني لإشارات دخله المبينة في الشكل (14.6).

افترض بداية أن كل المخارج على المستوى المنطقي العالي.




الشكل 13.6: المخطط المنطقي لسجل إزاحة تسلسلي-تسلسلي.



الشكل 14.6 : المخطط الزمني لإشارات دخل سجل إزاحة تسلسلي-تسلسلي.

Ans

4. ارسم المخطط الزمني لمخارج سجل الإزاحة المبين في الشكل (13.6)، وفقاً للمخطط الزمني لإشارات دخله المبينة في الشكل (15.6). افترض بداية أن كل المخارج على المستوى المنطقي العالي.




الشكل 15.6: المخطط الزمني لإشارات دخل سجل إزاحة تسلسلي - تسلسلي.


Ans

سجلات الإزاحة ذات الدخل التسلسلي/الخرج التفرعي Shift Registers with Serial In/Parallel Out

5. ارسم المخطط الزمني لمخارج سجل الإزاحة المبين في الشكل (16.6)، وفقاً للمخطط الزمني لإشارات دخله المبينة في الشكل (17.6). افترض بداية أن كل المخارج على المستوى المنطقي المنخفض.




الشكل 16.6: المخطط المنطقي لسجل إزاحة تسلسلي - تفرعي.



الشكل 17.6: المخطط الزمني لإشارات دخل سجل إزاحة تسلسلي - تفرعي.

Ans

6. ارسم المخطط الزمني لمخارج سجل الإزاحة المبين في الشكل (16.6)، وفقاً للمخطط الزمني لإشارات دخله المبينة في الشكل (18.6). افترض بداية أن كل المخارج على المستوى المنخفض.




الشكل 18.6: المخطط الزمني لإشارات دخل سجل إزاحة تسلسلي - تفرعي.

Ans

سجلات الإزاحة ذات الدخل التفرعي/الخرج التسلسلي Parallel In/Serial Out Shift Registers


7. ارسم المخطط الزمني للمرج التسلسلي لسجل الإزاحة المبين في الشكل (19a.6)، الموافق للمخطط الزمني لإشارتي مدخلية ($SHIFT / LOAD$) و(CLK) المبينتين في الشكل (19b.6). افترض أن مدخل المعطيات التسلسلي (SER) موضوع دوماً على المستوى المنخفض، وأن المدخل التفرعي له القيم ($D_0 = 1, D_1 = 0, D_2 = 1, D_3 = 0$).



الشكل 19.6: المخطط الزمني لإشارات دخل سجل إزاحة تفرعي - تسلسلي والمخطط الصندوقي له.

Ans

8. لنفترض أن المخطط الزمني لإشارات سجل إزاحة تفرعي/تسلسلي (74HCl65) طبقت على مداخله كما هو مبين في الشكل (20.6)، وأن مداخله التقرعية كلها تأخذ المستوى المنطقي المنخفض. ارسم المخطط الزمني لمخرجه . (Q_7)




الشكل 20.6: المخطط الزمني لإشارات دخل سجل إزاحة تفرعي - تسلسلي.

Ans

سجلات الإزاحة ذات الدخل التفرعي/الخرج التفرعي Parallel In/ Parallel Out Shift Registers


9. لنفترض أن المخطط الزمني لإشارات سجل إزاحة تفرعي/تفرعي (7411C 195 4-bit) طبقت على مداخله كما هو مبين في الشكل (21.6)، ارسم المخطط الزمني لمخارجه (Q_i).



الشكل 21.6: المخطط الزمني لإشارات دخل سجل إزاحة تفرعي - تفرعي.

Ans

- 10.** لنفترض أن المخطط الزمني لإشارات سجل إزاحة تفرعي / تفرعي (7411C 195 4-bit) طبقت على مداخله كما هو مبين في الشكل (22.6) مع عكس المدخل (SH / LD)، ارسم المخطط الزمني لمخارجه (Q_i). افترض بداية أن مخارج السجل تأخذ المستوى المنطقي المنخفض.



الشكل 22.6: المخطط الزمني لإشارات دخل سجل إزاحة تفرعي - تفرعي.

Ans

سجلات الإزاحة العامة Universal Shift Registers


11. لنفترض سجل إزاحة باتجاهين (8-bit) طبقت على مداخله الإشارات المبينة في الشكل (23.6). تحدد الإشارة ($RIGHT / LEFT$) اتجاه الإزاحة. إذا أخذت هذه الإشارة المستوى المنطقي العالي تكون الإزاحة نحو اليمين، وإذا أخذت المستوى المنطقي المنخفض تكون الإزاحة نحو اليسار. افترض بداية أن السجل يخزن العدد (76) بالقيمة الإثنانية، وأن البت ذو الوزن المنخفض يقع على أقصى يمين السجل، وأن مدخله التسلسلي يأخذ القيمة المنطقية المنخفضة. يطلب تحديد حالة السجل عند كل نبضة من نبضات إشارة الساعة



الشكل 23.6: المخطط الزمني لإشارات دخل سجل إزاحة تسلسلي / تسلسلي باتجاهين.

Ans

12. لنفترض سجل إزاحة عام (4-bit) طبقت على مداخله الإشارات المبينة في الشكل (24.6)، وطبقت على كل من مداخله التفعيلية القيمة المنطقية العالية. يطلب رسم المخطط الزمني لمخارجه الموافق لإشارات مدخله.



الشكل 24.6 : المخطط الزمني لإشارات دخل سجل إزاحة عام.

Ans

نموذج مذكرة لالفصل السادس

كلية

الجامعة

المادة: الإلكترونيات الرقمية Digital Electronics نموذج امتحان للفصل السادس: سجلات الإزاحة

أستاذ المادة:

العلامة: 10

المدة: ساعة واحدة


ملاحظات هامة:

• المادة مغلقة


• يسمح باستعمال الآلات الحاسبة

اختر الإجابة الصحيحة (10 علامات)


1. سجل الإزاحة الذي يمكن استعماله كدارة تأخير للمعطيات التسلسليّة بأربعة أدوار ساعة هو:




b



a




d




c

2. الدارة المبينة أدناه هي:



- (a) سجل إزاحة تسلسلي/تسلسلي
- (b) سجل إزاحة تسلسلي/تقرعي
- (c) سجل إزاحة تقرعي/تسلسلي
- (d) سجل إزاحة تقرعي/تقرعي

3. إذا كان خط التحكم ($SHIFT / LOAD$) على المستوى المنطقي العالي، فإن المعطيات:



- (a) تحمل مباشرة من (D_0, D_1, D_2, D_3)
- (b) تحمل عند النبضة التالية لإشارة الساعة من (D_0, D_1, D_2, D_3)
- (c) تزاح من اليسار إلى اليمين عند النبضة التالية لإشارة الساعة
- (d) تزاح من اليمين إلى اليسار عند النبضة التالية لإشارة الساعة.

4. يخزن سجل إزاحة (4-bit) تقرعي/تقرعي المعطيات في:


دور إشارة ساعة (a)

دورى إشارة ساعة (b)

ثلاثة أدوار إشارة ساعة (c)

أربعة أدوار إشارة ساعة (d)

5. سجل الإزاحة المبين في الشكل أدناه هو:




سجل إزاحة تسلسلي/تسلسلي (a)

سجل إزاحة تسلسلي/تفرعي (b)

سجل إزاحة تفرعي/تسلسلي (c)

سجل إزاحة تفرعي/تفرعي (d)

6. سجل الإزاحة المبين في الشكل أدناه هو:




سجل إزاحة تسلسلي / تسلسلي (a)

سجل إزاحة تسلسلي / تفرعي (b)

سجل إزاحة تفرعي / تسلسلي (c)


سجل إزاحة عام (d)

7. مدخل التحكم المسمى (\overline{CLR}) في سجل الإزاحة المبين في الشكل أدناه هو:




- (a) مدخل التحكم بالتحميل التفرعي لسجل الإزاحة
- (b) مدخل التحكم بالإزاحة نحو اليمين لسجل الإزاحة
- (c) مدخل التحكم بالإزاحة نحو اليسار لسجل الإزاحة
- (d) إعادة وضع الخرج ($Q_0\ Q_1\ Q_2\ Q_3$) على القيمة (0 0 0 0)

8. المدخلان التحكميان المسميان ($S_1\ S_0$) في سجل الإزاحة المبين في الشكل أدناه هما:



- (a) مدخل التحكم بالتحميل التفرعي فقط لسجل الإزاحة
- (b) مدخل التحكم بالإزاحة نحو اليمين فقط لسجل الإزاحة
- (c) مدخل التحكم بإعادة وضع الخرج ($Q_0\ Q_1\ Q_2\ Q_3$) على القيمة (0 0 0 0)
- (d) مدخل التحكم بالوظائف الأربع لسجل الإزاحة

9. المدخلان المسميان ($SR SER, SL SER$) في سجل الإزاحة المبين في الشكل أدناه هما:



- (a) مدخل التحكم بالوظائف الأربع لسجل الإزاحة
- (b) مدخل التحكم بالإزاحة نحو اليمين فقط لسجل الإزاحة
- (c) مدخل المعطيات التسلسلي لسجل الإزاحة
- (d) مدخل التحكم بإعادة وضع الخرج ($Q_0 Q_1 Q_2 Q_3$) على القيمة (0 0 0 0)

10. من تطبيقات سجل الإزاحة:

- (a) عدادات خاصة كعداد جونسون أو العداد الحلقى
- (b) دارة الجامع
- (c) دارة الضارب
- (d) دارة المعالج الصغرى

الإجابة الصحيحة لنموذج مذاكرة الفصل السادس (10 علامات)

$$Ans. 1 \rightarrow (b), 2 \rightarrow (c), 3 \rightarrow (c), 4 \rightarrow (a), 5 \rightarrow (b), \\ 6 \rightarrow (d), 7 \rightarrow (d), 8 \rightarrow (d), 9 \rightarrow (c), 10 \rightarrow (a),$$

التغذية الراجعة

- 1 مراجعة العمليات الرئيسية لسجلات الإزاحة Basic Shift Registers Operations وتطبيقاتها
- 2 مراجعة سجلات الإزاحة ذات الدخل التقرعي / الخرج التسلسلي Parallel In / Serial Out Shift Registers
- 3 مراجعة سجلات الإزاحة ذات الدخل التقرعي / الخرج التسلسلي Parallel In / Serial Out Shift Registers

- 4 مراجعة سجلات الإزاحة ذات الدخل التفرعي / الخرج التفرعي
 5 مراجعة سجلات الإزاحة ذات الدخل التسلسلي / الخرج التفرعي
 6 مراجعة سجلات الإزاحة العامة Universal Shift Registers
 7 مراجعة سجلات الإزاحة العامة Universal Shift Registers
 8 مراجعة سجلات الإزاحة العامة Universal Shift Registers
 9 مراجعة سجلات الإزاحة العامة Universal Shift Registers
 10 مراجعة تطبيقات سجلات الإزاحة

علامة النجاح بالمذاكرة هي : 6/10

نهاية الفصل السادس

الإجابة الصحيحة	نموذج مذاكرة الفصل السادس
b	1
c	2
c	3
a	4
b	5
d	6
d	7
d	8
c	9
a	10



الفصل السابع العدادات

كلمات مفتاحية Keywords

غير متزامن Decade، إعادة الحلقة Recycle، معامل العداد Modulus، عشرة أضعاف Asynchronous، متزامن Cascade، نهاية العد Terminal count، الوصل المتعاقب Synchronous.

الملخص Abstract

يهدف الفصل السابع إلى دراسة وتحليل العدادات المنطقية. للقيام بعملية العد يجري توصيل مجموعة من القلابات بعضها مع بعض، وتسمى مجموعة القلابات هذه عدداً منطقياً يتحدد عدد الحالات الممكنة التي يعطيها العداد، وتسمى معامل العداد (Modulus)، بعدد القلابات المستعملة في تشكيله وكيفية التوصيل فيما بينها، وكذلك تتبع الحالات المحددة خلال كل حلقة من حلقات العداد. يوجد نوعان من العدادات: عدادات غير متزامنة وأخرى متزامنة، وذلك وفقاً لطريقة توصيل إشارة الساعة. تسمى العدادات غير متزامنة أيضاً (Ripple counters)، تدخل إشارة الساعة الخارجية إلى القلاب الأول، وخرج كل قلاب سابق يشكل إشارة الساعة للقلاب الذي يليه. وفي حالة العدادات المتزامنة تطبق إشارة الساعة الخارجية على مداخل الساعة لكل القلابات، وبالتالي تعمل كل القلابات بأن معًا. تصنف عدادات كلا النوعين وفقاً لنوع تتبع الحالات، ولعدد الحالات، ولعدد القلابات المكونة للعداد.

الأهداف التعليمية للفصل السابع ILO7

دراسة وفهم عمل العدادات المنطقية بنوعيها المتزامنة وغير المتزامنة.

مخرجات الفصل السابع ILO7


فهم وظيفة ومبدأ عمل العدادات المنطقية.

1. العدادات غير المتزامنة Asynchronous Counters

يتكون العداد غير المتزامن من مجموعة قلابات، يسمى كل قلاب مع البوابات الملحقة به إن وجدت مرحلة (Stage) والتي تخزن بناً واحداً. يسمى العداد عداد غير متزامن لأن القلابات التي يتكون منها لا يتغير خرجها بنفس الوقت، وذلك لأن إشارة الساعة التي تشغله ليست مشتركة فيما بينها.


العداد الثنائي غير المتزامن بمرحلتين (2-bit Asynchronous Counter)

يبين الشكل (1.7) عداداً غير متزامن بمرحلتين. يتكون العداد من قلابين (K-J)، توصل إشارة الساعة الخارجية إلى مدخل إشارة الساعة للقلاب الأول (FF0)، ويوصل الخرج المعكس له إلى مدخل إشارة الساعة للقلاب الثاني (FF1). يمثل (Q0 Q1) خرج العداد. يعمل كل قلاب من القلابين كمقسم تردد على (2) لأن ($J_i = K_i = 1$).



الشكل 1.7: عداد الثنائي غير متزامن بمرحلتين.

يبين الشكل (2.7) المخطط الزمني الذي يوضح عمل العداد.




الشكل 2.7: المخطط الزمني الذي يوضح عمل العداد الثنائي الغير المتزامن بمرحلتين.

نفترض بداية قبل صعود إشارة الساعة (CLK1) أن خرج العداد (Q1 Q0) يأخذ القيمة الابتدائية (0 0). عند صعود إشارة الساعة الأولى (CLK1) يتغير خرج القلاب الأول (FF0) من القيمة (0) إلى القيمة (1) ويستمر دوراً كاماً لأن مدخل القلاب (J0-K0) موصلين إلى جهد التغذية أي أنهما على المستوى المنطقى العالى. وينعكس خرج القلاب

الأول (FF0) عند صعود إشارة الساعة الثانية (CLK2). وتتكرر هذه العملية تباعاً. يتبيّن لنا من المخطط الزمني أن القلاب الأول (FF0) يقسم إشارة الساعة (CLK) على (2). يمثل معكوس إشارة خرج القلاب الأول (\bar{Q}_0) إشارة الساعة للقلاب الثاني (FF1)، وباعتبار أن القلاب الثاني موصل بنفس طريقة توصيل القلاب الأول فهو يعمل كمُقسّم تردد على (2) لأن ($J_1 = K_1 = 1$).


العداد الثنائي غير المتزامن بثلاث مراحل (3-bit Asynchronous Counter)

يبين الشكل (3.7) عدداً غير متزامن بثلاث مراحل والمخطط الزمني الذي يوضح عمله. يتكون العداد من ثلاثة قلابات (J-K)، توصل إشارة الساعة الخارجية إلى مدخل إشارة الساعة للقلاب الأول (FF0)، ويوصل الخرج المعكوس له إلى مدخل إشارة الساعة للقلاب الثاني (FF1)، كما يوصل الخرج المعكوس للقلاب الثاني إلى مدخل إشارة الساعة للقلاب الثالث (FF2). يمثل كل قلاب كمُقسّم تردد على (2) لأن ($J_i = K_i = 1$). يخرج العداد (Q0 Q1 Q2).



الشكل 3.7: عداد الثنائي غير متزامن بثلاث مراحل مع المخطط الزمني الذي يوضح عمله.

يبين الشكل (4.7) المخطط الزمني لعداد الثنائي غير متزامن بثلاث مراحل، مع الأخذ بالحسبان التأخيرات الزمنية والتي تتراوح بين تأخير قلاب واحد وتأخير بعدد القلابات التي يتكون منها العداد وهي هنا ثلاثة.





الشكل 4.7: المخطط الزمني الذي يوضح عمل عداد إثناني غير متزامن بثلاث مراحل مع بيان التأخير.

نلاحظ من معاينة المخطط الزمني أن التأخير الأعظمي يحصل عندما يكون العداد على قيمة ما وتكون القيمة التالية هي معكوس القيمة الحالية. فمثلاً يحصل التأخير الأعظمي عندما ينتقل العداد من القيمة (011) إلى القيمة (100).

العداد الثنائي غير المتزامن بأربع مراحل (4-bit Asynchronous Counter)

يبين الشكل (5.7) عداداً غير متزامن بأربع مراحل والمخطط الزمني الذي يوضح عمله. يتكون العداد من أربعة قلابات (J-K)، توصل إشارة الساعة الخارجية إلى مدخل إشارة الساعة للقلاب الأول (FF0)، ويوصل الخرج المعكوس له إلى مدخل إشارة الساعة للقلاب الثاني (FF1)، كما يوصل الخرج المعكوس للقلاب الثاني إلى مدخل إشارة الساعة للقلاب الثالث (FF2)، ويوصل الخرج المعكوس للقلاب الثالث إلى مدخل إشارة الساعة للقلاب الرابع (FF3). يمثل الخرج (FF3) خرج العداد. يعمل كل قلاب كمقسم تردد على (2) لأن ($J_i = K_i = 1$) لأن ($Q_3 Q_2 Q_1 Q_0$)



الشكل 5.7: عدد إثناني غير متزامن بأربع مراحل مع المخطط الزمني الذي يوضح عمله.


العداد العشري المرمز إثنانياً غير المتزامن (BCD Asynchronous Counter)

يبين الشكل (6.7) جدول الحقيقة لعداد إثناني بأربع مراحل يعد من القيمة (0000)، التي تكافئ (0) في النظام العشري، إلى القيمة (1111) التي تكافئ (15) في النظام العشري. والمطلوب تعديل العداد الإثناني الغير متزامن بأربع مراحل ليعد من القيمة (0000)، التي تكافئ (0) في النظام العشري، إلى القيمة (1001) التي تكافئ (9) في النظام العشري. للقيام بهذه المهمة نكشف القيمة (1010) التي تكافئ (10) في النظام العشري، ونولد نبضة تصفير نطبقها على مدخل إعادة الوضع على القيمة (0) لكل القلابات مما يجبر العداد الإثناني الانتقال من القيمة (1001) التي تكافئ (9) في النظام العشري إلى القيمة (0000)، التي تكافئ (0) في النظام

Q3	Q2	Q1	Q0
0	0	0	0
0	0	0	1
0	0	1	0
0	0	1	1
0	1	0	0
0	1	0	1
0	1	1	0
0	1	1	1
1	0	0	0
1	0	0	1
1	0	1	0
1	0	1	1
1	1	0	0
1	1	0	1
1	1	1	0
1	1	1	1

الشكل 6.7: جدول الحقيقة لعداد إثناني غير متزامن بأربع مراحل.

العشري. وبالتالي تكون قد عدنا العدد الثنائي ليصبح عدداً عشرياً مرزاً إثنانياً. ويتم ذلك باكتشاف ($Q_1 = Q_3 = 1 \Leftrightarrow (1010)$) باستعمال بوابة $NAND$ بمدخلين كما هو مبين في الشكل (7.7) مع المخطط الزمني لهذا العدد الذي يبين لحظة اكتشاف العدد (1010) وإجبار العدد إلى الانتقال إلى العدد (0000).




الشكل 7.7: عداد عشري مرمز إثنانياً غير متزامن مع المخطط الزمني الذي يوضح عمله.

يتميز العدد الثنائي الغير متزامن ببساطة بنائه، أي عدم وجود بوابات منطقية ملحقة بقلاباته، إلا أنه يبدي تأخيراً ترتيب قيمته العظمى بعدد المراحل التي يتكون منها العداد. يحدث هذا التأخير الأعظمى كلما انتقل العداد من قيمة إلى القيمة المعاكسة لها.

2. العادات المتزامنة Synchronous Counters


عداد إثنانٍ متزامن بمرحلتين (2-bit Syncrounus Counter)

يبين الشكل (8.7) عدداً إثنانياً متزامناً بمرحلتين. يتكون العداد من قلابين (J-K)، توصل إشارة الساعة الخارجية إلى مدخل إشارة الساعة للقلابين الأول (FF0) والثاني (FF1)، يمثل (Q1 Q0) خرج العداد.




الشكل 8.7: عداد إثناني متزامن بمرحلتين.

نلاحظ من جدول الحقيقة المبين في الشكل (6.7) أن الخرج (Q_0) يتغير دورياً، وبالتالي لتحقيق ذلك ينبغي وصل مدخل القلاب (FF0) المتزامنين (J_0, K_0) إلى القيمة المنطقية (1)، أما خرج القلاب الثاني (Q_1) فيتغير كل دوري، أي عند الانتقال من (0) إلى (1) أو الانتقال من (1) إلى (0) يكون عندها ($Q_0 = 1$)، وبالتالي يجب وصل هذا الخرج إلى مدخل القلاب (FF1) المتزامنين ($J_1 = K_1 = Q_0$). يبيّن الشكل (9.7) المخطط الزمني الذي يوضح عمل العداد.



الشكل 9.7: المخطط الزمني الذي يوضح عمل العداد الإثناني المتزامن بمرحلتين.


ويبين الشكل (10.7) المخطط الزمني الذي يوضح التأخير الزمني بين إشارة الساعة والخرج في حالة العداد المتزامن. نلاحظ أن التأخير الحاصل عند صعود أية إشارة ساعة هو تأخير قلاب واحد مهما كان عدد مراحل العداد المتزامن.



الشكل 10.7: المخطط الزمني الذي يوضح التأخير الزمني بين إشارة الساعة والخرج في حالة العداد المتزامن.

(3-bit Syncrounus Counter) العداد الثنائي المتزامن بثلاث مراحل


يبين الشكل (11.7) عداداً إثنائياً متزامناً بثلاث مراحل. يتكون العداد من ثلاثة قلابات (J-K)، توصل إشارة الساعة الخارجية إلى مدخل إشارة الساعة للقلابات الثلاثة، ويمثل (Q2 Q1 Q0) خرج العداد.



الشكل 11.7: عداد الثنائي المتزامن بثلاث مراحل.

نلاحظ من جدول الحقيقة المبين في الشكل (6.7) أن الخرج (Q_0) يتغير دورياً، وبالتالي لتحقيق ذلك ينبغي وصل مدخل القلاب (FF0) المتزامنين (J_0, K_0) بالقيمة المنطقية (1)، أما خرج القلاب الثاني (Q_1) فيتغير كل دورين، أي عند الانتقال من (0) إلى (1) أو الانتقال من (1) إلى (0) يكون عندها ($Q_0 = 1$)، وبالتالي يجب وصل هذا الخرج إلى مدخل القلاب (FF1) المتزامنين ($J_1 = Q_0$). ويتغير خرج القلاب الثالث (Q_2) كل أربعة دوران، أي عند الانتقال من (0) إلى (1) أو الانتقال من (1) إلى (0) يكون عندها ($Q_1 = Q_0 = 1$)، وبالتالي يجب وصل الجاء المنطقي لهذين المخرجين إلى مدخل القلاب (FF2) المتزامنين ($J_2 = K_2 = Q_1 Q_0$).


يبين الشكل (12.7) المخطط الزمني الذي يوضح عمل العداد.



الشكل 12.7: المخطط الزمني الذي يوضح عمل العداد الثنائي المتزامن بثلاث مراحل.

العداد الثنائي المتزامن بأربع مراحل (4-bit Syncrounus Counter)

يبين الشكل (13.7) عداداً الثنائياً متزامناً بأربع مراحل والمخطط الزمني الذي يوضح عمله. يتكون العداد من أربعة قلابات (J-K)، توصل إشارة الساعة الخارجية إلى مدخل إشارة الساعة للقلابات الأربع، ويمثل (Q3 Q2 Q1 Q0) خرج العداد.




الشكل 13.7: عداد الثنائياً متزامن بأربع مراحل والمخطط الزمني الذي يوضح عمله.

نلاحظ من جدول الحقيقة المبين في الشكل (6.7) أن الخرج (Q_0) يتغير دورياً، وبالتالي لتحقيق ذلك ينبغي وصل مدخل القلاب (FF0) المتزامنين (J_0, K_0) بالقيمة المنطقية (1)، أما خرج القلاب الثاني (Q_1) فيتغير كل دوريتين، أي عند الانتقال من (0) إلى (1) أو الانتقال من (1) إلى (0) يكون عندها ($Q_0 = 1$)، وبالتالي يجب وصل هذا الخرج إلى مدخل القلاب (FF1) المتزامنين ($J_1 = K_1 = Q_0$). ويتغير خرج القلاب الثالث (Q_2) كل أربعة أدوار، أي عند الانتقال من (0) إلى (1) أو الانتقال من (1) إلى (0) يكون عندها ($Q_1 = Q_0 = 1$)، وبالتالي يجب وصل الجداء المنطقي لهذين المخرجين إلى مدخل القلاب (FF2) المتزامنين ($J_2 = K_2 = Q_1 = Q_0$). وأخيراً يتغير خرج القلاب الرابع (Q_3) كل ثمانية أدوار، أي عند الانتقال من (0) إلى (1) أو الانتقال من (1) إلى (0) يكون عندها ($Q_2 = Q_1 = Q_0 = 1$)، وبالتالي يجب وصل الجداء المنطقي لهذه المخارج إلى مدخل القلاب (FF3) المتزامنين ($J_3 = K_3 = Q_2 = Q_1 = Q_0 = 1$).


العداد العشري المرمز إثنانياً المتزامن (BCD Syncrounus Counter)

المطلوب تعديل العداد الثنائي المتزامن بأربع مراحل ليعد من القيمة (0000) في النظام العشري، إلى القيمة (1001) التي تكافئ (9) في النظام العشري. للقيام بهذه المهمة نجد أنه من الضروري إضافة شرط إضافي أو أكثر لإجبار العداد على الانتقال من القيمة (1001) إلى القيمة (0000)، بدلاً من الانتقال من القيمة (1001) إلى القيمة (1010) في حالة العداد الثنائي المتزامن. نلاحظ من جدول الحقيقة ضرورة إضافة الشرط الأول لمدخل القلاب الثاني ($FF1$) بحيث يأخذ خرجه القيمة ($Q_1 = 0$) عند انتقال العداد من القيمة (1001) إلى القيمة التالية (1010) عن تغيير قيمته في حالة العداد الثنائي إلى القيمة ($Q_1 = 1$). ونلاحظ من جدول الحقيقة ضرورة إضافة الشرط الثاني لمدخل القلاب الرابع ($FF3$) بحيث يأخذ خرجه القيمة ($Q_3 = 0$) عند انتقال العداد من القيمة (1001) إلى القيمة التالية عوضاً عن المحافظة على قيمته في حالة العداد الثنائي على القيمة ($Q_3 = 1$). وبالتالي لتعديل العداد الثنائي المتزامن ليصبح عدداً عشرياً مرزاً إثنانياً، يجري اكتشاف القيمة (1001) وهذا يكفي العملية المنطقية ($Q_0 Q_3 = 1 \Leftrightarrow at(1001) \Rightarrow J_3 = K_3 = 1$) مما يؤدي إلى وضع خرج القلاب الرابع (Q_3) على القيمة المنطقية (0) عند صعود إشارة الساعة التالية. هذا ما يتعلق بالشرط الثاني. أما ما يتعلق بالشرط الأول، فعند قيمة العداد (1001) نحقق الشرط المنطقي الذي يتعلق بالقلاب الثاني ($FF1$) وهو ($Q_0 \bar{Q}_3 = 0 \Leftrightarrow at(1001) \Rightarrow J_1 = K_1 = 0$) عوضاً عن القيمة المنطقية (1) في حالة العداد الثنائي. يوضح الشكل (14.7) التعديل المذكور لتحويل العداد من عداد إثناني إلى عداد عشري مرمز إثنانياً.



الشكل 14.7: عداد عشري مرمز إثنانياً متزامن.


يبين الشكل (15.7) المخطط الزمني للعداد العشري المرمز إثنانياً والمترافق.



الشكل 15.7: المخطط الزمني لعداد عشري مرمز إثنانِيًّا متزامن.

العداد الثنائي (4-bit) المتزامن (74HC163)

يبين الشكل (16.7) المخطط الصنديقي للدارة المتكاملة (74HC163) التي تمثل عدداً إثنانِياً متزامناً (4-bit).




الشكل 16.7: العداد المتكامل الثنائي المتزامن (4-bit) (74HC163).

لهذا العداد مدخل تحكم متزامن (\overline{CLR}) يعيد وضع العداد على القيمة (0000)، عندما يأخذ المستوى المنطقي المنخفض ويكون هناك صعود إشارة ساعة، ويكون مدخلا التأهيل (ENP, ENT) غير فعالين أي أن يكون كل منهما على المستوى المنطقي المنخفض. للعداد أيضاً مدخل تحكم متزامن بالتحميل التقرعي (\overline{LOAD})، عندما يأخذ المستوى المنطقي المنخفض ويكون هناك صعود إشارة ساعة ويكون مدخلا التأهيل (ENP, ENT) غير فعالين أي أن يكون كل منهما على المستوى المنطقي المنخفض، فإن مخارجه الأربع (Q_3, Q_2, Q_1, Q_0) تأخذ قيم مداخل معطياته التقرعية

الأربعة ($D_3 D_2 D_1 D_0$) . أما الوظيفة الرئيسية للعداد وهي العد التصاعدي فتحقق عند كل صعود لإشارة الساعة، وعندما يكون مدخلاً التأهيل (ENP, ENT) فعالين أي أن يكون كل منهما على المستوى المنطقي المرتفع. ويحافظ العداد على قيمة خرجه عندما يكون أحد مدخلات التأهيل (ENP, ENT) غير فعال أي أن يأخذ القيمة المنطقية المنخفضة. للعداد مخرج إضافي (RCO) يأخذ القيمة المنطقية العالية عندما تأخذ مخارج العداد الأربعة القيمة العظمى (1111).

يوضح الشكل (17.7) المخطط الزمني لعمل الدارة المتكاملة (74HC163) التي تمثل عدداً إثنانياً متزامناً (4-bit).



الشكل 17.7: المخطط الزمني لعداد عشري مرمز إثنانياً متزامن.

يتميز العداد الثنائي المتزامن بتأخير أصغر يساوي تأخير قلاب واحد مهمًا كان عدد مراحل العداد المتزامن، إلا أن قلاباته تحتوي على بوابات منطقية، أي أن بنيته أعقد من بنية العداد غير المتزامن.


3. العدادات المتزامنة التصاعدية / التنازليه

العداد الثنائي التصاعدي/التنازلي المتزامن (3-bit)

يبين الشكل (18.7) عدداً إثنانياً متزامناً يعد عدداً تصاعدياً وتنازلياً بثلاث مراحل. يتكون العداد من ثلاثة قلابات ($J-K$) ، توصل إشارة الساعة الخارجية إلى مدخل إشارة الساعة للقلابات الثلاثة، وتمثل ($Q_2 Q_1 Q_0$) مخارج العداد الثلاثة.

يبين الشكل (19.7) جدول الحقيقة الذي يوضح عمل العداد. نلاحظ من جدول الحقيقة أن معادلة التحكم بمدخلات القلاب الأول في الثاني العد التصاعدي والتنازلي ($J_0 = K_0 = 1$) . وتكون معادلة التحكم بمدخلات القلاب الثاني في حالة العد التصاعدي ($J_1 = K_1 = UP \bar{Q}_0$) ، وفي حالة العد التنازلي ($J_1 = K_1 = DOWN \bar{Q}_0$) . ومعادلة التحكم

بمدخلي القلاب الثالث في حالة العد التصاعدي هي: ($J_2 = K_2 = UP \cdot Q_1 \cdot Q_0$)، وفي حالة العد التنازلي ($J_2 = K_2 = DOWN \cdot \bar{Q}_1 \cdot \bar{Q}_0$). علماً أن مدخل التحكم بالعد هو ($UP/DOWN$). يكون العد تصاعدياً عندما يأخذ مدخل التحكم بالعد القيمة المنطقية العالية، ويكون العد تنازلياً عندما يأخذ مدخل التحكم بالعد القيمة المنطقية المنخفضة.




الشكل 18.7: عداد إثنانى متزامن تصاعدي/تنازلى بثلاث مراحل.

CLOCK PULSE	UP	$Q_2 \ Q_1 \ Q_0$	DOWN
0	↑ ↗	0 0 0	↓ ↘
1	/ ↗	0 0 1	↓ ↘
2	↗ ↗	0 1 0	↓ ↘
3	↗ ↗	0 1 1	↓ ↘
4	↗ ↗	1 0 0	↓ ↘
5	↗ ↗	1 0 1	↓ ↘
6	↗ ↗	1 1 0	↓ ↘
7	↗ ↗	1 1 1	↓ ↘

الشكل 19.7: جدول الحقيقة الذي يوضح عمل عداد إثنانى متزامن تصاعدي / تنازلى بثلاث مراحل.


يوضح المخطط الزمني المبين في الشكل (20.7) العد التصاعدي والتنازلي للعداد التصاعدي التنازلي المتزامن.



الشكل 20.7: المخطط الزمني الذي يوضح عمل عدد إثناني متزامن تصاعدي / تنازيلي بأربع مراحل.

العداد العشري المرمز إثنانياً تصاعدي/تنازيلي المتزامن (74HC190)


يبين الشكل (21.7) المخطط الصندوقى للدارة المتكاملة (74HC190) التي تمثل عدداً عشرياً مرمزاً إثنانياً تصاعدياً / تنازيلاً متزامناً. لهذا العداد مدخل تحكم بالتحميل القرعي ($LOAD$) غير متزامن، عندما يأخذ المستوى المنطقى المنخفض ويكون مدخل التأهيل ($CTEN$) فعالاً، أي يأخذ المستوى المنطقى المنخفض، فإن مخارجه الأربعية ($(Q_3 Q_2 Q_1 Q_0)$ تأخذ قيم مداخل معطياته التفرعية الأربعية ($(D_3 D_2 D_1 D_0)$).



الشكل 21.7: العداد المتكامل العشري المرمز إثنانياً تصاعدي / التنازيلي المتزامن (74HC190).

أما الوظيفة الرئيسية للعداد فهي العد التصاعدي والعد التنازلي. يكون العد عداً تصاعدياً عند كل صعود لإشارة الساعة، وعندما يكون مدخل التأهيل (\overline{CTEN}) فعالاً، أي عندما يأخذ القيمة المنطقية المنخفضة، وعندما يأخذ خط التحكم بنوع العد (D/\overline{UP}) القيمة المنطقية المنخفضة أيضاً. ويكون العد تنازلياً عند كل صعود لإشارة الساعة، وعندما يكون مدخل التأهيل (\overline{CTEN}) فعالاً، أي عندما يأخذ القيمة المنطقية المنخفضة، وعندما يأخذ خط التحكم بنوع العد (D/\overline{UP}) القيمة المنطقية العالية. ويحافظ العداد على قيمة خرجه عندما يكون مدخل التأهيل (\overline{CTEN}) غير فعال، أي عندما يأخذ القيمة المنطقية العالية. للعداد مخرجان إضافيان: المخرج (\overline{RCO}) يأخذ قيمة إشارة الساعة عندما يأخذ العداد القيمة العظمى (1001) في حالة العد التصاعدي أو القيمة الدنيا (0000) في حالة العد التنازلي، والمخرج (MAX/MIN) الذي يأخذ القيمة المنطقية العالية عند القيمة العظمى للعداد (1001) في حالة العد التصاعدي أو القيمة الدنيا (0000) في حالة العد التنازلي.


يوضح الشكل (22.7) المخطط الزمني لعمل الدارة المتكاملة (74HC163) التي تمثل عدداً إثنائياً متزامناً (4-bit).



الشكل 22.7: المخطط الزمني لعداد عشري مرمز إثنائياً تصاعدي / تنازلي متزامن.

4. العدادات المتسلسلة (المتعاقبة) Cascaded Counters


يؤدي الربط المتعاقب للعدادات محدودة المراحل إلى الحصول على معامل تقسيم تردد أعلى. ففي حالة العدادات المتكاملة المتزامنة، يتفعل مدخل تأهيل العداد التالي فقط عند بلوغ القيمة العظمى للعداد الحالي، أي عندما يكون الخرج الخاص (TC) فعالاً. يبين الشكل (23.7) ربط عدادين متعاقبين معامل تقسيم كل منهما (10).



الشكل 23.7: ربط عدادين متعاقبين معامل تقسيم كل منهما (10).

يقسم العداد الأول تردد إشارة ساعته (f_c) على (10)، فنحصل على تردد مقداره ($\frac{f_c}{10}$) على مخرجه الخاص (TC)، أما العداد الثاني فيبعد عددة واحدة كلما عد العداد الأول (10) عدات، وبالتالي نحصل على خرجه الخاص (TC) على تردد قيمته تردد الساعة مقسماً على (100) أي ($\frac{f_c}{100}$)، وبعبارة أخرى فإن معامل تقسيم العداد الواحد (10)، ومعامل تقسيم العدادين المتعاقبين (100).

يبين الشكل (24.7) ربط ثلاثة عدادات متعاقبة معامل تقسيم كل منهما (10).




الشكل 24.7: ربط ثلاثة عدادات متعاقبة معامل تقسيم كل منهما (10).

يقسم العداد الأول تردد إشارة الساعة (1 MHz) على (10)، فنحصل على تردد مقداره ($\frac{1 MHz}{10} = \frac{1000 kHz}{10} = 100 kHz$) على مخرجه الخاص (TC). ويقسم العداد الثاني إشارة الساعة (1 MHz) على (10).

على (100)، فنحصل على تردد مقداره $(TC) = \frac{1 MHz}{100} = \frac{1000 kHz}{100} = 10 kHz$. كما يقسم العداد الثالث إشارة الساعة $(1 MHz) = \frac{1000 kHz}{1000} = 1 kHz$ على مخرجه الخاص (TC) .

مثال 1.7

حدد معامل تقسيم التردد الكلي للعدادين المتعاقبين المبيدين في الشكل (25.7).



الشكل 25.7: عدادان متعاقبين للمثال (1.7).

الحل

فيما يتعلق بالعداد المبيين في الشكل (25.7)، معامل التقسيم يساوي إلى:


$$8 \times 12 \times 16 = 1536$$

ومعامل التقسيم للعداد المبيين في الشكل (25b.7) يساوي إلى:

$$10 \times 4 \times 7 \times 5 = 1400$$

معاملات تقسيم التردد غير الكاملة

غالباً ما تحتاج بعض التطبيقات إلى معامل تقسيم تردد مختلف وأصغر من معامل تقسيم التردد الكلي لعدادات متعاقبة. هذا يعني تتبع غير مكتمل يجب تنفيذه باستعمال العدادات المتعاقبة. لتوضيح هذه المنهجية سنستعمل بنية العدادات المتعاقبة المبيانية في الشكل (26.7). تستعمل هذه الدارة الخاصة أربعة عدادات متكاملة إثنانية متزمنة (4-bit) طراز (74HC161) موصولة على التتابع مما يعطي معامل تقسيم تردد كلي مقداره $(16 \times 16 \times 16 \times 16 = 65,536)$ أو $(2^{16} = 65,536)$.




الشكل 26.7: العدادات المتعاقبة للمثال (2.7).

لنفترض أن بعض التطبيقات تتطلب معامل تقسيم مقداره (40,000). سيكون الفرق بين القيمة العظمى لمعامل تقسيم العداد ومعامل التقسيم المطلوب هو $(65,536 - 40,000) = 25,536$ وهو عدد الحالات التي ينبغي حذفها من التتابع الكلى لنحصل على معامل التقسيم المطلوب. بالتالي يجري وضع العداد على القيمة الابتدائية (25,536) وبعد العداد من هذه القيمة إلى القيمة العظمى والتي تبلغ (40,000) عدة، وبالتالي كلما يصل العداد إلى القيمة العظمى يعاد تحميله بالقيمة الابتدائية المذكورة. وهكذا نحصل على نبضة كل (40,000) دوراً من أدوراً إشارة الساعة ويتم عكس هذه النبضة ليصار إلى استعمالها كأمر تحميل للعدادات بالقيمة الابتدائية (25,536) التي تكافئ العدد الإثاني ($0110_0011_1100_0000_2$). هذا يعني أنه عندما يصل العداد إلى القيمة العظمى (65,536) التي تكافئ العدد الإثاني ($1111_1111_1111_1111_2$) يأخذ المخرج الأخير الخاص (RCO) القيمة المنطقية العالية فيؤدي إلى تحويل العداد بشكل متزامن بالقيمة الابتدائية ($0000_1100_0011_0110_2$)، وبالتالي لدينا دوراً واحداً لإشارة الساعة يكون فيه (RCO) على القيمة المنطقية العالية كل (40,000) دوراً من أدوراً إشارة الساعة كما ذكرنا سابقاً. وهكذا يمكن باستعمال هذه الطريقة الحصول على أي معامل تقسيم مطلوب.

أخيراً يستعمل العداد في تطبيقات عديدة مثل دارات الساعة الرقمية، دارات المراقبة والتحكم بأمكنة إيقاف السيارات (Parking)، دارات تحويل المعطيات التفرعية إلى تسلسليّة، وغيرها من الدارات التتابعية.

5. خلاصة Summary

1. تختلف العدادات غير المتزامنة عن تلك المتزامنة بطريقة وصل إشارة الساعة إلى القلابات، وهذا ما يوضحه الشكل (27.7). يعمل العداد المتزامن على إشارة ساعة أسرع من تلك المستعملة في العدادات غير المتزامنة.



الشكل 27.7: العدادات المتزامنة وغير المتزامنة.

2. معامل التقسيم الكلي لعداد هو عدد القيم التي يدها، وهو تابع إلى عدد القلابات (n) التي يتكون منها، وهذا فإن معامل التقسيم الأعظمي يساوي إلى (2^n). يمكن اختيار أي معامل تقسيم لعداد أصغر من معامل التقسيم الأعظمي.

3. معامل التقسيم الكلي للعدادات المتعاقبة يساوي إلى جداء معاملات التقسيم لكل عداد من عداداته.

أسئلة وسائل الفصل السابع

أسئلة الفصل السابع

اختر الإجابة الصحيحة

1. العدادات غير المتزامنة هي:

- (a) عدادات التقاطر (ripple counters)
- (b) عدادات متعددة إشارات الساعة (multiple clock counters)
- (c) عدادات عشرية (decade counters)
- (d) عدادات معاملات القسمة (modulus counters)

2. تختلف العدادات غير المتزامنة عن تلك المتزامنة:

- (a) بعدد الحالات في دورة العداد
- (b) بطريقة توصيل إشارة الساعة
- (c) بنوع القلابات المكونة للعداد
- (d) بقيمة معامل التقسيم.

3. معامل تقسيم العدد هو:

- (a) عدد القلابات
- (b) عدد الحالات الفعلي لحلقة العداد
- (c) عدد حلقات العداد في الثانية
- (d) العدد الأعظمي الممكن لحالات العداد

4. العداد الثنائي بثلاث مراحل له معامل تقسيم أعظمي:

- 3 (a)
- 6 (b)
- 8 (c)
- 16 (d)

5. العداد الثنائي بأربع مراحل له معامل تقسيم أعظمي:

- 16 (a)
- 32 (b)
- 8 (c)
- 4 (d)

6. يمتلك العداد الثنائي الذي له معامل تقسيم أعظمي مقداره (12):

- 12 قلباً (a)
- 3 قلبات (b)
- 4 قلبات (c)
- إشارة ساعة متزمنة (d)

7. معامل التقسيم الجزئي هو:

- معامل التقسيم (8) (a)
- معامل التقسيم (14) (b)
- معامل التقسيم (16) (c)
- معامل التقسيم (32) (d)

8. عداداً نفاطري بأربعة مراحل، يتكون من قلبات لكل منها تأخير زمني بين إشارة الساعة والخرج (Q) مقداره (12 ns)، عندما ينتقل العداد من القيمة (1111) إلى القيمة (0000) يكون التأخير الزمني الكلي:

- (12 ns) (a)
- (24 ns) (b)
- (48 ns) (c)
- (36 ns) (d)

9. العداد العشري المرمز الثنائي هو مثال لـ:

- معامل التقسيم الكامل لعداد (a)
- عداد عشري (b)
- معامل التقسيم الجزئي لعداد (c)
- الجوابان (b) و (c) (d)

10. لعداد تعاقيبي مكون من ثلاثة عدادات كل منها له معامل تقسيم مقداره (10) يكون معامل التقسيم الكلي للعداد

المتعاقب:

- (30) (a)
- (100) (b)
- (1000) (c)
- (10,000) (d)


Ans. $1 \rightarrow (a), 2 \rightarrow (b), 3 \rightarrow (b), 4 \rightarrow (c), 5 \rightarrow (a),$
 $6 \rightarrow (c), 7 \rightarrow (b), 8 \rightarrow (c), 9 \rightarrow (d), 10 \rightarrow (c),$

الإجابة الصحيحة	أسئلة الفصل السابع
a	1
b	2
b	3
c	4
a	5
c	6
b	7
c	8
d	9
c	10

مسائل الفصل السابع

العدادات غير المتزامنة Asynchronous Counters


- 1.** في حالة العداد المتقاطر (*Ripple counter*) المبين في الشكل (28.7)، ارسم المخطط الزمني الكامل لثمانية نبضات ساعة مبيناً مخرجي العداد (Q_1 Q_0).



الشكل 28.7: عداد متقاطر بمرحلتين.

Ans

- 2.** في حالة العداد المتقاطر (*Ripple counter*) المبين في الشكل (29.7)، ارسم المخطط الزمني الكامل لست عشرة نبضة ساعة مبيناً كلاً من إشارة الساعة ومخارج العداد (Q_2 Q_1 Q_0).



الشكل 29.7: عداد متقاطر بثلاث مراحل.

Ans

- 3.** في حالة العداد غير المتزامن المطروح في المسألة (2.7)، نفترض أن تأخير القلاب المستعمل من إشارة الساعة إلى مخرجه (8 ns)، حدد زمن التأخير الأسوء (أكبر زمن تأخير ممكن) للعداد، وحدد الحالة أو الحالات التي يحصل عندها.


Ans

العدادات المتزامنة Synchronous Counters

4. بفرض أن العداد غير المتزامن المطروح في المسألة (2.7) كان عدداً متزامناً، حدد زمن التأخير الأسوء (أكبر زمن تأخير ممكن) للعداد.

Ans


5. ارسم المخطط الزمني الكامل للعداد المتزامن بخمس مراحل والمبين في الشكل (30.7)، وتحقق من أن قيم مخارج العداد تمثل قيم إثنانية متتالية.



الشكل 30.7: عداد إثناني متزامن بخمس مراحل.

Ans


6. أثبتت أن العداد المبين في الشكل (31.7)، من خلال تحليل مداخله المتزامنة ($J_i K_i$) عند كل نبضة ساعة، هو عداد عشري مرمز إثنانياً، وبين كيف لهذه الشروط أن تسبب انتقال العداد من حالة حالية إلى حالة تالية.



الشكل 31.7: عداد إثناني متزامن بأربع مراحل.

Ans


7. جرى تطبيق الإشارات المبينة في الشكل (32.7) على مداخل العداد التالية: مدخل تأهيل العداد ($CTEN$)، ومدخل إعادة وضع العداد على القيمة الصفرية (\overline{CLR})، ومدخل إشارة الساعة (CLK). ارسم المخطط الزمني الكامل لمخارج العداد المتزامن بأربع مراحل، علماً أن مدخل إعادة وضع العداد على القيمة الصفرية (\overline{CLR}) غير متزامن.



الشكل 32.7: عداد إثناني متزامن بأربع مراحل والمخطط الزمني لمداخله.

Ans


8. ببین الشكل (33.7) عداداً عشرانياً مرزاً إثنانياً (BCD decade counter). طبقت الإشارات المبينة في المخطط الزمني على مدخلاته: مدخل إعادة وضع العداد على القيمة الصفرية (\overline{CLR})، ومدخل إشارة الساعة (CLK). ارسم المخطط الزمني الكامل لمخارج العداد العشري المرمز إثنانياً المتزامن، علماً أن مدخل إعادة وضع العداد على القيمة الصفرية (\overline{CLR}) هو مدخل متزامن، وأن القيمة الابتدائية للعداد هي: (1 0 0 0).



الشكل 33.7: عداد عشري مرمز إثنانياً متزامن والمخطط الزمني لمداخله.

Ans

9. جرى تطبيق الإشارات المبينة في الشكل (34.7) على مداخل العداد (74HC163). ارسم المخطط الزمني الكامل لمخارج العداد المتزامن بأربع مراحل والمخرج الخاص (RCO)، علماً أن قيم مدخله هي: ($D_3 = 1, D_2 = 0, D_1 = 1, D_0 = 1$).




الشكل 34.7: المخطط الزمني لمدخل العداد (74HC163).

Ans

- 10.** جرى تطبيق الإشارات المبينة في الشكل (35.7) على مداخل العداد (74F162). ارسم المخطط الزمني الكامل لمخارج العداد المتزامن بأربع مراحل والمخرج الخاص (TC)، علمًا أن قيم مدخله هي:

$$\cdot (D_3 = 1, D_2 = 0, D_1 = 0, D_0 = 1)$$



الشكل 35.7: المخطط الزمني لمدخل العداد (74HC163).


Ans

العدادات المتزامنة التصاعدية/التنازليية Up/Down Synchronous Counters

- 11.** ارسم المخطط الزمني الكامل لمخارج العداد التصاعدي/التنازلي بثلاث مراحل الذي يمر في الحالات التتابعية التالية من اليسار إلى اليمين: (0, 1, 2, 3, 2, 1, 2, 3, 4, 5, 6, 5, 4, 3, 2, 1, 0). حدد متى يكون العداد عدداً تصاعدياً ومتى يكون تنازلياً. افترض أن العداد يعمل عند الحافة الصاعدة لإشارة الساعة.

Ans

- 12.** ارسم المخطط الزمني الكامل لمخاب العداد التصاعدي / التنازلي (74HC190) الذي طبق على مداخله الإشارات المبينة في الشكل (36.7). علماً أنه طبق على مدخل معطياته القيمة (0)، وأن الحالة الابتدائية لمخارج العداد هي: (0 0 0 0).




الشكل 36.7: المخطط الزمني لمداخل العداد (74HC190).

Ans

العدادات المتسلسلة (المتعاقبة)


- 13.** في حالة كل من العدادات متعددة المراحل والمبيونة في الشكل (37.7)، حدد تردد نقاط المخارج المشار إليها برمضان دائرية، وحدد معامل القسمة الكلية لكل عداد.



الشكل 37.7: المخطط المنطقي لعدادات متعددة المراحل.

Ans

14. وسع دارة العداد المتعاقب والمبيبة في الشكل (38.7)، حتى نحصل على معامل قسمة كلي للعداد مقداره $(100,000)$.



الشكل 38.7: عداد متعدد.

Ans

نموذج مذكرة لالفصل السابع

كلية

الجامعة

نموذج امتحان للفصل السابع: العدادات

المادة: الإلكترونيات الرقمية Digital Electronics

أستاذ المادة:

العلامة: 10


المدة: ساعة واحدة

ملاحظات هامة:

- المادة مغلقة
- يسمح باستعمال الآلات الحاسبة

اختر الإجابة الصحيحة (10 علامات)

1. العدد المبين أدناه هو مثال لـ:




(a) عداد غير متزامن

(b) عداد عشري مرمز إثنانياً

(c) عداد متزامن

(d) غير ذلك

2. المخرج (Q_0) للعداد المبين أدناه:(a) يجهز قبل (Q_1) أو (Q_2)

(b) تتغير قيمته كل نصف ساعة


(c) تردد أعلى من تردد كل من (Q_2) أو (Q_1)

(d) كل ما ذكر

3. لنجعل خرج قلاب (D) يتغير كل نبضة ساعة، نوصل:

- (a) إشارة الساعة إلى مدخل المعطيات (D)
- (b) مخرج القلاب (Q) إلى مدخل المعطيات (D)
- (c) مخرج القلاب المعكوس (\bar{Q}) إلى مدخل المعطيات (D)
- (d) إشارة الساعة إلى مدخل التحكم بوضع القلاب (*preset*)

4. كي نجعل معامل التقسيم للعداد غير المتزامن المبين أدناه مساوياً إلى (16) ينبغي توصيل:




($RO(1)$ and $RO(2)$) إلى (Q_0) (a)

($RO(1)$ and $RO(2)$) إلى (Q_3) (b)

($CLKB$) إلى ($CLKA$) (c)

($CLKB$) إلى (Q_0) (d)

5. إذا كانت ($Q_0 = 0$) في حالة العداد المبين أدناه، تسبب نبضة الساعة التالية:



- (a) تغيير حالة كل من $(FF2)$ و $(FF1)$
- (b) المحافظة على حالة كل من $(FF2)$ و $(FF1)$
- (c) المحافظة على حالة $(FF2)$ وتغيير حالة $(FF1)$
- (d) تغيير حالة $(FF1)$ والمحافظة على حالة $(FF2)$


6. للعداد الثنائي (4-bit) نهاية عد:

- (4) (a)
- (10) (b)
- (15) (c)
- (16) (d)

7. إذا كان تردد إشارة ساعة عداد الثنائي (4-bit) هو (80 kHz) ، يكون تردد المخرج الرابع (Q_3) :


- (5 kHz) (a)
- (10 kHz) (b)
- (20 kHz) (c)
- (320 kHz) (d)

8. يبين الشكل التالي المخطط الزمني لمخارج عداد (Q_0, Q_1, Q_2) ، وبفرض أن (Q_2) هي الخانة العظمى، يكون تتابع العد له:




- (0-1-2-3-4-5-6-7-0(repeat)) (a)
- (0-1-3-2-6-7-5-4-0(repeat)) (b)
- (0-2-4-6-1-3-5-7-0(repeat)) (c)
- (0-4-6-2-3-7-5-1-0(repeat)) (d)

9. يمثل القلاب (FF2) الخانة العظمى، قيمتا العد اللتان تشير إليهما البوابات المنطقية في أسفل المخطط المنطقي لعداد إثنانى متزامن (3-bit) المبين أدناه:



- (2 and 3) (a)
- (3 and 6) (b)
- (2 and 5) (c)
- (5 and 6) (d)

10. لنفترض أن تردد مدخل العداد المتعاقب (f_{out}). سيكون تردد خرجه (f_{in}) = 256 Hz.



- (16 Hz) (a)
- (1 kHz) (b)
- (65 kHz) (c)
- غير ذلك. (d)

الإجابة الصحيحة لنموذج مذاكرة الفصل السابع

Ans. 1 → (a), 2 → (d), 3 → (c), 4 → (d), 5 → (b),
6 → (c), 7 → (a), 8 → (b), 9 → (b), 10 → (d),

التغذية الراجعة

- 1 مراجعة العدادات غير المتزامنة Asynchronous Counters
- 2 مراجعة العدادات غير المتزامنة Asynchronous Counters
- 3 مراجعة العدادات غير المتزامنة Asynchronous Counters
- 4 مراجعة العدادات غير المتزامنة Asynchronous Counters
- 5 مراجعة العدادات المتزامنة Synchronous Counters
- 6 مراجعة العدادات المتزامنة Synchronous Counters
- 7 مراجعة العدادات المتزامنة Synchronous Counters
- 8 مراجعة العدادات المتزامنة Synchronous Counters
- 9 مراجعة العدادات المتزامنة Synchronous Counters
- 10 مراجعة العدادات المتسلسلة (المتعاقبة) Cascaded Counters

علامة النجاح بالمذاكرة هي: 6/10

نهاية الفصل السابع

الإجابة الصحيحة	نموذج مذاكرة الفصل السابع
a	1
d	2
c	3
d	4
b	5
c	6
a	7
b	8
b	9
d	10



آلات الحالة المنتهية

كلمات مفتاحية Keywords

المخطط البياني للحالات أو مخطط الحالات State Diagram، جدول الحالات State Table، ترميز الحالات Timing، الحالة الحالية Present State، الحالة التالية Next State، المخطط الزمني State assignment Diagram.

الملخص Abstract

يهدف الفصل الثامن إلى دراسة آلات الحالة المنتهية (Finite State Machines)، والتي يرتبط خرجها بحالتها السابقة، ويعتمد مدخلها الحالي. وتسمى أيضاً الدارات التتابعية المتزامنة (Synchronous Sequential Circuits)، والتي تستعمل فيها وفي معظم الحالات إشارة الساعة لتوقيت عملها. كما يمكن أن يوجد في بعض الحالات دارات تابعة لا تعتمد في عملها على إشارة الساعة وتسمى في هذه الحالة دارات تابعة غير متزامنة (Asynchronous Sequential Circuits)، وهي خارج إطار بحثنا في هذا الفصل. يعد تصميم الدارات التتابعية المتزامنة أسهل من الأخرى وتستعمل في أكثر التطبيقات العملية. يدخل في بنية آلات الحالة المنتهية أو الدارات التتابعية المتزامنة جزء تراكيبي وعدد من القلوب. تستعمل تقنية آلات الحالة المنتهية لتصميم نظم التحكم المنطقية.

الأهداف التعليمية للفصل الثامن ILO8

دراسة عمل آلات الحالة المنتهية وخطوات تصميمها، وطرق ترميز حالاتها.


مخرجات الفصل الثامن ILO8

فهم عمل آلات الحالة المنتهية وخطوات تصميمها.

1. مدخل إلى الدارات التتابعية Introduction to Sequential Circuits

يتحدد خرج الدارات المنطقية التراكبية (Combinational logic circuit) بالقيمة الحالية لدخلها. وفي القلابات يتحدد الخرج وفقاً لحالة القلاب (Flip flop) المحددة سابقاً إضافة إلى قيمة الدخل الحالية. بينما يتحدد خرج الدارات التتابعية (Sequential circuits) وفقاً لحالة الدارة السابقة إضافة إلى القيمة الحالية لمدخلها. تستعمل إشارة الساعة (Clock signal) في الدارات التتابعية المتزامنة للتحكم في عمل الدارة التتابعية، ونقول أنها متزامنة لأن خرجها يأخذ قيمته الجديدة بالتزامن مع صعود أو هبوط إشارة الساعة. وفي حالة الدارات التتابعية الغير متزامنة لا توجد إشارة ساعة لضبط مخارجها بالتزامن معها. تتميز الدارات التتابعية المتزامنة بسهولة تصميمها واستعمالها في معظم التطبيقات العملية.

ت تكون الدارات التتابعية المتزامنة من دارة منطقية تراكبية ومن قلاب أو أكثر كما هو مبين في الشكل (1.5).




الشكل 1.8: المخطط الصندوقي العام لدارة تتابعية متزامنة.

لآلية الحالة مجموعة المدخلات الأولية (Primary inputs) نسميها هنا (W), ولها مجموعة مخرجات أولية (Present State) نسميها هنا (Z), وتمثل (Q) مجموعة مخرجات القلابات وتسمى الحالة الحالية (Next state). (state).


تسمى الدارات التتابعية المتزامنة أيضاً آلات الحالة المنتهية (Finite State Machine). يوجد نوعان من آلات الحالة المنتهية: آلات الحالة المنتهية نوع ملي (Mealy Machine) نسبة إلى مكتشفها (George Mealy) (1950) وآلات الحالة المنتهية نوع مور (Moore Machine) نسبة إلى مكتشفها (Edward Moore) (1950).

يتعلق خرج الدارة التتابعية بموديل (Mealy Machine) بكل من الحالة الحالية لآلية وبقيم الدخل الحالية أيضاً، كما هو موضح في الشكل (2.5).



الشكل 2.8: المخطط الصندوقي لآلية الحالة المنتهية بموديل (Mealy).

ويتعلق خرج الدارة التتابعية نموذج (Moore Machine) بالحالة الحالية لآلية فقط، كما هو موضح في الشكل (3.5).




الشكل 3.8: المخطط الصندوقي لآلية الحالة المنتهية نموذج (Moore).

قبل أن ندرس خطوات تصميم آلات الحالة المنتهية، نذكر باختصار بالجزء التابعي لآلات الحالة المنتهية وهو القلابات. يوجد أربع أنواع من القلابات هي: القلاب نوع S-R (S-R Flip-flop)، والقلاب نوع D (D Flip-flop)، والقلاب نوع T (T Flip-flop)، وأخيراً القلاب نوع J-K (J-K Flip-flop).

S-R نوع القلاب

القلاب نوع S-R هو عنصر ذاكرة لتخزين بت واحد، له مدخلان: المدخل (S) هو مدخل وضع القلاب على القيمة المنطقية (1)، والمدخل (R) وهو مدخل وضع القلاب على القيمة المنطقية (0)، بالإضافة إلى مدخل إشارة الساعة (Clock)، وله خرج (Q) يظهر القيمة المخزنة فيه. يبين الشكل (4.5) المخطط الصندوقي للقلاب نوع S-R، ويبيّن الشكل (5.5) جدول الحقيقة الذي يلخص عمله.




الشكل 4.8: المخطط الصندوقي للقلاب نوع (S-R).

Inputs (مدخل)	Output (مخرج)	Function (عمل القلاب)
Clock D	Q+	
↑ 0	0	الحالة السابقة (لا يوجد تغيير)
↑ 1	1	وضع الخرج على القيمة (0)
-	Q	الحالة السابقة (لا يوجد تغيير)

الشكل 5.8: جدول الحقيقة للقلاب نوع (S-R).

نلاحظ من جدول الحقيقة أنه عندما يكون ($S=0, R=0$) ويوجد صعود إشارة ساعة فإن الخرج (Q) يحافظ على قيمته السابقة دوراً كاملاً. وعندما يكون ($S=1, R=0$) ويوجد صعود إشارة ساعة فإن الخرج (Q) يأخذ القيمة (1) دوراً كاملاً، وعندما يكون ($S=0, R=1$) ويوجد صعود إشارة ساعة فإن الخرج (Q) يأخذ القيمة (0) دوراً كاملاً. يبين الشكل (6.5) المخطط الزمني لمدخل ومخارج القلاب نوع S-R.



الشكل 6.8: المخطط الزمني لمدخل ومخارج القلاب نوع (S-R).

D نوع القلاب


القلاب نوع D هو عنصر ذاكرة لتخزين بت واحد، له مدخل معطيات (D) بالإضافة إلى مدخل إشارة الساعة (Clock)، وله خرج (Q) يظهر القيمة المخزنة فيه. يبين الشكل (7.5) جدول الحقيقة الذي يلخص عمله.

Inputs (مداخل)	Output (مخرج)	Function (عمل القلاب)
Clock	D	$Q+$
\uparrow	0	الحالة السابقة (لا يوجد تغيير)
\uparrow	1	وضع الخرج على القيمة (0)
-	Q	الحالة السابقة (لا يوجد تغيير)

الشكل 7.8: جدول الحقيقة للقلاب نوع (D).

نلاحظ من جدول الحقيقة أن القلاب يأخذ قيمة مدخل المعطيات (D) ويعطيها إلى خرج القلاب خلال دور كامل، وذلك عند صعود إشارة الساعة.

يبين الشكل (8.8) المخطط الصنديقي للقلاب نوع D، والمخطط الزمني لمدخليه ومخرجيه.



الشكل 8.8: المخطط الصنديقي للقلاب نوع (D)، والمخطط الزمني لمدخله ومخرجيه.


القلاب نوع T

القلاب نوع T له مدخل تحكم (T)، بالإضافة إلى مدخل إشارة الساعة (Clock)، وله خرج (Q). يبين الشكل (9.8) جدول الحقيقة الذي يلخص عمله.

Inputs (مداخل)	Output (مخرج)	Function (عمل القلاب)
Clock	T	Q+
↑	0	Q
↑	1	\bar{Q}
-	Q	الحالة السابقة (لا يوجد تغيير)

الشكل 9.8: جدول الحقيقة للقلاب نوع (T).

نلاحظ من جدول الحقيقة أن القلاب (T) عندما يكون مدخل التحكم ($T=0$) وعند صعود إشارة الساعة لainغير مخرج (Q) خلال دور كامل للساعة. وعندما يكون مدخل التحكم ($T=1$) تتعكس قيمة خرجه (Q) دوراً كاملاً. يبين الشكل (10.8) المخطط الصنديقي للقلاب نوع T، والمخطط الزمني لمدخله ومخرجيه.



الشكل 10.8: المخطط الصنديقي للقلاب نوع (T)، والمخطط الزمني لمدخله ومخرجيه.

القلاب نوع K-J


القلاب نوع K-J هو عنصر ذاكرة لتخزين بت واحد، له مدخلان: المدخل (J) ويسمى مدخل وضع القلاب على القيمة المنطقية (1)، والمدخل (K) ويسمى مدخل وضع القلاب على القيمة المنطقية (0)، بالإضافة إلى مدخل إشارة الساعة (Clock)، وله خرج (Q) يظهر القيمة المخزنة فيه. يبين الشكل (11.8) جدول الحقيقة الذي يلخص عمله.

Inputs (مداخل)		Output (مخرج)	Function (عمل القلاب)
Clock	J K	Q+	
↑	0 0	Q	الحالة السابقة (لا يوجد تغيير)
↑	0 1	0	وضع الخرج على القيمة (0)
↑	1 0	1	وضع الخرج على القيمة (1)
↑	1 1	\bar{Q}	معكوس الخرج
--		Q	الحالة السابقة (لا يوجد تغيير)

الشكل 11.8: جدول الحقيقة للقلاب نوع (K-J).


نلاحظ من جدول الحقيقة أنه عندما يكون ($J=0, K=0$) ويوجد صعود إشارة ساعة فإن الخرج (Q) يحافظ على قيمته السابقة دوراً كاملاً. وعندما يكون ($J=1, K=0$) ويوجد صعود إشارة ساعة فإن الخرج (Q) يأخذ القيمة (1) دوراً كاملاً. وعندما يكون ($J=0, K=1$) ويوجد صعود إشارة ساعة فإن الخرج (Q) يأخذ القيمة (0) دوراً كاملاً. وأخيراً عندما يكون ($J=1, K=1$) ويوجد صعود إشارة ساعة فإن الخرج (Q) يأخذ عكس قيمته السابقة دوراً كاملاً. وفي الزمن المتبقى غير زمن الصعود لا يتغير خرج القلاب.

يبين الشكل (12.8) المخطط الصنديقي للقلاب نوع K-J، والمخطط الزمني لمداخله ومخارجه.



الشكل 12.8: المخطط الصنديقي للقلاب نوع (K-J)، والمخطط الزمني لمداخلة ومخارجه.

يمكن أن يكون لأي من القلابات المذكورة أعلاه مدخلان غير متزامنان، أحدهما للتحكم بوضع القلب على القيمة المنطقية (1) وهو المدخل (Preset)، ويكون فعالاً عادة عند المستوى المنطقي المنخفض. والآخر للتحكم بوضع القلب على القيمة المنطقية (0) وهو المدخل (Reset) أو المدخل (Clear)، ويكون فعالاً أيضاً عادة عند المستوى المنطقي المنخفض. يبين الشكل (13.8) المخطط الصنديقي للقلب نوع K-L بمدخل التحكم غير المتزامنين، والمخطط الزمني الذي يوضح عمله.



الشكل 13.8: المخطط الصنديقي للقلب نوع (K-L) بمدخل تحكم غير متزامنة، والمخطط الزمني لمدخلة ومخارجة.

2. خطوات تصميم آلات الحالة Basic Design Steps

توصيف دارة تتابعية متزامنة أو ما يعرف بآلية الحالة (Specification)

يطلب تصميم آلية حالة تعمل ككافش تتابع، تتصرف بما يلي:

1. للدارة دخل واحد (w)، وخرج واحد (z).

كل التغيرات التي تحصل في الدارة تعمل عند صعود إشارة الساعة.

يأخذ الخرج القيمة المنطقية (1)، عندما تستقبل على مدخلها واحدان متتاليان، ويأخذ القيمة (0) بخلاف ذلك.

لتوضيح مبدأ عمل آلية الحالة نفترض تتابعاً اثنانياً على مدخل (w) ولستجابة مخرجها (z) له خلال أحد عشر دوراً من أدوار إشارة الساعة.

Clock Cycle: $t_0 \quad t_1 \quad t_2 \quad t_3 \quad t_4 \quad t_5 \quad t_6 \quad t_7 \quad t_8 \quad t_9 \quad t_{10}$

$w:$ 0 1 0 1 1 0 1 1 1 0 1


$z:$ 0 0 0 0 0 1 0 0 1 1 0

الخطوة الأولى: إنشاء مخطط الحالات (State diagram)

نشئ مخطط الحالات للمسألة المطروحة، إذ تمثل الحلقات الحالات، وتمثل الأسماء الموجةة الانتقال من حالة إلى أخرى وفقاً لقيمة الدخل الآتية.

نبدأ ببناء مخطط الحالة من حالة ابتدائية (A) يضعنا فيها إما تطبيق التغذية على الدارة أو إشارة التحكم بالوضع على القيمة الابتدائية لقلابات الآلة، نفترض أن المخرج في الحالة الابتدائية ($z=0$) . عندما تستقبل الدارة القيمة الأولى (w) هناك احتمالان وهما: ($w=0$) يبقينا في الحالة (A)، أو ($w=1$) ينقلنا إلى الحالة (B).

عندما نكون في الحالة (B)، يكون الخرج ($z=0$) ، إذا كان المدخل ($w=0$) نعود إلى الحالة (A)، وإذا كان المدخل ($w=1$) ننتقل إلى حالة جديدة ولتكن (C)، وبأخذ الخرج القيمة ($z=1$) ، وهذا ما يدلنا على ورود واحدين متتالين على مدخل الدارة. إذا كان المدخل ($w=0$) نعود إلى الحالة (A)، وإذا كان المدخل ($w=1$) نبقى في الحالة (C)، ويبقى الخرج ($z=1$). يعطي الشكل (14.8) مخطط الحالات للمسألة المطروحة.



الشكل 14.8: مخطط الحالات لكاشف تتابع واحدين.

الخطوة الثانية: إنشاء جدول الحالات (State diagram)

نشئ جدول الحالات استناداً إلى مخطط الحالات. يتكون الجدول من ثلاثة حقول: الحقل الأول ويكون من عمود واحد هو حقل الحالة الحالية (Present State)، والحقل الثاني هو حقل الحالة التالية (Next State)، ويرتبط عدد الأعمدة بعدد مدخله. في حالتنا هذه لدينا مدخل واحد نحتاج إلى ($2^1 = 2$) عموداً، أي عمودين اثنين واحد من أجل ($w=0$) آخر من أجل ($w=1$) . والحقل الثالث هو حقل الخرج (z) ، ويتعلق عدد الأعمدة فيه إن كانت آلة الحالة من النوع (Mealy) بعدد المدخل كما هو الحال في حالة الحالة التالية، وإن كانت آلة الحالة من النوع (Moore) فإنه يتعلق بالحالة الحالية وهنا في حالتنا هذه يتكون من عمود واحد. هذا ما يتعلق بعدد الأعمدة، أما عدد السطور فيحددها عدد الحالات وبالتالي عدد القلابات. لدينا هنا ثلاث حالات فنحتاج إلى ثلاثة سطور فعلية أو أربعة سطور يكون فيها السطر الرابع حالة مفترضة؛ لأن الحالات الثلاث تحتاج إلى قلابين يغطيان أربع حالات، يلزمها منها ثلاث حالات فقط.


يبين الشكل (15.8) جدول الحالات المستبطة من مخطط الحالات.

Present state	Next state		Output z
	w = 0	w = 1	
A	A	B	0
B	A	C	0
C	A	C	1

الشكل 15.8: جدول الحالات لكافش تتابع واحد.

الخطوة الثالثة: ترميز الحالات (State assignment)

تمثل كل حالة من الحالات الممكنة بقيمة محددة من قيم متغيرات الحالة (state variables). ينفذ كل متحول من متغيرات الحالة على شكل قلاب. تحتاج الحالات الثلاث إلى قلابين أو متحولين حالة (y_1) و (y_2). يوضح الشكل (16.8) متغيرات الحالة في المخطط الصندي لآلية الحالة المطلوب تصميمها.



الشكل 16.8: المخطط الصندي لآلية الحالة موضحاً عليه متغيرات الحالة (القلابات).

نستبدل كل حالة من الحالات الممكنة بقيمة اثنانية لقيم المتغيرين، إذ يمثل (y_1 y_2) الحالة الحالية و (Y_1 Y_2) الحالة التالية. فيصبح جدول الحالات كما هو مبين في الشكل (17.8).

Present state	Next state		Output z
	w = 0	w = 1	
A	A	B	0
B	A	C	0
C	A	C	1

Present state	Next state		Output z
	w = 0	w = 1	
y_2y_1	Y_2Y_1	Y_2Y_1	
00	00	01	0
01	00	10	0
10	00	10	1
11	dd	dd	d

الشكل 18.5: جدول ترميز الحالات (state-assigned table).

يصلح جدول ترميز الحالات كجدول حقيقة للمخرج (z)، ويتضمن كافة المعلومات التي تحدد الحالة التالية ((Y_2, Y_1)) كتابع إلى كل من الحالة الحالية ((y_2, y_1)) والمدخل (w).

الخطوة الرابعة: استنتاج معادلات دخل القلابات والخرج بعد اختيار نوع القلابات (Flip-flop input and output expression expressions)

غالباً ما يستعمل القلاب (D) في آلات الحالة، لذلك سنقرر استعماله في آلة الحالة المطروحة. نستعمل جداول كارنو لاستنتاج المعادلات المنطقية الازمة لاستكمال التصميم. نحتاج هنا إلى ثلاثة جداول لأنه يوجد متحولاً حالة ((Y_2, Y_1) ، وخرج واحد (z). يبين الشكل (18.8) جداول كارنو الثلاثة، والمعادلات المنطقية الثلاث أيضاً.

Present state		Next state		Output z
		$w = 0$	$w = 1$	
$y_2 y_1$		$Y_2 Y_1$	$Y_2 Y_1$	
A	00	00	01	0
B	01	00	10	0
C	10	00	10	1
	11	dd	dd	d


Below the table are three Karnaugh maps:

- The first map shows the state transition function $z = wy$. The inputs are y_1 and y_2 , and the output is z . The values are: (0,0) = 0, (0,1) = 0, (1,0) = d, (1,1) = 0.
- The second map shows the output $Y_1 = w'y_1'y_2$. The inputs are y_2 and y_1 , and the output is Y_1 . The values are: (0,0) = 0, (0,1) = 1, (1,0) = d, (1,1) = 0.
- The third map shows the output $Y_2 = wy_1 + wy_2 = w(y_1 + y_2)$. The inputs are y_2 and y_1 , and the output is Y_2 . The values are: (0,0) = 0, (0,1) = 0, (1,0) = 0, (1,1) = 1.

الشكل 18.8: جداول كارنو لإيجاد المعادلات المنطقية المختصرة لمتحولات الحالة والخرج.

الخطوة الخامسة: استنتاج المخطط المنطقي من المعادلات المنطقية (Implementation)


يبين الشكل (19.8) المخطط المنطقي (Logic diagram)، أو مخطط الدارة المنطقية (Schematic) أو المخطط التنفيذي (Implementation) لآلية الحالة.



الشكل 19.8: المخطط المنطقي لآلية الحالة.

الخطوة السادسة: استنتاج المخطط الزمني لآلية الحالة (Timing diagram)

كي نفهم عمل الدارة المصممة، بهدف محاكاتها واختبارها لابد من رسم المخطط الزمني لها لستناداً إلى مخطط الحالات. يبين الشكل (20.8) المخطط الزمني لآلية الحالة المصممة، والمستخرج من مخطط الحالات لها.



الشكل 20.8: المخطط المنطقي لآلية الحالة.

ملخص خطوات التصميم (Summary of Design Steps)

- 0.** الحصول على مواصفات الدارة المنطقية التتابعية المطلوب تصميمها بطريقة آلات الحالة المنتهية (FSM).
- 1.** استباط مخطط الحالات لآلية الحالة المنتهية مبتدئاً بحالة ابتدائية يضعنا فيها أمر الوضع على حالة ابتدائية (Reset)، أو عند تفعيل التغذية. ينبغي أن يبين مخطط الحالة كل الحالات الممكنة وشروط الانتقال من حالة إلى أخرى وحالات المخرج.
- 2.** إنشاء جدول الحالات اعتماداً على مخطط الحالات.
- 3.** تحديد عدد متحولات الحالة التي تمثل كل الحالات الممكنة، وترميز الحالات. قد يبسط الدارة المطلوب تصميمها الاختيار المناسب لترميز الحالات.
- 4.** اختيار نوع القلابات التي ترغب باستعمالها، واستنتاج المعادلات المنطقية لمداخلها وكذلك المعادلات المنطقية لمخارج الدارة استناداً إلى جداول كارنو.
- 5.** استنتاج الدارة المنطقية استناداً إلى المعادلات المنطقية المحددة في الخطوة السابقة.
- 6.** استنتاج المخطط الزمني اعتماداً على مخطط الحالات، للتمكن من محاكاة الدارة واختبارها.


مثال 1.8

- 0.** الحصول على مواصفات الدارة المنطقية التتابعية المطلوب تصميمها بطريقة آلات الحالة المنتهية (FSM).
نفترض تصميم حزون آلي على شكل آلية حالة (FSM). يزحف الحزون من اليسار إلى اليمين على طول بساط ورقي يتكون من مربعات، يحتوي كل مربع على (0) أو (1). عند كل دور من أدور الساعة ينتقل الروبوت إلى المربع التالي. يبتسم الروبوت كلما تجاوز أربع مربعات تحتوي من اليسار إلى اليمين على المقدار الثنائي (1 0 1 1). والمطلوب تصميم آلية الحالة التي تحسب متى يبتسم الروبوت. المدخل (A) هو البت الذي يقع تحت قرن الاستشعار للحزون الذي يقرأ قيمة البت في كل مربع يقع عليه. يأخذ المخرج (Y) القيمة المنطقية (1) كلما ابتسم الحزون. قارن بين آلية الحالة (Moore) وآلية الحالة (Mealy) التي تمثل عقل الحزون. ورسم المخطط الزمني مبيناً عليه المدخل والحالات، والمخرج عندما يكتشف الحزون التتابع (0 1 1 0 1 1 0 1 0) أي عندما يمسح (9) مربعات.

الحل

1. استباط مخطط الحالات لآلية الحالة المنتهية مبتدئاً بحالة ابتدائية يضعنا فيها أمر الوضع على حالة ابتدائية (Reset)، أو تفعيل التغذية (Power supply is on). يبين مخطط الحالة كل الحالات الممكنة وشروط الانتقال من حالة إلى أخرى وحالات المخرج.

تطلب آلية الحالة نموذج (Moore) خمس حالات، كما هو موضح في الشكل (21-a.8). أقنع نفسك بمخطط انتقال الحالات. وبالأخص سبب وجود سهم وجود انتقال من الحالة (S4) إلى الحالة (S2)، عندما يكون المدخل ($A = 1$). بالمقابل تتطلب آلية الحالة نوع (Mealy) أربع حالات، كما هو مبين في الشكل (21-b.8). يحدد على كل سهم انتقال (A/Y ، ويمثل الحرف (A) قيمة المدخل التي تسبب الانتقال، ويمثل الحرف (Y) قيمة الخرج المناسبة.



الشكل 21.8: مخطط الحالات لدارة الروبوت، (a) مخطط الحالة نموذج (Moore)، (b) مخطط الحالة نموذج .(Mealy)

2. إنشاء جدول الحالات اعتماداً على مخطط الحالات .(Moore) يبين الشكل (22.8) جدول الحالات المستنبط من مخطط الحالات نموذج (Moore).

Present state	Next state		Output Y
	A = 0	A = 1	
S0	S0	S1	0
S1	S0	S2	0
S2	S3	S2	0
S3	S0	S4	0
S4	S0	S2	1

الشكل 22.8: جدول الحالات لدارة الروبوت نموذج (Moore)

يبين الشكل (23.8) جدول الحالات المستبطة من مخطط الحالات نموذج (Mealy).

Present state	Next state		Output Y	
	A = 0	A = 1	A = 0	A = 1
S0	S0	S1	0	0
S1	S0	S2	0	0
S2	S3	S2	0	0
S3	S0	S1	0	1

الشكل 23.8: جدول الحالات لدارة الروبوت نموذج (Mealy).

3. تحديد عدد متحولات الحالة التي تمثل كل الحالات الممكنة، وترميز الحالات. الاختيار المناسب لترميز الحالات قد يبسط الدارة المطلوب تصميمها.

يبين الشكل (24.8) جدول الحالات المرمزة المستبطة من جدول الحالات نموذج (Moore).

Present state Q2 Q1 Q0	Next state D2 D1 D0			Output Y
	A = 0	A = 1		
0 0 0	0 0 0	0 0 1		0
0 0 1	0 0 0	0 1 0		0
0 1 0	0 1 1	0 1 0		0
0 1 1	0 0 0	1 0 0		0
1 0 0	0 0 0	0 1 0		1

الشكل 24.8: جدول الحالات لدارة الروبوت نموذج (Moore).

يبين الشكل (25.8) جدول الحالات المرمزة المستبطة من مخطط الحالات نموذج (Mealy).

Present state Q2 Q1	Next state D2 D1		Output Y	
	A = 0	A = 1	A = 0	A = 1
	0 0	0 1	0	0
0 1	0 0	1 0	0	0
1 0	1 1	1 0	0	0
1 1	0 0	0 1	0	1

الشكل 25.8: جدول الحالات لدارة الروبوت نموذج (Mealy).

4. اختيار نوع القلابات التي نرغب باستعمالها، واستنتاج المعادلات المنطقية لمداخلها وكذلك المعادلات المنطقية لمخارج الدارة استناداً إلى جداول كارنو.

(a) آلة الحالة (Moore)

نختار القلابات نوع (D)، ونستنتج معادلات مداخل القلابات (D0، D1، D2)، ومعادلة الخرج في حالة آلة الحالة نموذج (Moore)، باستعمال جداول كارنو المبينة في الأشكال (26.8) و(27.8) و(28.8) و(29.8)، وبافتراض الحالات غير المستعملة (-).

Q0 A		0 0	0 1	1 1	1 0
Q2 Q1					
0 0	0	0	0	0	0
0 1	0	0	[1]	0	
1 1	-	-	[-]	-	
1 0	0	0	-	-	

الشكل 26.8: جدول كارنو لإيجاد المعادلة المنطقية للمدخل (D2).

$$D2 = Q1 Q0 A$$

Q0 A	0 0	0 1	1 1	1 0
Q2 Q1				
0 0	0	1	0	0
0 1	1	0	0	0
1 1	-	-	-	-
1 0	0	0	-	-

الشكل 27.8: جدول كارنو لإيجاد المعادلة المنطقية للمدخل (D1).

$$D1 = \overline{Q1} Q0 A + Q1 \overline{Q0} + Q2 A$$

Q0 A	0 0	0 1	1 1	1 0
Q2 Q1				
0 0	0	1	0	0
0 1	1	0	0	0
1 1	-	-	-	-
1 0	0	0	-	-

الشكل 28.8 : جدول كارنو لإيجاد المعادلة المنطقية للمدخل (D0).

$$D0 = \overline{Q2} \overline{Q1} \overline{Q0} A + Q1 \overline{Q0} \overline{A}$$

Q0	0	1
Q2 Q1		
0 0	0	0
0 1	0	0
1 1	-	-
1 0	1	-

الشكل 29.8: جدول كارنو لإيجاد المعادلة المنطقية للمخرج (Y).

$$Y = Q2$$

(b) آلة الحالة (Mealy)

نختار القلابات نوع (D)، ونستنتج معادلات مداخل القلابات (D_0, D_1)، ومعادلة الخرج في حالة آلة الحالة نموذج (Mealy)، باستعمال جداول كارنو المبينة في الأشكال (30.8) و(31.8) و(32.8)، وبافتراض الحالات غير المستعملة (-).

A Q1 Q0	0	1
0 0	0	0
0 1	0	[1]
1 1	0	0
1 0	[1]	[1]

الشكل 30.8: جدول كارنو لإيجاد المعادلة المنطقية لمدخل القلاب (D_1).

$$D_1 = Q_1 \overline{Q_0} + \overline{Q_1} Q_0 A$$

A Q1 Q0	0	1
0 0	0	[1]
0 1	0	0
1 1	0	[1]
1 0	[1]	[0]

الشكل 31.8: جدول كارنو لإيجاد المعادلة المنطقية لمدخل القلاب (D_0).


$$D_0 = \overline{Q_1} \overline{Q_0} A + Q_1 \overline{Q_0} \overline{A} + Q_1 Q_0 A$$

A Q1 Q0	0	1
0 0	0	0
0 1	0	0
1 1	0	1
1 0	0	0

الشكل 32.8: جدول كارنو لإيجاد المعادلة المنطقية للمخرج (Y).

$$Y = Q_1 Q_0 A$$

5. استنتاج الدارة المنطقية استناداً إلى المعادلات المنطقية المحددة في الخطوة السابقة.
 ألة الحالة (Moore) (33.8): يبين الشكل (33.8) المخطط المنطقي لآلية الحالة نموذج (Moore) (a)




الشكل 33.8: المخطط المنطقي لآلية الحالة نموذج (Moore).

$$D2 = Q1 Q0 A, \quad D1 = \overline{Q1} Q0 A + Q1 \overline{Q0} + Q2 A, \quad D0 = \overline{Q2} \overline{Q1} \overline{Q0} A + Q1 \overline{Q0} \overline{A}, \quad Y = Q2$$

ألة الحالة (Mealy) (b)


يبين الشكل (34.8) المخطط المنطقي لآلية الحالة نموذج (Mealy).



الشكل 34.8: المخطط المنطقي لآلية الحالة نموذج (Mealy).

$$D1 = Q1 \overline{Q0} + \overline{Q1} Q0 A, \quad D0 = \overline{Q1} \overline{Q0} A + Q1 \overline{Q0} \overline{A} + Q1 Q0 A, \quad Y = Q1 Q0 A$$

6. استنتاج المخطط الزمني اعتماداً على مخطط الحالات، للتمكن من محاكاة الدارة واختبارها.
يبين الشكل (35.8) المخطط الزمني لآلية الحالة.



الشكل 35.8: المخطط الزمني لآلية الحالة نموذج.

3. أنواع الترميز: من الترميز الثنائي إلى ترميز الواحد الساخن Encoding Style: From Binary to One-Hot

في المثال السابق، اختير ترميز الحالات والمخارج بشكل عشوائي. قد يؤدي اختيار آخر للحالات والمخارج إلى دارة مختلفة. والسؤال الذي يطرح نفسه هو كيف يمكن أنختار الترميز الأفضل الذي ينتج عنه دارة بأقل عدد من البوابات المنطقية وأقل تأخير. للأسف، لا توجد وسيلة بسيطة للعثور على أفضل ترميز باستثناء محاولة كل الاحتمالات، وهذا غير ممكن عندما يكون عدد الحالات كبير جداً. ومع ذلك، فإنه غالباً ما يكون من الممكن اختيار ترميز جيد عن طريق المراقبة والتحميس، بحيث تقاسم الحالات والمخارج البثات ذات الصلة. لا شك أن أدوات التصميم بمساعدة الكمبيوتر (CAD) هي أيضاً وسيلة جيدة للبحث عن مجموعة من الترميزات الممكنة واختيار أنسابها.

القرار الوحيد الهام حول ترميز الحالة هو الاختيار بين الترميز الثنائي (binary encoding) والترميز الواحد الساخن (one-hot encoding) هو الترميز الذي يحوي بتاً واحداً على المستوى المنطقي العالي في كل رمز حالة. في حالة الترميز الثنائي، يتم تمثيل كل حالة بعدد ثنائي. لأن (K) رقمًا ثنائياً الذي يمثل (K) حالة يمكن تمثيله على $((K))$ بتاً للحالة، أي أن نظاماً يشمل (K) حالة يحتاج $\log_2(K)$ بت حالة.

في حالة ترميز الواحد الساخن، يستعمل بت الحالة المنفصل لكل حالة. ويسمى الواحد الساخن لأن بتاً واحداً يكون ساخناً أي قيمته واحد منطقي (1) في أي وقت. على سبيل المثال، آلية حالة بثلاث حالات تستعمل ترميز الواحد الساخن، سيكون الترميز الممكن للحالات الثلاث هو (001) و(010) و(000). يخزن كل بت حالة في قلاب، لذلك يتطلب ترميز الواحد الساخن عدداً أكبر من القلابات مقارنة بالترميز الثنائي. ومع ذلك، في ترميز الواحد الساخن،

يكون الجزء المنطقي التراكبي لحساب الحالات التالية والمخارج أبسط منه في حالة الترميز الثنائي، لذلك تكون الحاجة أقل إلى البوابات المنطقية. يعتمد الخيار الأفضل لنوع الترميز على آلة الحالة المحددة. لترميز حالات آلة حالة ما، يمكن أن نختار أسلوباً واحداً من بين عدة أساليب متاحة لترميز الحالات.

(1) الترميز المفترض هو الترميز الثنائي: يتميز هذا النوع من الترميز باستعماله أقل عدد من القلابات في جزئه التتابعى، إذ يمكن ترميز (2^n) حالة باستعمال (n) قلباً. إلا أنه يتطلب عدداً أكبر من البوابات في جزئه التراكبى، وبالتالي سيكون أبطأ من الخيارات الأخرى.

(2) الترميز المفترض هو ترميز الواحد الساخن: يستعمل هذا الترميز قلباً واحداً لكل حالة، أي يتطلب عدداً أكبر من القلابات في جزئه التتابعى، إذ يمكن ترميز (n) حالة باستعمال (n) قلباً . بينما يحتاج إلى عدد أقل من البوابات المنطقية في جزئه التراكبى، وبالتالي سيكون هذا النوع من الترميز هو الخيار الأسرع من الخيارات الأخرى.

(3) الترميز المفترض هو ترميز الواحدين الساخنين: يستعمل هذا الترميز واحدين في كل رمز لكل حالة. إذ يستعمل (n) قلباً لترميز $\frac{n(n-1)}{2}$ حالة.

لتوضيح أسلوب ترميز الواحدين الساخنين وهو حل وسط بين الحلتين الحدين المذكورين أعلاه، ففترض آلة حالة تتكون من ست حالات فيكون الترميز الممكن،

<i>Flip-flops</i>	<i>D</i>	<i>C</i>	<i>B</i>	<i>A</i>
<i>State 1</i>	0	0	1	1
<i>State 2</i>	0	1	0	1
<i>State 3</i>	1	0	0	1
<i>State 4</i>	0	1	1	0
<i>State 5</i>	1	0	1	0
<i>State 6</i>	1	1	0	0

أي أن:

$$n \text{ flip-flops} \Rightarrow \frac{n(n-1)}{2} \text{ states}$$

$$4 \text{ flip-flops} \Rightarrow \frac{4(4-1)}{2} \text{ states} = 6 \text{ states}$$

لنقارن بين الأنواع الثلاثة من الترميز لآلية حالة بثماني حالات ونضع النتائج في الجدول المبين في الشكل (36.8).

STATE	(أساليب الترميز) Encoding Styles		
	BINARY (إثنانى)	TOWHOT (الواحدان الساخنان)	ONEHOT (الواحد الساخن)
State0	0 0 0	0 0 0 1 1	0 0 0 0 0 0 0 1
State1	0 0 1	0 0 1 0 1	0 0 0 0 0 0 1 0
State2	0 1 0	0 1 0 0 1	0 0 0 0 0 1 0 0
State3	0 1 1	1 0 0 0 1	0 0 0 0 1 0 0 0
State4	1 0 0	0 0 1 1 0	0 0 0 1 0 0 0 0
State5	1 0 1	0 1 0 1 0	0 0 1 0 0 0 0 0
State6	1 1 0	1 0 0 1 0	0 1 0 0 0 0 0 0
State7	1 1 1	1 1 0 0 0	1 0 0 0 0 0 0 0

الشكل 36.8: أنواع ترميز الحالات الثمانى لآلية حالة مفترضة.

بمعرفة عدد الحالات، نستنتج عدد القلابات المطلوب في كل نوع من الأنواع الثلاثة للترميز كما هو مبين أدناه.

$$\text{Binary Code: } 2^n = 8 \Rightarrow n = \log_2 8 = 3 \text{ flip-flops}$$

$$\text{Tow Hot Code: } \frac{n(n-1)}{2} = 8 \Rightarrow n = 5 \text{ flip-flops}$$

$$\text{One Hot Code: } n = 8 \text{ flip-flops}$$

ينصح باستعمال ترميز الواحد الساخن في التطبيقات التي توفر فيها وفرة من القلابات مثل مصفوفات البوابات التي تبرمج (Field Programmable Gate Arrays) أو اختصاراً (FPGAs).

كما ينصح باستعمال الترميز الثنائي في حالة الدارات المتكاملة المختصة (Application Specific Integrated Circuits) أو اختصاراً (ASICs).


بعد أن درسنا أنواع الترميز لحالات آلة الحالة المنتهية (FSM)، نأخذ مثلاً لآلية حالة تستعمل فيها الترميزين الحدين الترميز الثنائي والترميز الواحد الساخن على سبيل المقارنة.

مثال 2.8

0. الحصول على مواصفات الدارة المنطقية التتابعية المطلوب تصميمها بطريقة آلات الحالة المنتهية (FSM).

يطلب تصميم دارة عداد كدارة تقسيم على ($N=3$)، له خرج واحد وليس له دخل. يأخذ الخرج (Y) القيمة المنطقية العالية خلال دور واحد من أدوار إشارة الساعة كل ($N=3$) دوراً. وبكلمة أخرى يقسم الخرج تردد الساعة على القيمة ($N=3$). يبين الشكل (37.8) المخطط الزمني ومخطط الحالات لدارة عداد تقسيم على العدد ($N=3$).

كما يطلب رسم المخطط المنطقي لدارة العداد المقسم على ($N=3$)، في حالتي الترميز الثنائي، والواحد الساخن.



الشكل 37.8: المخطط الزمني ومخطط الحالات لدارة تقسيم على العدد ($N=3$).

الحل

- استبط مخطط الحالات لآلية الحالة المنتهية مبتدئاً بحالة ابتدائية يضعنا فيها أمر الوضع على حالة ابتدائية (Reset)، أو تفعيل التغذية (Power supply is on). يبين مخطط الحالات كل الحالات الممكنة وشروط الانتقال من حالة إلى أخرى وحالات المخرج.
- إنشاء جدول الحالات اعتماداً على مخطط الحالات.

يبين الشكل (38.8) جدول الحالات المستنبط من مخطط الحالات نموذج (Moore).

Present state	Next state	Output Y
S_0	S_1	1
S_1	S_2	0
S_2	S_0	0

الشكل 38.8: جدول الحالات لدارة عداد التقسيم على العدد ($N=3$) نموذج (Moore).

- تحديد عدد متحولات الحالة التي تمثل كل الحالات الممكنة، وترميز الحالات. الاختيار المناسب لترميز الحالات قد يبسط الدارة المطلوب تصمييمها.

يقارن جدول ترميز الحالات المبين في الشكل (39.8) بين الترميز الثنائي وترميز الواحد الساخن لحالات دارة عداد التقسيم على العدد ($N=3$).

Present State Binary Encoding Q1 Q0	Next state Binary Encoding D1 D0	Present state One-Hot Encoding Q2 Q1 Q0	Next state One-Hot Encoding D2 D1 D0	Output Y
0 0	0 1	0 0 1	0 1 0	1
0 1	1 0	0 1 0	1 0 0	0
1 0	0 0	1 0 0	0 0 1	0

الشكل 39.8: جدول المقارنة بين الترميز الثنائي وترميز الواحد الساخن لحالات دارة عداد التقسيم على العدد .(Moore) ($N = 3$)

4. اختيار نوع القلابات التي نرغب باستعمالها، واستنتاج المعادلات المنطقية لمداخلها وكذلك المعادلات المنطقية لمخارج الدارة استناداً إلى جداول كارنو.


نختار القلابات نوع (D)، ونستنتج معادلات مداخل القلابات (D_0, D_1) في حالة الترميز الثنائي، ومعادلات مدخل القلابات (D_0, D_1, D_2) في حالة ترميز الواحد الساخن، ومعادلة الخرج في الحالتين المذكورتين.
معادلات مدخل القلابات والخرج في حالة الترميز الثنائي:

$$D_1 = \overline{Q_1} Q_0, \quad D_0 = \overline{Q_1} \overline{Q_0}, \quad Y = \overline{Q_1} \overline{Q_0}$$

معادلات مدخل القلابات والخرج في حالة ترميز الواحد الساخن:


$$D_2 = Q_1, \quad D_1 = Q_0, \quad D_0 = Q_2, \quad Y = Q_0$$

5. استنتاج الدارة المنطقية استناداً إلى المعادلات المنطقية المحددة في الخطوة السابقة.
يبين الشكل (40.8) المخطط المنطقي لدارة عداد مقسم التردد على ($N = 3$) في حالة الترميز الثنائي.



الشكل 40.8: المخطط المنطقي لدارة عداد مقسم التردد على ($N = 3$) في حالة الترميز الثنائي.

يبين الشكل (41.8) المخطط المنطقي لدارة عداد مقسم التردد على ($N = 3$) في حالة ترميز الواحد الساخن.



الشكل 41.8: المخطط المنطقي لدارة عداد مقسم التردد على ($N = 3$) في حالة ترميز الواحد الساخن.

6. استنتاج المخطط الزمني اعتماداً على مخطط الحالات، للتمكن من محاكاة الدارة واختبارها.
أعطي المخطط الزمني في نص المسألة مع مخطط الحالات.


4. خلاصة Summary

آلات الحالة المنتهية (FSM) هي وسيلة منهجية قوية لتصميم الدارات التتابعية بدءاً من مواصفات مكتوبة. تستعمل الإجرائية التالية لتصميم آلات الحالة المنتهية (FSM):

1. تحديد المدخل والمخرج.
2. رسم مخطط الحالات والانتقالات.
3. في حالة آلة Moore (Moore):
 - كتابة جدول الانتقالات.
 - كتابة جدول المخرج.
4. في حالة آلة Mealy (Mealy):
 - كتابة جدول الانتقالات والمخرج.
5. اختيار ترميز الحالات - ويؤثر اختيارنا لنوع الترميز على تصميم الكيان الصلب.
6. كتابة المعادلات البوليانية للحالات التالية والمخرج.
7. رسم مخطط الدارة المنطقية.
8. تستعمل آلات الحالة المنتهية (FSM) مارا لتصميم الأنظمة الرقمية المعقدة.

مسائل الفصل الثامن Questions and Problems


1. صمم دارة تتبعية متزامنة لها مخطط الحالات المبين في الشكل (42.8).



الشكل 42.8: مخطط الحالات للمسألة (1.5).

Ans

2. صمم دارة تتبعية متزامنة لها مخطط الحالة المبين في الشكل (43.8) باستعمال قلابات (JK flip-flops).



الشكل 43.8: مخطط الحالات للمسألة (2.5).

Ans


3. صمم دارة تتبعية متزامنة لها مدخل (X)، ومخرج (Z). المدخل (X) هو رسالة تسلسلية يقرؤها النظام بتآ وراء بت. يأخذ المخرج (Z) القيمة المنطقية (1) كلما صادفنا التتابع (101) في الرسالة التسلسلية. فمثلاً:

If input: 0 0 1 0 1 0 1 1 1 0 1 0 0 0 1 0 1
 then output: 0 0 0 0 1 0 1 0 0 0 1 0 0 0 0 0 1

استعمل قلابات (T flip-flops).

Ans


9. صمم دارة عداد بيتين يعد التتابع (00)، ثم (01)، ثم (10)، ثم (11)، ثم يتكرر وفقاً لما يبينه مخطط الحالات المبين في الشكل (44.8). استعمل قلابات (T flip-flops) (44.8).



الشكل 44.8: مخطط الحالات للمسألة (4.5).

Ans

10. صمم دارة عداد بثلاث بิตات يعد التتابع من (000) إلى (111) ثم يتكرر وفقاً لما يبينه مخطط الحالات المبين في الشكل (45.8). استعمل قلابات (JK flip-flops) (45.8).




الشكل 45.8: مخطط الحالات للمسألة (5.5).

Ans

11. صمم دارة عداد بثلاث بิตات يعد التتابع (000)، ثم (010)، ثم (011)، ثم (101)، ثم (110)، ثم (111) ثم يتكرر التتابع وفقاً لما يبينه مخطط الحالات المبين في الشكل (46.8). توجد حالتان غير مستعملتان هما (001) و (100). نفذ العداد الذي يصلح نفسه إذا ابتدأ بإحدى الحالتين غير المستعملتين، بشكل أن يأخذ قيمة صحيحة


عند أول إشارة ساعة. عندما تطبق التغذية على دلرة العداد يمكن أن يأخذ أية قيمة ممكنة مسموح بها أو غير مسموح بها. استعمل قلابات (T flip-flops).



الشكل 46.8: مخطط الحالات للمسألة (6.5).

Ans

12. صمم آلة حالة (FSM) لها مدخل (w) وخرج (z)، تكشف تتبع باتا بحيث تعطي خرجاً ($z=1$) إذا كانتا القيمتان السابقتان للمدخل (00) أو (11)، وفي الحالة المعاكسة ($z=0$). يمكن توصيف آلة الحالة وفقاً لمخطط الحالات المبين في الشكل (47.8).



الشكل 47.8 : مخطط الحالات للمسألة (7.5)

Ans

.13 استطيل الدارتين اللتين تتفدان مخطط الحالات المبينين في الشكلين (48.8) و (49.8). ما هو أثر اختصار الحالات على كلفة التنفيذ؟

Present state	Next state		Output z
	$w = 0$	$w = 1$	
A	B	C	1
B	D	F	1
C	F	E	0
D	B	G	1
E	F	C	0
F	E	D	0
G	F	G	0

الشكل 48.8: جدول الحالات لمسألة (8.5).

Present state	Next state		Output z
	$w = 0$	$w = 1$	
A	B	C	1
B	A	F	1
C	F	C	0
F	C	A	0

الشكل 49.8: جدول الحالات لمسألة (8.5).

Ans

نموذج مذكرة للفصل الخامس

كلية
جامعة

نموذج امتحان للفصل الثامن: آلات الحالة المنتهية

المادة: الإلكترونيات الرقمية Digital Electronics

أستاذ المادة:

العلامة: 10

المدة: ساعة واحدة

ملاحظات هامة:

المادة مغلقة

يسمح باستعمال الآلات الحاسبة

اختر الإجابة الصحيحة (10 علامات)

1. يتحدد تابع خرج الدارات التراكيبية (Combinational logic circuits) :

- (a) بالحالة الحالية الداخلية
- (b) بالحالة التالية الداخلية
- (c) بالدخل الحالي والحالة الحالية
- (d) بالدخل الحالي فقط

2. يتحدد تابع خرج الدارات التتابعية المتزمنة (Synchronous Sequential Circuits) :

- (a) بالحالة الحالية الداخلية
- (b) بالحالة التالية الداخلية
- (c) بالدخل الحالي والحالة الحالية
- (d) بالدخل الحالي فقط

3. يتحدد خرج آلة الحالة المنتهية نموذج (Moore) :

- (a) بالحالة الحالية الداخلية
- (b) بالحالة التالية الداخلية
- (c) بالدخل الحالي والحالة الحالية
- (d) بالدخل الحالي فقط

4. يتحدد خرج آلة الحالة المنتهية نموذج (Mealy) :

- (a) بالحالة الحالية الداخلية
- (b) بالحالة التالية الداخلية
- (c) بالدخل الحالي والحالة الحالية
- (d) بالدخل الحالي فقط

5. يتميز الترميز الثنائي لحالات آلة الحالة المنتهية:

- (a) باستعمال عدد قلابات أكبر
- (b) باستعمال عدد قلابات أقل
- (c) بالحصول على دارة أسرع
- (d) بالحصول على دارة أبطأ

6. من عيوب الترميز الثنائي لحالات آلة الحالة المنتهية:

- (a) استعمال عدد قلابات أكبر
- (b) استعمال عدد قلابات أقل
- (c) الحصول على دارة أسرع
- (d) الحصول على دارة أبطأ

7. يتميز ترميز الواحد الساخن لحالات آلة الحالة المنتهية:

- (a) باستعمال عدد قلابات أكبر
- (b) باستعمال عدد قلابات أقل
- (c) بالحصول على دارة أسرع
- (d) بالحصول على دارة أبطأ

8. من عيوب ترميز الواحد الساخن لحالات آلة الحالة المنتهية:

- (a) استعمال عدد قلابات أكبر
- (b) استعمال عدد قلابات أقل
- (c) الحصول على دارة أسرع
- (d) الحصول على دارة أبطأ

9. في حالة ترميز الواحدين الساخنين يعطي استعمال (n) قلباً عدداً من حالات آلة الحالة المنتهية مقداره:

(a) $\left(\frac{n(n-1)}{2}\right)$

(b) (2^n)

(c) (n)

(d) غير ذلك

10. في حالة الترميز الثنائي يعطي استعمال (n) قلباً عدداً من حالات آلة الحالة المنتهية مقداره:

(a) $\left(\frac{n(n-1)}{2}\right)$

(b) (2^n)

(c) (n)

(d) غير ذلك

الإجابة الصحيحة لنموذج مذاكرة الفصل الثامن

Ans. 1 → (d), 2 → (c), 3 → (a), 4 → (c), 5 → (b),

6 → (d), 7 → (c), 8 → (a), 9 → (a), 10 → (b).

التغذية الراجعة للسؤال الأول

1 مراجعة مدخل إلى الدارات التتابعية Introduction to Sequential Circuits

2 مراجعة مدخل إلى الدارات التتابعية Introduction to Sequential Circuits

3 مراجعة مدخل إلى الدارات التتابعية Introduction to Sequential Circuits

4 مراجعة مدخل إلى الدارات التتابعية Introduction to Sequential Circuits

5 مراجعة أنواع الترميز: من الترميز الثنائي إلى ترميز الواحد الساخن Encoding Style: From Binary to One-Hot

6 مراجعة أنواع الترميز: من الترميز الثنائي إلى ترميز الواحد الساخن Encoding Style: From Binary to One-Hot

7 مراجعة أنواع الترميز: من الترميز الثنائي إلى ترميز الواحد الساخن Encoding Style: From Binary to One-Hot

8 مراجعة أنواع الترميز: من الترميز الثنائي إلى ترميز الواحد الساخن Encoding Style: From Binary to One-Hot

9 مراجعة أنواع الترميز: من الترميز الثنائي إلى ترميز الواحد الساخن Encoding Style: From Binary to One-Hot

10 مراجعة أنواع الترميز: من الترميز الثنائي إلى ترميز الواحد الساخن to

One-Hot

علامة النجاح بالمذاكرة هي : 6/10

نهاية الفصل الثامن

الإجابة الصحيحة	نموذج مذاكرة الفصل الثامن
d	1
c	2
a	3
c	4
b	5
d	6
c	7
a	8
a	9
b	10