هندسة الحاسوب والمعلوماتية

Pinnina ununda

جامعة الشهباء الخاصة

كلية هندسة المعلومات

بنية وتنظيم الحاسوب

بنية وتنظيم الحاسوب _ القسم العملى

تصمیم دارة جامع/ طارح 8bits

الهدف من الجلسة:

- 1. تصميم دارة جامع كامل لعددين كل منهما بطول 8bits باستخدام دارة جامع كامل 1bit .
 - 2. تصميم جامع / طارح بطول 8bits.

أولاً - تصميم جامع كامل بطول 8bits:

المرحلة الأولى من العمل: تصميم دارة منطقية تقوم بتنفيذ الجمع على عددين كل منهما 1bit باستخدام بوابات منطقية .

- مناقشة حالة الجمع مع حمل سابق.
- تصميم الدارة عملياً باستخدام برنامج Proteus -
- التصميم باستخدام مفهوم ال Sub Circuit -

الشرح:

لجمع عددين a,b كل منهما بطول 1bit ومع مراعاة حالة وجود حمل سابق Ci نكتب جدول الحقيقة ونختصر للحصول على معادلة الناتج S والحمل . Co

Ci	a	b	S	Co
0	0	0	0	0
0	0	1	1	0
0	1	0	1	0
0	1	1	0	1
1	0	0	1	0
1	0	1	0	1
1	1	0	0	1
1	1	1	1	1

$$S = \overline{C}i.\overline{a}.b + \overline{C}i.a.\overline{b} + Ci.\overline{a}.\overline{b} + Ci.a.b$$

$$S = \overline{Ci}(\overline{a}.b + a.\overline{b}) + Ci(a.b + \overline{a}.\overline{b})$$

$$S = \overline{Ci}(a \otimes b) + Ci(\overline{a \otimes b})$$


$$S = Ci \otimes a \otimes b$$

$$Co = \overline{Ci}.a.b + Ci.\overline{a}.b + Ci.\overline{a}.\overline{b} + Ci.\overline{a}.b$$


$$Co = a.b + a.Ci + b.Ci$$

نرسم الدارة ضمن مخطط صندوقي Sub Circuit ، نستخدم البوابات المنطقية الموجودة ضمن المكتبة Sub Circuit . ونضع الدارات هذه ضمن صندوق :






نصل Logic State على أقطاب الدخل و على أقطاب الخرج نصل Logic Probe الموجودة ضمن مكتبة العناصر Logic State على أقطاب الدخل و على أقطاب الخرج نصل



المرحلة الثانية من العمل: استخدام دارة الجامع الكامل Bit-FA التصميم دارة جامع كامل لعددين كل منهما بطول Bit-FA المرحلة الثانية من العمل: A و B كل منهما بطول Bit-FA نتبع ما يلي:









جامعة الشهباء الخاصة


كلية هندسة المعلومات

بنية وتنظيم الحاسوب



لتنفيذ التصميم يلزمنا 8 دارات Bit Full Adder توصل مع بعضها على الشكل التالي





Name	Library	
AND / OR / XOR	Modeling Primitives	بوابات منطقية
Logic State	Debugging Tools	Input (1bit)
Logic Probe	Debugging Tools	Output (1bit)
ThumbSWITCH-HEX	Switches and Relays	Input (4bits)
7seg-BCD-blue	Optoelectronics	7 segment (logic)

هندسة الحاسوب والمعلوماتية

 $C_0 = 1$


بنية وتنظيم الحاسوب

جامعة الشهباء الخاصة

كلية هندسة المعلومات

ثانياً _ تصميم جامع/طارح بطول 8bits:

يتم تنفيذ عملية الطرح عن طريق جمع العدد مع متممه الثنائي .



هندسة الحاسوب والمعلوماتية
بنية وتنظيم الحاسوب




جامعة الشهباء الخاصة

كلية هندسة المعلومات

خطوات العمل: نعدل دارة الجامع الكامل نضيف لها قطب تحكم OP بحيث تعمل على النحو التالي :


Op=0⇒sum Op=1⇒subtract



Addition & Subtraction - 8 Bit

حيث B_Processor هو لإيجاد المتمم الثنائي للعدد في حال كانت العملية المراد تنفيذها هي طرح ويمر العدد كما هو في حال كان المطلوب تنفيذ الجمع وتكون بذلك بنية B_Processor:

هندسة الحاسوب والمعلوماتية	Company in the second	جامعة الشهباء الخاصة
بنية وتنظيم الحاسوب	R. Ballian University	كلية هندسة المعلومات



B من خلال هذه الدارة نجد في حال كانت العملية جمع سيبقى العدد B على حاله دون تغيير ، وفي حال كانت العملية طرح سيتم إيجاد المتمم الثنائي للعدد A من العدد A من العدد A من العدد B من العدد A