## Sistema de Sonar

Versão 2025

## **OBJETIVOS**

Após a conclusão desta experiência, os seguintes tópicos devem ser conhecidos pelos alunos:

- Aplicação de sensor ultrassônico de distância e de servomotor em sistemas digitais;
- Uso da comunicação serial para transmissão de dados;
- Desenvolvimento de circuito para varredura e detecção de objetos;
- Desenvolvimento de máquina de estados para controle de um sistema estrutural;
- Aplicação da refatoração de código para revisar projetos funcionais;
- Desenvolvimento de circuitos de teste, para a composição de múltiplos componentes;
- Realização de testes de unidade e testes de integração de circuitos digitais;
- Projeto de circuitos em FPGA.

## **RESUMO**

Esta experiência tem por objetivo iniciar o desenvolvimento de um circuito que realiza a varredura e a detecção de objetos próximos com a utilização de um sensor ultrassônico de distância e de um servomotor, com saída de dados através da comunicação serial para um dispositivo de apresentação.

A implementação e testes do Sistema de Sonar serão desenvolvidas para a placa de desenvolvimento FPGA DE0-CV, usando a infraestrutura disponível na bancada do Laboratório Digital.

# 1. ESPECIFICAÇÃO DO PROJETO

Sistemas digitais conhecidos como **radar, lidar** ou **sonar** podem ser caracterizados com um sistema que tem como função principal a detecção de objetos a distância. Inicialmente, o termo "radar" foi criado a partir do acrônimo da expressão em inglês "radio detection and ranging" que, em tradução livre, significa "detecção e localização por rádio (frequência)". Esta detecção pode ser realizada através de ondas eletromagnéticas que são emitidas pelo radar, refletidas nos objetos distantes e recebidas por sensores. A detecção destes objetos permite a localização e a medida de sua distância. <u>Sistemas veiculares autônomos</u> em desenvolvimento por diversas empresas e grupos de pesquisa podem usar outros tipos de sistemas de detecção. Uma das alternativas é o **lidar** (light detection and ranging). Neste sistema, a distância a objetos é verificada com uso de um laser. Dependendo do sinal eletromagnético usado, um sistema de detecção de objetos pode ser nomeado de forma diferente. Por exemplo, no caso dos submarinos, usam-se ondas acústicas para propagação na água, e seu sistema é chamado **sonar** (sound navigation and ranging). Dependendo da frequência acústica usada temos sistemas infrassônicos (baixas frequências) ou sistemas ultrassônicos (altas frequências). Nesta experiência, usaremos o sensor ultrassônico de distância HC-SR04, que trabalha com pulsos ultrassônicos de 40KHz.

#### 1.1. Interface do Circuito

O projeto desta experiência visa desenvolver um circuito digital que permite rastrear objetos através da medida de distância aos objetos. A interface básica de sinais do circuito deve seguir os sinais apresentados na figura 1. O processo de varredura e medida de distância aos objetos é executado com auxílio de um atuador e de um sensor específico.




Figura 1. Interface básica do Sistema de Sonar.

O atuador escolhido é um servomotor responsável por posicionar o sensor de distância para a varredura e localização de objetos. A montagem física destes componentes deve permitir uma variação angular dentro dos limites especificados para o servomotor. A figura 2 ilustra uma possível montagem física.




Figura 2. Montagem do sistema de sonar na bancada do Laboratório Digital.

A figura acima também apresenta os principais elementos do projeto e sua interação durante seu funcionamento. O sensor HC-SR04 é acoplado ao servomotor que permite sua rotação em relação ao seu eixo. A cada posição angular estabelecida, a distância ao objeto mais próximo deve ser medida. Em seguida, um bloco de informação composto por posição angular e distância deve ser enviado pela interface serial, que posteriormente será representado graficamente na tela do computador.

#### 1.2. Descrição Sucinta do Funcionamento

O funcionamento do sistema de sonar deve seguir a seguinte descrição:

O circuito do Sistema de Sonar deve somente iniciar sua operação com o acionamento do sinal LIGAR. Há qualquer momento, o "desacionamento" do sinal LIGAR deve interromper o funcionamento do sistema. O circuito faz interface com os componentes externos ao circuito através dos sinais TRIGGER, ECHO e PWM. No modo de localização, o sistema deve continuamente realizar o ciclo de rastreamento de objetos, com a medição de distância, o envio serial dos dados e o reposicionamento do conjunto servomotor e sensor a uma taxa de 1 medida a cada 2 segundos. Ao final de uma etapa de medição, envio serial e reposicionamento, o circuito deve gerar um pulso na saída FIM\_POSICAO. O sinal de saída do circuito SAIDA\_SERIAL é um sinal RS-232C que deve ser conectado a um dispositivo de comunicação serial e a informação enviada é composta por dois valores: o ângulo de posicionamento do servomotor e a distância ao objeto nesta posição. Esta saída deve ser transmitida por um sinal RS-232C na configuração 7E1 a 115200 bauds em formato "ângulo, distância#", usando caracteres ASCII. Cada informação (ângulo e distância) deve ser composta por 3 dígitos BCD em código ASCII, separados por um caractere "#" (hashtag), totalizando 8 dados ASCII enviados. Por exemplo, uma saída indicando a detecção de um objeto na posição angular 120º a 17 cm de distância deve ser composta pela sequência de caracteres ASCII "120,017#".

#### 1.3. Considerações para o Desenvolvimento do Projeto

Seguem abaixo algumas considerações sobre o desenvolvimento do projeto do circuito do Sistema de Sonar.

#### 1.3.1. Refatoração de Código

Inicialmente, deve-se executar a **refatoração do código fonte** dos circuitos projetados nas experiências passadas. Embora a refatoração seja uma atividade mais ampla em projetos de Engenharia (de Software, principalmente), que envolve a alteração do código fonte (do projeto ou programa) visando por exemplo a melhora da legibilidade e entendimento ou de sua eficiência, usaremos aqui a técnica para revisar o desenvolvimento dos componentes de forma a adequá-los para as próximas experiências.

Convém mencionar que qualquer refatoração, revisão ou modificação de código deve ser seguida da realização do **teste** deste código, uma vez que ele foi alterado de alguma forma. Recomenda-se o uso do ModelSim para a execução dos testes para verificação de funcionamento dos códigos refatorados após as refatorações.

#### A) Revisão do circuito de controle do servomotor

A revisão desse componente envolve uma modificação além da revisão de código. O circuito de controle do servomotor (controle\_servo.v) deve ser modificado para gerar o sinal PWM de <u>saída para 8 posições</u> angulares com as seguintes larguras de pulso.

posicao	largura do pulso (ms)	ciclos de clock	ângulo
000	0,7	35.000	20°
001	0,914	45.700	40°
010	1,129	56.450	60°
011	1,343	67.150	80°
100	1,557	77.850	100°
101	1,771	88.550	120°
110	1,986	99.300	140°
111	2,2	110.000	160°

O módulo refatorado é chamado controle servo 8 e deve seguir a seguinte interface (figura 3).

```
module controle_servo_8 (
    input clock,
    input reset,
    input [2:0] posicao,
    output controle,
    output db_reset,
    output [2:0] db_posicao,
    output db_controle
);
```

Figura 3. Módulo revisado para o controle do servomotor.

Os sinais de depuração db\_reset e db\_posicao pré-definidos podem ser usados na depuração do circuito em caso de mal funcionamento na placa FPGA. O sinal db\_reset pode ser usado para verificar a entrada de reset do componente, e os sinais db\_posicao e db\_pwm servem para depurar o funcionamento do circuito. Por exemplo, o sinal db\_pwm pode ser ligado em osciloscópio para monitorar sua forma de onda.

Para a realização de testes de verificação funcional do componente refatorado usando o **ModelSim**, recomenda-se o desenvolvimento de *testbench* que gere o sinal de saída para as 8 posições definidas. Isso pode ser realizado em um único teste incluindo todos os casos de testes, um para cada posição do servomotor. A análise da forma de onda resultante deve validar as larguras de pulso para cada posição.

## B) Revisão do circuito de transmissão serial

O circuito de transmissão serial assíncrona ( $tx_serial_7E1.v$ ) com o modo de transmissão 7E1, com dados de 7 *bits*, a uma taxa de 115200 *bauds* deve ser refatorado antes de ser usado como componente interno. Os elementos para interface com dispositivos externos, como por exemplo, detector de borda (usado para tratar pulsos largos de entrada) e codificadores de saída para *displays* de 7 segmentos, <u>devem ser retirados</u> destes componentes. As saídas projetadas para serem apresentadas em *displays* de 7 segmentos devem ser revisadas para seus respectivos valores binários.

A definição do módulo revisado é apresentada na figura 4.

O sinal de depuração db\_partida pode ser usado para verificar a entrada partida. Já os sinais db\_saida\_serial e db\_dado\_serial podem ser conectados em osciloscópio para verificar os sinais seriais. E o sinal de estado da Unidade de Controle (db\_estado) pode ser usado para verificar o funcionamento do componente.

O respectivo *testbench* aplicado na experiência de transmissão serial assíncrona deve ser adaptado para as simulações com o ModelSim. As formas de onda resultantes devem ser analisadas para validar o funcionamento do componente refatorado.

```
module tx_serial_7E1 (
    input
                 clock,
    input
                 reset,
    input
                 partida,
    input [6:0] dados_ascii,
                 saida_serial,
    output
    output
                  pronto,
    output
                 db_partida,
    output
                 db_saida_serial,
    output [3:0] db_estado
);
```

Figura 4. Módulo revisado para a transmissão serial.

#### C) Revisão do circuito de interface com o sensor ultrassônico de distância

A funcionalidade do circuito interno da interface com o sensor ultrassônico de distância HC-SR04 (interface\_hcsr04.v) não precisa ser modificada para esta experiência. Recomenda-se apenas realizar uma revisão do código para ajustar a interface do componente.

O módulo refatorado de interface hcsr04 deve seguir a seguinte interface (figura 5).

```
module interface_hcsr04 (
    input
                   clock,
    input
                   reset,
    input
                   medir,
    input
                   echo.
    output
                   trigger,
    output [11:0] medida,
    output
                   pronto,
    output
                   db_reset,
    output
                   db_medir,
    output [3:0] db_estado
);
```

Figura 5. Módulo revisado para a interface com HC-SR04.

Os sinais de depuração definidos servem para os procedimentos de verificação de mal funcionamento na placa FPGA. Por exemplo, os sinais db\_reset e db\_medir podem ser usados para verificar as entradas do componente, ao passo que o sinal db\_estado pode ser usado para checar o funcionamento interno do circuito sequencial.

Este componente refatorado pode ser testado e verificado com o ModelSim usando como base o *testbench* fornecido na experiência "*Interface com Sensor Ultrassônico de Distância*".

#### 1.3.2. Dicas para o desenvolvimento

Seguindo a metodologia de projeto, é recomendável a elaboração do **pseudocódigo** do funcionamento do sistema. Com base no pseudocódigo, deve-se elaborar a sequência de operações<sup>1</sup> essenciais com o acionamento dos componentes correspondentes. Tais componentes já foram desenvolvidos e testados em experiências anteriores. A figura 6 apresenta um esboço do pseudocódigo do Sistema de Sonar.

Para o **desenvolvimento incremental** do projeto da experiência, sugere-se que a integração dos componentes descritos acima seja realizada de forma incremental. Por exemplo, em uma primeira etapa pode-se realizar a integração inicial dos circuitos de controle do **servomotor** e de interface com o **sensor de distância** com a geração dos dados seriais (trena digital).

<sup>&</sup>lt;sup>1</sup> Por exemplo, o ciclo básico de funcionamento do circuito do sistema de sonar envolve o posicionamento do servomotor, em seguida a medição de distância a objetos e posterior envio dos dados de ângulo e distância para a saída serial do sistema digital.

```
pseudocódigo: Sistema de Sonar
entradas: ligar, echo
saídas: trigger, pwm, saida_serial, fim_posicao
1. loop infinito
2.
        enquanto ligar=0 espera
        inicie componentes internos
 3.
 4.
        posicionamento inicial do servomotor
 5.
        faça
            aguardar 2 segundos
 6.
            medir distância ao objeto
 7.
            transmitir dados do sonar
 8.
            mudar servomotor para próxima posição
 9
10.
        enguanto ligar=1
11. fim loop
```

Figura 6. Esboço do pseudocódigo do sistema de sonar.

<u>ATENÇÃO</u>: a **movimentação do servomotor** deve iniciar na primeira posição espacial, conforme definido na seção 1.3.1.A, e percorrer sequencialmente até a última posição (111), voltando logo em seguida para a posição inicial (000). Esta movimentação será denominada "movimentação vai". Outras formas de movimentação do servomotor poderiam ser implementadas, como por exemplo, a "movimentação vai-e-volta" onde o servomotor realiza inicialmente o movimento de ida (000 até 111) e, em seguida, o movimento de volta (111 até 000) e assim por diante.

#### 1.3.3. Apresentação de sinais de depuração em leds e displays

O mapeamento de sinais de depuração em *leds* e *displays* de 7 segmentos disponíveis na placa FPGA é um recurso importante para a verificação de funcionamento do projeto sintetizado na bancada do laboratório. Dado o número limitado destes recursos (10 *leds* e 6 *displays*), pode ser necessário o uso da técnica de multiplexação de recursos para expandir o número de sinais que podem ser monitorados no projeto.

O conceito de **multiplexação de recursos** pode ser explicado usando como exemplo a multiplexação dos displays de 7 segmentos. A figura 7 ilustra como isto pode ser realizado. O uso de um multiplexador 4x1 permite a apresentação de até 24 valores distintos nos *displays* de 7 segmentos da placa FPGA.




Figura 7 - Multiplexação de displays de 7 segmentos.

O mesmo conceito de multiplexação de recursos pode ser aplicado para a multiplexação dos 10 *leds* disponíveis na placa FPGA DE0-CV. O sinal de seleção da multiplexação pode ser compartilhado entre *leds* e *displays*. A definição dos sinais mapeados em *leds* deve ser apresentada no Planejamento.

## 2. PARTE EXPERIMENTAL

## 2.1. Atividade 1 - Projeto do Sistema de Sonar

Esta atividade visa desenvolver o projeto do Sistema de Sonar usando as ferramentas apresentadas e usadas no Laboratório Digital. A qualidade da documentação do projeto é um ponto importante da avaliação do desempenho do grupo.

- a) Desenvolva o projeto do circuito do Sistema de Sonar, conforme especificação apresentada na seção 1. Siga as etapas de desenvolvimento e elabore os projetos dos circuitos intermediários. Apresente as decisões de projeto e os detalhes do seu funcionamento. Acrescente na documentação diagramas de projeto (diagrama de blocos do fluxo de dados e diagrama de transição de estados para unidade de controle).
  - <u>DICA</u>: na documentação do projeto, escreva um parágrafo descrevendo o funcionamento do circuito, fornecendo a cada passo os componentes envolvidos e as ações tomadas pelos elementos.
- b) Defina um **Plano de Teste** com a descrição dos casos de teste para verificação de funcionamento do sistema de sonar. Elabore o(s) *testbench(es)* necessários.
- c) Execute a verificação funcional do projeto através de **simulação** dos casos de teste definidos para o sistema de sonar usando o **ModelSim**. Anote as figuras das formas de onda obtidas para mostrar o correto funcionamento dos módulos testados. Anexe-as no Planejamento.
  DICA: as **anotações** das formas de onda devem mostrar os principais eventos no funcionamento do circuito, como p.ex. envio do sinal Trigger para início da medida de distância pelo sensor HC-SR04, início da transmissão de cada caractere serial, término de cada ciclo de medidas, etc).
- d) <u>Submeter junto com o Planejamento</u> um arquivo zip (exp5\_modelsim\_txbyy.zip) contendo os códigos Verilog usados para simulação com o ModelSim (código fonte dos módulos, circuitos de teste e testbenches).

#### 2.2. Atividade 2 - Planejamento da Execução Experimental

Esta atividade experimental visa planejar como a parte experimental será executada na bancada do Laboratório Digital. A qualidade deste plano também será considerada na avaliação do grupo.

- e) Elabore um **Plano de Execução Experimental** a ser seguido durante a execução das atividades experimentais na bancada remota. Mostre:
  - 1) como será realizada a montagem e testes incrementais do Sistema de Sonar;
  - 2) quais são os circuitos de teste intermediários definidos;
  - 3) como o funcionamento correto de cada módulo é validado;
  - 4) quais testes devem ser aplicados para verificar o Sistema de Sonar e suas partes;
  - 5) os principais sinais de depuração definidos pelo grupo e que podem ser monitorados durantes os testes e na demonstração final do projeto. Mostre também as ferramentas selecionadas para a monitoração destes sinais.
    - DICA: elabore uma tabela descrevendo cada sinal de depuração e sua função ou aplicação no processo de monitoração e depuração do circuito.
- f) <u>Mostre no Planejamento</u> a sequência de atividades programadas pelo grupo para serem executadas na bancada do Laboratório Digital.
- g) Como preparação para a síntese, execute a designação de sinais aos recursos da placa FPGA. Adote a seguinte tabela de <u>designação mínima</u> abaixo. <u>Sinais de depuração</u> podem ser adicionados pelo grupo e devem ser documentados no Planejamento.

sinal	pino DE0-CV	pino da FPGA
clock	CLOCK_50	M9
reset	chave SW0	
ligar	chave SW1	
trigger	GPIO_1_D1	
echo	GPIO_1_D3	
pwm	GPIO_0_D35	
saida_serial	GPIO_0_D1	
fim_posicao	GPIO_1_D35	

h) Submeter o arquivo QAR do projeto (exp5 txbyy.qar) junto com o Planejamento.

## 2.3. Atividade 3 - Procedimento Experimental na Bancada do Laboratório

Esta atividade experimental visa executar o <u>Plano de Execução Experimental</u> elaborado pelo grupo para testar o projeto do Sistema de Sonar na bancada do Laboratório Digital.

- i) A cada etapa de testes programe a placa FPGA e execute os testes planejados. Mostre para o professor o correto funcionamento de cada circuito de teste planejado. Relate ocorrências experimentais.
- j) Capture formas de onda dos principais sinais de depuração usando ferramentas do **Analog Discovery** e imagens de saídas em *displays* de 7 segmentos e *leds* para o Sistema de Sonar. Documente também saídas observadas no software **Processing** (na interface gráfica e no console de mensagens).
- k) Finalmente, teste o circuito (completo) do Sistema de Sonar.
- I) Relate quaisquer ocorrências experimentais no Relato da experiência.
- m) Realize uma demonstração de funcionamento do Sistema de Sonar ao professor.
- n) Submeta o arquivo QAR final do projeto do sistema de sonar exp5\_final\_txbyy.qar junto com o Relatório.

#### 2.4. Atividade 4 - Desafio

- o) Uma modificação será apresentada pelo professor.
   <u>DICA</u>: arquivos de apoio também serão fornecidos pelo professor.
- p) Projete a modificação e documente o circuito modificado.
- q) Elabore um plano de teste para verificar o funcionamento.
- r) Execute uma demonstração de seu funcionamento.
- s) Anote os resultados experimentais no Relato da experiência.
- t) Submeta o arquivo QAR do projeto modificado (exp5 desafio txbyy.qar) junto com o Relatório.

#### DICA:

O desafio da experiência está relacionado com a adição de um novo modo de funcionamento do Sistema de Sonar.

Depois do acionamento do sinal de *reset*, o circuito deve iniciar no <u>modo de funcionamento normal</u> (modo=0). Quando uma nova entrada do circuito for acionada, o Sonar deve mudar para o **novo modo** de funcionamento (modo=1), em que uma funcionalidade adicional deve ser implementada. Quando esta entrada for desativada, o sistema deve voltar ao modo normal.

DICA: a modificação deve ser implementada alterando a unidade de controle do Sistema de Sonar.

## 3. BIBLIOGRAFIA

- ALMEIDA, F.V. de; SATO, L.M.; MIDORIKAWA, E.T. Tutorial para criação de circuitos digitais em Verilog no Quartus Prime 20.1. Apostila de Laboratório Digital. Departamento de Engenharia de Computação e Sistemas Digitais, Escola Politécnica da USP. Edição de 2024.
- ALMEIDA, F.V. de; SATO, L.M.; MIDORIKAWA, E.T. Tutorial para criação de circuitos digitais hierárquicos em VHDL no Quartus Prime 16.1. Apostila de Laboratório Digital. Departamento de Engenharia de Computação e Sistemas Digitais, Escola Politécnica da USP. Edição de 2017.
- ALTERA / Intel. **DE0-CV User Manual**. 2015.
- ALTERA / Intel. Quartus Prime Introduction Using Verilog Designs. 2016.
- ALTERA / Intel. Quartus Prime Introduction to Simulation of Verilog Designs. 2016.
- Cytron Technologies. **HC-SR04 Product user's manual**. May 2013.
- Electronic Industries Association. Interface Between Data Terminal Equipment and Data Communication Equipment Employing Serial Date Interchange EIA-RS-232-C, Washington, August 1969.
- HELD, G. **Understanding Data Communications**. 6<sup>th</sup> ed., New Riders, 1999.
- MIDORIKAWA, E.T. Metodologia de Projeto com Dispositivos Programáveis. Apostila de Laboratório Digital. PCS-EPUSP, 2016.
- PROCESSING. Site do programa *processing*. http://processing.org. Acesso em 12/09/2025.
- Ricardo Menotti, Ricardo dos Santos Ferreira. Introdução à Lógica Digital com Verilog: uma abordagem prática. Kindle. 2023
- WAKERLY, John F. Digital Design Principles & Practices. 5th edition, Prentice Hall, 2018.

## 4. MATERIAL DISPONÍVEL

- 1 placa para conversão de tensão com circuitos integrados MAX3232 e 74HC4050.
- 1 servomotor.
- 1 sensor ultrassônico HC-SR04.
- 1 protoboard ou outra plataforma de montagem.
- 1 objeto para medida de distância.
- 1 régua ou outra ferramenta de medida.

# 5. EQUIPAMENTOS NECESSÁRIOS

- 1 computador com interface serial (ou 1 cabo USB serial) e software de comunicação.
- 1 computador com software Intel Quartus Prime e ModelSim.
- 1 dispositivo Analog Discovery da Digilent.
- 1 placa de desenvolvimento FPGA DE0-CV com o dispositivo Cyclone V 5CEBA4F23C7N.

#### Histórico de Revisões

E.T.M./2015 - versão inicial.

E.T.M./2019 - revisão e atualização.

E.T.M./2020 – revisão e reorganização da experiência para acesso remoto.

E.T.M./2021 - revisão.

E.T.M./2022 - revisão e atualização para o ensino presencial.

E.T.M./2023 - revisão.

E.T.M./2024 - revisão e adaptação para Verilog.

E.T.M./2025 - revisão.