

# DEPARTMENT OF ELECTRONICS AND TELECOMMUNICATIONS Master degree in Electronic Engineering

## Sistemi Digitali Integrati Operazione San Silvestro: Butterfly

#### Autori:

Antonio Fichera 337213, Elisabetta Vannelli 346477

## Indice

1	Introduzione															
2	Data Flow Diagram															
3	Datapath Butterfly3.1Schema generale del Datapath3.2Moltiplicatore3.3Sommatore3.4Arrotondatore Half-Up	4 4 6 7														
4	orte e Architettura del sistema FFT_16x16															
5	Parallelismo 5.1 Parallelismo esterno	<b>9</b> 9														
6		10 10 12 13														
7	ASM chart, Protocollo e Timing Diagram	SM chart, Protocollo e Timing Diagram 15														
8	VHDL	18														
9	Testbench	19														
10	Prova Matlab	24														
11	Conclusioni	25														
12	### Appendice: codici VHDL    12.1 TB_FFT_16x16.vhd	26 26 34 44 50 51 52 53 54 54 55 56 57 58 58														
	12.15MUX_2TO1.vhd	59														

#### 1 Introduzione

L'approccio adottato fin da subito per la realizzazione dell'Operazione San Silvestro, ormai da noi ribattezzata ironicamente Operazione San Valentino, è stato un processo iterativo fatto di interminabili brainstorming, idee buttate su carta, testate, scartate e sostituite con nuove soluzioni.

Abbiamo esplorato lo spazio delle numerose soluzioni fino a trovare la configurazione più efficiente. Molte delle soluzioni studiate da principio sono poi risultate, in fase di VHDL e testbench, impraticabili o incompatibili con la realizzazione della FFT 16X16.

Alcune di queste idee prevedevano un numero di porte decisamente ridotto rispetto all'attuale configurazione; si prevedevano due porte di ingresso, una per i dati, una per i coefficienti e un'unica porta di uscita, per un totale di 3 porte per singola Butterfly.

Credendo che in questo modo avremmo abbattuto notevolmente i costi, ci siamo poi scontrati con la realtà dei timing e delle connessioni fisiche tra una Butterfly e l'altra; in particolare, essendo che i valori A' e B' prodotti da una Butterfly sarebbero andati in ingresso a due Butterfly distinte, questo ha necessariamente portato alla divisione delle porte dei dati in ingresso e in uscita. Quindi, si avranno complessivamente due porte d'ingresso separate per A e B, e altre due porte d'uscita per A' e B'.

Inoltre, visto che i "Twiddle Factor" con cui lavorano le Butterfly sono fissi, si è optato anche per la separazione in due della porta d'ingresso a questi dedicata; ciò è stato fatto anche per poter fornire simultaneamente parti reale ed immaginaria dei suddetti coefficienti, andando a semplificare la vita a un possibile utente, il quale non avrà più l'obbligo di fornirli con un determinato tempismo.

Per questo motivo, la soluzione scelta ha anche semplificato notevolmente la fase di test, in quanto è stato possibile effettuarla senza l'uso continuo di comandi di wait, per fornire alle Butterfly i coefficienti W.

Modifiche come queste sono state fatte durante tutto il processo di elaborazione della Butterfly. Qui proponiamo la configurazione finale che riteniamo sposarsi meglio con le richieste del nostro committente e che rappresenta un compromesso tra costi, efficienza e fattibilità.

## 2 Data Flow Diagram

Per la stesura del DFD si è adottato il segno grafico di due semicerchi spezzati per interpretare visibilmente il livello di pipe interno alle operazioni di moltiplicazione e somma/sottrazione (mentre l'arrotondamento è rappresentato con due rettangoli). Tali operazioni cominciano in uno step e terminano nel successivo, rendendo il dato disponibile a quello ancora successivo a causa del registro temporaneo, posto in uscita a ogni blocco aritmetico.

Tramite il DFD si è riusciti a ottimizzare il numero di operatori aritmetici usati dall'algoritmo e minimizzato il numero di variabili temporanee.

In particolare, lo scheduling delle operazioni adottato permette di lavorare con un solo moltiplicatore e un solo sommatore, nonostante di quest'ultimo se ne avessero due a disposizione.

Inoltre, lo studio del tempo di vita delle variabili ha reso evidente come fosse necessario introdurre due registri temporanei, come già riportato in precedenza.

Di seguito è riportato il DFD prodotto:




Figura 1: Data Flow Diagram

#### 3 Datapath Butterfly

#### 3.1 Schema generale del Datapath

Di seguito si propone una descrizione generale del Datapath, dei blocchi costituenti, delle connessioni e degli aspetti logici. La trattazione sul parallelismo è gestita separatamente nei paragrafi successivi. Il Datapath riportato in Figura 2 risulta così composto:

#### Porte di I/O

- Porta INPUT\_A → porta d'ingresso del dato A (entrano sia parte reale che immaginaria)
- Porta INPUT\_B → porta d'ingresso del dato B (entrano sia parte reale che immaginaria)
- $\bullet$  Porta <code>INPUT\_WR</code>  $\to$  porta d'ingresso dedicata alla sola parte reale dei coefficienti W
- ullet Porta INPUT\_WI o porta d'ingresso dedicata alla sola parte immaginaria dei coefficienti W
- Porta OUTPUT\_A → porta d'uscita del dato A' (escono sia parte reale che immaginaria)
- Porta OUTPUT\_B → porta d'uscita del dato B' (escono sia parte reale che immaginaria)

#### Componenti

- ullet Registro REG\_AR o salva la parte reale di A in ingresso
- ullet Registro REG\_AI o salva la parte immaginaria di A in ingresso
- ullet Registro REG\_BR o salva la parte reale di B in ingresso
- ullet Registro REG\_BI o salva la parte immaginaria di B in ingresso
- ullet Registro REG\_WR ightarrow salva la parte reale di W
- ullet Registro REG\_WI ightarrow salva la parte immaginaria di W
- Registro REG\_TMP\_MPY → salva il risultato parziale in uscita dal blocco moltiplicatore
- ullet Registro REG\_TMP\_SUM o salva il risultato parziale in uscita dal blocco sommatore
- ullet Registro REG\_AR\_PRIMO o salva la parte reale di A' in uscita
- Registro REG\_AI\_PRIMO  $\rightarrow$  salva la parte immaginaria di A' in uscita
- $\bullet$  Registro REG\_BR\_PRIMO  $\rightarrow$  salva la parte reale di B' in uscita
- $\bullet$ Registro REG\_BI\_PRIMO  $\rightarrow$ salva la parte immaginaria di B' in uscita
- $\bullet$  MUX\_A  $\to$  permette la selezione tra parte reale o immaginaria di A in ingresso
- $\bullet$  MUX\_B  $\to$  permette la selezione tra parte reale o immaginaria di B in ingresso
- $\bullet$  MUX\_W  $\to$  permette la selezione tra parte reale o immaginaria di W
- ullet MUX\_AB o permette la selezione tra A o B prima del blocco moltiplicatore
- ullet MUX\_SUM o permette la selezione tra il dato A o la somma parziale in REG\_TMP\_SUM
- $\bullet$  MUX\_OUT\_A  $\to$  permette la selezione tra parte reale o immaginaria di A' in uscita

- $\bullet$  MUX\_OUT\_B  $\to$  permette la selezione tra parte reale o immaginaria di B' in uscita
- $\bullet$  MULTIPLIER  $\to$  effettua la moltiplicazione tra due dati o moltiplica un dato per 2
- $\bullet$  ADDER  $\rightarrow$ effettua le operazioni di somma o sottrazione tra due dati
- $\bullet$ ROUNDER\_HU  $\to$ effettua le operazioni di arrotondamento e troncamento del dato

## Ostapath/Execution Unit




Figura 2: Datapath/Execution Unit della Butterfly

Dalle porte d'ingresso dei dati, entrano prima le parti reali e poi (dopo un colpo di clock) le parti immaginarie. Quindi i dati vengono memorizzati negli appositi registri, le cui uscite sono collegate a dei Multiplexer, MUX\_A e MUX\_B, pilotati dai selettori SEL\_MUX\_A e SEL\_MUX\_B che distingueranno quale componente prendere, se quella reale (0) o quella immaginaria (1).

Le uscite di questi due MUX vanno ad un successivo mux, MUX\_AB, che sceglie quale dato prendere, se A o B, da portare all'ingresso del moltiplicatore, dove poi il dato A verrà shiftato o il dato B verrà moltiplicato per il coefficiente W. L'uscita del MUX\_A viene portata anche al MUX\_SUM dove, in base al valore del selettore SEL\_MUX\_SUM, prende il valore A (0) o il contenuto del registro REG\_TMP\_SUM (1); l'uscita di questo mux è collegata in input al blocco sommatore, per cui verrà sommata o sottratta al risultato presente sull'altra porta d'ingresso del sommatore, ossia il dato proveniente dal blocco moltiplicatore.

L'uscita del sommatore è poi inviata al blocco arrotondatore, il quale esegue l'arrotondamento al valore fractional su 20 bit più vicino, e il risultato viene successivamente salvato nei rispettivi registri d'uscita. Le uscite dei registri dove viene salvato A' sono collegate al MUX\_OUT\_A, analogamente le uscite dei registri in cui viene salvato B' sono collegate al MUX\_OUT\_B; lo scopo di tali Multiplexer è quello di mandare, sulla porta d'uscita, la componente (reale o immaginaria) corretta, per permettere a una Butterfly di un livello successivo di lavorare con i dati corretti.

Di seguito, sono descritti nello specifico i tre blocchi aritmetici:

#### 3.2 Moltiplicatore

Sui due ingressi del moltiplicatore entrano da una parte A o B "INPUT\_SX"), mentre dall'altra ("INPUT\_DX") entra sempre W. Il dato a sinistra viene sia shiftato di un bit a sinistra (ossia, moltiplicato per 2), ma anche moltiplicato per l'altro ingresso. Un mux stabilisce se far proseguire il risultato della moltiplicazione (1) o il valore d'ingresso shiftato (0) in base al selettore MPY\_SHIFTN. L'uscita del mux è seguita dal registro di pipe, che poi manda l'uscita fuori dal blocco moltiplicatore.




Figura 3: Moltiplicatore

#### 3.3 Sommatore

Questo blocco implementa somma e sottrazione su entrambi i suoi ingressi, tramite l'uso dei segnali SUB\_ADDN\_DX e SUB\_ADDN\_SX, selettori dei due mux, per decidere se invertire o meno i dati in ingresso. Il C\_IN è dato dall'OR dei due segnali di selezione. Anche qui è presente un registro di pipe.




Figura 4: Sommatore

#### 3.4 Arrotondatore Half-Up

È un blocco il cui unico ingresso è il dato da arrotondare, che viene dapprima diviso per 2 (shiftando di un bit verso destra) e poi gli viene sommato il valore  $2^{-20}$ , che equivale a mezzo LSB della dinamica originaria. Il dato viene poi troncato e riportato su 20 bit. Anche qui è presente un registro di pipe.




Figura 5: Arrotondatore

#### 4 Porte e Architettura del sistema FFT\_16x16

Il sistema che realizza l'FFT 16x16 presenta 32 porte d'ingresso a 20 bit e 16 porte d'uscita a 20 bit, interamente dedicate ai dati da processare; inoltre, sono presenti altre 3 porte d'ingresso a 1 bit, per i segnali di CLOCK, START e RESET, e una porta d'uscita a 1 bit, dedicata al segnale di DONE. A livello architetturale, l'intero sistema è realizzato semplicemente da 32 componenti Butterfly, raggruppati in 4 "stadi" da 8 Butterfly ciascuno. Gli stadi sono tutti collegati in cascata e le connessioni tra le Butterfly sono state realizzate secondo lo schema riportato di seguito:




Figura 6: Architettura del sistema FFT

Si noti che gli ingressi delle Butterfly del primo stadio sono collegati direttamente ai bus d'ingresso (segnati in nero), così come le uscite delle Butterfly del quarto e ultimo stadio sono collegate direttamente ai bus d'uscita (anch'essi in nero); queste ultime sono collegate secondo un'ordine ben preciso, in modo tale da vedere in ordine le varie componenti spettrali.

Per quanto riguarda le interconnesioni tra Butterfly, per rendere più semplice la stesura del codice VHDL e la comprensione del sistema, è stato creato un data type custom, chiamato "BF\_TYPE": questo non è altro che è un array di 24 componenti, ognuna delle quali è di tipo SIGNED su 20 bit. Sono, quindi, stati dichiarati due signal di tale tipologia, BF\_OUT\_A e BF\_OUT\_B, collegati ognuno alla oppurtuna uscita della corrispettiva Butterfly (segnati in rosso).

Con questi signal sono state realizzate le connesioni tra le uscite e gli ingressi (segnati in verde) di due stadi adiacenti. Per quanto riguarda i Twiddle Factors, la modalità con cui questi arrivano ad ogni Butterfly verrà discussa in seguito, nella sezione dedicata al Testbench.

#### 5 Parallelismo

#### 5.1 Parallelismo esterno

Avendo adottato per ogni Butterfly 4 porte di ingresso e 2 di uscita, risulta un totale di 6 porte per ogni Butterfly. Relativamente al blocco della FFT 16X16, come già anticipato, avremo 4 stadi in cascata, ognuno dei quali composto da 8 Butterfly che lavorano in parallelo. Considerando che ogni Butterfly del primo stadio ha 4 porte di ingresso e che ogni Butterfly dell'ultimo stadio ha 2 porte di uscita, complessivamente avremo 32 bus d'ingresso e 16 bus d'uscita, per un totale di 48 bus da 20 bit ciascuno. Il numero dei bus poteva essere ottimizzato, limitando i costi ma intaccando la velocità di esecuzione della Butterfly, per cui si è deciso che, avendo già risparmiato sul numero di componenti utilizzati, una spesa maggiore sui bus sia un giusto compromesso.

#### 5.2 Parallelismo interno

Teoricamente il numero di bit di overflow che possiamo avere per l'intera FFT (N=16) è dato da  $[log_2N+1]$ , quindi 5 bit. Di questi, 4 bit di overflow vengono recuperati dividendo per 2 (all'interno del blocco Arrotondatore) ogni risultato prodotto dalla Butterfly: quindi, visto che ogni stadio recupera un bit, avendo 4 stadi che lavorano in cascata si riescono a recuperare 4 bit. Da questo scalamento deriva il fattore di scala finale, che è pari a 16 (FS =  $2^4$ ).

L'ultimo bit di overflow viene recuperato tramite l'inserzione del **bit di guardia**, utilizzato solo quando la dinamica di ingresso del primo stadio eccede da  $[-0.5 \div +0.5]$ . Avendo dati che entrano su 20 bit con una dinamica da  $[-1 \div +1]$  il bit di guardia è stato inserito replicando l'MSB e shiftando tutti gli altri bit verso destra di una posizione. A questo punto i dati entrano nel primo livello con una corretta dinamica numerica  $[-0.5 \div +0.5]$ , ma dal secondo livello in avanti le Butterfly lavorano tra  $[-1 \div +1]$ . Questo ha portato a modificare la nostra prima idea sul parallelismo d'uscita del moltiplicatore, che teoricamente sarebbe potuto essere 2n-1 (39 bit teorici) ma che in realtà risulta essere su 2\*n bit, più specificatamente 2\*20 bit, quindi 40 bit in formato Q1.38 e avendo una dinamica in uscita dal moltiplicatore tra  $[-2 \div +2]$ . Mantenere 40 bit anziché 39 permette di avere un risultato corretto dell'operazione su tutti e quattro gli stadi, invece 39 bit sarebbero stati sufficienti solo per il corretto prodotto del primo stadio.

Proseguendo verso il sommatore, effettuando 3 somme consecutive con il massimo della dinamica ottenuta finora, per essere sicuri di non avere problemi di overflow la dinamica viene aumentata al range  $[-8 \div +8]$  con formato Q3.38, con un aumento del parallelismo di due bit, da 40 bit a 42 bit. Infine, il dato in ingresso all'Arrotondatore è su 42 bit e questo viene subito shiftato a destra di una posizione (ossia, viene diviso per 2) scartando l'LSB; quindi, shiftando tutti gli altri bit a destra di una posizione si ottiene una dinamica da  $[-4 \div +4]$ . A questo punto viene sommato mezzo LSB, corrispondente a  $2^{-20}$ , poi in uscita al sommatore viene effettuato il troncamento dei bit di peso  $2^2$  e  $2^1$ , repliche dell'MSB, e il troncamento anche dei bit di peso da  $2^{-20}$  a  $2^{-38}$ . Viene così ripristinata la dinamica originaria tra  $[-1 \div +1]$ , mantenendo inalterati i bit di peso fra  $2^0$  e  $2^{-19}$  (che sarebbero, dal bit 38 al bit 19 in uscita dal sommatore), che sono il risultato già arrotondato.

Per venire incontro allo studio del parallelismo appena proposto, si è provveduto ad effettuare le seguenti operazioni:

- Estensione di segno di 2 bit sulla connessione tra uscita moltiplicatore e ingresso sommatore
- Estensione da 20 bit a 39, aggiungendo 19 zeri come LSB al signal che connette MUX\_A e MUX\_SUM ed ulteriore estensione di segno di 3 bit in ingresso a MUX\_SUM, arrivando a 42 bit
- Estensione da 20 bit a 40 aggiungendo 20 zeri come LSB all'ingresso di sinistra del moltiplicatore, si noti che in tale operazione è presente già la moltiplicazione per 2, essendo che l'MSB, in uscita dal moltiplicatore, ha peso  $-2^1$




Figura 7: Parallelismo interno

#### 6 Unità di controllo

#### 6.1 CU schema generale




Figura 8: Control Unit

La CU è costituita da:

- $\mu$ AR  $\rightarrow$  il "**micro Address Register**" è un registro su 5 bit, contenente i bit che codificano lo stato corrente della Macchina. Di questi, i 4 bit più significativi finiscono in ingresso a un Decoder, il quale fornisce alle  $\mu$ ROM la locazione del prossimo stato. L'LSB viene, invece, determinato dalla PLA, il cui funzionamento sarà descritto in seguito; tale bit, viene poi mandato in ingresso al MUX\_JUMP.
- $\mu$ IR  $\rightarrow$  il "**micro Instruction Register**" è un registro su 26 bit organizzato come specificato in Figura 11. I bit 23-5 sono i comandi di gestione del Datapath. I bit 4-0 sono il "Next State" e il bit 25 è l'uscita DONE della Butterfly. Il bit 24 è il Condition Code (CC) ed insieme al bit 0 (LSB del Next State) entrano nella Late Status PLA.

- DECODER  $\rightarrow$  riceve un ingresso su 4 bit dal  $\mu$ AR fornendo sedici possibili uscite, una sola alla volta attiva, corrispondenti a ognuna delle 16 righe presenti nelle due  $\mu$ ROM. Il decoder attiva una riga su entrambe le memorie indipendendentemente dall'LSB.
- EVEN\_ROM  $\rightarrow \mu ROM$  pari, contiene lo stato di IDLE e gli stati della modalità "Continua"
- ODD\_ROM  $\rightarrow \mu ROM$  dispari, contiene gli stati della modalità "One Shot"
- MUX\_ROM → dopo che il decoder ha selezionato una riga su entrambe le memorie, il mux di selezionare la riga della memoria pari (0) o quella della dispari (1)
- $\bullet$  MUX\_JUMP  $\;\to$  funziona come selettore del mux MUX\_ROM
- ullet PLA ullet gestisce i salti, ossia determina il valore dell'LSB del Next State

Di seguito si riportano alcune considerazioni importanti adottate nella Control Unit.

Innanzitutto, l'architettura da noi adottata sfrutta un **Sequenziatore con indirizzamento esplici- to** (evidente, visto l'impiego delle  $\mu$ ROM, che contengono l'indirizzo nel Next State) e viene impiegata la tecnica del "**Late Status**", che permette di posticipare la decisione dello stato futuro dopo il tempo di accesso alla  $\mu$ ROM (ossia, vengono lette entrambe le memorie e poi, tramite l'LSB, viene selezionata una delle due); ciò comporta un notevole incremento delle prestazioni.

Il  $\mu$ IR campiona i dati in ingresso sul fronte di salita, così come tutti gli altri componenti dell'Unita di Esecuzione; è preferibile che il fronte del clock su cui evolva questo registro sia in accordo con i componenti del Datapath, in quanto da questo vengono forniti tutti i comandi. Al contrario, il  $\mu$ AR evolve sul fronte di discesa, ciò è necessario affinché ogni stato della macchina duri un colpo di clock. Il MUX\_JUMP serve a velocizzare un salto "tardivo", ovvero se ad esempio l'utente attivasse tardi il segnale di START (anziché attivarlo sul fronte di salita del clock lo dà mezzo periodo dopo, quindi in corrispondenza del fronte di discesa), quello che potrebbe succedere è che il  $\mu$ AR avrà già campionato i dati al suo ingresso, compreso l'LSB "errato".

Tuttavia, grazie alla tecnica del Late Status, che sfrutta l'impiego della Late Status PLA, è comunque possibile effettuare la scelta dello stato futuro correttamente e "saltare" all'ultimo momento, grazie all'LSB\_OUT direttamente connesso al MUX\_JUMP, selezionato mediante il selettore CC\_Validation.

Segnale di DONE: dovendo distinguere le due modalità di funzionamento, alla fine della modalità Continua (nello stato CONT\_6) viene attivato il segnale di DONE per un solo colpo di clock, e ciò avvisa l'utente che dei dati sono stati prodotti, ma l'esecuzione sta continuando. Al contrario, in modalità One Shot il segnale di DONE rimane attivo per 3 colpi di clock, negli stati FINISH, SEND\_REAL e SEND\_IMAG, avvisando l'utente che gli ultimi dati sono stati prodotti e non ne verranno forniti altri. La macchina ha finito totalmente l'esecuzione e ritornerà in stato di IDLE.

Tutti i valori codificati nello stato di IDLE, ad eccezione di CC=0, rappresentano i valori di default dei comandi, dove per comodità, simmetria e simpatia si è posto un unico bit a 1, quello centrale, in corrispondenza del comando MPY\_SHIFTN.

D	ONE	CC	REG_IN_LE						DATAPATH COMMANDS									REG_OUT_LE					NEXT STATE				
	25	24	23	22	24	20	13	18	17	16	15	14	13	12	44	10	8	8	7	6	5	4	3	2	1	0	
0	0	1	0	0	0	0	0	0	0	0	0	0	1	0	0	0	Ð	0	0	0	0	0	0	0	0	0	

Figura 9: Default Values

#### 6.2 Late Status PLA

Si occupa di gestire i salti e lo fa andando ad agire sull'LSB. È un semplice blocco costituito da una porta AND e un MUX in cui arriva l'LSB, bit 0 in del  $\mu$ IR, il cui valore passa all'LSB\_OUT invariato o complementato, in base al valore del selettore; questo non è altro che una AND tra l'ingresso di "Status", nel nostro caso il solo segnale START, e il bit di CC, ossia il bit 24 del microIR:

- Se entrambi sono a 1 allora siamo nella condizione di avere un salto: il valore dell'LSB viene complementato dall'inverter e l'LSB\_OUT assumerà tale valore, grazie al selettore pari a 1.
- Se CC non è posto a 1 ma accidentalmente dall'esterno arrivasse un segnale di START, questo comunque da solo non è in grado di permettere un salto, poiché il selettore sarebbe pari a 0. L'LSB\_OUT manterrebbe il valore dell'LSB e l'esecuzione continua sequenzialmente.

In uscita dalla PLA abbiamo due segnali:

- CC\_VALIDATION  $\rightarrow$  è il selettore del MUX\_JUMP, permette la selezione tra l'uscita del  $\mu$ AR (0) e l'uscita LSB\_OUT della PLA (1); inoltre, rende possibile eseguire salti "tardivi"
- LSB\_OUT  $\rightarrow$  LSB che stabilisce quale sarà lo stato futuro, in quanto viene utilizzato come selettore del MUX\_ROM; questo segnale va sia al MUX\_JUMP che al  $\mu$ AR.




Figura 10: Late Status PLA

#### 6.3 Struttura $\mu$ ROM

La Macchina ha 21 stati possibili, per cui sono necessari 5 bit per effettuare la codifica di questi. Tali bit danno vita a 32 celle di memoria, divisi equamente tra  $\mu$ ROM pari e  $\mu$ ROM dispari. Per cui si avranno due "sottocelle", ciascuna da 16 locazioni con parallelismo a 26 bit. Ogni locazione ha la seguente struttura:

- Bit 25: DONE, collegato alla porta di uscita della BF; segnala che dei dati sono stati prodotti
- Bit 24: CC, bit che rende possibili i "salti"
- Bit 23-18: Enable dei registri di ingresso
- Bit 17-9: Comandi dei componenti combinatori del DP
- Bit 8-5: Enable dei registri di uscita
- Bit 4-0: Codifica del Next State

Ogni riga delle  $\mu$ ROM viene selezionata mediante il Decoder, il quale ha al suo ingresso i 4 bit più significativi dello stato Stato Corrente.

Lo stato di IDLE è codificato con "0000-0", che rappresenta il punto di partenza dell'algoritmo all'interno della prima cella della  $\mu$ ROM pari. Nella cella 0000-0 è quindi presente lo stato di IDLE, da questo è possibile prendere due direzioni:

- 1) Se non arriva il segnale di START allora si rimane in IDLE 0000-0  $\rightarrow$  LSB rimane invariato e il Next State contenuto dentro alla riga dell'IDLE è esattamente 0000-0. Quindi rimaniamo alla prima locazione della  $\mu$ ROM pari.
- 2) Se arriva il segnale di START allora bisogna saltare verso lo stato GET\_REAL 0000-1  $\rightarrow$  LSB cambia e diventa 1, ma i quattro bit del Next State contenuti nella riga dell'IDLE sono sempre 0000. Quindi ci siamo spostati alla locazione 0000-1, ossia la prima della  $\mu$ ROM dispari.

È chiaro, quindi, che gli unici stati in cui si può ricadere al momento di un salto si differenziano per il solo LSB. Si agisce su di esso tramite la Late Status PLA, già descritta in precedenza. Arrivati allo stato GET\_REAL proseguiamo l'esecuzione in modalità sequenziale nella  $\mu$ ROM dispari con i successivi stati (GET\_IMAG, DO\_M3...), fino ad arrivare allo stato DO\_M5 ("01011"), contenuto nella cella 5 della  $\mu$ ROM, in cui di nuovo è previsto un possibile salto:

- 1) Se non arriva lo START  $\rightarrow$  il Next State contenuto nella riga dello stato DO\_M5 è 0110-1, che punta alla sesta cella della  $\mu$ ROM dispari, dove c'è lo stato DO\_M6; quindi, si prosegue sequenzialmente la modalità **ONE SHOT** nella  $\mu$ ROM dispari e non viene effettuato il salto.
- 2) Se arriva lo START  $\rightarrow$  è necessario saltare per entrare in modalità **CONTINUA**, spostandosi nello stato CONT\_1 della  $\mu$ ROM pari, esattamente posto alla sesta locazione 0110-0 della suddetta memoria.

Ipotizando di proseguire in sequenza nella modalità Continua, dallo stato CONT\_1 fino a CONT\_6 ("1011-0"), localizzato nell'undicesima locazione pari, anche qui risulta esserci un possibile salto:

1) Se arriva lo START  $\rightarrow$  dobbiamo proseguire con modalità Continua. Il Next State puntato dallo stato CONT\_6 è lo stato DO\_M6 (cella 0110-1), tuttavia la PLA complementa l'LSB e prosegue la modalità Continua, rimanendo quindi nella  $\mu$ ROM pari, dove nella locazione 0110-0 si trova lo stato CONT\_1.

2) Se non arriva lo START  $\rightarrow$  si prosegue in maniera sequenziale verso lo stato indicato dal Next State (0110-1), cioè la sesta cella della  $\mu$ ROM dispari, corrispondente allo stato DO\_M6; da qui si proseguirà l'esecuzione in maniera puramente sequenziale, in quanto non sono previsti ulteriori salti. Dopo lo stato SEND\_IMAG, la macchina tornerà in IDLE e l'esecuzione sarà terminata.

Come già anticipato, dallo stato SEND\_IMAG il Next State risulta essere l'IDLE, da cui ripartirà tutto l'algoritmo. Specifichiamo che, nonostante si vada da una  $\mu$ ROM all'altra, questo non è un salto (non essendoci né lo START né il CC pari a 1), ma è semplicemente una prosecuzione sequenziale. Di seguito è presentato il contenuto delle due  $\mu$ ROM:




Figura 11: Contenuto delle  $\mu$ ROM

#### 7 ASM chart, Protocollo e Timing Diagram

L'ASM chart assume un'importanza fondamentale, in quanto rende possibile:

- Visualizzazione grafica dell'evoluzione della macchina: ogni rettangolo rappresenta un determinato stato, il cui nome è riportato sopra di esso (in rosso), con la corrispettiva codifica (in viola). All'interno di questo, sono elencate le azioni eseguite dal Datapath (in nero) in quello stato, mentre ai lati i comandi attivi (in blu).
  - Al contrario, i rombi rappresentano i possibili salti, in funzione dello START.
- Temporizzazione della macchina: essendo che il dispositivo evolve da uno stato all'altro ogni colpo di clock, mediante l'ASM è possibile ricavare il giusto tempismo con cui l'utente deve fornire il segnale di START, i dati da processare e un ulteriore segnale di START per poter effettuare l'esecuzione dell'algoritmo in modalità continua.

Il protocollo che deve rispettare l'utente, affinché la macchina funzioni correttamente, è il seguente:

- 1) ACCENSIONE: bisogna, innanzitutto, fornire un segnale di clock alla frequenza desiderata; la macchina è stata testata con un clock a 10 MHz, per cui si consiglia di lavorare con un segnale a frequenza simile. Inoltre, affinché la macchina possa partire correttamente, bisogna fornire un segnale di RESET (attivo basso), in modo tale che si parta dallo stato di IDLE. Si noti che tale segnale è asincrono, per permettere alla macchina di essere inizializzata correttamente, anche nel caso in cui il clock non fosse ancora presente
- 2) INIZIO ESECUZIONE: bisogna fornire un segnale di START (attivo alto, della durata di un colpo di clock), affinché la macchina esca dallo stato di IDLE e cominci l'esecuzione dell'algortimo. L'utente dovrà poi fornire la parte REALE dei dati da processare dopo un colpo di clock dal segnale di START, mentre la parte IMMAGINARIA deve essere fornita dopo un ulteriore colpo di clock, quindi dopo due colpi di clock dal segnale di START.
- 3) ONE SHOT: nel caso in cui l'utente abbia un singolo set di dati da processare, non è richiesta alcuna ulteriore azione da parte sua. Ogni signola Butterfly produce dei risultati parziali dopo 12 colpi di clock dal segnale di START ed essendoci 4 livelli che lavorano in cascata, i risultati finali saranno disponibili dopo 48 colpi di clock dal segnale di START. Viene, dunque, attivato un segnale di DONE che, come discusso in precedenza, sarà attivo per 3 colpi di clock: sui bus di uscita sarà disponibile la parte REALE dei dati prodotti un colpo di clock dopo l'attivazione del DONE, mentre la parte IMMAGINARIA sarà disponibile dopo un ulteriore colpo di clock, ossia due colpi di clock dopo l'attivazione del DONE.
- 4) MODALITA' CONTINUA: nel caso in cui l'utente abbia più di un set di dati da processare, egli dovrà fornire un nuovo segnale di START dopo 6 colpi di clock dallo START precedente, rispettando la temporizzazione (sia per lo START, che per i dati) già precedentemente descritta. In questo caso, dopo 48 colpi di clock dal primo segnale di START vengono prodotti i risultati del primo set di dati; essendo che verranno prodotti anche altri risultati e quindi la macchina continuerà a lavorare, il segnale di DONE durerà un solo colpo di clock, ma le tempistiche con cui le parti reale e immaginaria del dato sono presenti sui bus di uscita sono analoghe a prima. I risultati di un certo set di dati saranno disponibili in uscita sempre dopo 6 colpi di clock dopo i risultati del set precedente. Solo nel caso dell'ultimo set di dati il segnale di DONE avrà la durata di 3 colpi di clock, per segnalare all'utente la fine totale dell'esecuzione, per cui la macchina tornerà poi in stato di IDLE.

Lo START risulta quindi essere sia il segnale con cui si avvia l'esecuzione dell'algoritmo, che il segnale che discrimina fra le due modalità.

Di seguito, è riportata l'ASM chart precedentemente descritta. Si noti che sono state differenziate, anche graficamente, le due possibili modalità di funzionamento: in particolare, nel caso di un'esecuzione **One Shot**, viene utilizzato solamente il "blocco superiore", percorso in **senso orario**. Al contrario, la **Modalità Continua** sfrutta anche l'impiego del "blocco inferiore", percorso in **senso antiorario**.




Figura 12: ASM chart

Di seguito, è riportato un breve Timing Diagram, che illustra l'inizio dell'esecuzione di una Butterfly del primo stadio, le cui porte e segnali sono riportati in blu e con l'indice (I).

Al fine di illustrare al meglio l'interfacciamento tra le Butterfly di stadi adiacenti, è rappresentata pure la parte finale di esecuzione della prima Butterfly; il segnale di DONE di questa permette a una Butterfly del secondo stadio, le cui porte e segnali sono riportati in arancione e con l'indice (II), di entrare in funzione.

Si noti come la prima Butterfly, subito dopo aver asserito il segnale di DONE, non vada subito in stato di IDLE, ma pilota adeguatamente il MUX\_OUT, in modo tale da fornire alla seconda Butterfly i dati corretti.

Per finire, il segnale di DONE dura un solo colpo di clock perché, nella fase di progetto in cui è stato realizzato il Timing Diagram riportato, non si era ancora deciso di differenziare il DONE della Modalità Continua da quello di fine esecuzione.

Per essere rigorosi, sarebbe stato più corretto far durare tale segnale 3 colpi di clock.




Figura 13: Timing Diagram

#### 8 VHDL

In appendice, sono riportati tutti i codici VHDL sviluppati per il progetto. I componenti descritti, elencati in ordine gerarchico, sono i seguenti:

- FFT\_16x16: Top-Level Entity del sistema; dispone 16 porte d'ingresso su 20 bit per i dati, di altrettante porte d'ingresso per le parti reali e immaginarie dei Twiddle Factors, nonché di 16 porte in uscita su 20 bit, dalle quali vengono forniti i dati nel dominio della frequenza. L'architettura è composta da 32 Butterfly, che sono opportunamente collegate tra loro.
- Butterfly: Processore che esegue operazioni aritmetiche sui due dati di ingresso; ogni Butterfly consta di 2 porte d'ingresso su 20 bit per i dati, di altrettante porte d'ingresso per le parti reali e immaginarie dei Twiddle Factors, nonché di 2 porte in uscita su 20 bit per i valori prodotti. A livello architetturale, la Butterfly utilizza 12 componenti, classificabili in due tipologie:
  - Execution Unit: è l'insieme dei componenti che si occupano della memorizzazione dei dati di ingresso, della loro rielaborazione aritmetica e dell'invio dei dati alla porta di uscita.
  - Control Unit: è l'insieme dei componenti che si occupano della corretta esecuzione dell'algoritmo; definisce lo stato della macchina, le sue evoluzioni e i comandi della EU.

Di seguito, sono elencati i componenti facenti parte della Execution Unit. La struttura e il comportamento dei blocchi aritmetici sono stati già discussi in precedenza.

- Multiplier\_Shifter, Adder\_Subtractor, Rounder
- Register\_Nbit, MUX\_2TO1\_Nbit

Di seguito, sono elencati i componenti facenti parte della Control Unit. La struttura e il compito dei vari blocchi sono stati già discussi in precedenza.

- Decoder\_4to16, EVEN\_ROM, ODD\_ROM, LateStatus\_PLA
- Register\_Nbit\_SLV, MUX\_2TO1\_Nbit\_SLV, MUX\_2TO1

La stesura del codice VHDL ha portato alla luce diverse criticità nel sistema inizialmente progettato, tra le quali la necessità di aumentare il numero di porte di ingresso e uscite per permettere i giusti collegamenti tra le Butterfly, oltre al fatto di dover anche realizzare un'apposita struttura d'uscita (composta dai due MUX\_OUT), che permettesse di mandare i dati sulla porta d'uscita in modo coerente con quanto succede alla porta d'ingresso.

#### 9 Testbench

Per poter testare il funzionamento dell'intero sistema, è stato prodotto il file "TB\_FFT\_16x16.vhd", dove è stato incluso come "component" il sistema FFT\_16x16 e sono stati descritti due processi espliciti. Anche il codice del Testbench è riportato in Appendice.

Il primo processo prende il nome di "**CLK**" e si occupa esclusivamente della generazione del clock, utilizzando una costante temporale chiamata "TP", dal valore di 100 ns. Il clock così generato ha una frequenza di 10 MHz.

Il secondo processo prende il nome di "**Simulation**" e propone un esempio di utilizzo del sistema. In questo processo vengono dapprima definiti i valori dei coefficienti W, mandandoli nei rispettivi bus. Per fare ciò si è preferito numerare i bus da 1 a 8, rimanendo coerenti con quanto fatto con gli altri bus e le Butterfly stesse. In particolare sui bus saranno presenti i coefficienti nel seguente ordine:

BUS W<sub>-</sub>1 => 
$$W^0$$
, BUS W<sub>-</sub>2 =>  $W^4$ , BUS W<sub>-</sub>3 =>  $W^2$ , BUS W<sub>-</sub>4 =>  $W^6$ , BUS W<sub>-</sub>5 =>  $W^1$ , BUS W<sub>-</sub>6 =>  $W^5$ , BUS W<sub>-</sub>7 =>  $W^3$ , BUS W<sub>-</sub>8 =>  $W^7$ 

Dopodiché, viene eseguito un ciclo di inizializzazione della macchina, mandando un segnale di RESET. Viene poi attivato il segnale di START e, dopo un colpo di clock, vengono fornite le parti reali dei dati in ingresso ai bus; sono stati scritti tutti i vari vettori testati, in modo tale che sia possibile provarli uno alla volta, semplicemente rimuovendo il commento. Dopo un ulteriore colpo di clock, vengono mandate sul bus d'ingresso le parti immaginarie dei dati d'ingresso, sempre uguali a zero.

Al colpo di clock successivo, il bus viene mandato in alta impedenza, e ciò viene fatto sia per indicare che non c'è più bisogno di avere i dati sul bus, ma anche per distinguere visivamente questo istante temporale rispetto al caso iniziale (infatti, prima che i dati venissero mandati dall'utente, i valori presenti sui bus d'ingresso erano semplicemente non inizializzati).

In seguito, dopo altri 3 colpi di clock, è presente il codice che permette di testare due esecuzioni in modalità Continua. Se si volesse testare la modalità One Shot, basterebbe commentare i segnali di START.


Inoltre, è stata dichiarata una seconda costante temporale, chiamata "DELTA\_DELAY", pari a 1fs. L'utilizzo di questa variabile è stato necessario perché abbiamo erroneamente disattivato il ritardo combinatorio che il simulatore dovrebbe inserire in automatico (pari alla risoluzione del simulatore stesso, e prende proprio il nome di Delta Delay) e, non sapendo più come riattivarlo, abbiamo escogitato questo simpatico "stratagemma", per permettere ai registri d'ingresso di campionare i dati correttamente.

Oltre al Testbench dell'intero sistema, sono stati simulati anche alcuni singoli componenti, ossia la Butterfly, il Multiplier\_Shifter e l'Adder\_Subtractor.

Nelle pagine seguenti, sono riportati degli estratti del Testbench. Per renderne più facile la fruizione, nelle immagini acquisite le porte del DUT hanno tutte il nome riportato in nero; in particolare, le forme d'onda dei segnali START, CLOCK, RESET e DONE sono pure di colore nero, mentre i colori delle forme d'onda dei bus dati assumono colori differenti, in base ai valori su essi presenti. Inoltre, sono state aggiunte pure le porte START e DONE di 4 Butterfly, una per ogni stadio: primo stadio in nero, secondo in verde, terzo in rosso e quarto in blu.

Viene simulata un'esecuzione in modalità continua, con i seguenti vettori d'ingresso:

2) 
$$X = \begin{bmatrix} -1 & 0 & +1 & 0 & -1 & 0 & +1 & 0 & -1 & 0 & +1 & 0 \end{bmatrix} / 2$$






Figura 14: Accensione e inizio esecuzione. Vengono acquisiti i primi 3 vettori in ingresso. Dopo 1600 ns le Butterfly del primo stadio hanno prodotto dei risultati parziali, per cui entrano in gioco anche le Butterfly del secondo stadio



Figura 15: Valore dei W e delle uscite a inizio esecuzione. Si noti che i valori dei W sono fissi da inizio esecuzione, reso possibile dall'impiego di due bus separati per parte reale e parte immaginaria



Figura 16: Esecuzione intermedia tra 2000 ns e 4000 ns. Vengono acquisiti gli altri 3 vettori in ingresso. Le Butterfly del secondo stadio forniscono i primi dati, così anche il terzo stadio entra un funzione




Figura 17: Esecuzione intermedia tra 4800 ns e 6800 ns; le Butterfly del primo stadio hanno finito la loro esecuzione e vanno in stato di IDLE. Inoltre, a distanza di 6 colpi clock l'uno dall'altro, vengono forniti i primi 3 dati finali sui bus d'uscita: tutti i risultati prodotti sono corretti




Figura 18: Esecuzione finale tra 6800 ns e 8800 ns; anche le Butterfly del secondo stadio hanno finito la loro esecuzione e vanno in stato di IDLE, seguite, dopo 6 colpi di clock, dalle Butterfly degli ultimi due stadi. Anche in questo caso, a distanza di 6 colpi clock l'uno dall'altro, vengono forniti gli ultimi 3 dati finali sui bus d'uscita: tutti i risultati prodotti sono corretti. Si noti come l'ultimo segnale di DONE duri 3 colpi di clock, a indicare che l'esecuzione complessiva è terminata e che l'intero dispositivo andrà in stato di IDLE

#### 10 Prova Matlab

Al fine di testare la correttezza della Butterfly implementata, è stato scritto un codice Matlab che realizza le operazioni effettuate dalla Butterfly. Mediante delle variabili di appoggio e reiterati utilizzi della funzione implementata, è possibile effettuare una FFT 16x16 sui dati d'ingresso.

Per testare lo script, è sufficiente scrivere un vettore d'ingresso X con 16 componenti, dopodiché bisognerà copiare e incollare il contenuto del codice, dalla riga 18 (dove è presente il commento "PRIMO LIVELLO") fino alla fine, nella Command Window dell'ambiente Matlab.

Nel Workspace compariranno i vettori Y00-Y15, rappresentanti i campioni della variabile d'ingresso nel dominio della frequenza. Lo script implementato è riportato di seguito:

```
function [A_primo, B_primo] = butterfly(A, B, m)
       A_fixed = fi(A, 1, 23, 19);
       B_{\text{-}}fixed = fi(B, 1, 23, 19);
       W = fi(exp(-1i*2*pi*(m/16)), 1, 23, 19);
       A_{primo} = fi((A_{fixed} + B_{fixed*W})/2, 1, 23, 19);
       B_{\text{primo}} = \text{fi} ((A_{\text{fixed}} - B_{\text{fixed}} * W) / 2, 1, 23, 19);
6
   end
   X = \begin{bmatrix} -1 & 0 & +1 & 0 & -1 & 0 & +1 & 0 & -1 & 0 & +1 & 0 & -1 & 0 & +1 & 0 \end{bmatrix} . / 2;
   13
   X = \begin{bmatrix} +0.5 & +0.5 & +0.5 & +0.5 & +0.5 & +0.5 & +0.5 & +0.5 & -0.5 & -0.5 & -0.5 & -0.5 & -0.5 \end{bmatrix}
14
        -0.5];
   X = [0 \ 0 \ 0 \ 0 \ 0 \ 0 \ 0 \ +0.75 \ 0 \ 0 \ 0 \ 0 \ 0 \ 0]./2;
16
   %PRIMO LIVELLO
17
   [BF1\_A, BF1\_B] = butterfly(X(1), X(9), 0);
18
   [BF2\_A, BF2\_B] = butterfly(X(2), X(10), 0);
19
   [BF3\_A, BF3\_B] = butterfly(X(3), X(11), 0);
20
   [BF4\_A, BF4\_B] = butterfly(X(4), X(12), 0);
21
   [BF5\_A, BF5\_B] = butterfly(X(5), X(13), 0);
22
   [BF6\_A, BF6\_B] = butterfly(X(6), X(14), 0);
23
   [BF7\_A, BF7\_B] = butterfly(X(7), X(15), 0);
   [BF8\_A, BF8\_B] = butterfly(X(8), X(16), 0);
25
   SECONDO LIVELLO
26
   [BF9\_A, BF9\_B] = butterfly(BF1\_A, BF5\_A, 0);
27
   [BF10\_A, BF10\_B] = butterfly(BF2\_A, BF6\_A, 0);
28
   [BF11_A, BF11_B] = butterfly(BF3_A, BF7_A, 0);
29
   [BF12\_A, BF12\_B] = butterfly(BF4\_A, BF8\_A, 0);
30
   [BF13\_A, BF13\_B] = butterfly(BF1\_B, BF5\_B, 4);
31
   [BF14\_A, BF14\_B] = butterfly(BF2\_B, BF6\_B, 4);
32
   [BF15\_A, BF15\_B] = butterfly(BF3\_B, BF7\_B, 4);
   [BF16\_A, BF16\_B] = butterfly(BF4\_B, BF8\_B, 4);
34
   %TERZO LIVELLO
   [BF17\_A, BF17\_B] = butterfly(BF9\_A, BF11\_A, 0);
36
   [BF18\_A, BF18\_B] = butterfly(BF10\_A, BF12\_A, 0);
37
   [BF19_A, BF19_B] = butterfly(BF9_B, BF11_B, 4);
   [BF20\_A, BF20\_B] = butterfly(BF10\_B, BF12\_B, 4);
39
    [BF21\_A, BF21\_B] = butterfly(BF13\_A, BF15\_A, 2);
40
   [BF22\_A, BF22\_B] = butterfly(BF14\_A, BF16\_A, 2);
```

```
[BF23\_A, BF23\_B] = butterfly(BF13\_B, BF15\_B, 6);
   [BF24\_A, BF24\_B] = butterfly(BF14\_B, BF16\_B, 6);
   %QUARTO LIVELLO
44
   [BF25\_A, BF25\_B] = butterfly(BF17\_A, BF18\_A, 0);
45
   [BF26\_A, BF26\_B] = butterfly(BF17\_B, BF18\_B, 4);
46
   [BF27\_A, BF27\_B] = butterfly(BF19\_A, BF20\_A, 2);
47
   [BF28\_A, BF28\_B] = butterfly(BF19\_B, BF20\_B, 6);
48
   [BF29\_A, BF29\_B] = butterfly(BF21\_A, BF22\_A, 1);
49
    BF30\_A, BF30\_B] = butterfly (BF21\_B, BF22\_B, 5);
    BF31_A, BF31_B] = butterfly (BF23_A, BF24_A, 3);
   [BF32\_A, BF32\_B] = butterfly(BF23\_B, BF24\_B, 7);
53
   Y_{tmp} = [BF25\_A, BF29\_A, BF27\_A, BF31\_A, BF26\_A, BF30\_A, BF28\_A, BF32\_A, BF25\_B
       , BF29_B, BF27_B, BF31_B, BF26_B, BF30_B, BF28_B, BF32_B].*16;
56
   Y00 = double(Y_tmp(1));
   Y01 = double(Y_tmp(2));
57
   Y02 = double(Y_tmp(3));
58
   Y03 = double(Y_tmp(4));
   Y04 = double(Y_tmp(5));
60
   Y05 = double(Y_tmp(6));
61
   Y06 = double(Y_tmp(7));
   Y07 = double(Y_tmp(8));
   Y08 = double(Y_tmp(9));
   Y09 = double(Y_tmp(10));
   Y10 = double(Y_tmp(11));
   Y11 = double(Y_tmp(12));
67
   Y12 = double(Y_tmp(13));
68
   Y13 = double(Y_tmp(14));
   Y14 = double(Y_tmp(15));
   Y15 = double(Y_tmp(16));
71
```

Listing 1: Script MATLAB per il calcolo della FFT

#### 11 Conclusioni

Per concludere, il sistema da noi realizzato risulta essere perfettamente funzionante, come testimoniato dalle simulazioni effettuate e riportate in precedenza. Le scelte progettuali da noi adottate sono frutto della ricerca del giusto equilibrio: ore e ore di studio ci hanno portato a tale soluzione, la quale ci sembra il miglior Trade-Off possibile tra il contenimento dei costi per l'Hardware e le prestazioni del sistema, rendendolo particolarmente appetibile a un eventuale acquirente. Nella fase finale del progetto sono state effettuate anche alcune ottimizzazioni che non hanno richiesto troppo tempo, tra cui la rimozione della porta di RESET dei registri del Datapath, in quanto ciò permette di utilizzare un componente più piccolo, diminuendo l'area occupata e, di conseguenza, anche i costi. Altre ottimizzazioni non sono state eseguite perché troppo dispendiose dal punto di vista del tempo da dedicare e non troppo vantaggiose dal punto di vista dei costi: una di queste, sarebbe la diminuzione del parallelismo delle  $\mu$ ROM. In particolare, sarebbe possibile recuperare 4 bit, in quanto i comandi di Enable dei registri d'ingresso assumono gli stessi valori; sarebbe quindi possibile raggruppare i 6 comandi distinti in 2 soli comandi, uno per i registri dedicati alla parte reale dei dati, l'altro per i registri dedicati alla parte immaginaria. Si diminuirebbe, così, il parallelismo della  $\mu$ ROM a 22 bit. Speriamo di poter fare ciò in una futura versione del sistema:)

## 12 Appendice: codici VHDL

#### 12.1 TB FFT 16x16.vhd

```
-- QUESTO CODICE E' STATO PRODOTTO DA:
   -- Fichera Antonio, matricola: 337213
   -- Vannelli Elisabetta, matricola: 346477
   LIBRARY IEEE;
   USE IEEE.STD_LOGIC_1164.ALL;
   USE IEEE.NUMERIC_STD.ALL;
   ENTITY TB_FFT_16x16 IS
9
   END ENTITY:
10
   ARCHITECTURE Behavioural OF TB_FFT_16x16 IS
13
   COMPONENT FFT_16x16 IS
14
       PORT(START : IN STD_LOGIC;
           CLOCK : IN STD_LOGIC;
16
           RESET : IN STD_LOGIC;
           -- BUS A
           BUS_IN_A_1 : IN SIGNED(19 DOWNTO 0);
19
           BUS_IN_A_2 : IN SIGNED(19 DOWNTO 0);
           BUS_IN_A_3 : IN SIGNED(19 DOWNTO 0);
           BUS_IN_A_4 : IN SIGNED(19 DOWNTO 0);
22
           BUS_IN_A_5 : IN SIGNED(19 DOWNTO 0);
23
           BUS_IN_A_6 : IN SIGNED(19 DOWNTO 0);
24
           BUS_IN_A_7 : IN SIGNED(19 DOWNTO 0);
25
           BUS_IN_A_8 : IN SIGNED(19 DOWNTO 0);
           -- BUS B
           BUS_IN_B_1 : IN SIGNED(19 DOWNTO 0);
           BUS_IN_B_2 : IN SIGNED(19 DOWNTO 0);
29
           BUS_IN_B_3 : IN SIGNED(19 DOWNTO 0);
30
           BUS_IN_B_4 : IN SIGNED(19 DOWNTO 0);
           BUS_IN_B_5 : IN SIGNED(19 DOWNTO 0);
           BUS_IN_B_6 : IN SIGNED(19 DOWNTO 0);
33
           BUS_IN_B_7 : IN SIGNED(19 DOWNTO 0);
           BUS_IN_B_8 : IN SIGNED(19 DOWNTO 0);
           -- BUS WR
36
           BUS_IN_WR_1 : IN SIGNED(19 DOWNTO 0);
           BUS_IN_WR_2 : IN SIGNED(19 DOWNTO 0);
38
           BUS_IN_WR_3 : IN SIGNED(19 DOWNTO 0);
           BUS_IN_WR_4 : IN SIGNED(19 DOWNTO 0);
40
           BUS_IN_WR_5 : IN SIGNED(19 DOWNTO 0);
           BUS_IN_WR_6 : IN SIGNED(19 DOWNTO 0);
           BUS_IN_WR_7 : IN SIGNED(19 DOWNTO 0);
43
           BUS_IN_WR_8 : IN SIGNED(19 DOWNTO 0);
44
            -- BUS WI
45
           BUS_IN_WI_1 : IN SIGNED(19 DOWNTO 0);
           BUS_IN_WI_2 : IN SIGNED(19 DOWNTO 0);
47
           BUS_IN_WI_3 : IN SIGNED(19 DOWNTO 0);
           BUS_IN_WI_4 : IN SIGNED(19 DOWNTO 0);
```

```
BUS_IN_WI_5 : IN SIGNED(19 DOWNTO 0);
            BUS_IN_WI_6 : IN SIGNED(19 DOWNTO 0);
            BUS_IN_WI_7 : IN SIGNED(19 DOWNTO 0);
52
            BUS_IN_WI_8 : IN SIGNED(19 DOWNTO 0);
53
            -- BUS A
54
            BUS_OUT_A_1 : OUT SIGNED(19 DOWNTO 0);
55
            BUS_OUT_A_2 : OUT SIGNED(19 DOWNTO 0);
56
            BUS_OUT_A_3 : OUT SIGNED(19 DOWNTO 0);
57
            BUS_OUT_A_4 : OUT SIGNED(19 DOWNTO 0);
58
            BUS_OUT_A_5 : OUT SIGNED(19 DOWNTO 0);
            BUS_OUT_A_6 : OUT SIGNED(19 DOWNTO 0);
60
            BUS_OUT_A_7 : OUT SIGNED(19 DOWNTO 0);
61
            BUS_OUT_A_8 : OUT SIGNED(19 DOWNTO 0);
62
             -- BUS B'
            BUS_OUT_B_1 : OUT SIGNED(19 DOWNTO 0);
65
            BUS_OUT_B_2 : OUT SIGNED(19 DOWNTO 0);
            BUS_OUT_B_3 : OUT SIGNED(19 DOWNTO 0);
66
            BUS_OUT_B_4 : OUT SIGNED(19 DOWNTO 0);
67
            BUS_OUT_B_5 : OUT SIGNED(19 DOWNTO 0);
68
            BUS_OUT_B_6 : OUT SIGNED(19 DOWNTO 0);
69
            BUS_OUT_B_7 : OUT SIGNED(19 DOWNTO 0);
            BUS_OUT_B_8 : OUT SIGNED(19 DOWNTO 0);
72
            -- GLOBAL DONE
            DONE : OUT STD_LOGIC);
73
    END COMPONENT;
74
75
    SIGNAL START_SIM, CLOCK_SIM, RESET_SIM, DONE_SIM : STD_LOGIC;
76
    TYPE DATA_TYPE IS ARRAY(1 TO 8) OF SIGNED(19 DOWNTO 0);
    SIGNAL INPUT_A_SIM, INPUT_B_SIM, INPUT_WR_SIM, INPUT_WI_SIM, OUTPUT_A_SIM, OUTPUT_B_SIM:
        DATA_TYPE;
    CONSTANT TP: TIME := 100 ns; -- frequenza del Clock = 10 MHz
79
    CONSTANT DELTA_DELAY : TIME := 1 fs;
80
81
    BEGIN
82
    CLK : PROCESS
84
    BEGIN
85
       CLOCK_SIM <= '1';
86
       WAIT FOR TP/2;
87
       CLOCK_SIM <= '0';
88
       WAIT FOR TP/2;
89
    END PROCESS CLK;
    Simulation : PROCESS
92
93
    INPUT_A_SIM <= (OTHERS => 'U'));
    INPUT_B_SIM <= (OTHERS => 'U'));
95
96
    INPUT_WR_SIM(1) <= (19 => '0', OTHERS => '1');
97
    INPUT_WI_SIM(1) <= (OTHERS => '0');
98
99
    INPUT_WR_SIM(2) <= (OTHERS => '0');
100
    INPUT_WI_SIM(2) <= (19 => '1', OTHERS => '0');
102
```

```
INPUT_WR_SIM(3) <= "01011010100000101000";</pre>
    INPUT_WI_SIM(3) <= "101001010111111011000";</pre>
    INPUT_WR_SIM(4) <= "10100101011111011000";</pre>
106
    INPUT_WI_SIM(4) <= "10100101011111011000";</pre>
107
    INPUT_WR_SIM(5) <= "01110110010000011011";</pre>
109
    INPUT WI SIM(5) <= "11001111000001000100":</pre>
    INPUT_WR_SIM(6) <= "11001111000001000100";</pre>
    INPUT_WI_SIM(6) <= "100010011011111100101";</pre>
113
114
    INPUT_WR_SIM(7) <= "00110000111110111100";</pre>
115
    INPUT_WI_SIM(7) <= "100010011011111100101";</pre>
116
117
    INPUT_WR_SIM(8) <= "10001001101111100101";</pre>
118
    INPUT_WI_SIM(8) <= "11001111000001000100";</pre>
119
120
121
    RESET_SIM <= '1';</pre>
122
    START_SIM <= '0';
    WAIT FOR TP;
124
    RESET_SIM <= '0'; -- IL RESET E' ATTIVO BASSO, INIZIALMENTE LO ATTIVO PER PERMETTERE ALLA
125
        MACCHINA DI ANDARE NELLO STATO DI IDLE
    START_SIM <= '0';
126
    WAIT FOR TP;
127
    RESET_SIM <= '1'; -- DISATTIVO IL RESET PER FARE PARTIRE LA MACCHINA
128
    WATT FOR 2*TP:
129
    START_SIM <= '1';
    WAIT FOR TP;
    START_SIM <= '0'; -- STATO GET_REAL
132
134
    -- ENTRANO LE PARTI REALI DEI DATI
135
     136
    --INPUT_A_SIM <= (OTHERS => (19 => '1', 18 => '1', OTHERS => '0'));
    --INPUT_B_SIM <= (OTHERS => (19 => '1', 18 => '1', OTHERS => '0'));
138
139
140
      ****************************
141
    -- 2) CASO X = [-1 \ 0 \ +1 \ 0 \ -1 \ 0 \ +1 \ 0 \ -1 \ 0 \ +1 \ 0 \ -1 \ 0 \ +1 \ 0]/2
142
         INPUT_A_SIM <= (1 => (19 => '1', 18 => '1', OTHERS => '0'),
143
                        5 => (19 => '1', 18 => '1', OTHERS => '0'),
144
                        3 => (19 => '0', 18 => '1', OTHERS => '0'),
145
                        7 => (19 => '0', 18 => '1', OTHERS => '0'),
146
                        OTHERS => (OTHERS => '0'));
         INPUT_B_SIM <= (1 => (19 => '1', 18 => '1', OTHERS => '0'),
148
                        5 => (19 => '1', 18 => '1', OTHERS => '0'),
149
                        3 \Rightarrow (19 \Rightarrow '0', 18 \Rightarrow '1', OTHERS \Rightarrow '0'),
                        7 => (19 => '0', 18 => '1', OTHERS => '0'),
                        OTHERS => (OTHERS => '0'));
153
154
155
```

```
-- 3) CASO X = [+1 0 0 0 0 0 0 0 0 0 0 0 0 0 0]/2
156
   -- INPUT_A_SIM <= (1 => (19 => '0', 18 => '1', OTHERS => '0'),
        OTHERS => (OTHERS => '0'));
158
    - INPUT_B_SIM <= (OTHERS => (OTHERS => '0'));
159
   -- ***********************************
160
161
162
   163
   -- INPUT_A_SIM <= (1 => (19 => '1', 18 => '1', OTHERS => '0'),
         2 => (19 => '1', 18 => '1', OTHERS => '0'),
         5 => (19 => '1', 18 => '1', OTHERS => '0'),
166
         6 \Rightarrow (19 \Rightarrow '1', 18 \Rightarrow '1', OTHERS \Rightarrow '0'),
167
         OTHERS => (19 => '0', 18 => '1', OTHERS => '0'));
168
   -- INPUT_B_SIM <= (1 => (19 => '1', 18 => '1', OTHERS => '0'),
169
         2 => (19 => '1', 18 => '1', OTHERS => '0'),
170
         5 => (19 => '1', 18 => '1', OTHERS => '0'),
         6 \Rightarrow (19 \Rightarrow '1', 18 \Rightarrow '1', OTHERS \Rightarrow '0'),
172
         OTHERS => (19 => '0', 18 => '1', OTHERS => '0')):
   174
175
176
   -- INPUT_A_SIM <= (OTHERS => (19 => '0', 18 => '0', 17 => '1', OTHERS => '0'));
178
   -- INPUT_B_SIM <= (1 => (19 => '0', 18 => '0', 17 => '1', OTHERS => '0'),
179
   -- OTHERS => (19 => '1', 18 => '1', 17 => '1', OTHERS => '0'));
180
181
   -- STESSO CASO MA CON DINAMICA COMPLETA
182
    - INPUT_A_SIM <= (OTHERS => (19 => '0', 18 => '1', OTHERS => '0'));
   -- INPUT_B_SIM <= (1 => (19 => '0', 18 => '1', OTHERS => '0'),
184
        OTHERS => (19 => '1', 18 => '1', OTHERS => '0'));
185
   186
188
   -- 6) CASO X = [0 0 0 0 0 0 0 0 +0.75 0 0 0 0 0 0]/2
189
   -- INPUT_A_SIM <= (OTHERS => (OTHERS => '0'));
   -- INPUT_B_SIM <= (1 => (19 => '0', 18 => '0', 17 => '1', 16 => '1', OTHERS => '0'),
191
         OTHERS => (OTHERS => '0'));
192
193
   -- **************
                                ****************
194
195
   WAIT FOR TP;
196
   WAIT FOR DELTA_DELAY;
197
198
    - ENTRANO LE PARTI IMMAGINARIE DEI DATI -- > STATO GET_IMAG
199
   INPUT_A_SIM <= (OTHERS => (OTHERS => '0'));
   INPUT_B_SIM <= (OTHERS => (OTHERS => '0'));
201
202
   WAIT FOR TP;
203
   WAIT FOR DELTA_DELAY;
204
   -- LIBERO IL BUS -- STATO DO_M3
205
206
   INPUT_A_SIM <= (OTHERS => 'Z'));
   INPUT_B_SIM <= (OTHERS => 'Z'));
208
```

```
WAIT FOR 3*TP;
209
   WAIT FOR DELTA_DELAY;
211
212
    - ************************************
213
       INIZIO MODALITA' CONTINUA, COMMENTARLA TUTTA SE SI VUOLE ESEGUIRE UNA ONE SHOT
214
215
216
    -- STATO DO_M5
   START_SIM <= '1'; -- PER POTER ANDARE IN MODALITA' CONTINUA
218
   WAIT FOR TP;
219
   WAIT FOR DELTA_DELAY;
   START_SIM <= '0'; -- STATO CONT_1
221
    -- ENTRANO LE PARTI REALI DEI DATI
223
     ***********************************
     225
    --INPUT_A_SIM <= (OTHERS => (19 => '1', 18 => '1', OTHERS => '0'));
226
    --INPUT_B_SIM <= (OTHERS => (19 => '1', 18 => '1', OTHERS => '0'));
227
    228
229
    -- 2) CASO X = \begin{bmatrix} -1 & 0 & +1 & 0 & -1 & 0 & +1 & 0 & -1 & 0 & +1 & 0 \end{bmatrix} / 2
231
    -- INPUT_A_SIM <= (1 => (19 => '1', 18 => '1', OTHERS => '0'),
         5 => (19 => '1', 18 => '1', OTHERS => '0'),
233
          3 \Rightarrow (19 \Rightarrow '0', 18 \Rightarrow '1', OTHERS \Rightarrow '0'),
234
         7 \Rightarrow (19 \Rightarrow '0', 18 \Rightarrow '1', OTHERS \Rightarrow '0'),
235
         OTHERS => (OTHERS => '0')):
236
    -- INPUT_B_SIM <= (1 => (19 => '1', 18 => '1', OTHERS => '0'),
         5 => (19 => '1', 18 => '1', OTHERS => '0'),
238
          3 \Rightarrow (19 \Rightarrow '0', 18 \Rightarrow '1', OTHERS \Rightarrow '0'),
239
         7 \Rightarrow (19 \Rightarrow '0', 18 \Rightarrow '1', OTHERS \Rightarrow '0'),
240
         OTHERS => (OTHERS => '0'));
242
243
    245
    - INPUT_A_SIM <= (1 => (19 => '0', 18 => '1', OTHERS => '0'),
246
247
         OTHERS => (OTHERS => '0'));
    - INPUT_B_SIM <= (OTHERS => (OTHERS => '0'));
248
249
     252
    -- INPUT_A_SIM <= (1 => (19 => '1', 18 => '1', OTHERS => '0'),
253
         2 => (19 => '1', 18 => '1', OTHERS => '0'),
         5 => (19 => '1', 18 => '1', OTHERS => '0'),
         6 => (19 => '1', 18 => '1', OTHERS => '0'),
256
         OTHERS => (19 => '0', 18 => '1', OTHERS => '0'));
    -- INPUT_B_SIM <= (1 => (19 => '1', 18 => '1', OTHERS => '0'),
258
         2 => (19 => '1', 18 => '1', OTHERS => '0'),
259
          5 => (19 => '1', 18 => '1', OTHERS => '0'),
260
         6 \Rightarrow (19 \Rightarrow '1', 18 \Rightarrow '1', OTHERS \Rightarrow '0'),
          OTHERS => (19 => '0', 18 => '1', OTHERS => '0'));
262
```

```
263
265
    266
       -0.51/2
   -- INPUT_A_SIM <= (OTHERS => (19 => '0', 18 => '0', 17 => '1', OTHERS => '0'));
    -- INPUT_B_SIM <= (1 => (19 => '0', 18 => '0', 17 => '1', OTHERS => '0'),
268
        OTHERS => (19 => '1', 18 => '1', 17 => '1', OTHERS => '0')):
269
    -- STESSO CASO MA CON DINAMICA COMPLETA
271
    INPUT_A_SIM <= (OTHERS => (19 => '0', 18 => '1', OTHERS => '0'));
    INPUT_B_SIM <= (1 => (19 => '0', 18 => '1', OTHERS => '0'),
273
                     OTHERS => (19 => '1', 18 => '1', OTHERS => '0'));
274
275
276
     ***********************************
    -6) CASO X = [0\ 0\ 0\ 0\ 0\ 0\ 0\ +0.75\ 0\ 0\ 0\ 0\ 0\ 0]/2
278
    -- INPUT A SIM <= (OTHERS => (OTHERS => '0')):
279
    -- INPUT_B_SIM <= (1 => (19 => '0', 18 => '0', 17 => '1', 16 => '1', OTHERS => '0'),
        OTHERS => (OTHERS => '0'));
281
282
   WAIT FOR TP;
284
   WAIT FOR DELTA_DELAY;
285
286
    -- ENTRANO LE PARTI IMMAGINARIE DEI DATI -- > -- STATO CONT_2
   INPUT_A_SIM <= (OTHERS => (OTHERS => '0'));
288
   INPUT B SIM <= (OTHERS => (OTHERS => '0')):
289
   WAIT FOR TP;
291
   WAIT FOR DELTA_DELAY;
292
293
    -- LIBERO IL BUS -- STATO CONT_3
295
   INPUT_A_SIM <= (OTHERS => 'Z'));
296
   INPUT_B_SIM <= (OTHERS => 'Z'));
    WAIT FOR 3*TP;
298
   WAIT FOR DELTA_DELAY;
299
300
    -- STATO CONT_6
301
   START_SIM <= '1'; -- PER POTER CONTINUARE AD ANDARE IN MODALITA' CONTINUA
302
303
   WAIT FOR TP;
    WAIT FOR DELTA_DELAY;
305
   START_SIM <= '0'; -- STATO CONT_1
306
    -- ENTRANO LE PARTI REALI DEI DATI
308
309
     --INPUT_A_SIM <= (OTHERS => (19 => '1', 18 => '1', OTHERS => '0'));
311
    -INPUT_B_SIM <= (OTHERS => (19 => '1', 18 => '1', OTHERS => '0'));
312
313
315
```

```
-- 2) CASO X = \begin{bmatrix} -1 & 0 & +1 & 0 & -1 & 0 & +1 & 0 & -1 & 0 & +1 & 0 \end{bmatrix} /2
316
    -- INPUT_A_SIM <= (1 => (19 => '1', 18 => '1', OTHERS => '0'),
          5 \Rightarrow (19 \Rightarrow '1', 18 \Rightarrow '1', OTHERS \Rightarrow '0'),
318
          3 \Rightarrow (19 \Rightarrow '0', 18 \Rightarrow '1', OTHERS \Rightarrow '0'),
319
          7 => (19 => '0', 18 => '1', OTHERS => '0'),
320
          OTHERS => (OTHERS => '0'));
    -- INPUT_B_SIM <= (1 => (19 => '1', 18 => '1', OTHERS => '0'),
322
          5 => (19 => '1', 18 => '1', OTHERS => '0'),
323
          3 \Rightarrow (19 \Rightarrow '0', 18 \Rightarrow '1', OTHERS \Rightarrow '0'),
          7 \Rightarrow (19 \Rightarrow '0', 18 \Rightarrow '1', OTHERS \Rightarrow '0'),
          OTHERS => (OTHERS => '0'));
326
327
328
329
     -3) CASO X = [+1 0 0 0 0 0 0 0 0 0 0 0 0 0 0]/2
330
     - INPUT_A_SIM <= (1 => (19 => '0', 18 => '1', OTHERS => '0'),
331
          OTHERS => (OTHERS => '0'));
332
     - INPUT B SIM <= (OTHERS => (OTHERS => '0')):
333
     334
335
336
    -- INPUT_A_SIM <= (1 => (19 => '1', 18 => '1', OTHERS => '0'),
338
          2 => (19 => '1', 18 => '1', OTHERS => '0'),
339
          5 => (19 => '1', 18 => '1', OTHERS => '0'),
340
          6 => (19 => '1', 18 => '1', OTHERS => '0'),
341
          OTHERS => (19 => '0', 18 => '1', OTHERS => '0'));
342
    -- INPUT B SIM <= (1 => (19 => '1', 18 => '1', OTHERS => '0').
343
          2 => (19 => '1', 18 => '1', OTHERS => '0'),
          5 \Rightarrow (19 \Rightarrow '1', 18 \Rightarrow '1', OTHERS \Rightarrow '0'),
345
          6 \Rightarrow (19 \Rightarrow '1', 18 \Rightarrow '1', OTHERS \Rightarrow '0'),
346
          OTHERS => (19 => '0', 18 => '1', OTHERS => '0'));
347
    349
350
    -0.5]/2
    -- INPUT_A_SIM <= (OTHERS => (19 => '0', 18 => '0', 17 => '1', OTHERS => '0'));
352
    -- INPUT_B_SIM <= (1 => (19 => '0', 18 => '0', 17 => '1', OTHERS => '0'),
353
         OTHERS => (19 => '1', 18 => '1', 17 => '1', OTHERS => '0'));
354
355
    -- STESSO CASO MA CON DINAMICA COMPLETA
356
     - INPUT_A_SIM <= (OTHERS => (19 => '0', 18 => '1', OTHERS => '0'));
     - INPUT_B_SIM <= (1 => (19 => '0', 18 => '1', OTHERS => '0'),
358
          OTHERS => (19 => '1', 18 => '1', OTHERS => '0'));
359
    -- **********************************
361
362
    -- 6) CASO X = [0\ 0\ 0\ 0\ 0\ 0\ 0\ 0\ +0.75\ 0\ 0\ 0\ 0\ 0\ 0]/2
363
    INPUT_A_SIM <= (OTHERS => (OTHERS => '0'));
364
    INPUT_B_SIM <= (1 => (19 => '0', 18 => '0', 17 => '1', 16 => '1', OTHERS => '0'),
365
                       OTHERS => (OTHERS => '0'));
366
      ***********************************
368
```

```
WAIT FOR TP;
369
    WAIT FOR DELTA_DELAY;
371
     - ENTRANO LE PARTI IMMAGINARIE DEI DATI -- > -- STATO CONT_2
372
    INPUT_A_SIM <= (OTHERS => (OTHERS => '0'));
373
    INPUT_B_SIM <= (OTHERS => '0'));
374
375
    WAIT FOR TP:
376
    WAIT FOR DELTA_DELAY;
    -- LIBERO IL BUS -- STATO CONT_3
379
380
    INPUT_A_SIM <= (OTHERS => (OTHERS => 'Z'));
381
    INPUT_B_SIM <= (OTHERS => (OTHERS => 'Z'));
382
    WAIT FOR 3*TP;
383
    WAIT FOR DELTA_DELAY;
385
    -- STATO CONT 6
386
    --START_SIM <= '1'; -- PER POTER CONTINUARE AD ANDARE IN MODALITA' CONTINUA, POI BISOGNA DARE
387
        NUOVAMENTE GLI INPUT
    -- PER USCIRE DA MODALITA' CONTINUA BASTA COMMENTARLO
388
390
                FINE MODALITA' CONTINUA
391
    392
393
394
    END PROCESS Simulation;
395
    DUT: FFT_16x16 PORT map
397
       (START => START_SIM,
398
        CLOCK => CLOCK_SIM,
399
        RESET => RESET_SIM,
        --OTHERS
401
        -- BUS A
402
        BUS_IN_A_1 => INPUT_A_SIM(1),
403
        BUS_IN_A_2 => INPUT_A_SIM(2),
404
        BUS_IN_A_3 => INPUT_A_SIM(3),
405
406
        BUS_IN_A_4 \Rightarrow INPUT_A_SIM(4),
        BUS_IN_A_5 => INPUT_A_SIM(5),
407
        BUS_IN_A_6 => INPUT_A_SIM(6),
408
        BUS_IN_A_7 => INPUT_A_SIM(7),
409
        BUS_IN_A_8 => INPUT_A_SIM(8),
        -- BUS B
411
        BUS_IN_B_1 => INPUT_B_SIM(1),
412
        BUS_IN_B_2 => INPUT_B_SIM(2),
413
        BUS_IN_B_3 => INPUT_B_SIM(3),
414
        BUS_IN_B_4 => INPUT_B_SIM(4),
415
        BUS_IN_B_5 => INPUT_B_SIM(5),
416
        BUS_IN_B_6 => INPUT_B_SIM(6),
417
        BUS_IN_B_7 => INPUT_B_SIM(7),
418
        BUS_IN_B_8 => INPUT_B_SIM(8),
419
        -- BUS W
        BUS_IN_WR_1 => INPUT_WR_SIM(1),
421
```

```
BUS_IN_WR_2 => INPUT_WR_SIM(2),
422
         BUS_IN_WR_3 => INPUT_WR_SIM(3),
         BUS_IN_WR_4 => INPUT_WR_SIM(4),
424
         BUS_IN_WR_5 => INPUT_WR_SIM(5),
425
         BUS_IN_WR_6 => INPUT_WR_SIM(6),
426
         BUS_IN_WR_7 => INPUT_WR_SIM(7),
         BUS_IN_WR_8 => INPUT_WR_SIM(8),
428
         -- BUS WI
429
         BUS_IN_WI_1 => INPUT_WI_SIM(1),
         BUS_IN_WI_2 => INPUT_WI_SIM(2),
431
         BUS_IN_WI_3 => INPUT_WI_SIM(3),
432
433
         BUS_IN_WI_4 => INPUT_WI_SIM(4),
         BUS_IN_WI_5 => INPUT_WI_SIM(5),
434
         BUS_IN_WI_6 => INPUT_WI_SIM(6),
435
         BUS_IN_WI_7 => INPUT_WI_SIM(7),
         BUS_IN_WI_8 => INPUT_WI_SIM(8),
         -- BUS A'
438
         BUS_OUT_A_1 => OUTPUT_A_SIM(1),
439
         BUS_OUT_A_2 => OUTPUT_A_SIM(2),
440
         BUS_OUT_A_3 => OUTPUT_A_SIM(3),
441
         BUS_OUT_A_4 => OUTPUT_A_SIM(4),
442
         BUS_OUT_A_5 => OUTPUT_A_SIM(5),
         BUS_OUT_A_6 => OUTPUT_A_SIM(6),
444
         BUS_OUT_A_7 => OUTPUT_A_SIM(7),
445
         BUS_OUT_A_8 => OUTPUT_A_SIM(8),
446
         -- BUS B'
447
         BUS_OUT_B_1 => OUTPUT_B_SIM(1),
448
         BUS_OUT_B_2 => OUTPUT_B_SIM(2),
449
         BUS_OUT_B_3 => OUTPUT_B_SIM(3),
         BUS_OUT_B_4 => OUTPUT_B_SIM(4),
451
         BUS_OUT_B_5 => OUTPUT_B_SIM(5),
452
         BUS_OUT_B_6 => OUTPUT_B_SIM(6),
453
         BUS_OUT_B_7 => OUTPUT_B_SIM(7),
         BUS_OUT_B_8 => OUTPUT_B_SIM(8),
455
         -- GLOBAL DONE
456
         DONE => DONE_SIM);
458
    END ARCHITECTURE;
459
```

#### 12.2 FFT\_16x16.vhd

```
-- QUESTO CODICE E' STATO PRODOTTO DA:

-- Fichera Antonio, matricola: 337213

-- Vannelli Elisabetta, matricola: 346477

LIBRARY IEEE;

USE IEEE.STD_LOGIC_1164.ALL;

USE IEEE.NUMERIC_STD.ALL;

ENTITY FFT_16x16 IS

PORT(START : IN STD_LOGIC;

CLOCK : IN STD_LOGIC;

RESET : IN STD_LOGIC;

-- BUS A
```

```
BUS_IN_A_1 : IN SIGNED(19 DOWNTO 0);
13
            BUS_IN_A_2 : IN SIGNED(19 DOWNTO 0);
            BUS_IN_A_3 : IN SIGNED(19 DOWNTO 0);
            BUS_IN_A_4 : IN SIGNED(19 DOWNTO 0);
            BUS_IN_A_5 : IN SIGNED(19 DOWNTO 0);
17
            BUS_IN_A_6 : IN SIGNED(19 DOWNTO 0);
18
            BUS_IN_A_7 : IN SIGNED(19 DOWNTO 0);
19
            BUS_IN_A_8 : IN SIGNED(19 DOWNTO 0);
            -- BUS B
21
            BUS_IN_B_1 : IN SIGNED(19 DOWNTO 0);
            BUS_IN_B_2 : IN SIGNED(19 DOWNTO 0);
23
            BUS_IN_B_3 : IN SIGNED(19 DOWNTO 0);
24
            BUS_IN_B_4 : IN SIGNED(19 DOWNTO 0);
25
            BUS_IN_B_5 : IN SIGNED(19 DOWNTO 0);
26
            BUS_IN_B_6 : IN SIGNED(19 DOWNTO 0);
            BUS_IN_B_7 : IN SIGNED(19 DOWNTO 0);
28
            BUS_IN_B_8 : IN SIGNED(19 DOWNTO 0);
29
             -- BUS WR
30
            BUS_IN_WR_1 : IN SIGNED(19 DOWNTO 0);
31
            BUS_IN_WR_2 : IN SIGNED(19 DOWNTO 0);
32
            BUS_IN_WR_3 : IN SIGNED(19 DOWNTO 0);
            BUS_IN_WR_4 : IN SIGNED(19 DOWNTO 0);
            BUS_IN_WR_5 : IN SIGNED(19 DOWNTO 0);
35
            BUS_IN_WR_6 : IN SIGNED(19 DOWNTO 0);
36
            BUS_IN_WR_7 : IN SIGNED(19 DOWNTO 0);
37
            BUS_IN_WR_8 : IN SIGNED(19 DOWNTO 0);
            BUS_IN_WI_1 : IN SIGNED(19 DOWNTO 0);
40
            BUS_IN_WI_2 : IN SIGNED(19 DOWNTO 0);
            BUS_IN_WI_3 : IN SIGNED(19 DOWNTO 0);
42
            BUS_IN_WI_4 : IN SIGNED(19 DOWNTO 0);
43
            BUS_IN_WI_5 : IN SIGNED(19 DOWNTO 0);
44
            BUS_IN_WI_6 : IN SIGNED(19 DOWNTO 0);
            BUS_IN_WI_7 : IN SIGNED(19 DOWNTO 0);
46
            BUS_IN_WI_8 : IN SIGNED(19 DOWNTO 0);
            -- BUS A'
            BUS_OUT_A_1 : OUT SIGNED(19 DOWNTO 0);
49
            BUS_OUT_A_2 : OUT SIGNED(19 DOWNTO 0);
            BUS_OUT_A_3 : OUT SIGNED(19 DOWNTO 0);
            BUS_OUT_A_4 : OUT SIGNED(19 DOWNTO 0);
52
            BUS_OUT_A_5 : OUT SIGNED(19 DOWNTO 0);
            BUS_OUT_A_6 : OUT SIGNED(19 DOWNTO 0);
            BUS_OUT_A_7 : OUT SIGNED(19 DOWNTO 0);
            BUS_OUT_A_8 : OUT SIGNED(19 DOWNTO 0);
56
             -- BUS B'
57
            BUS_OUT_B_1 : OUT SIGNED(19 DOWNTO 0);
            BUS_OUT_B_2 : OUT SIGNED(19 DOWNTO 0);
59
            BUS_OUT_B_3 : OUT SIGNED(19 DOWNTO 0);
60
            BUS_OUT_B_4 : OUT SIGNED(19 DOWNTO 0);
            BUS_OUT_B_5 : OUT SIGNED(19 DOWNTO 0);
62
            BUS_OUT_B_6 : OUT SIGNED(19 DOWNTO 0);
            BUS_OUT_B_7 : OUT SIGNED(19 DOWNTO 0);
64
            BUS_OUT_B_8 : OUT SIGNED(19 DOWNTO 0);
            -- GLOBAL DONE
66
```

```
DONE : OUT STD_LOGIC);
    END ENTITY;
69
    ARCHITECTURE Behavioural OF FFT_16x16 IS
70
71
    COMPONENT Butterfly IS
72
       PORT(START : IN STD_LOGIC;
73
            CLOCK : IN STD LOGIC:
74
            RESET: IN STD_LOGIC;
75
            INPUT_A : IN SIGNED(19 DOWNTO 0); -- A
76
            INPUT_B : IN SIGNED(19 DOWNTO 0); -- B
77
            INPUT_WR : IN SIGNED(19 DOWNTO 0); -- WR
78
            INPUT_WI : IN SIGNED(19 DOWNTO 0); -- WI
79
            OUTPUT_A : OUT SIGNED(19 DOWNTO 0); -- A'
80
            OUTPUT_B : OUT SIGNED(19 DOWNTO 0); -- B'
            DONE : OUT STD_LOGIC);
82
    END COMPONENT;
83
84
   TYPE BF_TYPE IS ARRAY(1 TO 24) OF SIGNED(19 DOWNTO 0); -- anzich 1 TO 32
   SIGNAL BF_OUT_A, BF_OUT_B : BF_TYPE;
86
   TYPE DONE_TYPE IS ARRAY(1 TO 32) OF STD_LOGIC;
   SIGNAL DONE_BF : DONE_TYPE;
89
   BEGIN
90
91
    -- GLOBAL DONE : E' L'AND DI TUTTE LE BF DELL'ULTIMO LIVELLO. NON SAREBBE NECESSARIO, MA LO
       FACCIO PER ESSERE SCRUPOLOSO
   DONE <= DONE_BF(25) AND DONE_BF(26) AND DONE_BF(27) AND DONE_BF(28) AND DONE_BF(29) AND
93
       DONE_BF(30) AND DONE_BF(31) AND DONE_BF(32);
94
95
             FIRST LEVEL BUTTERFLIES
96
    98
    BF1 : Butterfly
99
       PORT MAP(START => START,
                  CLOCK => CLOCK,
                  RESET => RESET, -- IL RESET DELLE SINGOLE BFs COINCIDE CON QUELLO DELL'INTERO
                      SISTEMA DI FFT
                  INPUT_A => BUS_IN_A_1,
                  INPUT_B => BUS_IN_B_1,
104
                  INPUT_WR => BUS_IN_WR_1,
                  INPUT_WI => BUS_IN_WI_1,
                  OUTPUT_A => BF_OUT_A(1),
107
                  OUTPUT_B => BF_OUT_B(1),
108
                  DONE => DONE_BF(1));
   BF2 : Butterfly
       PORT MAP(START => START,
112
                  CLOCK => CLOCK,
113
                  RESET => RESET,
114
                  INPUT_A => BUS_IN_A_2,
115
                  INPUT_B => BUS_IN_B_2,
                  INPUT_WR => BUS_IN_WR_1,
117
```

```
INPUT_WI => BUS_IN_WI_1,
118
                    OUTPUT_A => BF_OUT_A(2),
                    OUTPUT_B => BF_OUT_B(2),
120
                    DONE => DONE_BF(2));
121
122
    BF3 : Butterfly
123
        PORT MAP(START => START,
124
                    CLOCK => CLOCK.
                    RESET => RESET,
126
                    INPUT_A => BUS_IN_A_3,
                    INPUT_B => BUS_IN_B_3,
128
                    INPUT_WR => BUS_IN_WR_1,
129
                    INPUT_WI => BUS_IN_WI_1,
130
                    OUTPUT_A => BF_OUT_A(3),
                    OUTPUT_B \Rightarrow BF_OUT_B(3),
                    DONE => DONE_BF(3));
133
134
    BF4 : Butterfly
        PORT MAP(START => START,
136
                    CLOCK => CLOCK,
137
                    RESET => RESET,
138
                    INPUT_A => BUS_IN_A_4,
139
140
                    INPUT_B => BUS_IN_B_4,
                    INPUT_WR => BUS_IN_WR_1,
141
                    INPUT_WI => BUS_IN_WI_1,
142
143
                    OUTPUT_A => BF_OUT_A(4),
                    OUTPUT_B => BF_OUT_B(4),
144
                    DONE => DONE_BF(4));
145
    BF5 : Butterfly
147
        PORT MAP(START => START,
148
                    CLOCK => CLOCK,
149
                    RESET => RESET,
                    INPUT_A => BUS_IN_A_5,
                    INPUT_B => BUS_IN_B_5,
                    INPUT_WR => BUS_IN_WR_1,
                    INPUT_WI => BUS_IN_WI_1,
154
                    OUTPUT_A => BF_OUT_A(5),
                    OUTPUT_B => BF_OUT_B(5),
156
                    DONE => DONE_BF(5));
157
158
159
    BF6: Butterfly
        PORT MAP(START => START,
                    CLOCK => CLOCK,
161
                    RESET => RESET,
                    INPUT_A => BUS_IN_A_6,
                    INPUT_B => BUS_IN_B_6,
164
                    INPUT_WR => BUS_IN_WR_1,
165
                    INPUT_WI => BUS_IN_WI_1,
166
                    OUTPUT_A => BF_OUT_A(6),
167
                    OUTPUT_B => BF_OUT_B(6),
168
                    DONE => DONE_BF(6));
    BF7 : Butterfly
171
```

```
PORT MAP(START => START,
                  CLOCK => CLOCK,
                   RESET => RESET,
174
                   INPUT_A => BUS_IN_A_7,
                   INPUT_B => BUS_IN_B_7,
176
                   INPUT_WR => BUS_IN_WR_1,
177
                   INPUT_WI => BUS_IN_WI_1,
178
                   OUTPUT_A => BF_OUT_A(7),
179
                   OUTPUT_B => BF_OUT_B(7),
180
                   DONE => DONE_BF(7));
181
182
    BF8 : Butterfly
183
       PORT MAP(START => START,
184
                   CLOCK => CLOCK,
185
                  RESET => RESET,
187
                   INPUT_A => BUS_IN_A_8,
                   INPUT_B => BUS_IN_B_8,
188
                   INPUT_WR => BUS_IN_WR_1,
189
                   INPUT_WI => BUS_IN_WI_1,
                   OUTPUT_A => BF_OUT_A(8),
191
                   OUTPUT_B => BF_OUT_B(8),
192
                   DONE => DONE_BF(8));
193
194
              SECOND LEVEL BUTTERFLIES
196
    197
198
    BF9 : Butterfly
199
       PORT MAP(START => DONE_BF(1), -- DONE DELLA BF 1, USO LO STESSO PER TUTTE LE BF DEL
200
            SECONDO LIVELLO, ESSENDO CHE LAVORANO IN PARALLELO
                  CLOCK => CLOCK,
201
                   RESET => RESET,
202
                   INPUT_A => BF_OUT_A(1),
                   INPUT_B => BF_OUT_A(5),
204
                   INPUT_WR => BUS_IN_WR_1,
205
                   INPUT_WI => BUS_IN_WI_1,
                   OUTPUT_A => BF_OUT_A(9),
207
                   OUTPUT_B => BF_OUT_B(9),
208
                   DONE => DONE_BF(9));
209
210
    BF10 : Butterfly
211
       PORT MAP(START => DONE_BF(1),
212
                   CLOCK => CLOCK,
                   RESET => RESET,
214
                   INPUT_A => BF_OUT_A(2),
215
                   INPUT_B => BF_OUT_A(6),
                   INPUT_WR => BUS_IN_WR_1,
217
                   INPUT_WI => BUS_IN_WI_1,
218
                   OUTPUT_A \Rightarrow BF_OUT_A(10),
219
                   OUTPUT_B => BF_OUT_B(10),
                   DONE => DONE_BF(10));
221
222
    BF11 : Butterfly
       PORT MAP(START => DONE_BF(1),
224
```

```
CLOCK => CLOCK,
                    RESET => RESET,
                    INPUT_A => BF_OUT_A(3),
227
                    INPUT_B => BF_OUT_A(7),
228
                    INPUT_WR => BUS_IN_WR_1,
229
                    INPUT_WI => BUS_IN_WI_1,
                    OUTPUT_A => BF_OUT_A(11),
231
                    OUTPUT_B => BF_OUT_B(11),
232
                    DONE => DONE_BF(11));
    BF12 : Butterfly
        PORT MAP(START => DONE_BF(1),
236
                   CLOCK => CLOCK,
237
                   RESET => RESET,
238
                    INPUT_A => BF_OUT_A(4),
                    INPUT_B => BF_OUT_A(8),
                    INPUT_WR => BUS_IN_WR_1,
241
                    INPUT_WI => BUS_IN_WI_1,
242
                    OUTPUT_A => BF_OUT_A(12),
243
                    OUTPUT_B => BF_OUT_B(12),
244
                    DONE => DONE_BF(12));
247
    BF13 : Butterfly
        PORT MAP(START => DONE_BF(1),
248
                    CLOCK => CLOCK,
249
                   RESET => RESET,
                    INPUT_A => BF_OUT_B(1),
251
                    INPUT_B => BF_OUT_B(5),
252
                    INPUT_WR => BUS_IN_WR_2,
                    INPUT_WI => BUS_IN_WI_2,
254
                    OUTPUT_A => BF_OUT_A(13),
255
                    OUTPUT_B => BF_OUT_B(13),
256
                    DONE => DONE_BF(13));
258
    BF14 : Butterfly
259
        PORT MAP(START => DONE_BF(1),
                    CLOCK => CLOCK,
261
                    RESET => RESET,
262
263
                    INPUT_A => BF_OUT_B(2),
                    INPUT_B => BF_OUT_B(6),
264
                    INPUT_WR => BUS_IN_WR_2,
265
                    INPUT_WI => BUS_IN_WI_2,
266
                    OUTPUT_A => BF_OUT_A(14),
                    OUTPUT_B => BF_OUT_B(14),
268
                    DONE => DONE_BF(14));
269
    BF15 : Butterfly
271
        PORT MAP(START => DONE_BF(1),
                    CLOCK => CLOCK,
                    RESET => RESET,
274
                    INPUT_A => BF_OUT_B(3),
275
                    INPUT_B => BF_OUT_B(7),
276
                    INPUT_WR => BUS_IN_WR_2,
                    INPUT_WI => BUS_IN_WI_2,
278
```

```
OUTPUT_A => BF_OUT_A(15),
279
                  OUTPUT_B => BF_OUT_B(15),
                  DONE => DONE_BF(15));
281
282
    BF16 : Butterfly
283
       PORT MAP(START => DONE_BF(1),
                  CLOCK => CLOCK,
285
                  RESET => RESET.
286
                  INPUT_A => BF_OUT_B(4),
                  INPUT_B => BF_OUT_B(8),
288
                  INPUT_WR => BUS_IN_WR_2,
289
                  INPUT_WI => BUS_IN_WI_2,
                  OUTPUT_A => BF_OUT_A(16),
291
                  OUTPUT_B => BF_OUT_B(16),
292
                  DONE => DONE_BF(16));
295
              THIRD LEVEL BUTTERFLIES
296
297
    298
    BF17 : Butterfly
       PORT MAP(START => DONE_BF(9),
300
301
                  CLOCK => CLOCK,
                  RESET => RESET,
302
                  INPUT_A => BF_OUT_A(9),
303
                  INPUT_B => BF_OUT_A(11),
                  INPUT_WR => BUS_IN_WR_1,
305
                  INPUT_WI => BUS_IN_WI_1,
306
                  OUTPUT_A => BF_OUT_A(17),
                  OUTPUT_B => BF_OUT_B(17),
308
                  DONE => DONE_BF(17));
309
310
311
    BF18 : Butterfly
       PORT MAP(START => DONE_BF(9),
312
                  CLOCK => CLOCK,
313
                  RESET => RESET,
314
                  INPUT_A => BF_OUT_A(10),
315
                  INPUT_B => BF_OUT_A(12),
316
317
                  INPUT_WR => BUS_IN_WR_1,
                  INPUT_WI => BUS_IN_WI_1,
318
                  OUTPUT_A => BF_OUT_A(18),
                  OUTPUT_B => BF_OUT_B(18),
320
                  DONE => DONE_BF(18));
    BF19 : Butterfly
323
       PORT MAP(START => DONE_BF(9),
324
                  CLOCK => CLOCK,
325
                  RESET => RESET,
                  INPUT_A => BF_OUT_B(9),
                  INPUT_B => BF_OUT_B(11),
328
                  INPUT_WR => BUS_IN_WR_2,
329
                  INPUT_WI => BUS_IN_WI_2,
330
                  OUTPUT_A => BF_OUT_A(19),
                  OUTPUT_B => BF_OUT_B(19),
332
```

```
DONE => DONE_BF(19));
333
    BF20 : Butterfly
335
        PORT MAP(START => DONE_BF(9),
336
                    CLOCK => CLOCK,
337
                    RESET => RESET,
338
                    INPUT_A => BF_OUT_B(10),
                    INPUT_B => BF_OUT_B(12),
340
                    INPUT_WR => BUS_IN_WR_2,
                    INPUT_WI => BUS_IN_WI_2,
                    OUTPUT_A => BF_OUT_A(20),
343
                    OUTPUT_B => BF_OUT_B(20),
344
                    DONE => DONE_BF(20));
345
    BF21 : Butterfly
347
        PORT MAP(START => DONE_BF(9),
348
                    CLOCK => CLOCK,
349
                    RESET => RESET.
350
                    INPUT_A => BF_OUT_A(13),
351
                    INPUT_B => BF_OUT_A(15),
352
                    INPUT_WR => BUS_IN_WR_3,
353
                    INPUT_WI => BUS_IN_WI_3,
354
355
                    OUTPUT_A => BF_OUT_A(21),
                    OUTPUT_B => BF_OUT_B(21),
356
                    DONE => DONE_BF(21));
357
358
    BF22 : Butterfly
359
        PORT MAP(START => DONE_BF(9),
360
                    CLOCK => CLOCK,
                    RESET => RESET,
362
                    INPUT_A => BF_OUT_A(14),
363
                    INPUT_B => BF_OUT_A(16),
364
                    INPUT_WR => BUS_IN_WR_3,
                    INPUT_WI => BUS_IN_WI_3,
366
                    OUTPUT_A \Rightarrow BF_OUT_A(22),
367
                    OUTPUT_B => BF_OUT_B(22),
                    DONE => DONE_BF(22));
369
370
371
    BF23 : Butterfly
        PORT MAP(START => DONE_BF(9),
372
                    CLOCK => CLOCK,
                    RESET => RESET,
374
                    INPUT_A => BF_OUT_B(13),
                    INPUT_B => BF_OUT_B(15),
376
                    INPUT_WR => BUS_IN_WR_4,
377
                    INPUT_WI => BUS_IN_WI_4,
                    OUTPUT_A => BF_OUT_A(23),
379
                    OUTPUT_B => BF_OUT_B(23),
380
                    DONE => DONE_BF(23));
381
    BF24: Butterfly
383
        PORT MAP(START => DONE_BF(9),
384
                    CLOCK => CLOCK,
                    RESET => RESET,
386
```

```
INPUT_A => BF_OUT_B(14),
387
                  INPUT_B => BF_OUT_B(16),
                  INPUT_WR => BUS_IN_WR_4,
389
                  INPUT_WI => BUS_IN_WI_4,
390
                  OUTPUT_A => BF_OUT_A(24),
391
                  OUTPUT_B => BF_OUT_B(24),
392
                  DONE => DONE_BF(24));
393
394
              FORTH LEVEL BUTTERFLIES
     397
398
    BF25 : Butterfly
399
       PORT MAP(START => DONE_BF(17),
400
                  CLOCK => CLOCK,
401
                  RESET => RESET,
402
                  INPUT_A => BF_OUT_A(17),
403
                  INPUT_B => BF_OUT_A(18),
404
                  INPUT_WR => BUS_IN_WR_1,
405
                  INPUT_WI => BUS_IN_WI_1,
406
                  OUTPUT_A => BUS_OUT_A_1,
407
                  OUTPUT_B => BUS_OUT_B_1,
409
                  DONE => DONE_BF(25));
410
    BF26 : Butterfly
411
412
       PORT MAP(START => DONE_BF(17),
                  CLOCK => CLOCK,
413
                  RESET => RESET.
414
                  INPUT_A => BF_OUT_B(17),
                  INPUT_B => BF_OUT_B(18),
416
                  INPUT_WR => BUS_IN_WR_2,
417
                  INPUT_WI => BUS_IN_WI_2,
418
                  OUTPUT_A => BUS_OUT_A_5,
                  OUTPUT_B => BUS_OUT_B_5,
420
                  DONE => DONE_BF(26));
421
    BF27 : Butterfly
423
       PORT MAP(START => DONE_BF(17),
424
                  CLOCK => CLOCK,
425
                  RESET => RESET,
426
                  INPUT_A => BF_OUT_A(19),
427
                  INPUT_B => BF_OUT_A(20),
428
                  INPUT_WR => BUS_IN_WR_3,
                  INPUT_WI => BUS_IN_WI_3,
430
                  OUTPUT_A => BUS_OUT_A_3,
431
                  OUTPUT_B => BUS_OUT_B_3,
                  DONE => DONE_BF(27));
433
434
    BF28 : Butterfly
435
       PORT MAP(START => DONE_BF(17),
436
                  CLOCK => CLOCK,
437
                  RESET => RESET,
438
                  INPUT_A => BF_OUT_B(19),
                  INPUT_B => BF_OUT_B(20),
440
```

```
INPUT_WR => BUS_IN_WR_4,
441
                    INPUT_WI => BUS_IN_WI_4,
                    OUTPUT_A => BUS_OUT_A_7,
443
                    OUTPUT_B => BUS_OUT_B_7,
444
                    DONE => DONE_BF(28));
445
    BF29 : Butterfly
447
        PORT MAP(START => DONE_BF(17),
448
                    CLOCK => CLOCK,
                    RESET => RESET,
450
                    INPUT_A => BF_OUT_A(21),
451
                    INPUT_B \Rightarrow BF_OUT_A(22),
452
                    INPUT_WR => BUS_IN_WR_5,
453
                    INPUT_WI => BUS_IN_WI_5,
454
                    OUTPUT_A => BUS_OUT_A_2,
455
                    OUTPUT_B => BUS_OUT_B_2,
                    DONE => DONE_BF(29));
457
458
    BF30 : Butterfly
459
        PORT MAP(START => DONE_BF(17),
460
                    CLOCK => CLOCK,
461
                    RESET => RESET,
                    INPUT_A => BF_OUT_B(21),
463
                    INPUT_B => BF_OUT_B(22),
464
                    INPUT_WR => BUS_IN_WR_6,
465
                    INPUT_WI => BUS_IN_WI_6,
                    OUTPUT_A => BUS_OUT_A_6,
467
                    OUTPUT_B => BUS_OUT_B_6,
468
                    DONE => DONE_BF(30));
470
    BF31 : Butterfly
471
        PORT MAP(START => DONE_BF(17),
472
                    CLOCK => CLOCK,
                    RESET => RESET,
474
                    INPUT_A \Rightarrow BF_OUT_A(23),
475
                    INPUT_B => BF_OUT_A(24),
                    INPUT_WR => BUS_IN_WR_7,
477
                    INPUT_WI => BUS_IN_WI_7,
478
479
                    OUTPUT_A => BUS_OUT_A_4,
                    OUTPUT_B => BUS_OUT_B_4,
480
                    DONE => DONE_BF(31));
481
482
    BF32 : Butterfly
        PORT MAP(START => DONE_BF(17),
484
                    CLOCK => CLOCK,
485
                    RESET => RESET,
                    INPUT_A => BF_OUT_B(23),
487
                    INPUT_B => BF_OUT_B(24),
488
                    INPUT_WR => BUS_IN_WR_8,
                    INPUT_WI => BUS_IN_WI_8,
                    OUTPUT_A => BUS_OUT_A_8,
491
                    OUTPUT_B => BUS_OUT_B_8,
492
                    DONE => DONE_BF(32));
494
```

### 12.3 Butterfly.vhd

```
-- QUESTO CODICE E' STATO PRODOTTO DA:
   -- Fichera Antonio, matricola: 337213
   -- Vannelli Elisabetta, matricola: 346477
   LIBRARY IEEE;
   USE IEEE.STD_LOGIC_1164.ALL;
   USE IEEE.NUMERIC_STD.ALL;
   ENTITY Butterfly IS
       PORT(START : IN STD_LOGIC;
9
            CLOCK : IN STD_LOGIC;
10
            RESET: IN STD_LOGIC;
            INPUT_A : IN SIGNED(19 DOWNTO 0); -- A
12
            INPUT_B : IN SIGNED(19 DOWNTO 0); -- B
13
            INPUT_WR : IN SIGNED(19 DOWNTO 0); -- WR
14
            INPUT_WI : IN SIGNED(19 DOWNTO 0); -- WI
            OUTPUT_A : OUT SIGNED(19 DOWNTO 0); -- A'
            OUTPUT_B : OUT SIGNED(19 DOWNTO 0); -- B'
17
            DONE : OUT STD_LOGIC);
18
   END ENTITY;
19
   ARCHITECTURE Structural OF Butterfly IS
21
22
          COMPONENTI DATAPATH/EXECUTION UNIT
24
25
26
   COMPONENT Register_Nbit IS
27
      GENERIC(N : POSITIVE);
28
       PORT(CLOCK, ENABLE : IN STD_LOGIC;
29
            R : IN SIGNED(N-1 DOWNTO 0);
            Q : OUT SIGNED(N-1 DOWNTO 0));
31
   END COMPONENT;
32
33
   COMPONENT MUX_2T01_Nbit IS
34
       GENERIC(N : POSITIVE);
35
       PORT(INPUT_0, INPUT_1 : IN SIGNED(N-1 DOWNTO 0);
36
            SEL : IN STD_LOGIC;
37
            MUX_OUT : OUT SIGNED(N-1 DOWNTO 0));
38
   END COMPONENT;
39
40
41
   COMPONENT Multiplier_Shifter IS
       PORT(INPUT_SX, INPUT_DX : IN SIGNED(19 DOWNTO 0);
42
              CLOCK, MPY_SHIFTN : IN STD_LOGIC;
43
              MULT_OUT : OUT SIGNED(39 DOWNTO 0));
   END COMPONENT;
```

```
46
   COMPONENT Adder_Subtractor IS
       PORT(INPUT_SX, INPUT_DX : IN SIGNED(41 DOWNTO 0);
48
              SUB_ADDN_SX, SUB_ADDN_DX, CLOCK : IN STD_LOGIC;
49
              SUM_OUT : OUT SIGNED(41 DOWNTO 0));
   END COMPONENT;
51
   COMPONENT Rounder IS
53
       PORT(INPUT : IN SIGNED(41 DOWNTO 0);
54
            CLOCK : IN STD_LOGIC;
            OUTPUT : OUT SIGNED(19 DOWNTO 0));
56
   END COMPONENT;
57
58
59
           COMPONENTI CONTROL UNIT
61
   -- ***********************************
62
   COMPONENT Register_Nbit_SLV IS
63
      GENERIC(N : POSITIVE);
64
      PORT(CLOCK, ENABLE, RESET : IN STD_LOGIC;
65
            R : IN STD_LOGIC_VECTOR(N-1 DOWNTO 0);
66
            Q : OUT STD_LOGIC_VECTOR(N-1 DOWNTO 0));
   END COMPONENT;
68
69
   COMPONENT MUX_2TO1_Nbit_SLV IS
70
71
      GENERIC(N : POSITIVE);
       PORT(INPUT_0, INPUT_1 : IN STD_LOGIC_VECTOR(N-1 DOWNTO 0);
72
            SEL : IN STD_LOGIC;
            MUX_OUT : OUT STD_LOGIC_VECTOR(N-1 DOWNTO 0));
   END COMPONENT;
75
76
   COMPONENT MUX_2T01 IS
77
      PORT(INPUT_0, INPUT_1 : IN STD_LOGIC;
            SEL : IN STD_LOGIC;
            MUX_OUT : OUT STD_LOGIC);
   END COMPONENT;
81
82
   COMPONENT Decoder_4to16 IS
83
       PORT(DEC_IN : IN STD_LOGIC_VECTOR(3 DOWNTO 0);
84
            DEC_OUT : OUT STD_LOGIC_VECTOR(15 DOWNTO 0));
85
   END COMPONENT;
86
   COMPONENT EVEN_ROM IS
88
       PORT(ROW_SELECT : IN STD_LOGIC_VECTOR(15 DOWNTO 0);
89
            DATA_OUT : OUT STD_LOGIC_VECTOR(25 DOWNTO 0));
90
   END COMPONENT;
92
   COMPONENT ODD_ROM IS
93
       PORT(ROW_SELECT : IN STD_LOGIC_VECTOR(15 DOWNTO 0);
94
            DATA_OUT : OUT STD_LOGIC_VECTOR(25 DOWNTO 0));
95
   END COMPONENT;
96
97
   COMPONENT LateStatus_PLA IS
      PORT(STATUS, CC, LSB_IN : IN STD_LOGIC;
99
```

```
CC_Validation, LSB_OUT : OUT STD_LOGIC);
100
   END COMPONENT;
102
     - *********************************
          END OF ALL COMPONENTS
104
    - ***********************************
106
107
           SIGNALS FOR DP PORT MAPPING
    -- ***********************************
109
   -- REGISTRI D'INGRESSO
111
   SIGNAL REG_AR_OUT, REG_AI_OUT, REG_BR_OUT, REG_BI_OUT, REG_WR_OUT, REG_WI_OUT: SIGNED(19
112
       DOWNTO 0):
   SIGNAL MUX_A_OUT, MUX_B_OUT, MUX_W_OUT, MUX_AB_OUT : SIGNED(19 DOWNTO 0);
113
114
    -- OPERATORI ARITMETICI
   SIGNAL MULT_OUT, REG_TMP_MPY_OUT : SIGNED(39 DOWNTO 0);
   SIGNAL EXTENDED_SUM_A, EXTENDED_SUM_DX, MUX_SUM_OUT, SUM_OUT, REG_TMP_SUM_OUT : SIGNED(41
116
       DOWNTO 0);
   -- ROUNDER
117
   SIGNAL ROUNDER_OUT : SIGNED(19 DOWNTO 0);
118
   -- REGISTRI D'USCITA
   SIGNAL REG_AR_PRIMO_OUT, REG_AI_PRIMO_OUT, REG_BR_PRIMO_OUT, REG_BI_PRIMO_OUT : SIGNED(19
120
       DOWNTO 0):
   122
           SIGNALS FOR CU PORT MAPPING
123
     - **********************************
124
   SIGNAL NEXT_STATUS_BITS, uAR_OUT : STD_LOGIC_VECTOR(4 DOWNTO 0);
   SIGNAL DEC_OUT : STD_LOGIC_VECTOR(15 DOWNTO 0);
126
   SIGNAL EVEN_ROM_OUT, ODD_ROM_OUT, MUX_ROM_OUT, uIR_OUT : STD_LOGIC_VECTOR(25 DOWNTO 0);
127
   SIGNAL MUX_JUMP_OUT, CC_Validation_OUT, LSB_PLA_OUT, CLOCK_NEG : STD_LOGIC;
128
   BEGIN
130
    -- DATAPATH/CONTROL UNIT PORT MAPPING AND OPERATIONS ON SIGNALS
      ***********************
134
135
   EXTENDED_SUM_A(41 DOWNTO 39) <= (OTHERS => MUX_A_OUT(19)); -- replico TRE volte l'MSB
136
   EXTENDED_SUM_A(38 DOWNTO 19) <= MUX_A_OUT;</pre>
   EXTENDED_SUM_A(18 DOWNTO 0) <= (OTHERS => '0');
138
   EXTENDED_SUM_DX(41 DOWNTO 40) <= (OTHERS => REG_TMP_MPY_OUT(39));
140
   EXTENDED_SUM_DX(39 DOWNTO 0) <= REG_TMP_MPY_OUT;</pre>
141
   DONE <= uIR_OUT(25);</pre>
143
144
   NEXT_STATUS_BITS <= uIR_OUT(4 DOWNTO 0);</pre>
145
146
   CLOCK_NEG <= NOT CLOCK; -- SEGNALE AGGIUNTO PER NON AVERE ERRORE SU MODELSIM (DICEVA "NOT
147
       GLOBALLY STATIC")
   -- REGISTRI DI INGRESSO
149
```

```
REG_AR : Register_Nbit GENERIC MAP(N => 20)
        PORT MAP(CLOCK => CLOCK,
                   ENABLE => uIR_OUT(23),
152
                   R => INPUT_A,
                   Q => REG_AR_OUT);
154
    REG_AI : Register_Nbit GENERIC MAP(N => 20)
        PORT MAP(CLOCK => CLOCK.
                   ENABLE => uIR_OUT(22),
158
                   R => INPUT_A,
                   Q => REG_AI_OUT);
160
161
    REG_BR : Register_Nbit GENERIC MAP(N => 20)
162
        PORT MAP(CLOCK => CLOCK,
                   ENABLE => uIR_OUT(21),
165
                   R => INPUT_B,
                   Q => REG_BR_OUT);
167
    REG_BI : Register_Nbit GENERIC MAP(N => 20)
168
        PORT MAP(CLOCK => CLOCK,
                   ENABLE => uIR_OUT(20),
                   R => INPUT_B,
172
                   Q => REG_BI_OUT);
173
    REG_WR : Register_Nbit GENERIC MAP(N => 20)
174
175
        PORT MAP(CLOCK => CLOCK,
                   ENABLE => uIR_OUT(19),
                   R => INPUT_WR,
                   Q => REG_WR_OUT);
179
    REG_WI : Register_Nbit GENERIC MAP(N => 20)
180
        PORT MAP(CLOCK => CLOCK,
181
                   ENABLE => uIR_OUT(18),
                   R => INPUT_WI,
183
                   Q => REG_WI_OUT);
184
    MUX_A : MUX_2TO1_Nbit GENERIC MAP(N => 20)
186
        PORT MAP(INPUT_0 => REG_AR_OUT,
187
188
                   INPUT_1 => REG_AI_OUT,
                   SEL => uIR_OUT(17),
189
                   MUX_OUT => MUX_A_OUT);
190
    MUX_B : MUX_2TO1_Nbit GENERIC MAP(N => 20)
        PORT MAP(INPUT_0 => REG_BR_OUT,
193
                   INPUT_1 => REG_BI_OUT,
194
                   SEL => uIR_OUT(16),
195
                   MUX_OUT => MUX_B_OUT);
196
197
    MUX_W : MUX_2TO1_Nbit GENERIC MAP(N => 20)
198
        PORT MAP(INPUT_0 => REG_WR_OUT,
199
                   INPUT_1 => REG_WI_OUT,
200
                   SEL => uIR_OUT(15),
201
                   MUX_OUT => MUX_W_OUT);
203
```

```
MUX_AB : MUX_2TO1_Nbit GENERIC MAP(N => 20)
204
        PORT MAP(INPUT_0 => MUX_A_OUT,
                   INPUT_1 => MUX_B_OUT,
206
                   SEL => uIR_OUT(14),
207
                   MUX_OUT => MUX_AB_OUT);
208
    MULTIPLIER : Multiplier_Shifter
210
        PORT MAP(INPUT_SX => MUX_AB_OUT,
211
                 INPUT_DX => MUX_W_OUT,
                 CLOCK => CLOCK, -- A CAUSA DEL REGISTRO DI PIPE INTERNO
                MPY_SHIFTN => uIR_OUT(13),
214
                MULT_OUT => MULT_OUT);
215
216
    REG_TMP_MPY : Register_Nbit GENERIC MAP(N => 40)
217
        PORT MAP(CLOCK => CLOCK,
218
                   ENABLE => '1',
219
                   R => MULT_OUT,
220
                   Q => REG_TMP_MPY_OUT);
222
    MUX_SUM : MUX_2TO1_Nbit GENERIC MAP(N => 42)
223
        PORT MAP(INPUT_0 => EXTENDED_SUM_A,
224
                 INPUT_1 => REG_TMP_SUM_OUT,
                 SEL \Rightarrow uIR_OUT(12),
226
                MUX_OUT => MUX_SUM_OUT);
227
228
    ADDER : Adder_Subtractor
        PORT MAP(INPUT_SX => MUX_SUM_OUT,
230
                 INPUT_DX => EXTENDED_SUM_DX,
                 SUB_ADDN_SX => uIR_OUT(11),
                 SUB_ADDN_DX => uIR_OUT(10),
233
                 CLOCK => CLOCK, -- A CAUSA DEL REGISTRO DI PIPE INTERNO
234
                 SUM_OUT => SUM_OUT);
235
    REG_TMP_SUM : Register_Nbit GENERIC MAP(N => 42)
237
        PORT MAP(CLOCK => CLOCK,
238
                 ENABLE => '1',
                 R => SUM_OUT,
240
                 Q => REG_TMP_SUM_OUT);
241
    Rounder_HU : Rounder
243
        PORT MAP(INPUT => REG_TMP_SUM_OUT,
244
                   CLOCK => CLOCK, -- A CAUSA DEL REGISTRO DI PIPE INTERNO
245
                   OUTPUT => ROUNDER_OUT);
247
     - REGISTRI DI USCITA
248
    REG_AR_PRIMO : Register_Nbit GENERIC MAP(N => 20)
        PORT MAP(CLOCK => CLOCK,
250
                   ENABLE => uIR_OUT(8),
251
                   R => ROUNDER_OUT,
252
                   Q => REG_AR_PRIMO_OUT);
253
254
    REG_AI_PRIMO : Register_Nbit GENERIC MAP(N => 20)
255
        PORT MAP(CLOCK => CLOCK,
                   ENABLE => uIR_OUT(7),
257
```

```
R => ROUNDER_OUT,
258
                  Q => REG_AI_PRIMO_OUT);
260
    REG_BR_PRIMO : Register_Nbit GENERIC MAP(N => 20)
261
       PORT MAP(CLOCK => CLOCK,
262
                  ENABLE => uIR_OUT(6),
263
                  R => ROUNDER_OUT,
264
                  Q => REG_BR_PRIMO_OUT);
265
    REG_BI_PRIMO : Register_Nbit GENERIC MAP(N => 20)
267
       PORT MAP(CLOCK => CLOCK,
268
                  ENABLE => uIR_OUT(5),
269
                  R => ROUNDER_OUT,
270
                  Q => REG_BI_PRIMO_OUT);
271
    MUX_OUT_A : MUX_2TO1_Nbit GENERIC MAP(N => 20)
        PORT MAP(INPUT_0 => REG_AR_PRIMO_OUT,
274
                  INPUT_1 => REG_AI_PRIMO_OUT,
                  SEL => uIR_OUT(9),
276
                  MUX_OUT => OUTPUT_A);
277
278
    MUX_OUT_B : MUX_2TO1_Nbit GENERIC MAP(N => 20)
279
       PORT MAP(INPUT_0 => REG_BR_PRIMO_OUT,
280
                  INPUT_1 => REG_BI_PRIMO_OUT,
281
                  SEL => uIR_OUT(9),
282
                  MUX_OUT => OUTPUT_B);
284
      ***********************
285
            CONTROL UNIT PORT MAPPING
      **********************
287
288
    uAR : Register_Nbit_SLV GENERIC MAP(N => 5)
289
       PORT MAP(CLOCK => CLOCK_NEG, -- EVOLVE SUL FRONTE DI DISCESA DEL CLOCK
                  ENABLE => '1',
291
                  RESET => RESET, -- SE RESETTO IL uAR DALL'ESTERNO, SICURAMENTE RIPARTO DALLO
292
                       STATO DI IDLE
                  R(4 DOWNTO 1) => NEXT_STATUS_BITS(4 DOWNTO 1),
                  R(0) => LSB_PLA_OUT,
294
                  Q => uAR_OUT);
295
296
    MUX_JUMP : MUX_2T01
297
       PORT MAP(INPUT_0 => uAR_OUT(0),
298
                  INPUT_1 => LSB_PLA_OUT,
                  SEL => CC_Validation_OUT,
300
                  MUX_OUT => MUX_JUMP_OUT);
301
    Decoder : Decoder_4to16
303
       PORT MAP(DEC_IN => uAR_OUT(4 DOWNTO 1),
304
                 DEC_OUT => DEC_OUT);
305
306
    EVEN_ROM_EU : EVEN_ROM
307
        PORT MAP(ROW_SELECT => DEC_OUT,
308
                 DATA_OUT => EVEN_ROM_OUT);
310
```

```
ODD_ROM_EU : ODD_ROM
311
        PORT MAP(ROW_SELECT => DEC_OUT,
                  DATA_OUT => ODD_ROM_OUT);
313
314
    MUX_ROM : MUX_2TO1_Nbit_SLV GENERIC MAP(N => 26)
315
        PORT MAP(INPUT_0 => EVEN_ROM_OUT,
316
                  INPUT_1 => ODD_ROM_OUT,
317
                  SEL => MUX_JUMP_OUT,
318
                  MUX_OUT => MUX_ROM_OUT);
319
    uIR : Register_Nbit_SLV GENERIC MAP(N => 26)
321
        PORT MAP(CLOCK => CLOCK,
322
                  ENABLE => '1',
323
                  RESET => RESET, -- PURE IL uIR VIENE RESETTATO DALL'ESTERNO, IN MODO TALE DA
                       AVERE TUTTI I COMANDI AL VALORE DI DEFAULT
                  R => MUX_ROM_OUT,
                   Q => uIR_OUT);
327
    PLA : LateStatus_PLA
328
        PORT MAP(STATUS => START,
329
                  CC \Rightarrow uIR_OUT(24),
330
                  LSB_IN => NEXT_STATUS_BITS(0),
331
                  CC_Validation => CC_Validation_OUT,
332
                  LSB_OUT => LSB_PLA_OUT);
333
334
    END ARCHITECTURE;
```

# 12.4 Multiplier\_Shifter.vhd

```
-- QUESTO CODICE E' STATO PRODOTTO DA:
   -- Fichera Antonio, matricola: 337213
   -- Vannelli Elisabetta, matricola: 346477
   LIBRARY IEEE;
   USE IEEE.STD_LOGIC_1164.ALL;
   USE IEEE.NUMERIC_STD.ALL;
   ENTITY Multiplier_Shifter IS
       PORT (INPUT_SX, INPUT_DX : IN SIGNED(19 DOWNTO 0);
              CLOCK, MPY_SHIFTN : IN STD_LOGIC;
10
              MULT_OUT : OUT SIGNED(39 DOWNTO 0));
11
   END ENTITY;
12
13
   ARCHITECTURE Behavioural OF Multiplier_Shifter IS
14
   COMPONENT MUX_2T01_Nbit IS
16
       GENERIC(N : POSITIVE);
       PORT(INPUT_0, INPUT_1 : IN SIGNED(N-1 DOWNTO 0);
18
19
            SEL : IN STD_LOGIC;
            MUX_OUT : OUT SIGNED(N-1 DOWNTO 0));
20
   END COMPONENT;
21
22
   COMPONENT Register_Nbit IS
       GENERIC(N : POSITIVE);
24
```

```
PORT(CLOCK, ENABLE : IN STD_LOGIC;
25
            R : IN SIGNED(N-1 DOWNTO 0);
             Q : OUT SIGNED(N-1 DOWNTO 0));
27
   END COMPONENT;
28
29
   SIGNAL MULT_OUT_TMP : SIGNED(39 DOWNTO 0);
   SIGNAL SHIFTED_INPUT, MUX_OUTPUT : SIGNED(39 DOWNTO 0);
31
   BEGIN
34
   MULT_OUT_TMP <= (INPUT_SX * INPUT_DX);</pre>
35
36
   SHIFTED_INPUT(39 DOWNTO 20) <= INPUT_SX(19 DOWNTO 0);
37
   SHIFTED_INPUT(19 DOWNTO 0) <= (OTHERS => '0');
38
   MUX : MUX_2TO1_Nbit GENERIC MAP(N => 40)
40
       PORT MAP (INPUT_0 => SHIFTED_INPUT,
41
                   INPUT_1 => MULT_OUT_TMP,
42
                   SEL => MPY_SHIFTN,
43
                   MUX_OUT => MUX_OUTPUT);
44
45
   REG_PIPE : Register_Nbit GENERIC MAP(N => 40)
46
47
       PORT MAP (CLOCK => CLOCK,
                   ENABLE => '1',
48
                   R => MUX_OUTPUT,
49
50
                   Q => MULT_OUT);
   END ARCHITECTURE:
```

### 12.5 Adder\_Subtractor.vhd

```
-- QUESTO CODICE E' STATO PRODOTTO DA:
   -- Fichera Antonio, matricola: 337213
   -- Vannelli Elisabetta, matricola: 346477
   LIBRARY IEEE;
   USE IEEE.STD_LOGIC_1164.ALL;
   USE IEEE.NUMERIC_STD.ALL;
   ENTITY Adder_Subtractor IS
       PORT (INPUT_SX, INPUT_DX : IN SIGNED(41 DOWNTO 0);
9
              SUB_ADDN_SX, SUB_ADDN_DX, CLOCK : IN STD_LOGIC;
              SUM_OUT : OUT SIGNED(41 DOWNTO 0));
11
   END ENTITY:
   ARCHITECTURE Behavioural OF Adder_Subtractor IS
14
   COMPONENT Register_Nbit IS
16
17
       GENERIC(N : POSITIVE);
18
       PORT(CLOCK, ENABLE : IN STD_LOGIC;
            R : IN SIGNED(N-1 DOWNTO 0);
19
            Q : OUT SIGNED(N-1 DOWNTO 0));
   END COMPONENT;
21
22
```

```
COMPONENT MUX_2T01_Nbit IS
23
       GENERIC(N : POSITIVE);
       PORT(INPUT_0, INPUT_1 : IN SIGNED(N-1 DOWNTO 0);
25
             SEL : IN STD_LOGIC;
26
             MUX_OUT : OUT SIGNED(N-1 DOWNTO 0));
27
   END COMPONENT;
29
   SIGNAL MUX_SX_OUT, MUX_DX_OUT, SUM_OUT_TMP, SX_NEG, DX_NEG : SIGNED(41 DOWNTO 0);
   SIGNAL SUB_ADDN : STD_LOGIC;
31
   SIGNAL CIN_TMP : SIGNED(1 DOWNTO 0);
32
33
   BEGIN
34
35
   SUB_ADDN <= SUB_ADDN_SX OR SUB_ADDN_DX;</pre>
36
   CIN_TMP <= '0' & SUB_ADDN; -- USO QUESTO SEGNALE TEMPORANEO PER POTER FARE LA SOMMA, NON
        POTREI CONVERTIRE UNO STD_LOGIC IN SIGNED (NE UNSIGNED)
38
   SUM_OUT_TMP <= (MUX_SX_OUT + MUX_DX_OUT + CIN_TMP);</pre>
39
   -- SEGNALI AGGIUNTI PER NON AVERE ERRORE SU MODELSIM (DICEVA "NOT GLOBALLY STATIC")
41
   SX_NEG <= NOT(INPUT_SX);</pre>
42
   DX_NEG <= NOT(INPUT_DX);</pre>
44
   MUX_SX : MUX_2TO1_Nbit GENERIC MAP(N => 42)
45
       PORT MAP(INPUT_0 => INPUT_SX,
46
                  INPUT_1 => SX_NEG,
                  SEL => SUB_ADDN_SX,
48
                  MUX_OUT => MUX_SX_OUT);
49
   MUX_DX : MUX_2TO1_Nbit GENERIC MAP(N => 42)
51
       PORT MAP(INPUT_0 => INPUT_DX,
52
                  INPUT_1 => DX_NEG,
53
54
                  SEL => SUB_ADDN_DX,
                  MUX_OUT => MUX_DX_OUT);
56
   REG_PIPE : Register_Nbit GENERIC MAP(N => 42)
       PORT MAP(CLOCK => CLOCK,
58
             ENABLE => '1',
59
             R => SUM_OUT_TMP,
60
             Q => SUM_OUT);
61
62
   END ARCHITECTURE;
```

#### 12.6 Rounder.vhd

```
-- QUESTO CODICE E' STATO PRODOTTO DA:
-- Fichera Antonio, matricola: 337213
-- Vannelli Elisabetta, matricola: 346477
LIBRARY IEEE;
USE IEEE.STD_LOGIC_1164.ALL;
USE IEEE.NUMERIC_STD.ALL;

ENTITY Rounder IS
```

```
PORT(INPUT : IN SIGNED(41 DOWNTO 0);
            CLOCK : IN STD_LOGIC;
            OUTPUT : OUT SIGNED(19 DOWNTO 0));
11
   END ENTITY;
12
13
   ARCHITECTURE Behavioural OF Rounder IS
14
15
   COMPONENT Register_Nbit IS
16
       GENERIC(N : POSITIVE);
       PORT(CLOCK, ENABLE : IN STD_LOGIC;
18
            R : IN SIGNED(N-1 DOWNTO 0);
19
            Q : OUT SIGNED(N-1 DOWNTO 0));
   END COMPONENT;
21
22
   SIGNAL TRUNCATED_IN, ADDEND, SUM_TMP : SIGNED(40 DOWNTO 0);
   BEGIN
25
26
   TRUNCATED_IN <= INPUT(41 DOWNTO 1); -- SCALO DI 1 BIT PER RIPORTARE IL NUMERO NELLA DINAMICA
       CORRETTA (STO DIVIDENDO PER 2)
   ADDEND(40 DOWNTO 19) <= (OTHERS => '0');
   ADDEND(17 DOWNTO 0) <= (OTHERS => '0');
   ADDEND(18) <= '1'; -- 2 ** -20 = 1/2 LSB
30
31
   SUM_TMP <= (TRUNCATED_IN + ADDEND); -- ARROTONDAMENTO HALF-UP
32
33
   REG_PIPE : Register_Nbit GENERIC MAP(N => 20)
34
   PORT MAP (CLOCK => CLOCK,
35
               ENABLE => '1',
               R => SUM_TMP(38 DOWNTO 19), -- TRONCAMENTO FINALE
37
               Q => OUTPUT);
38
39
   END ARCHITECTURE;
```

# 12.7 Register\_Nbit.vhd

```
-- QUESTO CODICE E' STATO PRODOTTO DA:
   -- Fichera Antonio, matricola: 337213
   -- Vannelli Elisabetta, matricola: 346477
   LIBRARY IEEE;
   USE IEEE.STD_LOGIC_1164.ALL;
   USE IEEE.NUMERIC_STD.ALL;
   ENTITY Register_Nbit IS
      GENERIC(N : POSITIVE);
       PORT(CLOCK, ENABLE : IN STD_LOGIC;
10
            R : IN SIGNED(N-1 DOWNTO 0);
            Q : OUT SIGNED(N-1 DOWNTO 0));
13
   END ENTITY;
14
   ARCHITECTURE Behavioural OF Register_Nbit IS
  BEGIN
```

```
PROCESS(CLOCK)
BEGIN

IF(CLOCK'EVENT AND CLOCK = '1') THEN

IF(ENABLE = '1') THEN

Q <= R;

END IF;

END IF;

END PROCESS;

END ARCHITECTURE;
```

## 12.8 MUX\_2TO1\_Nbit.vhd

```
-- QUESTO CODICE E' STATO PRODOTTO DA:
   -- Fichera Antonio, matricola: 337213
   -- Vannelli Elisabetta, matricola: 346477
   LIBRARY IEEE;
   USE IEEE.STD_LOGIC_1164.ALL;
   USE IEEE.NUMERIC_STD.ALL;
   ENTITY MUX_2T01_Nbit IS
       GENERIC(N : POSITIVE);
       PORT(INPUT_0, INPUT_1 : IN SIGNED(N-1 DOWNTO 0);
            SEL : IN STD_LOGIC;
11
            MUX_OUT : OUT SIGNED(N-1 DOWNTO 0));
12
   END ENTITY;
14
   ARCHITECTURE Behavioural OF MUX_2T01_Nbit IS
15
17
18
   MUX_OUT <= INPUT_0 WHEN SEL <= '0' ELSE INPUT_1;
19
   END ARCHITECTURE;
21
```

## 12.9 Decoder\_4to16.vhd

```
-- QUESTO CODICE E' STATO PRODOTTO DA:
-- Fichera Antonio, matricola: 337213
-- Vannelli Elisabetta, matricola: 346477

LIBRARY IEEE;

USE IEEE.STD_LOGIC_1164.ALL;

USE IEEE.NUMERIC_STD.ALL;

ENTITY Decoder_4to16 IS

PORT(DEC_IN : IN STD_LOGIC_VECTOR(3 DOWNTO 0);

DEC_OUT : OUT STD_LOGIC_VECTOR(15 DOWNTO 0));

END ENTITY;

ARCHITECTURE Behavioural OF Decoder_4to16 IS
```

```
BEGIN

PROCESS(DEC_IN)

BEGIN

DEC_OUT <= (OTHERS => '0');

DEC_OUT(TO_INTEGER(UNSIGNED(DEC_IN))) <= '1';

END PROCESS;

END ARCHITECTURE;
```

#### 12.10 EVEN\_ROM.vhd

```
-- QUESTO CODICE E' STATO PRODOTTO DA:
   -- Fichera Antonio, matricola: 337213
   -- Vannelli Elisabetta, matricola: 346477
   LIBRARY IEEE:
   USE IEEE.STD_LOGIC_1164.ALL;
   USE IEEE.NUMERIC_STD.ALL;
6
   ENTITY EVEN_ROM IS
      PORT(ROW_SELECT : IN STD_LOGIC_VECTOR(15 DOWNTO 0);
            DATA_OUT : OUT STD_LOGIC_VECTOR(25 DOWNTO 0));
   END ENTITY:
11
12
   ARCHITECTURE Behavioural OF EVEN_ROM IS
   TYPE ROM_TYPE IS ARRAY(0 TO 15) OF STD_LOGIC_VECTOR(25 DOWNTO 0);
14
   CONSTANT ROM_DATA : ROM_TYPE := (-- struttura : DONE, REG_IN_LE, DP_CONTROLS, REG_OUT_LE,
       "010000000001000000000000", -- locazione 0 --> STATUS = IDLE -> 00000
16
       "UUUUUUUUUUUUUUUUUUUU", -- locazione 1 --> NON USATA
       "UUUUUUUUUUUUUUUUUUUUUU", -- locazione 2 --> NON USATA
18
       "UUUUUUUUUUUUUUUUUUUUUU", -- locazione 3 --> NON USATA
19
       "UUUUUUUUUUUUUUUUUUUUU", -- locazione 4 --> NON USATA
20
       "UUUUUUUUUUUUUUUUUUUUUU", -- locazione 5 --> NON USATA
       "00101010100001000000001110", -- locazione 6 --> STATUS = CONT_1 -> 01100
       "00010101000111101000010000", -- locazione 7 --> STATUS = CONT_2 -> 01110
       "0000000001111100100010010", -- locazione 8 --> STATUS = CONT_3 -> 10000
       "0000000011110000010010100", -- locazione 9 --> STATUS = CONT_4 -> 10010
25
       "00000000110110000001010110", -- locazione 10 --> STATUS = CONT_5 -> 10100
26
       "1100000000001010000101101", -- locazione 11 --> STATUS = CONT_6 -> 10110
27
       "UUUUUUUUUUUUUUUUUUU", -- locazione 12 --> NON USATA
       "UUUUUUUUUUUUUUUUUUUUU", -- locazione 13 --> NON USATA
29
       "UUUUUUUUUUUUUUUUUUUUU", -- locazione 14 --> NON USATA
       "UUUUUUUUUUUUUUUUUUUUUU" -- locazione 15 --> NON USATA
   );
32
33
34
   BEGIN
35
   PROCESS (ROW_SELECT)
36
   VARIABLE INDEX : INTEGER := 0; -- POTREI PORLO UGUALE A -1 PER DISCRIMINARE IL CASO I CUI
37
       NESSUNA LOCAZIONE SIA SELEZIONATA
   BEGIN
```

```
FOR i IN 0 TO 15 LOOP

IF(ROW_SELECT(i) = '1') THEN

INDEX := i;

END IF;

END LOOP;

DATA_OUT <= ROM_DATA(INDEX);

END PROCESS;

END ARCHITECTURE;
```

### 12.11 ODD\_ROM.vhd

```
-- QUESTO CODICE E' STATO PRODOTTO DA:
   -- Fichera Antonio, matricola: 337213
   -- Vannelli Elisabetta, matricola: 346477
   LIBRARY IEEE;
   USE IEEE.STD_LOGIC_1164.ALL;
   USE IEEE.NUMERIC_STD.ALL;
   ENTITY ODD_ROM IS
       PORT(ROW_SELECT : IN STD_LOGIC_VECTOR(15 DOWNTO 0);
            DATA_OUT : OUT STD_LOGIC_VECTOR(25 DOWNTO 0));
10
   END ENTITY;
   ARCHITECTURE Behavioural OF ODD_ROM IS
13
   TYPE ROM_TYPE IS ARRAY(0 TO 15) OF STD_LOGIC_VECTOR(25 DOWNTO 0);
14
   CONSTANT ROM_DATA : ROM_TYPE := (-- struttura : DONE, CC, REG_IN_LE, DP_CONTROLS, REG_OUT_LE
15
        , NEXT_STATUS
       "00101010000010000000000011", -- locazione 0 --> STATUS = GET_REAL -> 00001
16
       "00010101000110000000000101", -- locazione 1 --> STATUS = GET_IMAG -> 00011
17
       "000000000111000000000111", -- locazione 2 --> STATUS = DO_M3 -> 00101
18
       "000000001111000000001001", -- locazione 3 --> STATUS = DO_M2 -> 00111
19
       "0000000110110000000001011", -- locazione 4 --> STATUS = DO_M4 -> 01001
       "0100000000001010000001101", -- locazione 5 --> STATUS = D0_M5 -> 01011
       "00000001000010000000001111", -- locazione 6 --> STATUS = DO_M6 -> 01101
22
       "0000000000011101000010001", -- locazione 7 --> STATUS = D0_S5 -> 01111
23
       "0000000000011100100010011", -- locazione 8 --> STATUS = D0_S6 -> 10001
24
       "000000000001000010010101", -- locazione 9 --> STATUS = WAIT_BR -> 10011
       "000000000010000001010111", -- locazione 10 --> STATUS = WAIT_BI -> 10101
26
       "100000000001000000111001". -- locazione 11 --> STATUS = FINISH -> 10111
       "1000000000010000000011011", -- locazione 12 --> STATUS = SEND_R -> 11001
28
       "1000000000010001000000000", -- locazione 13 --> STATUS = SEND_I -> 11011
29
       "UUUUUUUUUUUUUUUUUUU", -- locazione 14 --> NON USATA
30
       "UUUUUUUUUUUUUUUUUUUUU" -- locazione 15 -- > NON USATA
31
32
   );
   BEGIN
34
   PROCESS (ROW_SELECT)
```

```
VARIABLE INDEX : INTEGER := 0; -- POTREI PORLO UGUALE A -1 PER DISCRIMINARE IL CASO IN CUI
       NESSUNA LOCAZIONE SIA SELEZIONATA
   BEGIN
38
39
   FOR i IN 0 TO 15 LOOP
40
      IF(ROW_SELECT(i) = '1') THEN
41
           INDEX := i;
42
       END IF;
43
   END LOOP;
44
45
   DATA_OUT <= ROM_DATA(INDEX);</pre>
46
47
   END PROCESS;
48
49
   END ARCHITECTURE;
```

## 12.12 LateStatus\_PLA.vhd

```
-- QUESTO CODICE E' STATO PRODOTTO DA:
    -- Fichera Antonio, matricola: 337213
    -- Vannelli Elisabetta, matricola: 346477
   LIBRARY IEEE;
   USE IEEE.STD_LOGIC_1164.ALL;
   ENTITY LateStatus_PLA IS
       PORT(STATUS, CC, LSB_IN : IN STD_LOGIC;
             CC_Validation, LSB_OUT : OUT STD_LOGIC);
9
   END ENTITY;
10
11
   ARCHITECTURE Behavioural OF LateStatus_PLA IS
12
13
   COMPONENT MUX_2T01 IS
14
       PORT(INPUT_0, INPUT_1 : IN STD_LOGIC;
15
             SEL : IN STD_LOGIC;
16
             MUX_OUT : OUT STD_LOGIC);
17
   END COMPONENT;
18
19
   SIGNAL NOT_LSB_IN, SEL_MUX : STD_LOGIC;
21
   BEGIN
22
23
   NOT_LSB_IN <= NOT(LSB_IN);</pre>
24
   SEL_MUX <= CC AND STATUS;</pre>
25
   CC_Validation <= SEL_MUX;</pre>
26
   MUX : MUX_2TO1 PORT MAP
28
       (INPUT_0 => LSB_IN,
29
        INPUT_1 => NOT_LSB_IN,
30
31
        SEL => SEL_MUX,
        MUX_OUT => LSB_OUT);
32
33
   END ARCHITECTURE;
```

## 12.13 Register\_Nbit\_SLV.vhd

```
-- QUESTO CODICE E' STATO PRODOTTO DA:
   -- Fichera Antonio, matricola: 337213
   -- Vannelli Elisabetta, matricola: 346477
   LIBRARY IEEE;
   USE IEEE.STD_LOGIC_1164.ALL;
   ENTITY Register_Nbit_SLV IS
7
       GENERIC(N : POSITIVE);
       PORT(CLOCK, ENABLE, RESET : IN STD_LOGIC;
            R : IN STD_LOGIC_VECTOR(N-1 DOWNTO 0);
10
            Q : OUT STD_LOGIC_VECTOR(N-1 DOWNTO 0));
   END ENTITY;
13
   ARCHITECTURE Behavioural OF Register_Nbit_SLV IS
14
15
   BEGIN
16
17
   PROCESS (CLOCK, RESET)
18
   BEGIN
   IF(RESET = '0') THEN
20
       Q <= (OTHERS => '0');
21
   ELSIF(CLOCK'EVENT AND CLOCK = '1') THEN
22
       IF(ENABLE = '1') THEN
23
          Q <= R;
24
       END IF;
26
   END IF;
   END PROCESS;
27
28
   END ARCHITECTURE;
```

## 12.14 MUX\_2TO1\_Nbit\_SLV.vhd

```
-- QUESTO CODICE E' STATO PRODOTTO DA:
   -- Fichera Antonio, matricola: 337213
   -- Vannelli Elisabetta, matricola: 346477
   LIBRARY IEEE;
   USE IEEE.STD_LOGIC_1164.ALL;
   ENTITY MUX_2T01_Nbit_SLV IS
       GENERIC(N : POSITIVE);
       PORT(INPUT_0, INPUT_1 : IN STD_LOGIC_VECTOR(N-1 DOWNTO 0);
            SEL : IN STD_LOGIC;
10
            MUX_OUT : OUT STD_LOGIC_VECTOR(N-1 DOWNTO 0));
11
   END ENTITY;
12
13
14
   ARCHITECTURE Behavioural OF MUX_2TO1_Nbit_SLV IS
15
   BEGIN
16
   MUX_OUT <= INPUT_0 WHEN SEL <= '0' ELSE INPUT_1;
18
19
```

```
20 END ARCHITECTURE;
```

# 12.15 MUX\_2TO1.vhd

```
-- QUESTO CODICE E' STATO PRODOTTO DA:
   -- Fichera Antonio, matricola: 337213
   -- Vannelli Elisabetta, matricola: 346477
   LIBRARY IEEE;
   USE IEEE.STD_LOGIC_1164.ALL;
   ENTITY MUX_2T01 IS
      PORT(INPUT_0, INPUT_1 : IN STD_LOGIC;
            SEL : IN STD_LOGIC;
            MUX_OUT : OUT STD_LOGIC);
   END ENTITY;
11
   ARCHITECTURE Behavioural OF MUX_2T01 IS
14
   BEGIN
15
17
   MUX_OUT <= INPUT_0 WHEN SEL <= '0' ELSE INPUT_1;
18
   END ARCHITECTURE;
```