

ARQUITETURA DE COMPUTADORES

3° Projeto – CPU COM PIPELINE

Membros: Christopher de Oliveira Souza RA: 18726430

Murilo De Paula Araujo 17747775

Leonardo Sanavio 18054395

Beatriz Morelatto Lorente 18071597

Professor: Roberto Santana De Rezende Edmar


ÍNDICE

- 1. Descrição textual do projeto com a topologia da CPU
- 2. Especificação e detalhes relevantes do projeto
- 3. Desenvolvimento e descrição da implementação
- 4. Resultados obtidos e funcionamento
- 5. Conclusões e analise dos resultados obtidos
- 6. Bibliografia

1. INTRODUÇÃO

O projeto realizado é uma implementação de uma CPU com Pipeline em linguagem VHDL, o grupo partiu do seu datapath até sua real implementação no *Intel Quartus* onde foi programada, programando componente por componente, e em seguida implementada como um todo.

A implementação apresentada neste trabalho foi baseada no MIPS original de Hennessy e Patterson [HEN98] e na versão monociclo de [HAM00]. Na imagem abaixo, podemos observar o datapath com as alterações necessárias para realizar as instruções de jumps.



O MIPS possui três formatos de instruções diferentes: formato R, formato I e formato J. Onde as instruções do tipo R executam operações de lógicas e aritmética somente em dados armazenados nos registradores, as intruções do tipo I possuem dois tipos, as que fazem referência a memória como *load* e *store* e as instruções de *branch* (salto condicional).

A CPU tem que ser capaz de executar as seguintes instruções mostradas abaixo na tabela:

Categoria	Nome	Sintaxe da instrução	Significado	Formato	Notas	OPCODE
Arithmetic	Add	add \$1,\$2,\$3	\$1 = \$2 + \$3	R	Adds two registers	000001
	Subtract	sub \$1,\$2,\$3	\$1 = \$2 - \$3	R	Subtracts two registers	000010
	Add immediate	addi \$1,\$2,CONST	\$1 = \$2 + CONST	1	Used to add constants	000011
	Sub immediate	subi \$1,\$2,CONST	\$1 = \$2 - CONST	1	Used to sub constants	000100
	Load word	lw \$1,CONST(\$2)	\$1 = Memory[\$2 + CONST]	1	Loads the word stored from:	000101
Data Transfer					MEM[\$s2+CONST] and the following 3 bytes	
Data Transier	Store word	sw \$1,CONST(\$2)	Memory[\$2 + CONST] = \$1	1	Stores a word into: MEM[\$2+CONST] and	
					the following 3 bytes	
Logical	And	and \$1,\$2,\$3	\$1 = \$2 & \$3	R	Bitwise and	000111
	And immediate	andi \$1,\$2,CONST	\$1 = \$2 & CONST	1		001000
	Or	or \$1,\$2,\$3	\$1 = \$2 \$3	R	Bitwise or	001001
	Or immediate	ori \$1,\$2,CONST	\$1 = \$2 CONST	- 1		001010
Conditional	Branch on equal	has 64 62 CONOT	if (\$1 == \$2) go to		Goes to the instruction at the specified	001011
branch		beq \$1,\$2,CONST	PC+4+CONST	'	address if two registers are equal	
Unconditional	Jump	j CONST	goto address CONST	J	Unconditionally jumps to the instruction at	001100
					the specified address	
jump	Jump register	Jump register jr \$1	goto address \$1	R	Jumps to the address contained	001101
					in the specified register	

A memória do MIPS é endereçada a byte e, portanto, adiciona-se quatro para o cálculo do próximo endereço da palavra de 32 bits da memória, sendo os endereços de memória de 32 bits.

2. ESPECIFICAÇÃO

No projeto da CPU foi utilizado 5 registradores ao todo que são maiormente utilizados no armazenamento dos dados na passagem de um estágio para o outro. Formato e tipo das instruções utilizadas e aceitas pela CPU construída foram:

Instrução do Tipo R			
Campos	Bits	Notas	
OPCODE	6	Operação básica da instrução (opcode)	
RS	5	O primeiro registrador fonte	
RT	5	O segundo registrador fonte	
RD	5	O registrador destino	
SHAMT	5	Shift Amount, para instruções de deslocamento	
FUNCT	6	Function. Seleciona variações das operação especificada pelo opcode	

Instrução do Tipo I			
Campos	Bits	Notas	
OPCODE	6	Operação básica da instrução (opcode)	
RS	5	O primeiro registrador fonte	
RT	5	O segundo registrador fonte	
ENDEREÇO	16	Endereço da instrução	

Instrução do Tipo J			
Campos	Bits	Notas	
OPCODE	6	Operação básica da instrução (opcode)	
ENDEREÇO	16	Endereço da instrução	


Foram utilizados vários registradores para armazenamento dos dados, abaixo temos a tabela de registradores e seus códigos:

Registrador	Código
\$R0	00000
\$R1	00001
\$R2	00010
\$R3	00011
\$R4	00100
\$R5	00101
\$R6	00110
\$R7	00111
\$R8	01000
\$R9	01001
\$R10	01010
\$R11	01011
\$R12	01100
\$R13	01101
\$R14	01110
\$R15	1111
\$R16	10000
\$R17	10001
\$R18	10010
\$R19	10011
\$R20	10100
\$R21	10101
\$R22	10110
\$R23	10111
\$R24	11000
\$R25	11001
\$R26	11010
\$R27	11011
\$R28	11100
\$R29	11101
\$R30	11110
\$R31	11111

A implementação do MIPS desenvolvida neste trabalho cobre um subconjunto das instruções do MIPS. Como podemos notar, as instruções do tipo R possuem um campo apenas para determinar qual operação será executada pelo ULA (Unidade Lógica Aritmética) da CPU.

3- DESENVOLVIMENTO

Funcionamento dos estágios de processamento de uma instrução:



Após o estudo da organização e arquitetura do processador, desenvolveuse separadamente cada um dos componentes que compõem os estágios do pipeline do MIPS. Depois de testados individualmente, os estágios foram conectados e testados novamente.


A implementação desenvolvida no trabalho trabalha com 5 estágios, o primeiro estágio de *fetch* (busca) da instrução, o estágio de decodificação da instrução, o de execução e o de acesso a memória e escrita de volta nos registradores (*Writeback*).

Desenvolvimento de cada estágio:

3.1 ESTAGIO DE BUSCA


Este estágio é responsável pela busca da instrução que será executada, a partir da ordem definida no programa. Nele também é realizado a incrementação do PC, somando 4 para já calcular o endereço da próxima instrução a ser executada.

Representação no circuito:



3.2 Estagio de Decodificação

Neste estágio realiza-se a decodificação da instrução, e ele também é responsável pelo banco de registradores. O banco de registradores foi implementado como uma entidade separada, podendo ser determinado na instanciação o número de registradores. Representação no Circuito:




O banco de registradores implementado é um componente composto por um conjunto de registradores que podem ser acessados de forma organizada. podem ser executadas operações de leitura dos dados anteriormente gravados e de escrita de dados para modificar as informações internas. O banco de registradores é composto por 32 registradores de 32 bits cada.

3.3 ESTÁGIO DE EXECUÇÃO

Neste estágio, dependendo da instrução, existem duas unidades que as podem executar, a unidade para calculo de endereço de *branch* (apenas soma), e a ULA para realizar as operações aritmética e logica.

Segundo os sinais de controle gerados pela Unidade de Controle, poderá ser selecionado o segundo operando da ULA, que pode ser um dado lido de um registrador, como nos casos das instruções tipo R e de *branch*, ou um endereço, como nas instruções de *load* e *store*.

Representação no circuito:



3.3.1 UNIDADE LÓGICA ARITMÉTICA

O controle da ULA tem como entrada o opcode, os 6 bits mais significativos da palavra de instrução e mais os 6 bits menos significativos da instrução, gerando a partir destes um sinal de três bits para a ULA.


Abaixo está o modo definido pelo grupo para os *opcodes* das instruções aceitas pela ULA construída no projeto.

Category	Name	OPCODE
	Add	000001
Arithmetic	Subtract	000010
Andimede	Add immediate	000011
	Sub immediate	000100
Data Transfer	Load word	000101
	Store word	000110
	And	000111
Logical	And immediate	001000
Logical	Or	001001
	Or immediate	001010
Conditional branch	Branch on equal	001011
Unconditional	Jump	001100
jump	Jump register	001101

3.4 ESTÁGIO DE MEMÓRIA

Neste estágio ocorre a leitura e/ou a escrita da na memória no mesmo ciclo. A escrita só é realizada no final do ciclo e se o sinal for recebido o sinal de *MemWrite*, que indica uma instrução de *store*.

Representação no circuito:



3.5 ESTÁGIO DE WRITEBACK

Nesta última etapa, o resultado da ULA é escrito no registrador de destino.

Os sinais de controle, gerados na UC (unidade de controle) definem de onde virá o valor de escrita (memória de dados ou resultado da ULA) e se haverá escrita no banco de registradores.

3.6 UNIDADE DE CONTROLE

É responsável por gerar os sinais de controle adequados, para ser feito o que se pede na instrução que será executada. Sinais de controle da CPU com pipeline:

RegWrite - sinal que habilita a escrita no banco de registradores;

MemToReg - sinal que indica que o dado a ser escrito no registrador de destino é um dado vindo da memória;

AluSrc - sinal que indica qual o segundo operando da ULA;

MemWrite - sinal que habilita a escrita na memória;

MemRead - sinal que habilita a leitura da memória;

Branch - sinal que indica uma instrução de branch;

RegDst - sinal utilizado para selecionar o registrado destino.

AluOp1 – primeiro operando da ULA.

AluOp2 – segundo operando da ULA.

Jump – se a instrução for tipo J, o valor escrito no PC será o que foi incrementado em 4 no somador.


4. RESULTADOS

4.1 TESTES REALIZADOS


--Instrução ADDI

S Arbitrary Value				
Arbitrary Value				
Radix:	Binary ▼			
Numeric or named value:	00001100011000010000000000001010 ~			
	OK Cancel			


-- ADDi \$1, \$3, 10




-- Instrução SUBI




-- SUBi \$4, \$1, 8




-- Instrução SUB




-- SUB \$6, \$1, \$3




--Instrução ADD




-- ADD \$5, \$2, \$3




--Instrução SW




-- SW \$3, 0(\$16)




-- Instrução LW




-- LW \$7, 0(\$16)




-- Instrução AND




-- AND \$8, \$3, \$1




-- Instrução OR




-- OR \$9, \$5, \$1




-- Instrução BEQ




-- BEQ \$7,\$3 antes do salto




-- BEQ \$7,\$3 depois do salto




-- Instrução ANDi




-- ANDi \$10, \$6, 16




-- Instrução ORi




-- ORi \$11, \$6, 31




-- Instrução Jump




-- Jump (116) antes do salto




-- Jump (116) depois do salto




--Instrução Jump Register



-- Jump Register (15) antes do salto



-- Jump Register (15) depois do salto



5. CONCLUSÃO

Neste trabalho foi possível estar aprimoramento os conhecimentos e manipulação com a linguagem de programação de VHDL. Podendo conhecer mais a fundo a aplicação de uma CPU e seus principais componentes, como ele funciona e como se comporta, podendo analisar as instruções e seus formatos e as suas execuções, observando o funcionamento e armazenamento nos registradores passo a passo no ciclo em pipeline com ajuda de "debug" criando no programa no waveform, observando também as saídas de cada componente e o que estará sendo salvo nos registradores que forem solicitados.

6. ANEXO: CÓDIGO VHDL

CPU:

```
reg9: out std_logic_vector(0 to 31);
reg10: out std_logic_vector(0 to 31);
reg11: out std_logic_vector(0 to 31)
end component;
       component instruction_memory
      port (
instruction: out std_logic_vector(0 to 31);
address: in std_logic_vector(0 to 31)
         end component;
      □ component soma32b
□ Port ( NUM1 : in STD_LOGIC_VECTOR (0 to 31);
□ out1 : out STD_LOGIC_VECTOR (0 to 31));
□ end component ;
      end component;
       □component mini_mux_2
                Port ( SEL : in STD_LOGIC;

A : in STD_LOGIC_VECTOR (0 to 4);

B : in STD_LOGIC_VECTOR (0 to 4);

X : out STD_LOGIC_VECTOR (0 to 4));
         end component;
      □component mux_2
□ Port ( SEL : in STD_LOGIC;
                                  : in STD_LOGIC_VECTOR (0 to 31);
: in STD_LOGIC_VECTOR (0 to 31);
: out STD_LOGIC_VECTOR (0 to 31));
95
96
97
98
99
100
101
102
103
104
105
107
108
109
110
111
112
113
114
115
116
117
                             A
B
X
          end component;
        dcomponent reg_pc
        end component;
        dcomponent sh1_2
                PORT (
  in1 : IN STD_LOGIC_VECTOR(0 TO 31);
  out1 : OUT STD_LOGIC_VECTOR(0 TO 31) );
          end component;
        component extend
118
119
120
121
122
123
124
125
126
127
128
129
130
131
132
133
134
135
136
137
               PORT (
in1: IN STD_LOGIC_VECTOR(0 TO 15);
out1: OUT STD_LOGIC_VECTOR(0 TO 31)
        Ь
         END component;
```

PORT (
 aluop : IN STD_LOGIC_VECTOR(0 TO 1) ;
 A, B : IN STD_LOGIC_VECTOR(0 TO 31) ;
 Saida : OUT STD_LOGIC_VECTOR(0 TO 31);
 zero: out std_logic
}

in std_logic;

⊟component ALU

END component;

⊟component RegIFID □ port (clock:

```
in_pc:
out_pc:
                                                                       std_logic_vector(0 to 31);
std_logic_vector(0 to 31);
                                                           in
                                 in_instr:
out_instr:
                                                                       std_logic_vector(0 to 31);
std_logic_vector(0 to 31));
                                                           in
                                                           out
               end component;
               component RegIDEX
port (clock:
in_WB:
in_ME:
                                                                       std_logic;
std_logic_vector(0 to 1);
std_logic_vector(0 to 2);
std_logic_vector(0 to 1);
std_logic_vector(0 to 2);
                                                           in
                                                           in
in
                                 out WB:
                                                           out
                                 out_ME:
                           ALUSrc_in: in STD_LOGIC;
RegDst_in: in STD_LOGIC;
ALUOp_in: in STD_LOGIC_VECTOR(0 TO 1);
                           ALUSrc_out: out STD_LOGIC;
RegDst_out: out STD_LOGIC;
ALUOp_out: out STD_LOGIC_VECTOR(0 TO 1);
                                                          in
out
                                                                       std_logic_vector(0 to 31);
std_logic_vector(0 to 31);
                                 out_pc:
                                 in_read1:
out_read1:
                                                                       std_logic_vector(0 to 31);
std_logic_vector(0 to 31);
                                                           in
                                                          out
                                                                       std_logic_vector(0 to 31);
std_logic_vector(0 to 31);
                                 in read2:
                                                           in
                                 out_read2:
                                 in_imed:
out_imed:
                                                                       std_logic_vector(0 to 31);
std_logic_vector(0 to 31);
                                                           out
                                                                       std_logic_vector(0 to 4);
std_logic_vector(0 to 4);
std_logic_vector(0 to 4);
std_logic_vector(0 to 4));
                                  in_rt:
                                 out_rt:
in_rd:
out_rd:
                                                          out
in
out
181
182
183
              end component;
184
185
                    component somador
PORT (
           186
187
188
                                 (
                                     A: IN STD_LOGIC_VECTOR(0 TO 31);
B: IN STD_LOGIC_VECTOR(0 TO 31);
```

```
X:
                                         out STD_LOGIC_VECTOR(0 TO 31)
190
191
                              );
                   end component;
 192
193
194
195
196
               component_RegEXMEM
                                                               std_logic;
std_logic_vector(0 to 1);
std_logic_vector(0 to 2);
std_logic_vector(0 to 1);
std_logic_vector(0 to 2);
                  port (clock:
in_WB:
                                                     in
          П
 197
                                                     in
198
199
200
201
                              in MF:
                                                     in
                              out_WB:
                                                     out
                              out_ME:
                                                     out
                                                                std_logic_vector(0 to 31);
std_logic_vector(0 to 31);
202
203
204
205
206
207
208
209
210
211
212
213
214
215
216
217
220
221
222
223
224
225
227
228
229
230
231
232
233
233
233
233
                                                     in
                              in_pc:
                              out_pc:
                                                     out
                                                                std_logic_vector(0 to 31);
std_logic_vector(0 to 31);
                              in_result: in
                              out_result: out
                                                                std_logic_vector(0 to 31);
std_logic_vector(0 to 31);
                              in_wrData: in out_wrData: out
                              in_regdst: in
out_regdst: out
                                                                std_logic_vector(0 to 4);
std_logic_vector(0 to 4));
             end component;
              component RegMEMWB
  port (clock:
                                                                std_logic;
std_logic_vector(0 to 1);
std_logic_vector(0 to 1);
                                                     in
                              in_WB:
                                                     in
                                                     out
                              out WB:
                                                               std_logic_vector(0 to 31);
std_logic_vector(0 to 31);
                              in_rdData:
                                                    in
                              out_rdData: out
                              in_addr:
                                                                std_logic_vector(0 to 31);
std_logic_vector(0 to 31);
                                                     in
                                                    out
                              out_addr:
                                                               std_logic_vector(0 to 4);
std_logic_vector(0 to 4));
                              in_regdst:
                              out_regdst: out
             end component:
         Component CONTROL
PORT(
PCSRC: OUT STD_LOGIC;
ALUSTC: OUT STD_LOGIC;
```

```
RegDst: OUT STD_LOGIC;
JM: OUT STD_LOGIC;
ALUOP: OUT STD_LOGIC_VECTOR(0 TO 1);
WB: OUT STD_LOGIC_VECTOR(0 TO 1);
MEM: OUT STD_LOGIC_VECTOR(0 TO 2);
                OPCODE: in STD_LOGIC_vector(0 to 5)
         END component;
       □component shift_jump
            PORT (
   in1 : IN STD_LOGIC_VECTOR(0 TO 25) ;--operandos
   out1 : OUT STD_LOGIC_VECTOR(0 TO 27) ) ;--saida
          end component:
          signal pc_instr: std_logic_vector(0 to 31);
signal instructionIF: std_logic_vector(0 to 31);
          signal pcsrc_mux_0:
signal pcsrc_mux_1:
                                     std_logic_vector(0 to 31);
std_logic_vector(0 to 31);
          signal prox_pc: std_logic_vector(0 to 31);
          signal branch: std_logic;
          signal pcselect_mux_0: std_logic_vector(0 to 31);
          signal pc4_ID: std_logic_vector(0 to 31);
          signal Instruction: std_logic_vector(0 to 31);
                                 signal OPCode:
          signal OPCOGE: Std.
signal Read_Register_1:
signal Read_Register_2:
signal Imediato:
signal Rt_ID:
signal Rd_ID:
```

```
signal Write_Data:
signal Read_Data_1:
                                                                                       std_logic_vector(0 to 31);
std_logic_vector(0 to 31);
std_logic_vector(0 to 31);
284
285
                    signal Read_Data_2:
286
287
                    signal Imediato_extendido_ID:
                                                                                                             std_logic_vector(0 to 31);
288
                    signal JumpMux: std_logic;
signal Jump_concat: std_logic_vector(0 to 31);
290
291
                    signal pc_select_mux_1: std_logic_vector(0 to 31);
292
293
                    294
295
296
297
298
                    signal aluSrc_ID: std_logic;
signal regdst_ID: std_logic;
signal aluOP_ID: std_logic_vector(0 to 1);
299
300
                   signal WB_ID:
signal MEM_ID:
signal MEM_EX:
signal MEM_EX:
signal MEM_EX:
signal MEM_MEM:
signal MEM_MEM:
signal MEM_MEM:
signal MEM_MEM:
signal WB_WB:
signal WB_WB:
std_logic_vector(0 to 1);
std_logic_vector(0 to 1);
std_logic_vector(0 to 2);
std_logic_vector(0 to 1);
301
302
303
304
305
307
308
                   signal aluSrc_ex: std_logic;
signal regdst_ex: std_logic;
signal aluOP_ex: std_logic_vector(0 to 1);
signal pc4_ex: std_logic_vector(0 to 31);
signal ULA_Src_A: std_logic_vector(0 to 31);
signal alusrc_mux_0: std_logic_vector(0 to 31);
signal alusrc_mux_1: std_logic_vector(0 to 31);
signal Imediato_extendido_ex: std_logic_vector(0 to 31);
signal regdst_mux_0: std_logic_vector(0 to 4);
signal regdst_mux_1: std_logic_vector(0 to 4);
309
310
311
312
313
314
315
316
317
318
319
320
                         signal imed_extendido_shiftado: std_logic_vector(0 to 31);
signal Branch_addr: std_logic_vector(0 to 31);
321
322
323
324
325
                        signal ULA_Zero: std_logic;
signal ULA_Src_B: std_logic_vector(0 to 31);
signal Resultado_ula: std_logic_vector(0 to 31);
signal regdst_mux_out: std_logic_vector(0 to 4);
signal endereco_mem: std_logic_vector(0 to 31);
signal write_data_memoria: std_logic_vector(0 to 31);
signal regdst_memoria: std_logic_vector(0 to 4);
326
327
329
```

```
signal Read_data_memoria: std_logic_vd
signal memwrite: std_logic;
signal memread: std_logic;
signal branch_control: std_logic;
signal memtoreg_0: std_logic_vector(0 to 31);
signal memtoreg_1: std_logic_vector(0 to 31);
                                                                     std_logic_vector(0 to 31);
signal imediato_shift:
                                               std_logic_vector(0 to 27);
         IM: instruction_memory port map (instructionIF,pc_instr);
pc_4: soma32b port map (pc_instr, pcsrc_mux_0);
         pc: reg_pc port map (pc_instr,clock, prox_pc);
         mux_branch: mux_2 port map(branch,pcsrc_mux_1,pcsrc_mux_0,pcselect_mux_0);
         ifid: RegIFID port map(clock,pcsrc_mux_0,pc4_ID,instructionIF,instruction);
             | banco_reg: reg_f port map(RegWrite,clock,Read_Register_1,Read_Register_2,
| Write_Register,Write_Data,Read_Data_1,Read_Data_2,
| reg1,reg2,reg3,reg4,reg5,reg6,reg7,reg8,reg9,reg10,reg11);
         sign_extend: extend port map (Imediato, Imediato_extendido_ID);
jumptype_mux:mux_2 port map (JumpMux,Read_Data_1,Jump_concat,pc_select_mux_1);
         pcsrc_mux: mux_2 port map (PCSrc,pc_select_mux_1,pcselect_mux_0,prox_pc);
             shift: shift_jump port map(instruction(6 to 31),imediato_shift);
         Jump_concat <= pc4_ID(0 to 3) & imediato_shift;</pre>
      dctrl: Control port map (PCSrc,ALUSrc_ID,regdst_ID,JumpMux,aluOP_ID,
```

```
instrucao <= instruction;
pc_view <= pc_instr;

continuous instruction;
pc_view <= pc_instr;

continuous instruction;
pc_view <= pc_instruction;
pc_view <=
```

MUX 2:

```
library IEEE;
 2
3
       use IEEE STD_LOGIC_1164.ALL;
 4
     ⊟entity mux_2 is
 5
6
7
8
     SEL:
                              in STD_LOGIC;
             Port
                           : in STD_LOGIC_VECTOR (0 to 31);
: in STD_LOGIC_VECTOR (0 to 31);
: out STD_LOGIC_VECTOR (0 to 31));
                      Α
                      В
 ğ
       end mux_2;
10
11
     □architecture Behavioral of mux_2 is
12
     ⊟begin
13
            X \le A when (SEL = '1') else B;
14
       end Behavioral:
```

REG F:

```
library ieee;
use ieee.std_logic_1164.all;
use ieee.std_logic_unsigned.all;
use ieee.numeric_std.all;
               ⊟entity reg_f is
⊟ port (regwrite: in std_logic;
                                                   clock: in std_logic;
                                                 clock: in std_logic;
read_register_1: in std_logic_vector(0 to 4);
read_register_2: in std_logic_vector(0 to 4);
write_register: in std_logic_vector(0 to 4);
write_data: in std_logic_vector(0 to 31);
read_data_1: out std_logic_vector(0 to 31);
read_data_2: out std_logic_vector(0 to 31);
reg1: out std_logic_vector(0 to 31);
reg2: out std_logic_vector(0 to 31);
reg3: out std_logic_vector(0 to 31);
reg4: out std_logic_vector(0 to 31);
reg5: out std_logic_vector(0 to 31);
reg6: out std_logic_vector(0 to 31);
reg6: out std_logic_vector(0 to 31);
reg7: out std_logic_vector(0 to 31);
reg8: out std_logic_vector(0 to 31);
reg9: out std_logic_vector(0 to 31);
reg9: out std_logic_vector(0 to 31);
reg10: out std_logic_vector(0 to 31);
reg11: out std_logic_vector(0 to 31);
reg11: out std_logic_vector(0 to 31);
 10
 11
12
13
14
15
16
17
 18
 19
20
21
22
23
24
25
26
27
28
29
30
                    end reg_f;
               ⊟architecture regs of reg_f is
type register_type is array(0 to 31) of std_logic_vector(0 to 31);
signal registers: register_type;
 31
 32
 33
               ⊟begin
 34
 35
36
37
               process(clock)
                                        if (clock'EVENT and clock = '1' and regwrite = '1' and not (write_register = "00000") ) then
   registers(to_integer(unsigned(write_register))) <= write_data;
end if;</pre>
               Ī
                               begin
 38
 39
 40
41
42
43
44
45
                               end process;
                               read_data_1 <= registers(to_integer(unsigned(read_register_1)));
read_data_2 <= registers(to_integer(unsigned(read_register_2)));</pre>
                              reg1 <= registers(1);
reg2 <= registers(2);
reg3 <= registers(3);
 46
```

SOMADOR:

```
-- Declaração das bibliotecas utilizadas
        LIBRARY ieee;
USE ieee.std_logic_1164.all;
USE ieee.std_logic_signed.all;
USE ieee.numeric_std.all;
  4
5
6
7
      -- Entity ADDER_32_BITS
⊟ENTITY somador is
  8
9
10
              -- Declaração de todas as portas utilizadas
11
12
13
14
      PORT (
                               IN STD_LOGIC_VECTOR(0 TO 31);
IN STD_LOGIC_VECTOR(0 TO 31);
out STD_LOGIC_VECTOR(0 TO 31)
                         A:
                         В:
15
16
17
         -- Finalizando Entity
18
        END somador;
19
20
            Architecture ADDER_32_BITS
21
22
23
24
25
26
27
28
      □ARCHITECTURE ADDER OF somador IS
      ⊟BEGIN
              -- Saida recebe a soma das duas entradas
             X \leq A+B;
         -- Finalizando Architecture
       LEND;
```

CONTROL:

```
- Declaração de todas as bibliotecas utilizadas
          USE ieee.STD_LOGIC_unsigned.all;
USE ieee.STD_LOGIC_unsigned.all;
USE ieee.numeric_std.all;
  3
4
5
       -- Declaração de ENTITY Control, mesmo nome do arquivo

□ENTITY CONTROL is

□ PORT( -- Declaração de todas as "portas" utilizadas

PCSRC: OUT STD_LOGIC := '0';

ALUSTC: OUT STD_LOGIC := '0';

RegDst: OUT STD_LOGIC := '0';

JM: OUT STD_LOGIC := '0';
ALUOP: OUT STD_LOGIC_VECTOR(0 TO 1):= "00"; WB: OUT STD_LOGIC_VECTOR(0 TO 1):= "00"; MEM: OUT STD_LOGIC_VECTOR(0 TO 2):= "000";
                      OPCODE: in STD_LOGIC_vector(0 to 5)
         - );|
END CONTROL;
        □ARCHITECTURE CONTROL_UNIT OF CONTROL IS
        ⊟BEGIN
        process(OPCODE)
                      BEGIN
        CASE OPCODE is -- Caso o OPCODE for igual a...
                            -- Enquanto for igual a 000000, realiza instrução NOP
                                                       =>
<= '0';
<= 'X';
<= "XX";
<= "XY";
<= "000";
<= "000";
                                 PCSRC
                                  ALUSrc
                                  ALU0p
                                 RegDst
MEM
                                 WB
                            -- Enquanto for igual a 000001, realiza instrução ADD WHEN "000001" => PCSRC <= '0';
41
42
43
                                                       =>
<= '0';
<= '0';
<= "00";
<= "1';
<= "000";
<= "01";
                                  ALUSTC
44
                                  ALU0p
45
46
                                  RegDst
                                 MEM
                                  WB
```

```
- Enquanto for igual a 000010, realiza instrução SUB
HEN_"000010" =>
50
51
52
53
55
55
55
55
56
66
66
66
66
67
77
77
77
77
77
80
                     WHEN "000
PCSRC
                                      ALUSTC
                         ALU0p
                         RegDst
                         мей
                         WB
                        Enquanto for igual a 000011, realiza instrução ADDi
EN "000011" =>
                     WHEN "000
                                     ALUSTC
                         ALUOp
RegDst
                         W/R
                        Enquanto for igual a 000100, realiza instrução SUBi
EN "000100" =>
                    WHEN "000
PCSRC
                                      ALUSTC
                         ALUOp
RegDst
MEM
                         WB
                        Enquanto for igual a 000101, realiza instrução LW
                                     Tor igual a

1" => -- LW

<= '0';
<= '1';
<= "00";
<= '0';
<= "010";
<= "11";
                         PCSRC
                         ALUSTC
                         AL UOp
81
82
83
84
85
86
87
88
                         RegDst
                         MEM
                         WB
                        Enquanto for igual a 000110, realiza instrução SW
EN "000110" => -- SW
                                     WHEN "000
PCSRC
                         ALUSrc
89
90
91
92
                         ALUOp
RegDst
                         MEM
                         WB
                     -- Enquanto for iqual a 000111, realiza instrução AND
94
```

```
1" => -- AND

<= '0';

<= '0';

<= "10";

<= '1';

<= "000";

<= "01";
                              WHEN "000111"
 96
97
98
                                    PCSRC
                                     ALUSTC
                                     ALU0p
99
100
                                    RegDst
MEM
WB
                              -- Enquanto for igual a 001001, realiza instrução OR WHEN "001001" => -- OR PCSRC <= '0';
                                                      for igual a

1" => -- OR

<= '0';
<= '0';
<= "11";
<= '1';
<= "000";
<= "01";
                                     ALUSTC
                                     ALUOp
                                    RegDst
MEM
                                    WB
                              -- Enquanto for igual a 001010, realiza instrução ORi

WHEN "001010" => -- ORi

PCSRC <= '0';

ALUSrc <= '1';

ALUOp <= "11";

RegDst <= '0';

MEM <= "000";

WB <= "01";
                                    Enquanto for igual a 001011, realiza instrução BEQ
EN "001011" => -- BEQ
PCSRC <= '0';
                                                      for igual a

1" => -- BEQ

<= '0';
<= '0';
<= "01";
<= "X';
<= "001";
<= "00";
                                     ALUSTC
                                     ALUOp
                                    RegDst
MEM
                                     WB
                              -- Enquanto for igual a 001100, realiza instrução J

WHEN "001100" => -- J

PCSRC <= '1':
```

```
<= '0';
<= 'X';
<= "XX";
<= 'X';
<= "000";
143
                                ALUSTC
144
                                ALU0p
145
146
147
                                RegDst
                                MEM
                                WB
148
                                                 or igual a

=> -- JR

<= '1';

<= '1';

<= 'X';

<= "XX";

<= "XX";

<= "000";

= "00";
                           -- Enquanto for igual a 001101, realiza instrução JR
WHEN "001101" => -- JR
PCSRC <= '1';
149
150
151
152
153
154
155
156
157
158
159
                                JM
                                ALUSrc
                                ALU0p
                                RegDst
MEM
                                WB
                               Enquanto não for nenhum desses casos, não realiza nenhuma instrução
                           WHEN others =>
160
                                                  <= '0';
<= 'X';
<= "XX";
<= "X';
<= "000";
= "000";
161
162
                                PCSRC
                                ALUSrc
163
                                ALU0p
164
165
                                RegDst
                                MEM
166
167
                                WB
                                                 <=
168
169
                             - Finalizando o Case
                           END CASE:
170
171
172
                      -- Finalizando o Processo
                      END PROCESS;
173
174
175
              - Finalizando a ARCHITECTURE
           END;
```

RegEXMEM:

```
library ieee;
use ieee.std_logic_1164.all;
use ieee.std_logic_unsigned.all;
use ieee.numeric_std.all;
    ⊟entity RegEXMEM is
⊟ port (clock:
| in_WB:
| in_ME:
                                   std_logic;
std_logic_vector(0 to 1);
std_logic_vector(0 to 2);
std_logic_vector(0 to 1) := "00";
std_logic_vector(0 to 2) := "000";
                             in
               out_WB:
out
               in_pc:
out_pc:
                            in
                                   in_result: in
out_result: out
                                   in_wrData: in
                out_wrData: out
     in_regdst: in
out_regdst: out
end RegEXMEM;
                                   std_logic_vector(0 to 4);
std_logic_vector(0 to 4) := "00000");
    □architecture exe of RegEXMEM is
        out_re
end if;
end process;
end;
```

RegIDEX:

```
library ieee;
use ieee.std_logic_1164.all;
use ieee.std_logic_unsigned.all;
use ieee numeric_std.all;
⊟entity RegIDEX is
□ port (clock:
    in_WB:
    in_ME:
                                               std_logic;
std_logic_vector(0 to 1);
std_logic_vector(0 to 2);
std_logic_vector(0 to 1) := "00";
std_logic_vector(0 to 2) := "000";
                     out_WB:
                 ALUSrc_in: in STD_LOGIC;
RegDst_in: in STD_LOGIC;
ALUOp_in: in STD_LOGIC_VECTOR(0 TO 1);
                 ALUOP_out: out STD_LOGIC := '0';
RegDst_out: out STD_LOGIC := '0';
ALUOP_out: out STD_LOGIC_VECTOR(0 TO 1):= "00";
                                               in_read1: in
out_read1: out
                                               in_rt:
out_rt:
in_rd:
out_rd:
end RegIDEX;
                                               std_logic_vector(0 to 4);
std_logic_vector(0 to 4) := "00000";
std_logic_vector(0 to 4);
std_logic_vector(0 to 4) := "00000");
      ⊟architecture exe of RegIDEX is
     □ begin
□ pro
□ beg
□
            process(clock)
begin
if (clock'EVENT and clock = '1') then
out WB <= in WB:
 48
49
50
51
53
55
55
55
56
61
62
                                      out_ME
                                                                   <= in_ME;
                                      ALUSrc_out <= ALUSrc_in;
RegDst_out <= RegDst_in;
ALUOp_out<= ALUOp_in;
                                                                    <= in_pc;
<= in_read1;
<= in_read2;
<= in_imed;</pre>
                                      out_pc
out_read1
out_read2
out_imed
out_rt
                                                                     <= in_rt;
<= in_rd;
                                      out_rd
                       end if;
end process;
```

RegIFID:

```
library ieee;
use ieee.std_logic_1164.all;
use ieee.std_logic_unsigned.all;
use ieee.numeric_std.all;
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
     ⊟entity RegIFID is
□ port (clock:
                                           std_logic;
                                          in
                    in_pc:
                    out_pc:
                                   out
      in_instr: in out_instr: out end RegIFID;
                                           \boxminus architecture exe of RegIFID is
     ⊟begin
⊟ pro
| beg
           process(clock)
begin
    if (clock'EVENT and clock = '1') then
    out_instr <= in_instr;
    out_pc <= in_pc;
and if p</pre>
            end process;
      end;
```

INSTRUCTION MEMORY:

```
## 48
## 49
## 50
## 51
## 52
## 52
## 63
## 65
## 65
## 65
## 65
## 65
## 65
## 65
## 65
## 65
## 65
## 65
## 65
## 65
## 65
## 65
## 65
## 65
## 65
## 65
## 65
## 65
## 65
## 65
## 65
## 65
## 65
## 65
## 65
## 65
## 65
## 65
## 65
## 65
## 65
## 65
## 65
## 65
## 65
## 65
## 65
## 65
## 65
## 65
## 65
## 65
## 65
## 65
## 65
## 65
## 65
## 65
## 65
## 65
## 65
## 65
## 65
## 65
## 65
## 65
## 65
## 65
## 65
## 65
## 65
## 65
## 65
## 65
## 65
## 65
## 65
## 65
## 65
## 65
## 65
## 65
## 65
## 65
## 65
## 65
## 65
## 65
## 65
## 65
## 65
## 65
## 65
## 65
## 65
## 65
## 65
## 65
## 65
## 65
## 65
## 65
## 65
## 65
## 65
## 65
## 65
## 65
## 65
## 65
## 65
## 65
## 65
## 65
## 65
## 65
## 65
## 65
## 65
## 65
## 65
## 65
## 65
## 65
## 65
## 65
## 65
## 65
## 65
## 65
## 65
## 65
## 65
## 65
## 65
## 65
## 65
## 65
## 65
## 65
## 65
## 65
## 65
## 65
## 65
## 65
## 65
## 65
## 65
## 65
## 65
## 65
## 65
## 65
## 65
## 65
## 65
## 65
## 65
## 65
## 65
## 65
## 65
## 65
## 65
## 65
## 65
## 65
## 65
## 65
## 65
## 65
## 65
## 65
## 65
## 65
## 65
## 65
## 65
## 65
## 65
## 65
## 65
## 65
## 65
## 65
## 65
## 65
## 65
## 65
## 65
## 65
## 65
## 65
## 65
## 65
## 65
## 65
## 65
## 65
## 65
## 65
## 65
## 65
## 65
## 65
## 65
## 65
## 65
## 65
## 65
## 65
## 65
## 65
## 65
## 65
## 65
## 65
## 65
## 65
## 65
## 65
## 65
## 65
## 65
## 65
## 65
## 65
## 65
## 65
## 65
## 65
## 65
## 65
## 65
## 65
## 65
## 65
## 65
## 65
## 65
## 65
## 65
## 65
## 65
## 65
## 65
## 65
## 65
## 65
## 65
## 65
## 65
## 65
## 65
## 65
## 65
## 65
## 65
## 65
## 65
## 65
## 65
## 65
## 65
## 65
## 65
## 65
## 65
## 65
## 65
## 65
## 65
## 65
## 65
## 65
## 65
## 65
## 65
## 65
## 65
## 65
## 65
## 65
## 65
## 65
## 65
## 65
## 66
## 66
## 66
## 66
## 66
## 66
## 66
## 66
## 66
## 66
## 66
## 66
## 66
## 66
## 66
## 66
## 66
## 66
## 66
## 66
## 66
## 66
## 66
## 66
## 66
## 66
## 66
## 66
## 66
## 66
## 66
## 66
## 66
## 66
## 66
## 66
## 66
## 66
## 66
## 66
## 66
## 66
## 66
## 66
## 66
## 66
## 66
## 66
## 66
## 66
## 66
## 66
## 66
```

```
95
96
97
98
-- sw $3,0($16)
99
99 memory(40) <= "000011010";
100 memory(41) <= "000000011";
101 memory(42) <= "000000000";
102 memory(43) <= "000000000";
103
104
105
-- NOP
106 memory(45) <= "000000000";
107 memory(46) <= "000000000";
108 memory(47) <= "000000000";
110
111
-- NOP
112 memory(48) <= "000000000";
114 memory(49) <= "000000000";
115 memory(50) <= "000000000";
116 memory(51) <= "000000000";
117
118 -- NOP
119 memory(52) <= "000000000";
110 memory(53) <= "000000000";
111 memory(54) <= "000000000";
112 memory(53) <= "000000000";
114 memory(54) <= "000000000";
115 memory(55) <= "000000000";
116 memory(57) <= "00001110";
117 memory(58) <= "00001110";
118 memory(56) <= "00011100";
119 memory(58) <= "000000000";
120 memory(59) <= "00001110";
121 memory(50) <= "00011100";
122 memory(51) <= "000000000";
123 memory(52) <= "000000000";
124 memory(53) <= "000000000";
125 memory(56) <= "00011100";
126 memory(57) <= "000000000";
127 memory(58) <= "000000000";
128 memory(59) <= "000000000";
129 memory(50) <= "000000000";
130 memory(60) <= "00011100";
131 memory(60) <= "01000000";
132 memory(61) <= "011000001";
133 memory(62) <= "010000000";
134 memory(63) <= "001001000";
135 memory(64) <= "001001000";
136 memory(65) <= "010000000";
137 memory(64) <= "001001000";
138 memory(65) <= "010000000";
140 memory(67) <= "000000000";
```

```
-- beq $7,$3

memory(68) <= "00101100";

memory(69) <= "11100011";

memory(70) <= "00000000";

memory(71) <= "00000100";
142
143
144
145
146
147
148
                                                             NOP
                               memory(72) <= "00000000";
memory(73) <= "00000000";
memory(74) <= "00000000";
memory(75) <= "00000000";
149
150
151
152
153
154
                               -- NOP
memory(76) <= "00000000";
memory(77) <= "00000000";
memory(78) <= "00000000";
memory(79) <= "00000000";
155
156
157
158
 159
                               -- NOP
memory(80) <= "00000000";
memory(81) <= "00000000";
memory(82) <= "00000000";
memory(83) <= "00000000";
 160
161
162
163
 164
 165
                               -- ADDi $1, $3, 10

memory(84) <= "00001100";

memory(85) <= "01100001";

memory(86) <= "000000000";

memory(87) <= "00001010";
166
167
168
169
170
171
172
173
174
                               -- andi $10,$6,16
memory(88) <= "00100000";
memory(89) <= "11001010";
memory(90) <= "00000000";
memory(91) <= "00010000";
 175
176
177
178
179
                               -- ori $11,$6,31
memory(92) <= "00101000";
memory(93) <= "11001011";
memory(94) <= "00000000";
memory(95) <= "00011111";
 180
181
182
183
184
 185
                                                              -- addi $15,$16,136
                               memory(96) <= "00001110";
memory(97) <= "00001111";
memory(98) <= "00000000";
186
187
188
```

```
memory(99) <= "10001000";
189
190
191
192
                          memory(100) <= "00110000";
memory(101) <= "00000000";
memory(102) <= "00000000";
memory(102) <= "00000000";
193
194
195
196
197
                           memory(103) <= "00011101";
198
199
200
201
                                                                        - NOP
                          memory(104) <= "00000000";
memory(105) <= "00000000";
memory(106) <= "00000000";
memory(107) <= "00000000";
202
203
204
205
206
                                                                      -- NOP
                          memory(108) <= "00000000";
memory(109) <= "00000000";
memory(110) <= "00000000";
memory(111) <= "00000000";
207
208
209
210
211
                          -- ADDi $1, $3, 11
memory(112) <= "00001100";
memory(113) <= "01100001";
memory(114) <= "00000000";
memory(115) <= "00001011";
212
213
214
215
216
217
                          -- addi $3,$3,20
memory(116) <= "00001100";
memory(117) <= "01100011";
memory(118) <= "00000000";
memory(119) <= "00010100";
218
219
220
221
222
223
224
                                                    jr 15
                          memory(120) <= "00110101";
memory(121) <= "11100000";
memory(122) <= "00000000";
memory(123) <= "00000000";
225
227
228
229
230
231
                                                                             -- NOP
                          memory(124) <= "00000000";
memory(125) <= "00000000";
memory(126) <= "00000000";
memory(127) <= "00000000";
                                                                    "00000000";
232
233
234
235
```

DATA MEM:

```
library ieee;
use ieee.std_logic_1164.all;
use ieee.std_logic_unsigned.all;
 3
 4
       use ieee.numeric_std.all;
 6
7
     ⊟entity data_mem is
□ port (address:
                   (address: in std_logic_vector(0 to 31);
clock: in std_logic;
mem_write: in std_logic;
write_data: in std_logic_vector(0 to 31);
mem_read: in std_logic;
product to std_logic;
 8
 9
10
11
12
13
                   read_data: out std_logic_vector(0 to 31)
14
       end data_mem;
15
     □ architecture imem of data_mem is

type mem_type is array(0 to 100) of std_logic_vector(0 to 7);
signal memory: mem_type;
16
17
18
19
20
21
22
     ⊟begin
           process(clock)
begin
if (clock'E
     23
24
25
26
27
28
29
                    end if;
                    if (mem_read = '1') then
30
31
                       read_data <=
                           32
33
34
35
36
37
     \Box
                   else
                       end if;
end if;
38
39
40
           end process;
      end;
```

REGMEMWB:

```
library ieee;
use ieee.std_logic_1164.all;
use ieee.std_logic_unsigned.all;
use ieee.numeric_std.all;
 2
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
25
26
27
28
30
     ⊟entity RegMEMWB is
⊟ port (clock:
| in_WB:
                                         std_logic;
std_logic_vector(0 to 1);
std_logic_vector(0 to 1) := "00";
                                  in
                                  in
                                         in rdData:
                                 in
                  out_rdData: out
                                         in_addr:
                  out_addr:
                                 out
                                         std_logic_vector(0 to 4);
std_logic_vector(0 to 4) := "00000");
                  in_regdst: in
       out_regdst: out
end RegMEMWB;
     □architecture exe of RegMEMWB is
     ⊟begin
           process(clock)
begin
if (clock'E
     (clock'EVENT and clock = '1') then
                  out_WB <= in_WB;
out_rdData <= in_rdData;
                  out addr
                                 <= in addr:
31
32
                  out_regdst <= in_regdst;
               end if;
33
34
           end process;
      end:
```

REGPC:

```
library ieee;
use jeee.std_logic_unsigned.all;
use jeee.std_logic_unsigned.all;
use jeee.numeric_std.all;
-- Entidade reg_pc,registrador PC de 32 Bits
-- Declaração da saída do registrador PC com 32 Bitis
-- Declaração da entrada clock, verificando nível de subida ou descida
clock: in std_logic;
-- Declaração da entrada do próximo registrador PC com 32 Bitis
-- Declaração da entrada do próximo registrador PC com 32 Bitis
-- Declaração da entrada do próximo registrador PC com 32 Bitis
-- Declaração da entrada do próximo registrador PC com 32 Bitis
-- Declaração da entrada do próximo registrador PC com 32 Bitis
-- Declaração da entrada do próximo registrador PC com 32 Bitis
-- Declaração da entrada do próximo registrador PC com 32 Bitis
-- Declaração da entrada do próximo registrador PC com 32 Bitis
-- Declaração da entrada do próximo registrador PC com 32 Bitis
-- Declaração da entrada do próximo registrador PC com 32 Bitis
-- Declaração da entrada do próximo registrador PC com 32 Bitis
-- Declaração da entrada do próximo registrador PC com 32 Bitis
-- Declaração da entrada do próximo registrador PC com 32 Bitis
-- Declaração da entrada do próximo registrador PC com 32 Bitis
-- Declaração da entrada do próximo registrador PC com 32 Bitis
-- Declaração da entrada clock, verificando processo com clock e próximo registrador pc
-- Declaração da entrada clock = '1') then -- Se ocorrer um evento de clock na subida
-- Declaração da entrada clock = '1') then -- Se ocorrer um evento de clock na subida
-- Prinalizando if
-- Prinalizando processo
```

SOMA32B:

```
library ieee;
use ieee.std_logic_1164.all;
 3
     use ieee.numeric_std.all;
 4
5
     use ieee.std_logic_signed.all;
6
   ⊟entity soma32b is
□ Port ( NUM1 : in STD_LOGIC_VECTOR (0 to 31);
out1 : out STD_LOGIC_VECTOR (0 to 31));
end soma32b ;
8
10
11
12
   13
14
15
16
17
   ⊟begin
         out1 <= NUM1 + NUM2;
19
     end Behavioral;
```

MINI MUX:

```
library IEEE;
        use IEÉE STD_LOGIC_1164.ALL;
      -- Entidade mini_mux_2, multiplexador de 2 bits
⊟entity mini_mux_2 is
 4
5
 6
 8
              Port ( SEL : in STD_LOGIC; -- Entrada de seleção, podendo ser 1 ou 0
      \dot{\Box}
                         A : in STD_LOGIC, -- Entrada de Seleção, podendo Ser 1 ou 0

A : in STD_LOGIC_VECTOR (0 to 4); -- Entrada A do multiplexador

B : in STD_LOGIC_VECTOR (0 to 4); -- Entrada B do multiplexador

X : out STD_LOGIC_VECTOR (0 to 4)); -- Única saída do multiplexador
10
11
        end mini_mux_2; -- Finalizando a entidade mini_mux_2
12
13
14
      □architecture Behavioral of mini_mux_2 is --Architecture Behavioral
15
      ⊟begin
              X <= A when (SEL = '1') else B;
-- Se a entrada "SEL" for igual a 1, a saída X recebe A, se não recebe B
16
17
18
        end Behavioral; -- Finalizando Behavioral
19
```

SHIFT JUMP:

```
library IEEE;
 23
       use IEEE STD_LOGIC_1164.ALL;
       use ieee.numeric_std.all;
 4
 6
7
     ⊟entity shift_jump is
 8
     PORT (
              in1 : IN STD_LOGIC_VECTOR(0 TO 25) ;--operandos
out1 : OUT STD_LOGIC_VECTOR(0 TO 27) ) ;--saida
10
11
12
13
14
15
      end shift_jump;
     □architecture Behavioral of shift_jump is
16
17
            out1 <= in1(0 to 25) & "00";
18
       end Behavioral:
```

SHIFTL 2:

```
library IEEE;
use IEEE.STD_LOGIC_1164.ALL;
 3
       use ieee.numeric_std.all;
 4
 5
 6
7
     ⊟entity shl_2 is
 8
     ᆸ
           PORT (
               in1 : IN STD_LOGIC_VECTOR(0 TO 31) ;--operandos
out1 : OUT STD_LOGIC_VECTOR(0 TO 31) ) ;--saida
 9
10
11
12
13
14
      end sh1_2;
15
     Flarchitecture Behavioral of shl 2 is
16
17
            out1 <= in1(2 to 31) & "00";
18
       end Behavioral;
```

EXTEND:

ALU:

```
-- Declaração de todas as bibliotecas utilizadas
        LIBRARY ieee;
USE ieee.std_logic_1164.all;
USE ieee.std_logic_signed.all;
 234567
      -- Entity ALU
⊟ENTITY ALU IS
 89
               -- Declaração das portas utilizadas na ALU
10
                       aluop: IN STD_LOGIC_VECTOR(0 TO 1); -- Aluop
A, B: IN STD_LOGIC_VECTOR(0 TO 31); -- Operandos
Saida: OUT STD_LOGIC_VECTOR(0 TO 31); -- Saída
zero: out std_logic -- Zero
11
12
13
14
15
16
17
         --Finalizando a entity Ula
18
19
20
21
22
24
25
26
27
28
29
33
33
34
44
44
44
44
44
44
44
46
47
        END ALU;
              Architecture Behavior
       □ARCHITECTURE Behavior OF ALU IS
              -- Declaração do "aux" um sinal do tipo vetor de 31 posições
signal aux: std_logic_vector(0 to 31);
      -- Inicializando o processo com Aluop, A e B PROCESS (aluop, A, B)
                        -- Caso aluop for igual a...
                       CASE aluop IS
                            -- Enquanto for igual a 00, Realiza a soma entre operandos
WHEN "00"=>
   aux <= (A + B);</pre>
                              - Enguanto for igual a 01, Realiza a subtração entre operandos
                            WHEN
                                 EN "01"=>
aux <= (A - B);
                            -- Enquanto for igual a 10, Realiza and entre operandos WHEN "10"=> \,
                                 aux \leftarrow (A AND B);
```

```
-- Enquanto for igual a 11, Realiza or entre operandos WHEN "11"=>
49
50
51
52
53
54
55
56
57
58
60
                    aux \leftarrow (A OR B); --OR
                 -- Fianlizando o Case
              END CASE:
              61
62
              -- Senão zero recebe 0
    63
              ELSE
64
65
                 zero <= '0';
66
              -- Finalizando o If
67
68
69
70
71
72
73
74
75
              END IF;
              -- Saída recebe aux
              Saida <= aux;
           --Finalizando o processo
           END PROCESS;

    Finalizando behavior

     END Behavior;
```