

# Arquitectura Hardware de Comunicaciones

## Informe Práctica 1

Ángel Truque Contreras Isabel Bravo Sánchez Octubre de 2024

### Contenido

4.	SIMULACIÓN	.11
3.	CAMBIOS RESPECTO A LA VERSIÓN ORIGINAL	8
2.	TEST BENCH	6
1.	CÓDIGO IMPLEMENTADO	2

#### 1. CÓDIGO IMPLEMENTADO

Sat Sep 28 17:48:40 2024

```
mult sec.vhd
  1 -----
      -- Company:
     -- Engineer:
  3
                       13:47:04 09/20/2024
  5
      -- Create Date:
     -- Design Name:
  6
     -- Module Name:
                      mult sec - Behavioral
  8
      -- Project Name:
  9
      -- Target Devices:
 10
     -- Tool versions:
 11
      -- Description:
 12
 13
     -- Dependencies:
 14
 15
      -- Revision:
 16
      -- Revision 0.01 - File Created
      -- Additional Comments:
 17
 18
 19
 20
     library IEEE;
 21
     use IEEE.STD_LOGIC_1164.ALL;
 22
     use ieee.numeric std.all;
 23
 24
     entity mult sec is
 25
        Port ( -- inbus : in std logic vector (7 downto 0);
                 inbus_Q : in std_logic_vector(15 downto 0);
 26
                 inbus_M : in std_logic_vector(31 downto 0);
 27
 28
                 -- outbus : out std_logic_vector(15 downto 0);
 29
                outbus : out std_logic_vector(47 downto 0); -- nuevo resultado
 30
                I : in std_logic;
                -- weQ : in std_logic;
-- weM : in std_logic;
 31
 32
                rst : in std_logic;
 33
 34
                clk : in std logic);
 35
     end mult sec;
 36
 37
     architecture Behavioral of mult sec is
 38
 39
         type type state is (INICIO, SUMACU, DESDEC, CARGA INICIAL, CARGA SALIDA);
 40
         signal state, nextstate: type_state;
 41
 42
         -- signal CA, pp: std_logic_vector(8 downto 0);
        signal CA, pp: std_logic_vector(32 downto 0); -- un bit adicional por desbordamiento
 43
 44
         -- signal Q, M: std logic vector(7 downto 0);
 4.5
       signal Q: std_logic_vector(15 downto 0);
 46
        signal M: std_logic_vector(31 downto 0);
 47
        signal init, ld, sh: std_logic;
 48
         -- signal cnt: unsigned (2 downto 0);
 49
        signal cnt: unsigned (3 downto 0); -- Vueltas que se van a hacer
         signal Z: std_logic;
 50
         signal weQ, weM: std_logic; -- Las eliminamos como puertos de entrada y las
 51
     ponemos como señales equivalentes
 52
 53
     begin
 54
 55
         --Registro C y A:
 56
        process(rst, clk)
```

Page 1

```
mult_sec.vhd
```

```
57
         begin
58
            if (rst='1') then
59
               CA <= (others=>'0');
 60
            elsif rising_edge(clk) then
 61
               if (init='1') then
 62
                  CA <= (others=>'0');
63
               elsif (ld='1') then
                  CA <= pp;
 64
 65
               elsif (sh='1') then
                   -- CA <= '0' & CA(8 downto 1);
 66
                  CA <= '0' & CA(32 downto 1);
 67
 68
               end if;
            end if;
 69
70
         end process;
71
72
         --Registro Q:
73
         process(rst, clk)
 74
         begin
 75
            if (rst='1') then
 76
               Q <= (others=>'0');
77
            elsif rising edge(clk) then
               if (weQ='1') then
78
79
                   -- Q <= inbus(7 downto 0);
 80
                   Q <= inbus_Q(15 downto 0);
               elsif (sh='1') then
81
82
                  -- Q <= CA(0) & Q(7 downto 1);
                   Q <= CA(0) & Q(15 downto 1);
 83
84
               end if;
            end if;
8.5
86
         end process;
87
88
         --Registro M:
89
         process (rst, clk)
90
         begin
91
            if (rst='1') then
 92
               M <= (others=>'0');
 93
            elsif rising edge(clk) then
94
               if (weM='1') then
 95
                   -- M <= inbus(7 downto 0);
96
                  M <= inbus M(31 downto 0);
97
               end if;
98
            end if:
99
         end process;
100
101
         --Sumador:
102
         -- pp <= std logic vector(unsigned('0' & CA(7 downto 0)) + unsigned('0' & M));
103
         pp <= std_logic_vector(unsigned('0' & CA(31 downto 0)) + unsigned('0' & M));</pre>
104
105
         --Contador:
106
         process (rst, clk)
107
         begin
108
            if (rst='1') then
               cnt <= (others=>'0');
109
110
            elsif rising_edge(clk) then
111
               if (init='1') then
                   -- cnt <= "111";
112
                  cnt <= "1111"; -- 16 vueltas que se van a realizar (15 A 0)</pre>
113
```

Page 2

```
Sat Sep 28 17:48:40 2024
mult sec.vhd
 114
                elsif (sh='1') then
 115
                  cnt <= cnt - 1;
 116
                end if;
 117
             end if;
 118
          end process;
 119
 120
          --Detector de cero:
 121
          process (cnt)
 122
          begin
 123
             -- if (cnt="000") then
 124
             if (cnt="0000") then
 125
                Z <= '1';
 126
             else
                Z <= '0';
 127
 128
                end if;
 129
          end process;
 130
 131
          --Unidad de control:
 132
          process (rst, clk)
 133
          begin
 134
             if (rst='1') then
 135
                state <= INICIO;
 136
             elsif rising edge(clk) then
 137
                state <= nextstate;
 138
             end if;
 139
          end process;
 140
 141
          process(state, I, Q(0), Z, CA)
 142
          begin
 143
             init <= '0'; ld <= '0'; sh <= '0';
             nextstate <= state;
 144
             weQ <= '0'; weM <= '0'; -- para no tener que poner en cada estado</pre>
 145
             outbus <= (others => '0');
 146
 147
 148
             case state is
 149
 150
                when INICIO =>
 151
                   if (I='1') then
 152
                      nextstate <= CARGA_INICIAL;</pre>
 153
                    else
 154
                      init <= '0';
 155
                      nextstate <= INICIO;
 156
                   end if;
 157
                when CARGA_INICIAL =>
 158
 159
                      init <= '1';
 160
                      nextstate <= SUMACU;
 161
                      weQ <= '1';
                      weM <= '1'; -- a 1 para cargar en Q y M al principio
 162
 163
                when SUMACU =>
 164
                   if (Q(0) = '1') then
 165
 166
                      ld <= '1';
 167
                    else
                      ld <= '0';
 168
 169
                    end if;
```

Page 3

nextstate <= DESDEC;

170

```
mult_sec.vhd
 171
               when DESDEC =>
 172
 173
                  if (Z='1') then
 174
                     nextstate <= CARGA_SALIDA;
 175
                  else
 176
                    nextstate <= SUMACU;
 177
                  end if;
                  sh <= '1';
 178
 179
 180
              when CARGA SALIDA =>
                  outbus <= CA(31 downto 0) & Q;
 181
 182
                  nextstate <= INICIO;</pre>
 183
 184
              when others =>
 185
                  nextstate <= INICIO;
 186
            end case;
        end process;
 187
 188
 189 end Behavioral;
 190
```

Sat Sep 28 18:17:44 2024

```
testbench mult sec. vhd
      -- Company:
     -- Engineer:
  3
  Δ
  5
      -- Create Date:
                       13:48:15 09/20/2024
      -- Design Name:
      -- Module Name:
                        /home/ise/PlADH/testbench mult sec.vhd
      -- Project Name: PlADH
      -- Target Device:
  9
 10
      -- Tool versions:
 11
      -- Description:
 12
 13
      -- VHDL Test Bench Created by ISE for module: mult_sec
 14
 15
      -- Dependencies:
 16
      -- Revision:
 17
      -- Revision 0.01 - File Created
 18
 19
      -- Additional Comments:
 20
      -- Notes:
      -- This testbench has been automatically generated using types std_logic and
 22
 23
      -- std logic vector for the ports of the unit under test. Xilinx recommends
 24
      -- that these types always be used for the top-level I/O of a design in order
      -- to guarantee that the testbench will bind correctly to the post-implementation
 25
 26
      -- simulation model.
 27
 28
      LIBRARY ieee;
 29
      USE ieee.std logic 1164.ALL;
 30
      -- Uncomment the following library declaration if using
 31
 32
      -- arithmetic functions with Signed or Unsigned values
 33
      --USE ieee.numeric_std.ALL;
 34
 35
      ENTITY testbench mult sec IS
 36
      END testbench mult sec;
 37
      ARCHITECTURE behavior OF testbench_mult_sec IS
 38
 39
 40
          COMPONENT mult_sec
 41
         PORT(-- inbus : IN std_logic_vector(7 downto 0);
 42
               inbus_Q : in std_logic_vector(15 downto 0);
               inbus_M : in std_logic_vector(31 downto 0);
 43
                    : IN std_logic;
 44
               i
              -- weq : IN std_logic;
-- wem : IN std_logic;
 45
 46
              rst : IN std_logic;
clk : IN std_logic;
 47
 48
 49
               -- outbus : OUT std_logic_vector(15 downto 0)
               outbus : OUT std_logic_vector(47 downto 0));
 51
        END COMPONENT;
 52
         -- SIGNAL inbus : std_logic_vector(7 downto 0):="00000000";
 53
         SIGNAL inbus_Q : std_logic_vector(15 downto 0):="0000000000000000";
 54
         55
 56
         -- SIGNAL outbus : std logic vector(15 downto 0);
         SIGNAL outbus : std_logic_vector(47 downto 0);
```

Page 1

```
testbench mult sec.vhd
```

```
58
        SIGNAL i : std_logic:='0';
         -- SIGNAL weqm : std_logic:='0';
-- SIGNAL wemm : std_logic:='0';
 59
 60
        SIGNAL rst : std_logic:='1';
SIGNAL clk : std_logic:='0';
 61
 62
 63
        constant periodo: time := 100 ns;
 64
 65
    BEGIN
 66
 67
 68
     uut: mult_sec PORT MAP(
        -- inbus => inbus,
 69
 70
           inbus_Q => inbus_Q,
 71
           inbus_M => inbus_M,
 72
           outbus => outbus,
73
           i => i,
 74
           -- weq => weqm,
 75
           -- wem => wemm,
 76
           rst => rst,
 77
           clk => clk );
 78
        clk <= not clk after periodo/2;</pre>
 79
 80
 81
      -- Asignacion secuencial de estimulos
 82
        tb : PROCESS
         BEGIN
 83
           rst <= '1';
 84
                                    --reset inicial
           wait for 2*periodo;
rst <= '0';</pre>
 85
 86
                                    --desactivamos el reset
 87
 88
            -- PRUEBA
 89
           90
 91
     2^16 + 2\hat{A}^1
 92
           inbus_Q <= "0000000000000000000000"; -- operando Q = 2
            wait for 1*periodo;
I <= '1';</pre>
 93
                                      --inicio de la multiplicacion
 94
            wait for periodo;
 95
           I <= '0';
96
97
            -- wait for 16*periodo; -- resultado aparece tras 16 ciclos
98
           wait for 24*periodo;
99
100
           wait;
101
        end process;
102
103
     END;
104
```

#### 3. CAMBIOS RESPECTO A LA VERSIÓN ORIGINAL

```
-- inbus : in std logic vector(7 downto 0);
                                                                           Inbus pasa de ser una señal de 8
inbus_Q : in std_logic_vector(15 downto 0);
                                                                           bits a ser dos señales, una de 16
inbus M : in std logic vector(31 downto 0);
                                                                           bits (inbus Q -→ multiplicador) v
  -- outbus : out std logic vector(15 downto 0);
                                                                           otra de 32 bits → (inbus M multiplicando)
outbus : out std logic vector(47 downto 0); -- nuevo resultad
I : in std logic;
 -- weQ : in std logic;
                                                                       - weQ y weM dejan de ser
-- weM : in std logic;
                                                                           señales externas.
rst : in std_logic;
      : in std logic);
-- signal CA, pp: std_logic_vector(8 downto 0);
signal CA, pp: std logic vector(32 downto 0); -- un bit adicional por desbordamiento
-- signal Q, M: std_logic_vector(7 downto 0);
signal Q: std logic_vector(15 downto 0);
signal M: std_logic_vector(31 downto 0);
signal init, ld, sh: std logic;
-- signal cnt: unsigned (2 downto 0):
signal cnt: unsigned (3 downto 0); -- Vueltas que se van a hacer
signal Z: std logic;
signal weQ, weM: std logic; -- Las eliminamos como puertos de entrada y las ponemos como señales equivalente
```

- Señales CA y pp (producto parcial) pasan a ser de 33 bits. Se le da un bit más para que no desborde la multiplicación.
- Señales Q y M pasan a ser del tamaño de inbus\_Q y inbus\_M respectivamente
- Señal cnt (contador) pasa a ser de 4 bits para poder contar 16 veces (de 15 a 0) de acuerdo al número de bits de Q.

```
elsif (sh='l') then
                                                        En el registro C y A cambia el
  -- CA <= '0' & CA(8 downto 1);
                                                        tamaño de desplazamiento (32
   CA <= '0' & CA(32 downto 1);
                                                        bits más significativos en vez de
end if:
                                                        8).
  if (weQ='l') then
                                                        En el registro Q cambia el
     -- Q <= inbus(7 downto 0);
                                                        tamaño de la carga y el
     Q <= inbus Q(15 downto 0);
                                                        desplazamiento respecto al
  elsif (sh='l') then
                                                        nuevo tamaño de Q.
     -- Q <= CA(0) & Q(7 downto 1);
     Q <= CA(0) & Q(15 downto 1);
 if (weM='1') then
                                                     - inbus M ha cambiado su tamaño
    -- M <= inbus(7 downto 0);
                                                        a 32 bits.
    M <= inbus M(31 downto 0);
 end if:
```

Cambio de tamaño de CA (escogemos los 32 bits menos significativos).

--Sumador:

-- pp <= std\_logic\_vector(unsigned('0' & CA(7 downto 0)) + unsigned('0' & M));
pp <= std\_logic\_vector(unsigned('0' & CA(31 downto 0)) + unsigned('0' & M));

```
if (init='1') then
   -- cnt <= "lll";
   cnt <= "lll"; -- 16 vueltas que se van a realizar (15 A 0)
elsif (sh='1') then</pre>
```

 En el proceso del contador, ahora se van a realizar 16 repeticiones, de 15 a 0 (número de acuerdo al número de bits de Q – 16)

```
process(cnt)
begin
   -- if (cnt="000") then
   if (cnt="0000") then
```

- En el proceso de detector de cero, cnt ahora es de 4 bits ("0000")

```
process(state, I, Q(0), Z, CA)
begin
   init <= '0'; ld <= '0'; sh <= '0';
   nextstate <= state;
   weQ <= '0'; weM <= '0'; -- para no tener que poner en cada estado
   outbus <= (others => '0');
   case state is
     when INICIO =>
        if (I='1') then
           nextstate <= CARGA INICIAL;
           init <= '0';
           nemtatate <= INICIO
        end if
      when CARGA_INICIAL =>
            nextstate <= SUMACU;
            we0 <= '1')
           weM <= 'l's -- a l para cargar en Q y M al principio
      when SUMACU =>
          if (Q(0)='1') then
              1d <= '1';
           -1--
             1d <= '0';
           end if:
          nextstate <= DESDEC;
       when DESDEC =>
          if (Z='1') then
             nextstate <= CARGA SALIDA;
          -13-
             nextstate <= SUMACU;
           end if;
           sh <= '1';
       when CARGA SALIDA =>
           outbus <= CA(31 downto 0) & 0:
          nextstate <= INICIO;
        when others =>
          nextstate <= INICIO;
    end case:
  end process;
```


end Behavioral:

 En valores por defecto se han añadido tres señales: weQ, weM y outbus. Estas señales van a estar a cero por defecto excepto en estados concretos (CARGA\_INICIAL → weQ, weM; CARGA\_SALIDA → outbus).

#### Respecto a la creación de nuevos estados:

- Al principio pensamos en no crear ningún nuevo estado, introduciendo las nuevas señales de control en los flancos de transición. Pero esto nos causaba problemas con el reloj, pues la multiplicación empezaba con un ciclo de reloj de retraso al activarse los flancos de carga de buses e inicio de multiplicación simultáneamente (metaestabilidad).
- Para solucionarlo, creamos dos nuevos estados. Registros en los que se cargarán en un periodo de reloj los buses Q y M, y un periodo de reloj más tarde dará comienzo a la multiplicación. Hacemos lo mismo para la salida del resultado (estado CARGA\_SALIDA).

#### 4. SIMULACIÓN



El resultado de la multiplicación solo se muestra una vez que se ha obtenido el valor final:

32769\*2 = 65538