1.分为时序电路和组合电路，时序电路和前一状态有关系，组合电路只和当前的输入有关。

组合逻辑电路在逻辑功能上的特点是任意时刻的输出仅仅取决于该时刻的输入，与电路原来的状态无关。而时序逻辑电路在逻辑功能上的特点是任意时刻的输出不仅取决于当时的输入信号，而且还取决于电路原来的状态，或者说，还与以前的输入有关。

2． A.数据流建模

在组合逻辑电路中，数据不会存储，因此输入信号经过电路变为输出信号类似于数据流动。可以通过连续赋值语句这种特性进行建模，这种建模方式通常被称为数据流建模。

1. 行为级建模

从电路外部行为的角度对其进行描述，因此行为级建模是从一个层次很高的抽象角度来表示电路的。行为建模也可以用来生成仿真测试信号。

1. 结构级建模

结构描述方式就是将硬件电路描述成一个分级子模块系统，通过逐层调用这些子模块构成功能复杂的数字逻辑电路和系统的一种描述方式。

3．FPGA: 现场可编程逻辑门阵列。它是作为[专用集成电路](https://baike.baidu.com/item/%E4%B8%93%E7%94%A8%E9%9B%86%E6%88%90%E7%94%B5%E8%B7%AF/6908931)（ASIC）领域中的一种半定制电路而出现的，既解决了定制电路的不足，又克服了原有可编程器件门电路数有限的缺点。

ASIC：ASIC即专用集成电路，是指应特定用户要求和特定电子系统的需要而设计、制造的[集成电路](https://baike.baidu.com/item/%E9%9B%86%E6%88%90%E7%94%B5%E8%B7%AF/108211" \t "_blank)。

IP：知识产权

RTL：[寄存器](https://baike.baidu.com/item/%E5%AF%84%E5%AD%98%E5%99%A8" \t "_blank)转换级电路

EDA：**电子设计自动化**（英语：**Electronic design automation**，[缩写](https://baike.baidu.com/item/%E7%BC%A9%E5%86%99" \t "_blank)：**EDA**）是指利用[计算机辅助设计](https://baike.baidu.com/item/%E8%AE%A1%E7%AE%97%E6%9C%BA%E8%BE%85%E5%8A%A9%E8%AE%BE%E8%AE%A1" \t "_blank)（CAD）软件，来完成[超大规模集成电路](https://baike.baidu.com/item/%E8%B6%85%E5%A4%A7%E8%A7%84%E6%A8%A1%E9%9B%86%E6%88%90%E7%94%B5%E8%B7%AF" \t "_blank)（VLSI）芯片的[功能设计](https://baike.baidu.com/item/%E5%8A%9F%E8%83%BD%E8%AE%BE%E8%AE%A1" \t "_blank)、[综合](https://baike.baidu.com/item/%E7%BB%BC%E5%90%88)、[验证](https://baike.baidu.com/item/%E9%AA%8C%E8%AF%81)、[物理设计](https://baike.baidu.com/item/%E7%89%A9%E7%90%86%E8%AE%BE%E8%AE%A1/12728832)（包括[布局](https://baike.baidu.com/item/%E5%B8%83%E5%B1%80" \t "_blank)、[布线](https://baike.baidu.com/item/%E5%B8%83%E7%BA%BF)、[版图](https://baike.baidu.com/item/%E7%89%88%E5%9B%BE/791489)、[设计规则检查](https://baike.baidu.com/item/%E8%AE%BE%E8%AE%A1%E8%A7%84%E5%88%99%E6%A3%80%E6%9F%A5)等）等流程的设计方式。

4.wire型：x,y,z reg型：a,b

二．1.

(1)always@(posedge clk)

begin

q[3]=q[2];

q[2]=q[1];

q[1]=q[0];

q[0]=din;

end

(2) always@(posedge clk)

begin

q[3]<=q[2];

q[2]<=q[1];

q[1]<=q[0];

q[0]<=din;

end