

GW1NR 系列 FPGA 产品 **数据手册**

DS117-2.9.8, 2023-02-23

版权所有© 2023 广东高云半导体科技股份有限公司

GO₩IN高云, Gowin,小蜜蜂, LittleBee,高云均为广东高云半导体科技股份有限公司注册商标,本手册中提到的其他任何商标,其所有权利属其拥有者所有。未经本公司书面许可,任何单位和个人都不得擅自摘抄、复制、翻译本文档内容的部分或全部,并不得以任何形式传播。

免责声明

本文档并未授予任何知识产权的许可,并未以明示或暗示,或以禁止发言或其它方式授予任何知识产权许可。除高云半导体在其产品的销售条款和条件中声明的责任之外,高云半导体概不承担任何法律或非法律责任。高云半导体对高云半导体产品的销售和/或使用不作任何明示或暗示的担保,包括对产品的特定用途适用性、适销性或对任何专利权、版权或其它知识产权的侵权责任等,均不作担保。高云半导体对文档中包含的文字、图片及其它内容的准确性和完整性不承担任何法律或非法律责任,高云半导体保留修改文档中任何内容的权利,恕不另行通知。高云半导体不承诺对这些文档进行适时的更新。

版本信息

日期	版本	说明		
2017/03/28	1.0	初始版本。		
2017/11/02	1.1	 更新 MCLK 默认频率。 增加 SDRAM 接口 3.3V 电平限制描述。 增加 GW1NR-9 QN88 封装信息。 更新 SDRAM 容量的行数和列数。 更新 GW1NR-9 特性。 删除 GW1NR-6 器件。 GW1NR-9 LQ144 封装 SIP DDR SDRAM。 更新 DSP 模块描述。 		
2017/12/08	1.2	● 增加对最大用户 IO 数量的说明。● 删除 IDDR/ODDR 的 RESET 信号。● 更新 LQ144 封装的 BANK0/2 电压范围。		
2018/01/05	1.3	更新供电电压描述。更新 IO 电平标准描述。更新用户闪存参数表。		
2018/04/08	1.4	更新最大用户IO信息。		
2018/05/03	1.5	 更新 DCS 上升沿和下降沿时序图。 Vccx 提供 SDRAM 电压,内部 SIP SDR SDRAM 和 DDR SDRAM 时分别提供 3.3V 和 2.5V。 BANK2 MIPI 输出时 Vcco₂ 需提供 1.2V 电压。 		
2018/06/01	1.6	MODE 管脚不再作为专用管脚,可以复用为 GPIO。更新高速时钟示意图。		
2018/06/22	1.7	● 更新 PLL 结构框图,输入时钟为 CLKIN。 ● 增加 MG81 封装信息,增加 PSRAM 描述和电气特性。		
2018/07/31	1.8	增加空白芯片默认系统管脚状态描述。		
2018/09/25	1.9	更新 PSRAM 描述;增加 PSRAM 数据位宽。		
2018/11/14	2.0	 更新 GW1NR-4/9 不同封装的推荐工作电压范围,增加 GW1NR-9 QN88 内嵌 PSRAM 信息。 添加 PSRAM 封装信息列表。 添加 B 版本器件; IODELAY 每步延迟由 25ps 更新为 30ps; 去掉 GW1NR-9 内嵌 DDR; 更新内嵌 SDRAM 和 PSRAM 器件命名和电气特性。 		
2019/01/09	2.1	● 更新片内晶振频率。● 增加 GW1NR-4 QN88 内嵌 PSRAM 器件。● 更新内嵌存储模块 SDRAM 和 PSRAM 的参考文档。		
2019/07/02	2.2	● 更新 UV 版本器件供电电压。 ● 电气特性参数 LV 版本器件同样适用于 UV 版本器件。 ● 电气特性中的环境温度更新为结温。 ● 增加 GW1NR-9 MG100 封装信息。		
2019/08/23	2.3	更新 PSRAM 容量及数据位宽。		
2019/11/18	2.4	● 更新最大 I/O 数。● 更新 LQ144 封装尺寸。● 增加 GW1NR-9 的静态电流参数。		
2020/03/03	2.5	更新用户闪存资源信息描述。		
2020/04/14	2.6	新增 GW1NR-9C 器件信息。更新 CFU 结构示意图。		

日期	版本	说明				
2020/05/18	2.6.1	增加 GW1NR-9C MG100PF 封装信息。				
2020/06/11	2.6.2	● GW1NR-9C 改为 GW1NR-9。● 修改器件命名图。● 2.3 封装信息列表中增加 MG100PF 的注释。				
2020/07/08	2.7	新增 GW1NR-1 器件信息。增加 GW1NR-9 器件 MIPI 传输速率说明。补充器件封装标识示例说明。				
2020/07/08	2.8	增加 GW1NR-9 MG100PD 封装信息。				
2020/09/28	2.8.1	 新增 GW1NR-9 MG100PA, MG100PT,MG100PS 封 装信息。 删除 GW1NR-9 MG100PD 封装信息。 				
2021/02/03	2.9	新增 GW1NR-2 器件。				
2021/06/02	2.9.1	增加 GW1NR-2 MG49P 封装支持的配置模式说明。				
2021/08/20	2.9.2	完善高速时钟示意图及用户闪存资源描述。				
2021/10/26	2.9.3	增加 GW1NR-1 EQ144G、EQ100G、QN32G 及 QN48G 封装信息。				
2022/01/20	2.9.4	 ■ GW1NR-2 器件新增 C5/I4 速率器件。 ● 完善静态电流及编程下载电流参数。 ● 完善 I/O 逻辑输入输出示意图及相关描述。 ● 新增 GW1NR-1 QN48X、LQ100G、QN32X 封装信息。 ■ 删除 GW1NR-1 QN48G、QN32G 封装信息。 				
2022/03/18	2.9.5	更新 GW1NR-1 的静态电流。				
2022/11/11	2.9.6	● 更新表 4-11 I/O 推荐工作条件。 ● 更新差分输入门限 VTHD 的最大值。 ● 增加关于 DC 电流限制的注释。 ● 更新 GW1NR 系列器件的结构示意图。 ● 更新表 4-2 推荐工作范围。 ● 更新表 4-3 电源上升斜率。 ● 更新表 4-8 推荐工作范围内的 DC 电气特性。 ● 新增配置闪存资源的描述。 ● 增加关于字节使能功能的注释。				
2023/01/12	2.9.7	● 修改表 3-5 存储器配置列表的注释。 ● 更新表 4-1 绝对最大范围。 ● 更新表 4-8 推荐工作范围内的 DC 电气特性。				
2023/02/23	2.9.8	 刪除 Slew Rate 的相关描述。 更新表 4-23 用户闪存时序参数列表。 新增说明到 3.6 用户闪存资源(GW1NR-1)和 3.7 用户闪存资源(GW1NR-2/4/9)。 修改真 LVDS 的相关描述。 				

i

目录

Ħ	目录	i
图	图目录	iii
表	表目录	v
1	1 关于本手册	
	1.1 手册内容	1
		1
	1.3 术语、缩略语	2
	1.4 技术支持与反馈	3
2	2 产品概述	4
	2.1 特性概述	4
		6
	2.3 封装信息列表	7
3	3 结构介绍	9
	3.1 结构框图	9
	3.2 Memory	12
	3.3 可配置功能单元	
	3.4 输入输出模块	18
	3.5 块状静态随机存储器模块	32
	3.6 用户闪存资源(GW1NR-1)	38
	3.7 用户闪存资源(GW1NR-2/4/	9)38
	3.8 数字信号处理模块	39
	3.9 MIPI D-PHY(GW1NR-2)	43
	3.10 时钟	44
	3.11 长线	49
	3.12 全局复置位	49
	3.13 编程配置	50
	3.14 片内晶振	51

4	电气特性	53
	4.1 工作条件	
	4.2 ESD 性能	
	4.3 DC 电气特性	56
	4.4 AC 开关特性	61
	4.5 用户闪存电气特性	65
	4.6 编程接口时序标准	68
5	器件订货信息	69
	5.1 器件命名	69
	5.2 器件封装标识示例	

图目录

图	3-1 GW1NR-1 器件结构示意图	9
冬	3-2 GW1NR-4 器件结构示意图	10
图	3-3 GW1NR-9 器件结构示意图	10
图	3-4 GW1NR-2 器件结构示意图	11
图	3-5 CFU 结构示意图	16
图	3-6 CLS 中的寄存器示意图	17
图	3-7 IOB 结构示意图	18
图	3-8 GW1NR-1/4/9 I/O Bank 分布示意图	19
冬	3-9 GW1NR-2 I/O Bank 分布示意图	19
图	3-10 真 LVDS 设计参考框图	24
冬	3-11 I/O 逻辑输出示意图	24
图	3-12 I/O 逻辑输入示意图	25
图	3-13 IODELAY 示意图	25
图	3-14 GW1NR 的 I/O 寄存器示意图	26
图	3-15 GW1NR 的 IEM 示意图	26
图	3-16 普通模式下的 I/O 逻辑结构示意图	27
图	3-17 SDR 模式下的 I/O 逻辑结构示意图	28
图	3-18 I/O 逻辑的 DDR 输入示意图	29
图	3-19 I/O 逻辑的 DDR 输出示意图	29
图	3-20 I/O 逻辑的 IDES4 输入示意图	29
图	3-21 I/O 逻辑的 OSER4 输出示意图	29
图	3-22 I/O 逻辑的 IVideo 输入示意图	30
图	3-23 I/O 逻辑的 OVideo 输出示意图	30
图	3-24 I/O 逻辑的 IDES8 输入示意图	30
图	3-25 I/O 逻辑的 OSER8 输出示意图	30
图	3-26 I/O 逻辑的 IDES10 输入示意图	31
图	3-27 I/O 逻辑的 OSER10 输出示意图	31
图	3-28 I/O 逻辑的 IDES16 输入示意图	31
图	3-29 I/O 逻辑的 OSER16 输出示意图	31

图 3-30 单端口、伪双端口及双端口模式下的流水线模式	35
图 3-31 独立时钟模式	37
图 3-32 读写时钟模式	37
图 3-33 单端口时钟模式	37
图 3-34 DSP 宏单元	40
图 3-35 PLL 示意图	44
图 3-36 PLL 示意图	46
图 3-37 GW1NR-1 HCLK 示意图	48
图 3-38 GW1NR-2 HCLK 示意图	48
图 3-39 GW1NR-4 HCLK 示意图	49
图 3-40 GW1NR-9 HCLK 示意图	49
图 4-1 GW1NR 用户闪存读操作时序	67
图 4-2 GW1NR 用户闪存编程操作时序	67
图 4-3 GW1NR 用户闪存擦除操作时序	67
图 5-1 内嵌 PSRAM 器件命名方法-ES	69
图 5-2 GW1NR 器件命名方法-Production	70
图 5-3 器件封装标识示例	71

表目录

表 1-1 术语、缩略语	2
表 2-1 产品信息列表	6
表 2-2 容量和位宽列表	7
表 2-3 封装和最大用户 I/O 信息列表、True LVDS 对数	8
表 3-1 CLS 中寄存器模块信号说明	17
表 3-2 GW1NR 系列 FPGA 产品支持的输出 I/O 类型及部分可选配置	20
表 3-3 GW1NR 系列 FPGA 产品支持的输入 I/O 类型及部分可选配置	22
表 3-4 端口介绍	25
表 3-5 存储器配置列表	33
表 3-6 双端口混合读写数据宽度配置列表	34
表 3-7 伪双端口混合读写数据宽度配置列表	34
表 3-8 时钟模式配置列表	36
表 3-9 DSP 端口描述	40
表 3-10 内部寄存器描述	41
表 3-11 PLL 端口定义	45
表 3-12 PLL 端口定义	46
表 3-13 GW1NR-1 片内晶振的输出频率选项	51
表 3-14 GW1NR-4 片内晶振的输出频率选项	51
表 3-15 GW1NR-2/9 片内晶振的输出频率选项	52
表 4-1 绝对最大范围	53
表 4-2 推荐工作范围	54
表 4-3 电源上升斜率	54
表 4-4 热插拔特性	54
表 4-5 POR 电压参数	54
表 4-6 GW1NR ESD - HBM	55
表 4-7 GW1NR ESD – CDM	55
表 4-8 推荐工作范围内的 DC 电气特性	56
表 4-9 静态电流	58
表 4-10 编程下载电流	58

DS117-2.9.8

表 4-11	I/O 推荐工作条件	59
表 4-12	单端 I/O DC 电气特性	60
表 4-13	差分 I/O DC 电气特性	61
表 4-14	CFU 时序参数	61
表 4-15	BSRAM 时序参数	62
表 4-16	DSP 时序参数	62
表 4-17	Gearbox 时序参数	62
表 4-18	单端 IO Fmax	63
表 4-19	外部开关特性	63
表 4-20	片内晶振特性参数	63
表 4-21	锁相环特性参数	64
表 4-22	用户闪存 DC 电气特性	65
表 4-23	用户闪存时序参数列表	35

1 关于本手册 1.1 手册内容

1 关于本手册

1.1 手册内容

GW1NR 系列 FPGA 产品数据手册主要包括高云半导体 GW1NR 系列 FPGA 产品特性概述、产品资源信息、内部结构介绍、电气特性、编程接口时序以及器件订货信息。帮助用户快速了解高云半导体 GW1NR 系列 FPGA 产品以及特性,有助于器件选型及使用。

1.2 相关文档

通过登录高云半导体网站 <u>www.gowinsemi.com</u> 可以下载、查看以下相关文档:

- DS117, GW1NR 系列 FPGA 产品数据手册
- UG290, Gowin FPGA 产品编程配置手册
- UG119, GW1NR 系列 FPGA 产品封装与管脚手册
- UG116, GW1NR-4 器件 Pinout 手册
- UG803, GW1NR-9 器件 Pinout 手册
- UG804, GW1NR-1 器件 Pinout 手册
- UG805, GW1NR-2 器件 Pinout 手册

DS117-2.9.8 1(71)

1.3 术语、缩略语

表 1-1 中列出了本手册中出现的相关术语、缩略语及相关释义。

表 1-1 术语、缩略语

术语、缩略语	全称	含义	
ALU	Arithmetic Logic Unit	算术逻辑单元	
BSRAM	Block Static Random Access Memory	块状静态随机存储器	
CFU	Configurable Function Unit	可配置功能单元	
CLS	Configurable Logic Section	可配置逻辑块	
CRU	Configurable Routing Unit	可编程布线单元	
DCS	Dynamic Clock Selector	动态时钟选择器	
DP	True Dual Port 16K BSRAM	16K 双端口 BSRAM	
DQCE	Dynamic Quadrant Clock Enable	动态象限时钟使能	
DSP	Digital Signal Processing	数字信号处理	
EQ	ELQFP	ELQFP 封装	
FN	QFN	QFN 封装	
FPGA	Field Programmable Gate Array	现场可编程门阵列	
GPIO	Gowin Programmable IO	Gowin 可编程通用管脚	
IOB	Input/Output Block	输入输出模块	
LQ	LQFP	LQFP 封装	
LUT4	4-input Look-up Table	4 输入查找表	
LUT5	5-input Look-up Table	5 输入查找表	
LUT6	6-input Look-up Table	6 输入查找表	
LUT7	7-input Look-up Table	7 输入查找表	
LUT8	8-input Look-up Table	8 输入查找表	
MG	MBGA	MBGA 封装	
MIPI	Mobile Industry Processor Interface	移动行业处理器接口	
PLL	Phase-locked Loop	锁相环	
PSRAM	Pseudo Static Random Access Memory	伪静态随机存储器	
QN	QFN	QFN 封装	
REG	Register	寄存器	
SDP	Semi Dual Port 16K BSRAM	16K 伪双端口 BSRAM	
SDRAM	Synchronous Dynamic RAM	同步动态随机存储器	
SIP	System in Package	系统级封装	
SP	Single Port 16K BSRAM	16K 单端口 BSRAM	
SSRAM	Shadow Static Random Access Memory	分布式静态随机存储器	
TDM	Time Division Multiplexing	时分复用	

DS117-2.9.8 2(71)

1.4 技术支持与反馈

1.4 技术支持与反馈

高云半导体提供全方位技术支持,在使用过程中如有任何疑问或建议,可直接与公司联系:

网址: www.gowinsemi.com

E-mail: support@gowinsemi.com

Tel: +86 755 8262 0391

DS117-2.9.8 3(71)

2产品概述 2.1 特性概述

2 产品概述

高云半导体 GW1NR 系列 FPGA 产品是高云半导体小蜜蜂®(LittleBee®) 家族第一代产品,是一款系统级封装芯片,在 GW1N 基础上集成了丰富容量的存储芯片,同时具有低功耗、瞬时启动、低成本、非易失性、高安全性、封装类型丰富、使用方便灵活等特点。

高云半导体提供面向市场自主研发的新一代 FPGA 硬件开发环境,支持 GW1NR 系列 FPGA 产品,能够完成 FPGA 综合、布局、布线、产生数据流 文件及下载等一站式工作。

2.1 特性概述

- 低功耗
 - 55nm 嵌入式闪存工艺
 - LV 版本: 支持 1.2V 核电压
 - UV 版本:内置线性稳压单元,支持器件 Vcc/ Vccx/ Vcco 统一供电
 - 支持时钟动态打开/关闭
- 用户闪存资源(GW1NR-1)
 - 100,000 次写寿命周期
 - 超过 10 年的数据保存能力(+85℃)
 - 可选的数据输入输出位宽 8/16/32
 - 页存储空间: 256-Byte
 - 3µA 旁路电流
 - 页写入时间: 8.2ms
- 用户闪存资源(GW1NR-2/4/9)
 - 10,000 次写寿命周期
 - 超过 10 年的数据保存能力(+85℃)
 - 数据位宽: 32
 - GW1NR-2 行存储容量: 96K bits
 - GW1NR-4 行存储容量: 256K bits
 - GW1NR-9 行存储容量: 608K bits
 - 页擦除能力: 2,048 bytes

DS117-2.9.8 4(71)

2产品概述 2.1 特性概述

- 字编程时间: ≤16µs
- 页擦除时间: ≤120ms
- 配置闪存资源(GW1NR-1)
 - 100,000 次写寿命周期
 - 超过 10 年的数据保存能力(+85℃)
- 配置闪存资源(GW1NR-2/4/9)
 - 10,000 次写寿命周期
 - 超过 10 年的数据保存能力(+85℃)
- 集成 SDRAM/ PSRAM/ NOR FLASH 存储芯片
- 硬核 MIPI D-PHY RX(GW1NR-2)
 - 支持 MIPI DSI 和 MIPI CSI-2 RX 器件接口
 - IO Bank6 支持 MIPI D-PHY RX
 - MIPI 传输速率可达 2Gbps
 - 支持最多四个数据通道和一个时钟通道
- 多功能高速 FPGA IO 支持 MIPI D-PHY RX/TX(GW1NR-2)
 - 支持 MIPI CSI-2 和 DSI, RX 和 TX 器件接口, 传输速率可达 1.5Gbps
 - IO Bank0、IO Bank3、IO Bank4、IO Bank5 支持 MIPI D-PHY TX
 - IO Bank2 支持 MIPI D-PHY RX
- 支持多种 I/O 电平标准
 - LVCMOS33/25/18/15/12; LVTTL33, SSTL33/25/18 I,
 SSTL33/25/18 II, SSTL15; HSTL18 II, HSTL18 II, HSTL15 I; PCI,
 LVDS25, RSDS, LVDS25E, BLVDSE
 MLVDSE, LVPECLE, RSDSE
 - 提供输入信号迟滞选项
 - 支持 4mA、8mA、16mA、24mA 等驱动能力
 - 提供输出信号驱动电流选项
 - 对每个 I/O 提供独立的 Bus Keeper、上拉/下拉电阻及 Open Drain 输出选项
 - 支持热插拔
 - GW1NR-9 器件 BANK0 支持 MIPI I/O 输入, MIPI 传输速率可达 1.2Gbps
 - GW1NR-9 器件 BANK2 支持 MIPI I/O 输出,MIPI 传输速率可达 1.2Gbps
 - GW1NR-9 器件 BANK0 和 BANK2 支持 I3C OpenDrain/PushPull 转换
- 高性能 DSP 模块
 - 高性能数字信号处理能力
 - 支持 9 x 9, 18 x 18, 36 x 36bit 的乘法运算和 54bit 累加器
 - 支持多个乘法器级联
 - 支持寄存器流水线和旁路功能
 - 预加运算实现滤波器功能
 - 支持桶形移位寄存器
- 丰富的基本逻辑单元
 - 4 输入 LUT(LUT4)
 - 支持移位寄存器和分布式存储器

DS117-2.9.8 5(71)

2产品概述 2.2产品信息列表

- 支持多种模式的静态随机存储器
 - 支持双端口、单端口以及伪双端口模式
 - 支持字节写使能
- 灵活的 PLL 资源
 - 实现时钟的倍频、分频和相移
 - 全局时钟网络资源
- 内置 Flash 编程
 - 瞬时启动
 - 支持安全位操作
 - 支持 AUTO BOOT 和 DUAL BOOT 编程模式
- 编程配置模式
 - 支持 JTAG 配置模式
 - 支持 JTAG 背景升级
 - 支持多达 7 种 GowinCONFIG 配置模式: AUTOBOOT、SSPI、MSPI、CPU、SERIAL、DUAL BOOT、I²C Slave

2.2 产品信息列表

表 2-1 产品信息列表

器件	GW1NR-1	GW1NR-2	GW1NR-4	GW1NR-9
逻辑单元(LUT4)	1,152	2304	4,608	8,640
寄存器(FF)	864	2304 (FF+Latch,其中 FF: 2016)	3,456	6,480
分布式静态随机存储器 SSRAM(bits)	0	0	0	17,280
块状静态随机存储器 BSRAM(bits)	72K	72K	180K	468K
块状静态随机存储器数目 BSRAM(个)	4	4	10	26
用户闪存(bits)	96K	96K	256K	608K
SDR SDRAM (bits)	_	_	64M	64M
PSRAM (bits)	-	64M(MG49P) 32M(MG49PG)	32M(QN88P) 64M(MG81P)	64M(QN88P/LQ144P/M G100PT/MG100PS) 128M(MG100P/MG100P F/ MG100PA)
NOR Flash (bits)	4M	4M(MG49G/ MG49PG)	_	-
乘法器(18 x 18 Multiplier)	0	0	16	20
锁相环(PLLs)	1	1	2	2
I/O Bank 总数	4	7	4	4
最大 I/O 数	120	126	218	276
核电压(LV 版本)	1.2V	1.2V	1.2V	1.2V
供电电压(UV 版本)	-	1.8V/2.5V/3.3V	2.5V/3.3V	

DS117-2.9.8 6(71)

2产品概述 2.3 封装信息列表

2.3 封装信息列表

表 2-2 容量和位宽列表

封装	器件	Memory 类型	容量	位宽
QN88 GW1NR-4 GW1NR-9		SDR SDRAM	64M	16 bits
		SDR SDRAM	64M	16 bits
QN88P	GW1NR-4	PSRAM	32M	8 bits
QINOOP	GW1NR-9	PSRAM	64M	16 bits
MG81P	GW1NR-4	PSRAM	64M	16 bits
MG100P	GW1NR-9	PSRAM	128M	32 bits
MG100PF	GW1NR-9	PSRAM	128M	32 bits
MG100PA	GW1NR-9	PSRAM	128M	32 bits
MG100PT	GW1NR-9	PSRAM	64M	16 bits
MG100PS	GW1NR-9	PSRAM	64M	16 bits
LQ144P	GW1NR-9	PSRAM	64M	16 bits
FN32G EQ144G QN32X QN48X LQ100G	GW1NR-1	NOR FLASH	4M	1 bit
MG49P	GW1NR-2	PSRAM	64M	16 bits
MG49G	GW1NR-2	NOR FLASH	4M	1 bit
MC40DC	CWAND 2	PSRAM	32M	8 bits
MG49PG	GW1NR-2	NOR FLASH	4M	1 bit

DS117-2.9.8 7(71)

2 产品概述 2.3 封裝信息列表

表 2-3 封装和最大用户 I/O 信息列表、True LVDS 对数

封装	间距(mm)	尺寸(mm)	GW1NR-1	GW1NR-2 ^[2]	GW1NR-4	GW1NR-9
QN88	0.4	10 x 10	_		70(11)	70(19)
QN88P	0.4	10 x 10	_		70(11)	70(17)
MG49P	0.5	3.8 x 3.8	_	30(8)	_	_
MG49PG	0.5	3.8 x 3.8	_	30(8)	_	_
MG49G	0.5	3.8 x 3.8	_	30(8)	_	_
MG81P	0.5	4.5 x 4.5	_		68(10)	_
MG100P	0.5	5 x 5	_		_	87(16)
MG100PF ^[1]	0.5	5 x 5	_		_	87(16)
MG100PA	0.5	5 x 5	_		_	87(17)
MG100PT	0.5	5 x 5	_		_	87(17)
MG100PS	0.5	5 x 5	_		_	87(17)
LQ144P	0.5	20 x 20	-		_	120(20)
EQ144G	0.5	20 x 20	112	_	_	_
FN32G	0.4	4 x 4	26	_	_	-
QN32X	0.5	5 x 5	22	_	_	_
QN48X	0.5	7 x 7	39	_	_	_
LQ100G	0.5	14 x 14	79	-	-	-

注!

- [1] MG100PF 在封装 MG100P 的基础上调整了球 C1/C2/D2/F1/F9/A7/A6 的 pinout
- [2] GW1NR-2 MG49P / MG49PG / MG49G 封装仅支持 I²C 及 Autoboot 配置模式, 当 配置模式支持 I²C 时, SDA 及 SCL 管脚需要外上拉。
- 本手册中 GW1NR 系列 FPGA 产品封装命名采用缩写的方式,详情请参见 <u>5.1 器件命名</u>。
- 详细信息请参见 <u>UG804, GW1NR-1 器件 Pinout 手册, UG805, GW1NR-2 器件 Pinout</u> 手册, UG116, GW1NR-4 器件 Pinout 手册及 <u>UG803, GW1NR-9 器件 Pinout</u> 手册。
- JTAGSEL_N 和 JTAG 管脚是互斥管脚,JTAGSEL_N 引脚和 JTAG 下载的 4 个引脚(TCK、TDI、TDO、TMS)不可同时复用为 I/O,此表格的数据为 JTAG 下载的 4 个引脚复用为 I/O 时的情况。当 mode[2:0]=001 时,JTAGSEL_N 管脚与 JTAG 配置的 4 个管脚(TCK、TMS、TDI、TDO)可以同时设置为 GPIO,此时最大用户 I/O 数加 1。详细信息请参考 UG119, GW1NR 系列 FPGA 产品封装与管脚手册。


DS117-2.9.8 8(71)

3 结构介绍 3.1 结构框图

3结构介绍

3.1 结构框图

图 3-1 GW1NR-1 器件结构示意图



DS117-2.9.8 9(71)

图 3-2 GW1NR-4 器件结构示意图





图 3-3 GW1NR-9 器件结构示意图



DS117-2.9.8 10(71)

3.1 结构作图




图 3-4 GW1NR-2 器件结构示意图

图 3-1~图 3-4 为 GW1NR 器件结构示意图。GW1NR 为系统级封装芯片 (SIP),集成了高云半导体 GW1N 系列 FPGA 产品及 Memory 芯片。关于 Memory 芯片特性和概述,请参见 3.2 Memory。图 3-4 为 GW1NR-2 器件结构示意图,在 GW1NR 系列其他器件的基础上内嵌了 MIPI D-PHY RX 硬核模块。内部资源数量详细信息请参见表 2-1。

GW1NR 系列 FPGA 产品器件内部是一个逻辑单元阵列,外围是输入输出模块(IOB),器件内嵌了静态随机存储器(BSRAM)模块、数字信号处理模块 DSP、PLL 资源、片内晶振和用户闪存资源 User Flash,支持瞬时启动功能。内部资源数量详细信息请参见表 2-1。

GW1NR 系列 FPGA 产品基本的组成部分为可配置功能单元(CFU, Configurable Logic Unit)。在器件内部按照行、列式矩阵排列,不同容量的器件行数和列数不同。可将配置功能单元(CFU)配置成查找表(LUT4)模式、算术逻辑模式和存储器模式,其中存储器模式在 GW1NR-9 器件中支持。详细信息请参见 3.3 可配置功能单元。

GW1NR 系列 FPGA 产品的 I/O 资源分布在器件外围,以 Bank 为单位划分。这些 I/O 资源部分与 SDRAM 芯片连接进行数据存储,部分 I/O 资源封装出来。I/O 资源支持多种电平标准,支持普通工作模式、SDR 工作模式和通用 DDR 模式。详细信息请参见 3.4 输入输出模块。

GW1NR 系列 FPGA 产品的块状静态随机存储器(BSRAM)在器件内部按照行排列。一个 BSRAM 的容量大小为 18Kbits,支持多种配置模式和操作模式。详细信息请参见 3.5 块状静态随机存储器模块。

GW1NR 系列 FPGA 产品内嵌了闪存资源,包括配置闪存资源和用户闪存资源。配置闪存资源用于内置 Flash 编程,详细资料请参考 3.13 编程配置。

DS117-2.9.8 11(71)

3 结构介绍 **3.2Memory**

用户闪存资源用于用户存储,详细信息请参见 3.6 用户闪存资源(GW1NR-1)及 3.7 用户闪存资源(GW1NR-2/4/9)。

GW1NR 系列 FPGA 产品中内嵌了数字信号处理模块 DSP。DSP 在器件内部按照行排列,每个 DSP 包含两个宏单元,每个宏单元包含两个前加法器(pre-adders),两个 18 位的乘法器(multipliers)和一个三输入的算术/逻辑运算单元(ALU54)。详细信息请参见 3.8 数字信号处理模块。

注!

GW1NR-1、GW1NR-2 暂不支持数字信号处理模块 DSP 资源。

GW1NR 系列 FPGA 产品中内嵌了锁相环 PLL 资源。高云半导体 PLL 模块能够提供可以综合的时钟频率,通过配置不同的参数可以进行时钟的频率调整(倍频和分频)、相位调整、占空比调整等功能。同时产品内嵌可编程片内晶振,支持 2.5MHz 到 125MHz 的时钟频率范围,为 MSPI 编程配置模式提供时钟。片内晶振提供可编程的用户时钟,时钟精度可达±5%。详细信息请参见 3.10 时钟、3.14 片内晶振。

GW1NR-2 器件包含硬核 MIPI D-PHY RX IP, 同时支持软核 MIPI D-PHY RX TX IP, 详细信息请参考 3.9 MIPI D-PHY(GW1NR-2)。

此外,FPGA 器件内置了丰富的可编程布线单元(CRU,Configurable Routing Unit),为 FPGA 内部的所有资源提供连接关系。可配置功能单元(CFU)和 IOB 内部都分布着布线资源,连通了 CFU 内部资源和 IOB 内部的逻辑资源。布线资源可通过高云半导体 FPGA 软件自动生成。此外,GW1NR 系列 FPGA 产品还提供了丰富的专用时钟网络资源,长线资源,全局置复位,以及编程选项等。详细信息行参考 3.10 时钟、3.11 长线、3.12 全局复置位。

3.2 Memory

GW1NR 系列 FPGA 产品不同的封装, 集成的 Memory 的容量和类型不一样,详细信息请参考 2.3 封装信息列表。

3.2.1 SDR SDRAM

特性

- 存取时间: 4.5ns/5.4ns
- 时钟频率: 200/166/143MHz
- 数据位宽: 16bits
- 同步操作
- 内部流水线结构
- 内部划分为四个块(1M x 16 bits x 4BANK)
- 模式编程寄存器
 - 列地址选通脉冲时间延迟:2或者3
 - 突发长度: 1、2、4、8 字节或者整页
 - 突发类型:顺序模式或者间隔模式
 - 突发读单字节写功能
 - 突发停止功能

DS117-2.9.8 12(71)

3结构介绍 **3.2**Memory

- 字节屏蔽功能
- 自动刷新和自刷新
- 4,096 刷新周期/64ms
- 3.3V±0.3V 供电[1]
- LVTTL 接口

注!

[1]器件供电请参考表 4-1 绝对最大范围。

概述

GW1NR 系列 FPGA 产品集成的 SDRAM 是一个高速的 CMOS 同步 DRAM 芯片,容量为 64Mb。SDRAM 内部包括四个 BANK,每个 BANK 大小为 1Mx16 bits,每个 BANK 由 4096 行 x 256 列 x 16bit 的存储阵列组成。 支持读操作和写操作突发模式,用户设置突发模式的起始位置和突发长度即可,SDRAM 根据设置的数据长度顺序编程写入或读出。操作时需要先给出激活命令,然后可以进行读或写操作。读操作或写操作突发长度支持 1、2、4、8 字节或页模式,可以在编程模式寄存器中设置选择。使能自动预充电功能提供定时行预充电,预充电在突发模式结束后启动。SDRAM 提供自动刷新功能及自刷新功能,此外,还提供了编程模式寄存器,用户可以选择最合适的模式使系统性能达到最优。

SDRAM 接口的供电电压为 3.3V, 连接 SDRAM 的 BANK 电压需要固定 到 3.3V, 详细信息请参考表 4-2 推荐工作范围。

高云半导体云源软件 IP Core Generator 支持内嵌/外部的 SDR SDRAM 控制器的 IP,使用控制器的 IP 可以自动完成 SDRAM 上电初始化,激活,自动刷新等操作,用户按照控制器的读/写时序操作即可,详细信息请参考 IPUG279,Gowin SDRAM 控制器用户指南。

DS117-2.9.8 13(71)

3 结构介绍 **3.2Memory**

3.2.2 PSRAM

注!

以下特性描述适用于 MG81P、QN88P、LQ144P、MG100P、MG100PF、MG100PT、MG100PS 封装。

特性

- 时钟频率 166MHz
- 单颗 32Mb 存储空间
- 双沿数据传输
- 数据位宽: 8 bits
- 读写数据锁存 RWDS
- 温度补偿刷新
- 部分阵列自动刷新 PASR
- 混合休眠模式
- 深度省电 DPD
- 驱动能力: 35,50,100 和 200 欧姆
- 突发访问
- 16/32/64/128 字节突发模式
- 状态/控制寄存器
- 1.8V 供电电压^[1]

注!

以下特性描述适用于 MG100PA、MG49P、MG49PG 封装。

特性

- 时钟频率 233MHz,读/写吞吐量为 466MB/s
- 单颗 32Mb 存储空间
- 部分阵列自动刷新 PASR
- 写数据支持数据屏蔽
- 写突发长度:最大支持 1024bytes,最小支持 2 bytes

注!

器件供电请参考 <u>UG804,GW1NR-1 器件 Pinout 手册</u>,<u>UG805-1.0_GW1NR-2 器件 Pinout</u> <u>手册</u>,<u>UG116,GW1NR-4 器件 Pinout 手册及 UG803</u>,GW1NR-9 器件 Pinout 手册。

PSRAM 接口的供电电压为 1.8V, 连接 PSRAM 的 BANK 电压需要固定 到 1.8V, 详细信息请参考表 4-2 推荐工作范围。

高云半导体云源软件 IP Core Generator 支持内嵌/外部的 PSRAM 控制器的 IP,使用控制器的 IP 可以自动完成 PSRAM 上电初始化,读校准等操作,用户按照控制器的读/写时序操作即可,详细信息请参考 <u>IPUG525,Gowin</u> PSRAM Memory Interface IP 用户指南。

3.2.3 NOR FlASH

娃州

- 4Mb 存储空间,每页 256 字节
- 支持 SPI
- 时钟频率: 100MHz
 - 双输出数据传输可达 160Mbits/s ~ 70MHz (2.1V~3.0V)

DS117-2.9.8 14(71)

3.3 可配置功能单元

- 双输出数据传输可达 120Mbits/s~50MHz (1.65V~2.1V)
- 双输出数据传输可达 80Mbits/s
- 软/硬件写保护:
 - 软件设置全部/部分内存写保护
 - 顶层/底层块写保护
- 最少 100,000 次编程/擦除
- 快速的编程/擦除操作:
 - 页编程时间: 1.6ms
 - Sector 擦除时间: 150ms
 - 块擦除时间: 0.5s/0.8s
 - 芯片擦除时间: 6s/3s
- 灵活的架构:
 - Sector: 4K 字节
 - 块: 32/64K 字节
- 低功耗:
 - 待机电流: 0.1uA
 - 关断电流: 0.1uA
- 安全特性:
 - 每个器件有唯一的 128 位的 ID
- 数据存储时间: 20年

Gowin 设计一款通用 SPI NOR Flash Interface IP,该 IP 为用户提供一个通用的命令接口,使其与 SPI NOR Flash 芯片进行互连,完成用户的访存需求。详细信息请参考 <u>IPUG945,Gowin SPI Nor Flash Interface IP 用户指</u> 南。

3.3 可配置功能单元

3.3.1 简介


可配置功能单元(CFU)和可配置逻辑单元(CLU)是构成高云半导体 FPGA产品内核的两种基本单元,每个基本单元可由四个可配置逻辑块(CLS)以及相应的可配置布线单元(CRU)组成,其中三个可配置逻辑块各包含两个四输入查找表(LUT)和两个寄存器(REG),另外一个可配置逻辑块只包含两个四输入查找表,如图 3-5 所示。

CLU中的可配置逻辑块不能配置为静态随机存储器,可配置为基本查找表、算术逻辑单元和只读存储器。CFU中的可配置逻辑块可根据应用场景配置成基本查找表、算术逻辑单元、静态随机存储器和只读存储器四种工作模式。本节以CFU为例进行介绍。。

DS117-2.9.8 15(71)

3.3 可配置功能单元

图 3-5 CFU 结构示意图



注!

SERG 需要特殊的软件支持。如有需要,请联系高云半导体技术支持或当地办事处。

关于 CFU 更多详细信息,可参考 <u>UG288, Gowin 可配置功能单元(CFU)</u> 用户指南。

3.3.2 可配置逻辑单元

可配置逻辑单元支持基本查找表、算术逻辑和存储器模式:

● 基本查找表模式

每个查找表可以被配置为一个 4 输入查找表(LUT4),可配置逻辑单元可实现高阶查找表功能:

- 一个可配置功能片可配置成一个 5 输入查找表(LUT5)。
- 两个可配置功能片可配置成一个 6 输入查找表(LUT6)。
- 四个可配置功能片可配置成一个 7 输入查找表(LUT7)。
- 八个可配置功能片(两个 CLU)可配置成成一个 8 输入查找表(LUT8)。

● 算术逻辑模式

结合进位链,查找表可配置成算术逻辑模式(ALU),用作实现以下功能:

- 加法/减法运算
- 计数器,包括加计数器和减计数器

DS117-2.9.8 16(71)

3.3 可配置功能单元

- 比较器,包括大于比较、小于比较和不相等比较
- 乘法器
- 存储器模式

GW1NR-9 器件支持此模式。在此模式下,可用可配置逻辑单元构成 16 x 4 位的分布式静态随机存储器(SSRAM)或只读存储器。

Gowin 云源软件支持读入初始化文件的方式实现静态随机存储器 (SSRAM) 的初始化。只读存储器的数据在对器件编程时完成输入。

寄存器

可配置功能片(CLS0~CLS2)中各含两个寄存器(REG),如图 3-6 所示。

图 3-6 CLS 中的寄存器示意图




表 3-1 CLS 中寄存器模块信号说明

信号名	I/O	描述		
D	I	寄存器数据输入 ¹		
CE	I	CLK 使能信号,可配置为高电平使能或低电平使能 ²		
CLK	I	时钟信号,可配置为上升沿触发或下降沿触发2		
SR	I	本地置复位输入,可配置为如下功能 ² :		
GSR ^{3,4}	I	全局复置位,可配置为如下功能 ⁴ : ● 异步复位 ● 异步置位 ● 无全局复置位		
Q	0	寄存器输出		

注!

- [1]信号 D 的来源可以选择同一可配置功能片中任一查找表的输出,也可以选择来自于 CRU 的输入。因此在查找表被占用的情况下,寄存器仍可以单独使用。
- [2]CFU 中可配置功能片的 CE/CLK/SR 均可独立配置选择。
- [3]在 GW1NR 系列 FPGA 产品内部,GSR 通过直连线连接,不通过 CRU。
- [4]SR 与 GSR 同时有效时 GSR 有较高的优先级。

3.3.3 布线资源单元

布线资源单元 CRU 的功能主要包括两个方面:

● 输入选择功能: 为 CFU 的输入信号提供输入源选择。

DS117-2.9.8 17(71)


● 布线资源功能:为 CFU 的输入/输出信号提供连接关系,包括 CFU 内部 连接、CFU 之间连接以及 CFU 和 FPGA 内部其它功能模块之间的连接。

3.4 输入输出模块

3.4.1 简介

GW1NR 系列 FPGA 产品的 IOB 主要包括 I/O Buffer、I/O 逻辑以及相应的布线资源单元三个部分。如图 3-7 所示为两个 IOB 的结构示意图,每个 IOB 单元包括了两个 I/O 管脚(标记为 A 和 B),它们可以配置成一组差分信号对,也可以作为单端信号分别配置。

图 3-7 IOB 结构示意图



GW1NR 系列 FPGA 产品中 IOB 的功能特点:

- 基于 Bank 的 Vcco 机制。
- 支持 LVCMOS、PCI、LVTTL、LVDS、SSTL 以及 HSTL 等多种电平标准。
- 提供输入信号迟滞选项。
- 提供输出信号驱动电流选项。

•

- 对每个 I/O 提供独立的 Bus Keeper、上拉/下拉电阻及 Open Drain 输出选项。
- 支持热插拔。
- I/O 逻辑支持普通模式、SDR 模式以及 DDR 等多种模式。
- GW1NR-9 器件 BANK0 支持 MIPI 输入。
- GW1NR-9 器件 BANK2 支持 MIPI 输出。
- GW1NR-9 器件 BANK0 和 BANK2 支持 I3C OpenDrain/PushPull 转换。

DS117-2.9.8 18(71)

关于输入输出模块的更多详细信息,可参考 <u>UG289, Gowin 可编程通用</u> *管脚(GPIO)用户指南*。

3.4.2 I/O 电平标准

GW1NR-1/4/9 器件包括 4 个 Bank,如图 3-8 所示。GW1NR-2 器件包括 7 个 Bank,如图 3-11 所示。每个 Bank 有独立的 I/O 电源 Vcco。为支持 SSTL,HSTL等 I/O输入标准,每个 Bank 还提供一个独立的参考电压(VREF),用户可以选择使用 IOB 内置的 VREF 源(等于 0.5*Vcco),也可选择外部的 VREF 输入(使用 Bank 中任意一个 I/O 管脚作为外部 VREF 输入)。

图 3-8 GW1NR-1/4/9 I/O Bank 分布示意图





图 3-9 GW1NR-2 I/O Bank 分布示意图



GW1NR 系列 FPGA 产品分为 LV 和 UV 两个版本:

LV 版本器件支持 1.2V Vcc 供电电压,可以满足用户低功耗的需求。

Vcco 根据需要可在 1.2V、1.5V、1.8V、2.5V、3.3V 电压中灵活设置。

UV 版本器件方便用户实现单一电源供电,内部集成了线性稳压器,内核电压支持 1.8V、2.5V、3.3V 供电电压。

Vccx 支持 1.8V、2.5V 或 3.3V 供电电压。

DS117-2.9.8 19(71)

3 结构介绍 3.4 输入输出模块

在 GW1NR-9 器件中, Bank0 的 I/O 支持 MIPI 输入, Bank2 的 I/O 支持 MIPI 输出。Bank0 和 Bank2 的 I/O 支持 MIPI I3C OpenDrain/PushPull 转换。

注!

- 可编程通用管脚(GPIO)默认状态是三态输入弱上拉。
- 不同封装器件的推荐工作电压请参考 4.1。

不同的 I/O 输出标准对 Vcco 的要求如表 3-2 所示。

表 3-2 GW1NR 系列 FPGA 产品支持的输出 I/O 类型及部分可选配置

I/O Type (输出)	单端/差分	Bank V _{CCO} (V)	输出驱动能力(mA)	应用
MIPI ^[1]	差分(TLVDS)	1.2	8	移动行业处理器接口
LVDS25 ^[2]	差分(TLVDS)	2.5/3.3	3.5/2.5/2/1.25	点对点高速数据传输
RSDS ^[2]	差分(TLVDS)	2.5/3.3	2	点对点高速数据传输
MINILVDS ^[2]	差分(TLVDS)	2.5/3.3	2	LCD 时序驱动与列驱 动器接口
PPLVDS ^[2]	差分(TLVDS)	2.5/3.3	3.5	LCD 行/列驱动
LVDS25E	差分	2.5	8	点对点高速数据传输
BLVDS25E	差分	2.5	16	多点高速数据传输
MLVDS25E	差分	2.5	16	LCD 时序驱动与列驱 动器接口
RSDS25E	差分	2.5	8	点对点高速数据传输
LVPECL33E	差分	3.3	16	通用接口
HSTL18D_I	差分	1.8	8	存储接口
HSTL18D_II	差分	1.8	8	存储接口
HSTL15D_I	差分	1.5	8	存储接口
SSTL15D	差分	1.5	8	存储接口
SSTL18D_I	差分	1.8	8	存储接口
SSTL18D_II	差分	1.8	8	存储接口
SSTL25D_I	差分	2.5	8	存储接口
SSTL25D_II	差分	2.5	8	存储接口
SSTL33D_I	差分	3.3	8	存储接口
SSTL33D_II	差分	3.3	8	存储接口
LVCMOS12D	差分	1.2	6/2	通用接口
LVCMOS15D	差分	1.5	8/4	通用接口
LVCMOS18D	差分	1.8	8/12/4	通用接口
LVCMOS25D	差分	2.5	8/16/12/4	通用接口
LVCMOS33D	差分	3.3	8/16/12/4	通用接口
HSTL15_I	单端	1.5	8	存储接口
HSTL18_I	单端	1.8	8	存储接口
HSTL18_II	单端	1.8	8	存储接口
SSTL15	单端	1.5	8	存储接口
SSTL18_I	单端	1.8	8	存储接口

DS117-2.9.8 20(71)

3 结构介绍 3.4 输入输出模块

I/O Type (输出)	单端/差分	Bank Vcco(V)	输出驱动能力(mA)	应用
SSTL18_II	单端	1.8	8	存储接口
SSTL25_I	单端	2.5	8	存储接口
SSTL25_II	单端	2.5	8	存储接口
SSTL33_I	单端	3.3	8	存储接口
SSTL33_II	单端	3.3	8	存储接口
LVCMOS12	单端	1.2	4,8	通用接口
LVCMOS15	单端	1.5	4,8	通用接口
LVCMOS18	单端	1.8	4,8,12	通用接口
LVCMOS25	单端	2.5	4,8,12,16	通用接口
LVCMOS33/ LVTTL33	单端	3.3	4,8,12,16,24	通用接口
PCI33	单端	3.3	N/A	PC 和嵌入式系统

Note!

- [1]以下器件支持 MIPI I/O 输出: GW1NR-2 器件的 Bank0/Bank3/Bank4/Bank5; GW1NR-9 器件的 Bank2。
- [2] GW1NR-1 器件不支持该 I/O 类型。

DS117-2.9.8 21(71)

表 3-3 GW1NR 系列 FPGA 产品支持的输入 I/O 类型及部分可选配置

I/O Type(输入)	单端/差分	Bank Vcco(V)	HYSTERESIS (支持迟滞选项)	是否需要 V _{REF}
MIPI ^[1]	差分(TLVDS)	1.2	否	否
LVDS25	差分(TLVDS)	2.5/3.3	否	否
RSDS	差分(TLVDS)	2.5/3.3	否	否
MINILVDS	差分(TLVDS)	2.5/3.3	否	否
PPLVDS	差分(TLVDS)	2.5/3.3	否	否
LVDS25E	差分	2.5/3.3	否	否
BLVDS25E	差分	2.5/3.3	否	否
MLVDS25E	差分	2.5/3.3	否	否
RSDS25E	差分	2.5/3.3	否	否
LVPECL33E	差分	3.3	否	否
HSTL18D_I	差分	1.8/2.5/3.3	否	否
HSTL18D_II	差分	1.8/2.5/3.3	否	否
HSTL15D_I	差分	1.5/1.8/2.5/3.3	否	否
SSTL15D	差分	1.5/1.8/2.5/3.3	否	否
SSTL18D_I	差分	1.8/2.5/3.3	否	否
SSTL18D_II	差分	1.8/2.5/3.3	否	否
SSTL25D_I	差分	2.5/3.3	否	否
SSTL25D_II	差分	2.5/3.3	否	否
SSTL33D_I	差分	3.3	否	否
SSTL33D_II	差分	3.3	否	否
LVCMOS12D	差分	1.2/1.5/1.8/2.5/3.3	否	否
LVCMOS15D	差分	1.5/1.8/2.5/3.3	否	否
LVCMOS18D	差分	1.8/2.5/3.3	否	否
LVCMOS25D	差分	2.5/3.3	否	否
LVCMOS33D	差分	3.3	否	否
HSTL15_I	单端	1.5 或 1.5/1.8/2.5/3.3 ^[2]	否	是
HSTL18_I	单端	1.8 或 1.8/2.5/3.3 ^[3]	否	是
HSTL18_II	单端	1.8 或 1.8/2.5/3.3 ^[3]	否	是
SSTL15	单端	1.5 或 1.5/1.8/2.5/3.3 ^[2]	否	是
SSTL18_I	单端	1.8 或 1.8/2.5/3.3 ^[3]	否	是
SSTL18_II	单端	1.8 或 1.8/2.5/3.3 ^[3]	否	是
SSTL25_I	单端	2.5 或 2.5/3.3 ^[4]	否	是
SSTL25_II	单端	2.5 或 2.5/3.3 ^[4]	否	是
SSTL33_I	单端	3.3	否	是
SSTL33_II	单端	3.3	否	是
LVCMOS12	单端	1.2/1.5/1.8/2.5/3.3	是	否

DS117-2.9.8 22(71)

I/O Type(输入)	单端/差分	Bank Vcco(V)	HYSTERESIS (支持迟滞选项)	是否需要 V _{REF}
LVCMOS15	单端	1.2/1.5/1.8/2.5/3.3	是	否
LVCMOS18	单端	1.2/1.5/1.8/2.5/3.3	是	否
LVCMOS25	单端	1.2/1.5/1.8/2.5/3.3	是	否
LVCMOS33/ LVTTL33	单端	1.2/1.5/1.8/2.5/3.3	是	否
PCI33	单端	3.3	是	否
LVCMOS33OD25	单端	2.5	否	否
LVCMOS330D18	单端	1.8	否	否
LVCMOS33OD15	单端	1.5	否	否
LVCMOS250D18	单端	1.8	否	否
LVCMOS250D15	单端	1.5	否	否
LVCMOS180D15	单端	1.5	否	否
LVCMOS150D12	单端	1.2	否	否
LVCMOS25UD33	单端	3.3	否	否
LVCMOS18UD25	单端	2.5	否	否
LVCMOS18UD33	单端	3.3	否	否
LVCMOS15UD18	单端	1.8	否	否
LVCMOS15UD25	单端	2.5	否	否
LVCMOS15UD33	单端	3.3	否	否
LVCMOS12UD15	单端	1.5	否	否
LVCMOS12UD18	单端	1.8	否	否
LVCMOS12UD25	单端	2.5	否	否
LVCMOS12UD33	单端	3.3	否	否

Note!

- [1]以下器件支持 MIPI I/O 输入: GW1NR-2 Bank2; GW1NR-2 Bank6(硬核); GW1NR-9 器件的 Bank0。
- [2]]当 V_{REF} 为 INTERNAL 时,该 I/O 类型的 V_{CCO} 为 1.5V;当 V_{REF} 为 VREF1_LOAD 时,V_{CCO} 为 1.5 V /1.8 V /2.5 V /3.3 V。
- [3]当 V_{REF} 为 INTERNAL 时,该 I/O 类型的 V_{CCO} 为 1.8V;当 V_{REF} 为 VREF1_LOAD 时,V_{CCO} 为 1.8 V /2.5 V /3.3 V。
- [4]当 V_{REF} 为 INTERNAL 时,该 I/O 类型的 V_{CCO} 为 2.5V; 当 V_{REF} 为 VREF1_LOAD 时, V_{CCO} 为 2.5V /3.3 V。

3.4.3 真 LVDS 设计

除了 GW1NR-1 器件, GW1NR 系列 FPGA 产品的 BANK1/2/3 支持真 LVDS 输出。在 BANK0/1/2/3 支持 LVDS25E、MLVDS25E、BLVDS25E 等电平类型。


真 LVDS 的分布详细信息请参见 <u>UG805, GW1NR-2 器件 Pinout 手册,</u> <u>UG116, GW1NR-4 器件 Pinout 手册,和UG803, GW1NR-9 器件 Pinout 手册</u>。

LVDS 的输入端 IO 需要 100 欧姆终端电阻做匹配,设计参考如图 3-10

DS117-2.9.8 23(71)

所示。GW1NR 系列 FPGA 产品的特定 Bank 支持片内可编程的 100 欧姆输入差分匹配电阻,详见 *UG289*, *Gowin 可编程通用管脚(GPIO)用户指南*。

图 3-10 真 LVDS 设计参考框图




LVDS25E、MLVDS25E、BLVDS25E 等差分 IO 终端匹配电阻网络请参见 UG289, *Gowin 可编程通用管脚(GPIOI)用户指南*。

3.4.4 I/O 逻辑

图 3-11 为 GW1NR 系列 FPGA 产品的 I/O 逻辑的输出部分。

图 3-11 I/O 逻辑输出示意图



DS117-2.9.8 24(71)

图 3-12 为 GW1NR 系列 FPGA 产品的 I/O 逻辑的输入部分。

图 3-12 I/O 逻辑输入示意图




表 3-4 端口介绍

端口名	I/O	描述
CI ^[1]	Input	GCLK 输入信号。 GCLK 输入信号的数量请参考 <u>UG804</u> , <u>GW1NR-1 器件 Pinout 手册</u> , <u>UG805</u> , <u>GW1NR-2 器件 Pinout 手册</u> , <u>UG116</u> , <u>GW1NR-4 器件 Pinout 手册</u> , 和 <u>UG803</u> , <u>GW1NR-9 器件 Pinout 手册</u> ,
DI	Input	IO 口低速输入信号,直接输入到 Fabric。
Q	Output	SDR 模块中 IREG 输出信号。
Q0-Qn-1	Output	DDR 模块中 IDES 输出信号。


注!

● [1] 当 CI 作为 GCLK 输入使用时,DI、Q 及 Q₀-Q_{n-1} 不能作为 IO 输入输出使用。 GW1NR 系列 FPGA 产品的 I/O 逻辑的组成模块说明如下:

延迟模块

图 3-13 为延迟模块 IODELAY。GW1NR 系列 FPGA 产品的每个 I/O 都包含 IODELAY 模块,总共提供 128(0~127)步的延迟,一步的延迟时间约为 30 ps。

图 3-13 IODELAY 示意图



DS117-2.9.8 25(71)


有两种控制延迟的方式:

- 静态控制。
- 动态控制,可与 IEM 模块一起使用来调节动态取样窗口, IODELAY 不能同时用于输入和输出。

I/O 寄存器

图 3-14 为 GW1NR 系列 FPGA 产品的 I/O 寄存器模块。GW1NR 系列 FPGA 产品的每个 I/O 都提供可编程输入寄存器 IREG、输出寄存器 OREG 和高阻控制寄存器 TRIREG。

图 3-14 GW1NR 的 I/O 寄存器示意图



注!

- CE 可以编程为低电平有效(0: enable)或高电平有效(1: enable)。
- CLK 可以编程为上升沿触发或下降沿触发。
- SR 可以编程为同步/异步的 SET/RESET 或无效(disable)。
- 寄存器可以编程为寄存器(register)或触发器(latch)。

取样模块

取样模块(IEM)是用来取样数据边沿,用于通用 DDR 模式,如图 3-15 所示。

图 3-15 GW1NR 的 IEM 示意图



解串器 DES 及跨时钟域转换模块

每个输入的 I/O 逻辑提供了简单的解串器 DES,丰富了 I/O 资源应用方式。

串化器 SER 模块

每个输出的 I/O 逻辑提供了简单的串化器 SER 模块,丰富了 I/O 资源应用方式。

DS117-2.9.8 26(71)

3.4.5 I/O 逻辑工作模式


GW1NR 系列 FPGA 产品的 I/O 逻辑支持多种工作模式。每一种工作模式下,I/O(或 I/O 差分信号对)又可以配置成输出信号、输入信号、INOUT 信号及三态输出信号(带三态控制的输出信号)。

不是所有的器件管脚都支持 IO 逻辑, GW1NR-4 的管脚 IOL10(A,B,C....J)和 IOR10(A,B,C....J)不支持 IO 逻辑。GW1NR-9 的管脚都 支持 IO 逻辑功能。

普通模式

普通模式下的 I/O 逻辑如图 3-16 所示,此模式下信号 TC、DO 以及 DI 直接通过 CRU 与器件内部连接。

图 3-16 普通模式下的 I/O 逻辑结构示意图




SDR 模式

相对于普通模式, SDR 模式采用了 I/O 寄存器, 如图 3-17 所示, 可以有效地改善 I/O 的时序性能。

DS117-2.9.8 27(71)

图 3-17 SDR 模式下的 I/O 逻辑结构示意图



注!

- CLK 使能信号 O_CE 和 I_CE 可以配置为高电平使能或低电平使能。
- 时钟信号 O CLK 和 I CLK 可以配置为上升沿触发或下降沿触发。
- 本地置复位信号 O_SR 和 I_SR 可以配置为同步复位、同步置位、异步复位、异步置位或无本地置复位功能。
- SDR 模式下的 I/O 存储单元可以配置成普通寄存器或 Latch。

DS117-2.9.8 28(71)

通用 DDR 模式

在通用 DDR 模式下,GW1NR 系列 FPGA 产品可以支持较高的 I/O 速度。GW1NR-9 器件支持 IDES16 模式和 OSER16 模式,其他器件不支持。

图 3-18 为通用 DDR 输入, PAD 与 FPGA 内部逻辑速率比为 1:2。

图 3-18 I/O 逻辑的 DDR 输入示意图



图 3-19 为通用 DDR 输出, PAD 与 FPGA 内部逻辑速率比为 2:1。


图 3-19 I/O 逻辑的 DDR 输出示意图



IDES4 模式

IDES4 模式下,PAD 与 FPGA 内部逻辑速率比为 1:4。


图 3-20 I/O 逻辑的 IDES4 输入示意图



OSER4 模式

OSER4模式下,PAD与FPGA内部逻辑速率比为4:1。

图 3-21 I/O 逻辑的 OSER4 输出示意图




DS117-2.9.8 29(71)

IVideo 模式

IVideo 模式下,PAD 与 FPGA 内部逻辑速率比为 1:7。

图 3-22 I/O 逻辑的 IVideo 输入示意图




注!

IVideo 和 IDES8/10 将占用相邻 I/O 的资源。如果用单端 I/O 标准,则 I/O 逻辑将不能使用。在这种情况下,SDR 模式和普通模式还可以使用。

OVideo 模式

OVideo 模式下, PAD 与 FPGA 内部逻辑速率比为 7:1。


图 3-23 I/O 逻辑的 OVideo 输出示意图



IDES8 模式

IDES8 模式下,PAD 与 FPGA 内部逻辑速率比为 1:8。


图 3-24 I/O 逻辑的 IDES8 输入示意图



OSER8 模式

OSER8模式下,PAD与FPGA内部逻辑速率比为8:1。

图 3-25 I/O 逻辑的 OSER8 输出示意图




DS117-2.9.8 30(71)

IDES10 模式

IDES10模式下,PAD与FPGA内部逻辑速率比为1:10。


图 3-26 I/O 逻辑的 IDES10 输入示意图



OSER10 模式

OSER10 模式下, PAD 与 FPGA 内部逻辑速率比为 10:1。


图 3-27 I/O 逻辑的 OSER10 输出示意图



IDES16 模式

IDES16 模式下,PAD 与 FPGA 内部逻辑速率比为 1:16。


图 3-28 I/O 逻辑的 IDES16 输入示意图



OSER16 模式

OSER16 模式下, PAD 与 FPGA 内部逻辑速率比为 16:1。

图 3-29 I/O 逻辑的 OSER16 输出示意图



DS117-2.9.8 31(71)

3.5 块状静态随机存储器模块

3.5.1 简介

GW1NR 系列 FPGA 产品提供了丰富的块状静态随机存储器资源。这些存储器资源按照模块排列,以行的形式,分布在整个 FPGA 阵列中。因此称为块状静态随机存储器(BSRAM)。每个 BSRAM 可配置最高 18,432bits(18Kbits)。提供的操作模式包括:单端口模式 Single Port,双端口模式 Dual Port,伪双端口模式 Semi Dual Port,只读存储器模式。

丰富的块状静态随机存储器资源为用户的高性能设计提供了保障。以下是 BSRAM 提供的各种功能:

- 1 个模块最大容量为 18,432bits
- 时钟频率达到 190MHz
- 单端口模式 Single Port
- 双端口模式 Dual Port
- 伪双端口模式 Semi Dual Port
- 提供校验位 Parity Bits
- 提供只读存储器模式 ROM
- 数据宽度从 1 位到 36 位
- 多时钟操作模式 Mixed Clock Mode
- 多数据宽度模式 Mixed Data Width Mode
- 在双字节以上的数据宽度支持字节使能功能 Enable Byte
- 正常读写 Normal Read and Write Mode
- 先读后写 Read-before-write Mode
- 通写 Write-through Mode

关于 BSRAM 更多详细信息,可参考 <u>UG285,存储器(BSRAM&SSRAM)</u> 用户指南。

3.5.2 存储器配置模式

GW1NR 系列 FPGA 产品的块状静态随机存储器可支持多种 的数据宽度,如表 3-5 所示。

DS117-2.9.8 32(71)

单端口模式	双端口模式1	伪双端口模式	只读模式
16K x 1	16K x 1	16K x 1	16K x 1
8K x 2	8K x 2	8K x 2	8K x 2
4K x 4	4K x 4	4K x 4	4K x 4
2K x 8	2K x 8	2K x 8	2K x 8
1K x 16	1K x 16	1K x 16	1K x 16
512 x 32	-	512 x 32	512 x 32
2K x 9	2K x 9	2K x 9	2K x 9
1K x 18	1K x 18	1K x 18	1K x 18
512 x 36	-	512 x 36	512 x 36

表 3-5 存储器配置列表

注!

[1] GW1NR-9K 系列器件中仅 GW1NR-9C 支持双端口模式。

单端口模式

在单端口模式,BSRAM可以在一个时钟沿对BSRAM进行读或写操作。 在写操作中,被写入的数据会传到BSRAM的输出。支持正常读写模式 (Normal-Write Mode)和通写模式(Write-through Mode)。当输出寄存器旁路 (Bypass)时,新数据出现在同一个时钟的上升沿。

关于单端口模式的端口框图及相关描述请参考 <u>UG285,存储器</u>(<u>BSRAM&SSRAM</u>)用户指南>3 BSRAM 原语>3.2 单端口模式。

双端口模式

BSRAM 支持双端口模式,可对两个端口做如下操作:

- 两个端口同时读操作
- 两个端口同时写操作
- 任何一个端口的读和写 关于双端口模式的端口示意图及相关描述请参考 <u>UG285,存储器</u> (BSRAM&SSRAM)用户指南>3 BSRAM 原语>3.1 双端口模式。

伪双端口模式

伪双端口可支持同时的读和写操作。但是对同一个端口不能做读写操作, 只支持 A 端口写, B 端口读。

关于伪双端口模式的端口示意图及相关描述请参考 <u>UG285</u>,存储器 (BSRAM&SSRAM)用户指南>3 BSRAM 原语>3.3 伪双端口模式。 **只读模式**

BSRAM 可配置成只读存储器模式。用户可通过存储器初始化文件,通过编程端口来初始化只读存储器。用户需要提供 ROM 中的内容,编入初始化文件中。在器件上电编程时来完成初始化操作。

每个 BSRAM 可配置成一个 16Kbits ROM。关于只读模式的端口示意图 及详细描述请参考 <u>UG285,存储器(BSRAM&SSRAM)用户指南</u>>3 BSRAM 原语>3.4 只读模式。

DS117-2.9.8 33(71)

3.5.3 存储器混合数据宽度配置

GW1NR 系列 FPGA 产品的块状静态随机存储器模块可支持混合数据线宽度操作。在双端口模式和伪双端口模式下,读和写的数据宽度可以不同,但需要按照表 3-6 和表 3-7 的配置来应用。

表 3-6 双端口混合读写数据宽度配置列表

读端口	写端口							
决圳口	16K x 1	8K x 2	4K x 4	2K x 8	1K x 16	2K x 9	1K x 18	
16K x 1	*	*	*	*	*			
8K x 2	*	*	*	*	*			
4K x 4	*	*	*	*	*			
2K x 8	*	*	*	*	*			
1K x 16	*	*	*	*	*			
2K x 9						*	*	
1K x 18						*	*	

注!

标注为"*"的表示支持的模式。

表 3-7 伪双端口混合读写数据宽度配置列表

读端口	写端口								
头	16K x 1	8K x 2	4K x 4	2K x 8	1K x 16	512 x 32	2K x 9	1K x 18	512 x 36
16K x 1	*	*	*	*	*	*			
8K x 2	*	*	*	*	*	*			
4K x 4	*	*	*	*	*	*			
2K x 8	*	*	*	*	*	*			
1K x 16	*	*	*	*	*	*			
512x32	*	*	*	*	*	*			
2K x 9							*	*	*
1K x 18							*	*	*

注!

标注为"*"的表示支持的模式。

3.5.4 字节使能功能配置

BSRAM 支持字节使能(byte-enable)功能。可以屏蔽输入数据,只让被选择到的字节写入。而被屏蔽的数据能继续保留。读/写使能信号(WREA, WREB),及 byte-enable 参数选项用于控制 BSRAM 的写操作。

注

GW1NR 系列中,仅 GW1NR-2、GW1NR-2B、GW1NR-2C、以及 GW1NR-4D 支持字节 使能功能。

DS117-2.9.8 34(71)

3.5.5 校验位功能配置

所有的块状静态随机存储器模块 BSRAM 内置了校验位的配置。每个字节的第9位可用来做校验位,用来检测数据传输的正确性,也可以用来存储数据。

3.5.6 同步操作

- 所有的块状静态随机存储器模块的输入寄存器支持同步写入。
- 输出寄存器可用作流水线寄存器提高用户的设计性能。
- 输出寄存器可旁路 bypass-able。

3.5.7 上电情况

BSRAM 支持上电时静态随机存储器初始化。在上电过程中,BSRAM 处于待机状态,所有数据输出为 0。此状态也适用于只读存储器模式 ROM。

3.5.8 BSRAM 操作模式

BSRAM 支持 5 种操作模式,包括 2 种读操作模式(旁路模式 Bypass Mode, 流水线读模式 PipelineRead Mode)和 3 种写操作模式(正常写模式: Normal-write Mode, 通写模式: Write-through Mode, 先读后写模式: Read-before-write Mode)。

读操作模式

从 BSRAM 读出数据通过输出寄存器输出或不通过输出寄存器输出。


流水线模式

在同步写入存储器时,使用输出寄存器。此模式可支持数据宽度最大36位。


旁路模式

不使用输出寄存器,数据保留在存储器(Memory Array)的输出。

图 3-30 单端口、伪双端口及双端口模式下的流水线模式



DS117-2.9.8 35(71)



写操作模式

正常写模式

对一个端口进行正常写操作,此端口的输出数据不变。写入数据不会出现在读端口。

通写模式

在此模式下,对一个端口进行写操作时,写入数据会出现在此端口的输出。

先读后写模式

在此模式下,对一个端口进行写操作时,原来的数据会出现在此端口的输出,写入数据会存入相应单元。

3.5.9 时钟模式

表 3-8 中列出了不同 BSRAM 模式下可使用的时钟模式:

表 3-8 时钟模式配置列表


时钟模式	双端口模式	伪双端口模式	单端口模式
独立时钟模式	Yes	No	No
读/写时钟模式	Yes	Yes	No
单端口时钟模式	No	No	Yes

DS117-2.9.8 36(71)

独立时钟模式

图 3-31 显示了在双端口模式下的独立时钟使用模式,每个端口各有一个独立时钟。CLKA 信号控制了端口 A 的所有寄存器, CLKB 信号控制了端口 B 的所有寄存器。


图 3-31 独立时钟模式



读写时钟模式

图 3-32 显示了在伪双端口模式下的读写时钟使用模式。每个端口各有一个时钟。写时钟(CLKA)信号控制了端口 A 的写入数据、写地址和读/写使能信号。读时钟(CLKB)信号控制了端口 B 的读出数据、读地址和读使能信号。


图 3-32 读写时钟模式



单端口时钟模式

图 3-33 显示了单端口时钟模式。

图 3-33 单端口时钟模式



DS117-2.9.8 37(71)

3.6 用户闪存资源(GW1NR-1)

GW1NR-1 提供 12 Kbytes(48 page x 256 Bytes)的用户闪存资源(User Flash),主要特性如下所示:

- 100,000 次写寿命周期
- 超过 10 年的数据保存能力(+85℃)
- 可选的数据输入输出位宽 8/16/32
- 页存储空间: 256 Bytes
- 3µA 旁路电流
- 页写入时间: 8.2ms

关于用户闪存资源的更多详细信息,可参考 <u>UG295-1.0 Gowin 闪存资源(User Flash)用户指南</u>,其中有关用户闪存资源原语与适用器件的对应关系,请参考该手册的表 **3-1** 适用器件。

3.7 用户闪存资源(GW1NR-2/4/9)

GW1NR 系列 FPGA 产品提供用户闪存资源(User Flash),GW1NR-2 的用户闪存资源容量为 96Kbits,GW1NR-4 的用户闪存资源容量为 256Kbits,GW1NR-9 的用户闪存资源容量为 608Kbits。用户闪存资源由行存储和列存储单元组成,一行由 64 个列存储单元组成,列存储单元的容量为 32bits,行存储单元的容量为 64*32=2048 bits。擦除操作支持页擦除,一页的容量为 2048 字节,即一页包含 8 行。特性如下所示:

- 10,000 次写寿命周期
- 超过 10 年的数据保存能力(+85℃)
- 数据位宽: 32
- GW1NR-2 容量: 48 行*64 列*32 = 96Kbits
- GW1NR-4 容量: 128 行*64 列*32 = 256Kbits
- GW1NR-9 容量: 304 行*64 列*32 = 608Kbits
- 页擦除能力: 2.048 字节
- 快速页擦除/字编程操作
- 时钟频率: 40MHz
- 字编程时间: ≤16µs
- 页擦除时间: ≤120ms
- 电流
 - 读电流/持续时间: 2.19mA/25ns (Vcc) & 0.5mA/25ns (Vccx)(MAX)
 - 编程/擦除操作: 12/12mA(MAX)

关于用户闪存资源的更多详细信息,可参考 <u>UG295-1.0 Gowin 闪存资源(User Flash)用户指南</u>,其中有关用户闪存资源原语与适用器件的对应关系,请参考该手册的表 **3-1** 适用器件。

DS117-2.9.8 38(71)

3.8 数字信号处理模块

3.8.1 简介

GW1NR 系列 FPGA产品具有丰富的 DSP 模块资源。高云半导体的 DSP 解决方案可满足用户的高性能数字信号处理需求,如 FIR、FFT 设计等。 DSP 具有时序性能稳定、资源利用率高、功耗低等优点。

DSP 支持下列功能:

- 3 种宽度(9-bit, 18-bit, 36-bit)的乘法器
- 54-bit 的算术/逻辑运算单元
- 多个乘法器可级联以增加数据宽度
- 桶形移位器(Barrel Shifter)
- 通过反馈信号做自适应滤波(Adaptive filtering through signal feedback)
- 运算可以自动取正(Computing with options of rounding to positive number or prime number)
- 支持寄存器输出和旁路输出 关于 DSP 更多详细信息,可参考 <u>UG287-1.2 Gowin 数字信号处理器</u> (DSP)用户指南。


宏单元

GW1NR 的 DSP 模块排列以行的形式分布在整个 FPGA 阵列中。每个 DSP 包含两个宏单元,每个宏单元包含两个前加法器(pre-adders),两个 18 位的乘法器(multipliers),和一个三输入的算术/逻辑运算单元(ALU54)。

图 3-34 为一个宏单元的结构:

DS117-2.9.8 39(71)

图 3-34 DSP 宏单元



DSP 模块端口描述如表 3-9 所示,内部寄存器如表 3-10 所示。

表 3-9 DSP 端口描述

端口名称	I/O 类型	说明
A0[17:0]	1	18-bit 数据输入 A0
B0[17:0]	1	18-bit 数据输入 B0
A1[17:0]	1	18-bit 数据输入 A1

DS117-2.9.8 40(71)

端口名称	I/O 类型	说明
B1[17:0]	1	18-bit 数据输入 B1
C[53:0]	1	54-bit 数据输入 C
SIA[17:0]	I	移位数据输入 A,用于级联连接。输入信号 SIA 直接连接到先前相邻的 DSP 模块的输出信号 SOA,DSP 模块内部从 SIA 到 SOA 的延迟时间 是一个时钟周期
SIB[17:0]	I	移位数据输入 B,用于级联连接。输入信号 SIB 直接连接到先前相邻的 DSP 模块的输出信号 SOB,DSP 模块内部从 SIB 到 SOB 的延迟时间 是一个时钟周期
SBI[17:0]	1	前加器逻辑移位输入,反向
CASI[54:0]	1	来自前一个 DSP 模块的 ALU 输入,用于级联连接
ASEL[1:0]	1	前加器或乘法器的 A 输入源选择
BSEL[1:0]	1	乘法器的B输入源选择
ASIGN[1:0]	1	输入信号 A 符号位
BSIGN[1:0]	1	输入信号B符号位
PADDSUB[1:0]	I	前加器的操作控制信号,用于前加器逻辑加减法选择
CLK[3:0]	I	时钟输入
CE[3:0]	1	时钟使能信号
RESET[3:0]	1	同步/异步,复位信号
SOA[17:0]	0	移位数据输出 A
SOB[17:0]	0	移位数据输出B
SBO[17:0]	0	前加器逻辑移位输出,反向方向
DOUT[35:0]	0	DSP 输出数据
CASO[54:0]	0	ALU 输出到下一个 DSP 模块进行级联连接,最高位符号扩展

表 3-10 内部寄存器描述

寄存器	说明及相关属性
A0 register	AO输入寄存器
A1 register	A1输入寄存器
B0 register	BO输入寄存器
B1 register	B1输入寄存器
C register	C输入寄存器
P1_A0 register	左乘数AO输入寄存器
P1_A1 register	右乘数A1输入寄存器
P1_B0 register	左乘数B0输入寄存器
P1_B1 register	右乘数B1输入寄存器
P2_0 register	左乘数流水线输入寄存器
P2_1 register	右乘数流水线输入寄存器
OUT register	DOUT输出寄存器
OPMODE register	操作模式控制寄存器
SOA register	寄存器 SOA 的移位输出

DS117-2.9.8 41(71)

前加器

DSP 宏单元包含两个前加器,实现预加、预减和移位功能。

前加器位于宏单元的最前端,有两个输入端:

- 并行 18-bit 输入 B 或 SBI。
- 并行 18-bit 输入 A 或 SIA。
- 每个输入端都支持寄存器模式和旁路模式。
- 高云半导体 FPGA 产品的前加器可以作为功能模块单独使用,支持 9-bit 位宽和 18-bit 位宽。

乘法器

乘法器(multipliers)位于前加器之后,用来实现乘法运算。乘法器可以配置为 9 x 9、18 x 18、36 x 18 或 36 x 36,输入端和输出端都支持寄存器模式和旁路模式。一个宏单元支持的配置模式包括:

- 一个 18 x 36 乘法器
- 两个 18 x 18 乘法器
- 四个9x9乘法器

两个宏单元可以配置成一个 36 x 36 乘法器。

算术运算单元

每个 DSP 宏单元包含一个 54 位 ALU54, 是对乘法器功能的进一步加强, 输入端和输出端都支持寄存器模式和旁路模式。支持的功能包括:

- 乘法器输出数据/0、数据 A 和数据 B 的加法/减法运算
- 乘法器输出数据/0、数据 B 和进位 C 的加法/减法运算
- 数据 A、数据 B 和进位 C 的加法/减法运算

3.8.2 DSP 操作模式配置

- 乘法器(multiplier)模式
- 乘法累加器(accumulator)模式
- 乘法求和累加器模式

DS117-2.9.8 42(71)

3.9 MIPI D-PHY(GW1NR-2)

硬核 MIPI D-PHY RX

GW1NR-2 器件包含硬核 MIPI D-PHY RX,支持标准《MIPI Alliance Standard for D-PHY Specification》,版本 2.1。该 D-PHY 适用于串行显示接口(Display Serial Interface,DSI)和和串行摄像头接口(Camera Serial Interface,CSI-2)。主要特性如下:

- 支持单向高速(HS, High-speed)模式, 传输速率最高可达 8 Gbps (四个数据通道)。
- 支持最多四个数据通道和一个时钟通道。
- 支持双向低功耗(LP, Low-power)操作模式,数据传输速率为 10Mbps。
- 支持高速同步、位和通道对齐
- 支持 MIPI D-PHY RX 1:8 模式与 1:16 模式。
- 支持 MIPI DSI 和 MIPI CSI-2 链路层。
- IO Bank6 支持 MIPI D-PHY RX。

多功能高速 FPGA IO 支持 MIPI D-PHY RX/TX

GW1NR-2器件同时提供多功能高速 FPGA IO,支持 MIPI D-PHY RX TX 接口,适用于串行显示接口(Display Serial Interface, DSI)和串行摄像头接口(Camera Serial Interface, CSI-2),用于接收或发送图像或视频数据,MIPI D-PHY 为其提供物理层定义。主要特性如下:

- 支持高速 RX 和 TX 器件接口, 传输速率最高可达 6 Gbps。
- 支持最多四个数据通道和一个时钟通道。
- 支持多 PHY (IO 允许的情况下)
- 支持双向低功耗(LP, Low-power)操作模式。
- 支持 MIPI DSI 和 MIPI CSI-2 链路层
- 支持高速同步、位和通道对齐
- 支持 MIPI D-PHY RX 1:8 模式与 1:16 模式。
- 支持 ELVDS、TLVDS、SLVS200、LVDS 和 MIPI D-PHY IO 等 IO Type。
- IO Bank0、IO Bank3、IO Bank4、IO Bank5 支持 MIPI D-PHY TX(支持 动态 ODT)
- IO Bank2 支持 MIPI D-PHY RX (支持动态 ODT)。 更多详细信息请参考 <u>IPUG948</u>,<u>Gowin MIPI D-PHY RX TX Advance</u> 用户指南。。

DS117-2.9.8 43(71)

3.10 时钟

时钟资源及布线对 FPGA 高性能的应用至关重要。GW1NR 系列 FPGA 产品提供了专用全局时钟网络(GCLK),直接连接到器件的所有资源。除了GCLK 资源,还提供了高速时钟 HCLK 资源。此外,还提供了锁相环(PLL)等时钟资源。

关于 Clock 更多详细信息,可参考 $\underline{\text{UG286-1.5 Gowin 时钟资源(Clock)}}$ 用户指南。

3.10.1 全局时钟网络

GCLK在GW1NR系列FPGA产品中按象限分布,分成L、R两个象限,每个象限提供8个GCLK网络。GCLK的可选时钟源包括专用的时钟输入管脚和普通布线资源,使用专用的时钟输入管脚具有更好的时钟性能。

3.10.2 锁相环


锁相环路是一种反馈控制电路, 简称锁相环(PLL, Phase-locked Loop)。 利用外部输入的参考时钟信号控制环路内部振荡信号的频率和相位。

GW1NR 的 PLL 模块能够提供可以综合的时钟频率,通过配置不同的参数可以进行时钟的频率调整(倍频和分频)、相位调整、占空比调整等功能。

GW1NR-1/4/9

PLL 模块的结构框图如图 3-35 所示。

图 3-35 PLL 示意图



DS117-2.9.8 44(71)

表 3-11 PLL 端口定义

端口名称	信号	描述
CLKIN [5: 0]	输入	参考时钟输入
CLKFB	输入	反馈时钟输入
RESET	输入	PLL 全部复位
RESET_P	输入	PLL 关断(Power Down)信号
IDSEL [5: 0]	输入	动态控制 IDIV 值,范围 1~64
FBDSEL [5: 0]	输入	动态控制 FBDIV 值,范围 1~64
PSDA [3: 0]	输入	动态相位控制(上升沿有效)
DUTYDA [3: 0]	输入	动态占空比控制(下降沿有效)
FDLY [3: 0]	输入	CLKOUTP 动态延迟控制
CLKOUT	输出	无相位和占空比调整的时钟输出
CLKOUTP	输出	有相位和占空比调整的时钟输出
CLKOUTD	输出	来自 CLKOUT 或 CLKOUTP 分频时钟(由 SDIV 分频器控制)
CLKOUTD3	输出	来自 CLKOUT 或 CLKOUTP 的分频时钟(由 DIV3 分频器控制, DIV3 分频值固定为 3)
LOCK	输出	PLL 锁定指示: 1: 锁定; 0: 失锁

PLL 的参考时钟信号可以通过外部 PLL 时钟管脚输入,也可以是通过绕线过去的全局时钟信号、高速时钟信号或普通数据信号。PLL 的反馈信号可以是外部 PLL 反馈信号的管脚的输入,也可以是通过绕线过去的全局时钟信号、高速时钟信号或普通数据信号。

GW1NR 系列 FPGA 产品的 PLL 特性参考请参考表 4-21 锁相环特性参数。

PLL 可对输入时钟 CLKIN 进行频率调整(倍频和分频),计算公式如下:

- f_{CLKOUT} = (f_{CLKIN}*FBDIV)/IDIV
- fvco = fclkout*ODIV
- fclkoutd = fclkout/SDIV
- fPFD = fCLKIN/IDIV = fCLKOUT/FBDIV

注!

- fclkin 为输入时钟 CLKIN 频率。
- fclkout 为 CLKOUT 和 CLKOUTP 时钟频率。
- fclkoutd 为 CLKOUTD 时钟频率,CLKOUTD 为 CLKOUT 分频后的时钟。
- f_{PFD} 为 PFD 鉴相频率,f_{PFD} 最小值不小于 3MHz。


即可通过调整 IDIV、FBDIV、ODIV、SDIV 来得到期望频率的时钟信号。

GW1NR-2

PLL 模块的结构框图如图 3-36 所示。

DS117-2.9.8 45(71)

图 3-36 PLL 示意图



PLL 端口定义如表 3-12 所示。

表 3-12 PLL 端口定义

No.		10.55
端口名称	信号	描述
CLKIN	输入	参考时钟输入
CLKFB	输入	反馈时钟输入
RESET	输入	PLL 全部复位
RESET_P	输入	PLL 关断(Power Down)信号
RESET_I	输入	带 IDIV 的 PLL 全复位
RESET_S	输入	仅复位 B/C/D 这 3 路
IDSEL [5:0]	输入	动态控制 IDIV 值,范围 1~64
FBDSEL [5:0]	输入	动态控制 FBDIV 值,范围 1~64
ODSELA[6:0]	输入	动态控制 ODIVA,范围 1~128
ODSELB[6:0]	输入	动态控制 ODIVB,范围 1~128
ODSELC[6:0]	输入	动态控制 ODIVC,范围 1~128
ODSELD[6:0]	输入	动态控制 ODIVD,范围 1~128
DTA[3:0]	输入	动态控制 CLKOUTA 的 dutycycle
DTB[3:0]	输入	动态控制 CLKOUTB 的 dutycycle
ICPSEL[4:0]	输入	动态控制 ICP 大小
LPFRES[2:0]	输入	动态控制 LPFRES 大小
PSDIR	输入	动态控制相位移动方向
PSSEL[1:0]	输入	动态控制相位移动通道选择
PSPULSE	输入	动态控制相位移动时钟
ENCLKA ENCLKB ENCLKC ENCLKD	输出	动态控制时钟输出使能
CLKOUTA	输出	A 通道时钟输出(默认)

DS117-2.9.8 46(71)

端口名称	信号	描述
CLKOUTB	输出	B 通道时钟输出(默认)
CLKOUTC	输出	C 通道时钟输出(默认)
CLKOUTD	输出	D 通道时钟输出 (默认)

PLL 的参考时钟信号可以通过外部 PLL 时钟管脚输入,也可以是通过绕线过去的全局时钟信号、高速时钟信号或普通数据信号。PLL 的反馈信号可以是外部 PLL 反馈信号的管脚的输入,也可以是通过绕线过去的全局时钟信号、高速时钟信号或普通数据信号。

GW1NR-2 器件的 PLL 性能请参考表 4-21 锁相环特性参数。

PLL 可对输入时钟 CLKIN 进行频率调整(倍频和分频),计算公式如下:

- fCLKOUTA = (fCLKIN*FBDIV)/IDIV
- 2. fVCO = fCLKOUTA*ODIVA
- 3. fCLKOUTx = fIN ODIVx/ODIVx
- 4. fPFD = fCLKIN/IDIV=fCLKOUTA/FBDIV

注!

- fCLKIN 为输入时钟 CLKIN 频率。
- fCLKOUTx: x=A/B/C/D, 为 A/B/C/D 通道的输出时钟频率。
- ODIVx: x=A/B/C/D, 为 A/B/C/D 通道的输出分频系数。
- fIN_ODIVx: x=A/B/C/D,为 ODIVx 的输入时钟频率,默认 fvco,级联时按实际电路连接。
- fPFD 为 PFD 鉴相频率, fPFD 最小值不小于 3MHz。
 即可通过调整 IDIV、FBDIV、ODIV 来得到期望频率的时钟信号。

3.10.3 高速时钟

GW1NR 系列 FPGA 产品的高速时钟 HCLK 可以支持 I/O 完成高性能数据传输,是专门针对源时钟同步的数据传输接口而设计的,HCLK 示意图如图 3-37、图 3-38、图 3-39 及图 3-40 所示。

DS117-2.9.8 47(71)

图 3-37 GW1NR-1 HCLK 示意图





图 3-38 GW1NR-2 HCLK 示意图



DS117-2.9.8 48(71)

3 结构介绍 3.11 长线

图 3-39 GW1NR-4 HCLK 示意图





图 3-40 GW1NR-9 HCLK 示意图



3.11 长线

作为对 CRU 的有效补充,GW1NR 系列 FPGA 产品提供了灵活丰富的长线资源,适用于时钟、时钟使能、置复位或其它高扇出的信号。

3.12 全局复置位

GW1NR 系列 FPGA 产品中包含一个专用的全局复置位网络,直接连接到器件的内部逻辑,可用作异步/同步复位或异步/同步置位,CFU 和 I/O 中的寄存器均可以独立配置。

DS117-2.9.8 49(71)

3 结构介绍 3.13 编程配置

3.13 编程配置

GW1NR 系列 FPGA 产品支持 SRAM 编程和 Flash 编程。Flash 编程模式既支持片内 Flash 编程也支持片外 Flash 编程。GW1NR 器件支持 DUAL BOOT 模式,为用户提供了一种备份选择,用户可以根据自身需要将配置数据备份在外部 Flash 中。

GW1NR 系列 FPGA 产品除了支持业界通用的 JTAG 配置模式外,还支持高云半导体特有的 GowinCONFIG 配置模式,支持多达 6 种模式: AUTO BOOT、SSPI、MSPI、DUAL BOOT、SERIAL 和 CPU。所有器件均支持 JTAG 和 AUTO BOOT 模式。详细信息请参见 <u>UG290, Gowin FPGA 产品编</u>程配置手册。

3.13.1 SRAM 编程

GW1NR 系列 FPGA 产品的 SRAM 编程,每次上电后需要重新下载配置数据。

3.13.2 Flash 编程

Flash 编程的配置数据存放在片内 Flash 单元。上电后,配置数据从片内 Flash 单元传送到 SRAM 配置单元。在上电后的几毫秒内即可完成数据的配置,这种配置方式也称为"快速启动/瞬时启动"。

GW1NR 系列 FPGA 产品增加了 JTAG 背景升级的特性,即器件支持在不影响现有工作状态的情况下通过 JTAG 接口编程片内 Flash 或外部 Flash 的操作,编程过程中器件可以按照原有的配置正常工作,编程完成后,低电平触发 RECONFIG_N 即可完成在线升级。此特性适合应用于在线时间长但又需要不定期升级的场所。

GW1NR 系列 FPGA 产品还支持外部 Flash 编程模式和双启动模式,详细信息请参见 <u>UG290, Gowin FPGA 产品编程配置手册</u>。

DS117-2.9.8 50(71)

3 结构介绍 **3.14** 片内晶振

3.14 片内晶振

GW1NR 系列 FPGA 产品内嵌了一个片内晶振,编程过程中为 MSPI 编程模式提供时钟源。

片内晶振还可以为用户设计提供时钟源,通过配置工作参数,可以获得 多达 **64** 种时钟频率。

GW1NR-1 器件输出时钟频率可以通过如下公式计算得到: fout=240MHz/Param。

GW1NR-4 器件输出时钟频率可以通过如下公式计算得到: fout=210MHz/Param。

GW1NR-2/9 器件输出时钟频率可以通过如下公式计算得到: fout=250MHz/Param。

注!

● 其中除数 Param 为配置参数,范围为 2~128,只支持偶数。

表 3-13、表 3-14 及表 3-15 列举了片内晶振的部分频率,如默认频率、最大频率和某些参数的输出小数的频率。

表 3-13 GW1NR-1	片内晶振的输出频率选项
	/

模式	频率	模式	频率	模式	频率
0	2.4MHz ^[1]	8	7.5MHz	16	15MHz
1	5.2MHz	9	8MHz	17	17MHz
2	5.5MHz	10	8.6MHz	18	20MHz
3	5.7MHz	11	9MHz	19	24MHz
4	6MHz	12	10MHz	20	20MHz
5	6.3MHz	13	11MHz	21	40MHz
6	6.7MHz	14	12MHz	22	60MHz
7	7MHz	15	13MHz	23	120MHz ^[2]

表 3-14 GW1NR-4 片内晶振的输出频率选项

模式	频率	模式	频率	模式	频率
0	2.1MHz ^[1]	8	6.6MHz	16	13.1MHz
1	4.6MHz	9	7MHz	17	15MHz
2	4.8MHz	10	7.5MHz	18	17.5MHz
3	5MHz	11	8.1MHz	19	21MHz
4	5.3MHz	12	8.8MHz	20	26.3MHz
5	5.5MHz	13	9.5MHz	21	35MHz
6	5.8MHz	14	10.5MHz	22	52.5MHz
7	6.2MHz	15	11.7MHz	23	105MHz ^[2]

DS117-2.9.8 51(71)

3 结构介绍 3.14 片内晶振

表 3-15 GW1NR-2/9 片内晶振的输出频率选项

模式	频率	模式	频率	模式	频率
0	2.5MHz ¹	8	7.8MHz	16	15.6MHz
1	5.4MHz	9	8.3MHz	17	17.9MHz
2	5.7MHz	10	8.9MHz	18	21MHz
3	6.0MHz	11	9.6MHz	19	25MHz
4	6.3MHz	12	10.4MHz	20	31.3MHz
5	6.6MHz	13	11.4MHz	21	41.7MHz
6	6.9MHz	14	12.5MHz	22	62.5MHz
7	7.4MHz	15	13.9MHz	23	125MHz ²

注!

- [1] 默认输出频率
- [2]不适用于 MSPI 编程模式

DS117-2.9.8 52(71)

4 电气特性 **4.1** 工作条件

4电气特性

注!

建议在推荐的工作条件及工作范围内使用高云器件,超出工作条件及工作范围的数据仅供参考,高云半导体不保证所有器件都能在超出工作条件及工作范围的情况下正常工作。

4.1 工作条件

4.1.1 绝对最大范围

表 4-1 绝对最大范围

名称	描述	最小值	最大值
Vcc	LV 版本核电压	-0.5V	1.32V
VCC	UV 版本核电压	-0.5V	3.75V
Vcco	I/O Bank 电源电压	-0.5V	3.75V
Vccx	辅助电源电压	-0.5V	3.75V
-	I/O 电压 ^[1]	-0.5V	3.75V
Storage Temperature	储存温度	-65℃	+150℃
Junction Temperature	结温	-40℃	+125℃

注!

[1]允许-2V 至(V_{IHMAX} + 2)V 的过冲和下冲,持续时间<20 ns。

DS117-2.9.8 53(71)

4 电气特性 **4.1** 工作条件

4.1.2 推荐工作范围

表 4-2 推荐工作范围

名称	描述	最小值	最大值
Vac	LV 版本核电压	1.14V	1.26V
Vcc	UV 版本核电压	1.71V	3.6V
Vccox	I/O Bank 电源电压	1.14V	3.6V
Vasu	辅助电压(GW1NR-2)	1.71V	3.6V
Vccx	辅助电压(GW1NR-4/9)	2.375V	3.6V
Т _{ЈСОМ}	结温(商业级)	0℃	+85℃
T _{JIND}	结温(工业级)	-40℃	+100℃

注!

不同封装的器件供电电压信息请参考 <u>UG804,GW1NR-1 器件 Pinout 手册</u>,<u>UG805,GW1NR-2 器件 Pinout 手册</u>,<u>UG116</u>,<u>GW1NR-4 器件 Pinout 手册</u>,和 <u>UG803</u>,<u>GW1NR-9 器件 Pinout 手册</u>。

4.1.3 电源上升斜率

表 4-3 电源上升斜率

名称	描述	器件	最小值	典型值	最大值
T	内核电压上升斜率	GW1NR-1	1.2mV/µs	-	40mV/µs
I RAMP		GW1NR-2/4/9	0.6mV/µs	-	6mV/µs
T _{RAMP_VCCx}	VCCX 上升斜率	GW1NR	0.6mV/µs	-	10mV/us
T _{RAMP_VCCO}	VCCO 上升斜率	GW1NR	0.1mV/µs	-	10mV/us

4.1.4 热插拔特性

表 4-4 热插拔特性

名称	描述	条件	I/O 类型	最大值
I _{HS}	输入漏电流 (Input or I/O leakage current)	0 <v<sub>IN<v<sub>IH(MAX)</v<sub></v<sub>	I/O	150uA
I _{HS}	输入漏电流 (Input or I/O leakage current)	0 <v<sub>IN<v<sub>IH(MAX)</v<sub></v<sub>	TDI,TDO, TMS,TCK	150uA

4.1.5 POR 特性

表 4-5 POR 电压参数

名称	描述	名称	最小值	最大值
POR 电压 值	上电复位触发电平 Power on reset voltage of Vcc	VCC	0.75	1
		VCCX	1.8	2
		VCCO	0.85	0.98

DS117-2.9.8 54(71)

4 电气特性 4.2ESD 性能

4.2 ESD 性能

表 4-6 GW1NR ESD - HBM

器件	GW1NR-1	GW1NR-2	GW1NR-4	GW1NR-9
QN88	-	-	HBM>1,000V	HBM>1,000V
MG49P/MG49G/MG49PG	-	HBM>1,000V		
MG81	-	-	HBM>1,000V	-
MG100P/MG100PF/MG100PA / MG100PT/ MG100PS	-	-	-	HBM>1,000V
LQ100G	HBM>1,000V	-	-	-
LQ144	-	-	-	HBM>1,000V
FN32G	HBM>1,000V	-	-	-
QN32X	HBM>1,000V	-	-	-
EQ144G	HBM>1,000V	-	-	-
QN48X	HBM>1,000V	-	-	-

表 4-7 GW1NR ESD - CDM

器件	GW1NR-1	GW1NR-2	GW1NR-4	GW1NR-9
QN88	-		CDM>500V	CDM>500V
MG49P/MG49G/MG49PG	-	CDM>500V	-	-
MG81	-	-	CDM>500V	-
MG100P/MG100PF/MG100PA / MG100PT/ MG100PS	-	-	-	CDM>500V
LQ100G	CDM>500V	-	-	-
LQ144	-	-	-	CDM>500V
QN32X	CDM>500V	-	-	-
FN32G	CDM>500V	-	-	-
EQ144G	CDM>500V	-	-	-
QN48X	CDM>500V			

DS117-2.9.8 55(71)

4 电气特性 **4.3**DC 电气特性

4.3 DC 电气特性

4.3.1 推荐工作范围 DC 电气特性

表 4-8 推荐工作范围内的 DC 电气特性

名称	描述	条件	最小值	典型值	最大值
	I/O 输入漏电流	V _{CCO} <v<sub>IN<v<sub>IH(MAX)</v<sub></v<sub>	-	-	210µA
I _{IL} ,I _{IH}	(Input or I/O leakage)	0V <v<sub>IN<v<sub>CCO</v<sub></v<sub>	-	-	10µA
I _{PU}	I/O 上拉电流 (I/O Active Pull-up Current)	0 <v<sub>IN<0.7V_{CCO}</v<sub>	-30µA	-	-150µA
IPD	I/O 下拉电流 (I/O Active Pull-down Current)	VIL(MAX) <vin<vcco< td=""><td>30μΑ</td><td>-</td><td>150µA</td></vin<vcco<>	30μΑ	-	150µA
Івньѕ	总线保持低电平 时持续电流 (Bus Hold Low Sustaining Current)	V _{IN} =V _{IL} (MAX)	30μΑ	-	-
Івннѕ	总线保持高电平 时持续电流 (Bus Hold High Sustaining Current)	V _{IN} =0.7V _{CCO}	-30μΑ	-	-
Івньо	总线保持低电平 时过载电流 (Bus Hold Low Overdrive Current)	0≤Vin≤Vcco	-	-	150μΑ
Івнно	总线保持高电平 时过载电流 (BusHoldHigh Overdrive Current)	0≤V _{IN} ≤V _{CCO}	-	-	-150µA
V _{внт}	总线保持触发点 时电压(Bus hold trip points)		V _{IL} (MAX)	-	V _{IH} (MIN)
C1	I/O 电容 (I/O Capacitance)			5pF	8pF
		V _{CCO} =3.3V, Hysteresis=L2H ^{[1],[2]}	-	200mV	-
		V _{CCO} =2.5V, Hysteresis= L2H	-	125mV	-
	输入迟滞	V _{CCO} =1.8V, Hysteresis= L2H	-	60mV	-
VHYST	(Hysteresis for Schmitt Trigge	V _{CCO} =1.5V, Hysteresis= L2H	-	40mV	-
	inputs)	V _{CCO} =1.2V, Hysteresis= L2H	-	20mV	-
		V _{CCO} =3.3V, Hysteresis= H ₂ L ^{[1],[2]}	-	200mV	-
		V _{CCO} =2.5V, Hysteresis= H2L	-	125mV	-


DS117-2.9.8 56(71)

4.3DC 电气特性

名称	描述	条件	最小值	典型值	最大值
		V _{CCO} =1.8V, Hysteresis= H2L	-	60mV	-
		V _{CCO} =1.5V, Hysteresis= H2L	-	40mV	-
		V _{CCO} =1.2V, Hysteresis= H2L	-	20mV	-
		V _{CCO} =3.3V, Hysteresis= HIGH ^{[1],[2]}	-	400mV	-
		V _{CCO} =2.5V, Hysteresis= HIGH	-	250mV	-
		V _{CCO} =1.8V, Hysteresis= HIGH	-	120mV	-
		V _{CCO} =1.5V, Hysteresis= HIGH	-	80mV	-
		V _{CCO} =1.2V, Hysteresis= HIGH	-	40mV	-

注!

- [1] Hysteresis="NONE", "L2H", "H2L", "HIGH"表示在 EDA 的 FloorPlanner 工具内设置 I/O Constraints 时的 Hysteresis 选项,设置方法详见 <u>SUG935,Gowin 设计物理约束指南</u>。
- [2]开启 L2H(low to high)选项表示 V_{IH} 被提高 V_{HYST}; 开启 H2L(high to low)选项表示 V_{IL} 被降低 V_{HYST}; HIGH 表示同时开启 L2H 和 H2L 选项,即 V_{HYST}(HIGH)= V_{HYST}(L2H) + V_{HYST}(L2H)。其示意图如下所示:



DS117-2.9.8 57(71)

4 电气特性 **4.3**DC 电气特性

4.3.2 静态电流

表 4-9 静态电流

器件	名称	描述	器件类型	典型值 (mA) ^[1]
GW1NR-1	Icc	Core 电源电流(Vcc=1.2V)	LV	1.8 ^[2]
GWINK-I	Icco	I/O Bank 电源电流(Vcco=2.5V)	LV	0.8
	Icc	Core 电源电流(Vcc=1.2V)	LV/UV	1.5
GW1NR-2	Iccx	Vccx 电源电流(Vccx=3.3V)	LV/UV	0.6
	Icco	I/O Bank 电源电流(Vcco=2.5V)	LV/UV	1
	Icc	Core 电源电流(Vcc=1.2V)	LV/UV	2.8
GW1NR-4	Iccx	Vccx 电源电流(Vccx=3.3V)	LV/UV	1.15
	Icco	I/O Bank 电源电流(Vcco=2.5V)	LV/UV	0.55
	Icc	Core 电源电流(Vcc=1.2V)	LV/UV	3.5
GW1NR-9	Iccx	Vccx 电源电流(Vccx=3.3V)	LV/UV	5
	Icco	I/O Bank 电源电流(Vcco=2.5V)	LV/UV	2

注!

- [1]表 4-9 中静态电流典型值为 C6 器件在温度为 25℃时的典型值。
- [2]对于封装有片外 Flash 的 GW1NR-1 器件, 其 I_{CC} 为 2.8 mA。

4.3.3 编程下载电流

表 4-10 编程下载电流

器件	描述	器件类型	最大值(mA)
CWAND 4	编程 Flash 时 Core 电源电流(VCC=1.2V)	LV 版本	4.8
GW1NR-1	编程 Flash 时 I/O Bank 电源电流(Vcco=2.5V)	LV 版本	2.8
	编程 Flash 时 Core 电源电流(VCC=1.2V)	LV 版本	2.19
GW1NR-2	编程 Flash 时 Vccx 电源电流(Vccx=3.3V)	LV 版本	12
	编程 Flash 时 I/O Bank 电源电流(Vcco=2.5V)	LV 版本	2
	编程 Flash 时 Core 电源电流(VCC=1.2V)	LV 版本	2.19
GW1NR-4	编程 Flash 时 Vccx 电源电流(Vccx=3.3V)	LV 版本	12
	编程 Flash 时 I/O Bank 电源电流(Vcco=2.5V)	LV 版本	2
	编程 Flash 时 Core 电源电流(VCC=1.2V)	LV 版本	2.19
GW1NR-9	编程 Flash 时 Vccx 电源电流(Vccx=3.3V)	LV 版本	12
	编程 Flash 时 I/O Bank 电源电流(Vcco=2.5V)	LV 版本	2

注!

表 4-10 中电流值为常温常压下进行编程下载的电流最大值。

DS117-2.9.8 58(71)

4 电气特性 **4.3**DC 电气特性

4.3.4 I/O 推荐工作条件

表 4-11 I/O 推荐工作条件

to its	输出对应的 Vcco(V)			输入对应的 VREF(V)		
名称	最小值	典型值	最大值	最小值	典型值	最大值
LVTTL33	3.135	3.3	3.6	-	-	-
LVCMOS33	3.135	3.3	3.6	-	-	-
LVCMOS25	2.375	2.5	2.625	-	-	-
LVCMOS18	1.71	1.8	1.89	-	-	-
LVCMOS15	1.425	1.5	1.575	-	-	-
LVCMOS12	1.14	1.2	1.26	-	-	-
SSTL15	1.425	1.5	1.575	0.68	0.75	0.9
SSTL18_I	1.71	1.8	1.89	0.833	0.9	0.969
SSTL18_II	1.71	1.8	1.89	0.833	0.9	0.969
SSTL25_I	2.375	2.5	2.645	1.15	1.25	1.35
SSTL25_II	2.375	2.5	2.645	1.15	1.25	1.35
SSTL33_I	3.135	3.3	3.6	1.3	1.5	1.7
SSTL33_II	3.135	3.3	3.6	1.3	1.5	1
HSTL18_I	1.71	1.8	1.89	0.816	0.9	1.08
HSTL18_II	1.71	1.8	1.89	0.816	0.9	1.08
HSTL15	1.425	1.5	1.575	0.68	0.75	0.9
PCI33	3.135	3.3	3.6	-	-	-
LVPECL33E	3.135	3.3	3.6	-	-	-
MLVDS25E	2.375	2.5	2.625	-	-	-
BLVDS25E	2.375	2.5	2.625	-	-	-
RSDS25E	2.375	2.5	2.625	-	-	-
LVDS25E	2.375	2.5	2.625	-	-	-
SSTL15D	1.425	1.5	1.575	-	-	-
SSTL18D_I	1.71	1.8	1.89	-	-	-
SSTL18D_II	1.71	1.8	1.89	-	-	-
SSTL25D_I	2.375	2.5	2.625	-	-	-
SSTL25D_II	2.375	2.5	2.625	-	-	-
SSTL33D_I	3.135	3.3	3.6	-	-	-
SSTL33D_II	3.135	3.3	3.6	-	-	-
HSTL15D	1.425	1.575	1.89	-	-	-
HSTL18D_I	1.71	1.8	1.89	-	-	-
HSTL18D_II	1.71	1.8	1.89	-	-	-

DS117-2.9.8 59(71)

4.3DC 电气特性

4.3.5 单端 I/O DC 电气特性

表 4-12 单端 I/O DC 电气特性

なまな	VIL		Vih		VoL	Vон	loL ^[1]	lон ^[1]
名称	Min	Max	Min	Max	(Max)	(Min)	(mA)	(mA)
						4	-4	
							8	-8
LVCMOS33	-0.3V	0.8V	2.0V	3.6V	0.4V	Vcco-0.4V	12	-12
LVTTL33	-0.3 V	U.6 V	2.00	3.0 V			16	-16
							24	-24
					0.2V	Vcco-0.2V	0.1	-0.1
							4	-4
					0.4V	Vcco-0.4V	8	-8
LVCMOS25	-0.3V	0.7V	1.7V	3.6V	U.4 V	VCCO-0.4 V	12	-12
							16	-16
					0.2V	Vcco-0.2V	0.1	-0.1
							4	-4
					0.4V Vc	Vcco-0.4V	8	-8
LVCMOS18	-0.3V	0.35*Vcco	0.65*Vcco	3.6V			12	-12
					0.2V	Vcco-0.2V	0.1	-0.1
		0.35*V _{CCO}	0.65*V _{CCO}	3.6V	0.417	\/ 0 4\/	4	-4
LVCMOS15	-0.3V				0.4V	V _{CCO} -0.4V	8	-8
					0.2V	V _{CCO} -0.2V	0.1	-0.1
				3.6V 0.4V	V _{CCO} -0.4V	2	-2	
LVCMOS12	-0.3V	$0.35^{*}V_{\text{CCO}}$	0.65*V _{CCO} 3.6V		V CCO-0.4 V	6	-6	
					0.2V	V _{CCO} -0.2V	0.1	-0.1
PCI33	-0.3V	0.3*V _{CCO}	0.5*V _{CCO}	3.6V	0.1*V _{CCO}	0.9*V _{CCO}	1.5	-0.5
SSTL33_I	-0.3V	V _{REF} -0.2V	V _{REF} +0.2V	3.6V	0.7	V _{CCO} -1.1V	8	-8
SSTL25_I	-0.3V	V _{REF} -0.18V	V _{REF} +0.18V	3.6V	0.54V	V _{CCO} -0.62V	8	-8
SSTL25_II	-0.3V	V _{REF} -0.18V	V _{REF} +0.18V	3.6V	NA	NA	NA	NA
SSTL18_II	-0.3V	V _{REF} -0.125V	V _{REF} +0.125V	3.6V	NA	NA	NA	NA
SSTL18_I	-0.3V	V _{REF} -0.125V	V _{REF} +0.125V	3.6V	0.40V	Vcco-0.40V	8	-8
SSTL15	-0.3V	V _{REF} -0.1V	V _{REF} + 0.1V	3.6V	0.40V	V _{CCO} -0.40V	8	-8
HSTL18_I	-0.3V	V _{REF} -0.1V	V _{REF} + 0.1V	3.6V	0.40V	Vcco-0.40V	8	-8
HSTL18_II	-0.3V	V _{REF} -0.1V	V _{REF} + 0.1V	3.6V	NA	NA	NA	NA
HSTL15_I	-0.3V	V _{REF} -0.1V	V _{REF} + 0.1V	3.6V	0.40V	Vcco-0.40V	8	-8
HSTL15_II	-0.3V	V _{REF} -0.1V	V _{REF} + 0.1V	3.6V	NA	NA	NA	NA

注!

[1]同一个 Bank 所有 IO 的总的 DC 电流限制(包括 source 和 sink): 同一个 Bank 所有 IO 的总电流不能大于 n*8mA,n 表示该 Bank 被引出的 IO 数量。

DS117-2.9.8 60(71)

4.3.6 差分 I/O DC 电气特性

表 4-13 差分 I/O DC 电气特性

名称	描述	测试条件	最小	典型	最大	单位
V _{INA} ,V _{INB}	输入电压 (Input Voltage)		0	-	2.15	V
Vсм	共模输入电压 (Input Common Mode Voltage)	Half the Sum of the Two Inputs	0.05	-	2.1	V
V _{THD}	差分输入门限(Differential Input Threshold)	Difference Between the Two Inputs	±100	-	±600	mV
lin	输入电流(Input Current)	Power On or Power Off	-	-	±20	μA
Vон	输出高电平(Output High Voltage for V _{OP} or V _{OM})	R _T = 100Ω	-	-	1.60	V
V _{OL}	输出低电平(Output Low Voltage for V _{OP} or V _{OM})	$R_T = 100\Omega$	0.9	-	-	V
V _{OD}	差模输出电压(Output Voltage Differential)	(V _{OP} - V _{OM}), R _T =100Ω	250	350	450	mV
ΔV _{OD}	差模输出电压的变化范围 (Change in V _{OD} Between High and Low)		-	-	50	mV
Vos	输出零漂(Output Voltage Offset)	$(V_{OP} + V_{OM})/2$, R _T =100Ω	1.125	1.20	1.375	V
ΔV _{OS}	输出零漂变化(Change in Vos Between High and Low)		-	-	50	mV
Is	短路电流	Vop = 0 V 两路输 出短接	-	-	15	mA

4.4 AC 开关特性

4.4.1 CFU 开关特性

表 4-14 CFU 时序参数

名称	描述	速度等级		单位
右 你	抽处	Min	Max	十
t _{LUT4_CFU}	LUT4 延迟(LUT4 delay)	-	0.674	ns
t _{LUT5_CFU}	LUT5 延迟(LUT5 delay)	-	1.388	ns
t _{LUT6_CFU}	LUT6 延迟(LUT6 delay)	-	2.01	ns
t _{LUT7_CFU}	LUT7 延迟(LUT7 delay)	-	2.632	ns
t _{LUT8_CFU}	LUT8 延迟(LUT8 delay)	-	3.254	ns
tsr_cfu	置位/复位到寄存器输出时间(Set/Reset to Register output)	-	1.86	ns
tco_cfu	时钟到寄存器输出时间(Clock to Register output)	-	0.76	ns

DS117-2.9.8 61(71)

4.4.2 BSRAM 开关特性

表 4-15 BSRAM 时序参数

名称	描述	速度等	单位	
1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1	加处		Max	干世
tcoad_bsram	时钟到读地址/数据输出时间(Clock to output from read address/data)	-	5.10	ns
tcoor_bsram	时钟到寄存器输出时间(Clock to output from output register)	-	0.56	ns

4.4.3 DSP 开关特性

表 4-16 DSP 时序参数

名称	描述	速度等级		单位
4 你	抽处		Max	1 半世
t _{COIR_DSP}	时钟到输入寄存器的时间(Clock to output from input register)	-	4.80	ns
t _{COPR_DSP}	时钟到流水寄存器的时间(Clock to output from pipeline register)	-	2.40	ns
tcoor_dsp	时钟到输出寄存器的时间(Clock to output from output register)	-	0.84	ns

4.4.4 Gearbox 开关特性

表 4-17 Gearbox 时序参数

器件	名称	描述	最小值	单位
	FMAXIDDR	2:1Gearbox 输入 IO 最大串行速率	600	Mbps
	FMAXIDES4	4:1 Gearbox 输入 IO 最大串行速率	800	Mbps
GW1NR-1/4	FMAXIDESx	8:1/10:1 Gearbox 输入 IO 最大串行速率	1000	Mbps
GWINK-1/4	FMAXoddr	1:2Gearbox 输出 IO 最大串行速率	600	Mbps
	FMAXoser4	1:4 Gearbox 输出 IO 最大串行速率	800	Mbps
	FMAXoserx	1:8/1:10 Gearbox 输出 IO 最大串行速率	1000	Mbps
	FMAXIDDR	2:1Gearbox 输入 IO 最大串行速率	600	Mbps
	FMAXIDES4	4:1 Gearbox 输入 IO 最大串行速率	800	Mbps
GW1NR-9	FMAXIDESx	8:1/10:1/16:1 Gearbox 输入 IO 最大串行速率	1200	Mbps
GWINK-9	FMAXoddr	1:2Gearbox 输出 IO 最大串行速率	600	Mbps
	FMAXoser4	1:4 Gearbox 输出 IO 最大串行速率	800	Mbps
	FMAXoserx	1:8/1:10/1:16 Gearbox 输出 IO 最大串行速率	1200	Mbps

注!

- LVDS IO 速度可以达到 1Gbps, 但是请注意 1:4 1:2 时候,内核速度可能达不到相应的速度。
- Driver=3.5 mA_o

DS117-2.9.8 62(71)

表 4-18 单端 IO Fmax

名称	Fmax				
石 你	最小值(Mhz)				
	DriverStrength = 4mA	DriverStrength > 4mA			
LVTTL33	150	300			
LVCMOS33	150	300			
LVCMOS25	150	300			
LVCMOS18	150	300			
LVCMOS15	150	200			
LVCMOS12	150	150			

注!

测试 loading 为 30pF 电容。

4.4.5 时钟和 I/O 开关特性

表 4-19 外部开关特性

名称	-4		-5		-6	
石 你	Min	Max	Min	Max	Min	Max
HCLK Tree delay	0.8	1.4	0.5	1.2	ns	TBD
PCLK Tree delay(GCLK0~5)	1.4	2.6	1.0	2.2	ns	TBD
PCLK Tree delay(GCLK6~7)	1.8	3.2	1.4	2.9	ns	TBD
Pin-LUT-Pin Delay	3.4	5	3	4.5	ns	TBD

4.4.6 片内晶振输出开关特性

表 4-20 片内晶振特性参数

名称	说明		最小值	典型值	最大值
	晶振输出频率	GW1NR-4	99.75MHz	105MHz	110.25MHz
f	(0 ~ +85℃)	GW1NR-1/2/9	118.75MHz	125MHz	131.25MHz
f _{MAX} 晶振	晶振输出频率	GW1NR-4	94.5MHz	105MHz	115.5MHz
	(-40 ~ +100℃)	GW1NR-1/2/9	112.5MHz	125MHz	137.5MHz
t _{DT}	输出时钟占空比		43%	50%	57%
topjit	输出时钟抖动		0.01UIPP	0.012UIPP	0.02UIPP

DS117-2.9.8 63(71)

4.4.7 锁相环开关特性

表 4-21 锁相环特性参数

器件	速度等级	名称	最小值	最大值
		CLKIN	3MHZ	400MHZ
	C6/I5	PFD	3MHZ	400MHZ
	A4	VCO	400MHZ	1000MHZ
		CLKOUT	3.125MHZ	500MHZ
GW1NR-4		CLKIN	3MHZ	320MHZ
	C5/I4	PFD	3MHZ	320MHZ
	C5/14	VCO	320MHZ	800MHZ
		CLKOUT	2.5MHZ	400MHZ
		CLKIN	3MHZ	400MHZ
	C7/I6	PFD	3MHZ	400MHZ
	C6/I5	VCO	400MHZ	1200MHZ
GW1NR-9		CLKOUT	3.125MHZ	600MHZ
GWINK-9		CLKIN	3MHZ	320MHZ
	C5/I4	PFD	3MHZ	320MHZ
		VCO	320MHZ	960MHZ
		CLKOUT	2.5MHZ	480MHZ
		CLKIN	3MHZ	400MHZ
	C6/I5	PFD	3MHZ	400MHZ
	C0/15	VCO	400MHZ	900MHZ
GW1NR-1		CLKOUT	3.125MHZ	450MHZ
GW INK-1		CLKIN	3MHZ	320MHZ
	C5/I4	PFD	3MHZ	320MHZ
	C5/14	VCO	320MHZ	720MHZ
		CLKOUT	2.5MHZ	360MHZ
		CLKIN	3MHZ	400MHZ
	C7/I6	PFD	3MHZ	400MHZ
	C6/I5	VCO	400MHZ	800MHZ
GW1NR-2		CLKOUT	3.125MHZ ^[1]	750MHZ
GVV INK-Z		CLKIN	3MHZ	320MHZ
	C5/14	PFD	3MHZ	320MHZ
	C5/I4	VCO	320MHZ	640MHZ
		CLKOUT	2.5MHZ	640MHZ

注!

[1]不同通道的最小输出频率可能不同, A 通道是最小 VCO 输出频率/128, 即 3.125MHZ / 2.5MHZ; B/C/D 通道需要根据是否级联(参数)来判断,若不级联则和 A 通道一致,若级联则需再/128。

DS117-2.9.8 64(71)

4.5 用户闪存电气特性

4.5 用户闪存电气特性

4.5.1 DC 电气特性 1

 $(T_J = -40 \sim +100 \,^{\circ}\text{C}, V_{CC} = 1.08 \sim 1.32 \text{V}, V_{CCX} = 1.62 \sim 3.63 \text{V}, V_{SS} = 0 \text{V})$

表 4-22 用户闪存 DC 电气特性

名称	参数	最大值		单位	Wake-up	条件	
		Vcc ³	Vccx	十世	时间	余 件	
读 模 式 (w/l 25ns) ¹	Icc1 ²	2.19	0.5	mA	NA	最小时钟周期,占空比 100%, VIN = "1/0"	
写模式		0.1	12	mA	NA		
擦除模式		0.1	12	mA	NA		
页擦除模式		0.1	12	mA	NA		
读模式静态电流 (25-50ns 之间)	Icc2	980	25	μА	NA	XE=YE=SE="1",在 T=T _{acc} 到 T=50ns 之间,I/O 的电流为 0mA。T=50ns 之后,内部定时 器关闭读模式,I/O 的电流为待 机模式电流	
待机模式	I _{SB}	5.2	20	μA	0	Vss、Vccx和 Vcc	

注!

- [1]这些数值为直流平均电流值,峰值电流值会高于该平均电流值。
- [2]Icc₁在 Tnew 不同的时钟周期计算。
 - 不允许 Tnew < Tacc
 - $T_{new} = T_{acc}$
 - $T_{acc} < T_{new} 50$ ns: $I_{CC1} (new) = (I_{CC1} I_{CC2})(T_{acc}/T_{new}) + I_{CC2}$
 - $T_{\text{new}} > 50 \text{ns}$: I_{CC1} (new) = ($I_{CC1} I_{CC2}$)($T_{\text{acc}} / T_{\text{new}}$) + $50 \text{ns} * I_{CC2} / T_{\text{new}} + I_{SB}$
 - t > 50ns, $I_{CC2} = I_{SB}$
- [3]从 wake-up time 的零时刻开始 Vcc 必须大于 1.08V。

4.5.2 时序参数 1,5,6

 $(T_J = -40 \sim +100 ^{\circ}C, V_{CC} = 0.95 \sim 1.05 V, V_{CCX} = 1.7 \sim 3.45 V, V_{SS} = 0 V)$

表 4-23 用户闪存时序参数列表

用户模式	参数	符号	最小值	最大值	单位
访问时间2	WC1	T _{acc} ³	-	25	ns
	TC		-	22	ns
	ВС		-	21	ns
	LT		-	21	ns
	WC		-	25	ns
编程/擦除到数据存储建立时间		T _{nvs}	5	-	μs
数据存储保持时间		T _{nvh}	5	-	μs
数据存储保持时间(整体擦除)		T _{nvh1}	100	-	μs

DS117-2.9.8 65(71)

4 电气特性 4.5 用户闪存电气特性

用户模式参数	数	符号	最小值	最大值	单位
数据存储到编程建立	T _{pgs}	10	-	μs	
编程保持时间	T _{pgh}	20	-	ns	
编程时间	T _{prog}	8	16	μs	
写准备时间	T _{wpr}	>0	-	ns	
擦除保持时间	T _{whd}	>0	-	ns	
控制信号到写/擦除?	T _{cps}	-10	-	ns	
SE 到读操作建立时	Tas	0.1	-	ns	
SE 脉冲的高电平时	T _{pws}	5	-	ns	
地址/数据建立时间		T _{ads}	20	-	ns
地址/数据保持时间	地址/数据保持时间			-	ns
数据保持时间		T _{dh}	0.5	-	ns
	WC1	Tah	25	-	ns
)+ 1# _	TC		22	-	ns
读模式地址保持时间 ³	ВС		21	-	ns
	LT		21	-	ns
	WC		25	-	ns
SE 脉冲低电平时间	T _{nws}	2	-	ns	
恢复时间	T _{rcv}	10	-	μs	
数据存储时间	T_{hv}^4	-	6	ms	
擦除时间	T _{erase}	100	120	ms	
整体擦除时间	T _{me}	100	120	ms	
掉电到待机模式的\	T _{wk_pd}	7	-	μs	
待机保持时间	T _{sbh}	100	-	ns	
Vcc建立时间	T _{ps}	0	-	ns	
Vccx 保持时间	T _{ph}	0	-	ns	

注!

- [1]这些设定值可能会改变。
- [2]这些数值为仿真数据,在实际器件中会有改变。
- [3]在信号 XADR、YADR、XE 和 YE 信号有效后,Tacc 的开始时间为 SE 信号的上升沿。 读取的数据 DOUT 被保存直到在下一次有效的读操作开始。
- [4]Tnv时间为写操作开始到数据下一次擦除操作之前的累积时间,同一个地址在下一次擦除之前不能被写入两次;同一个存储单元在下一次擦除之前不能被写入两次。这种限制是基于安全考虑的。
- [5]所有的波形都有 1ns 的上升沿时间和 1ns 的下降沿时间。
- [6]控制信号 X、YADR、XE 和 YE 信号需要至少保持 T_{acc} 的时间,T_{acc} 从 SE 的上升沿处开始。

DS117-2.9.8 66(71)

4 电气特性 4.5 用户闪存电气特性

4.5.3 操作时序图

图 4-1 GW1NR 用户闪存读操作时序




图 4-2 GW1NR 用户闪存编程操作时序





图 4-3 GW1NR 用户闪存擦除操作时序



DS117-2.9.8 67(71)

4 电气特性 4.6 编程接口时序标准

4.6 编程接口时序标准

GW1NR 系列 FPGA 产品 GowinCONFIG 配置模式支持多达 6 种,包括自启动模式、双启动模式、MSPI 模式、SSPI 模式、CPU 模式、SERIAL 模式,详细信息请参见 *UG290, Gowin FPGA 产品编程配置手册*。

DS117-2.9.8 68(71)

5 器件订货信息 5.1 器件命名

5 器件订货信息


5.1 器件命名

器件命名方法如图 5-1 及图 5-2 所示。

注!

- 关于详细的管脚信息及封装信息,请参考 2.2 产品信息列表及 2.3 封装信息列表。
- 相同速度等级的小蜜蜂®(LittleBee®)家族器件和晨熙®家族器件速度不同。
- 高云器件 GW1NR 系列 FPGA 产品速度等级采用双标标识,如 C6/I5, C7/I6 等。芯片筛选采用的是工业级标准,所以同一芯片可以同时满足满足工业应用(I)和商业应用(C)。工业级最高温度 100℃,商业级最高温度 85℃,所以同一芯片如在商业级应用中满足速度等级 7,在工业级应用中速度等级则为 6。


图 5-1 内嵌 PSRAM 器件命名方法-ES



DS117-2.9.8 69(71)

5 器件订货信息 5.1 器件命名

图 5-2 GW1NR 器件命名方法-Production




DS117-2.9.8 70(71)

5 器件订货信息 5.2 器件封装标识示例

5.2 器件封装标识示例

高云半导体产品在芯片表面印制了器件信息,封装标识示例如图 5-3 所示。

图 5-3 器件封装标识示例



注!

- [1]上图右图中第一行与第二行均为 "Part Number"。
- [2] B 版本器件的 Date Code 后增加一位版本标识 "B"。
- [3] C 版本器件的 Date Code 后增加一位版本标识 "C"。

DS117-2.9.8 71(71)

