2019a - Instrution set Z01.1

Versão Insper 2019a da arquitetura do livro : Elements of Computer System

Alteração:

Z01.1 : Possibilita operações entre S e D. Tamanho da instrução passou de 16 para 18 bits.
 Z01 : Adiciounou um registrador a mais na arquitetura chamado de registrador S. Para endereçar esse novo registrador, um novo bit d3 foi adicionado as instruções do tipo C.

Instruções do tipo A

se bit 17 == 0: transfere 16 bits para o registrador A

 [15:0] : Palavra de 16 bits (positiva)

Instruções do tipo C

se bit 17 == 1: executa ação

1/ 16 15 14 13 12 11 10 9 8 / 6 5 4 3 2 1 0

1 X r2 r1 r0 c5 c4 c3 c2 c1 c0 d3 d2 d1 d0 j2 j1 j0

[17:0] : Indica ação a ser executada pela CPU

Destino

			Cálculo							
r2 = 0	r2 = 0	r2 = 0	r2 = 0	r2 = 1						
r 1 = 0	r 1 = 0	r 1 = 1	r 1 = 1	r 1 = 0	zx	nx	zy	ny	f	no
r0 = 0	r0 = 1	r0 = 0	r0 = 1	r0 = 1	с5	с4	с3	c2	c1	с0
0	-	-	-	-	1	0	1	0	1	0
1	-	-	-	-	1	1	1	1	1	1
-1	-	-	-	-	1	1	1	0	1	0
D	S	-	-	-	0	0	1	1	0	0
Α	-	(A)	-	-	1	1	0	0	0	0
!D	!S	-	-	-	0	0	1	1	0	1
!A	-	!(A)	-	-	1	1	0	0	0	1
-D	-S	-	-	-	0	0	1	1	1	1
-A	-	-(A)	-	-	1	1	0	0	1	1
D+1	S+1	-	-	-	0	1	1	1	1	1
A+1	-	(A)+1	-	-	1	1	0	1	1	1
D-1	S-1	-	-	-	0	0	1	1	1	0
A-1	-	(A)-1	-	-	1	1	0	0	1	0
D+A	S+A	D+(A)	S+(A)	S+D	0	0	0	0	1	0
D-A	S-A	D-(A)	S-(A)	S-D	0	1	0	0	1	1
A-D	A-S	(A)-D	(A)-S	D-S	0	0	0	1	1	1
D&A	S&A	D&(A)	S&(A)	S&D	0	0	0	0	0	0
D A	S A	D (A)	S (A)	S D	0	1	0	1	0	1

	Α	S	D	(A)
Dest	d3	d2	d1	d0
NULL	0	0	0	0
A	1	0	0	0
D	0	0	1	0
s	0	1	0	0
(A)	0	0	0	1
D(A)	0	0	1	1
S(A)	0	1	0	1
SD	0	1	1	0
SD(A)	0	1	1	1
A(A)	1	0	0	1
AD	1	0	1	0
AD(A)	1	0	1	1
AS	1	1	0	0
AS(A)	1	1	0	1
ASD	1	1	1	0
ASD(A)	1	1	1	1



Jump

0 0 0

0

Caso

nada

JG

JE

JGE

JL

JNE

JLE

JMP

<0 =0 >0 j2 j1 j0

0

0 **1 1**

0 1 0

1 0 0

1 0 1

1 1 0

1 1

1