#### Ernst-Abbe-Fachhochschule Jena

University of Applied Sciences Fachbereich Elektrotechnik



**Belegarbeit** für das Fach "Entwicklung elektrischer Baugruppen und FEM" mit dem Thema:

# Thermische Simulation einer 2D Transistormatrix zur Abbildung bewegter Objekten

Eingereicht am: 5. Januar 2015

von: Henry Pohl (633 430), Dennis Felgentreu (633 374)

Datum der Themenausgabe: 05.11.2014

Studiengang: Mechatronik (Ma.)

Ort, Datum: Jena, 5. Januar 2015

## Inhalt

In	halt		II
1	1.1	gabenstellung Motivation	
Αl	obild	ungsverzeichnis	IV
Ta	belle	enverzeichnis	$\mathbf{V}$

### 1 Aufgabenstellung

#### 1.1 Motivation


In der medizinischen Forschung werden häufig Tierversuche durchgeführt, die am häufigst verwendete Tierart sind Mäuse und Ratten. Die Mäuse und Ratten werden in Käfigen gehalten, um Rückschlüsse auf den medizinische Zustand zu erhalten wird die Körpertemperatur gemessen. Um diesen Zeitaufwand einzusparen soll die Messung und Auswertung der Temperatur automatisiert werden. Für diesen Zweck wurde ein Prototyp mit einer Infrarot-Kamera zur Tierbeobachtung erstellt. Ziel dieser Belegarbeit ist es, ein thermisches Modell zu erstellen, welches die infrarot Aufnahme einer Maus in mehreren Pixel darstellt.

### 1.2 Beleg - Spezifikation

Es wird für die erstellten Modelle eine statisch thermische Simulation durchgeführt. Eine Optimierung hinsichtlich der geometrischen Anordnung, sowie ein Vergleich der bisherigen Ergebnisse in Bezug auf gegenseitige Beeinflussung, zeitliche Erwärmung und Abkühlung. Daraufhin ist mit dem besten Ergebnis eine Simulation durchzuführen die den zeitlichen Verlauf von Verschiebungseffekten sichtbar macht.

**Tabelle 1.1:** Beleg - Spezifikation

Leiterplatte (LP):	50x50 mm, 7x7 Bauelemente, 2 Lagig (Toplayer
	Bauelemente, Bottomlayer Leiterbahnen)
Anordung	in der Mitte der LP 3x3 Pixel mit gleicher Verlust-
	leistung (außer das mittlere Element)
Ausführung:	jeweils mit Transistoren SMD (SOT23) und SMD
	Widerständen (1206)
Verlustleistungen:	50 mW, 100 mW, 150 mW



**Abbildung 1.1:** Transistor- Dimensionen als SOT23 Gehäuses, Quelle: NXP - PDTC114E Datenblatt S.10

# Abbildungsverzeichnis

1.1	Transistor- Dimensionen als SOT23 Gehäuses, Quelle: NXP - PDTC114E	
	Datenblatt S.10	2
1.2	Informationsverlauf des Messaufbaus	2

### Tabellenverzeichnis

1 1	Beleg - Spezifikation																											
1.1	Deleg - Ducallikation	_	_	 -	-	-	-	-	-	-	-	_	_	_	_	-	-	-	_	-	-	-	_		_	 -	-	