Project4 Verilog 完成单周期处理器开发实验报告

一. 整体结构

- 1.处理器为32位处理器。
- 2.处理器应支持的指令集为: 处理器应支持指令集为: {addu, subu, ori, lw, sw, beq, lui, jal, jr,nop}。
 - 3.nop 机器码为 0x00000000, 即空指令,不进行任何有效行为(修改寄存器等)
 - 4.addu,subu 可以不支持溢出。
 - 5.处理器为单周期设计。
 - 6.不需要考虑延迟槽。
 - 7.需要采用模块化和层次化设计。
 - 8.顶层文件为 mips.v,接口定义如下:

文件	模块接口定义		
	module mips(clk,reset);		
mips.v	input clk; //clock		
	input reset; //reset		

二. 模块规格

1. pc. v

文件	模块接口定义
pc. v	module pc(
	input [31:0] next_pc,
	input clk,
	input reset,
	output reg[31:0] pc
);

模块接口

信号名	方向	功能描述
Clk	I	时钟信号
Reset	I	复位信号
		1: 复位
		0: 无效
next_pc	I	更新的 PC(时钟上升沿更新)
Рс	I	PC 程序计数器

序号	功能名称	功能描述
1	复位	当复位信号有效时,PC 被设置为 0x00003000
2	更新 pc	时钟上升沿时改变 pc=next_pc

```
module pc(
    input [31:0] next_pc,
    input clk,
    input reset,
    output reg[31:0] pc
    );
    always@(posedge clk) begin
        if(reset) begin
            pc <= 32'h00003000;
    end
    else begin
            pc <= next_pc;
    end
    end
end
endmodule</pre>
```

2. im. v

文件	模块接口定义
im. v	module im(
	input [31:0] PC,
	output[31:0] instruction
);

模块接口

信号名	方向	功能描述
PC[31:0]	I	32 位 PC
Instruction[31:0]	0	32 位当前指令

功能定义

序号	功能名称	功能描述
1	取指令	根据 PC 从 IM 中取出指令

```
module im(
  input [31:0] PC,
  output[31:0] instruction
  );

reg[31:0] im[0:1023];
  initial begin
    $readmemh("code.txt",im);
  end
  assign instruction = im[PC[11:2]]; //直接读 不用等时钟
endmodule
```

3. grf. v

文件	模块接口定义
grf.v	module grf(
	input clk,
	input reset,

```
input RegWrite,
input [4:0] RA1,
input [4:0] RA2,
input [4:0] WA,
input [31:0] WD,
input [31:0] PC,
output [31:0] RD1,
output [31:0] RD2
);
```

模块接口

信号名	方向	功能描述
WD[31:0]	I	写入数据的输入
RA1[4:0]	1	读寄存器地址 1
RA2[4:0]	I	读寄存器地址 2
WA[4:0]	1	写寄存器地址
Clk	1	时钟信号
Reset	I	复位信号
		1: 复位
		0: 无效
PC[31:0]	Ι	当前 PC
RegWrite	I	是否可以写入控制信号(随时都可以读出)
		1: 可以写
		0:不可以写
RD1 [31:0]	0	32 位数据输出 1
RD2[31:0]	0	32 位数据输出 2

序号	功能名称	功能描述
1	复位	当复位信号有效时,所有寄存器被设置为 0x00000000
2	读寄存器	根据输入的寄存器地址读出 32 位数据
3	写寄存器	根据输入的地址,把输入的数据写进所选的寄存器

```
module grf(
    input clk,
    input reset,
    input RegWrite,
    input [4:0] RA1,
```

```
input [4:0] RA2,
 input [4:0] WA,
 input [31:0] WD,
 input [31:0] PC,
 output [31:0] RD1,
 output [31:0] RD2
 );
reg[31:0] register[31:0];
integer i;
initial begin
   for(i=0; i<32; i=i+1) begin
      register[i] <= 0;</pre>
   end
end
assign RD1 = register[RA1]; //读是组合逻辑
assign RD2 = register[RA2];
always@(posedge clk) begin //写要在上升沿进行
   if(reset) begin //同步复位
      for(i=0;i<32;i=i+1) begin
          register[i] <= 0;</pre>
      end
   end
   else begin
```

```
if(RegWrite&&WA!=5'b00000) begin //0 号不写
    register[WA] <= WD;
    $display("@%h: $%d <= %h", PC, WA,WD);
    end
    end
end
end</pre>
```

4. alu. v

文件	模块接口定义
alu. v	module alu(
	input [31:0] A,
	input [31:0] B,
	input [2:0] ALUCtrl,
	output reg[31:0] Result,
	output Zero
);

模块接口

信号名	方向	功能描述
A[31:0]	I	32 位输入数据 1
B[31:0]	I	32 位输入数据 2
ALUCtrl[2:0]	1	控制信号
		000: 与
		001: 或
		010:加
		011: 减
Result[31:0]	0	32 位数据输出
Zero	0	A, B 是否相等的标志信号
		1: 相等
		0: 不相等

序号	功能名称	功能描述
1	与	A&B
2	或	A B

3	加	A+B
4	减	A–B
5	判零	A=?B

```
module alu(
   input [31:0] A,
   input [31:0] B,
   input [2:0] ALUCtrl,
   output reg[31:0] Result,
   output Zero
   ) ;
 always@(*) begin
     case(ALUCtrl)
        3'b000: begin
           Result = A \& B;
        end
        3'b001: begin
           Result = A \mid B;
        end
        3'b010: begin
            Result = A + B;
        end
        3'b011: begin
           Result = A - B;
        end
        3'b100: begin
```

```
Result = 0;
        end
        3'b101: begin
           Result = 0;
        end
        3'b110: begin
           Result = 0;
        end
        3'b111: begin
           Result = 0;
        end
        default: begin
           Result = 0;
        end
    endcase
 end
 assign Zero = (A==B) ? 1'b1 : 1'b0;
endmodule
```

5. dm. v

文件	模块接口定义
dm. v	module dm(
	input clk,
	input reset,
	input MemWrite,
	input MemRead,
	input [31:0] MemAddr,
	input [31:0] WD,

input [31:0] PC,	
output [31:0] RD	
);	

模块接口

信号名	方向	功能描述
Clk	I	时钟信号
Reset	I	复位信号
		1: 复位
		0: 无效
MemWrite	Ι	读写控制信号
		1: 写操作
MemRead	I	读写控制信号
		1: 读操作
MemAddr [31:0]		操作寄存器地址
WD[31:0]		输入(写入内存)的 32 位数据
PC[31:0]		当前 PC
RD[31:0]	0	32 位数据输出

序号	功能名称	功能描述
1	复位	当复位信号有效时,所有数据被设置为 0x00000000
2	读	根据输入的寄存器地址读出数据
3	写	根据输入的地址,把输入的数据写入

```
module dm(
  input clk,
  input reset,
  input MemWrite,
  input MemRead,
  input [31:0] MemAddr,
  input [31:0] WD,
  input [31:0] PC,
  output [31:0] RD
```

```
);
 reg[31:0] dm[0:1023];
 integer i;
 initial begin
     for (i=0; i<1024; i=i+1) begin
        dm[i] <= 0;
     end
 end
 assign RD = MemRead ? dm[MemAddr[11:2]] : 0; //直接读 ?:
 always@(posedge clk) begin //写在上升沿
     if(reset) begin //同步复位
        for(i=0; i<1024; i=i+1) begin
            dm[i] <= 0;
        end
     end
     else begin
        if(MemWrite) begin
            dm[MemAddr[11:2]] <= WD;</pre>
            $display("@%h: *%h <= %h",PC, MemAddr,WD);</pre>
        end
     end
 end
endmodule
```

6. ext. v

文件	模块接口定义
ext. v	module ext(
	input [15:0] in,
	output[31:0] out,
	input ExtOp
);

模块接口

信号名	方向	功能描述
In[15:0]	I	16 位数据输入
Out[31:0]	0	32 位数据输出
Ext0p	I	控制信号
		0:高位符号扩展
		1: 高位 0 扩展

序号	功能名称	功能描述
1	高位符号扩展	高 16 位补符号位
2	高位 0 扩展	高 16 位补 0

```
module ext(
    input [15:0] in,
    output[31:0] out,
    input ExtOp
    );

//always@(*) begin

// case(ExtOp)

// 1'b1: out <= {{16{1'b0}},in};

// endcase

//end</pre>
```

```
assign out = ExtOp ? \{\{16\{1'b0\}\}, in\} : \{\{16\{in[15]\}\}, in\};endmodule
```

7. controller.v

文件	模块接口定义
controller.v	module controller(
	input [5:0] op,
	output reg[1:0] RegDst,
	output reg ALUSrc,
	output reg RegWrite,
	output reg MemRead,
	output reg MemWrite,
	output reg [1:0] MemtoReg,
	output reg ExtOp,
	output reg Branch1,
	output reg Branch2,
	output reg [2:0] ALUOp
);

模块接口

信号名	方向	功能描述
0p[5:0]	I	6 位 opcode 段
Func[5:0]	I	6 位 func 段
RegDst[1:0]	0	写地址控制 选择 RT, RD
ALUSrc	0	ALU 第二操作数选择控制
RegWrite	0	GRF 写入控制
MemRead	0	DM 读信号
MemWrite	0	DM 写信号
MemToReg[1:0]	0	GRF 写入数据的选择信号
Ext0p	0	高位扩展方式选择信号
Branch1	0	判断是否为 beq 指令的信号 是则为 1
ALUCtrl[2:0]	0	ALU 的控制信号
Branch2	0	判断是不是 jal/j 指令 是则为 1
Branch3	0	判断是不是 jr 指令 是则为 1

功能定义

序号	功能名称	功能描述
1	产生控制信号	产生控制信号

三. 控制器设计思路

数据通路如下

指令	Adder		DC	PC	PC	PC	DC.	IM. A			GRF		,	ALU		DM	EXT	Na	dd	Shift
相文	Α	В	T IVI. A				RA1	RA2	WA	WD	ALU	В	Α	WD	EVI	Α	В			
R 型	PC	4	Adder	PC	Rs	Rt	Rd	ALU	RF. RD1	RF. RD2										
lw	PC	4	Adder	PC	Rs		Rt	DM. RD	RF. RD1	sign_ext	ALU		imm16							
sw	PC	4	Adder	PC	Rs	Rt			RF. RD1	sign_ext	ALU	RF. RD2	imm16							
beq	PC	4	Adder /Nadd	PC	Rs	Rt			RF. RD1	RF. RD2			imm16	Adder	Shift	sign_ext				
ori	PC	4	Adder	PC	Rs		Rt	ALU	RF. RD1	zero_ext			imm16							
lui	PC	4	Adder	PC			Rt	i mm+016												
nop	PC	4	Adder	PC																
jal	PC	4	PCj	PC			0x1f													
jr R 型	PC	4	ALU	PC	RS	Rt	Rd		RF. RD1	RF. RD2										

由此可见需要以下几个 MUX 多路选择器

1.beq 指令 PC 有两种选择 PC=Adder 输出或者 Nadd 的输出 选择信号为 Branch1

2.GRF 的 WA 端选择 Rd,Rt 需要一个 MUX, 控制信号 RegDst[1:0]

3.GRF 的 WD 输入端,有三种选择: RF.RD2, ALU 的输出, lui 指令直接对 imm16 后边补 16 位 0, 需要 2 选 4MUX,选择信号 MemToReg[1:0]

- 4.两种扩展方式的选择(符号扩展,0扩展)选择信号 EXTOp
- 5.ALU的B端两种选择, RF.RD2或 EXT的输出,选择信号 ALUSrc
- 6.j/jal 指令 跳转地址的选择 Branch2
- 7.jr 指令 跳转地址的选择 Branch3

除了上述 Branch1, ALUSrc, EXTOp, MemToReg[1:0], RegDst[1:0],Branch2, Branch3,还有三个读写控制信号,RegWrite 是 GRF 写入信号,MemRead,MemWrite 是 DM 读写信号,ALUCtrl[2:0]是 ALU 控制信号,所以控制器 Controller 需要设计这 11 个控制信号。

信号名	方向	功能描述						
0p[5:0]	I	6 位 opcode 段						
Func[5:0]	I	6位 func 段						
RegDst[1:0]	0	写地址控制 选择 RT, RD						
ALUSrc	0	ALU 第二操作数选择控制						
RegWrite	0	GRF 写入控制						
MemRead	0	DM 读信号						
MemWrite	0	DM 写信号						
MemToReg[1:0]	0	GRF 写入数据的选择信号						
Ext0p	0	高位扩展方式选择信号						
Branch1	0	判断是否为 beq 指令的信号 是则为 1						
ALUCtrl[2:0]	0	ALU 的控制信号						
Branch2	0	判断是不是 jal/j 指令 是则为 1						
Branch3	0	判断是不是 jr 指令 是则为 1						

可以绘制如下表格

name	lw	sw	beq	lui	ori	nop	jal	addu	subu	jr
0p5	1	1	0	0	0	0	0	0	0	0
0p4	0	0	0	0	0	0	0	0	0	0
0p3	0	1	0	1	1	0	0	0	0	0
0p2	0	0	1	1	1	0	0	0	0	0
0p1	1	1	0	1	0	0	1	0	0	0
0p0	1	1	0	1	1	0	1	0	0	0
Func5								1	1	0
Func4								0	0	0
Func3								0	0	1
Func2								0	0	0
Func1								0	1	0
Func0								1	1	0
RegDst[1:0]	00	0x	0x	00	00	xx	10	01	01	01
ALUSrc	1	1	0	х	1	х	х	0	0	0

RegWrite	1	0	0	1	1	х	1	1	1	1
MemRead	1	0	0	0	0	х	0	0	0	0
MemWrite	0	1	0	0	0	х	0	0	0	0
MemToReg[1:0]	10	00	00	01	00	xx	11	00	00	00
EXT0p	0	0	0	0	1	х	х	0	0	0
Branch1	0	0	1	0	0	х	0	0	0	0
ALUCtrl[2:0]	010	010	011	111	001	xxx	111	010	011	010
Branch2	0	0	0	0	0	х	1	0	0	0
Branch3	0	0	0	0	0	0	0	0	0	1

```
module new_controller(
    input [5:0] op,
    input [5:0] func,
   output reg[2:0] ALUCtrl,
   output reg[1:0] RegDst,
   output reg ALUSrc,
   output reg RegWrite,
   output reg MemRead,
   output reg MemWrite,
   output reg [1:0] MemtoReg,
   output reg ExtOp,
   output reg Branch1,
   output reg Branch2,
    output reg Branch3
```

```
);
always@(*)
begin
    case (op)
    6'b000000://R
    begin
        case(func)
            6'b100001: begin //addu
                RegDst[1]<=0;
                RegDst[0]<=1;
                ALUSrc<=0;
                RegWrite<=1;</pre>
                MemRead<=0;</pre>
                MemWrite<=0;</pre>
               MemtoReg[1] <= 0;</pre>
               MemtoReg[0]<=0;</pre>
                ExtOp<=0;</pre>
                Branch1<=0;</pre>
                ALUCtrl<=3'b010;
                Branch2<=0;
                Branch3<=0;
            end
```

```
6'b100011: begin //subu
   RegDst[1]<=0;
   RegDst[0]<=1;
   ALUSrc<=0;
   RegWrite<=1;</pre>
   MemRead<=0;</pre>
   MemWrite<=0;</pre>
   MemtoReg[1] <= 0;</pre>
   MemtoReg[0]<=0;</pre>
   ExtOp<=0;</pre>
   Branch1<=0;</pre>
   ALUCtrl<=3'b011;
   Branch2<=0;
   Branch3<=0;
end
6'b001000: begin //jr
   RegDst[1]<=0;
   RegDst[0]<=1;
   ALUSrc<=0;
   RegWrite<=1;</pre>
   MemRead<=0;</pre>
   MemWrite<=0;</pre>
```

```
MemtoReg[1] <=0;</pre>
   MemtoReg[0] \le 0;
   ExtOp<=0;</pre>
   Branch1<=0;
   ALUCtrl<=3'b010;
   Branch2<=0;
   Branch3<=1;
end
default: begin
   RegDst[1]<=0;
   RegDst[0]<=1;
   ALUSrc<=0;
   RegWrite<=1;</pre>
   MemRead<=0;</pre>
   MemWrite<=0;</pre>
   MemtoReg[1] \le 0;
   MemtoReg[0] \le 0;
   ExtOp<=0;</pre>
   Branch1<=0;
   ALUCtrl<=3'b010;
   Branch2<=0;
   Branch3<=0;
```

```
ALUCtrl<=3'b111;
        end
    endcase
end
6'b100011://lw
begin
    RegDst[1]<=0;</pre>
    RegDst[0]<=0;
    ALUSrc<=1;
    RegWrite<=1;</pre>
    MemRead<=1;</pre>
    MemWrite<=0;</pre>
    MemtoReg[1] <=1;</pre>
    MemtoReg[0]<=0;</pre>
    ExtOp<=0;</pre>
    Branch1<=0;
    ALUCtrl<=3'b010;
    Branch2<=0;
    Branch3<=0;
end
```

6'b101011://sw

```
begin
      RegDst[1]<=0;</pre>
      RegDst[0]<=0;
      ALUSrc<=1;
      RegWrite<=0;
      MemRead<=0;</pre>
      MemWrite<=1;</pre>
      MemtoReg[1]<=0;</pre>
      MemtoReg[0]<=0;</pre>
      ExtOp<=0;</pre>
      Branch1<=0;</pre>
      ALUCtrl<=3'b010;
      Branch2<=0;
      Branch3<=0;</pre>
 end
6'b000100://beq
 begin
      RegDst[1]<=0;</pre>
      RegDst[0]<=0;
      ALUSrc<=0;
      RegWrite<=0;</pre>
```

```
MemRead<=0;</pre>
      MemWrite<=0;</pre>
      MemtoReg[1]<=0;</pre>
      MemtoReg[0]<=0;</pre>
      ExtOp<=0;</pre>
      Branch1<=1;
      ALUCtrl<=3'b011;
      Branch2<=0;
      Branch3<=0;
 end
6'b001111://lui
 begin
      RegDst[1]<=0;
      RegDst[0]<=0;
      ALUSrc<=0;
      RegWrite<=1;</pre>
      MemRead<=0;</pre>
      MemWrite<=0;</pre>
      MemtoReg[1]<=0;</pre>
      MemtoReg[0]<=1;</pre>
      ExtOp<=0;</pre>
```

```
Branch1<=0;</pre>
     ALUCtrl<=3'b111;
     Branch2<=0;</pre>
     Branch3<=0;
 end
6'b001101://ori
 begin
     RegDst[1]<=0;
     RegDst[0]<=0;
     ALUSrc<=1;
     RegWrite<=1;</pre>
     MemRead<=0;</pre>
     MemWrite<=0;</pre>
     MemtoReg[1] <=0;</pre>
     MemtoReg[0] \le 0;
     ExtOp<=1;</pre>
     Branch1<=0;</pre>
     ALUCtrl<=3'b001;
     Branch2<=0;
     Branch3<=0;
 end
```

```
6'b000011://jal
        begin
            RegDst[1]<=1;</pre>
            RegDst[0]<=0;
            ALUSrc<=0;
            RegWrite<=1;</pre>
            MemRead<=0;</pre>
            MemWrite<=0;</pre>
            MemtoReg[1]<=1;</pre>
            MemtoReg[0]<=1;</pre>
            ExtOp<=0;</pre>
            Branch1<=0;
            ALUCtrl<=3'b111;
            Branch2<=1;
            Branch3<=0;
        end
        endcase
    end
endmodule
```

四. 主程序,数据通路设计,tb

数据通路如下

比人	指令 Adder	PC	IM. A			GRF		1	ALU		DM	EXT	Na	dd	Shift	
18 4	Α	В	FU	I IW. A	RA1	RA2	WA	WD	ALU	В	Α	WD	LAI	Α	В	
R 型	PC	4	Adder	PC	Rs	Rt	Rd	ALU	RF. RD1	RF. RD2						
lw	PC	4	Adder	PC	Rs		Rt	DM. RD	RF. RD1	sign_ext	ALU		imm16			
sw	PC	4	Adder	PC	Rs	Rt			RF. RD1	sign_ext	ALU	RF. RD2	imm16			
beq	PC	4	Adder /Nadd	PC	Rs	Rt			RF. RD1	RF. RD2			i mm16	Adder	Shift	sign_ext
ori	PC	4	Adder	PC	Rs		Rt	ALU	RF. RD1	zero_ext			imm16			
lui	PC	4	Adder	PC			Rt	i mm+016								
nop	PC	4	Adder	PC												
jal	PC	4	PCj	PC			0x1f									
jr R 型	PC	4	ALU	PC	RS	Rt	Rd		RF. RD1	RF. RD2						

由此可见需要以下几个 MUX 多路选择器

1.beq 指令 PC 有两种选择 PC=Adder 输出或者 Nadd 的输出 选择信号为 Branch1

- 2.GRF 的 WA 端选择 Rd,Rt 需要一个 MUX, 控制信号 RegDst[1:0]
- 3.GRF 的 WD 输入端,有三种选择: RF.RD2, ALU 的输出, lui 指令直接对 imm16 后边补 16 位 0,需要 2 选 4MUX,选择信号 MemToReg[1:0]
 - 4.两种扩展方式的选择(符号扩展,0扩展)选择信号 EXTOp
 - 5.ALU的B端两种选择, RF.RD2或 EXT的输出,选择信号 ALUSrc
 - 6.j/jal 指令 跳转地址的选择 Branch2

1.mux.v

模块接口

文件	模块接口定义
mux. v	module mux(
	input [4:0] rt,
	input [4:0] rt, input [4:0] rd,
	input [31:0] RD2,
	input [31:0] imm32,
	input [31:0] Result,

```
input [15:0] imm16,
input [31:0] RD,
input [31:0] PC,
input [1:0] RegDst,
input ALUSrc,
input [1:0] MemToReg,
input [31:0] PC4,
input [31:0] PCbeq,
input [31:0] PCj,
input Zero,
input Branch1,
input Branch2,
input [5:0] op,
input [5:0] func,
output reg[4:0] WA,
output reg[31:0] B,
output reg[31:0] WD,
output reg[31:0] next_pc
);
```

```
module mux(
    input [4:0] rt,
   input [4:0] rd,
   input [31:0] RD2,
   input [31:0] imm32,
   input [31:0] Result,
   input [15:0] imm16,
    input [31:0] RD,
    input [31:0] PC,
    input [1:0] RegDst,
    input ALUSrc,
    input [1:0] MemToReg,
    input [31:0] PC4,
    input [31:0] PCbeq,
    input [31:0] PCj,
    input Zero,
```

```
input Branch1,
 input Branch2,
 input Branch3,
 input [5:0] op,
input [5:0] func,
output reg[4:0] WA,
output reg[31:0] B,
output reg[31:0] WD,
output reg[31:0] next_pc
);
reg [31:0] Choice1;
reg [31:0] Choice2;
always@(*) begin
   case (RegDst)
      2'b00: WA<=rt;
      2'b01: WA<=rd;
      2'b10: WA<=5'b11111;
      2'b11: WA<=0;
   endcase
   case (ALUSrc)
       1'b0: B<=RD2;
       1'b1: B<=imm32;
   endcase
   case (MemToReg)
       2'b00: WD<=Result;
```

```
2'b01: WD<={imm16, {16{1'b0}}};
          2'b10: WD<=RD;
          2'b11: WD<=PC+4;
       endcase
      if(Zero&&Branch1) begin
          Choice1 <= PCbeq;
      end
      else begin
         Choice1 <= PC4;
      end
      if(Branch2) begin
         Choice2 <= PCj;
      end
      else begin
          Choice2 <= Choice1;
      end
      if(Branch3) begin
         next pc <= Result;</pre>
      end
      else begin
         next_pc <= Choice2;</pre>
      end
   end
endmodule
```

2.mips.v

文件	模块接口定义
mips.v	module mips(
	input clk,
	input reset
);

```
module mips(
   input clk,
   input reset
   );
   wire [5:0] op;
   wire [4:0] rs;
   wire [4:0] rt;
   wire [4:0] rd;
   wire [4:0] shamt;
   wire [15:0] imm16;
   wire [5:0] func;
   wire [1:0] RegDst;
  wire ALUSrc;
  wire RegWrite;
  wire MemRead;
  wire MemWrite;
  wire [1:0] MemToReg;
  wire ExtOp;
  wire Branch1;
  wire Branch2;
   wire Branch3;
   wire [31:0] Instr;
```

```
wire [31:0] imm32;
wire [4:0] RA1;
wire [4:0] RA2;
wire [31:0] RD1;
wire [31:0] RD2;
wire Zero;
wire [2:0] ALUCtrl;
wire [4:0] WA;
wire [31:0] WD;
wire [31:0] MemAddr;
wire [31:0] MemData;
wire [31:0] RD;
wire [31:0] A;
wire [31:0] B;
wire [31:0] Result;
wire [31:0] PC;
wire [31:0] PC4;
wire [31:0] next pc;
wire [31:0] PCbeq;
wire [31:0] PCj;
 assign op = Instr[31:26];
assign rs = Instr[25:21];
 assign rt = Instr[20:16];
 assign rd = Instr[15:11];
 assign shamt = Instr[10:6];
 assign func = Instr[5:0];
```

```
assign imm16 = Instr[15:0];
   assign RA1 = rs;
   assign RA2 = rt;
   assign A = RD1;
   assign MemAddr = Result;
   assign MemData = RD2;
   assign PC4 = PC+4;
   assign PCbeq = PC+4+\{\{14\{imm16[15]\}\}, imm16, 2'b00\};
   assign PCj = \{PC[31:28], Instr[25:0], 2'b00\};
   pc my pc(next pc,clk,reset,PC);
   im my im(PC,Instr);
   new controller
my controller(op, func, ALUCtrl, RegDst, ALUSrc, RegWrite, MemRead, MemWrit
e, MemToReg, ExtOp, Branch1, Branch2, Branch3);
   grf my grf(clk,reset,RegWrite,RA1,RA2,WA,WD,PC,RD1,RD2);
   ext my ext(imm16,imm32,ExtOp);
   dm my dm(clk,reset,MemWrite,MemRead,MemAddr,MemData,PC,RD);
   alu my alu(A,B,ALUCtrl,Result,Zero);
   mux
my mux(rt,rd,RD2,imm32,Result,imm16,RD,PC,RegDst,ALUSrc,MemToReg,PC4
, PCbeq, PCj, Zero, Branch1, Branch2, Branch3, op, func, WA, B, WD, next pc);
endmodule
3.tb
 module test;
   // Inputs
```

```
reg clk;
reg reset;

// Instantiate the Unit Under Test (UUT)
mips uut (
    .clk(clk),
    .reset(reset)
);
initial begin
    clk = 0;
    reset = 1;
    #12 reset = 0;
end
always #10 clk = ~clk;
endmodule
```

五. 测试程序

```
ori $a0,$0,1999

ori $a1,$a0,111

lui $a2,12345

lui $a3,0xffff

nop

ori $a3,$a3,0xffff

addu $s0,$a0,$a1

addu $s1,$a3,$a3
```

addu \$s2,\$a3,\$s0

beq \$s2,\$s3,eee

subu \$s0,\$a0,\$s2

subu \$s1,\$a3,\$a3

eee:

subu \$s2,\$a3,\$a0

subu \$s3,\$s2,\$s1

ori \$t0,\$0,0x0000

sw \$a0,0(\$t0)

nop

sw \$a1,4(\$t0)

sw \$s0,8(\$t0)

sw \$s1,12(\$t0)

sw \$s2,16(\$t0)

sw \$s5,20(\$t0)

lw \$t1,20(\$t0)

lw \$t7,0(\$t0)

lw \$t6,20(\$t0)

sw \$t6,24(\$t0)

lw \$t5,12(\$t0)

jal end

ori \$t0,\$t0,1

ori \$t1,\$t1,1

```
ori $t2,$t2,2
beq $t0,$t2,eee
lui $t3,1111
jal out
end:
addu $t0,$t0,$t7
jr $ra
out:
addu $t0,$t0,$t3
ori $t2,$t0,0
beq $t0,$t2,qqq
lui $v0,10
qqq:
lui $v0,11
  机器码
340407cf
3485006f
3c063039
3c07ffff
00000000
34e7ffff
00858021
00e78821
```

00f09021 12530002 00928023 00e78823

00e49023

02519823

34080000

ad040000

00000000

ad050004

ad100008

ad11000c

ad120010

ad150014

8d090014

8d0f0000

8d0e0014

ad0e0018

8d0d000c

0c000c22

35080001

35290001

354a0002

110affec

3c0b0457

0c000c24

010f4021

03e00008

010b4021

350a0000

110a0001

3c02000a

3c02000b

MARS 结果

Name	Number	Value
\$zero	0	0x00000000
\$at	1	0x00000000
\$v0	2	0x000b0000
\$v1	3	0x00000000
\$a0	4	0x000007cf
\$a1	5	0x000007ef
\$a2	6	0x30390000
\$a3	7	0xffffffff
\$t0	8	0x045707cf
\$t1	9	0x00000001
\$t2	10	0x045707cf
\$t3	11	0x04570000
\$t4	12	0x00000000
\$t5	13	0x00000000
\$t6	14	0x00000000
\$t7	15	0x000007cf
\$s0	16	0xfffff812
\$s1	17	0x00000000
\$s2	18	0xfffff830
\$s3	19	0xfffff830
\$s4	20	0x00000000
\$s5	21	0x00000000
\$s6	22	0x00000000
\$s7	23	0x00000000
\$t8	24	0x00000000
\$t9	25	0x00000000
\$k0	26	0x00000000
\$k1	27	0x00000000
\$gp	28	0x00001800
\$sp	29	0x00002ffc
\$fp	30	0x00000000
\$ra	31	0x00003088
рс		0x000030a4
hi		0x00000000
lo		0x00000000

Address	Value (+0)	Value (+4)	Value (+8)	Value (+c)	Value (+10)	Value (+14)	Value (+18)	Value (+1c)
0x00000000	0x000007cf	0x000007ef	0xffffff812	0x00000000	0xfffff830	0x00000000	0x00000000	0x000000
0x00000020	0x00000000	0x00000000	0x00000000	0x00000000	0x00000000	0x00000000	0x00000000	0x000000
0x00000040	0x00000000	0x00000000	0x00000000	0x00000000	0x00000000	0x00000000	0x00000000	0x000000
0x00000060	0x00000000	0x00000000	0x00000000	0x00000000	0x00000000	0x00000000	0x00000000	0x000000
0x00000080	0x00000000	0x00000000	0x00000000	0x00000000	0x00000000	0x00000000	0x00000000	0x000000
0x000000a0	0x00000000	0x00000000	0x00000000	0x00000000	0x00000000	0x00000000	0x00000000	0x000000
0x000000c0	0x00000000	0x00000000	0x00000000	0x00000000	0x00000000	0x00000000	0x00000000	0x000000
0x000000e0	0x00000000	0x00000000	0x00000000	0x00000000	0x00000000	0x00000000	0x00000000	0x000000
0x00000100	0x00000000	0x00000000	0x00000000	0x00000000	0x00000000	0x00000000	0x00000000	0x000000
0x00000120	0×00000000	0x00000000	0×00000000	0×00000000	0x00000000	0x00000000	0x00000000	0x000000

ISE 输出

@00003000: \$ 4 <= 000007cf @00003004: \$ 5 <= 000007ef @00003008: \$ 6 <= 30390000 @0000300c: \$ 7 <= ffff0000 @00003014: \$ 7 <= ffffffff @00003018: \$16 <= 00000fbe @0000301c: \$17 <= fffffffe @00003020: \$18 <= 00000fbd @00003028: \$16 <= fffff812 @0000302c: \$17 <= 00000000 @00003030: \$18 <= fffff830 @00003034: \$19 <= fffff830 @00003038: \$ 8 <= 00000000 @0000303c: *00000000 <= 000007cf @00003044: *00000004 <= 000007ef @00003048: *00000008 <= fffff812 @0000304c: *0000000c <= 00000000 @00003050: *00000010 <= fffff830 @00003054: *00000014 <= 00000000 @00003058: \$ 9 <= 00000000 @0000305c: \$15 <= 000007cf @00003060: \$14 <= 00000000

@00003064: *00000018 <= 00000000

@00003068: \$13 <= 00000000

@0000306c: \$31 <= 00003070

@00003088: \$ 8 <= 000007cf

@00003070: \$ 8 <= 000007cf

@00003074: \$ 9 <= 00000001

@00003078: \$10 <= 00000002

@00003080: \$11 <= 04570000

@00003084: \$31 <= 00003088

@00003090: \$ 8 <= 045707cf

@00003094: \$10 <= 045707cf

@000030a0: \$ 2 <= 000b0000

六. 思考题

数据通路设计(L0.T2)

1、根据你的理解,在下面给出的 DM 的输入示例中,地址信号 addr 位数为什么是[11:2]而不是[9:0]? 这个 addr 信号又是从哪里来的?

文件	模块接口定义							
dm.v	<pre>dm(clk,reset,MemWrite,addr,din,dout); input clk; //clock input reset; //reset input MemWrite; //memory write enable input [11:2] addr; //memory's address for write input [31:0] din; //write data output [31:0] dout; //read data</pre>							

lw,sw 的立即数是以字节为单位的,而设计的 DM 是以字为单位的,我们通过 ALU 运算出来的 MemAddr 是以字节为单位的,所以要除以 4,也就是右移两位,才是真正的 MemAddr,取 ALU 输出 32 位的低 10 位作为地址输入,即[9:0],但是需要右移两位,也就是取[11:2]才是所需要的真正的 MemAddr。这个 addr 信号来自于 ALU 的输出 32 位,取[11:2]。

2、在相应的部件中, reset 的优先级比其他控制信号(不包括 clk 信号)都要高, 且相应的设计都是同步复位。清零信号 reset 是针对哪些部件进行清零复位操作?这些部件为什么需要清零?

PC,DM,GRF

PC 复位要回到 0x00003000 处, 即重现开始

DM 存储了程序运行后向内存 sw 的数据,复位需要清空

GRF 存储了程序向寄存器堆写入的数据,复位应该清空

不清空就可能影响下一次程序的执行。

控制器设计(L0.T4)

- 1. 列举出用 Verilog 语言设计控制器的几种编码方式(至少三种),并给出代码示例。
- 第一种 直接用 case 语句实现操作码和控制信号的值之间的对应

```
module new_controller(
   input [5:0] op,
   input [5:0] func,
   output reg[2:0] ALUCtrl,
   output reg[1:0] RegDst,
   output reg ALUSrc,
   output reg RegWrite,
   output reg MemRead,
   output reg MemWrite,
```

```
output reg [1:0] MemtoReg,
output reg ExtOp,
output reg Branch1,
output reg Branch2,
output reg Branch3
);
always@(*)
begin
   case (op)
   6'b000000://R
   begin
       case(func)
           6'b100001: begin //addu
               RegDst[1]<=0;
               RegDst[0]<=1;</pre>
               ALUSrc<=0;
               RegWrite<=1;</pre>
               MemRead<=0;</pre>
               MemWrite<=0;</pre>
               MemtoReg[1]<=0;</pre>
               MemtoReg[0]<=0;</pre>
               ExtOp<=0;
```

```
Branch1<=0;</pre>
   ALUCtrl<=3'b010;
   Branch2<=0;
   Branch3<=0;
end
6'b100011: begin //subu
    RegDst[1]<=0;
    RegDst[0]<=1;</pre>
   ALUSrc<=0;
    RegWrite<=1;</pre>
   MemRead<=0;</pre>
    MemWrite<=0;</pre>
   MemtoReg[1]<=0;</pre>
   MemtoReg[0] \le 0;
    ExtOp \le 0;
    Branch1<=0;
   ALUCtrl<=3'b011;
    Branch2<=0;
    Branch3<=0;
end
6'b001000: begin //jr
    RegDst[1]<=0;
```

```
RegDst[0]<=1;
    ALUSrc<=0;
    RegWrite<=1;</pre>
    MemRead<=0;</pre>
    MemWrite<=0;</pre>
    MemtoReg[1]<=0;</pre>
    MemtoReg[0] \le 0;
    ExtOp<=0;</pre>
    Branch1<=0;
    ALUCtrl<=3'b010;
    Branch2<=0;</pre>
    Branch3<=1;
end
default: begin
    RegDst[1]<=0;
    RegDst[0]<=1;</pre>
    ALUSrc<=0;
    RegWrite<=1;</pre>
    MemRead<=0;</pre>
    MemWrite<=0;</pre>
    MemtoReg[1]<=0;</pre>
    MemtoReg[0] \le 0;
```

```
ExtOp<=0;</pre>
            Branch1<=0;</pre>
            ALUCtrl<=3'b010;
            Branch2<=0;
            Branch3<=0;</pre>
            ALUCtrl<=3'b111;
        end
    endcase
end
6'b100011://lw
begin
    RegDst[1]<=0;</pre>
    RegDst[0]<=0;
    ALUSrc<=1;
    RegWrite<=1;</pre>
    MemRead<=1;</pre>
    MemWrite<=0;</pre>
    MemtoReg[1]<=1;</pre>
    MemtoReg[0]<=0;</pre>
    ExtOp<=0;</pre>
    Branch1<=0;</pre>
    ALUCtrl<=3'b010;
```

```
Branch2<=0;
    Branch3<=0;
end
6'b101011://sw
begin
    RegDst[1]<=0;
    RegDst[0]<=0;
    ALUSrc<=1;
    RegWrite<=0;</pre>
    MemRead<=0;</pre>
    MemWrite<=1;</pre>
    MemtoReg[1] <= 0;</pre>
    MemtoReg[0]<=0;</pre>
    ExtOp<=0;</pre>
    Branch1<=0;
    ALUCtrl<=3'b010;
    Branch2<=0;
    Branch3<=0;
end
```

6'b000100://beq

```
begin
     RegDst[1]<=0;
     RegDst[0]<=0;
     ALUSrc<=0;
     RegWrite<=0;</pre>
     MemRead<=0;</pre>
     MemWrite<=0;</pre>
     MemtoReg[1] <=0;</pre>
     MemtoReg[0]<=0;</pre>
     ExtOp<=0;</pre>
     Branch1<=1;</pre>
     ALUCtrl<=3'b011;
     Branch2<=0;
     Branch3<=0;</pre>
 end
6'b001111://lui
 begin
     RegDst[1]<=0;
     RegDst[0]<=0;
     ALUSrc<=0;
     RegWrite<=1;</pre>
```

```
MemRead<=0;</pre>
     MemWrite<=0;</pre>
     MemtoReg[1] <= 0;</pre>
     MemtoReg[0]<=1;</pre>
     ExtOp<=0;</pre>
     Branch1<=0;
     ALUCtrl<=3'b111;
     Branch2<=0;
     Branch3<=0;
 end
6'b001101://ori
 begin
     RegDst[1]<=0;
     RegDst[0]<=0;
     ALUSrc<=1;
     RegWrite<=1;</pre>
     MemRead<=0;</pre>
     MemWrite<=0;</pre>
     MemtoReg[1]<=0;</pre>
     MemtoReg[0] \le 0;
     ExtOp<=1;</pre>
```

```
Branch1<=0;</pre>
    ALUCtrl<=3'b001;
    Branch2<=0;
    Branch3<=0;
end
6'b000011://jal
begin
    RegDst[1]<=1;
    RegDst[0]<=0;
    ALUSrc<=0;
    RegWrite<=1;</pre>
    MemRead<=0;</pre>
    MemWrite<=0;</pre>
    MemtoReg[1] <=1;</pre>
   MemtoReg[0]<=1;</pre>
    ExtOp<=0;</pre>
    Branch1<=0;</pre>
    ALUCtrl<=3'b111;
    Branch2<=1;
    Branch3<=0;
end
```

end

endmodule

第二种 利用 assign 语句完成操作码和控制信号的值之间的对应;

下边的方法是模仿与或门阵列的

甚至于可以用真值表写表达式然后 assign

```
module new_controller2(
    input [5:0] op,
    input [5:0] func,
   output [2:0] ALUCtrl,
   output [1:0] RegDst,
   output ALUSrc,
   output RegWrite,
   output MemRead,
   output MemWrite,
   output [1:0] MemtoReg,
   output ExtOp,
   output Branch1,
   output Branch2,
   output Branch3
   );
```

```
wire r, lw, sw, beq, lui, ori, jal, jr, addu, subu;
       assign r = [op[0] \&\& !op[1] \&\& !op[2] \&\& !op[3] \&\& !op[4] \&\& !op[5];
       assign lw = op[0] \& &op[1] \& \& !op[2] \& \& !op[3] \& \& !op[4] \& \&op[5];
       assign sw = op[0] \& &op[1] \& \& !op[2] \& \&op[3] \& \& !op[4] \& \&op[5];
       assign beq = !op[0] \& \& !op[1] \& \& op[2] \& \& !op[3] \& \& !op[4] \& \& !op[5];
       assign lui = op[0]&&op[1]&&op[2]&&op[3]&&!op[4]&&!op[5];
       assign ori = op[0]&&!op[1]&&op[2]&&op[3]&&!op[4]&&!op[5];
       assign jal = op[0]&&op[1]&&!op[2]&&!op[3]&&!op[4]&&!op[5];
       assign
                                                                        addu
= !op[0]&&!op[1]&&!op[2]&&!op[3]&&!op[4]&&!op[5]&&func[5]&&!func[4]&
&!func[3]&&!func[2]&&!func[1]&&func[0];
       assign
                                                                        subu
= !op[0]&&!op[1]&&!op[2]&&!op[3]&&!op[4]&&!op[5]&&func[5]&&!func[4]&
&!func[3]&&!func[2]&&func[1]&&func[0];
       assign
                                                                          jr
= !op[0]&&!op[1]&&!op[2]&&!op[3]&&!op[4]&&!op[5]&&!func[5]&&!func[4]
&&func[3]&&!func[2]&&!func[1]&&!func[0];
       assign RegDst[1] = jal;
       assign RegDst[0] = r;
       assign ALUSrc = lw||sw||ori;
       assign RegWrite = r||lui||ori||lw||jal;
       assign MemRead = lw;
       assign MemWrite = sw;
```

```
assign MemtoReg[1] = lw||jal;
     assign MemtoReg[0] = lui||jal;
     assign ExtOp = ori;
     assign Branch1 = beq;
     assign Branch2 = jal;
     assign Branch3 = jr;
     assign ALUCtrl[2] = jal||lui;
     assign ALUCtrl[1] = lw||sw||beq||lui||addu||subu||jr||jal;
     assign ALUCtrl[0] = beq||lui||ori||subu||jal;
 endmodule
  第三种利用宏定义
module new_controller3(
  input [5:0] op,
  input [5:0] func,
   output reg[2:0] ALUCtrl,
   output reg[1:0] RegDst,
   output reg ALUSrc,
   output reg RegWrite,
   output reg MemRead,
   output reg MemWrite,
   output reg [1:0] MemtoReg,
   output reg ExtOp,
```

```
output reg Branch1,
 output reg Branch2,
output reg Branch3
 );
`define R 6'b000000
`define lw 6'b100011
`define sw 6'b101011
`define lui 6'b001111
`define ori 6'b001101
`define beq 6'b000100
`define jal 6'b000011
`define addu 6'b100001
`define subu 6'b100011
`define jr 6'b001000
always@(*)
begin
   case (op)
   `R:
   begin
      case(func)
          `addu: begin
             RegDst[1]<=0;
             RegDst[0]<=1;
```

```
ALUSrc<=0;
    RegWrite<=1;</pre>
    MemRead<=0;</pre>
    MemWrite<=0;</pre>
    MemtoReg[1] <= 0;</pre>
    MemtoReg[0]<=0;</pre>
    ExtOp<=0;</pre>
    Branch1<=0;</pre>
    ALUCtrl<=3'b010;
    Branch2<=0;
    Branch3<=0;
end
`subu: begin
    RegDst[1]<=0;
    RegDst[0]<=1;
    ALUSrc<=0;
    RegWrite<=1;</pre>
    MemRead<=0;</pre>
    MemWrite<=0;</pre>
    MemtoReg[1]<=0;</pre>
    MemtoReg[0]<=0;</pre>
    ExtOp<=0;</pre>
    Branch1<=0;
    ALUCtrl<=3'b011;
```

```
Branch2<=0;
    Branch3<=0;
end
`jr: begin
   RegDst[1]<=0;
   RegDst[0]<=1;
    ALUSrc<=0;
    RegWrite<=1;</pre>
    MemRead<=0;</pre>
    MemWrite<=0;</pre>
    MemtoReg[1] <= 0;</pre>
   MemtoReg[0]<=0;</pre>
    ExtOp<=0;</pre>
    Branch1<=0;
   ALUCtrl<=3'b010;
    Branch2<=0;
    Branch3<=1;
end
default: begin
    RegDst[1]<=0;
   RegDst[0]<=1;
    ALUSrc<=0;
    RegWrite<=1;</pre>
    MemRead<=0;</pre>
```

```
MemtoReg[1] <= 0;</pre>
            MemtoReg[0]<=0;</pre>
            ExtOp<=0;</pre>
            Branch1<=0;
            ALUCtrl<=3'b010;
            Branch2<=0;
            Branch3<=0;
            ALUCtrl<=3'b111;
        end
    endcase
end
`lw:
begin
    RegDst[1]<=0;
    RegDst[0]<=0;
    ALUSrc<=1;
    RegWrite<=1;</pre>
    MemRead<=1;</pre>
    MemWrite<=0;</pre>
    MemtoReg[1]<=1;</pre>
    MemtoReg[0]<=0;</pre>
    ExtOp<=0;</pre>
    Branch1<=0;
```

MemWrite<=0;</pre>

```
ALUCtrl<=3'b010;
    Branch2<=0;
    Branch3<=0;
end
`sw:
begin
    RegDst[1]<=0;</pre>
    RegDst[0]<=0;
    ALUSrc<=1;
    RegWrite<=0;</pre>
    MemRead<=0;</pre>
    MemWrite<=1;</pre>
    MemtoReg[1] <= 0;</pre>
    MemtoReg[0]<=0;</pre>
    ExtOp<=0;</pre>
    Branch1<=0;</pre>
    ALUCtrl<=3'b010;
    Branch2<=0;
    Branch3<=0;
end
`beq:
begin
```

```
RegDst[1]<=0;
    RegDst[0]<=0;
    ALUSrc<=0;
    RegWrite<=0;</pre>
    MemRead<=0;</pre>
    MemWrite<=0;</pre>
    MemtoReg[1]<=0;</pre>
    MemtoReg[0]<=0;</pre>
    ExtOp<=0;</pre>
    Branch1<=1;</pre>
    ALUCtrl<=3'b011;
    Branch2<=0;
    Branch3<=0;
end
`lui:
begin
    RegDst[1]<=0;
    RegDst[0]<=0;
    ALUSrc<=0;
    RegWrite<=1;</pre>
    MemRead<=0;</pre>
    MemWrite<=0;</pre>
    MemtoReg[1]<=0;</pre>
```

```
MemtoReg[0]<=1;</pre>
    ExtOp<=0;</pre>
    Branch1<=0;
    ALUCtrl<=3'b111;
    Branch2<=0;
    Branch3<=0;
end
`ori:
begin
    RegDst[1]<=0;
    RegDst[0]<=0;
    ALUSrc<=1;
    RegWrite<=1;</pre>
    MemRead<=0;</pre>
    MemWrite<=0;</pre>
    MemtoReg[1]<=0;</pre>
    MemtoReg[0]<=0;</pre>
    ExtOp<=1;</pre>
    Branch1<=0;</pre>
    ALUCtrl<=3'b001;
    Branch2<=0;
    Branch3<=0;
end
```

```
`jal:
      begin
          RegDst[1]<=1;
          RegDst[0]<=0;
          ALUSrc<=0;
          RegWrite<=1;</pre>
          MemRead<=0;</pre>
          MemWrite<=0;</pre>
          MemtoReg[1] <=1;</pre>
          MemtoReg[0]<=1;</pre>
          ExtOp<=0;</pre>
          Branch1<=0;
          ALUCtrl<=3'b111;
          Branch2<=1;
          Branch3<=0;
      end
      endcase
  end
endmodule
```

2. 根据你所列举的编码方式,说明他们的优缺点。

第一种 case 语句常规方式,代码略微冗长,没体现出来对应的 6 位 op 与具体指令的关系,而第三种宏定义就可以`define R 6'b000000,同时利用 case 语句一起,代码长度相仿,但更加清晰,第二种 assign 代码很短直接连线,可以采用真值表求

表达式的方式,也可以像我写的这个**模仿与或门阵列**的方式,先取一些临时变量 assign r = !op[0]&&!op[1]&&!op[2]&&!op[3]&&!op[4]&&!op[5]; 再连接到输出的信号上(利用或门),assign ALUSrc = <math>lw||sw||ori; 代码简单易读,直接体现了连线的关系,但不能直接清晰的看出具体信号是 1 还是 0,而 1,3 两种方式则直接体现了真值表的内容,更加清晰。

在线测试相关信息(LO.T5)

1.C 语言是一种弱类型程序设计语言。C 语言中不对计算结果溢出进行处理,这意味着 C 语言要求程序员必须很清楚计算结果是否会导致溢出。因此,如果仅仅支持 C 语言,MIPS 指令的所有计算指令均可以忽略溢出。 请说明为什么在忽略溢出的前提下,addi 与 addiu 是等价的,add 与 addu 是等价的。提示: 阅读《MIPS32® Architecture For Programmers Volume II: The MIPS32® Instruction Set》中相关指令的Operation 部分 。

add 指令操作如下

```
temp (GPR[rs]31||GPR[rs]) + (GPR[rt]31||GPR[rt])
if temp32 ≠ temp31 then
SignalException(IntegerOverflow)
else
GPR[rd] ← temp 31..0
Endif
addu 指令操作如下
GPR[rd] ← GPR[rs] + GPR[rt]
```

add 指令把两个操作数的最高位当做第 33 位,实现的 33 位加法,但实际上前 32 位的结果只跟 GPR[rs], GPR[rt]有关,即两者之和,如果有进位 1,则 temp32=1+ GPR[rs]31+GPR[rt]31,没有则 temp32=GPR[rs]31+GPR[rt]31,temp31 是只跟 GPR[rs],

GPR[rt]有关的,计算出 temp31,temp32 后可以用来判断是否溢出,但如果忽略溢出, add 指令保留的 GPR[rd] ← temp 31..0 也就是 addu 所保留的 GPR[rd] ← GPR[rs] + GPR[rt],即 rs,rt 两个寄存器的和,跟溢出无关,所以在忽略溢出的前提下 add 与 addu 是等价的。

同样的

addi 操作为

```
temp ← (GPR[rs]31||GPR[rs]) + sign_extend(immediate)
if temp 32 ≠ temp 31 then
SignalException(IntegerOverflow)
else
GPR[rt] ← temp 31..0
endif
addiu 操作为
```

GPR[rt] ← GPR[rs] + sign extend(immediate)

跟上边类似,低 32 位的加法只跟 GPR[rs] , sign_extend(immediate)有关,所以如果忽略溢出, addi 指令保留的 GPR[rd] ← temp 31..0 也就是 addiu 所保留的 GPR[rd] ← GPR[rs] + sign_extend(immediate),即 rs 寄存器和 sign_extend(immediate)的和,跟溢出无关,所以在忽略溢出的前提下 addi 与 addiu 是等价的。

2.根据自己的设计说明单周期处理器的优缺点。


优点:设计简单,结构简单,都由统一时钟控制

缺点: (1) 所有指令都在一个周期内完成,但是不同类型的指令可能具有不同的指令周期,这就导致了单周期处理器速度慢,吞吐量低,同步时钟的设计,时钟

周期是常数,需要足够长以满足最慢的指令,而大部分指令执行时比较快的,比如 R 型不需要访问存储器,比 lw 要快,这就很浪费时间。(2)有三个加法器,一个用于 ALU,两个用于 PC 的逻辑(PC+4 和 beq 指令的跳转),而加法器是比较占用芯片面积的电路。(3)采用独立的指令存储器 IM 和数据存储器 DM,在实际系统中不太现实。

3.简要说明 jal、jr 和堆栈的关系。

jal 与 jr 配套使用。jal 用于调用函数,jr 用于函数返回。程序调用函数,当函数调用结束后需要重新继续执行原来的程序,所以在调用函数之前,必须先存储函数返回起始点地址,存储在\$ra 也就是 31 号寄存器中。栈是用来存储局部变量的,\$rg 栈指针是 MIPS 特定的寄存器,jal 调用函数,为了避免不必要的寄存器被修改,要把它先存入栈中,jr \$ra 返回后,再把寄存器的值从堆栈取出来,调用递归函数时更是如此。



name	lw	SW	beq	lui	ori	nop	jal	addu	subu	jr
0p5	1	1	0	0	0	0	0	0	0	0
0p4	0	0	0	0	0	0	0	0	0	0
0p3	0	1	0	1	1	0	0	0	0	0
0p2	0	0	1	1	1	0	0	0	0	0
0p1	1	1	0	1	0	0	1	0	0	0
0p0	1	1	0	1	1	0	1	0	0	0
Func5								1	1	0
Func4								0	0	0
Func3								0	0	1
Func2								0	0	0
Func1								0	1	0
Func0								1	1	0
RegDst[1:0]	00	0x	0x	00	00	xx	10	01	01	01
ALUSrc	1	1	0	х	1	х	х	0	0	0
RegWrite	1	0	0	1	1	х	1	1	1	1
MemRead	1	0	0	0	0	х	0	0	0	0
MemWrite	0	1	0	0	0	х	0	0	0	0
MemToReg[1:0]	10	00	00	01	00	xx	11	00	00	00
EXT0p	0	0	0	0	1	х	х	0	0	0
Branch1	0	0	1	0	0	х	0	0	0	0
ALUCtrl[2:0]	010	010	011	111	001	xxx	111	010	011	010
Branch2	0	0	0	0	0	х	1	0	0	0
Branch3	0	0	0	0	0	0	0	0	0	1