

Mikroprocesor – jest to CPU komputera na jednym chipie, zawiera miliony połączonych tranzystorów.

Tranzystor – jest to elektryczny przełącznik, poprzez sterowanie napięciem, sterujemy czy wejście jest połączone do wyjścia.

Architektura komputera definiowana jest przez instrukcje jakie procesor może wykonać. Program napisany dla jednego procesora może być uruchomiony na dowolnym procesorze o tej samej architekturze. Przykłady: IA32 (x86), IA64, PowerPC*, Alpha*, SPARC*, PA-RISC*

Mikroarchitektura – kroki jakie procesor wykonuje by wykonać określony zestaw instrukcji. Procesory tej samej architektury mają taki sam zestaw instrukcji ale mogą je wykonywać różnymi sposobami.

Cechy mikroarchitektury:

- pamięć cache
- pipelining
- Out-of-Order Execution
- Super Scalar Issue

1. Opisać RISC.

Reduced Instruction Set Computers – mniejsza ilość mniej skomplikowanych instrukcji (PowerPC)
Również znana pod nazwą Load-store architecture.

Ma tylko kilka typów instrukcji. Brak instrukcji memory to memory. Zawiera instrukcje typu data loaded to register, data stored from register oraz wszystkie operacje arytmetyczne, logiczne (register to register)

Wszystkie instrukcje są 32 bitowe.

2. Opisać CISC.

Complex Instruction Set Computers – duża liczba instrukcji, niektóre z nich są bardzo skomplikowane (x86). Bardziej skomplikowane instrukcje zbliżają hardware do języków wysokiego poziomu.

Pamięć była rozległa

- mniej, „more powerful” instrukcji (krótsze programy, więcej miejsca na dane)

Powerful instructions mają wiele kroków w microcodzie.

Złożony hardware jest drogi

3. Cache.

Pamięć poręczna procesora. Z początku był tylko jeden poziom i była umieszczona na płycie głównej(386). Z czasem powstawały nowe poziomy. L1 został dołączony do kostki procesora, L2 na płycie głównej(486). Przy procesorze Pentium II L2 dostała osobną szynę danych i została włączona do paczki. PIII L2 już na kostce razem z L1. XEON MP ma L3 na kostce.

Im pamięć znajduje się dalej od procesora tym ma większy czas dostępu ale ma większą pojemność.

Cache redukuje średni czas oczekiwania na pamięć/ opóźnienia pamięci (memory)

4. Elementy architektury komputerowej.

CU

Datapath(ALU)

Memory

Input/Output

5. Jednostka arytmetyczno-logiczna.

ALU (Arithmetic-Logic Unit) jest częścią procesora która pozwala mu wykonywać to co jest najistotniejsze w jego pracy –obliczenia.

W tym procesorze ALU wykonuje tylko trzy działania: dodanie 1 do argumentu, odjęcie 1 od argumentu, lub przepisanie argumentu na wyjście.

6. Control Unit.

Koordynuje komponenty systemu komputerowego. Pobiera kody instrukcji. Wszystkie zasoby komputera są zarządzane przez CU

W jednostce sterującej zbiegają się sygnały informacyjne z całego procesora. Jednym z najważniejszych jest stan rejestru instrukcji (IR). Z tej jednostki wychodzą sygnały sterujące. W tym komponencie znajduje się mikrokod.

7. Datapath.

Jest to kolekcja jednostek funkcjonalnych takich jak ALU czy Multipliers, które wykonują operacje na danych. Jest częścią wielu CPU razem z CU (control unit)

1. Kwalifikatory typu zmiennych w CUDA.

__device__ (wyk. i wywoływanie GPU)

__global__ (wyk. na GPU, wywoływanie z CPU)

__host__ (wyk. i wywoływanie CPU)

2. Kwalifikatory funkcji (w CUDA?).

__device__ - umieszczone w pamięci globalnej

__constant__ - umieszczone w pamięci stałej

__shared__ - umieszczone w pamięci współdzielonej

3. Co to znaczy, że potok jest zrównoważony?

Niebuforowane potoki, zwane „wave pipelines” nie mają rejestrów między fazami potoku. Zamiast tego opóźnienia w potoku są zrównoważone, tak, że dla każdej fazy, różnica pomiędzy pierwszymi ustabilizowanymi danymi wyjściowymi, a ostatnimi jest zminimalizowana.

4. W jaki sposób zapobiegamy hazardowi danych?

Generalnie, jakie hazardy danych występują?

RAW - read after write

WAR - write after read

WAW - write after write

Co możemy zrobić?

Jeśli mamy kod w stylu

sub \$2, \$1, \$3

and \$4, \$2, \$5

możemy je rozdzielić NOPami (powinien to zrobić kompilator)


Innym sposobem jest zezwalanie na zapisy tylko przy określonym cyklu zegara.

hazard statyczny,

hazard dynamiczny

Hazard statyczny można wyeliminować już na etapie projektowania układu, dzieje się to kosztem skomplikowania układu. Eliminacja hazardu statycznego powoduje równoczesną eliminację hazardu dynamicznego. Jedną z metod eliminacji jest wprowadzenie taktowania do układu i zrealizowanie go w postaci układu synchronicznego. Likwidacja hazardu może polegać również na wprowadzeniu do układu dodatkowej grupy (nie będzie to już wówczas postać minimalna takiej funkcji), zawierającej elementy sąsiadujących ze sobą grup w tablicy Karnaugh.

5. Wykres prawa Gustafsona.



6. Cechy architektury potokowej (znowu, wspomniał "sześć", niekoniecznie poważnie)

- podział wykonywania instrukcji na etapy
- jednoczesne wykonanie różnych instrukcji
- przetwarzane dane organizowane są w tzw. potok (przepływ danych i rozkazów przez mikroprocesor)
- konieczne zapamiętywanie pośrednich wyników przetwarzania (naruszenie sprzętu)

7. Cykl zegara to 10ns, 5 faz potoku.

- 4 cykle na ALU (40% przypadków)
 - 4 cykle na skok (20% przypadków)
 - 5 cykli na dostęp do pamięci (40% przypadków)
 - przeciętny czas na wykonanie instrukcji w potoku to $10\text{ns} + (1\text{ns} \cdot \text{złóżka rejestrów pośrednich})$
- Ile razy szybciej wykona się program w architekturze potokowej?

Przyspieszenie w stosunku do architektury tradycyjnej jest proporcjonalne do liczby faz instrukcji

8. Typowe fazy potoku.

IF – Instruction Fetch pobranie rozkazu, zapis do rejestru IR i zwiększanie PC,

ID – Instruction Decode, dekodowanie rozkazu, spekulatywne odczytywanie rejestrów potrzebnych do operacji

EX – Execude wykonanie rozkazu, wykorzystanie ALU i zapis wyniku do rejestru buforowego


MEM – odczyt lub zapis do pamięci (do lub z rejestrów buforowych)

WB – zapis wyniku z rejestru buforowego do rejestru procesora

9. Ile faz potoku może posiadać procesor ARM?

5-8

10. Przykład instrukcji SIMD dla ARM.



D0,d1,d2 - wektory

Koncepcje Sterowania Pracą Procesora

I.Maszyna stanów

Układ cyfrowy, który pobudzony rozkazem zmienia swój stan co cykl zegara. W każdym z tych stanów układ wystawia na swoich wyjściach odpowiednie sygnały sterujące. Realizuje on w ten sposób polecenie jakie przyszło do procesora w postaci rozkazu. Po zakończeniu wykonywania pobiera nowy rozkaz.

Łatwe w implementacji.

II.Potok

Rodzaj sterowania naśladujący linie produkcyjną z taśmociągami. Wykonanie instrukcji podzielone jest na fazy. W każdej z nich instrukcja steruje innym fragmentem procesora. Rozkazy po odczytaniu wchodzi do potoku jeden za drugim, przeskakując mniej więcej co cykl zegara między kolejnymi fazami.

Dzięki temu można wykonywać naraz wiele instrukcji, a komponenty procesora są lepiej wykorzystane.

Jednak koncepcja ta jest trudniejsza w implementacji.

III. Mikrokod

Jednostka kontrolna zaimplementowana z użyciem mikro kodu jest właściwie ... procesorem. Jednak dużo prostszym. Stanem takiej maszyny jest licznik instrukcji mikro kodu zwany także wskaźnikiem instrukcji mikro kodu. Podłączony jest on do pamięci w której znajduje się sam mikro kod. Wraz z zmianą wartości licznika odczytywana jest inna mikro instrukcja która wpływa na pracę procesora.

Mikro instrukcja jest bardzo długa. Jej długość oraz znaczenie poszczególnych bitów są ściśle związane z wewnętrzną budową procesora. Podobną cechę mają rozkazy procesorów o architekturze typu VLIW (Very Long Instruction Word). Tam zamiast sterowania poszczególnymi komponentami programista ma do dyspozycji kilka wyspecjalizowanych potoków, np. potok operacji arytmetyczno-logicznych, potok operacji na pamięci, potok operacji zmiennoprzecinkowych. Każda instrukcja składa się tak naprawdę z kilku równolegle wykonywanych instrukcji przeznaczonych dla poszczególnych potoków. Takie podejście pozwala dokonać optymalizacji programu pod dany procesor już w czasie kompilacji.