


计算机组成与结构期末复习

李琛

# 第一章

1. 计算机体系结构 (architecture) 是那些对程序员可见的系统属性。  
 它直接影响了程序的运行效率。

计算机组织 (organization) 是指实现结构规范的操作单元及其连接。  
 相互



3. 是否有乘法指令是 architecture 问题; 而这条指令是通过特定的乘法单元, 还是重复使用系统的加法单元来实现, 是组织间问题。


4. 系列机是有相同的结构, 不同的组织。

5. 结构: 部件相互关联的方式  
功能: 作为完整结构组成部分的各个部件的操作

6. 本质上说, 计算机能够完成的基本功能 { 数据处理  
 (也就是 PISA 所讲的指令的类别) { 数据传送  
 数据运算  
 数据控制

当由直接与计算机相连的设备接收数据或向其发送数据时, 这个过程称为输入输出 (I/O), 这个设备称为 I/O 设备 (本机) (与计算机相连的设备)

7. 与外部环境的所有连接 { 通信线路



注: CU 的 flash memory 是存着 instruction set, 于是成为可编程器件。



## 第2章

1. 冯诺依曼机的思想: 程序存储  
核心点: 取指—执行 (控制器从主存中取指)  
(具体的要在后面的章节了解到第四步: 取指!!)

2. 电子管 (真空管) — 晶体管 — 集成电路  
Vacuum tube   transistor   Integrated circuits

↓  
IBM system /360 — 提出了系列机的概念

3. 系列机 { 相同或相似的操作集 (结构相同) → 程序可以向上移植而不用改写代码  
相同或相似的操作系统  
更高的速度  
更多的I/O端口数  
更大的内存容量  
成本增加

4. { CPI — average cycle per instruction  
MIPS — million instruction per second  
加速比 —

(滚去做题!)

## 第2章

1. 冯诺依曼机的要点：程序存储

核心点：取指—执行（控制器从主存储器中取指）

（具体的要在后面的章节了解到每一步有几个节拍！）

2. 电子管（真空管）—晶体管—集成电路

Vacuum tube

transistor

Integrated circuits

↓  
IBM system/360 — 提出了系列机的概念

又系列机 { 相同或相似的操作集（结构相同） ⇒ 程序可以向上移植而不能相下移植。  
相同或相似的操作系统  
更高的速度  
更多的I/O端口数  
更大的内存容量  
成本增加

4 { CPI — average cycle per instruction  
MIPS — million instruction per second  
加速比 —

（滚去做题！）



### 第三章

1. CPU 的寄存器
  - 寄存器: 在 CPU 内部, 用于存放数据
  - 寄存器: 在 CPU 内部, 用于存放数据
  - 寄存器: 用于存放 CPU 的指令
  - 寄存器: 用于存放 CPU 的指令

2. 指令周期

3. CPU 中有一个称为 PC 的寄存器来保存待取指令的地址。

装入 IR

4. 中断: 详细见 P114 和后面的章节

5. 连接各种模块的通路称为互连结构 (interconnection structure)

6. 总线 (bus) 是连接两个或多个设备的通信通路

总线系统: 连接计算机主要部件 (CPU, I/O, 存储器) 的总线

其他

数据总线: 数据总线宽度 (线的数目) 是决定系统总体性能的关键因素。

地址总线: 地址总线宽度决定了系统能够使用的最大的寄存器容量。

控制总线

高位选择线使  
低位选择线使寄存器  
成为 I/O 端口  
统一编址  
独立编址

例子: "32位机"

- 地址寄存器 32 位
- 数据寄存器 32 位
- 字长 32 位
- 总线宽度 32 位, 寻址范围  $2^{32}$
- 最大内存  $2^{32} \times 32$

数据总线宽度 32 位  
地址总线宽度 32 位, 寻址范围  $2^{32}$

一个字 { 指令, 数据 } 计算机中存储、传送和处理的量单位

地址的位数

最大存储器位数

地址总线宽度


数据 { 数据字, 指令字 }

7. 总线层次结构. (速度相近的在一起)

① 采用总线结构的耳目的

② 局部总线连接 处理器/CPU 和 高速缓存

PSB



③ 新时代采用了 高速总线 和 系统总线

总线 { 专用总线 dedicated, separate data & address lines } — 增加总线规模和成本

复用总线 multiplexed (shared lines, address valid or data valid control line) — 控制电路复杂

总线仲裁方式 { 集中式 { 计数器定时查询 — 最 vulnerable (带仲裁的优先权) 有限的性能  
独立请求 — 最快

(与 P173 中断方式) { 分布式 { 特点: 1. 每个 module 都可以 claim the bus. 2. Control logic on all modules

一个称为总线控制器 (仲裁器) 的硬件负责仲裁总线

BR = bus request  
BS = bus busy (就是说它是 bus stop 嘛!)  
BG = bus grant

10. The operation in general.

- Bus request
- Bus arbitration
- device addressing
- data transfer
- Bus release

11. 内存的最大范围 = 地址总线 × 数据总线 不一定对!

宽度对地址范围有影响, 越宽影响的范围越多  
可以访问的单元越多


12. 同步时序没有异步时序灵活,

因为同步总线上的所有设备都遵循固定的时钟频率, 系统不能发挥高性能设备的优势

对异步时序来说, 无论设备快慢新旧, 都可以共享总线



# 第四章 Cache



2. 存储器的特性

- 位置
- 容量

3. 外部存储器

- 寄存器: 位为单元
- Cache: block 为单元
- 主存 (main memory): memory unit 为单元

4. 数据存取方式

- 顺序存取: 磁带
- 直接存取: 磁盘
- 随机存取: 主存, Cache
- 关联存取: Cache (高速缓存)

共享读, 时间可变


时间固定

5. 主存内存储器

- 寄存器
- Cache
- 主存存储器

主存存储器: 磁盘, CO-ROM, CO-RW, DVD


外部存储器: 磁带, MO, WORM




2. 主存储器: 有  $2^n$  个可寻址的字组成, 每个字有一个唯一的  $n$  位地址。

为了完成这样的映射, 将  $K$  个字作为一个块, 有  $M = \frac{2^n}{K}$  个块。

Cache: 由  $C$  行组成,




关联映射: 主存地址:



(需要复杂的电路来并行检查所有 Cache 行的标记)


组关联映射主存地址:



(当只有 1 组时, 变成关联映射)

(当 1 行为 1 组时, 变为直接映射)

直接映射: 主存地址:



No two blocks in the same line (in cache) have the same tag field.

2. 在 Cache 中查找主存的过程可分为

寻找行 → 检查 tag

## 第5章 内部存储器

1. RAM { DRAM — 便宜, 用于主存。用电容充电存储数据, 需要周期性地充电 (刷新)  
易失性, SRAM — 贵, 用于 Cache.  
必须有直流电源供电。  
一旦断电, 数据就会丢失。

ROM  
/ 不需要提供电源,  
不能写入数据。

2. DRAM 有  $\overline{RAS}$  和  $\overline{CAS}$ 。  
选中 选中

WE 输入 (写) 允许, OE 写 (输出) 允许。

$$2^k - 1 \geq M + K$$

(M 是数据的位数, K 是所需校验位的位数)



## 第6章 外部存储器

1. 磁盘容量 (刷题去吧!)

Fig 6.6 好好理解 磁道、扇区、柱面 (track, sector, cylinder)

2.

平均存取时间 { 寻道时间: 使磁头对准磁道所花费的时间.

旋转延迟: 一旦磁道选定, 磁盘控制器将处于等待状态, 直到本扇区旋到磁头可读写位置.

传送时间:  $T = \frac{b}{rN}$

$T_{\text{总}} = T_s + \frac{1}{2r} + \frac{b}{rN}$  ( $b$  为所要传送的字节数,  $N$  为磁道所含字节数,  $r$  为旋转速率, 单位为转/秒)

3. RAID { 工业界: Redundant Array of Independent Disks 独立磁盘冗余阵列.

学术界: Redundant Array of Inexpensive Disks

特点 { RAID 是一组物理磁盘驱动器, 在操作系统下被视为单一的逻辑驱动器

1. 数据分布在一组物理磁盘上.

2. 冗余磁盘容量用于存储奇偶校验信息, 保证磁盘万一损坏时能恢复数据.

PSW寄存器 (program state word 程序第七步 4.5.1)

- h I/O操作
  - 编程式 I/O
  - 中断驱动式 I/O
  - 存储器直接存取 (DMA)

输入输出

计算机系统三大模块 (自身)

处理器模块  
存储器模块  
I/O 模块

连接到 I/O 模块的外部设备常被称为外部设备 (peripheral device) 或简称外设

简答题:

① 编程式 I/O:

数据在处理器和 I/O 模块间交换, 处理器执行一个使它直接控制 I/O 操作的程序, 包括检测设备状态, 发送读/写命令以及传递数据。当处理器发送一个命令到 I/O 模块时, 它必须等待, 直到 I/O 操作完成; 如果处理器快于 I/O 模块时, 则时间 wasted. (处理器不断地检查 I/O 模块的状态, 直到发现操作完成为止)

② 中断驱动式 I/O:

当处理器发送一个 I/O 命令后, 它继续执行其他指令; 而当 I/O 模块完成工作后, I/O 模块就去中断处理器工作。

③ DMA: (CPU 只在数据传送的开始和结束时参与) (DMA 模块成为了 CPU 代理)

存储器 I/O 模块和主存直接交换数据, 处理器不参与。

直接存取

- 3 (中断) 识别设备技术
  - 1. 共享中断线
  - 2. 软件轮询 (费时 (轮询每个 I/O 模块来硬定哪个模块产生中断))
  - 3. 菊花链 (软件轮询, 白星)
  - 4. 总线仲裁 (白星) (采用优先级方案)

优先级决定  
模块次序

4 与第 10 章结合着来看! I/O 指令寻址方式

- 存储器映射式 (memory-mapped)
- 分离式 (isolated)

第 11 章



## ★ 进程是在内存中执行 单页章 操作系统支持 (回去做题)

1. 最重要的系统程序是操作系统

2. 主存 { 运行操作系统 (常驻监控程序)

分属 { 当前正在执行的程序

分属 (此时程序是不可见)

分段 (对程序员可见)

3. 逻辑地址: 相对于程序起始地址的地址 → 由页号和 offset 组成

物理地址: 主存中一个实际单元的地址 → 由页帧号和 offset 组成

后者是虚拟地址

4. 页: 一个程序的程序块

页表: 表示进程每一页的页帧地址, (操作系统保存)

页帧: 在内存中可用的程序块

段: 就是 Memory 中切出来的 code, data, heap 什么的.

(Not a Number) 第 9 章 计算机算术

1. sign-magnitude representation 符号-幅值表示法.  $A = \begin{cases} \sum_{i=0}^{n-2} 2^i a_i, & a_{n-1} = 0 \\ -\sum_{i=0}^{n-2} 2^i a_i, & a_{n-1} = 1 \end{cases}$  (范围  $-(2^{n-1}-1) \sim 2^{n-1}-1$ )

2. ones complement 反码

3. twos complement 补码  $A = -2^{n-1} a_{n-1} + \sum_{i=0}^{n-2} 2^i a_i$  (范围  $-2^{n-1} \sim 2^{n-1}-1$ )

4. 补码求反叫做“2的求补运算” (twos complement operation)

上溢: 两个符号相同的数相加相减, 当且仅当结果的符号位出现相反才出现上溢.

(无论是否有进位, 都可能有上溢!)

## 第10章 指令集、特征和寻址

1. CPU的操作被它所执行的指令所确定，这些指令被称为**机器指令**或**机器指令集**。

这些指令的集合称为**指令集**。

2. 源和结果操作数位于如下四个范围
- 主存或缓存
  - CPU寄存器
  - I/O设备
  - 立即数

3. 大多数CPU使用的是以下三种指令地址为隐含的：单地址、双地址或三地址的变体。

4. 隐含地址是被称为累加器(ACC)的CPU寄存器。(单地址指令的第二个地址必须是隐含的)

5.

## 第11章

1. { CPU有多种指令格式  
计算机结构都提供不只一种寻址方式。  
(由函数指令集)

2. { 立即寻址：用于定义和使用常数或设置变量的初始值。2. 变址寻址：用于访问内存。

直接寻址

间接寻址

寄存器寻址

寄存器间接寻址

偏移寻址

堆栈寻址

寄存器寻址

寄存器间接寻址

寄存器寻址

寄存器间接寻址

寄存器寻址

寄存器间接寻址

寄存器寻址

寄存器间接寻址

寄存器寻址

寄存器间接寻址

寄存器寻址

寄存器间接寻址

寄存器寻址

寄存器间接寻址

寄存器寻址

寄存器间接寻址

寄存器寻址

寄存器间接寻址

寄存器寻址

寄存器间接寻址

寄存器寻址

寄存器间接寻址

寄存器寻址

寄存器间接寻址

寄存器寻址

寄存器间接寻址

寄存器寻址

寄存器间接寻址

寄存器寻址

寄存器间接寻址

相对寻址 (隐含用的是PC寄存器，局部性原理)

基址寄存器寻址 (隐含用的是PC寄存器，局部性原理)

变址寻址 (隐含用的是PC寄存器，局部性原理)

变址寻址 (隐含用的是PC寄存器，局部性原理)

变址寻址 (隐含用的是PC寄存器，局部性原理)

变址寻址 (隐含用的是PC寄存器，局部性原理)

变址寻址 (隐含用的是PC寄存器，局部性原理)

变址寻址 (隐含用的是PC寄存器，局部性原理)

变址寻址 (隐含用的是PC寄存器，局部性原理)

变址寻址 (隐含用的是PC寄存器，局部性原理)

变址寻址 (隐含用的是PC寄存器，局部性原理)

变址寻址 (隐含用的是PC寄存器，局部性原理)

变址寻址 (隐含用的是PC寄存器，局部性原理)

变址寻址 (隐含用的是PC寄存器，局部性原理)

变址寻址 (隐含用的是PC寄存器，局部性原理)

变址寻址 (隐含用的是PC寄存器，局部性原理)

变址寻址 (隐含用的是PC寄存器，局部性原理)

变址寻址 (隐含用的是PC寄存器，局部性原理)

变址寻址 (隐含用的是PC寄存器，局部性原理)

变址寻址 (隐含用的是PC寄存器，局部性原理)

变址寻址 (隐含用的是PC寄存器，局部性原理)

变址寻址 (隐含用的是PC寄存器，局部性原理)

变址寻址 (隐含用的是PC寄存器，局部性原理)

变址寻址 (隐含用的是PC寄存器，局部性原理)

变址寻址 (隐含用的是PC寄存器，局部性原理)

变址寻址 (隐含用的是PC寄存器，局部性原理)

变址寻址 (隐含用的是PC寄存器，局部性原理)

变址寻址 (隐含用的是PC寄存器，局部性原理)

变址寻址 (隐含用的是PC寄存器，局部性原理)

变址寻址 (隐含用的是PC寄存器，局部性原理)

变址寻址 (隐含用的是PC寄存器，局部性原理)

变址寻址 (隐含用的是PC寄存器，局部性原理)

变址寻址 (隐含用的是PC寄存器，局部性原理)

操作码	操作数
-----	-----

也是地址字段

确定哪一种寻址方式

- 1. 不同的操作码用不同的寻址方式
- 2. 指令格式中的一位或几位用做寻址字段



## 第12章 CPU结构和功能

### 1. 寄存器

用户可见寄存器  
控制和标志寄存器


PC  
IR  
MAR——与地址总线相连  
MSR——与数据总线相连

### 2. 现有CPU设计

都包含有常称为PSW的一个或一组Register.

一般包含有条件代码和其他状态信息.

3.



指令周期  
取指令  
执行  
中断  
回送

P350, 351, 351中的图再好好看一下.

### 4. 指令流水 (MS不考? P352)

## 第13章 RISC. (大量寄存器使用, 暴力美学)

### 1. RISC设计关键点

(特性)

- 1. 一个有限简单的指令集.
- 2. 大量的通用寄存器或使用编译器技术来优化寄存器的使用.
- 3. 强调指令流水的优化.

### 2. 窗口分成三个固定长度域

- 参数寄存器域 (继承父过程向下传递的参数)
- 局部寄存器域 (用于局部变量)
- 临时寄存器域 (用于当前过程与下一过程交换参数和结果)

### 3. RISC结构的特征

- 每周期一条指令.
- 寄存器到寄存器之间的操作. (大多数指令是  $R \leftrightarrow R$  的)
- 简单的寻址方式.
- 简单的指令格式.

### 4. 提高流水线效率的方式

- 延迟程序
- 延迟装入
- 循环展开.

## 第14章 指令级并行性和超标量处理器

1. 超标量: 为改善标量 (scalar) 指令执行性能而设计的机器。

↓  
本质: 在不同流水线中不相关地执行指令的能力。 (允许指令以不同于原程序顺序的次序来执行)

2. 超流水: 利用了多流水阶段所完成的任务只需比时钟周期一半还少的时间。

于是双倍的内部时钟速率允许在一个外部时钟周期中完成两个任务。

二者有何不同? { 1. 在稳定状态下具有相同的指令数在执行。  
2. 在程序开始和每次转移到目标时, ①落后于 ② processor

限制 { 1. 真实数据相关性  
2. 进程相关性  
3. 资源冲突  
4. 输出相关性  
5. 反相关性

6. 指令级并行性: 当顺序中的指令是独立的, 并且能够通过重叠来并行执行时, 则存在...

机器并行性: 处理器获取指令级并行性好处的能力大小。

7. 超标量指令发射策略: { 1. 按序发射, 按序执行  
2. 无序发射, 按序执行  
3. 无序发射, 无序执行



第16章

指令的执行  $\Rightarrow$  周期  $\Rightarrow$  微操作, *micro-operations*

~~2.0~~  $P_{480}$   $\sim$   $P_{483}$

图

微操作的微操作


黑龙号!

## 第17章

人 { 硬布线 hardwired implementation  
微程序 microprogrammed implementation

实现控制单元。





2. Cache一致性问题

3. Cluster by SMP 中

- 1. 增量和可扩展性
- 2. 在可用性